JP3948224B2

JP3948224B2 - Display device

Info

Publication number: JP3948224B2
Application number: JP2001171888A
Authority: JP
Inventors: 泰幸工藤; 亮仁赤井; 一夫大門; 一成黒川; 淳裕比嘉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-06-07
Filing date: 2001-06-07
Publication date: 2007-07-25
Anticipated expiration: 2021-06-07
Also published as: TW588315B; KR100436405B1; JP2002366114A; KR20020093599A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の電源を制御するための電源装置及びその電源装置を備えた液晶表示装置に係わり、特にＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）方式の液晶表示装置の電源制御装置及びその電源装置を備えた液晶表示装置に関する。
【０００２】
【従来の技術】
従来の液晶表示装置の電源回路としては、例えば、特開平１０−３０１０８７号公報「液晶表示装置」に開示される電源回路がある。図１３を用いて説明する。
【０００３】
一般的に知られるように、液晶パネルにおいては、液晶層の劣化を防止するため、コモン電極（対向電極）に対する画素電極への書き込み電圧の極性を反転する交流駆動が必要であり、ＴＦＴ液晶パネルの駆動方式の１つとして、コモン反転駆動方式がある。コモン反転駆動方式を簡単に説明すれば、ＴＦＴ液晶パネルのコモン電極を一定時間毎に低電位と高電位に切り替えてドレイン電圧を画素電極に書き込む駆動方式である。
【０００４】
また、ＴＦＴ液晶の画素構造として、保持容量を画素電極と１ライン前のゲート線に接続する構造がある。コモン反転駆動方式を適用した場合、この画素構造においては、コモン電圧と同振幅かつ同位相となるようにゲート線のオフ電圧を交流し、液晶容量の両端の電位差を一定に保つ駆動方法が、保持容量及び液晶容量の充放電電流を抑える効果があるため、一般的に使われている。
【０００５】
図１３は従来の電源回路であり、前記コモン電圧及びゲート線のオフ電圧を生成する。図１３において、ＯＰはオペアンプ、ＴＲ１はＮＰＮ型トランジスタ及びＴＲ２はＰＮＰ型トランジスタ、ＺＤはツェナーダイオード、Ｒ１から４は抵抗、Ｃ１はコンデンサである。
【０００６】
本回路では交流化信号Ｍを入力し、ＯＰで反転増幅して、ＴＲ１及びＴＲ２で構成されるバッファで電流増幅してコモン電圧Ｖｃｏｍを生成している。また、ＺＤにより負電圧ＶＥＥ側にコモン電圧Ｖｃｏｍから電圧をシフトしてゲートオフ電圧Ｖｇｏｆｆを生成している。
【０００７】
【発明が解決しようとする課題】
ＴＦＴ液晶パネルは従来のノート型パソコンなどに用いられる大型ＴＦＴ液晶パネルに加えて、特に低消費電力が要求される小型の携帯情報機器にも適用されている。
【０００８】
しかし、従来の電源回路はコモン電圧ＶｃｏｍからＺＤを介して定常的に電流が流れ、消費電力が高かった。また、適用するＴＦＴ液晶パネルに応じてＶｃｏｍ及びＶｇｏｆｆの振幅や電圧レベルを変更するためには各抵抗値を変更したり、ＺＤなどの部品を置き換えたりする必要があった。さらに、部品点数が多く、コスト的に不利であった。
【０００９】
本発明の目的は、液晶表示装置の消費電力を低減することが可能な電源装置及びその液晶表示装置を提供するである。
【００１０】
又は、本発明の目的は、ユーザの利便性を向上することが可能な。電源装置及びその液晶表示装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明は、液晶表示装置の共通電極の駆動電圧と走査線の非走査期間電圧との振幅及び電圧レベルを設定する設定値保持回路と、設定値に従って前記共通電極の駆動電圧と前記走査線の非走査期間電圧との振幅基準電圧を生成する振幅基準電圧生成回路と、前記振幅基準電圧と設定値から決まる振幅及び電圧レベルで前記共通電極を交流駆動する共通電極駆動回路と、前記振幅基準電圧と設定値から決まる振幅及び電圧レベルで前記共通電極の駆動電圧と同位相かつ同振幅の前記走査線の非走査期間電圧を生成する非走査期間電圧生成回路とを具備する。好ましくは、前記共通電極駆動回路は、設定値に従って一方の電位を生成し、一方の電位から振幅基準電圧に従って他方の電位を生成し、両電位を切り替えて共通電極の駆動電圧を生成する、好ましくは、前記非走査期間電圧生成回路は、設定値に従って一方の電位を生成し、一方の電位から振幅基準電圧に従って他方の電位を生成し、両電位を切り替えて前記走査線の非走査期間電圧を生成する、好ましくは、前記共通電極の駆動電圧の低電位側電圧は負電位あるいは接地（グランド）あるいは正電位のうちのいずれにも設定可能である。
【００１２】
又は、本発明は、液晶表示装置の共通電極の駆動電圧と走査線の非走査期間電圧との電圧レベルを設定する設定値保持回路と、一方の電位を固定し他方の電位を設定値に従って生成して前記共通電極を交流駆動する共通電極駆動回路と、一方の電位を設定値に従って生成して他方の電位を共通電極の駆動電圧の電位差から生成して前記共通電極の駆動電圧と同位相かつ同振幅の前記走査線の非走査期間電圧を生成する非走査期間電圧生成回路と、を具備する。好ましくは、前記共通電極の駆動電圧の固定する一方の電位は接地（グランド）である、
又は、本発明は、データ線とスイッチング素子を介して接続された画素電極と画素電極との間に液晶を挟持する共通電極とを有する画素部を複数のデータ線および複数の走査線の交点位置にマトリックス状に配列された液晶パネルと、各種設定値を設定する中央処理装置と、前記中央処理装置からの設定値を一時保持する液晶駆動回路と、前記液晶駆動回路からの設定値及び制御信号に従って液晶パネルの走査線を駆動する走査回路と、基準電源を昇圧して前記液晶駆動回路の電源及び前記走査回路の電源及び液晶パネルの共通電極の駆動電圧を前記液晶駆動回路からの設定値に従って生成する電源回路とを具備する。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
以下、図１から図３を用いて、本発明の一実施形態による電源回路の構成および動作について説明する。最初に、図１を用いて、本実施形態による電源回路の全体構成について説明する。
【００１４】
本実施形態による電源回路は、設定値を保持する設定レジスタ１００と、基準電圧Ｖｒｅｇから設定値に従って電圧Ｖａｍｐを生成する振幅基準発生回路１０１と、基準電圧Ｖｒｅｇから設定値に従って電圧ＶｃｏｍＨを生成するＶｃｏｍＨ基準発生回路１０２と、前記ＶｃｏｍＨと前記Ｖａｍｐから電圧ＶｃｏｍＬを生成するＶｃｏｍＬ生成回路１０３と、基準電圧Ｖｒｅｇから設定値に従って電圧ＶｇｏｆｆＬを生成するＶｇｏｆｆＬ基準発生回路１０４と、前記ＶｇｏｆｆＬと前記Ｖａｍｐから電圧ＶｇｏｆｆＨを生成するＶｇｏｆｆＨ生成回路１０５と、ＶｃｏｍＨ及びＶｃｏｍＬ及びＶｇｏｆｆＨ及びＶｇｏｆｆＬを受けて電流増幅するバッファ１０６から１０９と、交流化信号Ｍに従ってＶｃｏｍＨ及びＶｃｏｍＬを切り替えてコモン電圧Ｖｃｏｍを生成する電圧セレクタ１１０と、交流化信号Ｍに従ってＶｇｏｆｆＨ及びＶｇｏｆｆＬを切り替えてゲートオフ電圧Ｖｇｏｆｆを生成する電圧セレクタ１１１と、から構成される。
【００１５】
次に本実施形態による電源回路の動作について説明する。まず、設定レジスタ１０２には振幅基準発生回路１０１と、ＶｃｏｍＨ基準発生回路１０２と、ＶｇｏｆｆＬ基準発生回路１０４の各回路が生成する電圧を決定するための設定値が保持されている。各設定値を変更すると、変更された設定値に従って各回路の生成する電圧が変化する。振幅基準発生回路１０１は、基準電圧Ｖｒｅｇを基準として設定値に従って、ＶｃｏｍＬ生成回路１０３及びＶｇｏｆｆＨ生成回路１０５の基準電圧である電圧Ｖａｍｐを生成して、コモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆの電圧振幅を決定する。ＶｃｏｍＨ基準発生回路１０２は、基準電圧Ｖｒｅｇを基準として設定値に従って、コモン電圧Ｖｃｏｍの高電位側電圧となる電圧ＶｃｏｍＨを生成する。ＶｃｏｍＬ生成回路１０３は、ＶｃｏｍＨを基準としてＶａｍｐに従って、コモン電圧Ｖｃｏｍの低電位側電圧となる電圧ＶｃｏｍＬを生成する。ＶｃｏｍＨ及びＶｃｏｍＬはバッファ１０６及びバッファ１０７により、ＴＦＴ液晶パネルのコモン電極を駆動するのに十分な電流を供給するように、電流増幅される。バッファ１０６とバッファ１０７により増幅されたＶｃｏｍＨとＶｃｏｍＬは電圧セレクタ１１０に入力され、交流化信号Ｍにより切り替えて一方をコモン電圧Ｖｃｏｍとして出力する。例えば交流化信号Ｍがローレベルのとき液晶パネルの駆動電圧が正極性とすると、電圧セレクタ１１０はＶｃｏｍＬを選択して出力する。ＶｇｏｆｆＬ基準発生回路１０４は、基準電圧Ｖｒｅｇを基準として設定値に従って、ゲートオフ電圧Ｖｇｏｆｆの低電位側電圧となる電圧ＶｇｏｆｆＬを生成する。ＶｇｏｆｆＨ生成回路１０５は、ＶｇｏｆｆＬを基準としてＶａｍｐに従って、ゲートオフ電圧Ｖｇｏｆｆの高電位側電圧となる電圧ＶｇｏｆｆＨを生成する。なお、電圧ＶｇｏｆｆＨはＶｇｏｆｆＬとの電位差がコモン電圧Ｖｃｏｍの振幅と同じになるようにする。ＶｇｏｆｆＨ及びＶｇｏｆｆＬはバッファ１０８及びバッファ１０９により、ＴＦＴ液晶パネルのゲート電極のオフ期間を駆動するのに十分な電流を供給するように、電流増幅される。バッファ１０８とバッファ１０９により増幅されたＶｇｏｆｆＨとＶｇｏｆｆＬは電圧セレクタ１１１に入力され、交流化信号Ｍにより切り替えて一方をゲートオフ電圧Ｖｇｏｆｆとして出力する。例えば交流化信号Ｍがローレベルのとき液晶パネルの駆動電圧が正極性とすると、電圧セレクタ１１１はＶｇｏｆｆＬを選択して出力する。従ってコモン電圧Ｖｃｏｍと、ゲートオフ電圧Ｖｇｏｆｆは同位相かつ同振幅の電圧波形となる。
【００１６】
次に図２を用いて本実施形態による電源回路のコモン電圧Ｖｃｏｍを生成する回路について具体例を挙げて詳細に説明する。図２において、振幅基準電圧発生回路１０１は、オペアンプＯＰ１と、可変抵抗Ｒ１ａと、抵抗Ｒ１ｂと、から構成される。ＶｃｏｍＨ基準発生回路１０２は、オペアンプＯＰ２と、可変抵抗Ｒ２ａと、抵抗Ｒ２ｂと、から構成される。ＶｃｏｍＬ生成回路１０３は、オペアンプＯＰ３と、抵抗Ｒ３ａからＲ３ｄと、から構成される。バッファ１０６はオペアンプＯＰ６から構成される。バッファ１０７はオペアンプＯＰ７から構成される。なお、ＶｃｏｍＨは通常正の電源電圧ＤＤＶＤＨ付近の電圧値に設定されるため、ＯＰ２とＯＰ６の正の電源はＤＤＶＤＨ、負の電源はグランドＧＮＤとする。また、ＶｃｏｍＬは通常ＧＮＤ付近の電圧値に設定されるため、ＯＰ３とＯＰ７の正の電源はＤＤＶＤＨ、負の電源は負の電源電圧ＶＣＬとする。また電圧振幅に係わる電圧Ｖａｍｐを生成するＯＰ１の正の電源はＤＤＶＤＨ、負の電源はグランドＧＮＤとする。
【００１７】
振幅基準電圧発生回路１０１では、基準電圧Ｖｒｅｇから可変抵抗Ｒ１ａ及び抵抗Ｒ１ｂで分圧して得られる電圧をボルテージフォロアを成すオペアンプＯＰ１でバッファして電圧Ｖａｍｐを生成する。可変抵抗Ｒ１ａは抵抗とＭＯＳスイッチから構成されるいわゆる電子式のボリューム抵抗で、設定レジスタ１００の設定値により抵抗値が変更可能である。また、ＶｃｏｍＨ基準電圧発生回路１０２では、基準電圧Ｖｒｅｇから可変抵抗Ｒ２ａ及び抵抗Ｒ２ｂで分圧して得られる電圧をボルテージフォロアを成すオペアンプＯＰ２でバッファして電圧ＶｃｏｍＨを生成する。可変抵抗Ｒ２ａは可変抵抗Ｒ１ａと同様に、設定レジスタ１００の設定値により抵抗値が変更可能である。ＶｃｏｍＬ生成回路１０３は差動増幅回路を成し、ＶｃｏｍＨとＶａｍｐからＶｃｏｍＬを生成する。ＶｃｏｍＬの電圧は次式により表される。
【００１８】
ＶｃｏｍＬ＝Ａ・ＶｃｏｍＨ−Ｂ・Ｖａｍｐ …（１）
（但し、Ａ＝｛（Ｒ３ｃ＋Ｒ３ｄ）・Ｒ３ｂ｝／｛（Ｒ３ａ＋Ｒ３ｂ）・Ｒ３ｄ｝、Ｂ＝Ｒ３ｃ／Ｒ３ｄ、とする。）
バッファ１０６では、ボルテージフォロアを成すオペアンプＯＰ６でＶｃｏｍＨをバッファする。また、バッファ１０７では、ボルテージフォロアを成すオペアンプＯＰ７でＶｃｏｍＬをバッファする。以上のように、ＶｃｏｍＨとＶａｍｐからＶｃｏｍＬを生成することが可能であり、ＶｃｏｍＨとＶａｍｐを設定値により調節してＶｃｏｍの振幅及び電圧レベルを容易に調節可能である。
【００１９】
ここで、コモン電圧Ｖｃｏｍの振幅を、ＶｃｏｍＨの設定によらずＶａｍｐの設定だけで生成するための条件を示すと、Ｒ３ａ＝Ｒ３ｃ、Ｒ３ｂ＝Ｒ３ｄ、であり、これを式（１）に代入して次式を得る。
【００２０】
ＶｃｏｍＨ−ＶｃｏｍＬ＝（Ｒ３ａ／Ｒ３ｂ）・Ｖａｍｐ …（２）
すなわちコモン電圧Ｖｃｏｍの振幅はＶａｍｐに比例した電圧となる。
【００２１】
ここでＶｃｏｍＬの電圧値について説明する。ＶｃｏｍＬは（Ｒ３ａ／Ｒ３ｂ）とＶａｍｐの積で決まり、ＧＮＤ付近の値を取る。ＯＰ３とＯＰ７の正の電源はＤＤＶＤＨ、負の電源は負の電源電圧ＶＣＬであるため、ＶｃｏｍＬは、負の電圧、ＧＮＤ、正の電圧のいずれかにすることが可能であり、種々の液晶パネルに対応することが可能である。
【００２２】
次に図３を用いて本実施形態による電源回路のゲートオフ電圧Ｖｇｏｆｆを生成する回路について具体例を挙げて詳細に説明する。図３において、ＶｇｏｆｆＬ基準発生回路１０４は、オペアンプＯＰ４と、可変抵抗Ｒ４ａと、抵抗Ｒ４ｂと、から構成される。ＶｇｏｆｆＨ生成回路１０５は、オペアンプＯＰ５と、抵抗Ｒ５ａからＲ５ｄと、から構成される。バッファ１０８はオペアンプＯＰ８から構成される。バッファ１０９はオペアンプＯＰ９から構成される。なお、ＶｇｏｆｆＨ及びＶｇｏｆｆＬはグランドＧＮＤから負の電源電圧ＶＧＬの範囲にあるものとする。
【００２３】
ＶｇｏｆｆＬ基準電圧発生回路１０４では、ＶｇｏｆｆＬと正の電源電圧ＤＤＶＤＨから可変抵抗Ｒ４ａ及び抵抗Ｒ４ｂで分圧して得られる電圧が基準電圧Ｖｒｅｇに等しくなるようにオペアンプＯＰ４がＶｇｏｆｆＬを生成する。可変抵抗Ｒ４ａは可変抵抗Ｒ１ａと同様に、設定レジスタ１００の設定値により抵抗値が変更可能である。ＶｇｏｆｆＨ生成回路１０５は差動増幅回路を成し、ＶｇｏｆｆＬとＶａｍｐからＶｇｏｆｆＨを生成する。ＶｇｏｆｆＨの電圧は次式により表される。
【００２４】
ＶｇｏｆｆＨ＝Ｃ・ＶｇｏｆｆＬ＋Ｄ・Ｖａｍｐ …（３）
（但し、Ｃ＝｛（Ｒ４ｃ＋Ｒ４ｄ）・Ｒ４ａ｝／｛（Ｒ４ａ＋Ｒ４ｂ）・Ｒ４ｃ｝、Ｄ＝Ｒ４ｂ／Ｒ４ｃ、とする。）
バッファ１０８では、ボルテージフォロアを成すオペアンプＯＰ８でＶｇｏｆｆＨをバッファする。また、バッファ１０９では、ボルテージフォロアを成すオペアンプＯＰ９でＶｇｏｆｆＬをバッファする。以上のように、ＶｇｏｆｆＬとＶａｍｐからＶｇｏｆｆＨを生成することが可能であり、ＶｇｏｆｆＬとＶａｍｐを設定値により調節してＶｇｏｆｆの振幅及び電圧レベルを容易に調節可能である。
【００２５】
ここで、ゲートオフ電圧Ｖｇｏｆｆの振幅を、ＶｇｏｆｆＬの設定によらずＶａｍｐの設定だけで生成するための条件を示すと、Ｒ４ａ＝Ｒ４ｃ、Ｒ４ｂ＝Ｒ４ｄ、であり、これを式（３）に代入して次式を得る。
【００２６】
ＶｇｏｆｆＨ−ＶｇｏｆｆＬ＝（Ｒ４ｂ／Ｒ４ａ）・Ｖａｍｐ …（４）
すなわちゲートオフ電圧Ｖｇｏｆｆの振幅はＶａｍｐに比例した電圧となる。
【００２７】
さらにまた、コモン電圧Ｖｃｏｍの振幅と、ゲートオフ電圧Ｖｇｏｆｆの振幅とが、等しくなる条件を示すと、（Ｒ３ａ／Ｒ３ｂ）＝（Ｒ４ｂ／Ｒ４ａ）である。
【００２８】
従って以上に示した条件を全て満たすように抵抗の比を選ぶことによって、ＶｃｏｍＨの電圧と、ＶｇｏｆｆＬの電圧と、を設定してコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆの基準電位を決めて、さらにＶａｍｐの電圧を設定することで、同位相かつ同振幅のコモン電圧Ｖｃｏｍと、ゲートオフ電圧Ｖｇｏｆｆを生成することが可能である。
【００２９】
以上説明したように、振幅基準発生回路及びＶｃｏｍＨ基準発生回路及びＶｇｏｆｆＬ基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆを容易に生成することが出来る。
【００３０】
さらに、本実施の形態による電源回路は、抵抗やオペアンプなどで実現可能であるため、ＩＣに集積可能であり、部品点数を減らすことが出来る。
【００３１】
さらに、抵抗比で各電圧レベル及び振幅を決定するため、抵抗値を高くすれば定常的な電流を抑え、低消費電力化が可能である。
【００３２】
以上、第１の実施の形態による電源回路について説明を行ったが、第２の実施の形態による電源回路は、より回路規模を縮小し、消費電力を削減する方法を示す。
（第２の実施の形態）
以下、本発明の第２の実施形態による電源回路を、図４及び図５を用いて説明する。本実施形態は、ＶｃｏｍＬを固定したことに特徴を有しており、第１の実施の形態による電源回路のコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆの振幅の決定方法が異なるものである。
【００３３】
図４において、ＶｃｏｍＬはＧＮＤ固定とし、ＶｃｏｍＨは第１の実施の形態による電源回路と同様に、ＶｃｏｍＨ基準発生回路１０２から生成する。また、ＶｇｏｆｆＬは第１の実施の形態による電源回路と同様に、ＶｇｏｆｆＬ基準発生回路１０５から生成する。ＶｇｏｆｆＨはＶｃｏｍＨとＶｇｏｆｆＬをＶｇｏｆｆＨ生成回路に入力して生成する。すなわち第１の実施の形態による電源回路でＶｇｏｆｆＨ生成回路に入力していたＶａｍｐの代わりにＶｃｏｍＨを入力する。各回路の具体的な内部構成は第１の実施の形態による電源回路と同じである。従って、ＶｇｏｆｆＨは次式で示される。
【００３４】
ＶｇｏｆｆＨ＝Ｃ・ＶｇｏｆｆＬ＋Ｄ・ＶｃｏｍＨ …（５）
（但し、Ｃ＝｛（Ｒ４ｃ＋Ｒ４ｄ）・Ｒ４ａ｝／｛（Ｒ４ａ＋Ｒ４ｂ）・Ｒ４ｃ｝、Ｄ＝Ｒ４ｂ／Ｒ４ｃ、とする。）
ここで、ゲートオフ電圧Ｖｇｏｆｆの振幅を、ＶｇｏｆｆＬの設定によらずＶｃｏｍＨの設定だけで生成するための条件を示すと、Ｒ４ａ＝Ｒ４ｃ＝Ｒ４ｂ＝Ｒ４ｄ、であり、これを式（５）に代入して次式を得る。
【００３５】
ＶｇｏｆｆＨ−ＶｇｏｆｆＬ＝ＶｃｏｍＨ …（６）
従ってＶｃｏｍＬをＧＮＤに固定したとき、ＶｇｏｆｆＨ生成回路の抵抗値を全て等しくすることで、ＶｃｏｍＨの電圧と、ＶｇｏｆｆＬの電圧と、を設定して、同位相かつ同振幅のコモン電圧Ｖｃｏｍと、ゲートオフ電圧Ｖｇｏｆｆを生成することが可能である。
【００３６】
さらに、本実施の形態による電源回路は、第１の実施の形態による電源回路と比較して回路規模を縮小し、消費電力を削減することが出来る。
【００３７】
次に、図５を用いて、第１の実施の形態による電源回路と、図４に示した電源回路と、を切り替えて使用できる電源回路について説明する。図５において、本実施形態による電源回路は、ＶａｍｐとＶｃｏｍＨとを切り替え信号ＭＯＤＥによって切り替えてＶｇｏｆｆに与える電圧セレクタ２０１と、バッファ１０７で増幅したＶｃｏｍＬとＧＮＤを切り替え信号ＭＯＤＥによって切り替えて電圧セレクタ１１０に与える電圧セレクタ２０２を備えている。なお、ＶｇｏｆｆＨ生成回路の抵抗値を全て等しくする。すなわちＲ４ａ＝Ｒ４ｃ＝Ｒ４ｂ＝Ｒ４ｄとなる。また、ＶｃｏｍＬをＧＮＤ固定にしたとき、振幅基準発生回路１０１と、ＶｃｏｍＬ生成回路１０３と、バッファ１０７はそれぞれの電源を切ることで消費電力を削減することが出来る。
【００３８】
以上説明したように、ＶｃｏｍＬをＧＮＤに固定した場合、低消費電力であり、かつ振幅基準発生回路及びＶｃｏｍＨ基準発生回路及びＶｇｏｆｆＬ基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆを容易に生成することが出来る。
【００３９】
以上、第２の実施の形態による電源回路について説明を行ったが、第３の実施の形態による電源回路では、基準電圧を変えても同様に同位相かつ同振幅の容易に切り替える方法について述べる。
（第３の実施の形態）
以下、本発明の第３の実施形態による電源回路を、図６から図８を用いて説明する。最初に、図６を用いて、本実施形態による電源回路の全体構成について説明する。
【００４０】
本実施形態による電源回路は、設定値を保持する設定レジスタ１００と、基準電圧Ｖｒｅｇから設定値に従って電圧Ｖａｍｐを生成する振幅基準発生回路１０１と、基準電圧Ｖｒｅｇから設定値に従って電圧ＶｃｏｍＬを生成するＶｃｏｍＬ基準発生回路３０１と、前記ＶｃｏｍＬと前記Ｖａｍｐから電圧ＶｃｏｍＨを生成するＶｃｏｍＨ生成回路３０２と、基準電圧Ｖｒｅｇから設定値に従って電圧ＶｇｏｆｆＨを生成するＶｇｏｆｆＨ基準発生回路３０３と、前記ＶｇｏｆｆＨと前記Ｖａｍｐから電圧ＶｇｏｆｆＬを生成するＶｇｏｆｆＬ生成回路３０４と、ＶｃｏｍＨ及びＶｃｏｍＬ及びＶｇｏｆｆＨ及びＶｇｏｆｆＬを受けて電流増幅するバッファ１０６から１０９と、交流化信号Ｍに従ってＶｃｏｍＨ及びＶｃｏｍＬを切り替えてコモン電圧Ｖｃｏｍを生成する電圧セレクタ１１０と、交流化信号Ｍに従ってＶｇｏｆｆＨ及びＶｇｏｆｆＬを切り替えてゲートオフ電圧Ｖｇｏｆｆを生成する電圧セレクタ１１１と、から構成される。
【００４１】
次に本実施形態による電源回路の動作について説明する。振幅基準発生回路１０１は、基準電圧Ｖｒｅｇを基準として設定値に従って、ＶｃｏｍＨ生成回路３０２及びＶｇｏｆｆＬ生成回路３０４の基準電圧である電圧Ｖａｍｐを生成して、コモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆの電圧振幅を決定する。ＶｃｏｍＬ基準発生回路３０１は、基準電圧Ｖｒｅｇを基準として設定値に従って、コモン電圧Ｖｃｏｍの低電位側電圧となる電圧ＶｃｏｍＬを生成する。ＶｃｏｍＨ生成回路３０２は、ＶｃｏｍＬを基準としてＶａｍｐに従って、コモン電圧Ｖｃｏｍの高電位側電圧となる電圧ＶｃｏｍＨを生成する。バッファ１０６及びバッファ１０７及び電圧セレクタ１１０は第１の実施形態による電源回路と動作は同じである。ＶｇｏｆｆＨ基準発生回路３０３は、基準電圧Ｖｒｅｇを基準として設定値に従って、ゲートオフ電圧Ｖｇｏｆｆの高電位側電圧となる電圧ＶｇｏｆｆＨを生成する。ＶｇｏｆｆＬ生成回路３０４は、ＶｇｏｆｆＨを基準としてＶａｍｐに従って、ゲートオフ電圧Ｖｇｏｆｆの低電位側電圧となる電圧ＶｇｏｆｆＬを生成する。なお、電圧ＶｇｏｆｆＬはＶｇｏｆｆＨとの電位差がコモン電圧Ｖｃｏｍの振幅と同じになるようにする。バッファ１０８及びバッファ１０９及び電圧セレクタ１１１は第１の実施形態による電源回路と動作は同じである。
【００４２】
次に図７を用いて本実施形態による電源回路のコモン電圧Ｖｃｏｍを生成する回路について具体例を挙げて詳細に説明する。図７において、振幅基準電圧発生回路１０１は、第１の実施形態による電源回路のそれと同じ構成である。ＶｃｏｍＬ基準発生回路３０１は、ＶｃｏｍＨ基準発生回路１０２と同じ構成であり、ＶｃｏｍＨの代わりにＶｃｏｍＬを生成することが異なる。ＶｃｏｍＨ生成回路３０２は、オペアンプＯＰ１０と、抵抗Ｒ６ａからＲ６ｄと、から構成される。なお、ＶｃｏｍＨは通常正の電源電圧ＤＤＶＤＨ付近の電圧値に設定されるため、ＯＰ２とＯＰ６の正の電源はＤＤＶＤＨ、負の電源はグランドＧＮＤとする。また、ＶｃｏｍＬは通常ＧＮＤ付近の電圧値に設定されるため、ＯＰ３とＯＰ７の正の電源はＤＤＶＤＨ、負の電源は負の電源電圧ＶＣＬとする。また電圧振幅に係わる電圧Ｖａｍｐを生成するＯＰ１の正の電源はＤＤＶＤＨ、負の電源はグランドＧＮＤとする。
【００４３】
ＶｃｏｍＨ生成回路３０２は差動増幅回路を成し、ＶｃｏｍＬとＶａｍｐからＶｃｏｍＨを生成する。ＶｃｏｍＨの電圧は次式により表される。
【００４４】
ＶｃｏｍＨ＝Ｅ・ＶｃｏｍＬ＋Ｆ・Ｖａｍｐ …（７）
（但し、Ｅ＝｛（Ｒ６ｃ＋Ｒ６ｄ）・Ｒ６ａ｝／｛（Ｒ６ａ＋Ｒ６ｂ）・Ｒ６ｃ｝、Ｆ＝Ｒ６ｂ／Ｒ６ｃ、とする。）
以上のように、ＶｃｏｍＬとＶａｍｐからＶｃｏｍＨを生成することが可能であり、ＶｃｏｍＬとＶａｍｐを設定値により調節してＶｃｏｍの振幅及び電圧レベルを容易に調節可能である。
【００４５】
ここで、コモン電圧Ｖｃｏｍの振幅を、ＶｃｏｍＬの設定によらずＶａｍｐの設定だけで生成するための条件を示すと、Ｒ６ａ＝Ｒ６ｃ、Ｒ６ｂ＝Ｒ６ｄ、であり、これを式（７）に代入して次式を得る。
【００４６】
ＶｃｏｍＨ−ＶｃｏｍＬ＝（Ｒ６ｂ／Ｒ６ａ）・Ｖａｍｐ …（８）
すなわちコモン電圧Ｖｃｏｍの振幅はＶａｍｐに比例した電圧となる。
【００４７】
次に図８を用いて本実施形態による電源回路のゲートオフ電圧Ｖｇｏｆｆを生成する回路について具体例を挙げて詳細に説明する。図８において、ＶｇｏｆｆＨ基準発生回路３０３は、ＶｇｏｆｆＬ基準発生回路１０４と同じ構成であり、ＶｇｏｆｆＬの代わりにＶｇｏｆｆＨを生成することが異なる。ＶｇｏｆｆＬ生成回路３０４は、オペアンプＯＰ７と、抵抗Ｒ７ａからＲ７ｄと、から構成される。なお、ＶｇｏｆｆＨ及びＶｇｏｆｆＬはグランドＧＮＤから負の電源電圧ＶＧＬの範囲にあるものとする。
【００４８】
ＶｇｏｆｆＬ生成回路６０４は差動増幅回路を成し、ＶｇｏｆｆＨとＶａｍｐからＶｇｏｆｆＬを生成する。ＶｇｏｆｆＬの電圧は次式により表される。
【００４９】
ＶｇｏｆｆＬ＝Ｇ・ＶｇｏｆｆＨ−Ｈ・Ｖａｍｐ …（９）
（但し、Ｇ＝｛（Ｒ７ｃ＋Ｒ７ｄ）・Ｒ７ａ｝／｛（Ｒ７ａ＋Ｒ７ｂ）・Ｒ７ｃ｝、Ｈ＝Ｒ７ｄ／Ｒ７ｃ、とする。）
以上のように、ＶｇｏｆｆＨとＶａｍｐからＶｇｏｆｆＬを生成することが可能であり、ＶｇｏｆｆＨとＶａｍｐを設定値により調節してＶｇｏｆｆの振幅及び電圧レベルを容易に調節可能である。
【００５０】
ここで、ゲートオフ電圧Ｖｇｏｆｆの振幅を、ＶｇｏｆｆＨの設定によらずＶａｍｐの設定だけで生成するための条件を示すと、Ｒ７ａ＝Ｒ７ｃ、Ｒ７ｂ＝Ｒ７ｄ、であり、これを式（９）に代入して次式を得る。
【００５１】
ＶｇｏｆｆＨ−ＶｇｏｆｆＬ＝（Ｒ７ｂ／Ｒ７ａ）・Ｖａｍｐ …（１０）
すなわちゲートオフ電圧Ｖｇｏｆｆの振幅はＶａｍｐに比例した電圧となる。
【００５２】
さらにまた、コモン電圧Ｖｃｏｍの振幅と、ゲートオフ電圧Ｖｇｏｆｆの振幅とが、等しくなる条件を示すと、（Ｒ６ｂ／Ｒ６ａ）＝（Ｒ７ｂ／Ｒ７ａ）である。
【００５３】
従って以上に示した条件を全て満たすように抵抗の比を選ぶことによって、ＶｃｏｍＬの電圧と、ＶｇｏｆｆＨの電圧と、を設定してコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆの基準電位を決めて、さらにＶａｍｐの電圧を設定することで、同位相かつ同振幅のコモン電圧Ｖｃｏｍと、ゲートオフ電圧Ｖｇｏｆｆを生成することが可能である。
【００５４】
以上説明したように、ＶｃｏｍＬを基準としてＶｃｏｍＨを生成して、ＶｇｏｆｆＨを基準としてＶｇｏｆｆＬを生成しても、同位相かつ同振幅のコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆを容易に生成することが出来る。
【００５５】
以上、第３の実施の形態による電源回路について説明を行ったが、第４の実施の形態による電源回路では、より少ないオペアンプで同位相かつ同振幅の２つの電圧を容易に生成する方法を示す。
（第４の実施の形態）
以下、本発明の第４の実施形態による電源回路を、図９を用いて説明する。
【００５６】
本実施形態による電源回路は、第１の実施形態による電源回路のＶｇｏｆｆＨ生成する回路が異なるだけである。図９に示すように、第１の実施形態による電源回路のＶｇｏｆｆＨ生成回路１０５とバッファ１０８の代わりに、コンデンサ９０１と、バッファ１０６で増幅されたＶｃｏｍＨと電圧セレクタに接続するＶｇｏｆｆＨとを交流化信号Ｍにより切り替えてコンデンサ９０１の＋電極と接続する電圧セレクタ９０２と、バッファ１０７で増幅されたＶｃｏｍＬとバッファ１０９で増幅されたＶｇｏｆｆＬとを交流化信号Ｍにより切り替えてコンデンサ９０１の−電極と接続する電圧セレクタ９０３と、から構成される。
【００５７】
次に本実施形態による電源回路の動作について説明する。ここで、交流化信号Ｍがローレベルのとき液晶パネルの駆動電圧を正極性とし、電圧セレクタ１１０及び１１１はそれぞれＶｃｏｍＬ及びＶｇｏｆｆＬを選択して出力することにする。このとき、電圧セレクタ９０２はコンデンサ９０２の＋電極とＶｃｏｍＨを接続し、電圧セレクタ９０３はコンデンサ９０２の−電極とＶｃｏｍＬとを接続し、コンデンサ９０１を充電する。十分に充電されるとコンデンサ９０１の両端の電位差はコモン電圧Ｖｃｏｍの振幅と等しくなる。また、このとき、ＶｇｏｆｆＨは電圧セレクタ９０２で切り離されているが、電圧セレクタ１１１がＶｇｏｆｆＬを選択して出力しているため、問題ない。次に、交流化信号Ｍがハイレベルとなり負極性になると、電圧セレクタ１１０及び１１１はそれぞれＶｃｏｍＨ及びＶｇｏｆｆＨを選択して出力する。このとき、電圧セレクタ９０２はコンデンサ９０２の＋電極とＶｇｏｆｆＨを接続し、電圧セレクタ９０３はコンデンサ９０２の−電極とＶｇｏｆｆＬとを接続する。従って、ＶｇｏｆｆＨの電圧はＶｇｏｆｆＬからコモン電圧Ｖｃｏｍの振幅の分高い電位となり、ゲートオフ電圧Ｖｇｏｆｆはコモン電圧Ｖｃｏｍと同振幅かつ同位相の電圧を出力することが可能である。
【００５８】
以上説明したように、コンデンサを用いて、同位相かつ同振幅のコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆを容易に生成することが出来る。コンデンサ９０１はＩＣの外付け部品と成り得るが、ゲート線の負荷容量が小さければコンデンサ９０１の容量値も小さくすることが可能であり、ＩＣにも集積可能である。
（第５の実施の形態）
以下、本発明の第５の実施形態による、電源回路を含む液晶表示装置を、図１０から図１２を用いて説明する。
【００５９】
図１０に本実施形態による電源回路を含む液晶表示装置の概要構成を示す。図１０において、液晶表示装置は、マイクロプロセッサ（以下、ＭＰＵ）１０と、電源回路２０と、液晶駆動回路３０と、走査回路４０と、液晶パネル５０と、から構成される。さらに、液晶駆動回路３０は、ＭＰＵ１０からの設定データを受け取るインタフェース部３１と、設定データを保持するレジスタ部３２を備える。また、電源回路１００は、第１から第４の実施形態による電源回路である。
【００６０】
次に本実施形態による電源回路を含む液晶表示装置の動作について説明する。まず、電源投入後、ＭＰＵ１０は、各回路の動作を設定する命令を、液晶駆動回路３０に出力する。インタフェース部３１で命令を受け取った液晶駆動回路３０は、レジスタ部３２に保持する。レジスタ部３２に保持した設定値のうち、電源回路２０と走査回路４０の設定値に関しては、ＭＰＵ１０からの送信命令で、各々に設定値を出力する。
【００６１】
ここで、図１１を用いて、電源回路２０の設定値を液晶駆動回路３０から送信する方法について詳細に説明する。まず、ＭＰＵ１０から書き込むデータのインデックスが送られ、次にデータが送られ、インデックス毎にレジスタ部３２に書き込まれる。送られたデータのうち、電源回路２０の設定値がインデックス０１ｈのビット１から０、インデックス０２ｈのビット３から２、インデックス０３ｈのビット２から０、とすると、ＭＰＵ１０からの送信命令が送られてきた時点で、前記ビットを纏めて電源回路２０に対して送信する。走査回路４０に対しても同様に設定値を送信することが出来る。従って、ＭＰＵ１０とのインタフェース部を液晶駆動回路３０に集約して、電源回路２０および走査回路４０の回路規模を削減することが出来る。
【００６２】
図１０に示すように、液晶駆動回路３０から送信される設定値は、特に電源回路２０では、設定レジスタ１００に設定値が保持される。このようにＭＰＵ１０が各回路の設定値を出力して必要なデータだけを液晶駆動回路３０から電源回路２０及び走査回路４０に出力して各回路の動作を決める。
【００６３】
また、液晶駆動回路３０は、制御信号出力し、コントローラの役目を担う。電源回路２０に対しては、昇圧用のクロックＤＣＣＬＫと、交流化信号Ｍと、を生成して出力する。電源回路２０は液晶駆動回路３０からの設定値を設定レジスタ１００に取り込み、電源回路２０内部の各電圧を設定する。走査回路４０も同様に設定値を受け取り、走査回路４０内部の設定を行う。電源回路２０では設定レジスタの設定値に従って、基準電源Ｖｃｉから昇圧用のクロックＤＣＣＬＫをもとに昇圧して各電圧を生成し、液晶駆動回路３０に対しては、階調電圧用電源ＤＤＶＤＨと、階調基準電圧ＶＤＨを出力する。さらに、走査回路４０に対しては、正の高電圧電源ＶＧＨ（ゲートオン電圧Ｖｇｏｎとなる）と、負の高電圧電源ＶＧＬを出力し、ゲートオフ電圧Ｖｇｏｆｆを出力する。さらに、液晶パネル５０に対しては、液晶パネル５０のコモン電極にコモン電圧Ｖｃｏｍを出力する。
【００６４】
次に、前記電源が安定になったところで、ＭＰＵ１０は表示データを液晶駆動回路３０に出力し、液晶駆動回路３０は、階調電圧用電源ＤＤＶＤＨを電源とする階調電圧生成部（図示せず）において、階調基準電圧ＶＤＨから各階調の電圧レベルを生成し、表示データに従って階調電圧に変換し、液晶パネル５０のデータ線に出力する。
【００６５】
また、走査回路４０は、正高電圧電源ＶＧＨと負高電圧電源ＶＧＬを電源とし、液晶駆動回路３０からのラインクロックＣＬ１に従って、非走査期間はゲートオフ電圧Ｖｇｏｆｆを出力し、走査期間は正高電圧電源ＶＧＨを走査電圧として、液晶パネル５０のゲート線の走査を行う。従って、液晶パネル５０に表示がなされる。
【００６６】
次に、図１２を用いて、電源回路２０の内部構成について詳細に説明する。図１２において、電源回路２０は、１００から１１１の第１の実施の形態による電源回路の各要素と、加えて、電圧調整回路１１００と、レギュレータ１１０１と、昇圧回路１１０２から１１０５と、ＶＤＨ基準発生回路１１０６と、バッファ１１０７と、昇圧用のコンデンサＣ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ２３、Ｃ３１、Ｃ３２、とから構成される。なお、各電圧出力には安定化のためのコンデンサＣｂを付加してある。
【００６７】
次に各部の動作について説明する。まず、電圧調整回路１１００は、基準電源Ｖｃｉから基準電圧ＶｒｅｇＰ及び基準電圧ＶｒｅｇＮを生成して出力する。基準電圧ＶｒｅｇＰ及び基準電圧ＶｒｅｇＮは第１の実施の形態による電源回路の基準電圧Ｖｒｅｇと同じ機能を果たす。レギュレータ１１０１は基準電源Ｖｃｉを基準電圧ＶｒｅｇＰでレギュレートし、安定した電圧Ｖｃｉ１を供給する。昇圧回路１１０２はチャージポンプ回路であり、昇圧用コンデンサＣ１１、Ｃ１２を用いて、電圧Ｖｃｉ１を２倍あるいは３倍に昇圧して、電源電圧ＤＤＶＤＨとして出力する。また、昇圧回路１１０３はチャージポンプ回路であり、昇圧用コンデンサＣ２１、Ｃ２２、Ｃ２３を用いて、電源電圧ＤＤＶＤＨを２倍あるいは３倍あるいは４倍に昇圧して、電源電圧ＶＧＨとして出力する。また、昇圧回路１１０４はチャージポンプ回路であり、昇圧用コンデンサＣ３１を用いて、電圧ＶＧＨを−１倍して、電源電圧ＤＤＶＤＨとして出力する。また、昇圧回路１１０５はチャージポンプ回路であり、昇圧用コンデンサＣ４１を用いて、基準電圧Ｖｃｉを−１倍して、電源電圧ＶＣＬとして出力する。ＶＤＨ基準発生回路１１０６は、基準電圧ＶｒｅｇＰから設定値に従って電圧増幅する。増幅した電圧はバッファ１１０７で電流増幅して、電圧ＶＤＨとして出力する。符号１０４から１１１は第１の実施の形態による電源回路と同一機能の回路であり、各回路の電源は、昇圧回路１１０２から１１０５で生成した電源電圧を用いる。従って安定した基準電圧Ｖｃｉ１から各電源電圧が生成され、コモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆが生成されて、液晶駆動回路３０及び走査回路４０及び液晶パネル５０に供給され、表示がなされる。
【００６８】
以上説明したように、振幅基準発生回路及びＶｃｏｍＨ基準発生回路及びＶｇｏｆｆＬ基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆを容易に生成することが出来、またＭＰＵ１０から設定データを更新すれば、簡単に電圧レベル及び振幅を変更することが出来る。
【００６９】
本発明は以上に示した実施の形態に限定されるものではなく、その主旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、第１の実施の形態による電源回路の基準電圧Ｖｒｅｇは振幅基準発生回路１０１及びＶｃｏｍＨ基準発生回路１０２及びＶｇｏｆｆＬ基準発生回路１０５に共通の電圧としたが、これを別々の電圧レベルに変えても何ら問題ない。
【００７０】
上記本発明の第１〜第５の実施の形態によれば、定常電流を抑えて低消費電力であり、かつＶｃｏｍ及びＶｇｏｆｆの振幅や電圧レベルを容易に変更可能にして使い勝手の良い、低コストな電源回路及びそれを用いた液晶駆動回路を実現できる。
【００７１】
【発明の効果】
本発明によれば、液晶表示装置の定常電流を抑えることができ、これにより、消費電力を低減するという効果を奏する。
【００７２】
又は、本発明によれば、コモン電圧Ｖｃｏｍ及びゲートオフ電圧Ｖｇｏｆｆの振幅や電圧レベルを容易に変更可能にすることにより、ユーザの利便性を向上するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による電源回路の概略構成を示す図である。
【図２】本発明の第１の実施形態による電源回路のコモン電圧Ｖｃｏｍを生成する回路の詳細構成を示す図である。
【図３】本発明の第１の実施形態による電源回路のゲートオフ電圧Ｖｇｏｆｆを生成する回路の詳細構成を示す図である。
【図４】本発明の第２の実施形態による電源回路の概略構成を示す図である。
【図５】本発明の第２の実施形態による電源回路の概略構成を示す図である。
【図６】本発明の第３の実施形態による電源回路の概略構成を示す図である。
【図７】本発明の第３の実施形態による電源回路のコモン電圧Ｖｃｏｍを生成する回路の詳細構成を示す図である。
【図８】本発明の第３の実施形態による電源回路のゲートオフ電圧Ｖｇｏｆｆを生成する回路の詳細構成を示す図である。
【図９】本発明の第４の実施形態による電源回路の概略構成を示す図である。
【図１０】本発明の第５の実施形態による電源回路を含む液晶表示装置の概略構成を示す図である。
【図１１】本発明の第５の実施形態による電源回路を含む液晶表示装置の設定データの送信方法を示す図である。
【図１２】本発明の第５の実施形態による電源回路の内部の詳細構成を示す図である。
【図１３】従来の電源回路の概略構成を示す図である。
【符号の説明】
１００…設定レジスタ、１０１…振幅基準発生回路、１０２…ＶｃｏｍＨ基準発生回路、１０３…ＶｃｏｍＬ生成回路、１０４…ＶｇｏｆｆＬ基準発生回路、１０５…ＶｇｏｆｆＨ生成回路、１０６…バッファ、１０７…バッファ、１０８…バッファ、１０９…バッファ、１１０…電圧セレクタ、１１１…電圧セレクタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply device for controlling the power supply of a liquid crystal display device and a liquid crystal display device including the power supply device, and more particularly to a power supply control device for a TFT (Thin Film Transistor) liquid crystal display device and the power supply device thereof. The present invention relates to a liquid crystal display device provided.
[0002]
[Prior art]
As a power supply circuit of a conventional liquid crystal display device, for example, there is a power supply circuit disclosed in Japanese Patent Application Laid-Open No. 10-301087, “Liquid Crystal Display Device”. This will be described with reference to FIG.
[0003]
As is generally known, in a liquid crystal panel, in order to prevent deterioration of the liquid crystal layer, AC driving that reverses the polarity of the writing voltage to the pixel electrode with respect to the common electrode (counter electrode) is necessary. There is a common inversion driving method as one of the driving methods. The common inversion driving method will be briefly described. In this driving method, the common electrode of the TFT liquid crystal panel is switched between a low potential and a high potential at regular time intervals, and the drain voltage is written to the pixel electrode.
[0004]
As a pixel structure of the TFT liquid crystal, there is a structure in which a storage capacitor is connected to a pixel electrode and a gate line one line before. When the common inversion driving method is applied, in this pixel structure, a driving method for maintaining the potential difference between both ends of the liquid crystal capacitor constant by alternating the off-voltage of the gate line so as to have the same amplitude and phase as the common voltage, Since it has an effect of suppressing the charge / discharge current of the storage capacitor and the liquid crystal capacitor, it is generally used.
[0005]
FIG. 13 shows a conventional power supply circuit, which generates the common voltage and the off-voltage of the gate line. In FIG. 13, OP is an operational amplifier, TR1 is an NPN transistor, TR2 is a PNP transistor, ZD is a Zener diode, R1 to R4 are resistors, and C1 is a capacitor.
[0006]
In this circuit, an AC signal M is input, inverted and amplified by OP, and current is amplified by a buffer composed of TR1 and TR2 to generate a common voltage Vcom. Further, the gate-off voltage Vgoff is generated by shifting the voltage from the common voltage Vcom to the negative voltage VEE side by ZD.
[0007]
[Problems to be solved by the invention]
TFT liquid crystal panels are applied to small portable information devices that require particularly low power consumption, in addition to large TFT liquid crystal panels used in conventional notebook computers and the like.
[0008]
However, in the conventional power supply circuit, a constant current flows from the common voltage Vcom through the ZD, and the power consumption is high. Further, in order to change the amplitude and voltage level of Vcom and Vgoff according to the TFT liquid crystal panel to be applied, it is necessary to change each resistance value or to replace components such as ZD. Furthermore, the number of parts is large, which is disadvantageous in terms of cost.
[0009]
The objective of this invention is providing the power supply device which can reduce the power consumption of a liquid crystal display device, and its liquid crystal display device.
[0010]
Alternatively, an object of the present invention is to improve user convenience. To provide a power supply device and a liquid crystal display device thereof.
[0011]
[Means for Solving the Problems]
The present invention relates to a setting value holding circuit for setting the amplitude and voltage level between the driving voltage of the common electrode of the liquid crystal display device and the non-scanning period voltage of the scanning line, and the driving voltage of the common electrode and the scanning line according to the setting value. An amplitude reference voltage generation circuit that generates an amplitude reference voltage with a non-scan period voltage, a common electrode drive circuit that AC drives the common electrode with an amplitude and a voltage level determined from the amplitude reference voltage and a set value, and the amplitude reference voltage And a non-scan period voltage generation circuit that generates a non-scan period voltage of the scan line having the same phase and the same amplitude as the drive voltage of the common electrode at an amplitude and voltage level determined from the set value. Preferably, the common electrode driving circuit generates one potential according to a set value, generates the other potential according to the amplitude reference voltage from one potential, and generates a driving voltage for the common electrode by switching both potentials. The non-scan period voltage generation circuit generates one potential according to a set value, generates the other potential according to the amplitude reference voltage from one potential, and switches both potentials to generate the non-scan period voltage of the scan line. Preferably, the low potential side voltage of the drive voltage of the common electrode to be generated can be set to any of a negative potential, a ground (ground), or a positive potential.
[0012]
Alternatively, according to the present invention, a set value holding circuit that sets a voltage level between the driving voltage of the common electrode of the liquid crystal display device and the non-scan period voltage of the scanning line, and one potential is fixed and the other potential is generated according to the set value A common electrode driving circuit for AC driving the common electrode, and generating one potential according to a set value and generating the other potential from the potential difference of the driving voltage of the common electrode and having the same phase as the driving voltage of the common electrode and A non-scanning period voltage generation circuit for generating a non-scanning period voltage of the scanning line having the same amplitude. Preferably, the one potential fixed to the driving voltage of the common electrode is ground (ground).
Alternatively, according to the present invention, a pixel portion having a pixel electrode that is connected to the data line via a switching element and a common electrode that sandwiches liquid crystal between the pixel electrode is defined as an intersection position of the plurality of data lines and the plurality of scanning lines. Liquid crystal panels arranged in a matrix, a central processing unit for setting various setting values, a liquid crystal driving circuit for temporarily holding setting values from the central processing unit, and setting values and control signals from the liquid crystal driving circuit A scanning circuit for driving a scanning line of the liquid crystal panel, and a reference power source is boosted to increase the power source of the liquid crystal driving circuit, the power source of the scanning circuit, and the driving voltage of the common electrode of the liquid crystal panel according to the set value from the liquid crystal driving circuit And a power supply circuit to be generated.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, the configuration and operation of a power supply circuit according to an embodiment of the present invention will be described with reference to FIGS. First, the overall configuration of the power supply circuit according to the present embodiment will be described with reference to FIG.
[0014]
The power supply circuit according to the present embodiment includes a setting register 100 that holds a set value, an amplitude reference generation circuit 101 that generates a voltage Vamp from the reference voltage Vreg according to the set value, and a VcomH that generates the voltage VcomH from the reference voltage Vreg according to the set value. A reference generation circuit 102, a VcomL generation circuit 103 that generates a voltage VcomL from the VcomH and the Vamp, a VgoffL reference generation circuit 104 that generates a voltage VgoffL from a reference voltage Vreg according to a set value, and a voltage VgoffH from the VgoffL and the Vamp VcomoffH generation circuit 105 for generating VcomH, VcommL, VgoffH and VgoffL, and buffers 106 to 109 that receive current amplification upon receiving VcomH, VcomL, and VcomH and VcomL are switched according to AC signal M. The voltage selector 110 which generates a Mont voltage Vcom, the voltage selector 111 which generates a gate-off voltage Vgoff switches the VgoffH and VgoffL accordance AC signal M, composed.
[0015]
Next, the operation of the power supply circuit according to the present embodiment will be described. First, the setting register 102 holds setting values for determining voltages generated by the amplitude reference generation circuit 101, the VcomH reference generation circuit 102, and the VgoffL reference generation circuit 104. When each set value is changed, the voltage generated by each circuit changes according to the changed set value. The amplitude reference generation circuit 101 generates a voltage Vamp that is a reference voltage of the VcomL generation circuit 103 and the VgoffH generation circuit 105 according to a set value with the reference voltage Vreg as a reference, and determines the voltage amplitude of the common voltage Vcom and the gate-off voltage Vgoff. To do. The VcomH reference generation circuit 102 generates a voltage VcomH that is a high potential side voltage of the common voltage Vcom according to a set value with reference to the reference voltage Vreg. The VcomL generation circuit 103 generates a voltage VcomL that is a low potential side voltage of the common voltage Vcom according to Vamp with VcomH as a reference. VcomH and VcomL are amplified by a buffer 106 and a buffer 107 so as to supply a current sufficient to drive the common electrode of the TFT liquid crystal panel. VcomH and VcomL amplified by the buffer 106 and the buffer 107 are input to the voltage selector 110, switched by the AC signal M, and one of them is output as the common voltage Vcom. For example, when the AC signal M is at a low level and the driving voltage of the liquid crystal panel is positive, the voltage selector 110 selects and outputs VcomL. The VgoffL reference generation circuit 104 generates a voltage VgoffL that is a low-potential-side voltage of the gate-off voltage Vgoff according to a set value with reference to the reference voltage Vreg. The VgoffH generating circuit 105 generates a voltage VgoffH that is a high potential side voltage of the gate-off voltage Vgoff according to Vamp with VgoffL as a reference. The voltage VgoffH is set so that the potential difference from VgoffL is the same as the amplitude of the common voltage Vcom. VgoffH and VgoffL are amplified by the buffer 108 and the buffer 109 so as to supply a current sufficient to drive the off period of the gate electrode of the TFT liquid crystal panel. VgoffH and VgoffL amplified by the buffer 108 and the buffer 109 are input to the voltage selector 111, switched by the alternating signal M, and one of them is output as the gate-off voltage Vgoff. For example, when the AC signal M is at a low level and the driving voltage of the liquid crystal panel is positive, the voltage selector 111 selects and outputs VgoffL. Therefore, the common voltage Vcom and the gate-off voltage Vgoff have voltage waveforms having the same phase and the same amplitude.
[0016]
Next, the circuit for generating the common voltage Vcom of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 2, the amplitude reference voltage generation circuit 101 includes an operational amplifier OP1, a variable resistor R1a, and a resistor R1b. The VcomH reference generation circuit 102 includes an operational amplifier OP2, a variable resistor R2a, and a resistor R2b. The VcomL generation circuit 103 includes an operational amplifier OP3 and resistors R3a to R3d. The buffer 106 is composed of an operational amplifier OP6. The buffer 107 is composed of an operational amplifier OP7. Since VcomH is normally set to a voltage value near the positive power supply voltage DDVDH, the positive power supply of OP2 and OP6 is DDVDH, and the negative power supply is the ground GND. Since VcomL is normally set to a voltage value near GND, the positive power supply of OP3 and OP7 is DDVDH, and the negative power supply is the negative power supply voltage VCL. The positive power source of OP1 that generates the voltage Vamp related to the voltage amplitude is DDVDH, and the negative power source is the ground GND.
[0017]
In the amplitude reference voltage generation circuit 101, a voltage obtained by dividing the reference voltage Vreg by the variable resistor R1a and the resistor R1b is buffered by an operational amplifier OP1 that forms a voltage follower to generate a voltage Vamp. The variable resistor R1a is a so-called electronic volume resistor composed of a resistor and a MOS switch, and the resistance value can be changed according to the set value of the setting register 100. The VcomH reference voltage generation circuit 102 generates a voltage VcomH by buffering a voltage obtained by dividing the reference voltage Vreg by the variable resistor R2a and the resistor R2b with an operational amplifier OP2 that forms a voltage follower. The resistance value of the variable resistor R2a can be changed by the setting value of the setting register 100 in the same manner as the variable resistor R1a. The VcomL generation circuit 103 forms a differential amplifier circuit, and generates VcomL from VcomH and Vamp. The voltage of VcomL is expressed by the following equation.
[0018]
VcomL = A.VcomH-B.Vamp (1)
(However, A = {(R3c + R3d) · R3b} / {(R3a + R3b) · R3d}, B = R3c / R3d).
In the buffer 106, VcomH is buffered by an operational amplifier OP6 that forms a voltage follower. In the buffer 107, VcomL is buffered by an operational amplifier OP7 that forms a voltage follower. As described above, VcomL can be generated from VcomH and Vamp, and the amplitude and voltage level of Vcom can be easily adjusted by adjusting VcomH and Vamp according to set values.
[0019]
Here, R3a = R3c and R3b = R3d are shown as the conditions for generating the amplitude of the common voltage Vcom only by setting Vamp regardless of the setting of VcomH, and these are substituted into Expression (1). The following formula is obtained.
[0020]
VcomH−VcomL = (R3a / R3b) · Vamp (2)
That is, the amplitude of the common voltage Vcom is a voltage proportional to Vamp.
[0021]
Here, the voltage value of VcomL will be described. VcomL is determined by the product of (R3a / R3b) and Vamp, and takes a value near GND. Since the positive power supply of OP3 and OP7 is DDVDH and the negative power supply is the negative power supply voltage VCL, VcomL can be any of a negative voltage, GND, or a positive voltage. It is possible to correspond to.
[0022]
Next, the circuit for generating the gate-off voltage Vgoff of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 3, the VgoffL reference generation circuit 104 includes an operational amplifier OP4, a variable resistor R4a, and a resistor R4b. The VgoffH generation circuit 105 includes an operational amplifier OP5 and resistors R5a to R5d. The buffer 108 is composed of an operational amplifier OP8. The buffer 109 is composed of an operational amplifier OP9. Note that VgoffH and VgoffL are in the range from the ground GND to the negative power supply voltage VGL.
[0023]
In the VgoffL reference voltage generation circuit 104, the operational amplifier OP4 generates VgoffL so that a voltage obtained by dividing the voltage VgoffL and the positive power supply voltage DDVDH by the variable resistor R4a and the resistor R4b is equal to the reference voltage Vreg. The resistance value of the variable resistor R4a can be changed by the setting value of the setting register 100, similarly to the variable resistor R1a. The VgoffH generation circuit 105 forms a differential amplifier circuit, and generates VgoffH from VgoffL and Vamp. The voltage VgoffH is expressed by the following equation.
[0024]
VgoffH = C · VgoffL + D · Vamp (3)
(However, C = {(R4c + R4d) · R4a} / {(R4a + R4b) · R4c}, D = R4b / R4c).
In the buffer 108, VgoffH is buffered by an operational amplifier OP8 that forms a voltage follower. In the buffer 109, VgoffL is buffered by an operational amplifier OP9 that forms a voltage follower. As described above, VgoffH can be generated from VgoffL and Vamp, and the amplitude and voltage level of Vgoff can be easily adjusted by adjusting VgoffL and Vamp according to the set values.
[0025]
Here, the conditions for generating the amplitude of the gate-off voltage Vgoff by only setting Vamp regardless of the setting of VgoffL are R4a = R4c and R4b = R4d, and these are substituted into Expression (3). The following formula is obtained.
[0026]
VgoffH−VgoffL = (R4b / R4a) · Vamp (4)
That is, the amplitude of the gate-off voltage Vgoff is a voltage proportional to Vamp.
[0027]
Furthermore, when the condition that the amplitude of the common voltage Vcom is equal to the amplitude of the gate-off voltage Vgoff is (R3a / R3b) = (R4b / R4a).
[0028]
Accordingly, by selecting the resistance ratio so as to satisfy all the above-described conditions, the VcomH voltage and the VgoffL voltage are set to determine the reference potentials for the common voltage Vcom and the gate-off voltage Vgoff. By setting the voltage, it is possible to generate the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage Vgoff.
[0029]
As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated by the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit.
[0030]
Furthermore, since the power supply circuit according to this embodiment can be realized by a resistor, an operational amplifier, or the like, it can be integrated in an IC and the number of components can be reduced.
[0031]
Furthermore, since each voltage level and amplitude are determined by the resistance ratio, if the resistance value is increased, a steady current can be suppressed and power consumption can be reduced.
[0032]
Although the power supply circuit according to the first embodiment has been described above, the power supply circuit according to the second embodiment shows a method of further reducing the circuit scale and reducing power consumption.
(Second Embodiment)
A power supply circuit according to the second embodiment of the present invention will be described below with reference to FIGS. This embodiment is characterized in that VcomL is fixed, and the method for determining the amplitudes of the common voltage Vcom and the gate-off voltage Vgoff of the power supply circuit according to the first embodiment is different.
[0033]
In FIG. 4, VcomL is fixed to GND, and VcomH is generated from the VcomH reference generation circuit 102 as in the power supply circuit according to the first embodiment. In addition, VgoffL is generated from the VgoffL reference generation circuit 105 as in the power supply circuit according to the first embodiment. VgoffH is generated by inputting VcomH and VgoffL to the VgoffH generation circuit. That is, VcomH is input instead of Vamp input to the VgoffH generation circuit in the power supply circuit according to the first embodiment. The specific internal configuration of each circuit is the same as that of the power supply circuit according to the first embodiment. Therefore, VgoffH is expressed by the following equation.
[0034]
VgoffH = C · VgoffL + D · VcomH (5)
(However, C = {(R4c + R4d) · R4a} / {(R4a + R4b) · R4c}, D = R4b / R4c).
Here, the condition for generating the amplitude of the gate-off voltage Vgoff only by setting VcomH regardless of the setting of VgoffL is R4a = R4c = R4b = R4d, and this is substituted into equation (5). The following formula is obtained.
[0035]
VgoffH−VgoffL = VcomH (6)
Therefore, when VcomL is fixed to GND, the voltage values of VcomH and VgoffL are set by equalizing the resistance values of the VgoffH generation circuit, and the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage are set. It is possible to generate Vgoff.
[0036]
Furthermore, the power supply circuit according to the present embodiment can reduce the circuit scale and power consumption as compared with the power supply circuit according to the first embodiment.
[0037]
Next, a power supply circuit that can be used by switching between the power supply circuit according to the first embodiment and the power supply circuit shown in FIG. 4 will be described with reference to FIG. In FIG. 5, the power supply circuit according to the present embodiment switches the voltage Vamp and VcomH by the switching signal MODE and applies it to Vgoff, and switches the voltage VcomL and GND amplified by the buffer 107 to the voltage selector 110 by switching by the switching signal MODE. A voltage selector 202 is provided. All the resistance values of the VgoffH generation circuit are made equal. That is, R4a = R4c = R4b = R4d. In addition, when VcomL is fixed to GND, the power consumption of the amplitude reference generation circuit 101, the VcomL generation circuit 103, and the buffer 107 can be reduced by turning off the respective power supplies.
[0038]
As described above, when VcomL is fixed to GND, the power consumption is low, and the common voltage Vcom having the same phase and the same amplitude according to the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit. The gate-off voltage Vgoff can be easily generated.
[0039]
The power supply circuit according to the second embodiment has been described above. However, in the power supply circuit according to the third embodiment, a method of easily switching the same phase and the same amplitude even when the reference voltage is changed will be described.
(Third embodiment)
Hereinafter, a power supply circuit according to a third embodiment of the present invention will be described with reference to FIGS. First, the overall configuration of the power supply circuit according to the present embodiment will be described with reference to FIG.
[0040]
The power supply circuit according to the present embodiment includes a setting register 100 that holds a setting value, an amplitude reference generation circuit 101 that generates a voltage Vamp from the reference voltage Vreg according to the setting value, and a VcomL that generates the voltage VcomL from the reference voltage Vreg according to the setting value. A reference generation circuit 301, a VcomH generation circuit 302 that generates a voltage VcomH from the VcomL and the Vamp, a VgoffH reference generation circuit 303 that generates a voltage VgoffH from a reference voltage Vreg according to a set value, and a voltage VgoffL from the VgoffH and the Vamp VcomoffL generation circuit 304 that generates VcomH, VcomH and VcommL, and buffers 106 to 109 that receive current amplification upon receiving VgoffH and VgoffL, and VcomH and VcomL are switched according to AC signal M The voltage selector 110 which generates a Mont voltage Vcom, the voltage selector 111 which generates a gate-off voltage Vgoff switches the VgoffH and VgoffL accordance AC signal M, composed.
[0041]
Next, the operation of the power supply circuit according to the present embodiment will be described. The amplitude reference generation circuit 101 generates a voltage Vamp that is a reference voltage of the VcomH generation circuit 302 and the VgoffL generation circuit 304 according to a set value with the reference voltage Vreg as a reference, and determines the voltage amplitude of the common voltage Vcom and the gate-off voltage Vgoff. To do. The VcomL reference generation circuit 301 generates a voltage VcomL that is a low potential side voltage of the common voltage Vcom in accordance with a set value with reference to the reference voltage Vreg. The VcomH generation circuit 302 generates a voltage VcomH that is a high potential side voltage of the common voltage Vcom according to Vamp with VcomL as a reference. The operation of the buffer 106, the buffer 107, and the voltage selector 110 is the same as that of the power supply circuit according to the first embodiment. The VgoffH reference generation circuit 303 generates a voltage VgoffH that is a high-potential-side voltage of the gate-off voltage Vgoff according to a set value with reference to the reference voltage Vreg. The VgoffL generation circuit 304 generates a voltage VgoffL that is a low potential side voltage of the gate-off voltage Vgoff according to Vamp with VgoffH as a reference. The voltage VgoffL is set such that the potential difference from VgoffH is the same as the amplitude of the common voltage Vcom. The operation of the buffer 108, the buffer 109, and the voltage selector 111 is the same as that of the power supply circuit according to the first embodiment.
[0042]
Next, the circuit for generating the common voltage Vcom of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 7, an amplitude reference voltage generation circuit 101 has the same configuration as that of the power supply circuit according to the first embodiment. The VcomL reference generation circuit 301 has the same configuration as the VcomH reference generation circuit 102, and differs in that VcomL is generated instead of VcomH. The VcomH generation circuit 302 includes an operational amplifier OP10 and resistors R6a to R6d. Since VcomH is normally set to a voltage value near the positive power supply voltage DDVDH, the positive power supply of OP2 and OP6 is DDVDH, and the negative power supply is the ground GND. Since VcomL is normally set to a voltage value near GND, the positive power supply of OP3 and OP7 is DDVDH, and the negative power supply is the negative power supply voltage VCL. The positive power source of OP1 that generates the voltage Vamp related to the voltage amplitude is DDVDH, and the negative power source is the ground GND.
[0043]
The VcomH generation circuit 302 forms a differential amplifier circuit, and generates VcomH from VcomL and Vamp. The voltage of VcomH is expressed by the following equation.
[0044]
VcomH = E · VcomL + F · Vamp (7)
(However, E = {(R6c + R6d) · R6a} / {(R6a + R6b) · R6c}, F = R6b / R6c)
As described above, VcomH can be generated from VcomL and Vamp, and the amplitude and voltage level of Vcom can be easily adjusted by adjusting VcommL and Vamp according to set values.
[0045]
Here, the conditions for generating the amplitude of the common voltage Vcom by only setting Vamp regardless of the setting of VcomL are R6a = R6c, R6b = R6d, and these are substituted into Expression (7). The following formula is obtained.
[0046]
VcomH−VcomL = (R6b / R6a) · Vamp (8)
That is, the amplitude of the common voltage Vcom is a voltage proportional to Vamp.
[0047]
Next, the circuit for generating the gate-off voltage Vgoff of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 8, a VgoffH reference generation circuit 303 has the same configuration as the VgoffL reference generation circuit 104, and differs in that VgoffH is generated instead of VgoffL. The VgoffL generation circuit 304 includes an operational amplifier OP7 and resistors R7a to R7d. Note that VgoffH and VgoffL are in the range from the ground GND to the negative power supply voltage VGL.
[0048]
The VgoffL generation circuit 604 forms a differential amplifier circuit, and generates VgoffL from VgoffH and Vamp. The voltage of VgoffL is expressed by the following equation.
[0049]
VgoffL = G · VgoffH−H · Vamp (9)
(However, G = {(R7c + R7d) · R7a} / {(R7a + R7b) · R7c}, H = R7d / R7c).
As described above, VgoffL can be generated from VgoffH and Vamp, and the amplitude and voltage level of Vgoff can be easily adjusted by adjusting VgoffH and Vamp according to the set values.
[0050]
Here, the conditions for generating the amplitude of the gate-off voltage Vgoff by only setting Vamp regardless of the setting of VgoffH are R7a = R7c, R7b = R7d, and these are substituted into the equation (9). The following formula is obtained.
[0051]
VgoffH−VgoffL = (R7b / R7a) · Vamp (10)
That is, the amplitude of the gate-off voltage Vgoff is a voltage proportional to Vamp.
[0052]
Furthermore, when the condition that the amplitude of the common voltage Vcom is equal to the amplitude of the gate-off voltage Vgoff is (R6b / R6a) = (R7b / R7a).
[0053]
Accordingly, by selecting the resistance ratio so as to satisfy all of the above-described conditions, the VcomL voltage and the VgoffH voltage are set to determine the reference potentials of the common voltage Vcom and the gate-off voltage Vgoff. By setting the voltage, it is possible to generate the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage Vgoff.
[0054]
As described above, even when VcomH is generated based on VcomL and VgoffL is generated based on VgoffH, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated.
[0055]
Although the power supply circuit according to the third embodiment has been described above, the power supply circuit according to the fourth embodiment shows a method of easily generating two voltages having the same phase and the same amplitude with fewer operational amplifiers. .
(Fourth embodiment)
Hereinafter, a power supply circuit according to a fourth embodiment of the present invention will be described with reference to FIG.
[0056]
The power supply circuit according to the present embodiment is different only in the circuit that generates VgoffH of the power supply circuit according to the first embodiment. As shown in FIG. 9, instead of the VgoffH generation circuit 105 and the buffer 108 of the power supply circuit according to the first embodiment, a capacitor 901, VcomH amplified by the buffer 106, and VgoffH connected to the voltage selector are converted into an AC signal. A voltage selector 902 that is switched by M and connected to the + electrode of the capacitor 901, and a voltage that is switched between VcomL amplified by the buffer 107 and VgoffL amplified by the buffer 109 by the AC signal M and connected to the − electrode of the capacitor 901. And a selector 903.
[0057]
Next, the operation of the power supply circuit according to the present embodiment will be described. Here, when the AC signal M is at a low level, the driving voltage of the liquid crystal panel is positive, and the voltage selectors 110 and 111 select and output VcomL and VgoffL, respectively. At this time, the voltage selector 902 connects the + electrode of the capacitor 902 and VcomH, and the voltage selector 903 connects the − electrode of the capacitor 902 and VcomL to charge the capacitor 901. When fully charged, the potential difference across the capacitor 901 becomes equal to the amplitude of the common voltage Vcom. At this time, VgoffH is separated by the voltage selector 902, but there is no problem because the voltage selector 111 selects and outputs VgoffL. Next, when the AC signal M becomes high level and becomes negative, the voltage selectors 110 and 111 select and output VcomH and VgoffH, respectively. At this time, the voltage selector 902 connects the + electrode of the capacitor 902 and VgoffH, and the voltage selector 903 connects the − electrode of the capacitor 902 and VgoffL. Therefore, the voltage of VgoffH becomes higher from VgoffL by the amplitude of the common voltage Vcom, and the gate-off voltage Vgoff can output a voltage having the same amplitude and the same phase as the common voltage Vcom.
[0058]
As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated using the capacitor. The capacitor 901 can be an external component of the IC. However, if the load capacity of the gate line is small, the capacitance value of the capacitor 901 can be reduced and can be integrated in the IC.
(Fifth embodiment)
Hereinafter, a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention will be described with reference to FIGS.
[0059]
FIG. 10 shows a schematic configuration of the liquid crystal display device including the power supply circuit according to the present embodiment. In FIG. 10, the liquid crystal display device includes a microprocessor (hereinafter referred to as MPU) 10, a power supply circuit 20, a liquid crystal driving circuit 30, a scanning circuit 40, and a liquid crystal panel 50. Furthermore, the liquid crystal driving circuit 30 includes an interface unit 31 that receives setting data from the MPU 10 and a register unit 32 that holds the setting data. The power supply circuit 100 is a power supply circuit according to the first to fourth embodiments.
[0060]
Next, the operation of the liquid crystal display device including the power supply circuit according to the present embodiment will be described. First, after the power is turned on, the MPU 10 outputs a command for setting the operation of each circuit to the liquid crystal drive circuit 30. The liquid crystal driving circuit 30 that has received the command by the interface unit 31 holds it in the register unit 32. Among the setting values held in the register unit 32, the setting values of the power supply circuit 20 and the scanning circuit 40 are output to the respective values in response to a transmission command from the MPU 10.
[0061]
Here, a method for transmitting the set value of the power supply circuit 20 from the liquid crystal drive circuit 30 will be described in detail with reference to FIG. First, an index of data to be written is sent from the MPU 10, then data is sent and written to the register unit 32 for each index. If the set value of the power supply circuit 20 is set to bits 1 to 0 of the index 01h, bits 3 to 2 of the index 02h, and bits 2 to 0 of the index 03h among the sent data, a transmission command from the MPU 10 is sent. At that time, the bits are collectively transmitted to the power supply circuit 20. Similarly, the set value can be transmitted to the scanning circuit 40. Therefore, it is possible to reduce the circuit scale of the power supply circuit 20 and the scanning circuit 40 by consolidating the interface unit with the MPU 10 in the liquid crystal driving circuit 30.
[0062]
As shown in FIG. 10, the setting value transmitted from the liquid crystal driving circuit 30 is held in the setting register 100 particularly in the power supply circuit 20. In this way, the MPU 10 outputs the setting values of each circuit and outputs only necessary data from the liquid crystal driving circuit 30 to the power supply circuit 20 and the scanning circuit 40 to determine the operation of each circuit.
[0063]
Further, the liquid crystal driving circuit 30 outputs a control signal and plays the role of a controller. The power supply circuit 20 generates and outputs a boosting clock DCCLK and an alternating signal M. The power supply circuit 20 takes the set value from the liquid crystal drive circuit 30 into the setting register 100 and sets each voltage inside the power supply circuit 20. Similarly, the scanning circuit 40 receives the set value and performs setting in the scanning circuit 40. In the power supply circuit 20, each voltage is generated by boosting from the reference power supply Vci based on the boosting clock DCCLK according to the setting value of the setting register. A gradation reference voltage VDH is output. Further, a positive high voltage power supply VGH (which becomes the gate on voltage Vgon) and a negative high voltage power supply VGL are output to the scanning circuit 40, and a gate off voltage Vgoff is output. Further, the common voltage Vcom is output to the common electrode of the liquid crystal panel 50 for the liquid crystal panel 50.
[0064]
Next, when the power supply becomes stable, the MPU 10 outputs display data to the liquid crystal drive circuit 30, and the liquid crystal drive circuit 30 uses a gradation voltage power supply DDVDH as a power supply. ), A voltage level of each gradation is generated from the gradation reference voltage VDH, converted into a gradation voltage according to display data, and output to the data line of the liquid crystal panel 50.
[0065]
The scanning circuit 40 uses a positive high voltage power supply VGH and a negative high voltage power supply VGL as power supplies, and outputs a gate-off voltage Vgoff during the non-scanning period according to the line clock CL1 from the liquid crystal driving circuit 30, and a positive high voltage power supply VGH during the scanning period. Is used as a scanning voltage to scan the gate lines of the liquid crystal panel 50. Accordingly, a display is made on the liquid crystal panel 50.
[0066]
Next, the internal configuration of the power supply circuit 20 will be described in detail with reference to FIG. In FIG. 12, a power supply circuit 20 includes each element of the power supply circuit 100 to 111 according to the first embodiment, a voltage adjustment circuit 1100, a regulator 1101, booster circuits 1102 to 1105, and VDH reference generation. A circuit 1106, a buffer 1107, and boost capacitors C11, C12, C21, C22, C23, C31, and C32 are included. A capacitor Cb for stabilization is added to each voltage output.
[0067]
Next, the operation of each unit will be described. First, the voltage adjustment circuit 1100 generates and outputs the reference voltage VregP and the reference voltage VregN from the reference power supply Vci. The reference voltage VregP and the reference voltage VregN perform the same function as the reference voltage Vreg of the power supply circuit according to the first embodiment. The regulator 1101 regulates the reference power supply Vci with the reference voltage VregP, and supplies a stable voltage Vci1. The booster circuit 1102 is a charge pump circuit, and boosts the voltage Vci1 twice or three times using the boosting capacitors C11 and C12, and outputs the boosted voltage as the power supply voltage DDVDH. The booster circuit 1103 is a charge pump circuit that boosts the power supply voltage DDVDH by 2 times, 3 times, or 4 times using the boost capacitors C21, C22, and C23, and outputs the boosted voltage as a power supply voltage VGH. The booster circuit 1104 is a charge pump circuit, which multiplies the voltage VGH by −1 using the booster capacitor C31 and outputs it as the power supply voltage DDVDH. The booster circuit 1105 is a charge pump circuit, which uses the boosting capacitor C41 to multiply the reference voltage Vci by −1 and outputs it as the power supply voltage VCL. The VDH reference generation circuit 1106 amplifies the voltage from the reference voltage VregP according to a set value. The amplified voltage is current-amplified by the buffer 1107 and output as the voltage VDH. Reference numerals 104 to 111 denote circuits having the same functions as those of the power supply circuit according to the first embodiment, and the power supply voltage generated by the booster circuits 1102 to 1105 is used as the power supply of each circuit. Accordingly, each power supply voltage is generated from the stable reference voltage Vci1, and the common voltage Vcom and the gate-off voltage Vgoff are generated and supplied to the liquid crystal driving circuit 30, the scanning circuit 40, and the liquid crystal panel 50, and display is performed.
[0068]
As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated by the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit. If the setting data is updated, the voltage level and amplitude can be easily changed.
[0069]
It goes without saying that the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the spirit of the present invention. For example, the reference voltage Vreg of the power supply circuit according to the first embodiment is a voltage common to the amplitude reference generation circuit 101, the VcomH reference generation circuit 102, and the VgoffL reference generation circuit 105, but this is changed to different voltage levels. There is no problem.
[0070]
According to the first to fifth embodiments of the present invention, low power consumption is achieved by suppressing steady current, and the amplitude and voltage level of Vcom and Vgoff can be easily changed, and the usability is low. A power supply circuit and a liquid crystal driving circuit using the power supply circuit can be realized.
[0071]
【The invention's effect】
According to the present invention, it is possible to suppress the steady current of the liquid crystal display device, thereby producing an effect of reducing power consumption.
[0072]
Alternatively, according to the present invention, it is possible to easily change the amplitude and voltage level of the common voltage Vcom and the gate-off voltage Vgoff, thereby improving the convenience for the user.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a power supply circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a detailed configuration of a circuit that generates a common voltage Vcom of the power supply circuit according to the first embodiment of the present invention.
FIG. 3 is a diagram showing a detailed configuration of a circuit that generates a gate-off voltage Vgoff of the power supply circuit according to the first embodiment of the present invention.
FIG. 4 is a diagram showing a schematic configuration of a power supply circuit according to a second embodiment of the present invention.
FIG. 5 is a diagram showing a schematic configuration of a power supply circuit according to a second embodiment of the present invention.
FIG. 6 is a diagram showing a schematic configuration of a power supply circuit according to a third embodiment of the present invention.
FIG. 7 is a diagram showing a detailed configuration of a circuit that generates a common voltage Vcom of a power supply circuit according to a third embodiment of the present invention.
FIG. 8 is a diagram showing a detailed configuration of a circuit that generates a gate-off voltage Vgoff of a power supply circuit according to a third embodiment of the present invention.
FIG. 9 is a diagram showing a schematic configuration of a power supply circuit according to a fourth embodiment of the present invention.
FIG. 10 is a diagram showing a schematic configuration of a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention.
FIG. 11 is a diagram illustrating a method for transmitting setting data of a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention.
FIG. 12 is a diagram showing a detailed configuration inside a power supply circuit according to a fifth embodiment of the present invention.
FIG. 13 is a diagram showing a schematic configuration of a conventional power supply circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 ... Setting register, 101 ... Amplitude reference generation circuit, 102 ... VcomH reference generation circuit, 103 ... VcomL generation circuit, 104 ... VgoffL reference generation circuit, 105 ... VgoffH generation circuit, 106 ... Buffer, 107 ... Buffer, 108 ... Buffer, 109... Buffer, 110... Voltage selector, 111.

Claims

画素電極と前記画素電極に対向する共通電極とを有する画素部が、複数のデータ線と複数の走査線の交点に対応してマトリクス状に配列された表示パネルと、  A display panel in which a pixel portion having a pixel electrode and a common electrode facing the pixel electrode is arranged in a matrix corresponding to intersections of a plurality of data lines and a plurality of scanning lines;
表示データに応じた階調電圧を、前記データ線へ出力するための駆動回路と、  A driving circuit for outputting a gradation voltage corresponding to display data to the data line;
ゲートオン電圧とゲートオフ電圧を、前記走査線へ出力するための走査回路と、  A scanning circuit for outputting a gate-on voltage and a gate-off voltage to the scanning line;
前記駆動回路を駆動するための電源電圧と、前記階調電圧の生成に用いられる階調基準電圧と、前記ゲートオン電圧と、前記ゲートオフ電圧と、前記共通電極に印加されるコモン電圧を出力する電源回路とを備える表示装置において、  A power supply for outputting a power supply voltage for driving the drive circuit, a grayscale reference voltage used for generation of the grayscale voltage, the gate-on voltage, the gate-off voltage, and a common voltage applied to the common electrode In a display device comprising a circuit,
前記コモン電圧は、高電位のコモン電圧と低電位のコモン電圧とを含み、  The common voltage includes a high potential common voltage and a low potential common voltage,
前記ゲートオフ電圧は、高電位のゲートオフ電圧と低電位のゲートオフ電圧とを含み、  The gate-off voltage includes a high-potential gate-off voltage and a low-potential gate-off voltage,
前記電源回路は、  The power supply circuit is
電源から基準電圧を生成するための第１の回路と、  A first circuit for generating a reference voltage from a power source;
前記基準電圧から前記電源電圧を生成するための第２の回路と、  A second circuit for generating the power supply voltage from the reference voltage;
前記電源電圧から前記ゲートオン電圧を生成するための第３の回路と、  A third circuit for generating the gate-on voltage from the power supply voltage;
前記基準電圧から前記階調基準電圧を生成するための第４の回路と、  A fourth circuit for generating the gradation reference voltage from the reference voltage;
前記階調基準電圧から前記高電位のコモン電圧を生成するための第５の回路と、  A fifth circuit for generating the high-potential common voltage from the gradation reference voltage;
前記高電位のコモン電圧から前記低電位のコモン電圧を生成するための第６の回路と、  A sixth circuit for generating the low potential common voltage from the high potential common voltage;
前記高電位のコモン電圧と前記低電位のコモン電圧とを切り替えて何れかを出力するための第７の回路と、  A seventh circuit for switching between the high-potential common voltage and the low-potential common voltage and outputting either one;
前記基準電圧から前記低電位のゲートオフ電圧を生成するための第８の回路と、  An eighth circuit for generating the low-potential gate-off voltage from the reference voltage;
前記高電位のコモン電圧と前記低電位のコモン電圧の電位差に対応する電圧を前記低電位のゲートオフ電圧に重畳して、前記高電位のゲートオフ電圧を生成するための第９の回路と、  A ninth circuit for generating a high-potential gate-off voltage by superimposing a voltage corresponding to a potential difference between the high-potential common voltage and the low-potential common voltage on the low-potential gate-off voltage;
前記高電位のゲートオフ電圧と前記低電位のゲートオフ電圧とを切り替えて何れかを出力するための第１０の回路とを備えることを特徴とする表示装置。  A display device comprising: a tenth circuit for switching between the high-potential gate-off voltage and the low-potential gate-off voltage and outputting either of them.

前記電源回路は、  The power supply circuit is
前記第４の回路からの前記階調基準電圧を増幅するための回路と、  A circuit for amplifying the gradation reference voltage from the fourth circuit;
前記第５の回路からの前記高電位のコモン電圧を増幅するための回路と、  A circuit for amplifying the high-potential common voltage from the fifth circuit;
前記第６の回路からの前記低電位のコモン電圧を増幅するための回路と、  A circuit for amplifying the low-potential common voltage from the sixth circuit;
前記第７の回路からの前記高電位のゲートオフ電圧を増幅するための回路と、  A circuit for amplifying the high-potential gate-off voltage from the seventh circuit;
前記第８の回路を生成するための回路からの前記低電位のゲートオフ電圧を増幅するための回路とを備えることを特徴とする請求項１に記載の表示装置。  The display device according to claim 1, further comprising: a circuit for amplifying the low-potential gate-off voltage from a circuit for generating the eighth circuit.

前記第２の回路は、前記基準電圧を昇圧して前記電源電圧を生成し、 The second circuit boosts the reference voltage to generate the power supply voltage,
前記第３の回路は、前記電源電圧を昇圧して前記ゲートオン電圧を生成することを特徴とする請求項１又は２に記載の表示装置。 The display device according to claim 1, wherein the third circuit boosts the power supply voltage to generate the gate-on voltage.

前記第５の回路は、前記階調基準電圧を基準として外部のプロセッサからの第１の設定値に従って前記高電位のコモン電圧を生成し、 The fifth circuit generates the high-potential common voltage according to a first set value from an external processor with reference to the gradation reference voltage,
前記第８の回路は、前記基準電圧を基準として前記外部のプロセッサからの第２の設定値に従って前記低電位のゲートオフ電圧を生成することを特徴とする請求項１から３の何れかに記載の表示装置。 4. The eighth circuit according to claim 1, wherein the eighth circuit generates the low-potential gate-off voltage in accordance with a second set value from the external processor with the reference voltage as a reference. Display device.

前記電源回路は、前記外部のプロセッサから前記第１の設定値および前記第２の設定値を設定・保持するための回路を備えることを特徴とする請求項４に記載の表示装置。 The display device according to claim 4, wherein the power supply circuit includes a circuit for setting and holding the first set value and the second set value from the external processor.

前記駆動回路は、前記第１の設定値および前記第２の設定値を前記外部のプロセッサから受信するための回路を備え、 The drive circuit includes a circuit for receiving the first set value and the second set value from the external processor;
前記駆動回路は、前記第１の設定値および前記第２の設定値を前記電源回路へ出力することを特徴とする請求項５に記載の表示装置。 The display device according to claim 5, wherein the drive circuit outputs the first set value and the second set value to the power supply circuit.

前記駆動回路は、前記外部のプロセッサからの命令に従って、前記第１の設定値および前記第２の設定値を前記電源回路へ出力することを特徴とする請求項６に記載の表示装置。 The display device according to claim 6, wherein the drive circuit outputs the first set value and the second set value to the power supply circuit in accordance with an instruction from the external processor.

前記第１０の回路は、前記第７の回路で前記低電位のコモン電圧が選択される場合に、 In the tenth circuit, when the low potential common voltage is selected in the seventh circuit,
前記低電位のゲートオフ電圧を選択することを特徴とする請求項１から７の何れかに記載の表示装置。The display device according to claim 1, wherein the low-potential gate-off voltage is selected.

前記駆動回路は、交流化信号を前記電源回路へ出力し、   The drive circuit outputs an alternating signal to the power supply circuit,
前記第７の回路は、前記交流化信号に従って、前記高電位のコモン電圧と前記低電位のコモン電圧とを切り替え、  The seventh circuit switches between the high potential common voltage and the low potential common voltage according to the alternating signal,
前記第１０の回路は、前記交流化信号に従って、前記高電位のゲートオフ電圧と前記低電位のゲートオフ電圧を切り替えることを特徴とする請求項８に記載の表示装置。  9. The display device according to claim 8, wherein the tenth circuit switches between the high potential gate-off voltage and the low potential gate-off voltage in accordance with the alternating signal.

前記第７の回路は、前記表示パネル内の駆動電圧が正極性である場合に、前記低電位のコモン電圧を選択し、 The seventh circuit selects the low-potential common voltage when the driving voltage in the display panel is positive.
前記第１０の回路は、前記表示パネル内の駆動電圧が正極性である場合に、前記低電位のゲートオフ電圧を選択することを特徴とする請求項８又は９に記載の表示装置。 10. The display device according to claim 8, wherein the tenth circuit selects the low-potential gate-off voltage when a drive voltage in the display panel is positive.

前記高電位のコモン電圧と前記低電位のコモン電圧の電位差は、外部のプロセッサからの第３の設定値に従って変更可能であることを特徴とする請求項１から１０の何れかに記載の表示装置。 11. The display device according to claim 1, wherein a potential difference between the high potential common voltage and the low potential common voltage can be changed according to a third set value from an external processor. .

前記コモン電圧と前記ゲートオフ電圧とは、同位相で同振幅であることを特徴とする請求項１から１１の何れかに記載の表示装置。 The display device according to claim 1, wherein the common voltage and the gate-off voltage have the same phase and the same amplitude.