JP3948224B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP3948224B2 JP3948224B2 JP2001171888A JP2001171888A JP3948224B2 JP 3948224 B2 JP3948224 B2 JP 3948224B2 JP 2001171888 A JP2001171888 A JP 2001171888A JP 2001171888 A JP2001171888 A JP 2001171888A JP 3948224 B2 JP3948224 B2 JP 3948224B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- potential
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、液晶表示装置の電源を制御するための電源装置及びその電源装置を備えた液晶表示装置に係わり、特にTFT(Thin Film Transistor)方式の液晶表示装置の電源制御装置及びその電源装置を備えた液晶表示装置に関する。
【0002】
【従来の技術】
従来の液晶表示装置の電源回路としては、例えば、特開平10−301087号公報「液晶表示装置」に開示される電源回路がある。図13を用いて説明する。
【0003】
一般的に知られるように、液晶パネルにおいては、液晶層の劣化を防止するため、コモン電極(対向電極)に対する画素電極への書き込み電圧の極性を反転する交流駆動が必要であり、TFT液晶パネルの駆動方式の1つとして、コモン反転駆動方式がある。コモン反転駆動方式を簡単に説明すれば、TFT液晶パネルのコモン電極を一定時間毎に低電位と高電位に切り替えてドレイン電圧を画素電極に書き込む駆動方式である。
【0004】
また、TFT液晶の画素構造として、保持容量を画素電極と1ライン前のゲート線に接続する構造がある。コモン反転駆動方式を適用した場合、この画素構造においては、コモン電圧と同振幅かつ同位相となるようにゲート線のオフ電圧を交流し、液晶容量の両端の電位差を一定に保つ駆動方法が、保持容量及び液晶容量の充放電電流を抑える効果があるため、一般的に使われている。
【0005】
図13は従来の電源回路であり、前記コモン電圧及びゲート線のオフ電圧を生成する。図13において、OPはオペアンプ、TR1はNPN型トランジスタ及びTR2はPNP型トランジスタ、ZDはツェナーダイオード、R1から4は抵抗、C1はコンデンサである。
【0006】
本回路では交流化信号Mを入力し、OPで反転増幅して、TR1及びTR2で構成されるバッファで電流増幅してコモン電圧Vcomを生成している。また、ZDにより負電圧VEE側にコモン電圧Vcomから電圧をシフトしてゲートオフ電圧Vgoffを生成している。
【0007】
【発明が解決しようとする課題】
TFT液晶パネルは従来のノート型パソコンなどに用いられる大型TFT液晶パネルに加えて、特に低消費電力が要求される小型の携帯情報機器にも適用されている。
【0008】
しかし、従来の電源回路はコモン電圧VcomからZDを介して定常的に電流が流れ、消費電力が高かった。また、適用するTFT液晶パネルに応じてVcom及びVgoffの振幅や電圧レベルを変更するためには各抵抗値を変更したり、ZDなどの部品を置き換えたりする必要があった。さらに、部品点数が多く、コスト的に不利であった。
【0009】
本発明の目的は、液晶表示装置の消費電力を低減することが可能な電源装置及びその液晶表示装置を提供するである。
【0010】
又は、本発明の目的は、ユーザの利便性を向上することが可能な。電源装置及びその液晶表示装置を提供することである。
【0011】
【課題を解決するための手段】
本発明は、液晶表示装置の共通電極の駆動電圧と走査線の非走査期間電圧との振幅及び電圧レベルを設定する設定値保持回路と、設定値に従って前記共通電極の駆動電圧と前記走査線の非走査期間電圧との振幅基準電圧を生成する振幅基準電圧生成回路と、前記振幅基準電圧と設定値から決まる振幅及び電圧レベルで前記共通電極を交流駆動する共通電極駆動回路と、前記振幅基準電圧と設定値から決まる振幅及び電圧レベルで前記共通電極の駆動電圧と同位相かつ同振幅の前記走査線の非走査期間電圧を生成する非走査期間電圧生成回路とを具備する。好ましくは、前記共通電極駆動回路は、設定値に従って一方の電位を生成し、一方の電位から振幅基準電圧に従って他方の電位を生成し、両電位を切り替えて共通電極の駆動電圧を生成する、好ましくは、前記非走査期間電圧生成回路は、設定値に従って一方の電位を生成し、一方の電位から振幅基準電圧に従って他方の電位を生成し、両電位を切り替えて前記走査線の非走査期間電圧を生成する、好ましくは、前記共通電極の駆動電圧の低電位側電圧は負電位あるいは接地(グランド)あるいは正電位のうちのいずれにも設定可能である。
【0012】
又は、本発明は、液晶表示装置の共通電極の駆動電圧と走査線の非走査期間電圧との電圧レベルを設定する設定値保持回路と、一方の電位を固定し他方の電位を設定値に従って生成して前記共通電極を交流駆動する共通電極駆動回路と、一方の電位を設定値に従って生成して他方の電位を共通電極の駆動電圧の電位差から生成して前記共通電極の駆動電圧と同位相かつ同振幅の前記走査線の非走査期間電圧を生成する非走査期間電圧生成回路と、を具備する。好ましくは、前記共通電極の駆動電圧の固定する一方の電位は接地(グランド)である、
又は、本発明は、データ線とスイッチング素子を介して接続された画素電極と画素電極との間に液晶を挟持する共通電極とを有する画素部を複数のデータ線および複数の走査線の交点位置にマトリックス状に配列された液晶パネルと、各種設定値を設定する中央処理装置と、前記中央処理装置からの設定値を一時保持する液晶駆動回路と、前記液晶駆動回路からの設定値及び制御信号に従って液晶パネルの走査線を駆動する走査回路と、基準電源を昇圧して前記液晶駆動回路の電源及び前記走査回路の電源及び液晶パネルの共通電極の駆動電圧を前記液晶駆動回路からの設定値に従って生成する電源回路とを具備する。
【0013】
【発明の実施の形態】
(第1の実施の形態)
以下、図1から図3を用いて、本発明の一実施形態による電源回路の構成および動作について説明する。最初に、図1を用いて、本実施形態による電源回路の全体構成について説明する。
【0014】
本実施形態による電源回路は、設定値を保持する設定レジスタ100と、基準電圧Vregから設定値に従って電圧Vampを生成する振幅基準発生回路101と、基準電圧Vregから設定値に従って電圧VcomHを生成するVcomH基準発生回路102と、前記VcomHと前記Vampから電圧VcomLを生成するVcomL生成回路103と、基準電圧Vregから設定値に従って電圧VgoffLを生成するVgoffL基準発生回路104と、前記VgoffLと前記Vampから電圧VgoffHを生成するVgoffH生成回路105と、VcomH及びVcomL及びVgoffH及びVgoffLを受けて電流増幅するバッファ106から109と、交流化信号Mに従ってVcomH及びVcomLを切り替えてコモン電圧Vcomを生成する電圧セレクタ110と、交流化信号Mに従ってVgoffH及びVgoffLを切り替えてゲートオフ電圧Vgoffを生成する電圧セレクタ111と、から構成される。
【0015】
次に本実施形態による電源回路の動作について説明する。まず、設定レジスタ102には振幅基準発生回路101と、VcomH基準発生回路102と、VgoffL基準発生回路104の各回路が生成する電圧を決定するための設定値が保持されている。各設定値を変更すると、変更された設定値に従って各回路の生成する電圧が変化する。振幅基準発生回路101は、基準電圧Vregを基準として設定値に従って、VcomL生成回路103及びVgoffH生成回路105の基準電圧である電圧Vampを生成して、コモン電圧Vcom及びゲートオフ電圧Vgoffの電圧振幅を決定する。VcomH基準発生回路102は、基準電圧Vregを基準として設定値に従って、コモン電圧Vcomの高電位側電圧となる電圧VcomHを生成する。VcomL生成回路103は、VcomHを基準としてVampに従って、コモン電圧Vcomの低電位側電圧となる電圧VcomLを生成する。VcomH及びVcomLはバッファ106及びバッファ107により、TFT液晶パネルのコモン電極を駆動するのに十分な電流を供給するように、電流増幅される。バッファ106とバッファ107により増幅されたVcomHとVcomLは電圧セレクタ110に入力され、交流化信号Mにより切り替えて一方をコモン電圧Vcomとして出力する。例えば交流化信号Mがローレベルのとき液晶パネルの駆動電圧が正極性とすると、電圧セレクタ110はVcomLを選択して出力する。VgoffL基準発生回路104は、基準電圧Vregを基準として設定値に従って、ゲートオフ電圧Vgoffの低電位側電圧となる電圧VgoffLを生成する。VgoffH生成回路105は、VgoffLを基準としてVampに従って、ゲートオフ電圧Vgoffの高電位側電圧となる電圧VgoffHを生成する。なお、電圧VgoffHはVgoffLとの電位差がコモン電圧Vcomの振幅と同じになるようにする。VgoffH及びVgoffLはバッファ108及びバッファ109により、TFT液晶パネルのゲート電極のオフ期間を駆動するのに十分な電流を供給するように、電流増幅される。バッファ108とバッファ109により増幅されたVgoffHとVgoffLは電圧セレクタ111に入力され、交流化信号Mにより切り替えて一方をゲートオフ電圧Vgoffとして出力する。例えば交流化信号Mがローレベルのとき液晶パネルの駆動電圧が正極性とすると、電圧セレクタ111はVgoffLを選択して出力する。従ってコモン電圧Vcomと、ゲートオフ電圧Vgoffは同位相かつ同振幅の電圧波形となる。
【0016】
次に図2を用いて本実施形態による電源回路のコモン電圧Vcomを生成する回路について具体例を挙げて詳細に説明する。図2において、振幅基準電圧発生回路101は、オペアンプOP1と、可変抵抗R1aと、抵抗R1bと、から構成される。VcomH基準発生回路102は、オペアンプOP2と、可変抵抗R2aと、抵抗R2bと、から構成される。VcomL生成回路103は、オペアンプOP3と、抵抗R3aからR3dと、から構成される。バッファ106はオペアンプOP6から構成される。バッファ107はオペアンプOP7から構成される。なお、VcomHは通常正の電源電圧DDVDH付近の電圧値に設定されるため、OP2とOP6の正の電源はDDVDH、負の電源はグランドGNDとする。また、VcomLは通常GND付近の電圧値に設定されるため、OP3とOP7の正の電源はDDVDH、負の電源は負の電源電圧VCLとする。また電圧振幅に係わる電圧Vampを生成するOP1の正の電源はDDVDH、負の電源はグランドGNDとする。
【0017】
振幅基準電圧発生回路101では、基準電圧Vregから可変抵抗R1a及び抵抗R1bで分圧して得られる電圧をボルテージフォロアを成すオペアンプOP1でバッファして電圧Vampを生成する。可変抵抗R1aは抵抗とMOSスイッチから構成されるいわゆる電子式のボリューム抵抗で、設定レジスタ100の設定値により抵抗値が変更可能である。また、VcomH基準電圧発生回路102では、基準電圧Vregから可変抵抗R2a及び抵抗R2bで分圧して得られる電圧をボルテージフォロアを成すオペアンプOP2でバッファして電圧VcomHを生成する。可変抵抗R2aは可変抵抗R1aと同様に、設定レジスタ100の設定値により抵抗値が変更可能である。VcomL生成回路103は差動増幅回路を成し、VcomHとVampからVcomLを生成する。VcomLの電圧は次式により表される。
【0018】
VcomL = A・VcomH−B・Vamp …(1)
(但し、A={(R3c+R3d)・R3b}/{(R3a+R3b)・R3d}、B=R3c/R3d、とする。)
バッファ106では、ボルテージフォロアを成すオペアンプOP6でVcomHをバッファする。また、バッファ107では、ボルテージフォロアを成すオペアンプOP7でVcomLをバッファする。以上のように、VcomHとVampからVcomLを生成することが可能であり、VcomHとVampを設定値により調節してVcomの振幅及び電圧レベルを容易に調節可能である。
【0019】
ここで、コモン電圧Vcomの振幅を、VcomHの設定によらずVampの設定だけで生成するための条件を示すと、R3a=R3c、R3b=R3d、であり、これを式(1)に代入して次式を得る。
【0020】
VcomH−VcomL = (R3a/R3b)・Vamp …(2)
すなわちコモン電圧Vcomの振幅はVampに比例した電圧となる。
【0021】
ここでVcomLの電圧値について説明する。VcomLは(R3a/R3b)とVampの積で決まり、GND付近の値を取る。OP3とOP7の正の電源はDDVDH、負の電源は負の電源電圧VCLであるため、VcomLは、負の電圧、GND、正の電圧のいずれかにすることが可能であり、種々の液晶パネルに対応することが可能である。
【0022】
次に図3を用いて本実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路について具体例を挙げて詳細に説明する。図3において、VgoffL基準発生回路104は、オペアンプOP4と、可変抵抗R4aと、抵抗R4bと、から構成される。VgoffH生成回路105は、オペアンプOP5と、抵抗R5aからR5dと、から構成される。バッファ108はオペアンプOP8から構成される。バッファ109はオペアンプOP9から構成される。なお、VgoffH及びVgoffLはグランドGNDから負の電源電圧VGLの範囲にあるものとする。
【0023】
VgoffL基準電圧発生回路104では、VgoffLと正の電源電圧DDVDHから可変抵抗R4a及び抵抗R4bで分圧して得られる電圧が基準電圧Vregに等しくなるようにオペアンプOP4がVgoffLを生成する。可変抵抗R4aは可変抵抗R1aと同様に、設定レジスタ100の設定値により抵抗値が変更可能である。VgoffH生成回路105は差動増幅回路を成し、VgoffLとVampからVgoffHを生成する。VgoffHの電圧は次式により表される。
【0024】
VgoffH = C・VgoffL+D・Vamp …(3)
(但し、C={(R4c+R4d)・R4a}/{(R4a+R4b)・R4c}、D=R4b/R4c、とする。)
バッファ108では、ボルテージフォロアを成すオペアンプOP8でVgoffHをバッファする。また、バッファ109では、ボルテージフォロアを成すオペアンプOP9でVgoffLをバッファする。以上のように、VgoffLとVampからVgoffHを生成することが可能であり、VgoffLとVampを設定値により調節してVgoffの振幅及び電圧レベルを容易に調節可能である。
【0025】
ここで、ゲートオフ電圧Vgoffの振幅を、VgoffLの設定によらずVampの設定だけで生成するための条件を示すと、R4a=R4c、R4b=R4d、であり、これを式(3)に代入して次式を得る。
【0026】
VgoffH−VgoffL = (R4b/R4a)・Vamp …(4)
すなわちゲートオフ電圧Vgoffの振幅はVampに比例した電圧となる。
【0027】
さらにまた、コモン電圧Vcomの振幅と、ゲートオフ電圧Vgoffの振幅とが、等しくなる条件を示すと、(R3a/R3b)=(R4b/R4a)である。
【0028】
従って以上に示した条件を全て満たすように抵抗の比を選ぶことによって、VcomHの電圧と、VgoffLの電圧と、を設定してコモン電圧Vcom及びゲートオフ電圧Vgoffの基準電位を決めて、さらにVampの電圧を設定することで、同位相かつ同振幅のコモン電圧Vcomと、ゲートオフ電圧Vgoffを生成することが可能である。
【0029】
以上説明したように、振幅基準発生回路及びVcomH基準発生回路及びVgoffL基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。
【0030】
さらに、本実施の形態による電源回路は、抵抗やオペアンプなどで実現可能であるため、ICに集積可能であり、部品点数を減らすことが出来る。
【0031】
さらに、抵抗比で各電圧レベル及び振幅を決定するため、抵抗値を高くすれば定常的な電流を抑え、低消費電力化が可能である。
【0032】
以上、第1の実施の形態による電源回路について説明を行ったが、第2の実施の形態による電源回路は、より回路規模を縮小し、消費電力を削減する方法を示す。
(第2の実施の形態)
以下、本発明の第2の実施形態による電源回路を、図4及び図5を用いて説明する。本実施形態は、VcomLを固定したことに特徴を有しており、第1の実施の形態による電源回路のコモン電圧Vcom及びゲートオフ電圧Vgoffの振幅の決定方法が異なるものである。
【0033】
図4において、VcomLはGND固定とし、VcomHは第1の実施の形態による電源回路と同様に、VcomH基準発生回路102から生成する。また、VgoffLは第1の実施の形態による電源回路と同様に、VgoffL基準発生回路105から生成する。VgoffHはVcomHとVgoffLをVgoffH生成回路に入力して生成する。すなわち第1の実施の形態による電源回路でVgoffH生成回路に入力していたVampの代わりにVcomHを入力する。各回路の具体的な内部構成は第1の実施の形態による電源回路と同じである。従って、VgoffHは次式で示される。
【0034】
VgoffH = C・VgoffL+D・VcomH …(5)
(但し、C={(R4c+R4d)・R4a}/{(R4a+R4b)・R4c}、D=R4b/R4c、とする。)
ここで、ゲートオフ電圧Vgoffの振幅を、VgoffLの設定によらずVcomHの設定だけで生成するための条件を示すと、R4a=R4c=R4b=R4d、であり、これを式(5)に代入して次式を得る。
【0035】
VgoffH−VgoffL = VcomH …(6)
従ってVcomLをGNDに固定したとき、VgoffH生成回路の抵抗値を全て等しくすることで、VcomHの電圧と、VgoffLの電圧と、を設定して、同位相かつ同振幅のコモン電圧Vcomと、ゲートオフ電圧Vgoffを生成することが可能である。
【0036】
さらに、本実施の形態による電源回路は、第1の実施の形態による電源回路と比較して回路規模を縮小し、消費電力を削減することが出来る。
【0037】
次に、図5を用いて、第1の実施の形態による電源回路と、図4に示した電源回路と、を切り替えて使用できる電源回路について説明する。図5において、本実施形態による電源回路は、VampとVcomHとを切り替え信号MODEによって切り替えてVgoffに与える電圧セレクタ201と、バッファ107で増幅したVcomLとGNDを切り替え信号MODEによって切り替えて電圧セレクタ110に与える電圧セレクタ202を備えている。なお、VgoffH生成回路の抵抗値を全て等しくする。すなわちR4a=R4c=R4b=R4dとなる。また、VcomLをGND固定にしたとき、振幅基準発生回路101と、VcomL生成回路103と、バッファ107はそれぞれの電源を切ることで消費電力を削減することが出来る。
【0038】
以上説明したように、VcomLをGNDに固定した場合、低消費電力であり、かつ振幅基準発生回路及びVcomH基準発生回路及びVgoffL基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。
【0039】
以上、第2の実施の形態による電源回路について説明を行ったが、第3の実施の形態による電源回路では、基準電圧を変えても同様に同位相かつ同振幅の容易に切り替える方法について述べる。
(第3の実施の形態)
以下、本発明の第3の実施形態による電源回路を、図6から図8を用いて説明する。最初に、図6を用いて、本実施形態による電源回路の全体構成について説明する。
【0040】
本実施形態による電源回路は、設定値を保持する設定レジスタ100と、基準電圧Vregから設定値に従って電圧Vampを生成する振幅基準発生回路101と、基準電圧Vregから設定値に従って電圧VcomLを生成するVcomL基準発生回路301と、前記VcomLと前記Vampから電圧VcomHを生成するVcomH生成回路302と、基準電圧Vregから設定値に従って電圧VgoffHを生成するVgoffH基準発生回路303と、前記VgoffHと前記Vampから電圧VgoffLを生成するVgoffL生成回路304と、VcomH及びVcomL及びVgoffH及びVgoffLを受けて電流増幅するバッファ106から109と、交流化信号Mに従ってVcomH及びVcomLを切り替えてコモン電圧Vcomを生成する電圧セレクタ110と、交流化信号Mに従ってVgoffH及びVgoffLを切り替えてゲートオフ電圧Vgoffを生成する電圧セレクタ111と、から構成される。
【0041】
次に本実施形態による電源回路の動作について説明する。振幅基準発生回路101は、基準電圧Vregを基準として設定値に従って、VcomH生成回路302及びVgoffL生成回路304の基準電圧である電圧Vampを生成して、コモン電圧Vcom及びゲートオフ電圧Vgoffの電圧振幅を決定する。VcomL基準発生回路301は、基準電圧Vregを基準として設定値に従って、コモン電圧Vcomの低電位側電圧となる電圧VcomLを生成する。VcomH生成回路302は、VcomLを基準としてVampに従って、コモン電圧Vcomの高電位側電圧となる電圧VcomHを生成する。バッファ106及びバッファ107及び電圧セレクタ110は第1の実施形態による電源回路と動作は同じである。VgoffH基準発生回路303は、基準電圧Vregを基準として設定値に従って、ゲートオフ電圧Vgoffの高電位側電圧となる電圧VgoffHを生成する。VgoffL生成回路304は、VgoffHを基準としてVampに従って、ゲートオフ電圧Vgoffの低電位側電圧となる電圧VgoffLを生成する。なお、電圧VgoffLはVgoffHとの電位差がコモン電圧Vcomの振幅と同じになるようにする。バッファ108及びバッファ109及び電圧セレクタ111は第1の実施形態による電源回路と動作は同じである。
【0042】
次に図7を用いて本実施形態による電源回路のコモン電圧Vcomを生成する回路について具体例を挙げて詳細に説明する。図7において、振幅基準電圧発生回路101は、第1の実施形態による電源回路のそれと同じ構成である。VcomL基準発生回路301は、VcomH基準発生回路102と同じ構成であり、VcomHの代わりにVcomLを生成することが異なる。VcomH生成回路302は、オペアンプOP10と、抵抗R6aからR6dと、から構成される。なお、VcomHは通常正の電源電圧DDVDH付近の電圧値に設定されるため、OP2とOP6の正の電源はDDVDH、負の電源はグランドGNDとする。また、VcomLは通常GND付近の電圧値に設定されるため、OP3とOP7の正の電源はDDVDH、負の電源は負の電源電圧VCLとする。また電圧振幅に係わる電圧Vampを生成するOP1の正の電源はDDVDH、負の電源はグランドGNDとする。
【0043】
VcomH生成回路302は差動増幅回路を成し、VcomLとVampからVcomHを生成する。VcomHの電圧は次式により表される。
【0044】
VcomH = E・VcomL+F・Vamp …(7)
(但し、E={(R6c+R6d)・R6a}/{(R6a+R6b)・R6c}、F=R6b/R6c、とする。)
以上のように、VcomLとVampからVcomHを生成することが可能であり、VcomLとVampを設定値により調節してVcomの振幅及び電圧レベルを容易に調節可能である。
【0045】
ここで、コモン電圧Vcomの振幅を、VcomLの設定によらずVampの設定だけで生成するための条件を示すと、R6a=R6c、R6b=R6d、であり、これを式(7)に代入して次式を得る。
【0046】
VcomH−VcomL = (R6b/R6a)・Vamp …(8)
すなわちコモン電圧Vcomの振幅はVampに比例した電圧となる。
【0047】
次に図8を用いて本実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路について具体例を挙げて詳細に説明する。図8において、VgoffH基準発生回路303は、VgoffL基準発生回路104と同じ構成であり、VgoffLの代わりにVgoffHを生成することが異なる。VgoffL生成回路304は、オペアンプOP7と、抵抗R7aからR7dと、から構成される。なお、VgoffH及びVgoffLはグランドGNDから負の電源電圧VGLの範囲にあるものとする。
【0048】
VgoffL生成回路604は差動増幅回路を成し、VgoffHとVampからVgoffLを生成する。VgoffLの電圧は次式により表される。
【0049】
VgoffL = G・VgoffH−H・Vamp …(9)
(但し、G={(R7c+R7d)・R7a}/{(R7a+R7b)・R7c}、H=R7d/R7c、とする。)
以上のように、VgoffHとVampからVgoffLを生成することが可能であり、VgoffHとVampを設定値により調節してVgoffの振幅及び電圧レベルを容易に調節可能である。
【0050】
ここで、ゲートオフ電圧Vgoffの振幅を、VgoffHの設定によらずVampの設定だけで生成するための条件を示すと、R7a=R7c、R7b=R7d、であり、これを式(9)に代入して次式を得る。
【0051】
VgoffH−VgoffL = (R7b/R7a)・Vamp …(10)
すなわちゲートオフ電圧Vgoffの振幅はVampに比例した電圧となる。
【0052】
さらにまた、コモン電圧Vcomの振幅と、ゲートオフ電圧Vgoffの振幅とが、等しくなる条件を示すと、(R6b/R6a)=(R7b/R7a)である。
【0053】
従って以上に示した条件を全て満たすように抵抗の比を選ぶことによって、VcomLの電圧と、VgoffHの電圧と、を設定してコモン電圧Vcom及びゲートオフ電圧Vgoffの基準電位を決めて、さらにVampの電圧を設定することで、同位相かつ同振幅のコモン電圧Vcomと、ゲートオフ電圧Vgoffを生成することが可能である。
【0054】
以上説明したように、VcomLを基準としてVcomHを生成して、VgoffHを基準としてVgoffLを生成しても、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。
【0055】
以上、第3の実施の形態による電源回路について説明を行ったが、第4の実施の形態による電源回路では、より少ないオペアンプで同位相かつ同振幅の2つの電圧を容易に生成する方法を示す。
(第4の実施の形態)
以下、本発明の第4の実施形態による電源回路を、図9を用いて説明する。
【0056】
本実施形態による電源回路は、第1の実施形態による電源回路のVgoffH生成する回路が異なるだけである。図9に示すように、第1の実施形態による電源回路のVgoffH生成回路105とバッファ108の代わりに、コンデンサ901と、バッファ106で増幅されたVcomHと電圧セレクタに接続するVgoffHとを交流化信号Mにより切り替えてコンデンサ901の+電極と接続する電圧セレクタ902と、バッファ107で増幅されたVcomLとバッファ109で増幅されたVgoffLとを交流化信号Mにより切り替えてコンデンサ901の−電極と接続する電圧セレクタ903と、から構成される。
【0057】
次に本実施形態による電源回路の動作について説明する。ここで、交流化信号Mがローレベルのとき液晶パネルの駆動電圧を正極性とし、電圧セレクタ110及び111はそれぞれVcomL及びVgoffLを選択して出力することにする。このとき、電圧セレクタ902はコンデンサ902の+電極とVcomHを接続し、電圧セレクタ903はコンデンサ902の−電極とVcomLとを接続し、コンデンサ901を充電する。十分に充電されるとコンデンサ901の両端の電位差はコモン電圧Vcomの振幅と等しくなる。また、このとき、VgoffHは電圧セレクタ902で切り離されているが、電圧セレクタ111がVgoffLを選択して出力しているため、問題ない。次に、交流化信号Mがハイレベルとなり負極性になると、電圧セレクタ110及び111はそれぞれVcomH及びVgoffHを選択して出力する。このとき、電圧セレクタ902はコンデンサ902の+電極とVgoffHを接続し、電圧セレクタ903はコンデンサ902の−電極とVgoffLとを接続する。従って、VgoffHの電圧はVgoffLからコモン電圧Vcomの振幅の分高い電位となり、ゲートオフ電圧Vgoffはコモン電圧Vcomと同振幅かつ同位相の電圧を出力することが可能である。
【0058】
以上説明したように、コンデンサを用いて、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来る。コンデンサ901はICの外付け部品と成り得るが、ゲート線の負荷容量が小さければコンデンサ901の容量値も小さくすることが可能であり、ICにも集積可能である。
(第5の実施の形態)
以下、本発明の第5の実施形態による、電源回路を含む液晶表示装置を、図10から図12を用いて説明する。
【0059】
図10に本実施形態による電源回路を含む液晶表示装置の概要構成を示す。図10において、液晶表示装置は、マイクロプロセッサ(以下、MPU)10と、電源回路20と、液晶駆動回路30と、走査回路40と、液晶パネル50と、から構成される。さらに、液晶駆動回路30は、MPU10からの設定データを受け取るインタフェース部31と、設定データを保持するレジスタ部32を備える。また、電源回路100は、第1から第4の実施形態による電源回路である。
【0060】
次に本実施形態による電源回路を含む液晶表示装置の動作について説明する。まず、電源投入後、MPU10は、各回路の動作を設定する命令を、液晶駆動回路30に出力する。インタフェース部31で命令を受け取った液晶駆動回路30は、レジスタ部32に保持する。レジスタ部32に保持した設定値のうち、電源回路20と走査回路40の設定値に関しては、MPU10からの送信命令で、各々に設定値を出力する。
【0061】
ここで、図11を用いて、電源回路20の設定値を液晶駆動回路30から送信する方法について詳細に説明する。まず、MPU10から書き込むデータのインデックスが送られ、次にデータが送られ、インデックス毎にレジスタ部32に書き込まれる。送られたデータのうち、電源回路20の設定値がインデックス01hのビット1から0、インデックス02hのビット3から2、インデックス03hのビット2から0、とすると、MPU10からの送信命令が送られてきた時点で、前記ビットを纏めて電源回路20に対して送信する。走査回路40に対しても同様に設定値を送信することが出来る。従って、MPU10とのインタフェース部を液晶駆動回路30に集約して、電源回路20および走査回路40の回路規模を削減することが出来る。
【0062】
図10に示すように、液晶駆動回路30から送信される設定値は、特に電源回路20では、設定レジスタ100に設定値が保持される。このようにMPU10が各回路の設定値を出力して必要なデータだけを液晶駆動回路30から電源回路20及び走査回路40に出力して各回路の動作を決める。
【0063】
また、液晶駆動回路30は、制御信号出力し、コントローラの役目を担う。電源回路20に対しては、昇圧用のクロックDCCLKと、交流化信号Mと、を生成して出力する。電源回路20は液晶駆動回路30からの設定値を設定レジスタ100に取り込み、電源回路20内部の各電圧を設定する。走査回路40も同様に設定値を受け取り、走査回路40内部の設定を行う。電源回路20では設定レジスタの設定値に従って、基準電源Vciから昇圧用のクロックDCCLKをもとに昇圧して各電圧を生成し、液晶駆動回路30に対しては、階調電圧用電源DDVDHと、階調基準電圧VDHを出力する。さらに、走査回路40に対しては、正の高電圧電源VGH(ゲートオン電圧Vgonとなる)と、負の高電圧電源VGLを出力し、ゲートオフ電圧Vgoffを出力する。さらに、液晶パネル50に対しては、液晶パネル50のコモン電極にコモン電圧Vcomを出力する。
【0064】
次に、前記電源が安定になったところで、MPU10は表示データを液晶駆動回路30に出力し、液晶駆動回路30は、階調電圧用電源DDVDHを電源とする階調電圧生成部(図示せず)において、階調基準電圧VDHから各階調の電圧レベルを生成し、表示データに従って階調電圧に変換し、液晶パネル50のデータ線に出力する。
【0065】
また、走査回路40は、正高電圧電源VGHと負高電圧電源VGLを電源とし、液晶駆動回路30からのラインクロックCL1に従って、非走査期間はゲートオフ電圧Vgoffを出力し、走査期間は正高電圧電源VGHを走査電圧として、液晶パネル50のゲート線の走査を行う。従って、液晶パネル50に表示がなされる。
【0066】
次に、図12を用いて、電源回路20の内部構成について詳細に説明する。図12において、電源回路20は、100から111の第1の実施の形態による電源回路の各要素と、加えて、電圧調整回路1100と、レギュレータ1101と、昇圧回路1102から1105と、VDH基準発生回路1106と、バッファ1107と、昇圧用のコンデンサC11、C12、C21、C22、C23、C31、C32、とから構成される。なお、各電圧出力には安定化のためのコンデンサCbを付加してある。
【0067】
次に各部の動作について説明する。まず、電圧調整回路1100は、基準電源Vciから基準電圧VregP及び基準電圧VregNを生成して出力する。基準電圧VregP及び基準電圧VregNは第1の実施の形態による電源回路の基準電圧Vregと同じ機能を果たす。レギュレータ1101は基準電源Vciを基準電圧VregPでレギュレートし、安定した電圧Vci1を供給する。昇圧回路1102はチャージポンプ回路であり、昇圧用コンデンサC11、C12を用いて、電圧Vci1を2倍あるいは3倍に昇圧して、電源電圧DDVDHとして出力する。また、昇圧回路1103はチャージポンプ回路であり、昇圧用コンデンサC21、C22、C23を用いて、電源電圧DDVDHを2倍あるいは3倍あるいは4倍に昇圧して、電源電圧VGHとして出力する。また、昇圧回路1104はチャージポンプ回路であり、昇圧用コンデンサC31を用いて、電圧VGHを−1倍して、電源電圧DDVDHとして出力する。また、昇圧回路1105はチャージポンプ回路であり、昇圧用コンデンサC41を用いて、基準電圧Vciを−1倍して、電源電圧VCLとして出力する。VDH基準発生回路1106は、基準電圧VregPから設定値に従って電圧増幅する。増幅した電圧はバッファ1107で電流増幅して、電圧VDHとして出力する。符号104から111は第1の実施の形態による電源回路と同一機能の回路であり、各回路の電源は、昇圧回路1102から1105で生成した電源電圧を用いる。従って安定した基準電圧Vci1から各電源電圧が生成され、コモン電圧Vcom及びゲートオフ電圧Vgoffが生成されて、液晶駆動回路30及び走査回路40及び液晶パネル50に供給され、表示がなされる。
【0068】
以上説明したように、振幅基準発生回路及びVcomH基準発生回路及びVgoffL基準発生回路の設定値により、同位相かつ同振幅のコモン電圧Vcom及びゲートオフ電圧Vgoffを容易に生成することが出来、またMPU10から設定データを更新すれば、簡単に電圧レベル及び振幅を変更することが出来る。
【0069】
本発明は以上に示した実施の形態に限定されるものではなく、その主旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、第1の実施の形態による電源回路の基準電圧Vregは振幅基準発生回路101及びVcomH基準発生回路102及びVgoffL基準発生回路105に共通の電圧としたが、これを別々の電圧レベルに変えても何ら問題ない。
【0070】
上記本発明の第1〜第5の実施の形態によれば、定常電流を抑えて低消費電力であり、かつVcom及びVgoffの振幅や電圧レベルを容易に変更可能にして使い勝手の良い、低コストな電源回路及びそれを用いた液晶駆動回路を実現できる。
【0071】
【発明の効果】
本発明によれば、液晶表示装置の定常電流を抑えることができ、これにより、消費電力を低減するという効果を奏する。
【0072】
又は、本発明によれば、コモン電圧Vcom及びゲートオフ電圧Vgoffの振幅や電圧レベルを容易に変更可能にすることにより、ユーザの利便性を向上するという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による電源回路の概略構成を示す図である。
【図2】本発明の第1の実施形態による電源回路のコモン電圧Vcomを生成する回路の詳細構成を示す図である。
【図3】本発明の第1の実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路の詳細構成を示す図である。
【図4】本発明の第2の実施形態による電源回路の概略構成を示す図である。
【図5】本発明の第2の実施形態による電源回路の概略構成を示す図である。
【図6】本発明の第3の実施形態による電源回路の概略構成を示す図である。
【図7】本発明の第3の実施形態による電源回路のコモン電圧Vcomを生成する回路の詳細構成を示す図である。
【図8】本発明の第3の実施形態による電源回路のゲートオフ電圧Vgoffを生成する回路の詳細構成を示す図である。
【図9】本発明の第4の実施形態による電源回路の概略構成を示す図である。
【図10】本発明の第5の実施形態による電源回路を含む液晶表示装置の概略構成を示す図である。
【図11】本発明の第5の実施形態による電源回路を含む液晶表示装置の設定データの送信方法を示す図である。
【図12】本発明の第5の実施形態による電源回路の内部の詳細構成を示す図である。
【図13】従来の電源回路の概略構成を示す図である。
【符号の説明】
100…設定レジスタ、101…振幅基準発生回路、102…VcomH基準発生回路、103…VcomL生成回路、104…VgoffL基準発生回路、105…VgoffH生成回路、106…バッファ、107…バッファ、108…バッファ、109…バッファ、110…電圧セレクタ、111…電圧セレクタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply device for controlling the power supply of a liquid crystal display device and a liquid crystal display device including the power supply device, and more particularly to a power supply control device for a TFT (Thin Film Transistor) liquid crystal display device and the power supply device thereof. The present invention relates to a liquid crystal display device provided.
[0002]
[Prior art]
As a power supply circuit of a conventional liquid crystal display device, for example, there is a power supply circuit disclosed in Japanese Patent Application Laid-Open No. 10-301087, “Liquid Crystal Display Device”. This will be described with reference to FIG.
[0003]
As is generally known, in a liquid crystal panel, in order to prevent deterioration of the liquid crystal layer, AC driving that reverses the polarity of the writing voltage to the pixel electrode with respect to the common electrode (counter electrode) is necessary. There is a common inversion driving method as one of the driving methods. The common inversion driving method will be briefly described. In this driving method, the common electrode of the TFT liquid crystal panel is switched between a low potential and a high potential at regular time intervals, and the drain voltage is written to the pixel electrode.
[0004]
As a pixel structure of the TFT liquid crystal, there is a structure in which a storage capacitor is connected to a pixel electrode and a gate line one line before. When the common inversion driving method is applied, in this pixel structure, a driving method for maintaining the potential difference between both ends of the liquid crystal capacitor constant by alternating the off-voltage of the gate line so as to have the same amplitude and phase as the common voltage, Since it has an effect of suppressing the charge / discharge current of the storage capacitor and the liquid crystal capacitor, it is generally used.
[0005]
FIG. 13 shows a conventional power supply circuit, which generates the common voltage and the off-voltage of the gate line. In FIG. 13, OP is an operational amplifier, TR1 is an NPN transistor, TR2 is a PNP transistor, ZD is a Zener diode, R1 to R4 are resistors, and C1 is a capacitor.
[0006]
In this circuit, an AC signal M is input, inverted and amplified by OP, and current is amplified by a buffer composed of TR1 and TR2 to generate a common voltage Vcom. Further, the gate-off voltage Vgoff is generated by shifting the voltage from the common voltage Vcom to the negative voltage VEE side by ZD.
[0007]
[Problems to be solved by the invention]
TFT liquid crystal panels are applied to small portable information devices that require particularly low power consumption, in addition to large TFT liquid crystal panels used in conventional notebook computers and the like.
[0008]
However, in the conventional power supply circuit, a constant current flows from the common voltage Vcom through the ZD, and the power consumption is high. Further, in order to change the amplitude and voltage level of Vcom and Vgoff according to the TFT liquid crystal panel to be applied, it is necessary to change each resistance value or to replace components such as ZD. Furthermore, the number of parts is large, which is disadvantageous in terms of cost.
[0009]
The objective of this invention is providing the power supply device which can reduce the power consumption of a liquid crystal display device, and its liquid crystal display device.
[0010]
Alternatively, an object of the present invention is to improve user convenience. To provide a power supply device and a liquid crystal display device thereof.
[0011]
[Means for Solving the Problems]
The present invention relates to a setting value holding circuit for setting the amplitude and voltage level between the driving voltage of the common electrode of the liquid crystal display device and the non-scanning period voltage of the scanning line, and the driving voltage of the common electrode and the scanning line according to the setting value. An amplitude reference voltage generation circuit that generates an amplitude reference voltage with a non-scan period voltage, a common electrode drive circuit that AC drives the common electrode with an amplitude and a voltage level determined from the amplitude reference voltage and a set value, and the amplitude reference voltage And a non-scan period voltage generation circuit that generates a non-scan period voltage of the scan line having the same phase and the same amplitude as the drive voltage of the common electrode at an amplitude and voltage level determined from the set value. Preferably, the common electrode driving circuit generates one potential according to a set value, generates the other potential according to the amplitude reference voltage from one potential, and generates a driving voltage for the common electrode by switching both potentials. The non-scan period voltage generation circuit generates one potential according to a set value, generates the other potential according to the amplitude reference voltage from one potential, and switches both potentials to generate the non-scan period voltage of the scan line. Preferably, the low potential side voltage of the drive voltage of the common electrode to be generated can be set to any of a negative potential, a ground (ground), or a positive potential.
[0012]
Alternatively, according to the present invention, a set value holding circuit that sets a voltage level between the driving voltage of the common electrode of the liquid crystal display device and the non-scan period voltage of the scanning line, and one potential is fixed and the other potential is generated according to the set value A common electrode driving circuit for AC driving the common electrode, and generating one potential according to a set value and generating the other potential from the potential difference of the driving voltage of the common electrode and having the same phase as the driving voltage of the common electrode and A non-scanning period voltage generation circuit for generating a non-scanning period voltage of the scanning line having the same amplitude. Preferably, the one potential fixed to the driving voltage of the common electrode is ground (ground).
Alternatively, according to the present invention, a pixel portion having a pixel electrode that is connected to the data line via a switching element and a common electrode that sandwiches liquid crystal between the pixel electrode is defined as an intersection position of the plurality of data lines and the plurality of scanning lines. Liquid crystal panels arranged in a matrix, a central processing unit for setting various setting values, a liquid crystal driving circuit for temporarily holding setting values from the central processing unit, and setting values and control signals from the liquid crystal driving circuit A scanning circuit for driving a scanning line of the liquid crystal panel, and a reference power source is boosted to increase the power source of the liquid crystal driving circuit, the power source of the scanning circuit, and the driving voltage of the common electrode of the liquid crystal panel according to the set value from the liquid crystal driving circuit And a power supply circuit to be generated.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, the configuration and operation of a power supply circuit according to an embodiment of the present invention will be described with reference to FIGS. First, the overall configuration of the power supply circuit according to the present embodiment will be described with reference to FIG.
[0014]
The power supply circuit according to the present embodiment includes a
[0015]
Next, the operation of the power supply circuit according to the present embodiment will be described. First, the
[0016]
Next, the circuit for generating the common voltage Vcom of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 2, the amplitude reference
[0017]
In the amplitude reference
[0018]
VcomL = A.VcomH-B.Vamp (1)
(However, A = {(R3c + R3d) · R3b} / {(R3a + R3b) · R3d}, B = R3c / R3d).
In the
[0019]
Here, R3a = R3c and R3b = R3d are shown as the conditions for generating the amplitude of the common voltage Vcom only by setting Vamp regardless of the setting of VcomH, and these are substituted into Expression (1). The following formula is obtained.
[0020]
VcomH−VcomL = (R3a / R3b) · Vamp (2)
That is, the amplitude of the common voltage Vcom is a voltage proportional to Vamp.
[0021]
Here, the voltage value of VcomL will be described. VcomL is determined by the product of (R3a / R3b) and Vamp, and takes a value near GND. Since the positive power supply of OP3 and OP7 is DDVDH and the negative power supply is the negative power supply voltage VCL, VcomL can be any of a negative voltage, GND, or a positive voltage. It is possible to correspond to.
[0022]
Next, the circuit for generating the gate-off voltage Vgoff of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 3, the VgoffL
[0023]
In the VgoffL reference
[0024]
VgoffH = C · VgoffL + D · Vamp (3)
(However, C = {(R4c + R4d) · R4a} / {(R4a + R4b) · R4c}, D = R4b / R4c).
In the
[0025]
Here, the conditions for generating the amplitude of the gate-off voltage Vgoff by only setting Vamp regardless of the setting of VgoffL are R4a = R4c and R4b = R4d, and these are substituted into Expression (3). The following formula is obtained.
[0026]
VgoffH−VgoffL = (R4b / R4a) · Vamp (4)
That is, the amplitude of the gate-off voltage Vgoff is a voltage proportional to Vamp.
[0027]
Furthermore, when the condition that the amplitude of the common voltage Vcom is equal to the amplitude of the gate-off voltage Vgoff is (R3a / R3b) = (R4b / R4a).
[0028]
Accordingly, by selecting the resistance ratio so as to satisfy all the above-described conditions, the VcomH voltage and the VgoffL voltage are set to determine the reference potentials for the common voltage Vcom and the gate-off voltage Vgoff. By setting the voltage, it is possible to generate the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage Vgoff.
[0029]
As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated by the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit.
[0030]
Furthermore, since the power supply circuit according to this embodiment can be realized by a resistor, an operational amplifier, or the like, it can be integrated in an IC and the number of components can be reduced.
[0031]
Furthermore, since each voltage level and amplitude are determined by the resistance ratio, if the resistance value is increased, a steady current can be suppressed and power consumption can be reduced.
[0032]
Although the power supply circuit according to the first embodiment has been described above, the power supply circuit according to the second embodiment shows a method of further reducing the circuit scale and reducing power consumption.
(Second Embodiment)
A power supply circuit according to the second embodiment of the present invention will be described below with reference to FIGS. This embodiment is characterized in that VcomL is fixed, and the method for determining the amplitudes of the common voltage Vcom and the gate-off voltage Vgoff of the power supply circuit according to the first embodiment is different.
[0033]
In FIG. 4, VcomL is fixed to GND, and VcomH is generated from the VcomH
[0034]
VgoffH = C · VgoffL + D · VcomH (5)
(However, C = {(R4c + R4d) · R4a} / {(R4a + R4b) · R4c}, D = R4b / R4c).
Here, the condition for generating the amplitude of the gate-off voltage Vgoff only by setting VcomH regardless of the setting of VgoffL is R4a = R4c = R4b = R4d, and this is substituted into equation (5). The following formula is obtained.
[0035]
VgoffH−VgoffL = VcomH (6)
Therefore, when VcomL is fixed to GND, the voltage values of VcomH and VgoffL are set by equalizing the resistance values of the VgoffH generation circuit, and the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage are set. It is possible to generate Vgoff.
[0036]
Furthermore, the power supply circuit according to the present embodiment can reduce the circuit scale and power consumption as compared with the power supply circuit according to the first embodiment.
[0037]
Next, a power supply circuit that can be used by switching between the power supply circuit according to the first embodiment and the power supply circuit shown in FIG. 4 will be described with reference to FIG. In FIG. 5, the power supply circuit according to the present embodiment switches the voltage Vamp and VcomH by the switching signal MODE and applies it to Vgoff, and switches the voltage VcomL and GND amplified by the
[0038]
As described above, when VcomL is fixed to GND, the power consumption is low, and the common voltage Vcom having the same phase and the same amplitude according to the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit. The gate-off voltage Vgoff can be easily generated.
[0039]
The power supply circuit according to the second embodiment has been described above. However, in the power supply circuit according to the third embodiment, a method of easily switching the same phase and the same amplitude even when the reference voltage is changed will be described.
(Third embodiment)
Hereinafter, a power supply circuit according to a third embodiment of the present invention will be described with reference to FIGS. First, the overall configuration of the power supply circuit according to the present embodiment will be described with reference to FIG.
[0040]
The power supply circuit according to the present embodiment includes a
[0041]
Next, the operation of the power supply circuit according to the present embodiment will be described. The amplitude
[0042]
Next, the circuit for generating the common voltage Vcom of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 7, an amplitude reference
[0043]
The
[0044]
VcomH = E · VcomL + F · Vamp (7)
(However, E = {(R6c + R6d) · R6a} / {(R6a + R6b) · R6c}, F = R6b / R6c)
As described above, VcomH can be generated from VcomL and Vamp, and the amplitude and voltage level of Vcom can be easily adjusted by adjusting VcommL and Vamp according to set values.
[0045]
Here, the conditions for generating the amplitude of the common voltage Vcom by only setting Vamp regardless of the setting of VcomL are R6a = R6c, R6b = R6d, and these are substituted into Expression (7). The following formula is obtained.
[0046]
VcomH−VcomL = (R6b / R6a) · Vamp (8)
That is, the amplitude of the common voltage Vcom is a voltage proportional to Vamp.
[0047]
Next, the circuit for generating the gate-off voltage Vgoff of the power supply circuit according to the present embodiment will be described in detail using a specific example with reference to FIG. In FIG. 8, a VgoffH
[0048]
The VgoffL generation circuit 604 forms a differential amplifier circuit, and generates VgoffL from VgoffH and Vamp. The voltage of VgoffL is expressed by the following equation.
[0049]
VgoffL = G · VgoffH−H · Vamp (9)
(However, G = {(R7c + R7d) · R7a} / {(R7a + R7b) · R7c}, H = R7d / R7c).
As described above, VgoffL can be generated from VgoffH and Vamp, and the amplitude and voltage level of Vgoff can be easily adjusted by adjusting VgoffH and Vamp according to the set values.
[0050]
Here, the conditions for generating the amplitude of the gate-off voltage Vgoff by only setting Vamp regardless of the setting of VgoffH are R7a = R7c, R7b = R7d, and these are substituted into the equation (9). The following formula is obtained.
[0051]
VgoffH−VgoffL = (R7b / R7a) · Vamp (10)
That is, the amplitude of the gate-off voltage Vgoff is a voltage proportional to Vamp.
[0052]
Furthermore, when the condition that the amplitude of the common voltage Vcom is equal to the amplitude of the gate-off voltage Vgoff is (R6b / R6a) = (R7b / R7a).
[0053]
Accordingly, by selecting the resistance ratio so as to satisfy all of the above-described conditions, the VcomL voltage and the VgoffH voltage are set to determine the reference potentials of the common voltage Vcom and the gate-off voltage Vgoff. By setting the voltage, it is possible to generate the common voltage Vcom having the same phase and the same amplitude and the gate-off voltage Vgoff.
[0054]
As described above, even when VcomH is generated based on VcomL and VgoffL is generated based on VgoffH, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated.
[0055]
Although the power supply circuit according to the third embodiment has been described above, the power supply circuit according to the fourth embodiment shows a method of easily generating two voltages having the same phase and the same amplitude with fewer operational amplifiers. .
(Fourth embodiment)
Hereinafter, a power supply circuit according to a fourth embodiment of the present invention will be described with reference to FIG.
[0056]
The power supply circuit according to the present embodiment is different only in the circuit that generates VgoffH of the power supply circuit according to the first embodiment. As shown in FIG. 9, instead of the
[0057]
Next, the operation of the power supply circuit according to the present embodiment will be described. Here, when the AC signal M is at a low level, the driving voltage of the liquid crystal panel is positive, and the
[0058]
As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated using the capacitor. The
(Fifth embodiment)
Hereinafter, a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention will be described with reference to FIGS.
[0059]
FIG. 10 shows a schematic configuration of the liquid crystal display device including the power supply circuit according to the present embodiment. In FIG. 10, the liquid crystal display device includes a microprocessor (hereinafter referred to as MPU) 10, a
[0060]
Next, the operation of the liquid crystal display device including the power supply circuit according to the present embodiment will be described. First, after the power is turned on, the
[0061]
Here, a method for transmitting the set value of the
[0062]
As shown in FIG. 10, the setting value transmitted from the liquid
[0063]
Further, the liquid
[0064]
Next, when the power supply becomes stable, the
[0065]
The
[0066]
Next, the internal configuration of the
[0067]
Next, the operation of each unit will be described. First, the voltage adjustment circuit 1100 generates and outputs the reference voltage VregP and the reference voltage VregN from the reference power supply Vci. The reference voltage VregP and the reference voltage VregN perform the same function as the reference voltage Vreg of the power supply circuit according to the first embodiment. The
[0068]
As described above, the common voltage Vcom and the gate-off voltage Vgoff having the same phase and the same amplitude can be easily generated by the set values of the amplitude reference generation circuit, the VcomH reference generation circuit, and the VgoffL reference generation circuit. If the setting data is updated, the voltage level and amplitude can be easily changed.
[0069]
It goes without saying that the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the spirit of the present invention. For example, the reference voltage Vreg of the power supply circuit according to the first embodiment is a voltage common to the amplitude
[0070]
According to the first to fifth embodiments of the present invention, low power consumption is achieved by suppressing steady current, and the amplitude and voltage level of Vcom and Vgoff can be easily changed, and the usability is low. A power supply circuit and a liquid crystal driving circuit using the power supply circuit can be realized.
[0071]
【The invention's effect】
According to the present invention, it is possible to suppress the steady current of the liquid crystal display device, thereby producing an effect of reducing power consumption.
[0072]
Alternatively, according to the present invention, it is possible to easily change the amplitude and voltage level of the common voltage Vcom and the gate-off voltage Vgoff, thereby improving the convenience for the user.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a power supply circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a detailed configuration of a circuit that generates a common voltage Vcom of the power supply circuit according to the first embodiment of the present invention.
FIG. 3 is a diagram showing a detailed configuration of a circuit that generates a gate-off voltage Vgoff of the power supply circuit according to the first embodiment of the present invention.
FIG. 4 is a diagram showing a schematic configuration of a power supply circuit according to a second embodiment of the present invention.
FIG. 5 is a diagram showing a schematic configuration of a power supply circuit according to a second embodiment of the present invention.
FIG. 6 is a diagram showing a schematic configuration of a power supply circuit according to a third embodiment of the present invention.
FIG. 7 is a diagram showing a detailed configuration of a circuit that generates a common voltage Vcom of a power supply circuit according to a third embodiment of the present invention.
FIG. 8 is a diagram showing a detailed configuration of a circuit that generates a gate-off voltage Vgoff of a power supply circuit according to a third embodiment of the present invention.
FIG. 9 is a diagram showing a schematic configuration of a power supply circuit according to a fourth embodiment of the present invention.
FIG. 10 is a diagram showing a schematic configuration of a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention.
FIG. 11 is a diagram illustrating a method for transmitting setting data of a liquid crystal display device including a power supply circuit according to a fifth embodiment of the present invention.
FIG. 12 is a diagram showing a detailed configuration inside a power supply circuit according to a fifth embodiment of the present invention.
FIG. 13 is a diagram showing a schematic configuration of a conventional power supply circuit.
[Explanation of symbols]
DESCRIPTION OF
Claims (12)
表示データに応じた階調電圧を、前記データ線へ出力するための駆動回路と、 A driving circuit for outputting a gradation voltage corresponding to display data to the data line;
ゲートオン電圧とゲートオフ電圧を、前記走査線へ出力するための走査回路と、 A scanning circuit for outputting a gate-on voltage and a gate-off voltage to the scanning line;
前記駆動回路を駆動するための電源電圧と、前記階調電圧の生成に用いられる階調基準電圧と、前記ゲートオン電圧と、前記ゲートオフ電圧と、前記共通電極に印加されるコモン電圧を出力する電源回路とを備える表示装置において、 A power supply for outputting a power supply voltage for driving the drive circuit, a grayscale reference voltage used for generation of the grayscale voltage, the gate-on voltage, the gate-off voltage, and a common voltage applied to the common electrode In a display device comprising a circuit,
前記コモン電圧は、高電位のコモン電圧と低電位のコモン電圧とを含み、 The common voltage includes a high potential common voltage and a low potential common voltage,
前記ゲートオフ電圧は、高電位のゲートオフ電圧と低電位のゲートオフ電圧とを含み、 The gate-off voltage includes a high-potential gate-off voltage and a low-potential gate-off voltage,
前記電源回路は、 The power supply circuit is
電源から基準電圧を生成するための第1の回路と、 A first circuit for generating a reference voltage from a power source;
前記基準電圧から前記電源電圧を生成するための第2の回路と、 A second circuit for generating the power supply voltage from the reference voltage;
前記電源電圧から前記ゲートオン電圧を生成するための第3の回路と、 A third circuit for generating the gate-on voltage from the power supply voltage;
前記基準電圧から前記階調基準電圧を生成するための第4の回路と、 A fourth circuit for generating the gradation reference voltage from the reference voltage;
前記階調基準電圧から前記高電位のコモン電圧を生成するための第5の回路と、 A fifth circuit for generating the high-potential common voltage from the gradation reference voltage;
前記高電位のコモン電圧から前記低電位のコモン電圧を生成するための第6の回路と、 A sixth circuit for generating the low potential common voltage from the high potential common voltage;
前記高電位のコモン電圧と前記低電位のコモン電圧とを切り替えて何れかを出力するための第7の回路と、 A seventh circuit for switching between the high-potential common voltage and the low-potential common voltage and outputting either one;
前記基準電圧から前記低電位のゲートオフ電圧を生成するための第8の回路と、 An eighth circuit for generating the low-potential gate-off voltage from the reference voltage;
前記高電位のコモン電圧と前記低電位のコモン電圧の電位差に対応する電圧を前記低電位のゲートオフ電圧に重畳して、前記高電位のゲートオフ電圧を生成するための第9の回路と、 A ninth circuit for generating a high-potential gate-off voltage by superimposing a voltage corresponding to a potential difference between the high-potential common voltage and the low-potential common voltage on the low-potential gate-off voltage;
前記高電位のゲートオフ電圧と前記低電位のゲートオフ電圧とを切り替えて何れかを出力するための第10の回路とを備えることを特徴とする表示装置。 A display device comprising: a tenth circuit for switching between the high-potential gate-off voltage and the low-potential gate-off voltage and outputting either of them.
前記第4の回路からの前記階調基準電圧を増幅するための回路と、 A circuit for amplifying the gradation reference voltage from the fourth circuit;
前記第5の回路からの前記高電位のコモン電圧を増幅するための回路と、 A circuit for amplifying the high-potential common voltage from the fifth circuit;
前記第6の回路からの前記低電位のコモン電圧を増幅するための回路と、 A circuit for amplifying the low-potential common voltage from the sixth circuit;
前記第7の回路からの前記高電位のゲートオフ電圧を増幅するための回路と、 A circuit for amplifying the high-potential gate-off voltage from the seventh circuit;
前記第8の回路を生成するための回路からの前記低電位のゲートオフ電圧を増幅するための回路とを備えることを特徴とする請求項1に記載の表示装置。 The display device according to claim 1, further comprising: a circuit for amplifying the low-potential gate-off voltage from a circuit for generating the eighth circuit.
前記第3の回路は、前記電源電圧を昇圧して前記ゲートオン電圧を生成することを特徴とする請求項1又は2に記載の表示装置。 The display device according to claim 1, wherein the third circuit boosts the power supply voltage to generate the gate-on voltage.
前記第8の回路は、前記基準電圧を基準として前記外部のプロセッサからの第2の設定値に従って前記低電位のゲートオフ電圧を生成することを特徴とする請求項1から3の何れかに記載の表示装置。 4. The eighth circuit according to claim 1, wherein the eighth circuit generates the low-potential gate-off voltage in accordance with a second set value from the external processor with the reference voltage as a reference. Display device.
前記駆動回路は、前記第1の設定値および前記第2の設定値を前記電源回路へ出力することを特徴とする請求項5に記載の表示装置。 The display device according to claim 5, wherein the drive circuit outputs the first set value and the second set value to the power supply circuit.
前記低電位のゲートオフ電圧を選択することを特徴とする請求項1から7の何れかに記載の表示装置。The display device according to claim 1, wherein the low-potential gate-off voltage is selected.
前記第7の回路は、前記交流化信号に従って、前記高電位のコモン電圧と前記低電位のコモン電圧とを切り替え、 The seventh circuit switches between the high potential common voltage and the low potential common voltage according to the alternating signal,
前記第10の回路は、前記交流化信号に従って、前記高電位のゲートオフ電圧と前記低電位のゲートオフ電圧を切り替えることを特徴とする請求項8に記載の表示装置。 9. The display device according to claim 8, wherein the tenth circuit switches between the high potential gate-off voltage and the low potential gate-off voltage in accordance with the alternating signal.
前記第10の回路は、前記表示パネル内の駆動電圧が正極性である場合に、前記低電位のゲートオフ電圧を選択することを特徴とする請求項8又は9に記載の表示装置。 10. The display device according to claim 8, wherein the tenth circuit selects the low-potential gate-off voltage when a drive voltage in the display panel is positive.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001171888A JP3948224B2 (en) | 2001-06-07 | 2001-06-07 | Display device |
KR10-2002-0031665A KR100436405B1 (en) | 2001-06-07 | 2002-06-05 | Display apparatus, and power supply and integrated circuit for the same |
TW091112191A TW588315B (en) | 2001-06-07 | 2002-06-06 | Display apparatus and power supply device for displaying |
US10/832,296 US7078864B2 (en) | 2001-06-07 | 2004-04-27 | Display apparatus and power supply device for displaying |
US11/223,049 US20060007095A1 (en) | 2001-06-07 | 2005-09-12 | Display apparatus and power supply device for displaying |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001171888A JP3948224B2 (en) | 2001-06-07 | 2001-06-07 | Display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006212741A Division JP4541332B2 (en) | 2006-08-04 | 2006-08-04 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002366114A JP2002366114A (en) | 2002-12-20 |
JP3948224B2 true JP3948224B2 (en) | 2007-07-25 |
Family
ID=19013586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001171888A Expired - Fee Related JP3948224B2 (en) | 2001-06-07 | 2001-06-07 | Display device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3948224B2 (en) |
KR (1) | KR100436405B1 (en) |
TW (1) | TW588315B (en) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4543964B2 (en) * | 2004-03-04 | 2010-09-15 | セイコーエプソン株式会社 | Common voltage generation circuit, power supply circuit, display driver, and display device |
JP4858250B2 (en) * | 2004-03-04 | 2012-01-18 | セイコーエプソン株式会社 | Common voltage generation circuit, power supply circuit, display driver, and common voltage generation method |
US20050195149A1 (en) | 2004-03-04 | 2005-09-08 | Satoru Ito | Common voltage generation circuit, power supply circuit, display driver, and common voltage generation method |
JP4039414B2 (en) | 2004-09-27 | 2008-01-30 | セイコーエプソン株式会社 | Voltage supply circuit, power supply circuit, display driver, electro-optical device, and electronic apparatus |
JP4400403B2 (en) | 2004-10-06 | 2010-01-20 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, and electronic device |
JP2006178073A (en) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | Power supply circuit, display driver, electro-optical device, electronic equipment and control method of the power supply circuit |
JP4093231B2 (en) | 2004-12-21 | 2008-06-04 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, electronic apparatus, and control method for power supply circuit |
JP4096943B2 (en) | 2004-12-21 | 2008-06-04 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, electronic apparatus, and control method for power supply circuit |
JP4356617B2 (en) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, electronic apparatus, and control method for power supply circuit |
JP4356616B2 (en) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, electronic apparatus, and control method for power supply circuit |
KR100692813B1 (en) * | 2005-06-28 | 2007-03-14 | 엘지전자 주식회사 | Device for driving Liquid Crystal Display and method for driving the same |
KR100804631B1 (en) | 2006-05-12 | 2008-02-20 | 삼성전자주식회사 | VCOM Generator and Method and Liquid Crystal Display |
KR101281926B1 (en) * | 2006-06-29 | 2013-07-03 | 엘지디스플레이 주식회사 | Liquid crystal display device |
TWI312219B (en) * | 2006-07-20 | 2009-07-11 | Holtek Semiconductor Inc | Power supply apparatus for field emission display |
JP5332156B2 (en) | 2006-10-10 | 2013-11-06 | セイコーエプソン株式会社 | Power supply circuit, driving circuit, electro-optical device, electronic apparatus, and counter electrode driving method |
JP5359121B2 (en) * | 2007-08-29 | 2013-12-04 | カシオ計算機株式会社 | Display driving device and display device |
JP5017032B2 (en) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | Voltage generation circuit |
JP4492679B2 (en) * | 2007-11-12 | 2010-06-30 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, and electronic device |
JP4492678B2 (en) * | 2007-11-12 | 2010-06-30 | セイコーエプソン株式会社 | Power supply circuit, display driver, electro-optical device, and electronic device |
TWI423205B (en) * | 2009-04-30 | 2014-01-11 | Himax Tech Ltd | Source driver with low power consumption and driving method thereof |
KR101579272B1 (en) * | 2009-10-30 | 2015-12-22 | 삼성디스플레이 주식회사 | Display device |
KR102651807B1 (en) * | 2016-09-30 | 2024-03-29 | 엘지디스플레이 주식회사 | Liquid crystal display device and driving method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876726A (en) * | 1994-07-08 | 1996-03-22 | Hitachi Ltd | Tft liquid crystal display |
JP3106078B2 (en) * | 1994-12-28 | 2000-11-06 | シャープ株式会社 | LCD drive power supply |
JPH10115822A (en) * | 1996-10-14 | 1998-05-06 | Seiko Epson Corp | Drive method for liquid crystal display body |
JPH10301087A (en) * | 1997-04-24 | 1998-11-13 | Hitachi Ltd | Liquid crystal display device |
JP2000267618A (en) * | 1999-03-17 | 2000-09-29 | Casio Comput Co Ltd | Liquid crystal display |
JP2001013930A (en) * | 1999-07-02 | 2001-01-19 | Nec Corp | Drive controller for active matrix liquid crystal display |
-
2001
- 2001-06-07 JP JP2001171888A patent/JP3948224B2/en not_active Expired - Fee Related
-
2002
- 2002-06-05 KR KR10-2002-0031665A patent/KR100436405B1/en active IP Right Grant
- 2002-06-06 TW TW091112191A patent/TW588315B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW588315B (en) | 2004-05-21 |
KR100436405B1 (en) | 2004-06-16 |
JP2002366114A (en) | 2002-12-20 |
KR20020093599A (en) | 2002-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3948224B2 (en) | Display device | |
US20060007095A1 (en) | Display apparatus and power supply device for displaying | |
US6762565B2 (en) | Display apparatus and power supply device for displaying | |
JP4193771B2 (en) | Gradation voltage generation circuit and drive circuit | |
KR101469468B1 (en) | LCD and drive method thereof | |
KR101533666B1 (en) | Liquid crystal display and driving method of the same | |
JP4373914B2 (en) | Driving device for liquid crystal display device | |
JP4541332B2 (en) | Display device | |
JP2007065134A (en) | Liquid crystal display | |
KR101194853B1 (en) | Circuit for modulating scan pulse, liquid crystal display using it | |
JP2011017816A (en) | Data line driving circuit and display device | |
JPH10301087A (en) | Liquid crystal display device | |
JP3748904B2 (en) | Liquid crystal display | |
JP4830424B2 (en) | Drive device | |
KR101622641B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
KR100764049B1 (en) | Gate line driving device and driving method for thin film transistor liquid crystal display | |
JP2002108290A (en) | Liquid crystal display device | |
KR20090047296A (en) | Liquid crystal display device having improved response time | |
KR20060067651A (en) | Liquid crystal display device and method for driving the same | |
JPH07134573A (en) | Display driving device | |
KR100997512B1 (en) | Liquid crystal display device | |
KR940009730A (en) | LCD Display | |
KR20050055159A (en) | Liquid crystal display and driving method thereof | |
KR101047109B1 (en) | Analog buffer and its driving method, liquid crystal display device using the same and its driving method | |
KR100989244B1 (en) | Liquid crystal display device and dirving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3948224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |