JP3875184B2 - Schottky diode and manufacturing method thereof - Google Patents
Schottky diode and manufacturing method thereof Download PDFInfo
- Publication number
- JP3875184B2 JP3875184B2 JP2002336910A JP2002336910A JP3875184B2 JP 3875184 B2 JP3875184 B2 JP 3875184B2 JP 2002336910 A JP2002336910 A JP 2002336910A JP 2002336910 A JP2002336910 A JP 2002336910A JP 3875184 B2 JP3875184 B2 JP 3875184B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- schottky diode
- schottky
- plane
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体と金属との接合により生じるショットキー障壁を利用したショットキーダイオード及びその製造方法に関する。
【0002】
【従来の技術】
ショットキーダイオードは半導体と金属を接触させた際に生じるショットキー障壁により整流効果を得る2端子素子である。典型的なショットキーダイオードは、図1に示すように、シリコン単結晶からなる半導体基板1の上に絶縁体層2が形成されており、絶縁体層2に設けられた開口部7を介してアルミニウム等の金属、或いは種々のシリサイドよりなる上部電極層3と半導体基板1とが接触した構造となっている。半導体基板1と上部電極層3との接触部にショットキー障壁が形成され、上部電極層3及び半導体基板1はそれぞれ別の接続端子(図示せず)に繋がれる(例えば、特許文献1参照)。
【0003】
このような構造を持つショットキーダイオードは、PN接合ダイオードと比較して、スイッチング速度が早く、順方向電圧降下が小さいという優れた特性があり、個別部品や集積回路を構成する素子として特に高周波動作が必要な回路で使用されている。
【0004】
図1の構造を持つショットキーダイオードは図2に示すような製造方法によって作製される。
【0005】
まず、図2(a)に示すように、半導体基板1の上に絶縁体層2を形成する。その後、絶縁体層2の上にフォトレジストを塗布してフォトレジスト膜6を形成し、露光及び現像処理を施して、フォトレジスト膜6の一部を開口する。このフォトレジスト膜6をマスクとして絶縁体層2をエッチングし、図2(b)のように、半導体基板11の一部分が露出する開口部7を形成する。次に、必要に応じて、開口部7より露出した半導体基板1の表面をクリーニングする。その後、図2(c)のように、半導体基板1の上側全面に金属膜を形成し、フォトリソグラフィー法によってこの金属膜をパターニングすることにより、開口部7を介して半導体基板1に接触する上部電極層3を形成する。これにより、ショットキーダイオードが完成する。
【0006】
【特許文献1】
特開平09−246573号公報
【0007】
【発明が解決しようとする課題】
従来のショットキーダイオードには上述した製造方法に起因して、以下のような問題点があった。
【0008】
ショットキーダイオードでは、ショットキー障壁面に原子レベルの平坦性が要求される。しかし、半導体基板1の表面は鏡面研磨によって平坦化されているものの、原子レベルでは多くの凹凸が存在する。
【0009】
また、絶縁体層2をエッチングして開口部7を形成する際には、通常、微細加工が可能なことから異方性エッチング法が用いられる。従って、絶縁体層2をエッチングする際に、開口部7によって露出した半導体基板1もラジカル原子やイオンが照射される。その結果、図3(a)のように半導体基板1の表層付近に、結晶欠陥が多数存在する結晶欠陥部4を生じてしまう。
【0010】
さらに、エッチング装置から成膜装置に搬送する際に、半導体基板1の露出面が大気に晒されてしまう。これにより、自然酸化、大気中の汚染粒子の拡散、又は汚染粒子との反応によって、半導体基板1の露出面が汚染され、図3(b)のように、汚染部5を形成される。これら結晶欠陥部4や汚染部5を除去するためにクリーニングを行うが、結晶欠陥部4や汚染部5を完全に除去することは困難である。
【0011】
このようなクリーニング処理が行われた後に、半導体基板1は上部電極層3を形成するためにスパッタやCVD等の成膜装置内に配置されるが、この成膜装置内の雰囲気にも汚染粒子は存在している。
【0012】
つまり、前述した従来の製造方法により製造されたショットキーダイオードには、実際、図3(c)のようにショットキー界面に格子欠陥部4や汚染部5が存在している。
【0013】
従って、従来のショットキーダイオードでは十分な特性を得ることができず、特にリーク電流の低減が要求される次世代のショットキーダイオードの製造に適用することができない。
【0014】
以上から、本発明は結晶欠陥や汚染物を挟まない清浄なショットキー界面を有し、良好なダイオード特性を示すショットキーダイオード及びその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上述の課題を解決するために、本発明に係るショットキーダイオードは、表面が第一の結晶方位面の半導体基板と、前記半導体基板の表面から侵入した金属原子からなり、前記半導体基板の{111}面である第二の結晶方位面でショットキー障壁を形成する金属部とを有している。
【0016】
上記のショットキーダイオードによれば、半導体基板の表面から侵入した金属原子からなる金属部は、半導体基板内部の{111}面である第二の結晶方位面でショットキー障壁を形成するので、原子レベルでも凹凸のないショットキー界面を形成することができる。また、このショットキー界面は格子欠陥や汚染粒子の存在する半導体表面ではなく、格子欠陥や汚染粒子の存在しない半導体基板内に侵入した位置で形成されるので、清浄なショットキー界面を得ることができる。これにより良好な特性を有するショットキーダイオードを得ることができる。
【0017】
また、本発明に係るショットキーダイオードの製造方法は、表面が第一の結晶方位面の半導体基板の上に金属膜を形成する工程と、前記半導体基板の{111}面である第二の結晶方位面に沿って前記金属膜中の金属原子を侵入させる工程と、前記半導体基板を構成する原子を前記侵入した金属原子に置換する工程とを有している。
【0018】
上記のショットキーダイオードの製造方法によれば、金属膜中の金属原子は、半導体基板の{111}面である第二の結晶方位面に沿って半導体基板内に侵入し、半導体基板を構成する原子と置換されるので、原子レベルでも凹凸のないショットキー界面を形成することができる。また、半導体基板が種々の雰囲気に曝されて講師欠陥を生じたり汚染されても、金属膜中の金属原子との置換工程の際に、格子欠陥は消滅し、汚染物は勤続中に分散してショットキー界面には残留しない。これにより、清浄なショットキー界面を得ることができる。
【0019】
【発明の実施の形態】
以下、添付した図面に基づいて、本発明の実施の形態を図面に基づいて説明する。
(第一の実施の形態)
図4は本発明の第一の実施形態のショットキーダイオードを示す断面図である。本実施形態のショットキーダイオードは一方の接続端子(図示せず)に繋がるシリコン(Si)単結晶よりなる半導体基板11と、半導体基板11との間でショットキー障壁を形成し他方の接続端子(図示せず)と繋がるアルミニウム(Al)よりなる上部電極層13と、電流の通り道を規定する酸化シリコンよりなる絶縁体膜12とより構成される。
【0020】
尚、図4は断面図であるため上部電極層13と半導体基板11との界面をV字形に描写しているが、実際には3次元的に逆四角錐に形状を有している。即ち、上部電極層13は錐を形成する4面で半導体基板11と接触している。
【0021】
上部電極層13は半導体基板11の{111}面で接触している。このように、{111}面のみがアルミニウム原子が接触することによって、上部電極層13と半導体基板11との界面は原子レベルでも凹凸がない面となる。さらに、ショットキー界面を3次元的に形成できるので、ショットキー界面が2次元的である従来のショットキーダイオードと比較して、素子の小型化を図ることができる。
【0022】
図5(a)〜(d)は、本実施の形態のショットキーダイオードの製造方法を工程順に示す断面図である。
【0023】
まず、図5(a)に示すように、{100}表面を有するシリコン半導体基板11上にCVD法を用いて酸化シリコンよりなる絶縁体層12を3,000Åの膜厚に形成する。この絶縁体層12の上にフォトレジストを塗布してフォトレジスト膜16を形成し、露光及び現像処置して、フォトレジスト膜16に0.5μm四方の開口部17を設ける。
【0024】
次に、図5(b)のように、フォトレジスト膜16をマスクとして異方性エッチングを行い、絶縁体層12に開口部17を形成して半導体基板11の表面の一部を露出させる。このとき、異方性エッチングにより半導体基板11の表面にラジカル原子やイオンが照射されるため、格子欠陥部101が発生する。また、従来技術で述べたように、上部電極層を形成するまでの間に半導体基板11の露出部に自然酸化膜や汚染物が付着して汚染部102が生じる。
【0025】
次に、スパッタ法またはCVD法により、半導体基板11の上側全面にアルミニウムを堆積させて厚さが5,000Åのアルミニウム膜を形成した後、フォトリソグラフィー法によってアルミニウム膜をパターニングし、図5(c)のように、絶縁体層12の開口部17を介して半導体基板11と接触する上部電極層13を形成する。
【0026】
次いで、窒素雰囲気において300〜500℃、好ましくは425℃以下の温度で30分間アニールする。このアニールによって、上部電極層13を形成するアルミニウム原子と半導体基板11を形成するシリコン原子は相互拡散する。上記の温度域では、アルミニウム原子は単結晶シリコンの<111>方向へ優先的に拡散するため、アルミニウムはシリコンの{111}面を界面としながら半導体基板11の中に侵入し、シリコン原子とアルミニウム原子が置換される。これと同時に、露出部に存在した格子欠陥部101の格子欠陥は消滅し、汚染粒子はアルミニウム中に分散する。このようにして、図5(d)のように原子配列の整ったシリコンの{111}面を界面とするV字形のショットキー界面が得られる。ここで、アニール温度を300〜500℃としたのは以下のような理由による。アニール温度が300℃未満の場合は、アルミニウム原子とシリコン原子との相互拡散が殆ど行われないか、又は相互拡散速度が極めて遅く、アニール処理に時間を要してしまう。一方、アニール温度が500℃を超えると、アルミニウム原子とシリコン原子がシリコン結晶の{111}面以外の結晶方位面でも相互拡散できるようになる。従って、アニール処置時の温度は300〜500℃とすることが必要である。但し、アルミニウム原子がシリコン結晶の{111}面を通過することをより確実に防止するために、アニール温度は350〜450℃以下とすることが好ましく、425℃以下とすることが更に好ましい。
上部電極層13を形成する際にアルミニウムの上へ、例えばチタンよりなる第2の上部電極層(図示せず)を形成してもよい。チタンはアルミニウム中に拡散したシリコンと化合物を形成するので、アルミニウム中に分散して残留するシリコンを減らす役割を果たす。また、この化合物は導電性を有するため、そのまま電極の一部として用いることもできる。このような特徴を有する金属として、チタンの他にタングステン、コバルト、ニッケル及びタンタルがある。
ここで、チタン及びその珪化物はアルミニウムと比較して電気抵抗値が高いために、上述のような方法を用いた場合、上部電極層がアルミニウムのみから形成される場合と比較して高抵抗化する。このため、上部電極層の低抵抗化が求められる場合は第二の上部電極層をCMP法等によって除去してもよい。また、第二の上部電極層の除去により減少した上部電極層13の厚さを所定の厚さとするために、第2の金属層を除去した後に更にアルミニウムを堆積させてもよい。
【0027】
以上のような製造工程によれば、ショットキーダイオードは、ショットキー界面がシリコンの{111}面から形成されるので、原子レベルでも凹凸が存在しない。また、絶縁体層12のエッチング時に生じた格子欠陥はシリコンとアルミニウムとを置換する際に消滅し、汚染粒子はアルミニウム中に分散するので、上部電極層13と半導体基板11とのショットキー界面には格子欠陥や汚染粒子が存在しない。従って、電気特性の良好なショットキーダイオードが得られる。
【0028】
次に本発明のショットキーダイオードの電気特性について、図6を用いて説明する。
【0029】
図6は本発明のショットキーダイオードの電流電圧特性(以下、I−V特性と記す。)を示すグラフである。横軸はショットキーダイオードへの印加電圧Vを表し、縦軸はショットキーダイオードに流れる電流Iを対数目盛で表している。点線は(数1)で表す従来のショットキーダイオードのI−V特性を、実線は(数2)で表す理想的なショットキー界面をもつショットキーダイオードのI−V特性を、一点鎖線は(数3)で表す並列抵抗RpのI−V特性をそれぞれ示している。
【0030】
図6に記載の回路は従来のショットキーダイオードの等価回路であり、ショットキー界面に存在する格子欠陥や汚染物に起因して、ショットキーダイオードに対して直列に抵抗Rs、並列に抵抗Rpが繋がった構成になっている。
【0031】
このような抵抗Rs,Rpによって、従来のショットキーダイオードでは以下のような問題が生じる。
【0032】
電流V及び電圧Iが小さい場合、ショットキーダイオードは並列抵抗Rpとほぼ同じI−V特性を示し、電流Iはほとんど並列抵抗Rpに流れる。つまり、並列抵抗Rpが存在しない理想的なショットキーダイオードと比較して、並列抵抗を流れる電流Vd/Rpだけ多く電流が流れてしまう。この並列抵抗Rpを流れる電流が、リーク電流を多くする原因となる。
【0033】
一方、電流Iが多くなると、直列抵抗Rsでの電圧降下が大きくなり、所望の電流値を得るために、直列抵抗Rsが存在しない理想的なショットキーダイオードと比較して、直列抵抗にかかる電圧RsIだけ余分に電圧を印加しなければならない。つまり消費電力が大きくなってしまう。
【0034】
このように、従来のショットキーダイオードでは、理想的なショットキーダイオードの電流電圧特性は得られない。
【0035】
これに対して、本発明のショットキーダイオードでは、ショットキー界面に格子欠陥や汚染物が存在しないので、寄生抵抗Rs,Rpは生じない。従って、本発明のショットキーダイオードは図6において実線で示す理想的なショットキーダイオードの電流電圧特性を得ることができる。
(第二の実施の形態)
図7は、本実施の形態のショットキーダイオードを示す断面図である。本実施の形態のショットキーダイオードは、ショットキー界面の形状が第一の実施の形態とは異なり、下側に広がった逆V字状である。
【0036】
例えば、図8(a)に示すように、絶縁体層12を異方性エッチングして開口部17を形成する際に半導体基板11がエッチングされると、次のアニール工程で、金属層13中のアルミニウム原子がシリコン半導体基板11中に侵入するときに、図8(b)にAで示す面に沿ってアルミニウム原子が侵入してシリコン原子と置換されるだけでなく、Bで示す面に沿ってもアルミニウム原子が侵入してシリコン原子と置換される。その結果、図7に示すような形状のショットキー界面が形成される。
【0037】
本実施の形態においても、第一の実施の形態と同様の効果を得ることができる。
(第三の実施の形態)
第一及び第二の実施の形態では{100}表面を有するシリコン単結晶の半導体基板を用いてショットキーダイオードを製造した場合について説明したが、{100}表面以外の半導体基板を使用する場合にも適用することができる。この場合、それぞれの半導体基板の表面の結晶方位面に応じて特徴的なショットキー界面の形状を得ることができる。
【0038】
図9は本発明の第三の実施形態について示すショットキーダイオードの断面図である。本実施の形態においては{110}表面の半導体基板11と上部電極層13によって形成されるショットキー界面が矩形状に形成されている。ショットキー界面が半導体基板11の{111}面である点は第一及び第二の実施形態と同様である。
【0039】
第3の実施形態のショットキーダイオードは半導体基板11の表面の結晶方位面が{110}であること以外は第一の実施形態と同じであるため、ここではその製造方法の説明を省略する。
【0040】
尚、本発明は上述した第一、第二及び第三の実施の形態に限定するものではない。例えば、上記の実施の形態では、半導体基板としてシリコン単結晶ウエハを想定したが、本発明はシリコンゲルマニウム(SiGe),シリコンカーバイド(SiC)などの珪素化合物,カーボン(C),ガリウム砒素(GaAs),インジウムリン(InP),ガリウムナイトライド(GaN)等の単結晶ウエハの場合にも適用することができる。
【0041】
また、半導体基板に侵入する金属としてアルミニウム(Al)を想定したが、本発明はコバルト(Co),ニッケル(Ni),チタン(Ti),白金(Pt),パラジウム(Pd),ルテニウム(Ru),金(Au),銀(Ag),銅(Cu),クロム(Cr)及びニオブ(Nb)にも適用することができる。
【0042】
さらに、上述した実施の形態ではいずれも半導体基板の{111}面をショットキー界面とする場合について説明したが、{111}面以外の面によってショットキー界面を形成してもよい。半導体基板の{111}面以外の面よりなるショットキー界面を形成するには、アニール温度、アニール時間及び絶縁体層の開口部より露出する半導体基板の形状を変えればよい。
(付記1)表面が第一の結晶方位面の半導体基板と、
前記半導体基板の表面から侵入した金属原子からなり、前記半導体基板の第二の結晶方位面でショットキー障壁を形成する金属部と
を有することを特徴とするショットキーダイオード。
(付記2)前記半導体基板はSi,SiGe,SiC及びCのうちのいずれか一種の単結晶からなり、
前記金属原子は置換メタルであることを特徴とする付記1に記載のショットキーダイオード。
(付記3)前記第一の結晶方位面は{100}面であり、前記第二の結晶方位面は{111}面であることを特徴とする付記2に記載のショットキーダイオード。
(付記4)前記第二の結晶方位面は四角錘状に形成されることを特徴とする付記3に記載のショットキーダイオード。
(付記5)前記第一の結晶方位面は{110}面であり、前記第二の結晶方位面は{111}面であることを特徴とする付記1に記載のショットキーダイオード。
(付記6)半導体基板の上に金属膜を形成する工程と、
前記半導体基板の一部の領域を前記半導体基板の特定の結晶方位面に沿って侵入した前記金属膜中の金属原子に置換する工程とを有することを特徴とする半導体装置のショットキーダイオード。
(付記7)前記特定の結晶方位面が{111}面であることを特徴とする付記6に記載のショットキーダイオードの製造方法。
(付記8)前記金属膜はAl,Co,Ni,Ti,Pt,Pd,Ru,Au,Ag,Cu,Cr及びNbのうちのいずれか一種よりなることを特徴とする付記6に記載のショットキーダイオードの製造方法。
(付記9)前記置換工程では前記半導体基板を300乃至500℃の温度でアニールすることを特徴とする付記6に記載のショットキーダイオードの製造方法。(付記10)前記置換工程では前記半導体基板を350乃至425℃の温度でアニールすることを特徴とする付記6に記載のショットキーダイオードの製造方法。
【0043】
【発明の効果】
以上述べたように本発明のショットキーダイオードによれば、半導体基板と上部電極層との置換処理によってショットキー界面を構成したので、原子レベルでも凹凸のないショットキー界面を形成することができる。
【0044】
また、製造工程の中で、半導体基板の露出部が種々の雰囲気に晒されて格子欠陥を生じたり汚染されても、半導体基板と上部電極層との置換工程の際に格子欠陥は消滅し、汚染物は上部電極に分散してショットキー界面には残留しないので、清浄なショットキー界面を得ることができる。
【0045】
このようなショットキーダイオードによって、電気特性を向上させることができる。
【0046】
さらに、本発明のショットキーダイオードではショットキー界面を3次元的に形成するので、一素子当たりに必要な面積が減り、集積度を向上させることができる。
【図面の簡単な説明】
【図1】図1は従来のショットキーダイオードの構造を示す断面図である。
【図2】図2(a)〜(c)は従来のショットキーダイオードの製造方法を示す断面図である。
【図3】図3(a)〜(c)は従来のショットキーダイオードの製造方法の問題点を示す断面図である。
【図4】図4は本発明の第一の実施形態に係るショットキーダイオードの構造を示す断面図である。
【図5】図5(a)〜(d)は本発明の第一の実施形態に係るショットキーダイオードの製造方法を示す断面図である。
【図6】図6は本発明に係るショットキーダイオードの電流電圧特性を示すグラフである。
【図7】図7は本発明の第二の実施形態に係るショットキーダイオードの構造を示す断面図である。
【図8】図8は本発明の第一及び第二の実施形態に係る絶縁体層のエッチング工程を示す断面図である。
【図9】図9は本発明の第三の実施形態に係るショットキーダイオードの構造を示す断面図である。
【符号の説明】
1・・・半導体基板、 2・・・絶縁体層、 3・・・上部電極層、
4・・・格子欠陥部、5・・・汚染部、 6・・・フォトレジスト、
7・・・開口部、 11・・・半導体基板、 12・・・絶縁体層、
13・・・上部電極層、14・・・格子欠陥部、 16・・・フォトレジスト、
17・・・開口部、 18・・・露出部、 101・・・格子欠陥部、
102・・・汚染部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a Schottky diode using a Schottky barrier generated by joining a semiconductor and a metal, and a method for manufacturing the same.
[0002]
[Prior art]
A Schottky diode is a two-terminal element that obtains a rectifying effect by a Schottky barrier generated when a semiconductor and a metal are brought into contact with each other. As shown in FIG. 1, a typical Schottky diode has an insulator layer 2 formed on a
[0003]
Schottky diodes with such a structure have superior characteristics such as faster switching speed and smaller forward voltage drop than PN junction diodes, especially high-frequency operation as an element constituting individual parts and integrated circuits. Is used in the necessary circuit.
[0004]
The Schottky diode having the structure of FIG. 1 is manufactured by a manufacturing method as shown in FIG.
[0005]
First, as shown in FIG. 2A, the insulator layer 2 is formed on the
[0006]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 09-246573
[Problems to be solved by the invention]
The conventional Schottky diode has the following problems due to the manufacturing method described above.
[0008]
Schottky diodes require atomic level flatness on the Schottky barrier surface. However, although the surface of the
[0009]
In addition, when the insulating layer 2 is etched to form the opening 7, an anisotropic etching method is usually used because fine processing is possible. Therefore, when the insulator layer 2 is etched, the
[0010]
Furthermore, the exposed surface of the
[0011]
After such a cleaning process is performed, the
[0012]
That is, in the Schottky diode manufactured by the conventional manufacturing method described above, the lattice defect part 4 and the contaminated
[0013]
Therefore, sufficient characteristics cannot be obtained with the conventional Schottky diode, and in particular, it cannot be applied to the production of a next-generation Schottky diode that requires a reduction in leakage current.
[0014]
In view of the above, an object of the present invention is to provide a Schottky diode having a clean Schottky interface that does not sandwich crystal defects and contaminants and exhibiting good diode characteristics, and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
In order to solve the above-described problems, a Schottky diode according to the present invention includes a semiconductor substrate having a first crystal orientation plane and metal atoms that have penetrated from the surface of the semiconductor substrate. }, And a metal part forming a Schottky barrier on the second crystal orientation plane.
[0016]
According to the above Schottky diode, the metal portion made of metal atoms that have penetrated from the surface of the semiconductor substrate forms a Schottky barrier in the second crystal orientation plane that is the {111} plane inside the semiconductor substrate. A Schottky interface without unevenness can be formed even at a level. In addition, this Schottky interface is not a semiconductor surface where lattice defects or contaminant particles are present, but is formed at a position where it enters a semiconductor substrate where lattice defects or contaminant particles are not present, so that a clean Schottky interface can be obtained. it can. Thereby, a Schottky diode having good characteristics can be obtained.
[0017]
The method for manufacturing a Schottky diode according to the present invention includes a step of forming a metal film on a semiconductor substrate whose surface is a first crystal orientation plane, and a second crystal that is a {111} plane of the semiconductor substrate. A step of intruding metal atoms in the metal film along the azimuth plane; and a step of replacing atoms constituting the semiconductor substrate with the intruded metal atoms.
[0018]
According to the above Schottky diode manufacturing method, the metal atoms in the metal film penetrate into the semiconductor substrate along the second crystal orientation plane which is the {111} plane of the semiconductor substrate to constitute the semiconductor substrate. Since it is replaced with an atom, a Schottky interface without unevenness can be formed even at the atomic level. In addition, even if the semiconductor substrate is exposed to various atmospheres and causes instructor defects or contamination, the lattice defects disappear during the substitution process with metal atoms in the metal film, and the contaminants are dispersed during the service. Does not remain on the Schottky interface. Thereby, a clean Schottky interface can be obtained.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings.
(First embodiment)
FIG. 4 is a cross-sectional view showing the Schottky diode according to the first embodiment of the present invention. In the Schottky diode of this embodiment, a Schottky barrier is formed between the
[0020]
Since FIG. 4 is a cross-sectional view, the interface between the
[0021]
The
[0022]
5A to 5D are cross-sectional views showing a method for manufacturing the Schottky diode of the present embodiment in the order of steps.
[0023]
First, as shown in FIG. 5A, an insulating
[0024]
Next, as shown in FIG. 5B, anisotropic etching is performed using the photoresist film 16 as a mask to form an
[0025]
Next, aluminum is deposited on the entire upper surface of the
[0026]
Next, annealing is performed in a nitrogen atmosphere at a temperature of 300 to 500 ° C., preferably 425 ° C. or less for 30 minutes. By this annealing, the aluminum atoms forming the
When the
Here, since titanium and its silicide have a higher electrical resistance value than aluminum, when using the method as described above, the resistance is increased compared to the case where the upper electrode layer is formed only from aluminum. To do. For this reason, when the lower resistance of the upper electrode layer is required, the second upper electrode layer may be removed by a CMP method or the like. Further, in order to make the thickness of the
[0027]
According to the manufacturing process as described above, the Schottky diode has no Schottky interface even at the atomic level because the Schottky interface is formed from the {111} plane of silicon. In addition, lattice defects generated during etching of the
[0028]
Next, electrical characteristics of the Schottky diode of the present invention will be described with reference to FIG.
[0029]
FIG. 6 is a graph showing current-voltage characteristics (hereinafter referred to as IV characteristics) of the Schottky diode of the present invention. The horizontal axis represents the voltage V applied to the Schottky diode, and the vertical axis represents the current I flowing through the Schottky diode on a logarithmic scale. The dotted line shows the IV characteristic of the conventional Schottky diode expressed by (Equation 1), the solid line shows the IV characteristic of the Schottky diode having an ideal Schottky interface expressed by (Equation 2), and the one-dot chain line shows ( The IV characteristics of the parallel resistance Rp expressed by Equation 3) are shown respectively.
[0030]
The circuit shown in FIG. 6 is an equivalent circuit of a conventional Schottky diode, and has a resistance Rs in series with the Schottky diode and a resistance Rp in parallel with the Schottky diode due to lattice defects and contaminants existing at the Schottky interface. It is a connected structure.
[0031]
Such resistances Rs and Rp cause the following problems in the conventional Schottky diode.
[0032]
When the current V and the voltage I are small, the Schottky diode exhibits almost the same IV characteristics as the parallel resistance Rp, and the current I flows through the parallel resistance Rp. That is, as compared with an ideal Schottky diode that does not have a parallel resistor Rp, a larger amount of current flows through the parallel resistor Vd / Rp. The current flowing through the parallel resistor Rp causes a leak current to increase.
[0033]
On the other hand, as the current I increases, the voltage drop across the series resistor Rs increases, and in order to obtain a desired current value, the voltage applied to the series resistor compared to an ideal Schottky diode without the series resistor Rs. An extra voltage must be applied by RsI. That is, power consumption increases.
[0034]
Thus, the conventional Schottky diode cannot obtain the ideal current-voltage characteristics of the Schottky diode.
[0035]
On the other hand, in the Schottky diode of the present invention, since there are no lattice defects or contaminants at the Schottky interface, parasitic resistances Rs and Rp do not occur. Therefore, the Schottky diode of the present invention can obtain the ideal current-voltage characteristic of the Schottky diode indicated by the solid line in FIG.
(Second embodiment)
FIG. 7 is a cross-sectional view showing the Schottky diode of the present embodiment. Unlike the first embodiment, the Schottky diode of the present embodiment has an inverted V-shape spreading downward, unlike the first embodiment.
[0036]
For example, as shown in FIG. 8 (a), when the
[0037]
Also in this embodiment, the same effect as that of the first embodiment can be obtained.
(Third embodiment)
In the first and second embodiments, the case where a Schottky diode is manufactured using a silicon single crystal semiconductor substrate having a {100} surface has been described. However, when a semiconductor substrate other than the {100} surface is used. Can also be applied. In this case, a characteristic Schottky interface shape can be obtained according to the crystal orientation plane of the surface of each semiconductor substrate.
[0038]
FIG. 9 is a cross-sectional view of a Schottky diode shown for the third embodiment of the present invention. In the present embodiment, the Schottky interface formed by the
[0039]
Since the Schottky diode of the third embodiment is the same as that of the first embodiment except that the crystal orientation plane of the surface of the
[0040]
The present invention is not limited to the first, second and third embodiments described above. For example, in the above embodiment, a silicon single crystal wafer is assumed as the semiconductor substrate, but the present invention is based on silicon compounds such as silicon germanium (SiGe) and silicon carbide (SiC), carbon (C), and gallium arsenide (GaAs). , Indium phosphide (InP), gallium nitride (GaN), and other single crystal wafers.
[0041]
Moreover, although aluminum (Al) was assumed as a metal which penetrate | invades a semiconductor substrate, this invention is cobalt (Co), nickel (Ni), titanium (Ti), platinum (Pt), palladium (Pd), ruthenium (Ru). , Gold (Au), silver (Ag), copper (Cu), chromium (Cr) and niobium (Nb).
[0042]
Further, in each of the above-described embodiments, the case where the {111} plane of the semiconductor substrate is the Schottky interface has been described, but the Schottky interface may be formed by a plane other than the {111} plane. In order to form a Schottky interface including a surface other than the {111} plane of the semiconductor substrate, the annealing temperature, the annealing time, and the shape of the semiconductor substrate exposed from the opening of the insulator layer may be changed.
(Supplementary note 1) a semiconductor substrate whose surface is a first crystal orientation plane;
A Schottky diode comprising a metal portion made of metal atoms entering from the surface of the semiconductor substrate and forming a Schottky barrier on a second crystal orientation plane of the semiconductor substrate.
(Appendix 2) The semiconductor substrate is made of a single crystal of any one of Si, SiGe, SiC and C,
The Schottky diode according to
(Supplementary note 3) The Schottky diode according to supplementary note 2, wherein the first crystal orientation plane is a {100} plane and the second crystal orientation plane is a {111} plane.
(Supplementary note 4) The Schottky diode according to supplementary note 3, wherein the second crystal orientation plane is formed in a quadrangular pyramid shape.
(Supplementary note 5) The Schottky diode according to
(Appendix 6) A step of forming a metal film on a semiconductor substrate;
And a step of replacing a partial region of the semiconductor substrate with metal atoms in the metal film that have penetrated along a specific crystal orientation plane of the semiconductor substrate.
(Supplementary note 7) The method for manufacturing a Schottky diode according to supplementary note 6, wherein the specific crystal orientation plane is a {111} plane.
(Appendix 8) The shot according to appendix 6, wherein the metal film is made of any one of Al, Co, Ni, Ti, Pt, Pd, Ru, Au, Ag, Cu, Cr, and Nb. A manufacturing method of a key diode.
(Supplementary note 9) The Schottky diode manufacturing method according to supplementary note 6, wherein in the replacing step, the semiconductor substrate is annealed at a temperature of 300 to 500 ° C. (Additional remark 10) The manufacturing method of the Schottky diode of Additional remark 6 characterized by annealing the said semiconductor substrate at the temperature of 350 thru | or 425 degreeC at the said substitution process.
[0043]
【The invention's effect】
As described above, according to the Schottky diode of the present invention, since the Schottky interface is formed by the replacement process of the semiconductor substrate and the upper electrode layer, it is possible to form a Schottky interface without unevenness even at the atomic level.
[0044]
In addition, even if the exposed portion of the semiconductor substrate is exposed to various atmospheres during the manufacturing process to cause lattice defects or become contaminated, the lattice defects disappear during the replacement process of the semiconductor substrate and the upper electrode layer, Since contaminants are dispersed in the upper electrode and do not remain on the Schottky interface, a clean Schottky interface can be obtained.
[0045]
Such a Schottky diode can improve electrical characteristics.
[0046]
Furthermore, since the Schottky diode of the present invention forms the Schottky interface three-dimensionally, the area required per element is reduced and the degree of integration can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing the structure of a conventional Schottky diode.
2 (a) to 2 (c) are cross-sectional views showing a conventional method for manufacturing a Schottky diode.
FIGS. 3A to 3C are cross-sectional views showing problems in a conventional Schottky diode manufacturing method.
FIG. 4 is a cross-sectional view showing the structure of a Schottky diode according to the first embodiment of the present invention.
FIGS. 5A to 5D are cross-sectional views illustrating a method for manufacturing a Schottky diode according to the first embodiment of the present invention.
FIG. 6 is a graph showing current-voltage characteristics of a Schottky diode according to the present invention.
FIG. 7 is a cross-sectional view showing the structure of a Schottky diode according to a second embodiment of the present invention.
FIG. 8 is a cross-sectional view showing an insulator layer etching step according to the first and second embodiments of the present invention.
FIG. 9 is a cross-sectional view showing the structure of a Schottky diode according to a third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
4 ... lattice defect part, 5 ... contaminated part, 6 ... photoresist,
7 ... opening, 11 ... semiconductor substrate, 12 ... insulator layer,
13 ... upper electrode layer, 14 ... lattice defect, 16 ... photoresist,
17 ... Opening part, 18 ... Exposed part, 101 ... Lattice defect part,
102 ... Contaminated part
Claims (7)
前記半導体基板の表面から侵入した金属原子からなり、前記半導体基板の{111}面である第二の結晶方位面でショットキー障壁を形成する金属部とを有することを特徴とするショットキーダイオード。A semiconductor substrate whose surface is a first crystal orientation plane;
A Schottky diode comprising a metal portion that is made of metal atoms entering from the surface of the semiconductor substrate and forms a Schottky barrier on a second crystal orientation plane that is the {111} plane of the semiconductor substrate.
前記半導体基板の{111}面である第二の結晶方位面に沿って前記金属膜中の金属原子を侵入させる工程と、
前記半導体基板を構成する原子を前記侵入した金属原子に置換する工程とを有することを特徴とするショットキーダイオードの製造方法。Forming a metal film on a semiconductor substrate having a first crystal orientation surface ;
Intruding metal atoms in the metal film along a second crystal orientation plane which is the {111} plane of the semiconductor substrate ;
And a step of replacing the atoms constituting the semiconductor substrate with the invading metal atoms.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336910A JP3875184B2 (en) | 2002-11-20 | 2002-11-20 | Schottky diode and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336910A JP3875184B2 (en) | 2002-11-20 | 2002-11-20 | Schottky diode and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172400A JP2004172400A (en) | 2004-06-17 |
JP3875184B2 true JP3875184B2 (en) | 2007-01-31 |
Family
ID=32700608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002336910A Expired - Fee Related JP3875184B2 (en) | 2002-11-20 | 2002-11-20 | Schottky diode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3875184B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101882583A (en) * | 2005-04-06 | 2010-11-10 | 飞兆半导体公司 | Trenched-gate field effect transistors and forming method thereof |
JP2009094392A (en) | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | Method for manufacturing silicon carbide semiconductor device |
JP2011166181A (en) * | 2011-05-31 | 2011-08-25 | Sumitomo Electric Ind Ltd | Rectifying element and method of manufacturing the same |
JP2017168580A (en) * | 2016-03-15 | 2017-09-21 | 東芝メモリ株式会社 | Semiconductor device and method of manufacturing the same |
-
2002
- 2002-11-20 JP JP2002336910A patent/JP3875184B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004172400A (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7035223B2 (en) | Method for Forming Gate Structure of III-V Field Effect Transistor | |
EP0892443A2 (en) | Electrode of n-type nitride semiconductor, semiconductor device having the electrode, and method of fabricating the same | |
US8916871B2 (en) | Bondable top metal contacts for gallium nitride power devices | |
JP2013514662A (en) | Low ohmic contacts with germanium for gallium nitride or other nitride based power devices | |
CN101366128A (en) | Thermoelectric tunnelling device | |
JPS6226593B2 (en) | ||
JP5542325B2 (en) | Manufacturing method of semiconductor device | |
US6774449B1 (en) | Semiconductor device and method for fabricating the same | |
TW200412652A (en) | Method for manufacturing metal damascene and structure thereof | |
JP3875184B2 (en) | Schottky diode and manufacturing method thereof | |
US20150155458A1 (en) | Optoelectronic device structure | |
CN106449773B (en) | GaN-based Schottky diode structure and manufacturing method thereof | |
US10283448B2 (en) | Multiple metal layer semiconductor device and low temperature stacking method of fabricating the same | |
US20230378314A1 (en) | High electron mobility transistor and method for fabricating the same | |
CN108807162A (en) | T-type grid preparation method | |
US20100117098A1 (en) | Schottky electrode for diamond semiconductor device and manufacturing method thereof | |
US10192970B1 (en) | Simultaneous ohmic contact to silicon carbide | |
JP2008210938A (en) | Semiconductor device and manufacturing method thereof | |
JP3858693B2 (en) | Manufacturing method of semiconductor device | |
US20210320183A1 (en) | Distributed current low-resistance diamond ohmic contacts | |
CN111063656A (en) | Method for manufacturing semiconductor device | |
US20240006468A1 (en) | Resistor structure and method for fabricating the same | |
JP2629600B2 (en) | Semiconductor device and manufacturing method thereof | |
CN110112068B (en) | Gallium nitride device manufacturing method and gallium nitride device | |
US7482282B2 (en) | Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |