JP3818124B2 - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP3818124B2 JP3818124B2 JP2001327716A JP2001327716A JP3818124B2 JP 3818124 B2 JP3818124 B2 JP 3818124B2 JP 2001327716 A JP2001327716 A JP 2001327716A JP 2001327716 A JP2001327716 A JP 2001327716A JP 3818124 B2 JP3818124 B2 JP 3818124B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor chip
- film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title description 10
- 229920005989 resin Polymers 0.000 claims description 49
- 239000011347 resin Substances 0.000 claims description 49
- 229910000679 solder Inorganic materials 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 30
- 238000007789 sealing Methods 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 16
- 229920005992 thermoplastic resin Polymers 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 229920001169 thermoplastic Polymers 0.000 description 14
- 239000004416 thermosoftening plastic Substances 0.000 description 14
- 238000007747 plating Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000011162 core material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004064 recycling Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000003916 acid precipitation Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010169 landfilling Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 150000002013 dioxins Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法に関する。
【0002】
【従来の技術】
プリント配線板は、テレビ、携帯電話、ゲーム機、音響機器、VTR等の民生用電子機器や、車、産業ロボット、電子計算機、OA機器、電子応用機器、電気計測器、通信機等の産業用機器に使用されている。近年、ロボット玩具、パーソナルコンピュータ等に代表されるように、これら電子機器はより高性能でコンパクト化の要求が高まっている。これら要求を充たすため、プリント配線板上に直接半導体チップを搭載・実装するサブストレートのコア基材、接着材と封止材として絶縁耐熱樹脂が使用されている。このような電子機器の小型化、高密度化、高性能化に対応できるフィルムキャリアとして、配線の細線化、導通孔の小型化、ランドやパッドの小径化、基材のフレキシブル化、多層化及びファイン化が急速に進んでいる。また、環境に対する関心が高くなり、鉛フリー対策や家電製品のリサイクルが問題視されるようになり、絶縁材や封止材に対してもハロゲンフリー対策が行われている。更に近年、二酸化炭素の排出や酸性雨の問題も重要な関心事となっているが、サブストレートのコア基材、接着材と封止材に対するリサイクル対応は遅れている。
【0003】
次に図4に示す工程図によって、従来の両面配線フィルムキャリア構成、及び半導体集積回路装置及び製造法について説明する。図4(a)〜(f)にフィルムキャリア及び半導体集積回路装置の製造方法の一例を示す。
【0004】
先ず図4(a)に示す、絶縁性フィルム1の両面に接着剤と銅箔等を貼り合わせて導体層2及び導体層3を形成する。次に(b)に示す、絶縁性フィルム1の両側にパンチプレス等によりスプロケットホール4を形成する。次に、導体層2の所定位置に導通孔用開口部5を形成する。次に(c)に示す、開口部を形成した導体層3をマスクにしてレーザー孔明け加工機を用いてレーザービームを照射し、導通孔用孔6を形成する。次に(d)に示す、導体層2、3をカソード電極にして、電解銅めっきにて導通孔用孔6内に銅めっきを施して、両面の導体層2、3を電気的に接続する導通孔7を形成する。次に(e)に示す、両面の導体層2、3のパターニング処理を行って、所望の配線層15、16を形成、更に、フォトソルダーレジスト層8を形成して、配線パターン層と、露出金属部の全面にニッケルめっきや、金めっきや、錫めっきや、その他所望の金属めっきを施し、フィルムキャリア10を得る。
【0005】
次に(f)に示す、フィルムキャリア10上に半導体チップ11を実装した後、絶縁接着層としてフィルムキャリア10と半導体チップ11間にアンダーフィルレジスト樹脂12を注入し硬化し、更に半導体チップ11全体を絶縁するために封止樹脂13を印刷し硬化し、更に、半田ボール14をマウントしてすることで半導体集積回路装置9を得る。
【0006】
次に、従来のフィルムキャリア10及び半導体の材料構成について説明する。上記絶縁フィルム1はポリイミド樹脂等に代表される耐熱性熱硬化型フィルム樹脂であり、接着剤層17は絶縁性、耐熱性と密着性を重視したエポキシ樹脂或いはポリイミド等を主成分とする熱硬化型液状樹脂が採用されている。また、前記の樹脂はフィルムキャリア1のコア絶縁材として、例えばガラスクロス等にエポキシ樹脂或いはポリイミド樹脂を含侵した絶縁材や、熱硬化型ポリイミドフイルム等使用され、ソルダーレジスト樹脂8の主成分も感光性エポキシ熱硬化ポリイミド樹脂である。又封止樹脂、又はその他接着剤用の材料の樹脂は、例えば同じエポキシ系であっても、用途に合わせた組成になっており、全ての有機物質が異なった組成である。
【0007】
上記に示すように、半導体集積回路装置9に使われる有機系樹脂素材は主成分が多種類にわたるため、使用済み半導体集積回路装置9の廃棄処分の方法としては、現状、埋め立て或いは焼却等が主に行われる。何れの廃棄方法も地球の環境保全のコンセプトには対応していない。埋め立てでは、使用している金属やその他薬品の土壌汚染が考えられる。また、焼却では、地球温暖化へ最大の影響があるといわれている二酸化炭素とオゾン層破壊物質であるハロゲン化物の放出が考えられ、更に、ダイオキシンや酸性雨の原因物質の放出も懸念される。現在を含め今後、半導体の使用量は増大し、埋め立てや焼却を前提とした樹脂の設計及び使用は環境破壊につながる問題となる。
【0008】
【発明が解決しようとする課題】
本発明は、従来のサブストレートのコア基材1と、アンダーフィル用接着材17と、ソルダーレジスト8と、封止樹脂13と、ポティング樹脂12に新機能としてのリサイクルを可能とする構成と製造方法を提供する。
【0009】
又環境保全を考えた軽薄短小に対応する高性能なフィルムキャリアと、半導体集積回路装置と、その製造方法を提供することを課題とした。
【0010】
【課題を解決するための手段】
本発明の請求項1に係る発明は、サブストレートと、前記サブストレートの片面或いは両面に導通孔を介して形成された配線パターンと、前記サブストレートの一方の面に形成されたアンダーフィル層と、前記サブストレートの他方の面に形成されたソルダーレジスト層と、前記アンダーフィル層に形成され、前記配線パターンに達する半導体チップ実装用ビアと、前記ソルダーレジスト層に形成され、前記配線パターンに達する半田ボールマウントホールと、前記アンダーフィル層上に実装されたバンプ付き半導体チップと、前記半導体チップを封止する封止樹脂層と、前記半田ボールマウントホールに形成された半田ボールから構成される半導体集積回路装置において、前記サブストレート、前記アンダーフィル層、前記ソルダーレジスト層及び封止樹脂層が、同一組成の熱可塑性樹脂フィルムから形成されることを特徴とする半導体集積回路装置である。
【0014】
また、本発明の請求項2に係る発明は、
(a)サブストレートの片面或いは両面に導通孔を介して配線パターンを形成する工程と、
(b)前記サブストレートの一方の面にアンダーフィル用接着剤フィルム、前記サブストレートの他方の面にソルダーレジスト用樹脂フィルムをそれぞれラミネートすることによりアンダーフィル層及びソルダーレジスト層を形成する工程と、
(c)前記アンダーフィル層に、前記配線パターンに達する半導体チップ実装用ビアを形成する工程と、
(d)前記ソルダーレジスト層に、前記配線パターンに達する半田ボールマウントホールを形成する工程と、
(e)バンプ付き半導体チップのバンプを前記半導体チップ実装用ビアの位置に合わせてマウントし、前記マウントしたバンプ付き半導体チップと前記配線パターンを接合する工程と、
(f)前記半導体チップに封止樹脂フィルムをラミネートすることにより樹脂封止層を形成する工程と、
(e)半田ボールマウントホールの位置に合わせて半田ボールをマウントし、前記マウントした半田をリフローする工程とを有し、
前記サブストレート、前記アンダーフィル用接着剤フィルム、前記ソルダーレジスト用樹脂フィルム及び前記封止樹脂フィルムは、同一組成の熱可塑性樹脂フィルムからなることを特徴とする半導体集積回路装置の製造方法である。
【0015】
【作用】
従って、請求項1、と、請求項2に対応する発明は以上のような手段を講じたことにより、半導体装置に使用されるコア基材、アンダーフィル用接着材と、ソルダーレジスト材と、封止樹脂材が同じ組成の熱可塑樹脂となり、有機樹脂素材が全て同じ樹脂組成の半導体集積回路装置およびその製造方法となる。
【0016】
このため、従来、数種類の組成の耐熱性熱硬化樹脂を使用する半導体装置であったため、埋め立てや焼却処分としていた廃棄方法を、組成を統一した熱可塑樹脂を使用したことで、半導体チップ本体と、金属類と、樹脂を分離し回収して、再利用出来る半導体集積回路装置を形成できる。
【0017】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。図1は本発明の一実施形態に係る半導体集積回路装置の構成を示す断面模式図であり、この半導体集積回路装置は、巻き取り自由な耐熱性熱可塑絶縁性樹脂コアフィルム1の両面に銅箔層2と銅箔3を有し、コアフィルム1両端の長手方向に沿ってスプロケットホール4が形成され、両端のスプロケットホール4間には、フィルム1の両面の導体層2,3に互いに導通孔7を介した電気的に接続された配線パターン用銅箔15、16を備えた構造となっている。
【0018】
次に図2は本発明の半導体集積回路装置の製造方法を示す工程図である。(a)に示す、両面の配線パターン用銅箔2と3が接続される導通孔用孔6には、従来工法と同様に電解銅めっきによる導通層7を形成して導通処理が施される。
【0019】
次に(b)に示す、従来工法と同様に両面の銅箔層2と3をエッチングにて配線パターン15と16を形成し、フォトソルダーレジストを印刷、硬化、露光、現像の工程を経て、所望の絶縁層8を形成し、半導体サブストレート(フイルムキャリア)10とする。
【0020】
次に(c)に示す、半導体サブストレート10上の半導体チップ11を実装する側に、巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム1と同組成のフィルムを真空ラミネートしアンダーフィル層12を形成し、また、半田ボール14をマウントする側に巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム1と同組成のフィルムを真空ラミネートしソルダーレジスト層8を形成し、所望する位置にレーザー等を照射して所望の径で半導体チップ実装用ビア19と半田ボールマウントホール18を形成し、更に、プラズマ洗浄機等を用いてレーザー加工の際に発生したスミアの除去を行う。
【0021】
次に(d)に示す、半導体チップ21をマウントし、実装することで半導体集積回路装置を形成する。次に半導体チップを絶縁する目的で巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム1と同組成のフィルムを真空ラミネートし封止樹脂層13を形成し、(e)に示す、更に半田ボール14を他方の配線パターン上にマウントして半導体集積回路装置を完成させる。
【0022】
尚、上記巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルムに使用される樹脂組成としては、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリエーテルイミド、ポリサルフォン、ポリフェニレンサルファイド等の高耐熱性熱可塑樹脂が挙げられる。ガラス転移温度Tgが175℃〜以上の樹脂を選択した。
【0023】
また、使用するレーザー孔明け加工装置は炭酸ガスレーザー、YAGレーザーやエキシマレーザー等が挙げられる。
【0024】
このようにして、サブストレートの基材、接着剤、ソルダーレジストと封止樹脂が同一組成耐熱性熱可塑樹脂フィルムより形成されることで、有機樹脂材料のリサイクルが可能となる半導体集積回路装置を形成することが可能となる。本発明はその要旨を逸脱しない範囲で種々変形して実施できる。また、両面銅張板及び片面銅張板の何れにも実施できる。
【0025】
【実施例】
<実施例1>
次に、本発明の具体的実施例を図3(a)〜(e)により説明する。
【0026】
まず(a)に示す、50μmの厚みを有する耐熱性熱可塑絶縁性液晶ポリマーフィルム1の両面に12μmの厚みを有する電解銅箔2、3がラミネートされた両面銅張積層板にスプロケットホール4が打抜き形成した。
【0027】
次に図3(b)に示すように、両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を施し銅箔の所定位置に80μmφの開口部5が形成した。次に、開口部5が形成された銅箔3をマスクにしてUV−YAGレーザーを照射し、フィルムにレーザー孔明け加工を行い導通孔6を形成した。
【0028】
次に(c)に示す、上記導通孔にデスミアとダイレクトプレーティング等の銅めっき前処理を施した後、電解銅めっきで所望のめっきを施した。引き続いて、めっきを施した両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を行って、所望の配線パターニングを形成し、インターポーザーとした。
【0029】
次に(d)に示す、上記インターポーザー上の半導体チップを実装する側に、巻き取り自由な耐熱性熱可塑絶縁性液晶ポリマーフィルム1と同組成のフィルムを所望の厚みに340℃で真空ラミネートし、アンダーフィル層12を形成し、また、半田ボールをマウントする側に巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルム1と同組成のフィルムを所望の膜厚に340℃で真空ラミネートし、ソルダーレジスト層8を形成し、所望する位置にレーザー等を照射して所望の径で半導体チップ実装用ビア19と半田ボールマウントホール18を形成し、更に、プラズマ洗浄機等を用いてレーザー加工の際に発生したスミアを除去した。
【0030】
次に(e)に示す、上記インターポーザーの半導体チップ11を実装する側にチップを実装し、次にそのチップの上から巻き取り自由な耐熱性熱可塑絶縁性液晶ポリマーフィルム1と同組成のフィルムを所望の厚みに340℃で真空ラミネートし、封止樹脂層13を形成した。
【0031】
上記封止樹脂層を形成した半導体集積回路装置に半田ボール14をマウント、リフローと裁断して半導体集積回路装置9を完成した。
【0032】
上記半導体集積回路装置を巻き取り自由な耐熱性熱可塑絶縁性樹脂フィルムの融点より高温、350度付近より流動しはじめ徐々に加熱して樹脂を溶解し、樹脂をチップと金属配線より分離した。
【0033】
【発明の効果】
以上説明したように本発明によれば、サブストレートに使用するコアフィルム、アンダーフィル用接着材と、ソルダーレジスト材と、封止樹脂材に、同一の組成の熱可塑絶縁性樹脂フィルムを使用することでリサイクル可能な半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るフイルムキャリアを用いた半導体集積回路装置の構成を示す側断面模式図。
【図2】本発明のフイルムキャリアを用いた半導体回路装置の製造工程図。
【図3】本発明のフイルムキャリアを用いた半導体回路装置の一実施例を説明する製造工程図。
【図4】従来のフイルムキャリアを用いた半導体回路装置の製造工程図。
【符号の説明】
1…熱可塑絶縁性コアフィルム
2…銅箔(導体)層
3…銅箔(導体)層
4…スプロケット穴
5…導通孔用開口部
6…導通孔用孔
7…銅めっき(による導通孔)層
8…可塑絶縁性ソルダーレジスト用フィルム
9…半導体集積回路装置
10…半導体用サブストレート(フイルムキャリア)
11…半導体チップ
12…熱可塑絶縁性アンダーフィル樹脂用(ポッテイング樹脂)
13…熱可塑絶縁性封止樹脂
14…半田ボール
15…配線パターン
16…配線パターン
17…接着剤
18…半田ボールマウントホール
19…半導体チップ実装用ビア
Claims (2)
- サブストレートと、前記サブストレートの片面或いは両面に導通孔を介して形成された配線パターンと、前記サブストレートの一方の面に形成されたアンダーフィル層と、前記サブストレートの他方の面に形成されたソルダーレジスト層と、前記アンダーフィル層に形成され、前記配線パターンに達する半導体チップ実装用ビアと、前記ソルダーレジスト層に形成され、前記配線パターンに達する半田ボールマウントホールと、前記アンダーフィル層上に実装されたバンプ付き半導体チップと、前記半導体チップを封止する封止樹脂層と、前記半田ボールマウントホールに形成された半田ボールから構成される半導体集積回路装置において、
前記サブストレート、前記アンダーフィル層、前記ソルダーレジスト層及び封止樹脂層が、同一組成の熱可塑性樹脂フィルムから形成されることを特徴とする半導体集積回路装置。 - (a)サブストレートの片面或いは両面に導通孔を介して配線パターンを形成する工程と、
(b)前記サブストレートの一方の面にアンダーフィル用接着剤フィルム、前記サブストレートの他方の面にソルダーレジスト用樹脂フィルムをそれぞれラミネートすることによりアンダーフィル層及びソルダーレジスト層を形成する工程と、
(c)前記アンダーフィル層に、前記配線パターンに達する半導体チップ実装用ビアを形成する工程と、
(d)前記ソルダーレジスト層に、前記配線パターンに達する半田ボールマウントホールを形成する工程と、
(e)バンプ付き半導体チップのバンプを前記半導体チップ実装用ビアの位置に合わせてマウントし、前記マウントしたバンプ付き半導体チップと前記配線パターンを接合する工程と、
(f)前記半導体チップに封止樹脂フィルムをラミネートすることにより樹脂封止層を形成する工程と、
(e)半田ボールマウントホールの位置に合わせて半田ボールをマウントし、前記マウントした半田をリフローする工程とを有し、
前記サブストレート、前記アンダーフィル用接着剤フィルム、前記ソルダーレジスト用樹脂フィルム及び前記封止樹脂フィルムは、同一組成の熱可塑性樹脂フィルムからなることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001327716A JP3818124B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001327716A JP3818124B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体集積回路装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133483A JP2003133483A (ja) | 2003-05-09 |
JP3818124B2 true JP3818124B2 (ja) | 2006-09-06 |
Family
ID=19143902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001327716A Expired - Fee Related JP3818124B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3818124B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5064288B2 (ja) * | 2008-04-15 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US8114712B1 (en) * | 2010-12-22 | 2012-02-14 | General Electric Company | Method for fabricating a semiconductor device package |
KR102028870B1 (ko) * | 2016-09-08 | 2019-10-04 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 장치의 제조 방법 |
-
2001
- 2001-10-25 JP JP2001327716A patent/JP3818124B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133483A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8238114B2 (en) | Printed wiring board and method for manufacturing same | |
KR100691662B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
US20060258053A1 (en) | Method for manufacturing electronic component-embedded printed circuit board | |
US20120018195A1 (en) | Printed circuit board | |
WO2007052674A1 (ja) | 半導体装置用多層プリント配線板及びその製造方法 | |
JP2008300636A (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
JP2012039090A (ja) | 半導体装置及びその製造方法 | |
TWI414224B (zh) | 雙面線路板之製作方法 | |
KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
JP2004031682A (ja) | プリント配線基板の製造方法 | |
KR101148735B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2000100985A (ja) | 半導体素子実装用基板およびその製造方法と用途 | |
JP3818124B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
KR20120120789A (ko) | 인쇄회로기판의 제조방법 | |
KR101222828B1 (ko) | 코어리스 기판의 제조방법 | |
JP2005340687A (ja) | 積層基板及びその製造方法、かかる積層基板を有する電子機器 | |
KR100674300B1 (ko) | 리지드-플렉시블 인쇄회로기판의 제조방법 | |
JP5533596B2 (ja) | プリント配線板の製造方法、プリント配線板及び電子機器 | |
JP2020017634A (ja) | 多層プリント配線板の製造方法、および多層プリント配線板 | |
KR100722637B1 (ko) | 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법 | |
JP2004266132A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
JP4736251B2 (ja) | フィルムキャリア及びその製造方法 | |
JP4359990B2 (ja) | フィルムキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |