JP3768239B2 - Apparatus and method for digital communication system - Google Patents
Apparatus and method for digital communication system Download PDFInfo
- Publication number
- JP3768239B2 JP3768239B2 JP52750796A JP52750796A JP3768239B2 JP 3768239 B2 JP3768239 B2 JP 3768239B2 JP 52750796 A JP52750796 A JP 52750796A JP 52750796 A JP52750796 A JP 52750796A JP 3768239 B2 JP3768239 B2 JP 3768239B2
- Authority
- JP
- Japan
- Prior art keywords
- time slots
- tcu
- column
- interface
- terminal connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0421—Circuit arrangements therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13104—Central control, computer control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13348—Channel/line reservation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
発明の分野
この発明は、その中の制御データと交換データが資源要求可能な論理インターフェイスを含む接続リンク上で送られるデータの交換とデータのマルチプレクシング/デマルチプレクシングを備えた交換装置による、時分割多重化を使用したディジタル通信システム内のマルチプレクシングおよび/またはデマルチプレクシングに関係する装置と、関係する方法に関する。
この発明はまた、チャネルのマルチプレクシングおよび/またはデマルチプレクシングの制御手段を含んでなる交換装置に関する。更にこの発明は、こうした交換装置を含んでなる通信システムに関する。
従来の技術
同期通信システムにおいて、多数の通信チャネル上の情報を一つの通信チャネルに集中し、また一つの通信チャネル上の情報を多数の通信チャネルにそれぞれ分散することを意味する、マルチプレクシングおよび/またはデマルチプレクシング用の装置を使用することがよく知られている。
US−A−4630261は、先着順にメッセージを記憶し情報を信号で表示するためのバッファを含んでなる信号集中機(マルチプレクサ)を示す。この装置において、情報の表示が最優先を与えられ、一方、生成された音声パケットは、この音声パケットが新しく生成されたか否かによって、より低い優先度を与えられる。更に、低速の音声帯域データが、もう一つの優先度を与えられ、ディジタルデータパケットが、なおもう一つの優先度を与えられる。バッファ内の諸入力は、優先度レベル、識別、バッファ内の位置などを示す参照テーブル内に収められている。もう一つのテーブルは、特定のスピーチ源からのメッセージが、いつこのバッファから出たかの時間の記録を含んでなる。優先アルゴリズムを走らせるコントローラを通じて、テーブルの内容およびバッファからのシーケンス入力は、優先度順に、通信チャネルに転送するために使用される。最高優先度の入力は、先入れ先出しの原則により送信され、それから、より低い優先度の入力が続く。
こうして、優先度アルゴリズムを通じて、データが、共通通信チャネルにシフトアウトされる。
WO 93/25031は、同期ディジタル通信システムの中の弾性的バッファメモリの充填レート(fill rate)の監視について述べている。そこに開示される発明の目的は、既知のシステムよりも少ないハードウェアを使用して、複数のチャネルのフィルレートを監視可能にすることである。複数のチャネルの間で共用する一つの監視ユニット内で、同一の階層レベルの二つまたはそれ以上のチャネルのフィルレートが時分割ベースで監視されるように、充填レート監視用の時分割アーキテクチュアを採用することにより、これは基本的に達成される。
しかしながら、これらの引用文献は、いずれも、チャネル上の資源を有効な方法で使用する、ディジタル通信システム内のマルチプレクスおよび/またはデマルチプレクス用の装置を開示していない。更に、資源が効率的に使用されるような方法で、複数の送信システムを接続することは困難である。その上、そこに接続できるのは、装置がそのために特別に設計された送信システムだけである。
発明の要約
ディジタル通信システム内の複数のチャネルの最適なマルチプレクスおよび/またはデマルチプレクスを供給するための装置と方法をそれぞれ提供することは、この発明の一つの目的である。また、ディジタル交換装置内のマルチプレクスおよび/またはデマルチプレクスを含んでなる装置であって、資源、すなわちタイムスロットをできるだけ効率的に使用する手段である装置を、提供することもこの発明の一つの目的である。
更にまた、ディジタル交換装置内のマルチプレクスおよび/またはデマルチプレクス用装置を、異なったフレームベースの送信システム、特に2メガビットまたは1.5メガビット送信システムをもそこに接続でき、特に最も効率的な仕方で資源を使用するように、提供することが、この発明の一つの目的である。
更に、マルチプレクスおよび/またはデマルチプレクスの制御手段を含んでなる交換装置を、複数のチャネルまたはタイムスロットが効果的に使用できるように提供することも、この発明の一つの目的である。この発明のもう一つの目的は、特に、マルチプレクス/デマルチプレクス制御手段付きの交換装置を、資源の最適使用のもとにそこに接続できるように、また一層特に、限られた数の所与の送信システムのためだけの設計ではなく、種々のフレームベースの送信システムがそこに接続できるようにして、大きなフレキシビリティを提供することである。
この発明のもう一つの目的は、こうした交換装置を含んでなる通信システムを提供することである。
これらは他の目的と同様に、データ交換用の第1交換手段が、第1端末接続リンク経由で、データのマルチプレクスおよび/またはデマルチプレクス用の多数の第2データ交換手段に接続されている装置を通じて、それぞれ達成される。
第1端末接続リンクは、第1インターフェイスを含んでなる。一つのインターフェイスは、行および列に配列された多数のタイムスロットを含んでなる。第2交換手段に関する接続は、第1および第2のインターフェイスを含んでなり得る第2端末接続リンクにより、供給される。第1端末接続リンク上の第1インターフェイス上に資源を供給するための手段が提供される。(少なくとも一つの)第1の機能性のための資源は、インターフェイスの列に基づいて保存され、第2の機能性のための資源の保存は、タイムスロットの保存に基づいている。
これらの目的はまた、これらの機能性、すなわち、これらが意図された使用目的に基づく資源の供給を備えていて、マルチプレクスおよび/またはデマルチプレクス制御手段を含んでなる交換装置を通じて達成される。ここで、第1機能性として、第1交換手段に接続するインターフェイスのタイムスロットがその中に分割される列に基づいて保存が行われ、第二機能性として、複数のタイムスロットに基づいて保存が行われる。
一つのインターフェイスは、そのインターフェイス中のタイムスロット当たりの所与のビット数について、フレーム当たりの所与の数のタイムスロット(および、恐らくは、ビット数の残余も)を含んでなる。このインターフェイスは、更に、タイムスロットの所与の数の行および列に分解され、結局、多数の特別のタイムスロットが追加される。
一般に3種類のタイムスロット、すなわち、いわゆる基礎的タイムスロット(BTS)、制御タイムスロット(CTS)、データタイムスロット(DTS)がある。基礎的タイムスロットは、主としてフレーム制御のために使用され、フレーム内でのそれらの位置は、固定されている。制御タイムスロットはデータパケット制御のために使用され、データタイムスロットはデータ交換のために使用される。端末接続リンク上の情報を理解し転送するために、論理インターフェイスの概念が使用される。これらは、マッピングとアロケーションを受ける。アロケーションは、データタイムスロットまたは制御タイムスロットとして、一つのインターフェイス上の一つのタイムスロットを定義することを意味し、マッピングは、一つのインターフェイス内の一つのタイムスロットを、他のインターフェイスの一つのタイムスロットに接続することを意味する。端末接続リンク内で資源を供給する手段、すなわち、マルチプレクスおよび/またはデマルチプレクスを制御する手段は、マッピングおよびアロケーションの機能性を含んでなり、上記のように、これは、必要とされる資源の機能性により、(少なくとも)第1および第2の予約を提供する。
【図面の簡単な説明】
この発明は、以下に添付図面を参照して、非制限的な方法で更に説明される。
図1
一つの第1交換手段により、多数の第2交換手段を接続する、端末結合リンクを図解する。
図2
端末接続ユニットへ直接に接続する任意送信システムの接続を示す。
図3
第2インターフェイスのフレームを示す。
図4
第1インターフェイスのフレームを示す。
図5
第1および第2の交換手段内のアロケーション記憶装置とマップ記憶装置の配置を示す。
図6
制御タイムスロットのアロケーションを示す。
発明の詳細な説明
これからこの発明を特定の実施例を参照しながら説明するが、その中で一つのスイッチUSは、原則として、二つの交換手段を含んでなる。この実施例で第1交換手段USCは、データ交換の責任がある。第2交換手段は、多数の端末接続ユニットTCUを有する回路を含んでなり、データのマルチプレクスおよび/またはデマルチプレクスを供給する。交換装置は、制御、作動、保守の機能に使用されるスイッチ制御パケット回路網(USC PN)、および交換データの責任を負う回路を含んでなる。図1に、二つの端末接続ユニットTCU−1、TCU−2を含んでなる第2交換手段が、カスケードに接続されている様子を図示する。第1の端末接続ユニットTCU−1は第1の交換手段USCに接続され、USCは、第1の端末接続リンクであるUSCリンク上で、交換コアを形成すると言える。端末接続ユニットTCU−1とTCU−2は、第2の端末接続リンクであるTCUリンク(ここではTCL−2)により相互接続されている。図から理解されるように、多数の端末ユニットTU(nは各相当番号を示す)が、それぞれの端末接続ユニットTCU−1、TCU−2に接続されている。端末ユニットTUを端末接続ユニットTCUに接続するために、第2の端末接続リンクであるTCUリンクもここに使用され、TCL−1と名付けられている。端末接続ユニットTCU−1とTCU−2は、デバイスプロセッサDPと通信する。デバイスプロセッサDPと通信するために、内部の第2端末接続リンクTCL−3が使用される。図1に略図で示すように、多数の端末接続ユニットが、この実施例による第1交換手段すなわちスイッチコアに接続できる。この発明の範囲内において、端末ユニットTUをスイッチコアUSCに直結することも可能であるか、これは図中に図示されていない。スイッチコアUSCに接続する第1端末接続ユニットTCU−1に対して、多数の端末接続ユニットを更に接続することができ、一方これらの端末接続ユニットは、第2端末接続リンクTCL−2を経由して、他の端末接続ユニットは、上記のようにカスケード接続できる。更に(図示されてないが)各端末接続ユニットTCUへ、上記のようにTCL−1を経由して、多数の端末ユニットTUを接続できる。一方、各端末接続ユニットTCUは、内部のTCUリンク(TCL−3)上で、一つまたはそれ以上のデバイスプロセッサDPと通信できる。例えば冗長性が適用されれば、一つのTCU内に二つ以上のデバイスプロセッサが存在する。端末ユニットTUへ、送信システムを接続できる。図2に対称的に図示するように、代わりの実施例においては、それらはまた、端末接続ユニットへ直接に接続することもできる。送信システムの接続については、更に後述する。
端末ユニットTUはまた、デバイスプロセッサDP(図示せず)を含んでなり得る。
TCUリンクとUSCリンクの各端末接続リンクは、インターフェイスまたは論理的インターフェイスを含んでなる。これらを通じて、端末接続リンク上の情報が転送されるようになっている。第1の端末接続リンクであるUSCリンクは、第1交換手段、すなわち、この場合ではスイッチコアに接続して、インターフェイスを形成し、また、第2の端末接続リンクであるTCUは、これから更に議論される実施例において、この端末接続ユニットリンクであるTCUリンク(TCL−1、TCL−2、TCL−3)によって、前記第1のインターフェイスと異なるか、または異ならない、少なくとも一つのインターフェイスを含んでなる。
以下に、二つの特定のインターフェイスを含んでなる実施例を議論する。しかしながら、これらは単に例示の目的のために与えられるのであり、多数の他の代案がもちろん可能である。
図2は、送信システムが、端末接続ユニットTCUに直結した実施例を示す。その時TCUは、如何にして送信システムがそのタイムスロットをインターフェイス内に割り当てるかを、(例えば読み取りを通じて、)発見できなければならない。ここでZは、スイッチまたは類似のものを示す。特定の実施例において、それはTCUであって、直結を提供する。
これから記述する二つのインターフェイスは、それぞれUSI2およびUSI4(第2インターフェイスおよび第1インターフェイス)と呼ばれる。USI2インターフェイス(第2インターフェイス)は、フレーム当たり113回のタイムスロットと、7ビットの剰余を含んでなる8.192Mb/sのインターフェイスである。USI4は、フレーム当たり2560回のタイムスロットを有する184.32Mb/sインターフェイスである。両方のタイムスロットにおいて、タイムスロット当たり9ビットである。両方のインターフェイスのフレームは、更に行および列に分割される。USI2インターフェイスは、12列で9行のタイムスロットと、5つの特別タイムスロットを有し、また、USI4インターフェイスは、284列で9行のタイムスロットと、4つの特別タイムスロットを有する。USI2インターフェイスとUSI4インターフェイスの一つのフレームが、図3と図4に、それぞれ描かれている。タイムスロットTSは、三つの異なった種類のタイムスロット、すなわち、基礎的タイムスロットBTS、制御タイムスロットCTS、データタイムスロットDTSに分割される。基礎的タイムスロットは、主としてフレーム制御の目的に使用され、フレーム内に固定的に配置されている、すなわち、フレーム内に固定した位置を与えられている。制御タイムスロットCTSは、パケットの制御に使用され、データタイムスロットは、データの交換に使用される。示された実施例において、端末接続ユニットTCUは、一つまたはそれ以上のデバイスプロセッサDPを備えているが、これについては更に後述する。デバイスプロセッサへの通信チャネルは、デバイスプロセッサインターフェイスDPIを含んでなり、後者はまた、デバイスプロセッサデータインターフェイスDPDIおよびデバイスプロセッサ制御インターフェイスDPCIを含んでなる。
DPDIは2チャネルDPDとD64(データ64キロビット)を含んでなる。DPCIを通じて、デバイスプロセッサは、USC PN制御パケット回路網上で情報を受信できる。送信は、制御時間スロットCTSを経由して、DPCI経由デバイスプロセッサ宛に行われる。デバイスプロセッサはまた、交換データ回路網と通信でき、このとき送信は、データタイムスロットDTS経由で提供される。その情報は、DPDI経由で、DPDまたはD64へ導入される。DPDとD64は、インターフェイス内の固定チャネルを含んでなる。DPDチャネルは、常時DTSB2タイムスロットへマップされ、またD64チャネルは、DTSB2タイムスロットへマップされる。
図3および図4は、USI2インターフェイスとUSI4インターフェイスのフレームをそれぞれ示す。なお、DTSBはデータタイムスロットのB(Data Time Slot B)のことであり、図3,4の記号Bは基礎的(Basic)タイムスロットのことである。記号がないフィールド(タイムスロット)、すなわち、空虚なフィールドは、タイムスロットが、データタイムスロットDTSまたは制御タイムスロットCTSとして割り当てできることを示す。図3において、7ビットの余剰は、Xの記号で示す。上記のように、DPDがDTSB1(1)内に、D64がDTSB2(2)内に割り当てられている。
インターフェイスUSI内のタイムスロットを決定するハードウェア回路は、アロケーションストアのASの記号で示される。アロケーションストアは、アロケーション設定用の端末でアクセス可能であり、また、USC PN、制御パケット回路網を経由して、中央処理装置ソフトウェアからアクセス可能である。
図5を参照して、これからアロケーションとマッピングを説明する。アロケーションは、データタイムスロットDTS、または制御タイムスロットCTSとして、インタフェイス内のタイムスロットの定義に関係する。アロケーションストアASは、送信方向でのタイムスロットの定義のために使用される。受信方向においては、データタイムスロットと制御タイムスロットは、ラインコーディングにより識別され、各タイムスロットは、データタイムスロットまたは制御タイムスロットとしてコードされる。アロケーションストアAS0、AS1、AS2、AS3、,....ASCは、第1交換手段中に、すなわち、この実施例においてはスイッチコアUSC中に配置される。さらにアロケーションストアASは、端末接続ユニットTCU中に配置されて、各TCUリンクのために一つのアロケーションストアASがあるようにされる。スイッチコアUSC中に、各USCリンクのために一つのアロケーションストアがある。
インタフェイスUSI中に、どのようにタイムスロットが割り当てられるかは、それぞれTCUリンクのカテゴリィによる。デバイスプロセッサ通信に使用されるTCUリンク上のインタフェイス内のタイムスロットのアロケーションは、ハードウェア中にハードコードされ、このアロケーションは中央処理装置ソフトウェアにより変更できない。端末ユニットTUへの接続のために使用されるTCUリンク上のインタフェイスのタイムスロットのアロケーションは、端末ユニットのバリアントごとにハードコードされる。一般に入力フレームと出力フレームの間にはフレームの遅延がある。これは、USCリンク上の出力フレーム(USI4)が、TCUリンク上の入力フレーム(USI2)に対して遅延することを意味する。同じことは他の方向の送信にも適用される。すなわち、TCUリンク上の出力フレーム(USI2)が、USCリンク上の入力フレーム(USI4)に対して遅延する。一般にマッピングアルゴリズム(一層詳細に後述する)がフレキシブルになればなるほどフレームの遅延が長くなる。
送信システムを終了しTCUリンク経由でTCUに接続する端末ユニットTUは、USI中にデータタイムスロットDTSを割り当てなければならず、送信システム中の各トラフィックチャネルについて一つのDTSを割り当てなければならない。もし端末ユニットTUがデバイスプロセッサDP(上述した)を含んでなるならば、DTSB1および/またはDTSB2もまた割り当てられなければならない。DTSの割り当ては他の方法でも実行できるが、DTSはUSI2フレーム上でできるだけ均等に拡散すべきである。アロケーション情報はスイッチ終了ユニットにより保持されるが、ここでは詳述しない。対応するTCUアロケーションストアは同一のアロケーションによりロードされなければならず、また、アロケーションストアASをロードできるために、TCUのCPソフトウェアは、端末ユニットTUのCPソフトウェアに、特定のアロケーションについて問い合わせなければならない。端末接続ユニットTCUのCPソフトウェアは、USCリンク上およびカスケード接続に使用されたTCUリンクのインターフェイス内のタイムスロットのアロケーションを決定する。
アロケーションは両方の方向において、全く同一である。すなわち、スイッチコアUSCへ向かっておよびスイッチコアUSCからそれぞれ同一である。
インタフェイスのタイムスロットのマッピングを決定するハードウェア回路は、ここにマッピングストアMSと呼ばれる。マッピングストアは、マッピングの設定のために端末によりアクセスされる。端末はCPソフトウェアからアクセス可能である。ここでマッピングにより、一つのインタフェイス内のデータタイムスロットDTSと他のインタフェイス内のデータタイムスロットDTSとの接続が理解される。マッピングストアは端末接続ユニット内に配置され、ここで端末接続ユニットごとに二つのマッピングストアが配置されているが、その一つはリンク方向XLへの交換が目的であり、もう一つは方向LXへ交換するためのリンクを目的にしている。マッピングは両方向で同一(アロケーションと同様)であり、すなわち二つのマッピングストアMSは同一情報を記憶している。マッピングは端末接続ユニットTCUのCPソフトウェアにより、制御されている。マップされてないすべてのタイムスロットはここで制御タイムスロットCTSとして割り当てられる。図3において、多数の端末接続ユニットTCUが一つまたはそれ以上の拡張ユニットEU0...EUnを含んでなるスイッチコアUSCに接続できる事実だけを示している。各拡張ユニット内に所定の数のアロケーションストアがあり、例えば第1拡張ユニットEU0内に4つのアロケーションストア、AS0、AS1、AS2、AS3がある。多数の端末ユニットTUが各端末接続ユニットTCUへ接続できることも図中に示されている。
続いて第1および第2交換手段を一層詳細に議論する。第1交換手段、すなわち図示の実施例ではスイッチコアUSCの記号で示したものが、データのストリーム上で実際の時間空間の交換作業を遂行する。スイッチコアUSCは、多数のアロケーションストアASを備えており、上記のように各USC入口について一つずつ備えている。図示の実施例においてアロケーションストアASは、前記のようにUSI4インタフェイスのために設計されている。これらはUSC CPソフトウェアにより所有されているが、しかしながら、USCリンク上のインタフェイスUSI4のアロケーションを決定するTCU内のアロケーションストアAS−LX内のTCU CPソフトウェアから、アロケーション情報をフェッチする必要がある。スイッチコアUSCは、インタフェイスUSI4からアクセスできるデバイスプロセッサと装置プロセッサ(図示せず)を含んでなる。冗長性が適用されれば、各々についてより多くあり得る。これはまたTCU内のデバイスプロセッサについても一般に適用できる。これらのデバイスプロセッサおよび装置プロセッサとの通信はUSCリンク上のタイムスロットを必要とし、従って第1USCリンク内の二つの基礎的タイムスロットが予約される。CPソフトウェアから変更できないハードウェア予約がある。デバイスプロセッサは主としてスイッチコアUSCの保守のために使用されるのに対して、一方設備プロセッサは交換装置の同期のために使用される。
端末接続ユニットTCUは、その主要機能として、端末ユニット(さらに後述する)とスイッチコアUSCの間のデータストリームをマルチプレクスおよび/またはマルチプレクスしなければならない。このマルチプレクスおよび/またはデマルチプレクスは、マッピングおよびアロケーションの機能により制御されるが、資源または制御手段供給用に備えられた手段としてこれらも参照される。この機能自体は、主として端末接続ユニットTCUのCPソフトウェア内にインプリメントされる。
端末接続ユニットTCUは、コア方向の前のユニットへTCUを接続するための一つの入口を有するが、もちろんこれはスイッチコアUSCに直結される最初の端末接続ユニットではない場合である。しかしながらこの入口は、第1の端末接続リンクUSI4のために設計されている。端末接続ユニットリンクの入口の数は、問題の端末接続ユニットの種類すなわちTCUバリアントによる。カスケード接続のために使用されるTCUリンクの入り口は、第1インターフェイスUSI4のために設計され、一方、端末ユニットTUへの接続のために使用されるTCUリンクの入り口は、第1および/または第2のインターフェイスのため、すなわち、USI4および/またはUSI2のために使用される。デバイスプロセッサの通信のために使用されるTCUリンクの入り口は、第2インターフェイスUSI2のために設計された実施例にだけ示される。各入り口は、送信方向におけるタイムスロットのアロケーションを決定するアロケーションストアASを含んでなる。
一つの端末接続ユニットは、一つの(冗長性ならば、それ以上の)デバイスプロセッサを備えていることは、図1の通りである。デバイスプロセッサDPは、USI2インターフェイスを経由してTCU内で内部的に接続されている。TCU内のデバイスプロセッサは、(本書内で前述したように)DPDチャネルのみを使用し、それはDTSB1内へマップされる。各デバイスプロセッサについて、一つの予約が必要である。図示の実施例によれば、この予約は、タイムスロットに基づいて行われるが、更に後述する。TCUリンク上で受信されるデータタイムスロットは、端末接続ユニット内の二つの先入れ先出しメモリ(FIFO)内で終了する。FIFOメモリの一つは、トラヒックタイムスロットのために使用され、もう一つのFIFOメモリは、複数のDTSBのために使用される。複数のDTSBが、上述のように一つまたはそれ以上のプロセッサを備えたユニットに、献げられる。しかしながら、更に一つのFIFOメモリが、制御パケット回路網の制御タイムスロットのために使用される。
データは、端末ユニットTUを経由して、交換装置へ挿入、および/または除去される。交換装置は、第1および第2の交換手段であるUSCと
TCUi,i=1.....nおよび端末ユニットを含んでなる交換構造を形成する。それは、スイッチ終了ユニット(図示なし)内で、二つの異なった形式をとって終了するが、その一つはUSI2を支持し、もう一つはUSI4を支持する。端末ユニットはまた、マッピングとアロケーションのユニットを含んでなり得る。端末ユニットと交換装置の間のインターフェイス内のタイムスロットのアロケーションは、スイッチ終了ユニット回路により与えられる。もし外部インターフェイス転送システムが端末ユニットに接続されれば、この端末システムも外部タイムスロットをインターフェイス(USI2)内へマップする必要がある。マッピングとアロケーションの機能から理解すると、端末ユニットのマッピングとアロケーションは、一つの定数(constant)を形成する、すなわち、それは前記のようにハードコード(hardcode)される。アロケーションストアASとマッピングストアMSを端末接続ユニットTCU内にロードできるようにするために、マッピングとアロケーションの機能は、このアロケーションについて通知されなければならない。端末ユニットは、列に基づく予約とタイムスロットに基づく予約の両方を通して、データタイムスロットDTSを要求できる。列に基づく予約とタイムスロットに基づく予約については、後述する。
USCリンクごとに一つのスイッチストア(図示せず)がある。従ってUSCリンクからの連続したTSはスイッチストア内の連続した位置に記憶される。タイムスロットの位置の番号付けは拡張ユニット0(EU0)の第1USCリンクからスタートする。
USI4はUSCリンク上で使用されるので、スイッチストアは2560TSを記憶できる。各スイッチストア位置は、多数の位置に対応する。この意味は、EU0上の第1リンクが0から2559までの多数の位置を「所有し」、第2リンクが2560から5119までの多数の位置を「所有する」などである。
あるユーザのためにUSCリンク上でタイムスロットのマッピングとアロケーションが実行されるとすぐに、その特定ユーザにどのポジションが割り当てられるかが知られる。
以下に、交換装置のマッピングとアロケーションのアルゴリズムをさらに議論する。スイッチにおけるマッピングとアロケーションは、原則として3つのサブ機能すなわちマッピングとアロケーションのデータの予約、ロード、リリースを含んでなる。マッピングとアロケーションのデータのロードは、あるユニットが作動を開始される時に実行される。それからマッピングとアロケーションのデータは、作用されたマッピングストアとアロケーションストアへロードされる。マッピングとアロケーションのデータのリリースは、あるユニットが切断されているときに実行される。マッピングとアロケーションのデータがリリースされ、また関係のあるマッピングストアとアロケーションストアが再格納される。ロードとリリースの機能はここではこれ以上説明しないが、その理由は、この発明に関係あるのは、ユニットが送信システムのための資源および/またはデバイスプロセッサのための資源を要求するときに、マッピングおよびアロケーションのデータの予約サブ機能中で実行される一つのアルゴリズムを含んでなるマッピングとアロケーションデータの予約であるからである。後にマッピングストアおよびアロケーションストア中にロードされるであろうマッピングおよびアロケーションのデータの形成において、このアルゴリズムはアクティブである。
この発明によるマッピングおよびアロケーションデータの予約機能は、端末接続リンク上の資源を要求するための二つのアルゴリズム、すなわち列に基づく予約と、タイムスロットに基づく予約を提供する。列に基づく予約はトラフィックチャネルのために使用され、一方タイムスロットに基づく予約はデバイスプロセッサチャネルのために使用される。
あるユニット(たとえば端末ユニットTU)がデータタイムスロットのために列に基づく要求をすると、列全体がその特定ユニットのために予約される。予約される列の数は要求されるデータタイムスロットの数による。一方あるユニットがデータタイムスロットのためにタイムスロットに基づく要求をすると、休止しているタイムスロットや、またあるとすれば、ある列内で、タイムスロットを使用済みの予約のために予約したタイムスロットが、予約される。この列内のデータタイムスロットは一つのユニットまたは多数の異なったユニットに所属し得る。
以下に列に基づく予約をさらに説明する。列に基づく予約は、たとえば送信システムのデータタイムスロットのために使用される。この発明によれば、たとえば1から2547までの64Kb/sチャネルに変化し得る任意の送信システムを処理できる。この発明は64Kb/sチャネルを有するシステムに応用できる。しかしながら、原則としてそれは、多数の条件、たとえば複数のフレームが同期すること、即ち、同時に存在することなどの要件が満たされれば、他の送信システムにも応用できる。
ここに説明する特定の実施例において、USI4インタフェイスはUSCリンク上で使用される。このインタフェイスのフレームは一列内に9個の割付可能なタイムスロットを含んでなり、283の予約可能な列を有する。列に基づく予約のために、USI4フレームが複数の領域に分割される。要求されたデータタイムスロットを、9すなわち一列内の割付可能なタイムスロット数により分割することにより、領域の数が与えられる。インタフェイス内の予約可能な列の数、すなわちここでは283は、必要とされる領域の数で割られ、こうして領域内の列の数が与えられる。それから残りの列が、残った領域を形成するフレームの端部で一括される。要求を作るためのユニットとして、各領域に一列が予約されるが、ただし要求が拒絶された場合は別であり、これは後述する。
32チャネルを有する2Mbit/s送信システムが一つの端末ユニットに接続された例により、これから説明する。32のタイムスロットがあるので9で割って3.55の領域が与えられる。この数字を四捨五入して4領域が与えられる。
領域ごとの列の数を設定するために、283列を4領域で割ると、領域当たり70.75列が与えられる。この数字を四捨五入して領域当たり70列が与えられ残りの領域の3列は最後からの列の数283、282、281である。この数字はまた最大で70個の2Mb/s送信システムをUSCリンクに接続できることを示す。
このアルゴリズムはそれから第1領域内の第1の空いた列の探索からスタートし、その後第2領域内の対応する列を発見するために70列のジャンプをする。それから同様に第3列、第4列などに行う。第2、第3または第4領域で対応する列が占有されていればこの手順は再スタートされる。これは第1領域すなわち領域1内の次の空いた列が選択されることを意味する。手順が再スタートされるのは、等距離に位置する列を得て最適な列の代替的および/または将来の予約をなす予約された列の構造を生成するのが大きな目的だからである。これらの列はコラム交換を遂行するために有利に等距離になっている。もし等距離の列を要求することができなければ、各領域の第1の空いた列が予約され、これはシフトされた列と呼ばれる。もしいわゆるシフトされた列も予約できなければ、要求はここで拒絶される。
もし要求されたデータタイムスロット数が(この場合)9の倍数でなければ、多数のタイムスロットが残るであろう。これらは上記のように制御タイムスロットとして割り当てられる。2Mb/s送信システムについて4つのタイムスロットが制御タイムスロットとして割り当てられるが、その理由は4列x9のタイムスロットは36タイムスロットに等しく、そして36タイムスロットから32タイムスロットを引けば4タイムスロットに等しいからである。それからこれらの制御タイムスロットCTSは、図6に見えるように、予約された列の最後の領域に割り当てられる。制御タイムスロットCTSはこの方法で割り当てられるが、その目的は端末接続ユニットのFIFOメモリ内のアンダフローまたはオーバーフローの危険を除去することである。とりわけ列の予約は、たとえばマッピングおよびアロケーションのデータを記憶装置にロードする際に、またユーザが完全な列を交換することを望むときに、有利な予約方法を提供する。
これからタイムスロットに基づく予約をさらに説明する。タイムスロットに基づく予約は、ここではデバイスプロセッサへの通信チャネルを含んでなるデバイスプロセッサチャネルすなわちDPチャネルのために使用される。デバイスプロセッサインタフェイスDPIは、デバイスプロセッサデータインタフェイスDPDIおよびデバイスプロセッサ制御インタフェイスDPCIを含んでなる。デバイスプロセッサデータインタフェイスDPDIは前述のように、二つのデバイスプロセッサチャネル、DPDおよびD64を供給する。一つのユニットはチャネルのいずれか一つまたは両方を使用できる。DPDチャネルはUSIフレームの中のDTSB1タイムスロットの中にマップされ、D64チャネルはDTSB2タイムスロットの中へマップされる。もしDTSBが使用されなければそれは制御タイムスロットCTSとして割り付けられる。
タイムスロットに基づく予約は、最後の列、ここで説明する実施例においては列番号283からスタートする。283は素数なので、1個または283個の列を予約しなければならない時を例外として、それ以外は列283がトラフィックチャネルとして予約されることは決してない。トラフィックチャネル用として使用される列の数は、接続される単数または複数の特定のシステムによる。2Mbit/s送信システムの場合は、3つの列すなわち列番号283、282、281は、列に基づく予約のために決して使用されない。タイムスロットに基づく予約アルゴリズムは、残りの領域すなわち残った列の使用をインタフェイスのフレーム上に均一に列を展開するため、また列に基づく予約の影響を最小化するため、また異なったタイプの通信システムを同一のUSCリンクに接続できることを考慮に入れるために使用するため、これらの使用の妥協を形成すると言うことができる。
タイムスロットに基づく予約のアルゴリズムは、タイムスロットに基づいて予約されている列があるかどうかをチェックすることからスタートする。もしタイムスロットに基づいて予約された列が一つもなければ、列283が選ばれ、タイムスロットの要求された数がデータタイムスロットとして割り当てられる。反対にもしタイムスロットに基づいて予約された列があれば、これらの列がチェックされ、そしていずれかの列に充分に空いたタイムスロットがあれば、これらが予約されデータタイムスロットとして割り当てられる。
しかしながら、もし充分な数の空いたタイムスロットがなければ、新しい列を予約しなければならない。最後に接続された送信システムのための残りの領域がチェックされ、そして第1の空いた列が選ばれ、タイムスロットの要求された数がデータタイムスロットDTSとして割り当てられる。
しかしながら残りの領域に空いた列が一つもなければ、タイムスロットの要求された数に基づく計算を、最後に接続された送信システムについて行わなければならない。この計算は、上記した列に基づく予約のために行われた計算に実質的に対応する。要求されたタイムスロットの数はこうして領域の数を与える9で割られ、列の数は領域の数で割られ、こうして領域当たりの列の数が与えられる。タイムスロットに基づく予約により、最後の領域内の最後の行が最初にチェックされる。もしこの列が占有されていれば、最後から2番目の領域内の対応する列がチェックされるなどして、一つの空いた列が発見されるまで続けられるか、または全ての領域がチェックされるまで続けられる。もし全ての領域をチェックしてしまった場合は、アルゴリズムは最後の領域内の終わりから2番目の列から再びスタートし、一つの空いた列が発見されるなどするまで、上記の手順を繰り返す。空いた列を一つも発見できなければ、要求が拒絶される。
この発明によれば、スイッチコアを接続するリンク上のインタフェイス内の資源が、一つまたはそれ以上の送信システムのために最適に使用され得る。今日32及び24チャネルシステム(2Mbit/s及び1.5Mbit/s)のみが存在するが、しかしこの発明によれば、たとえば他の種類の送信システムまたは将来の送信システムを接続することも可能であろう。Field of Invention
The invention relates to time division multiplexing by means of exchange equipment with exchange of data and data multiplexing / demultiplexing, wherein control data and exchange data therein are sent over a connection link comprising a logical interface capable of requesting resources. The present invention relates to apparatus and methods related to multiplexing and / or demultiplexing in a digital communication system using.
The invention also relates to a switching device comprising means for controlling channel multiplexing and / or demultiplexing. The invention further relates to a communication system comprising such an exchange device.
Conventional technology
In a synchronous communication system, multiplexing and / or demultiplexing means that information on multiple communication channels is concentrated in one communication channel, and information on one communication channel is distributed to multiple communication channels. It is well known to use devices for cussing.
US-A-4630261 shows a signal concentrator (multiplexer) comprising a buffer for storing messages and displaying information as signals on a first-come-first-served basis. In this device, the display of information is given the highest priority, while the generated voice packet is given a lower priority depending on whether or not this voice packet is newly generated. In addition, low speed voice band data is given another priority, and digital data packets are given another priority. The inputs in the buffer are stored in a look-up table that shows priority levels, identification, position in the buffer, and so on. Another table contains a record of when messages from a particular speech source came out of this buffer. Through the controller running the priority algorithm, the contents of the table and the sequence input from the buffer are used to transfer to the communication channel in order of priority. Highest priority inputs are transmitted on a first-in first-out basis, followed by lower priority inputs.
Thus, through the priority algorithm, data is shifted out to the common communication channel.
WO 93/25031 describes the monitoring of the fill rate of an elastic buffer memory in a synchronous digital communication system. It is an object of the invention disclosed therein to be able to monitor the fill rate of multiple channels using less hardware than known systems. A time division architecture for filling rate monitoring is used so that the fill rate of two or more channels at the same hierarchical level is monitored on a time division basis within a single monitoring unit shared among multiple channels. By adopting, this is basically achieved.
However, none of these references disclose devices for multiplexing and / or demultiplexing in a digital communication system that use resources on the channel in an efficient manner. Furthermore, it is difficult to connect multiple transmission systems in such a way that resources are used efficiently. Moreover, only transmission systems for which the device is specially designed can be connected there.
Summary of invention
It is an object of the present invention to provide an apparatus and method, respectively, for supplying optimal multiplexing and / or demultiplexing of multiple channels in a digital communication system. It is also an object of the present invention to provide an apparatus comprising multiplexing and / or demultiplexing in a digital switching apparatus, which is a means for using resources, that is, time slots as efficiently as possible. For one purpose.
Furthermore, the multiplexing and / or demultiplexing device in the digital switching device can be connected to a different frame-based transmission system, in particular a 2 megabit or 1.5 megabit transmission system, especially the most efficient. It is an object of the present invention to provide for using resources in a manner.
It is a further object of the present invention to provide a switching device comprising multiplex and / or demultiplex control means so that a plurality of channels or time slots can be used effectively. Another object of the invention is, in particular, to allow a switching device with multiplexing / demultiplexing control means to be connected thereto under optimal use of resources, and more particularly in a limited number of places. It is not just a design for a given transmission system, but it allows a variety of frame-based transmission systems to connect to it, providing great flexibility.
Another object of the present invention is to provide a communication system comprising such an exchange device.
As in other purposes, the first exchange means for data exchange is connected to a number of second data exchange means for data multiplexing and / or demultiplexing via the first terminal connection link. It is achieved through each device.
The first terminal connection link includes a first interface. One interface comprises a number of time slots arranged in rows and columns. The connection for the second switching means is provided by a second terminal connection link which can comprise a first and a second interface. Means are provided for providing resources on a first interface on a first terminal connection link. Resources for the first functionality (at least one) are stored based on the interface column, and storage of resources for the second functionality is based on time slot storage.
These objectives are also achieved through a switching device comprising a supply of resources based on their functionality, i.e. their intended use, and comprising multiplex and / or demultiplex control means. . Here, as the first functionality, the time slot of the interface connected to the first switching means is stored based on a column divided therein, and as the second functionality, the time slot is stored based on a plurality of time slots. Is done.
An interface comprises a given number of timeslots per frame (and possibly also the remainder of the number of bits) for a given number of bits per timeslot in the interface. This interface is further broken down into a given number of rows and columns of time slots, eventually adding a number of special time slots.
In general, there are three types of time slots: so-called basic time slots (BTS), control time slots (CTS), and data time slots (DTS). The basic time slots are mainly used for frame control and their position within the frame is fixed. Control time slots are used for data packet control, and data time slots are used for data exchange. The concept of logical interface is used to understand and transfer information on the terminal connection link. These are subject to mapping and allocation. Allocation means to define one time slot on one interface as data time slot or control time slot, and mapping means one time slot in one interface to one time slot in the other interface. It means to connect to the slot. The means for supplying resources within the terminal connection link, ie the means for controlling the multiplexing and / or demultiplexing, comprises the functionality of mapping and allocation, and as mentioned above, this is required. The resource functionality provides (at least) first and second reservations.
[Brief description of the drawings]
The invention will be further described in a non-limiting manner below with reference to the accompanying drawings.
FIG.
The terminal coupling link which connects many 2nd switching means by one 1st switching means is illustrated.
FIG.
The connection of the arbitrary transmission system which connects directly to a terminal connection unit is shown.
FIG.
The frame of the second interface is shown.
FIG.
The frame of the first interface is shown.
FIG.
The arrangement of allocation storage devices and map storage devices in the first and second exchange means is shown.
FIG.
Indicates the allocation of control time slots.
Detailed Description of the Invention
The invention will now be described with reference to a particular embodiment, in which one switch US in principle comprises two switching means. In this embodiment, the first exchange means USC is responsible for data exchange. The second exchange means comprises a circuit having a number of terminal connection units TCU and supplies data multiplexing and / or demultiplexing. The switching device comprises a switch control packet network (USC PN) used for control, operation, and maintenance functions, and circuitry responsible for switching data. FIG. 1 illustrates a state in which second exchange means including two terminal connection units TCU-1 and TCU-2 are connected in cascade. The first terminal connection unit TCU-1 is connected to the first exchange means USC, and it can be said that the USC forms an exchange core on the USC link which is the first terminal connection link. The terminal connection units TCU-1 and TCU-2 are interconnected by a TCU link (here, TCL-2) which is a second terminal connection link. As can be understood from the figure, a large number of terminal units TU (n represents each corresponding number) are connected to the respective terminal connection units TCU-1 and TCU-2. In order to connect the terminal unit TU to the terminal connection unit TCU, a TCU link, which is a second terminal connection link, is also used here and is named TCL-1. The terminal connection units TCU-1 and TCU-2 communicate with the device processor DP. An internal second terminal connection link TCL-3 is used to communicate with the device processor DP. As shown schematically in FIG. 1, a large number of terminal connection units can be connected to the first exchange means or switch core according to this embodiment. Within the scope of the invention, it is also possible to connect the terminal unit TU directly to the switch core USC, which is not shown in the figure. A number of terminal connection units can be further connected to the first terminal connection unit TCU-1 connected to the switch core USC, while these terminal connection units are routed via the second terminal connection link TCL-2. Thus, the other terminal connection units can be cascaded as described above. Furthermore, a large number of terminal units TU can be connected to each terminal connection unit TCU (not shown) via TCL-1 as described above. On the other hand, each terminal connection unit TCU can communicate with one or more device processors DP on an internal TCU link (TCL-3). For example, when redundancy is applied, there are two or more device processors in one TCU. A transmission system can be connected to the terminal unit TU. As illustrated symmetrically in FIG. 2, in an alternative embodiment they can also be connected directly to the terminal connection unit. The connection of the transmission system will be further described later.
The terminal unit TU may also comprise a device processor DP (not shown).
Each terminal connection link of the TCU link and the USC link includes an interface or a logical interface. Through these, information on the terminal connection link is transferred. The first terminal connection link, the USC link, connects to the first switching means, in this case the switch core, to form an interface, and the second terminal connection link, the TCU, will now be discussed further. In this embodiment, the terminal connection unit link includes a TCU link (TCL-1, TCL-2, TCL-3) including at least one interface different from or different from the first interface. Become.
In the following, an embodiment comprising two specific interfaces will be discussed. However, these are given for illustrative purposes only, and many other alternatives are of course possible.
FIG. 2 shows an embodiment in which the transmission system is directly connected to the terminal connection unit TCU. The TCU must then be able to discover (eg, through reading) how the transmitting system allocates its time slot within the interface. Here, Z represents a switch or the like. In a particular embodiment, it is a TCU and provides a direct connection.
The two interfaces to be described are called USI2 and USI4 (second interface and first interface), respectively. The USI2 interface (second interface) is an 8.192 Mb / s interface including 113 time slots per frame and a 7-bit remainder. USI4 is an 184.32 Mb / s interface with 2560 timeslots per frame. In both time slots, there are 9 bits per time slot. Both interface frames are further divided into rows and columns. The USI2 interface has 9 rows of time slots in 12 columns and 5 special time slots, and the USI4 interface has 9 rows of time slots in 284 columns and 4 special time slots. One frame of the USI2 interface and USI4 interface is depicted in FIGS. 3 and 4, respectively. The time slot TS is divided into three different types of time slots: a basic time slot BTS, a control time slot CTS, and a data time slot DTS. The basic time slot is mainly used for frame control purposes and is fixedly arranged in the frame, ie given a fixed position in the frame. The control time slot CTS is used for packet control, and the data time slot is used for data exchange. In the embodiment shown, the terminal connection unit TCU comprises one or more device processors DP, which will be described further below. The communication channel to the device processor comprises a device processor interface DPI, the latter also comprising a device processor data interface DPDI and a device processor control interface DPCI.
DPDI comprises two channels DPD and D64 (data 64 kilobits). Through DPCI, the device processor can receive information on the USC PN control packet network. Transmission is performed to the device processor via DPCI via the control time slot CTS. The device processor can also communicate with the switched data circuitry, where transmission is provided via the data time slot DTS. The information is introduced into DPD or D64 via DPDI. DPD and D64 comprise a fixed channel in the interface. The DPD channel is always mapped to the DTSB2 time slot, and the D64 channel is mapped to the DTSB2 time slot.
3 and 4 show the frames of the USI2 interface and the USI4 interface, respectively. Note that DTSB is B (Data Time Slot B) of data time slot, and symbol B in FIGS. 3 and 4 is a basic time slot. A field without a symbol (time slot), ie, an empty field, indicates that a time slot can be assigned as a data time slot DTS or a control time slot CTS. In FIG. 3, the 7-bit surplus is indicated by the symbol X. As described above, DPD is allocated in DTSB1 (1) and D64 is allocated in DTSB2 (2).
The hardware circuit that determines the time slot in the interface USI is indicated by the symbol AS in the allocation store. The allocation store can be accessed by a terminal for allocation setting, and can be accessed from the central processing unit software via the USC PN and the control packet circuit network.
The allocation and mapping will now be described with reference to FIG. Allocation relates to the definition of a time slot in the interface as a data time slot DTS or a control time slot CTS. The allocation store AS is used for the definition of time slots in the transmission direction. In the receive direction, data time slots and control time slots are identified by line coding, and each time slot is coded as a data time slot or a control time slot. Allocation stores AS0, AS1, AS2, AS3,. . . . The ASC is arranged in the first exchange means, i.e. in the switch core USC in this embodiment. Furthermore, an allocation store AS is arranged in the terminal connection unit TCU so that there is one allocation store AS for each TCU link. There is one allocation store for each USC link in the switch core USC.
How time slots are assigned during the interface USI depends on the TCU link category. The allocation of timeslots in the interface on the TCU link used for device processor communication is hard coded in hardware and this allocation cannot be changed by the central processing unit software. The allocation of the interface time slots on the TCU link used for connection to the terminal unit TU is hard-coded for each variant of the terminal unit. In general, there is a frame delay between an input frame and an output frame. This means that the output frame (USI4) on the USC link is delayed with respect to the input frame (USI2) on the TCU link. The same applies to transmissions in other directions. That is, the output frame (USI2) on the TCU link is delayed with respect to the input frame (USI4) on the USC link. In general, the more flexible the mapping algorithm (described in more detail below), the longer the frame delay.
A terminal unit TU that terminates the transmission system and connects to the TCU via the TCU link must allocate a data time slot DTS during the USI and must allocate one DTS for each traffic channel in the transmission system. If the terminal unit TU comprises a device processor DP (described above), DTSB1 and / or DTSB2 must also be assigned. DTS allocation can be performed in other ways, but the DTS should be spread as evenly as possible on the USI2 frame. The allocation information is held by the switch termination unit, but is not detailed here. The corresponding TCU allocation store must be loaded with the same allocation, and in order to be able to load the allocation store AS, the TCU's CP software must query the terminal unit TU's CP software for a specific allocation. . The CP software of the terminal connection unit TCU determines the allocation of time slots on the USC link and in the interface of the TCU link used for cascade connection.
The allocation is exactly the same in both directions. That is, it is the same toward the switch core USC and from the switch core USC.
The hardware circuit that determines the mapping of the interface time slots is referred to herein as the mapping store MS. The mapping store is accessed by the terminal for setting the mapping. The terminal can be accessed from the CP software. Here, the mapping understands the connection between the data time slot DTS in one interface and the data time slot DTS in another interface. The mapping store is arranged in the terminal connection unit, where two mapping stores are arranged for each terminal connection unit, one of which is for exchange in the link direction XL and the other is in the direction LX. The purpose is to link to exchange. The mapping is the same in both directions (similar to allocation), that is, the two mapping stores MS store the same information. The mapping is controlled by the CP software of the terminal connection unit TCU. All time slots that are not mapped are now assigned as control time slots CTS. In FIG. 3, a number of terminal connection units TCU are one or more extension units EU0. . . Only the fact that it can be connected to the switch core USC comprising EUn is shown. There is a predetermined number of allocation stores in each expansion unit, for example, there are four allocation stores in the first expansion unit EU0, AS0, AS1, AS2, AS3. It is also shown in the figure that a large number of terminal units TU can be connected to each terminal connection unit TCU.
Subsequently, the first and second exchange means will be discussed in more detail. The first exchange means, i.e. the switch core USC symbol in the illustrated embodiment, performs the actual time-space exchange operation on the data stream. The switch core USC includes a number of allocation stores AS, and one for each USC entrance as described above. In the illustrated embodiment, the allocation store AS is designed for the USI4 interface as described above. These are owned by the USC CP software, however, allocation information needs to be fetched from the TCU CP software in the allocation store AS-LX in the TCU that determines the allocation of the interface USI4 on the USC link. The switch core USC includes a device processor and a device processor (not shown) that can be accessed from the interface USI4. There can be more for each if redundancy is applied. This is also generally applicable to device processors in the TCU. Communication with these device processors and equipment processors requires time slots on the USC link, so two basic time slots in the first USC link are reserved. There are hardware reservations that cannot be changed from the CP software. The device processor is mainly used for maintenance of the switch core USC, while the equipment processor is used for synchronization of the switching equipment.
The terminal connection unit TCU must multiplex and / or multiplex the data stream between the terminal unit (further described below) and the switch core USC as its main function. This multiplexing and / or demultiplexing is controlled by mapping and allocation functions, but they are also referred to as means provided for providing resources or control means. This function itself is mainly implemented in the CP software of the terminal connection unit TCU.
The terminal connection unit TCU has one entrance for connecting the TCU to the previous unit in the core direction, but of course this is not the case for the first terminal connection unit directly connected to the switch core USC. However, this entrance is designed for the first terminal connection link USI4. The number of entrances to the terminal connection unit link depends on the type of terminal connection unit in question, ie the TCU variant. The entrance of the TCU link used for the cascade connection is designed for the first interface USI4, while the entrance of the TCU link used for the connection to the terminal unit TU is the first and / or the first Used for two interfaces, ie, USI4 and / or USI2. The entrance of the TCU link used for device processor communication is shown only in the embodiment designed for the second interface USI2. Each entry comprises an allocation store AS that determines the allocation of time slots in the transmission direction.
As shown in FIG. 1, one terminal connection unit includes one (or more if redundant) device processor. The device processor DP is internally connected within the TCU via the USI2 interface. The device processor in the TCU uses only the DPD channel (as described earlier in this document), which is mapped into DTSB1. One reservation is required for each device processor. According to the illustrated embodiment, this reservation is made based on time slots, which will be described later. A data time slot received on the TCU link ends in two first-in first-out memories (FIFOs) in the terminal connection unit. One of the FIFO memories is used for traffic time slots, and the other FIFO memory is used for multiple DTSBs. A plurality of DTSBs are dedicated to units with one or more processors as described above. However, one more FIFO memory is used for the control time slot of the control packet network.
Data is inserted into and / or removed from the exchange via the terminal unit TU. The exchange device is a USC that is the first and second exchange means.
TCU i, i = 1 ..... n And an exchange structure comprising a terminal unit. It ends in two different forms within a switch termination unit (not shown), one of which supports USI2 and the other supports USI4. The terminal unit may also comprise a mapping and allocation unit. The allocation of time slots in the interface between the terminal unit and the switching device is provided by the switch termination unit circuit. If an external interface forwarding system is connected to the terminal unit, this terminal system also needs to map the external time slot into the interface (USI2). From the mapping and allocation functions, the mapping and allocation of the terminal unit forms a constant, i.e. it is hardcoded as described above. In order to be able to load the allocation store AS and the mapping store MS into the terminal connection unit TCU, the mapping and allocation functions must be informed about this allocation. The terminal unit can request a data time slot DTS through both a column based reservation and a time slot based reservation. The reservation based on the column and the reservation based on the time slot will be described later.
There is one switch store (not shown) for each USC link. Thus, consecutive TSs from the USC link are stored at consecutive locations in the switch store. Time slot position numbering starts from the first USC link of expansion unit 0 (EU0).
Since USI4 is used on the USC link, the switch store can store 2560 TS. Each switch store position corresponds to a number of positions. This means that the first link on EU0 “owns” a number of locations from 0 to 2559, the second link “owns” a number of locations from 2560 to 5119, and so on.
As soon as time slot mapping and allocation is performed on a USC link for a user, it is known which position is assigned to that particular user.
In the following, the switching device mapping and allocation algorithms will be further discussed. Mapping and allocation at the switch in principle comprises three sub-functions: reservation, loading and release of mapping and allocation data. Loading of mapping and allocation data is performed when a unit is activated. The mapping and allocation data is then loaded into the affected mapping store and allocation store. The release of mapping and allocation data is performed when a unit is disconnected. Mapping and allocation data is released and the relevant mapping and allocation stores are re-stored. The load and release functions will not be described further here, because the present invention relates to mapping when the unit requests resources for the transmission system and / or resources for the device processor. This is because the mapping and allocation data reservation includes one algorithm executed in the allocation data reservation sub-function. The algorithm is active in forming mapping and allocation data that will later be loaded into the mapping store and allocation store.
The mapping and allocation data reservation function according to the present invention provides two algorithms for requesting resources on the terminal connection link: a column based reservation and a time slot based reservation. Reservation based on the queue is used for the traffic channel, while reservation based on the time slot is used for the device processor channel.
When a unit (eg, terminal unit TU) makes a column-based request for a data time slot, the entire column is reserved for that particular unit. The number of columns reserved depends on the number of data time slots required. On the other hand, when a unit makes a request based on a timeslot for a data timeslot, the timeslots reserved for reservations that have already been used for a timeslot that is idle or, if any, in a row Slots are reserved. Data time slots in this column may belong to one unit or many different units.
The column-based reservation is further described below. Column based reservation is used, for example, for data time slots of the transmission system. According to the present invention, it is possible to handle any transmission system that can change to, for example, a 1 to 2547 64 Kb / s channel. The present invention can be applied to a system having a 64 Kb / s channel. However, in principle, it can also be applied to other transmission systems provided that a number of conditions are met, for example the requirements that multiple frames are synchronized, i.e. exist simultaneously.
In the particular embodiment described herein, the USI4 interface is used over a USC link. The frame of this interface comprises 9 allocatable time slots in a row and has 283 reservable rows. For reservation based on columns, the USI4 frame is divided into multiple regions. Dividing the requested data time slot by 9 or the number of assignable time slots in a row gives the number of regions. The number of reservable columns in the interface, here 283, is divided by the number of regions required, thus giving the number of columns in the region. The remaining rows are then bundled together at the end of the frame that forms the remaining area. A line is reserved for each area as a unit for making a request, except when the request is rejected, which will be described later.
An example in which a 2 Mbit / s transmission system having 32 channels is connected to one terminal unit will be described below. Since there are 32 time slots, dividing by 9 gives an area of 3.55. This number is rounded to give 4 regions.
Dividing 283 columns by 4 regions to set the number of columns per region gives 70.75 columns per region. This number is rounded off to give 70 columns per region, and the remaining three columns are the number of
The algorithm then starts with a search for the first free column in the first region and then jumps 70 columns to find the corresponding column in the second region. Then, similarly, the third column, the fourth column, etc. are performed. This procedure is restarted if the corresponding column is occupied in the second, third or fourth region. This means that the first region, ie the next free column in
If the requested number of data time slots is not a multiple of 9 (in this case), many time slots will remain. These are assigned as control time slots as described above. Four time slots are assigned as control time slots for a 2 Mb / s transmission system because the 4 rows x 9 time slots are equal to 36 time slots, and subtracting 32 time slots from 36 time slots results in 4 time slots. Because they are equal. These control time slots CTS are then assigned to the last region of the reserved column, as can be seen in FIG. The control time slot CTS is allocated in this way, the purpose of which is to eliminate the risk of underflow or overflow in the FIFO memory of the terminal connection unit. In particular, column reservation provides an advantageous reservation method, for example when loading mapping and allocation data into a storage device and when a user desires to exchange a complete column.
The reservation based on time slots will now be further described. Time slot based reservation is used here for a device processor channel or DP channel comprising a communication channel to the device processor. The device processor interface DPI includes a device processor data interface DPDI and a device processor control interface DPCI. The device processor data interface DPDI provides two device processor channels, DPD and D64, as described above. One unit can use either one or both of the channels. The DPD channel is mapped into the DTSB1 time slot in the USI frame, and the D64 channel is mapped into the DTSB2 time slot. If DTSB is not used, it is allocated as control time slot CTS.
A reservation based on a time slot starts at the last column,
The time slot based reservation algorithm starts by checking if there is a column reserved based on the time slot. If no column is reserved based on the time slot,
However, if there are not enough free time slots, a new column must be reserved. The remaining area for the last connected transmission system is checked and the first free column is selected and the requested number of time slots is assigned as the data time slot DTS.
However, if there are no free columns in the remaining area, a calculation based on the requested number of time slots must be made for the last connected transmission system. This calculation substantially corresponds to the calculation performed for the reservation based on the columns described above. The number of time slots requested is thus divided by 9, giving the number of regions, and the number of columns is divided by the number of regions, thus giving the number of columns per region. With reservations based on time slots, the last row in the last region is checked first. If this column is occupied, the corresponding column in the penultimate region is checked, for example, until one free column is found, or all regions are checked. Continue until If all the regions have been checked, the algorithm starts again from the second column from the end in the last region and repeats the above procedure until one free column is found. If no empty row is found, the request is rejected.
According to the present invention, resources in the interface on the link connecting the switch cores can be optimally used for one or more transmission systems. Today there are only 32 and 24 channel systems (2 Mbit / s and 1.5 Mbit / s), but according to the invention it is also possible to connect eg other types of transmission systems or future transmission systems Let's go.
Claims (30)
(TCUi,i=1.....n)を含んでなる交換装置(US)と、交換手段(USC,TCU;TCU,TCU)を相互接続するための端末接続リンク(TCL)の形式の接続手段であって、行および列に配置された多数のタイムスロット(TS)を含む論理インターフェイス(USI4,USI2)を含んでなる前記端末接続リンク(TCL)を介して制御データおよび交換データが送られる前記接続手段と、タイムスロット(TS)の形式で資源を供給する手段とを含む、時分割マルチプレクス(TDM)を使用するディジタル通信システムにおけるマルチプレクス/デマルチプレクスのための装置であって、
前記端末接続リンク(TCL)は、第1インターフェース(USI4)を含み多数の第2交換手段(TCU;TU)を前記第1交換手段(USC)に接続する第1端末接続リンク(USCリンク)と、第1および/または第2インターフェイス(USI4,USI2)を含み前記第2交換手段(TCU)に関する接続のための第2端末接続リンク(TCUリンク)とを含んでなり、かつ、前記第1端末接続リンクの前記第1インターフェイス(USI4)内に資源を供給する手段を介して、前記第1インターフェイス内の列に基づく資源の予約および前記第2インターフェイス内のタイムスロットに基づく予約をそれぞれ使用して、少なくとも二つの異なる動作のための資源が予約されることを特徴とする、前記装置。An exchange comprising a first exchange means (USC) for exchanging data and a second exchange means (TCU i, i = 1... N ) for data multiplexing and / or demultiplexing A connection means in the form of a terminal connection link (TCL) for interconnecting a device (US) and switching means (USC, TCU; TCU, TCU), comprising a number of time slots arranged in rows and columns ( Supplying resources in the form of time slots (TS), with the connection means to which control data and exchange data are sent via the terminal connection link (TCL) comprising logical interfaces (USI4, USI2) including TS) An apparatus for multiplexing / demultiplexing in a digital communication system using time division multiplexing (TDM), comprising:
The terminal connection link (TCL) includes a first terminal connection link (USC link) including a first interface (USI4) and connecting a number of second switching means (TCU; TU) to the first switching means (USC). A second terminal connection link (TCU link) for connection with respect to the second switching means (TCU) including the first and / or second interface (USI4, USI2), and the first terminal Through means for supplying resources in the first interface (USI4) of the connecting link, using resource reservations based on columns in the first interface and reservations based on time slots in the second interface, respectively. The device is characterized in that resources for at least two different operations are reserved.
前記制御手段は第1の動作と第2の動作とを有し、
前記第1の動作では、列に基づく第1インターフェイス内の資源(TS)を予約し、
前記第2の動作では、タイムスロットに基づく第2インターフェイス内の資源(TS)を予約する、前記交換装置。A switching apparatus for a digital communication system using time division multiplexing (TDM), comprising at least first and second switching means, and control means for controlling multiplexing / demultiplexing of time slots Connecting means for interconnecting at least the first switching means to one or more second switching means, the connecting means having time slots arranged in rows and columns Comprising an interface with multiple frames,
The control means has a first operation and a second operation,
In the first operation, a resource (TS) in the first interface based on a column is reserved,
In the second operation, the switching device reserves a resource (TS) in a second interface based on a time slot.
トラヒックチャネルのために資源が要求されるときに、必要とされる資源の数により、一つまたはそれ以上の資源の列が任意の方式により予約され、デバイスプロセッサチャネル資源のために要求された資源が、資源に基づいて予約されることを特徴とする前記方法。In the interface of the connecting means interconnecting at least one second switching means to the first switching means of the switching equipment used in a digital communication system using time division multiplexing (TDM), for example in the form of time slots A method of reserving resources, wherein the resources (eg, time slots) in the interface are arranged in a frame with the resources arranged in rows and columns,
When resources are requested for a traffic channel, depending on the number of resources required, one or more resource sequences are reserved in any manner, and the resources requested for the device processor channel resource Is reserved based on resources.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9500874-4 | 1995-03-13 | ||
SE9500874A SE504161C2 (en) | 1995-03-13 | 1995-03-13 | Device and method for digital communication systems |
PCT/SE1996/000276 WO1996028911A1 (en) | 1995-03-13 | 1996-03-04 | Arrangement and method relating to digital communication systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11502074A JPH11502074A (en) | 1999-02-16 |
JP3768239B2 true JP3768239B2 (en) | 2006-04-19 |
Family
ID=20397512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52750796A Expired - Lifetime JP3768239B2 (en) | 1995-03-13 | 1996-03-04 | Apparatus and method for digital communication system |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0815663A1 (en) |
JP (1) | JP3768239B2 (en) |
KR (1) | KR100373298B1 (en) |
AU (1) | AU5017596A (en) |
CA (1) | CA2214028A1 (en) |
SE (1) | SE504161C2 (en) |
WO (1) | WO1996028911A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
HUE028572T2 (en) | 2003-08-08 | 2016-12-28 | Hollister Inc | Vapor hydration of a hydrophilic catheter in a package |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029163A (en) * | 1988-03-18 | 1991-07-02 | At&T Bell Laboratories | Synchronous protocol data formatter |
JPH0783323B2 (en) * | 1990-01-11 | 1995-09-06 | 日本電信電話株式会社 | Demultiplexing converter |
US5150358A (en) * | 1990-08-23 | 1992-09-22 | At&T Bell Laboratories | Serving constant bit rate traffic in a broadband data switch |
FI90484C (en) * | 1992-06-03 | 1999-08-11 | Nokia Telecommunications Oy | Method and apparatus for monitoring the level of elastic buffer memory utilization in a synchronous digital communication system |
-
1995
- 1995-03-13 SE SE9500874A patent/SE504161C2/en not_active IP Right Cessation
-
1996
- 1996-03-04 CA CA002214028A patent/CA2214028A1/en not_active Abandoned
- 1996-03-04 KR KR1019970706353A patent/KR100373298B1/en not_active IP Right Cessation
- 1996-03-04 AU AU50175/96A patent/AU5017596A/en not_active Abandoned
- 1996-03-04 JP JP52750796A patent/JP3768239B2/en not_active Expired - Lifetime
- 1996-03-04 EP EP96906982A patent/EP0815663A1/en not_active Withdrawn
- 1996-03-04 WO PCT/SE1996/000276 patent/WO1996028911A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CA2214028A1 (en) | 1996-09-19 |
KR100373298B1 (en) | 2003-05-09 |
SE504161C2 (en) | 1996-11-25 |
AU5017596A (en) | 1996-10-02 |
WO1996028911A1 (en) | 1996-09-19 |
EP0815663A1 (en) | 1998-01-07 |
SE9500874L (en) | 1996-09-14 |
KR19980702945A (en) | 1998-09-05 |
JPH11502074A (en) | 1999-02-16 |
SE9500874D0 (en) | 1995-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05505710A (en) | ring communication system | |
JP3231307B2 (en) | Exchange route reservation configuration | |
CA2161359C (en) | Telecommunication system with detection and control of packet collisions | |
KR100815581B1 (en) | Method for managing resources of a link in a communication network | |
CA2323930A1 (en) | Ampic dram system in a telecommunication switch | |
US4928273A (en) | Time division multiplexer/demultiplexer with deterministic time slot assignment | |
EP1528477A1 (en) | Memory management system for processing linked list data files | |
KR100628822B1 (en) | Communication control method and device | |
JP3768239B2 (en) | Apparatus and method for digital communication system | |
JPH07115432A (en) | Multiplex flow frame for tree-like star-connected telecommunication network | |
JP3446946B2 (en) | Data communication system, time slot allocation method, and storage medium storing time slot allocation control program | |
US6122297A (en) | Arrangement and method relating to digital communication systems | |
EP0776560B1 (en) | Data bus system comprising resource control means | |
US7159049B2 (en) | Memory management system including on access flow regulator for a data processing system | |
JP2598020B2 (en) | Time slot allocation method for loop communication system | |
JP2000188603A (en) | Band-sharing control system | |
JP3569613B2 (en) | Loop type data transmission device | |
JP2000138718A (en) | Method for transmitting data through plural arranged interfaces in parallel | |
US7345995B2 (en) | Conflict resolution in data stream distribution | |
JP2970259B2 (en) | Satellite line multiple access system | |
JP3425911B2 (en) | Asymmetric communication system and method | |
JP2693804B2 (en) | Multiplex transmission method | |
JPS61123338A (en) | Channel assignment system in loop network | |
JPH07183864A (en) | Time slot assignment controlling method and device therefor | |
KR20040024345A (en) | Apparatus for UTOPIA interface using a single FIFO memory and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040915 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |