JP3732051B2 - 自動車用制御コントロールユニット - Google Patents
自動車用制御コントロールユニット Download PDFInfo
- Publication number
- JP3732051B2 JP3732051B2 JP24254899A JP24254899A JP3732051B2 JP 3732051 B2 JP3732051 B2 JP 3732051B2 JP 24254899 A JP24254899 A JP 24254899A JP 24254899 A JP24254899 A JP 24254899A JP 3732051 B2 JP3732051 B2 JP 3732051B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- control unit
- interposer
- substrate
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、自動車用制御コントロールユニット(エンジンルーム装着および車室内装着のエンジン制御コントロールユニット、AT制御コントロールユニット、スロットルチャンバモータ制御コントロールユニットおよびエアコン制御コントロールユニット等その他を含む)およびその製造方法並びにICチップパッケージに関する。
【0002】
【従来の技術】
特開平7−176684 号公報には、スルーホールによって接続される回路パターンを、第一および第二の面に有するインターポーザーと、前記インターポーザーの前記回路パターンに接続される入出力部を有するスティフナーベースとを備え、前記インターポーザーの前記第一および第二の面に、第一および第二の半導体チップを搭載して前記回路パターンに接続し、前記スティフナーベースの前記入出力部を外部回路に接続して構成され、前記回路パターンは、前記半導体チップの端子に接続される接合パターンと、前記スルーホールと前記接合パターンを接続する内部伝送パターンと、前記スティフナーベースの前記入出力部に接続されたスルーホールと、前記接合パターンを接続する外部伝送パターンより構成される前記半導体チップは、ワイヤボンディングあるいはTAB法によって前記インターポーザーへ搭載される半導体装置が記載されている。
【0003】
また、特開平8−125062 号公報には、回路パターンを有する絶縁性基板と、前記絶縁性基板の第一面に搭載し前記回路パターンと電気的に接続した半導体素子と、前記絶縁性基板の一部と前記半導体素子とを封止した樹脂封止部と、前記絶縁性基板の第二の面にマトリックス状に配置し前記回路パターンと導通させた複数のはんだボールとを有する半導体装置であって、前記複数のはんだボールは少なくとも第一のはんだボール群と、前記第一のはんだボール群と、前記絶縁性基板からの高さが異なる第二のはんだボール群とを有する半導体装置が記載されている。
【0004】
また、防水コネクタとセラミック基板間のアルミワイヤボンディング配置構造が特願平9−245008 号公報に、ケース一体型防水コネクタ構造が特願平10−166582号公報に、そしてゲル枠の構造が特願平9-302500号公報に記載されている。
【0005】
【発明が解決しようとする課題】
従来、自動車用制御コントロールユニットたとえばエンジンルーム装着のエンジン制御コントロールユニットに使用されるICチップ(ベアチップ)は、導電性接着剤を介して回路基板に直接的にチップマウントされ、Auワイヤボンディングで回路基板との電気的接続をしていた。
【0006】
このようにICチップ(ベアチップ)は、Auワイヤボンディング等により回路基板に直接的に電気的接続・搭載しているために、
(1)接続にかかる時間工数大
(2)基板組立て工程の歩留り低下
(3)ICチップの実装面積大
(4)ICチップの単品検査性などの問題
(5)基板とチップの接続信頼性の問題
がある。
【0007】
また、エンジン制御コントロールユニットは、エンジンルーム内に装着されており、これらの対策を行うにあたってICチップによる温度上昇の影響を少なくすることが要求される。
【0008】
半導体基板技術分野にあっては、スルーホールを有するインターポーザーの表面側にI/Oチップを搭載し、裏面にはCPUチップを搭載することによって実装用プリント基板をコンパクトにすることが提案されるところである。また、インターポーザーの裏面にはんだボールを搭載することも提案されるところである。
【0009】
しかしながら、このような技術を直ちにエンジンルーム内装着のエンジン制御コントロールユニットに適用することはできない。エンジン制御コントロールユニットに適した構造、特にエンジンルーム内装に適した構成・構造でなければならない。
【0010】
本発明は、従来のエンジンルーム内装着が可能である自動車用制御コントロールユニット、例えばエンジン制御コントロールユニットにおいて、回路基板の小型化,低コスト化を図り、接続信頼性向上、基板組立の工程の歩留り向上とトータルコスト低減を図ることのできるICチップ実装構造を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、エンジンルーム内装着が可能(車室内装着を含む)である自動車用制御コントロールユニット例えば、エンジン制御コントロールユニット、AT制御コントロールユニット、スロットルチャンバモーター制御コントロールユニットおよびエアコン制御コントロールユニット等その他にも適用可能であり適用を含むものである。
【0012】
ここでは、エンジン制御コントロールユニットを例に説明する。
【0013】
本発明は、エンジン制御に使用されるICチップをインターポーザーに搭載して回路基板に接続する。
【0014】
・複数のICチップを一つのインターポーザーに搭載することによって製造を容易にすると共に小型化を行う。
【0015】
・エンジン制御に使用されるマイコン,オペランプ,ロジック等のICチップの内、熱発生系のパワー系ICは1つまたは2つ以上の単位で1つのインターポーザーに搭載するものとして、他の非パワー系ICチップとは同一のインターポーザーに搭載せずに、熱放散をやり易く、また他の非パワー系ICチップに与える熱影響を少なくする。
【0016】
・複数のICチップを密封型のケースに配置し、エンジン内装着を可能にするためにインターポーザーの数を少なくする。このため、1つのインターポーザーに複数のICチップを搭載するものとする。インターポーザーの数は3個ないし4以内が望ましい。
【0017】
・エンジン内装着に当っては、125℃の温度によって影響されないエンジン制御コントロールユニットが要求される。エンジン制御コントロールユニット自体による部分的温度上昇を20℃以内に抑えるために、熱発生系パワー系ICチップと非パワー系ICチップとを分離配置として、熱発生系パワー系ICチップには放熱または伝熱手段を施して、インターポーザーに搭載する。
【0018】
・ICチップをインターポーザーに搭載した状態で、すなわちICチップパッケージについてICチップおよびインターポーザーの電気特性検査を行う。検査に合格したICチップパッケージが組立てに供用される。
【0019】
ことを特徴とする。
【0020】
本発明は、更に例えば2層〜10層の基板を低温焼成によって構成した収縮誤差の少ないインターポーザーをチップサイズと同等またはいくつかのICチップの集合体と同等の大きさとして、これにICチップを搭載し、裏側にはんだバンプを形成してICチップパッケージを構成し、該はんだバンプを介して回路基板に接続・搭載することを1つの特徴とする。
【0021】
このはんだバンプの接続・搭載に使用されることは勿論であるが、この接続・搭載に際してICチップおよびこれを搭載するインターポーザーの電気特性検査にも使用される機能を有している。インターポーザー表面にフォトエッチング法や印刷法でファイン導体Ag−Pt+Ni+Auメッキ(最小導体幅0.04 最小間隙0.04 可能)を形成して、それらのAuバンプボンダーされたICチップのマウントを行い、超音波熱圧着装置や加熱圧着装置にて圧着を行い基板とチップの電気的接続を行う。裏面はAg−Pt導体丸型パターンをパッドオンVIA等で形成し、はんだバンプ取付時のダレ防止や導体と基板間の界面剥離防止のため、回路基板であるセラミック基板にはオーバーコートを形成する。熱圧着時のAuバンプのつぶれФ径/バンプ高さの比は接続信頼性向上のため1.5 から8が望ましい。また、接続信頼性向上のためアンダーフィルの塗布硬化を行う。
【0022】
本発明は、具体的には次に掲げる装置および方法を提供する。
【0023】
本発明には、ICチップと、該ICチップに施された熱放散手段と、低温焼成された基板が多層化されたインターポーザーと、該インターポーザーに前記ICチップを電気的に接続し、かつ搭載する接続・搭載手段と、前記インターポーザーにその片側が電気的に接続され、かつ他側がほぼ球状態をなして電気特性検査面とされたほぼ同一形状の複数のはんだバンプとを含んで構成されるICチップパッケージが使用され得る。
【0024】
本発明には、更には前記接続・搭載手段は、Auバンプ及びこれに接続されるAuパターンを含むICチップパッケージが使用され得る。
【0025】
本発明には、更には前記Auバンプの最大径/高さの比は1.5〜8 の範囲内にあるICチップパッケージが使用され得る。
【0026】
本発明には、更には前記接続・搭載手段は、Auワイヤボンディング手段を含むICチップパッケージが使用され得る。
【0027】
本発明には、更には前記熱放散手段は、熱放散フィンまたは熱伝導部材であるICチップパッケージが使用され得る。
【0028】
本発明は、エンジン制御のためのマイコン,オペアンプ,ロジックなどのICチップと回路基板の導体パターンとを電気的に接続して構成するエンジン制御コントロールユニットにおいて、前記ICチップを電気的に接続して搭載し、かつ耐熱の多層基板で構成されたインターポーザーと該インターポーザーにその片側が電気的に接続され、かつ搭載されるはんだバンプとを含んで構成された複数のICチップパッケージを有し、熱発生パワー系のICチップは、他の非パワー系のICチップとは別体の一つまたは複数のICチップパッケージに搭載され、これらのICチップパッケージは、前記はんだバンプの他側が前記回路基板の導体パターンに電気的に接続されてチップマウントされて、密封性ケースに配設されるエンジン制御コントロールユニットを提供する。
【0029】
本発明は、更には前記多層基板は、低温焼成ガラスセラミックス多層基板であるエンジン制御コントロールユニットを提供する。
【0030】
本発明は、更には前記多層基板は、高温焼成アルミナ多層基板であるエンジン制御コントロールユニットを提供する。
【0031】
本発明は、更には前記多層基板は、高耐熱性ガラスエポキシ多層基板であるエンジン制御コントロールユニットを提供する。
【0032】
本発明は、更には前記ICチップは、エポキシ系樹脂によってその一部または全面が前記インターポーザーに被覆されることを特徴とするエンジン制御コントロールユニットを提供する。
【0033】
本発明は、更には1枚のインターポーザーに一個のICチップを搭載したICチップパッケージ及び1枚のインターポーザーに複数のICチップを搭載したICチップパッケージが前記回路基板にチップマウントされているエンジン制御コントロールユニットを提供する。
【0034】
本発明は、エンジン制御のためのマイコン,オペアンプ,ロジックなどのICチップと回路基板の導体パターンとを電気的に接続して構成するエンジン制御コントロールユニットにおいて、前記ICチップを電気的に接続して搭載し、かつ低温焼成ガラスセラミックスの多層基板で構成されたインターポーザーと該インターポーザーにその片側が電気的に接続され、かつ搭載されるはんだバンプとを含んで構成されたICチップパッケージを有し、該ICチップパッケージは、前記はんだバンプの他側が前記回路基板の導体パターンに電気的に接続されてチップマウントされるものであって、一個の熱発生パワー系のICチップを搭載するものおよび複数個のICチップを搭載するものが混在し、前記ICチップの各々は、その一部または全面がエポキシ系樹脂によって前記インターポーザーに被覆され、前記ICチップパッケージは、ゲルによって前記回路基板に被覆されて密封性のケース内に設置されて、自動車の車室内や、特にエンジンルーム内に載置されるエンジン制御コントロールユニットを提供する。
【0035】
本発明は、更には前記熱発生パワー系ICチップは、熱放熱手段が設けられているエンジン制御コントロールユニットを提供する。
【0036】
本発明は、エンジン制御のためのマイコン,オペアンプ,ロジックなどのICチップと回路基板の導体パターンとを電気的に接続するエンジン制御コントロールユニットの製造方法において、多層化されたインターポーザーを構成し、該インターポーザーに前記ICチップを搭載して電気的に接続し、前記インターポーザーにその片側が電気的に接続され、かつ他側がほぼ球状態をなして電気特性検査面とされたICチップパッケージを構成し、前記他側が電気特性検査面とされてはんだバンプを介して電気特性検査を行い、該ICチップパッケージを前記回路基板にチップマウントし、はんだリフローにより前記ICチップパッケージを前記回路基板に固着することを含んで構成されるエンジン制御コントロールユニットの製造方法を提供する。
【0037】
本発明は、更に前記多層化されたインターポーザーを低温焼成ガラスセラミック多層で構成するエンジン制御コントロールユニットの製造方法を提供する。
【0038】
本発明は、更に前記チップマウントした後に、前記ICチップパッケージを回路基板に加熱圧着または超音波熱圧着により電気的接続を行うエンジン制御コントロールユニットの製造方法を提供する。
【0039】
【発明の実施の形態】
本発明は、エンジンルーム内装着が可能(車室内装着を含む)である自動車用制御コントロールユニット、例えば、エンジン制御コントロールユニット、AT制御コントロールユニット、スロットルチャンバモータ制御コントロールユニットおよびエアコン制御コントロールユニット等、その他にも適用可能であり適用を含むものである。
【0040】
ここでは、エンジン制御コントロールユニットを例に以下、本発明にかかわる実施例を図面に基づいて説明する。
図1は、エンジン制御コントロールユニット1の概観を示す。図において、エンジン制御コントロールユニット1は、ケース2とケース一体型コネクタ3を有し、ケース2内にはセラミック基板(6層)、そのベースとなるアルミベース9が配設され、セラミック基板5上には電子部品6が配設され、ケース一体型コネクタ3のコネクタ(図示せず)とセラミック基板5とはAlボンディング4により接続され、アルミベース9上のパワトラブクミ7とセラミック基板5とはAlボンディング8により接続される。この構成については従来周知である。
【0041】
本発明は、セラミック基板5上に載置されるICチップのセラミック基板5への接続構造に特徴を有する。すなわち、図1に示すように、ICチップパッケージ(1)11,ICチップパッケージ(2)12,ICチップパッケージ(3)13のようなICチップパッケージがセラミック基板5に載置され、固着される。後述するようにICチップパッケージの構造としては色々なものを組み合せることができる。エンジン制御のためにマイコン,オペアンプ,ロジックなどのICチップが使用される。ICチップと回路基板(図1にあってはセラミック基板5)の導体パターンとを電気的に接続してエンジン制御コントロールユニット1が構成される。
【0042】
ICチップパッケージを構成するに当っては同種のICチップをまとめて1つのICチップパッケージとすることによって配置が容易になり、製作が楽になる。また、0.8W ,1W,2W,3Wといった熱発生パワー系のICチップはそれ自体でICチップパッケージを構成することによって、ICチップパッケージ(3)13に示すようにして熱伝導部材(後述)を介して熱をセラミック基板5に逃がすことができる。
【0043】
熱発生パワー系ICチップは、他の非パワー系のICとは別体の一または複数のICチップパッケージに搭載される。
【0044】
このようにすることによって、セラミック基板5には3ないし4個のICチップパッケージを設けることによってすべてのICチップをセラミック基板5上に配設できるようになる。
【0045】
図2は、ICパッケージ11の詳細を示す。ICチップ21は、AUバンプ23,Au,Ni,Ag−Pt層24を介してインターポーザー基板22に実装して熱圧着,加熱圧着もしくは超音波熱圧着により固定される。インターポーザー基板22の上側周囲にはタレ防止突起部29が形成してあり、ICチップ21とインターポーザー基板22との間には、例えばエポキシ系の樹脂による層(アンダーフィル30)が充填硬化して設けられ、ICチップ21はインターポーザー基板22にしっかりと固着される。インターポーザー基板22の裏側には絶縁を行うオーバコートガラス27が設けられる。裏面には約300ミクロンの丸い導体、すなわちAg−Pt層25が設けられる。その上にはんだバンプ26を固着する。Ag−Pt層はAg−Pd層であってもよい。AUバンプ23の最大径/高さの比は、1.5〜8 の範囲内にある。このようにして構成されたICチップパッケージ11は、図3に示すように、マザーボードとしてのセラミック基板20(回路基板で図1におけるセラミック基板5に該当)上に配設され、Ag−Pt層32を介してセラミック基板20に固着される。セラミック基板20は6層から12層の多層をなす。対象となるICチップが熱発生系のパワーICである場合には、図4に示すような構成とされる。図4(イ)は、ICチップ21上にAl放熱フィン41を載置し、シリコン系又はエポキシ系接着層42によって放熱フィンをICチップ21に固着し、ICチップ21からの発生熱を放散している。図4(ロ)は、消費電力が高い場合で、放熱フィンの代りに熱伝導部材43を使用している。熱伝導部材43は、シリコン系又はエポキシ系接着層44,45によってICチップ21およびセラミック基板20にそれぞれ固着される。これによって、ICチップ21で発生した熱は、熱伝導部材43を介してセラミック基板20に伝えられ、放熱される。図4(ハ)は、更に消費電力が高い場合に採用される構造であり、(ロ)に対して熱伝導部材43は、シリコン系または、エポキシ系接着層44,45によってICチップ21およびアルミベース9にそれぞれ固着される。これにより熱放散性が高まる。エンジン制御コントロールユニット1をエンジン室に取り付ける場合、エンジン制御コントロールユニット1内の温度上昇は、例えば125℃以内に抑えることが要求される。熱発生系パワーICによる部分的な温度上昇を、例えば20℃以内に抑えるために放熱フィン41あるいは熱伝導部材43のような熱放散手段を採用することが有効である。これによって温度許容上昇温度に対するクリアランスを楽にすることができる。
【0046】
図5は、標準ロジックICあるいはオペアンプなどの同種のICチップ(1)21(a),ICチップ(2)21(b),ICチップ(3)21(c)を1つのインターポーザー基板22に載置・固着した例を示す。載置・固着方法は図1に示す例と同様である。このような構成にすることによって、複数のICチップを1つのインターポーザー基板22に載置・固着することが出来、ICチップパッケージ12のセラミック基板20への組み立てが楽になる。
【0047】
このように、ICチップをICチップパッケージ化し、セラミック基板20に載置・固着する方法を採用することによって、ICチップパッケージを別個に製作して組み立てることが出来るから組み立てが楽になると共に、後述するように、ICチップパッケージについて電気特性を検査し、不良品は組み立て前に排除することができるから、小さな単位のICチップパッケージの排除にとどまって完成品であるエンジン制御コントロールユニットを不良品と排除することがなくなるから歩留り率が向上し、経済的である。
【0048】
図6は、図3に対する代案を示す。図7は、図5に対する代案を示す。ICチップ21は、エパポキ系Agペースト52によってインターポーザー基板22に載置・固着され、ICチップ21の導体はAuボンディング51およびAu,Ni,Ag−Pt層53を介してインターポーザー基板22の導体に接続される。このように形成したICチップパッケージ14をセラミック基板20上に載置・固着することは前例と同じである。また、図7に示すように、複数のICチップ(1)21(a),ICチップ(2)21(b),ICチップ(3)21(c)を図6に示す例と同様にしてインターポーザー基板22に載置・固着する。図6および図7において、ICチップは、例えばエポキシ系の樹脂による層(樹脂層54)によって被覆され、Auボンディング51と共に固定される。
【0049】
図3,図5の例にするか、図6,図7の例にするかは設計上適宜決定される。図6あるいは図7の例を熱発生パワー系ICチップ搭載に採用する場合にはバンプ数を増やすなどして熱放散手段を設けるのがよい。
【0050】
図6あるいは図7の例は、インターポーザー側のAu,NI,Ag−Pt層53はフォトエッチング法で形成した場合最小導体幅0.05、最小間隙0.05も可能なため、導体の平坦性が厚膜印刷時より優れているため、Auボンディング51の接続長さも1mm以下にでき、セラミック基板20にダイレクトICチップ21を実装してAuボンディング接続する場合よりインターポーザー基板22は小型化でき、実装面積も小さくできる効果がある。
【0051】
図8は、インターポーザー基板22の構成を示す。図において、インターポーザー基板22は多層基板からなり、この例の場合7層の低温焼成アルミナ基板61,62,63,64,65,66からなる。各層の基板には、Au,Ni,Ag−Pt層24とAg−Pt層25を結ぶ導体67が図のように形成される。
【0052】
多層基板は、高温焼成アルミナ多層基板、あるいは高耐熱性ガラスエポキシ多層基板であってもよい。
【0053】
図9は、図8の代案であり、搭載するICチップが異なるがインターポーザー基板24自体の構成は図8と同様である。
【0054】
図10は、インターポーザー基板22の表面側を示す。周囲領域に所定の間隔で規定配列されるAu,Ni,Ag−Pt導体24が設けられる。
【0055】
図11は、インターポーザー基板24の裏面側を示す。裏面側にはAu−Pt層25が所定の間隔で規定配列される。その回りのところにオーバーコートガラスが印刷されている。
【0056】
図12は、図10に対する代案であり、図13は、図11に対する代案であり、同様にAu,Ni,Ag−Pt層24,Ag−Pt層が規定配列して設けてある。
【0057】
図14は、図3または図5に示すインターポーザー+ICチップAuAu熱圧着実装方法を示す。ステップS11からS16によって、ICチップ+インターポーザー組み立てがなされる。すなわち、Auパターンを有する基板(S11)にICチップ(Auバンプボンダーされた物)を搭載し、Auバンプ熱圧着を行う(S12),アンダーフィル充填硬化し(S13)、はんだボール(ハンダバンプ)搭載し(S14)、リフロー(S15)により固着する。これにより、ICチップパッケージを構成する。この段階でIC電気特性検査を行う(S16)。検査に合格したICチップパッケージのみが保管され、他は不良品としてこの段階で排除される。
【0058】
一方、セラミック基板S1にはんだ印刷し(S2)、これに予め構成したICチップパッケージをチップマウントする(S3)。はんだリフローし(S4)、基板洗浄し(S5)、ROMチェック書込みを行い(S6)、高温ベーキングし(S7)、中間電気的特性試験を行い(S8)、基板組み立て完成する(S9)。
【0059】
図15は、図6または図7に示すインターポーザー+ICチップAuワイヤーボンディング実装方法を示す。ステップS31からS39によって、ICチップ+インターポーザー組み立てがなされる。すなわち、Auパターンを有する基板(S31)にベアチップ接着/搭載し(S32)、導電性接着剤硬化する(S33)。プラズマ洗浄し(S34)、Auワイヤーボンディングを行い(S35)、樹脂塗布,硬化を行い(S36)、はんだボール搭載し(S37)、リフロー(S38)して、ICチップパッケージを構成する。この段階でIC電気特性検査を行う(S39)。検査に合格したICチップパッケージのみが保管され、他は不良品としてこの段階で排除される。
【0060】
一方、セラミック基板(S21)にはんだ印刷し(S22)、これに予め構成したICチップパッケージをチップマウントする(S23)。はんだリフローし(S34)、基板洗浄し(S35)、ROMチェック書込みを行い(S36)、高温ベーキングし(S37)、中間電気的特性試験を行い(S38)、基板組み立て完成する(S39)。
【0061】
このようにして基板組み立て完成すると、図16に示すように、ゲル71によってICチップパッケージは保護され、ケース2にカバー72が接着される。これによってエンジン制御コントロールユニット1が完成する。このエンジン制御コントロールユニット1内にはICチップが1個のICチップパッケージが、あるいは複数のICチップを搭載したICチップパッケージが配設されることになる。これらのICパッケージの数は3〜4個以内としてICチップをまとめることが製作上工数低減となって有利である。
【0062】
図17は、完成したエンジン制御コントロールユニット1をエンジンルームの、すなわちインテークマニホールド81上にネジ4点で接続,設置した状況を示す。図において、82にエンジン本体を、83はインジェクターを、そして84はディストリビュータを示す。
【0063】
ICチップを3あるいは4個のICチップパッケージに搭載することによってエンジン制御コントロールユニット1はコンパクトになり、インテークマニホールド81上に悠々搭載することができる。また、ICチップパッケージは、発熱系のパワーICを他の非発熱系のICICと別体として構成してあり、しかもパワーICチップについては熱放散手段が設けられる。
【0064】
【発明の効果】
以上のように、本発明によれば、ICチップをインターポーザー基板に搭載してICチップパッケージ(熱放散手段を含む)を構成してケース内に配設しているので、エンジン制御コントロールユニットのエンジンルーム内装着を可能にして、かつ回路基板の小型化(Auワイヤボンディング廃止ICチップ実装面積小),低コスト化を図り、接続信頼性向上,基板組立の工程の歩留り向上(Auワイヤボンディング廃止、ICチップ単品検査可)とトータルコスト低減を図ることのできるICチップ実装構造を提供することができる。
【0065】
特に、ICチップサイズが6mm角でピン数が144、もしくはサイズ10mm〜11mm角でピン数は256といった単位面積に対してバンプ数が多いような場合のICチップは通常厚膜印刷、例えば導体幅0.2、導体間隙0.2の基板にAuワイヤボンディング法による実装は困難である。インターポーザー基板で(フォトエッチング法)を設けることによって、上記効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例の構成概略図。
【図2】ICチップパッケージ構成図。
【図3】回路基板へのICチップパッケージ組立図。
【図4】放熱・熱伝導手段を有するICチップパッケージ(イ)および(ロ)構成図。
【図5】回路基板への他のICチップパッケージ組立図。
【図6】図3に対する他の変形例図。
【図7】図5に対する他のICチップパッケージ組立図。
【図8】インターポーザー多層基板の構成図。
【図9】他の例のインターポーザー多層基板の構成図。
【図10】フリップチップ実装表面図。
【図11】フリップチップ実装裏面図。
【図12】他の例のフリップチップ実装表面図。
【図13】他の例のフリップチップ実装裏面図。
【図14】インターポーザー+ICチップAuAu熱圧着製造ステップ図。
【図15】インターポーザー+ICチップAuワイヤーボンディング製造ステップ図。
【図16】エンジン制御コントロールユニット概略図。
【図17】エンジン制御コントロールユニットのインテークマニホールドへの組立図。
【符号の説明】
1…エンジン制御コントロールユニット、2…ケース、3…ケース一体型コネクタ、4,8…Alボンディング、5…セラミック基板、6…ベアチップ、7…パワトラブクミ、9…アルミベース、11…ICチップパッケージ(1)、12…ICチップパッケージ(2)、13…ICチップパッケージ(3)、20…セラミック基板(回路基板)、21…ICチップ、22…インターボーザー基板、23…Auバンプ、24…Au,Ni,Ag−Pt層、25…Ag−Pt層、26…はんだバンプ、27…オーバーコートガラス、29…タレ防止突起部、30…アンダーフィル、41…Al放熱フィン、42…シリコン又はエポキシ系接着層、43…熱伝導部材。
Claims (4)
- コネクタとセラミック基板を備えたケースを有してセラミック基板上にICチップを配設した自動車用制御コントロールユニットにおいて、使用されるICチップが熱発生パワー系ICチップか非熱発生パワー系ICチップかによってそれぞれまとめて熱発生パワー系のICチップパッケージおよび非熱発生パワー系のICチップパッケージが構成され、これらの熱発生パワー系のICチップパッケージおよび非熱発生パワー系のICチップパッケージは共に前記セラミック基板上に搭載され、かつ前記熱発生パワー系のICチップパッケージには、ICチップに放熱フインを設けるかあるいは前記セラミック基板に固着された熱伝導部材からなる熱放散手段を設け、
それぞれのICチップパッケージは、熱発生パワー系のICチップおよび非熱発生パワー系のICチップのいずれかを電気的に接続し、搭載する接続・搭載手段を介して搭載し、焼成されたセラミック基板が多層化され、ほぼ球状態をなして電気的接続をなすほぼ同一形状の複数のはんだバンプを備えたインターポーザーを有し、双方のICチップパッケージは、前記インターポーザーのはんだパンプを介して前記セラミック基板上に搭載されて、前記ケース内に配設されることを特徴とする自動車用制御コントロールユニット。 - 請求項1において、
前記接続・搭載手段は、Auバンプ及びこれに接続されるAuパターンを含むことを特徴とする自動用制御コントロールユニット。 - 請求項2において、
前記Auバンプの最大径/高さの比は1.5〜8 の範囲内にあることを特徴とする自動用制御ユニットコントロール。 - 請求項1において、
前記接続・搭載手段は、Auワイヤボンディング手段を含むことを特徴とする自動用制御コントロールユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24254899A JP3732051B2 (ja) | 1999-08-30 | 1999-08-30 | 自動車用制御コントロールユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24254899A JP3732051B2 (ja) | 1999-08-30 | 1999-08-30 | 自動車用制御コントロールユニット |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005105589A Division JP2005252286A (ja) | 2005-04-01 | 2005-04-01 | 自動車用制御コントロールユニットおよびその製造方法並びにicチップパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068606A JP2001068606A (ja) | 2001-03-16 |
JP3732051B2 true JP3732051B2 (ja) | 2006-01-05 |
Family
ID=17090752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24254899A Expired - Fee Related JP3732051B2 (ja) | 1999-08-30 | 1999-08-30 | 自動車用制御コントロールユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3732051B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004032371A1 (de) * | 2004-06-30 | 2006-01-26 | Robert Bosch Gmbh | Elektronische Schaltungseinheit |
US8987868B1 (en) | 2009-02-24 | 2015-03-24 | Xilinx, Inc. | Method and apparatus for programmable heterogeneous integration of stacked semiconductor die |
US9015023B2 (en) | 2010-05-05 | 2015-04-21 | Xilinx, Inc. | Device specific configuration of operating voltage |
US9000490B2 (en) * | 2013-04-19 | 2015-04-07 | Xilinx, Inc. | Semiconductor package having IC dice and voltage tuners |
JP2015088539A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社デンソー | 半導体パッケージ、および、これを実装する配線基板 |
JP6386746B2 (ja) | 2014-02-26 | 2018-09-05 | 株式会社ジェイデバイス | 半導体装置 |
-
1999
- 1999-08-30 JP JP24254899A patent/JP3732051B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001068606A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002168A (en) | Microelectronic component with rigid interposer | |
US5886415A (en) | Anisotropic conductive sheet and printed circuit board | |
JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
US7932597B2 (en) | Semiconductor device and manufacturing method thereof | |
US7399694B2 (en) | Semiconductor device and a manufacturing method of the same | |
EP0520841A1 (en) | Composite flip chip semi-conductor device and method for making and burning-in the same | |
JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
JP2009010436A (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
US20090280604A1 (en) | Heat radiation structure of semiconductor device, and manufacturing method thereof | |
JP2005005629A (ja) | 電子装置 | |
JP3732051B2 (ja) | 自動車用制御コントロールユニット | |
JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
JP3569585B2 (ja) | 半導体装置 | |
JP3549316B2 (ja) | 配線基板 | |
JPS6220707B2 (ja) | ||
JP2002057238A (ja) | 集積回路パッケージ | |
JPH05175407A (ja) | 半導体搭載基板 | |
JP2005252286A (ja) | 自動車用制御コントロールユニットおよびその製造方法並びにicチップパッケージ | |
JPH0846086A (ja) | ベアチップの搭載構造及び放熱板 | |
JP2002190556A (ja) | 自動車用制御コントロールユニットおよびその製法 | |
JP3024596B2 (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
JPH08172144A (ja) | 半導体装置及びその製造方法 | |
JP2003007914A (ja) | 半導体装置 | |
JP2001267460A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |