JP3658304B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP3658304B2 JP3658304B2 JP2000292146A JP2000292146A JP3658304B2 JP 3658304 B2 JP3658304 B2 JP 3658304B2 JP 2000292146 A JP2000292146 A JP 2000292146A JP 2000292146 A JP2000292146 A JP 2000292146A JP 3658304 B2 JP3658304 B2 JP 3658304B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lands
- signal line
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板に係り、特に、多端子素子の実装面に設けられたマトリックス状の多数のランドからの信号線パターンを規則正しく引き出すようにしたプリント配線板に関する。
【0002】
上記多端子素子は、例えばグリッドアレイパッケージのICである。
【0003】
【従来の技術】
従来、電子機器の高機能化が進むなか、半導体素子も高集積化が進み、LSIのパッケージにおいて外部端子の数が増加しており、500個以上の接続端子が形成されたボールグリッドアレイパッケージ(BGA)や狭ピッチで接続端子がアレイ状に配列されるチップスケールパッケージ(CSP)などが実用化されている。このようなグリッドアレイタイプのパッケージでは、一般的にパッケージ基板の下面にハンダバンプ等の端子が形成され、これらの端子がプリント配線板上のランドに実装接続されることにより電気的な接続が実現される。
【0004】
【発明が解決しようとする課題】
ところで、グリッドアレイタイプのパッケージに設けられた多数の端子にそれぞれ接続されるプリント配線板上の多数のランドのうち、内側にあるランドからパターンを外側に引き出すことが難しいため、多層構造であるプリント配線板に複数の信号層を設定したり、また、電源層及びグラウンド層に信号線を割り込ませることが行われている。
【0005】
すなわち、クワッドフラットパッケージ(QFP)やテープキャリアパッケージ(TCP)であれば端子がパッケージ外側に1列に配列されているだけであるので、プリント配線板において信号線を端子からそのまま引き出せる。したがって、プリント配線板において信号層は1層でよく、残りの層を電源パターンやグラウンドパターンに使用することができる。しかし、グリッドアレイ型のパッケージを実装されたプリント配線板では、端子がマトリックス状に設けられ、その端子が通常4列或いはそれ以上の列に配列されており、内側にあるランドから信号線パターンを外側に引き出すために信号層が複数必要となり、層数の多いプリント配線板が使用され、この場合には、コストが大幅に高くなり、またプリント配線板が重くなるという問題があった。あるいは、プリント配線板の層数を少なく抑えるために、電源層及びグラウンド層に信号線を割り込ませることが行われ、信号線パターンが複雑になり、信号線などによりグラウンドパターンが自由に配線できず、グラウンドパターンが理想的なプレーン形状から外れ、欠損部分の多いグラウンドパターン構造となる。
【0006】
本発明はこのような問題点に鑑みてなされたものであって、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線の配線パターンを規則的に引き出し、プリント配線板の層を増やすことなく、複雑な配線とならずに結線の容易なプリント配線板を提供することを目的とする。
【0007】
【課題を解決するための手段】
第1の層及び第2の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第1の層にマトリックス状に設けられ、前記マトリックスの各辺毎に4つのブロックに分けられた多数のランドと、多数のランドに接続されブロック毎に異なる4方向に引き出された信号線パターンと、前記多数のランドの最外列より内側に位置するランドと接続され、前記第1の層と前記第2の層との間を電気的に接続する第1の信号接続穴と、前記多数のランドのうち最外列のランドより外側に位置し、前記第1の層と前記第2の層との間を電気的に接続する第2の信号接続穴と、一端を前記第1の信号接続穴に接続され、他端を前記第2の信号接続穴に接続されて前記第2の層に設けられた信号線と、前記第2層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第1の信号接続穴、信号線及び第2の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第1の層において直接前記信号線パターンと接続されていることを特徴とする。
【0008】
また、本発明によれば、第1の層及び第2の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第1の層にマトリックス状に設けられ、前記マトリックスの各辺毎に4つのブロックに分けられた多数のランドと、ブロックに別けられた多数のランドから異なる4方向に引き出された信号線パターンと、前記多数のランドのうち最内列に位置するランドと接続され、前記第1の層と前記第2の層との間を貫通する第1のスルーホールと、前記多数のランドのうち最外列のランドより外側に位置し、前記第1の層と前記第2の層との間を貫通する第2のスルーホールと、一端を前記第1のスルーホールに接続され、他端を前記第2のスルーホールに接続されて前記第2の層に設けられた信号線と、前記第2層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最内列に位置するランドからの信号線パターンは前記第1のスルーホール、信号線及び第2のスルーホールを介して設けられ、その他のランドは前記第1の層において直接前記信号線パターンと接続されていることを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
【0010】
(第1の実施例)
図1は、本発明の第1の実施例に係る2層プリント配線板の表面である第1の層の平面図であり、図2は2層プリント配線板の裏面である第2の層の平面図を示す。図2は、相互の位置関係を明確にするため透視図となっており、図1におけるランドとの位置関係を明確にするため点線でそのランド位置を示す。
【0011】
図1において、ボールグリッドアレイパッケージが実装されるランド1には信号線パターン2、電源パターン4、及びグラウンドパターン6が接続される。
【0012】
また第1の層にスルーホール3、5、7が設けられ、図2に示す第2の層と連結している。例えば、スルーホール3、5、7はそれぞれ、信号線21、電源パターン4、グラウンドパターン6に形成されている。
【0013】
図2において、図1の第1の層がスルーホールを介して第2の層に接続される。例えば、信号線21がスルーホール3を介して第2の層の信号線8に接続される。同様に、電源パターン4はスルーホール5を介して第2の層の電源パターン9と、グラウンドパターン6はスルーホール7を介して第2の層のグラウンドパターン10と接続される。11は電源パターン9とグラウンドパターン10との間に実装されるバイパスコンデンサのランドである。
【0014】
図2において、信号線8は、スルーホール3からスルーホール22まで延び、スルーホール22は第1の層の信号線パターン2に接続される構造になっている。スルーホール22は第1の層において、グリッドアレイパッケージが実装される最外列のランドよりもすこし外側に設けられる。
【0015】
このため、第2の層において、信号線8及びスルーホール3、22を囲むようにグラウンドパターン10を形成することができ、したがって、グラウンドパターン10は欠損部分の少ない、ほぼプレーン状の理想的なパターンとなる。
【0016】
図2に示すように、グリッドアレイパッケージが実装される最内列のランドに接続される信号線は全て、信号線8と同様な構成となっている。なお、本発明はこの構造に限定されるものではなく、例えば、信号線を複数本まとめて、その周囲をグランドパターンで囲うようにしてもよい。
【0017】
次に図1及び図2に示されるようにグリッドアレイタイプのパッケージが実装される2層のプリント配線板の信号線パターンの引き出しについて説明する。
【0018】
つまり、一般に、2層のプリント配線板にグリッドアレイタイプのパッケージを実装する際に、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線パターンを引き出そうとするとプリント配線板の全体の配線パターンが非常に複雑になってしまうものであります。
【0019】
このため、本発明においては、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線パターンを規則的に引き出してプリント配線板全体の配線パターンをできるだけ、単純化しようとしたものであります。
【0020】
これを達成するため、本発明においては、マトリックス状の多数のランドからの信号線パターンを引き出すにあたり、規則性を持って引き出すことに着目したものであります。この規則性を持って引き出すことはマトリックス状の多数のランドをブロック化し、このブロック化された多数のランドからの信号線パターンをブロック毎に同方向に引き出すようにしたものであります。
【0021】
最初に、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランド1をブロック化したことについて図3により説明する。
図3において、マトリックス状の多数のランド1は最外列から最内列まで4列に形成され、放射上に4ブロックA,B,C,Dに分けられている。各ブロックA,B,C,Dは最外列のランド1A1,1B1、1C1、1D1,最外列から2列目のランド1A2,1B2、1C2、1D2最外列から3列目のランド1A3,1B3、1C3、1D3,最外列から4列目のランドすなわち最内列のランド1A4,1B4、1C4、1D4から成っている。
【0022】
次にブロック化された多数のランド1からの信号線パターン2をブロック毎に同方向に引き出すことについて図4乃至図6により説明する。
【0023】
図4において、4列に形成されたマトリックス状の多数のランド1の最外列のランド1A1,1B1,1C1,1D1はそのまま外方向に向かって信号線パターン2A1,2B1、2C1、2D1が設けられ、マトリックス状の多数のランドの最外列から2列目のランド1A2,1B2、1C2、1D2は同じく外方向に向かって信号線パターン2A2,2B2、2C2、2D2が設けられるが、隣接する2本が対になって最外列のランド1A1,1B1,1C1,1D1の間から外方向に向かって信号線パターン2A2,2B2、2C2、2D2が設けられる。また、マトリックス状の多数のランドの最外列から3列目のランド1A3,1B3、1C3、1D3,は同じく外方向に向かって信号線パターン2A3,2B3、2C3、2D3,が設けられるが、隣接する2本が対になって最外列のランド1A1,1B1,1C1,1D1の間から外方向に向かって信号線パターン2A3,2B3、2C3、2D3が設けられる。
【0024】
3列目からの信号線パターン2A3,2B3、2C3、2D3は2列目からの信号線パターン2A2,2B2、2C2、2D2が存在しない最外列のランド1A1,1B1,1C1,1D1の間に設けられ、最外列のランド1A1,1B1,1C1,1D1の間で3列目からの信号線パターン2A3,2B3、2C3、2D3と2列目からの信号線パターン2A2,2B2、2C2、2D2は交互に設けられる。
【0025】
マトリックス状の多数のランド1の最内列のランド1A4,1B4、1C4、1D4からの信号線パターン2A4,2B4、2C4、2D4は3列目からの信号線パターン2A3,2B3、2C3、2D3と2列目からの信号線パターン2A2,2B2、2C2、2D2が最外列のランド1A1,1B1,1C1,1D1の間に設けられているので最外列のランド1A1,1B1,1C1,1D1の間に設けることは難しい。
【0026】
そこで、図5に示すように最内列のランド1A4,1B4、1C4、1D4のその近傍として例えば内側に第1のスルーホール3A,3B,3C,3Dを設け、最外列のランド1A1,1B1,1C1,1D1のその外側に第2のスルーホール22A,22B,22C,22Dを設ける。第1のスルーホール3A,3B,3C,3Dと第2のスルーホール22A,22B,22C,22Dは第1の層と第2の層との間を貫通している。そして第1のスルーホール3A,3B,3C,3Dと第2のスルーホール22A,22B,22C,22Dとの間に図6に示すように信号線8A,8B,8C,8Dを設け、信号線8A,8B,8C,8Dの一端を第1のスルーホール3A,3B,3C,3Dに接続し、他端を前記第2のスルーホール22A,22B,22C,22Dに接続する。
【0027】
このようにしてマトリックス状の多数のランド1の最内列のランド1A4,1B4、1C4、1D4からの信号線パターン2A4,2B4、2C4、2D4は第1のスルーホール3A,3B,3C,3D、信号線8A,8B,8C,8D及び第2のスルーホール22A,22B,22C,22Dを介して設けられる。このようにしてブロック化された多数のランドからの信号線パターンをブロック毎に同方向にしている。なお、第1のスルーホール3A,3B,3C,3Dは最内列のランド1A4,1B4、1C4、1D4に信号線21A,21B,21C,21Dで接続されている。
【0028】
図7は、図1に示すプリント配線板を備えた電子機器を示す断面図である。
【0029】
図中、200は2層プリント配線板であり、2層プリント配線板200は第1の実施例で示した2層プリント配線板と同じ構成のものであり、ボールグリッドアレイパッケージタイプのIC201が実装されている。さらに、2層プリント配線板200には、他のIC202が実装される。2層プリント配線板200の下面には、チップコンデンサ203及びチップコンデンサ204が実装される。チップコンデンサ203は、図2に示すバイパスコンデンサのランド11半田接合されるIC201用のバイパスコンデンサであり、チップコンデンサ204は他のIC202用のバイパスコンデンサである。なお、2層プリント配線板200にはこの他にも多くの部品が実装されるが、図示を省略する。
【0030】
207は電子機器の金属筐体であり、金属筐体207は電子機器のフレームの一部を構成するもので、この筐体にはプリント配線板を取り付けるための支持具205が取り付けられている。2層プリント配線板200は、この支持具205にネジ206によって固定される。
【0031】
以上の実施例ではブロック毎に同方向に引き出すために多数のランドのブロック化を図3に示すように放射状に4ブロック化したが、本発明の4ブロック化はこれに限られるものではない。多数のランドの4ブロック化は図8に示すように考えられる。
【0032】
すなわち、多数のランドの4ブロック化するにあたり、ブロック毎に完全に同方向に引き出すことができる部分はブロックa,b,c,dである。このブロックa,b,c,dの間にあるスペースab、bc,cd、daのランドは隣接するブロックa,b,c,dのいずれかに属するようにするものであり、例えばスペースab、daのランドはブロックaに組み入れ、スペースbc,cdのランドはブロックcに組み入れたブロック化構成とすることができるし、スペースabのランドはブロックaに組み入れ、スペースbcのランドはブロックbに組み入れ、スペースcdのランドはブロックcに組み入れ、daのランドはブロックdに組み入れたブロック化構成とすることができるし、スペースab、daのランドはブロックaに組み入れ、スペースbcのランドはブロックbに組み入れ、スペースcdのランドはブロックdに組み入れたブロック化構成とすることができるし、スペースab、daのランドはブロックaに組み入れ、スペースbcのランドはブロックbに組み入れ、スペースcdのランドはブロックcに組み入れ組み入れたブロック化構成とすることができるものである。
【0033】
また、上記実施例においては、第1の層と第2の層とをスルーホールによって接続しているが、スルーホールに限られるものではなく、第1の層と第2の層とを電気的に接続する信号接続穴、例えばバイアホールを用いて接続するようにしてもよい。
【0034】
また、上記実施例においては、マトリックス状の多数のランドの最内列のランドからの信号線パターンは第1のスルーホール、信号線及び第2のスルーホールを介して設けられるが、本発明はこれに限定されるものではなく、多数のランドの最外列より内側に位置するランドらの信号線パターンを第1のスルーホール、信号線及び第2のスルーホールを介して設けるようにしても良いものである。
【0035】
【発明の効果】
以上詳述したように発明によれば第1の層及び第2の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第1の層にマトリックス状に設けられ、前記マトリックスの各辺毎に4つのブロックに分けられた多数のランドと、多数のランドに接続されブロック毎に異なる4方向に引き出された信号線パターンと、前記多数のランドの最外列より内側に位置するランドと接続され、前記第1の層と前記第2の層との間を電気的に接続する第1の信号接続穴と、前記多数のランドのうち最外列のランドより外側に位置し、前記第1の層と前記第2の層との間を電気的に接続する第2の信号接続穴と、一端を前記第1の信号接続穴に接続され、他端を前記第2の信号接続穴に接続されて前記第2の層に設けられた信号線と、前記第2層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第1の信号接続穴、信号線及び第2の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第1の層において直接前記信号線パターンと接続されていることにより、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線の配線パターンを規則的に引き出し、プリント配線板の層を増やすことなく、複雑な配線とならずに結線の容易なプリント配線板を提供することができるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る2層プリント配線板の一層の平面図である。
【図2】図1に示すプリント配線板の2層の平面図である。
【図3】ボールグリッドアレイパッケージが実装される図1に示すプリント配線板の多数のランドをブロック化して示す図である。
【図4】図1に示すプリント配線板のブロック化された多数のランドのうち最外列、2列目、3列目からの信号線パターンの引き出しについての説明図である。
【図5】図1に示すプリント配線板のブロック化された多数のランドのうち最内列からの信号線パターンの引き出しについての説明図である。
【図6】図5に示すプリント配線板の裏面の状態を説明する説明図である。
【図7】図1に示すプリント配線板を備えた電子機器を示す断面図である。
【図8】図1に示すプリント配線板の多数のランドをブロック化のしかたを説明する図である。
【符号の説明】
1 ランド
1A1,1B1、1C1、1D1 最外列のランド
1A2,1B2、1C2、1D2 2列目のランド
1A3,1B3、1C3、1D3 3列目のランド
1A4,1B4、1C4、1D4 最内列のランド
2 信号線パターン
2A1,2B1、2C1、2D1 最外列からの信号線パターン
2A2,2B2、2C2、2D2 2列目からの信号線パターン
2A3,2B3、2C3、2D3 3列目からの信号線パターン
2A4,2B4、2C4、2D4 最内列からの信号線パターン
3 スルーホール
3A、3B、3C、3D 第1のスルーホール
4 電源パターン
5 スルーホール
6 グラウンドパターン
7 スルーホール
8 信号線
8A、8B、8C、8D 信号線
9 電源パターン
10 グラウンドパターン(第1のグラウンドパターン)
11 バイパスコンデンサのランド
21 信号線
21A、21B、21C、21D 信号線
22 スルーホール(第2の貫通接続手段)
Claims (5)
- 第1の層及び第2の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、
前記多端子素子の各端子がそれぞれ対応して接続されるように前記第1の層にマトリックス状に設けられ、前記マトリックスの各辺毎に4つのブロックに分けられた多数のランドと、
多数のランドに接続されブロック毎に異なる4方向に引き出された信号線パターンと、
前記多数のランドの最外列より内側に位置するランドと接続され、前記第1の層と前記第2の層との間を電気的に接続する第1の信号接続穴と、
前記多数のランドのうち最外列のランドより外側に位置し、前記第1の層と前記第2の層との間を電気的に接続する第2の信号接続穴と、
一端を前記第1の信号接続穴に接続され、他端を前記第2の信号接続穴に接続されて前記第2の層に設けられた信号線と、
前記第2層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、
を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第1の信号接続穴、信号線及び第2の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第1の層において直接前記信号線パターンと接続されていることを特徴とするプリント配線板。 - 前記多数のランドの最外列より内側に位置するランドと前記第1の信号接続穴とは前記第1の層に設けられた他の信号線により接続されることを特徴とする請求項1記載のプリント配線板。
- 前記多数のランドの最外列より内側に位置するランドは前記多数のランドの最内列に位置するランドであることを特徴とする請求項1記載のプリント配線板。
- プリント配線板に実装される多端子素子は中央部の端子が除かれたマトリックス状の多数の端子を有しており、前記第1の層に設けられたマトリックス状の多数のランドは前記多端子素子の多数の端子に対応して中央部のランドが除かれていることを特徴とする請求項1記載のプリント配線板。
- 第1の層及び第2の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、
前記多端子素子の各端子がそれぞれ対応して接続されるように前記第1の層にマトリックス状に設けられ、前記マトリックスの各辺毎に4つのブロックに分けられた多数のランドと、
ブロックに別けられた多数のランドから異なる4方向に引き出された信号線パターンと、
前記多数のランドのうち最内列に位置するランドと接続され、前記第1の層と前記第2の層との間を貫通する第1のスルーホールと、
前記多数のランドのうち最外列のランドより外側に位置し、前記第1の層と前記第2の層との間を貫通する第2のスルーホールと、
一端を前記第1のスルーホールに接続され、他端を前記第2のスルーホールに接続されて前記第2の層に設けられた信号線と、
前記第2層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、
を備え、前記多数のランドの最内列に位置するランドからの信号線パターンは前記第1のスルーホール、信号線及び第2のスルーホールを介して設けられ、その他のランドは前記第1の層において直接前記信号線パターンと接続されていることを特徴とするプリント配線板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292146A JP3658304B2 (ja) | 2000-09-26 | 2000-09-26 | プリント配線板 |
US09/702,763 US6489574B1 (en) | 1999-11-02 | 2000-11-01 | Printed-wiring board |
EP00309666A EP1098555B1 (en) | 1999-11-02 | 2000-11-01 | Printed-wiring board |
DE60039569T DE60039569D1 (de) | 1999-11-02 | 2000-11-01 | Gedruckte Leiterplatte |
CNB001337300A CN1196385C (zh) | 1999-11-02 | 2000-11-02 | 印刷线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292146A JP3658304B2 (ja) | 2000-09-26 | 2000-09-26 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002111156A JP2002111156A (ja) | 2002-04-12 |
JP3658304B2 true JP3658304B2 (ja) | 2005-06-08 |
Family
ID=18775123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000292146A Expired - Fee Related JP3658304B2 (ja) | 1999-11-02 | 2000-09-26 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3658304B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101831692B1 (ko) | 2011-08-17 | 2018-02-26 | 삼성전자주식회사 | 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템 |
JP5919872B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
-
2000
- 2000-09-26 JP JP2000292146A patent/JP3658304B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002111156A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
US7738259B2 (en) | Shared via decoupling for area arrays components | |
US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
US6534872B1 (en) | Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging | |
JP3925615B2 (ja) | 半導体モジュール | |
JP2005123591A (ja) | 半導体装置及びこれを実装した電子機器 | |
JP3658304B2 (ja) | プリント配線板 | |
JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
JP3745176B2 (ja) | プリント配線板 | |
US6793500B1 (en) | Radial contact pad footprint and wiring for electrical components | |
CN112312644A (zh) | 使用两个布线层的集成电路的印刷电路板连接 | |
JP2000349191A (ja) | 半導体装置および配線回路装置 | |
JP3330468B2 (ja) | 配線基板及び半導体装置 | |
JPS59144155A (ja) | 集積回路パツケ−ジ | |
US6818838B1 (en) | PCB component placement and trace routing therebetween | |
JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
JPH1167396A (ja) | 端子ピッチ変換基板 | |
JP3535213B2 (ja) | 半導体装置 | |
JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
KR101829327B1 (ko) | 테스트 보드와 반도체 칩 매개장치 | |
JP4170463B2 (ja) | 変換モジュール | |
JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |