JP3658304B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP3658304B2 JP3658304B2 JP2000292146A JP2000292146A JP3658304B2 JP 3658304 B2 JP3658304 B2 JP 3658304B2 JP 2000292146 A JP2000292146 A JP 2000292146A JP 2000292146 A JP2000292146 A JP 2000292146A JP 3658304 B2 JP3658304 B2 JP 3658304B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lands
- signal line
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板に係り、特に、多端子素子の実装面に設けられたマトリックス状の多数のランドからの信号線パターンを規則正しく引き出すようにしたプリント配線板に関する。
【０００２】
上記多端子素子は、例えばグリッドアレイパッケージのＩＣである。
【０００３】
【従来の技術】
従来、電子機器の高機能化が進むなか、半導体素子も高集積化が進み、ＬＳＩのパッケージにおいて外部端子の数が増加しており、５００個以上の接続端子が形成されたボールグリッドアレイパッケージ（ＢＧＡ）や狭ピッチで接続端子がアレイ状に配列されるチップスケールパッケージ（ＣＳＰ）などが実用化されている。このようなグリッドアレイタイプのパッケージでは、一般的にパッケージ基板の下面にハンダバンプ等の端子が形成され、これらの端子がプリント配線板上のランドに実装接続されることにより電気的な接続が実現される。
【０００４】
【発明が解決しようとする課題】
ところで、グリッドアレイタイプのパッケージに設けられた多数の端子にそれぞれ接続されるプリント配線板上の多数のランドのうち、内側にあるランドからパターンを外側に引き出すことが難しいため、多層構造であるプリント配線板に複数の信号層を設定したり、また、電源層及びグラウンド層に信号線を割り込ませることが行われている。
【０００５】
すなわち、クワッドフラットパッケージ（ＱＦＰ）やテープキャリアパッケージ（ＴＣＰ）であれば端子がパッケージ外側に１列に配列されているだけであるので、プリント配線板において信号線を端子からそのまま引き出せる。したがって、プリント配線板において信号層は１層でよく、残りの層を電源パターンやグラウンドパターンに使用することができる。しかし、グリッドアレイ型のパッケージを実装されたプリント配線板では、端子がマトリックス状に設けられ、その端子が通常４列或いはそれ以上の列に配列されており、内側にあるランドから信号線パターンを外側に引き出すために信号層が複数必要となり、層数の多いプリント配線板が使用され、この場合には、コストが大幅に高くなり、またプリント配線板が重くなるという問題があった。あるいは、プリント配線板の層数を少なく抑えるために、電源層及びグラウンド層に信号線を割り込ませることが行われ、信号線パターンが複雑になり、信号線などによりグラウンドパターンが自由に配線できず、グラウンドパターンが理想的なプレーン形状から外れ、欠損部分の多いグラウンドパターン構造となる。
【０００６】
本発明はこのような問題点に鑑みてなされたものであって、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線の配線パターンを規則的に引き出し、プリント配線板の層を増やすことなく、複雑な配線とならずに結線の容易なプリント配線板を提供することを目的とする。
【０００７】
【課題を解決するための手段】
第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、多数のランドに接続されブロック毎に異なる４方向に引き出された信号線パターンと、前記多数のランドの最外列より内側に位置するランドと接続され、前記第１の層と前記第２の層との間を電気的に接続する第１の信号接続穴と、前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を電気的に接続する第２の信号接続穴と、一端を前記第１の信号接続穴に接続され、他端を前記第２の信号接続穴に接続されて前記第２の層に設けられた信号線と、前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第１の信号接続穴、信号線及び第２の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第１の層において直接前記信号線パターンと接続されていることを特徴とする。
【０００８】
また、本発明によれば、第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、ブロックに別けられた多数のランドから異なる４方向に引き出された信号線パターンと、前記多数のランドのうち最内列に位置するランドと接続され、前記第１の層と前記第２の層との間を貫通する第１のスルーホールと、前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を貫通する第２のスルーホールと、一端を前記第１のスルーホールに接続され、他端を前記第２のスルーホールに接続されて前記第２の層に設けられた信号線と、前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最内列に位置するランドからの信号線パターンは前記第１のスルーホール、信号線及び第２のスルーホールを介して設けられ、その他のランドは前記第１の層において直接前記信号線パターンと接続されていることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
【００１０】
（第１の実施例）
図１は、本発明の第１の実施例に係る２層プリント配線板の表面である第１の層の平面図であり、図２は２層プリント配線板の裏面である第２の層の平面図を示す。図２は、相互の位置関係を明確にするため透視図となっており、図１におけるランドとの位置関係を明確にするため点線でそのランド位置を示す。
【００１１】
図１において、ボールグリッドアレイパッケージが実装されるランド１には信号線パターン２、電源パターン４、及びグラウンドパターン６が接続される。
【００１２】
また第１の層にスルーホール３、５、７が設けられ、図２に示す第２の層と連結している。例えば、スルーホール３、５、７はそれぞれ、信号線２１、電源パターン４、グラウンドパターン６に形成されている。
【００１３】
図２において、図１の第１の層がスルーホールを介して第２の層に接続される。例えば、信号線２１がスルーホール３を介して第２の層の信号線８に接続される。同様に、電源パターン４はスルーホール５を介して第２の層の電源パターン９と、グラウンドパターン６はスルーホール７を介して第２の層のグラウンドパターン１０と接続される。１１は電源パターン９とグラウンドパターン１０との間に実装されるバイパスコンデンサのランドである。
【００１４】
図２において、信号線８は、スルーホール３からスルーホール２２まで延び、スルーホール２２は第１の層の信号線パターン２に接続される構造になっている。スルーホール２２は第１の層において、グリッドアレイパッケージが実装される最外列のランドよりもすこし外側に設けられる。
【００１５】
このため、第２の層において、信号線８及びスルーホール３、２２を囲むようにグラウンドパターン１０を形成することができ、したがって、グラウンドパターン１０は欠損部分の少ない、ほぼプレーン状の理想的なパターンとなる。
【００１６】
図２に示すように、グリッドアレイパッケージが実装される最内列のランドに接続される信号線は全て、信号線８と同様な構成となっている。なお、本発明はこの構造に限定されるものではなく、例えば、信号線を複数本まとめて、その周囲をグランドパターンで囲うようにしてもよい。
【００１７】
次に図１及び図２に示されるようにグリッドアレイタイプのパッケージが実装される２層のプリント配線板の信号線パターンの引き出しについて説明する。
【００１８】
つまり、一般に、２層のプリント配線板にグリッドアレイタイプのパッケージを実装する際に、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線パターンを引き出そうとするとプリント配線板の全体の配線パターンが非常に複雑になってしまうものであります。
【００１９】
このため、本発明においては、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線パターンを規則的に引き出してプリント配線板全体の配線パターンをできるだけ、単純化しようとしたものであります。
【００２０】
これを達成するため、本発明においては、マトリックス状の多数のランドからの信号線パターンを引き出すにあたり、規則性を持って引き出すことに着目したものであります。この規則性を持って引き出すことはマトリックス状の多数のランドをブロック化し、このブロック化された多数のランドからの信号線パターンをブロック毎に同方向に引き出すようにしたものであります。
【００２１】
最初に、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランド１をブロック化したことについて図３により説明する。
図３において、マトリックス状の多数のランド１は最外列から最内列まで４列に形成され、放射上に４ブロックＡ，Ｂ，Ｃ，Ｄに分けられている。各ブロックＡ，Ｂ，Ｃ，Ｄは最外列のランド１Ａ1，１Ｂ1、１Ｃ1、１Ｄ1，最外列から２列目のランド１Ａ2，１Ｂ2、１Ｃ2、１Ｄ2最外列から３列目のランド１Ａ3，１Ｂ3、１Ｃ3、１Ｄ3，最外列から４列目のランドすなわち最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4から成っている。
【００２２】
次にブロック化された多数のランド１からの信号線パターン２をブロック毎に同方向に引き出すことについて図４乃至図６により説明する。
【００２３】
図４において、４列に形成されたマトリックス状の多数のランド１の最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1はそのまま外方向に向かって信号線パターン２Ａ1，２Ｂ1、２Ｃ1、２Ｄ1が設けられ、マトリックス状の多数のランドの最外列から２列目のランド１Ａ2，１Ｂ2、１Ｃ2、１Ｄ2は同じく外方向に向かって信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が設けられるが、隣接する２本が対になって最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間から外方向に向かって信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が設けられる。また、マトリックス状の多数のランドの最外列から３列目のランド１Ａ3，１Ｂ3、１Ｃ3、１Ｄ3，は同じく外方向に向かって信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3，が設けられるが、隣接する２本が対になって最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間から外方向に向かって信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3が設けられる。
【００２４】
３列目からの信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3は２列目からの信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が存在しない最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間に設けられ、最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間で３列目からの信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3と２列目からの信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2は交互に設けられる。
【００２５】
マトリックス状の多数のランド１の最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4からの信号線パターン２Ａ4，２Ｂ4、２Ｃ4、２Ｄ4は3列目からの信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3と２列目からの信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間に設けられているので最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間に設けることは難しい。
【００２６】
そこで、図５に示すように最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4のその近傍として例えば内側に第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄを設け、最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1のその外側に第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄを設ける。第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄと第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄは第１の層と第２の層との間を貫通している。そして第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄと第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄとの間に図６に示すように信号線８Ａ，８Ｂ，８Ｃ，８Ｄを設け、信号線８Ａ，８Ｂ，８Ｃ，８Ｄの一端を第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄに接続し、他端を前記第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄに接続する。
【００２７】
このようにしてマトリックス状の多数のランド１の最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4からの信号線パターン２Ａ4，２Ｂ4、２Ｃ4、２Ｄ4は第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄ、信号線８Ａ，８Ｂ，８Ｃ，８Ｄ及び第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄを介して設けられる。このようにしてブロック化された多数のランドからの信号線パターンをブロック毎に同方向にしている。なお、第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄは最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4に信号線２１Ａ，２１Ｂ，２１Ｃ，２１Ｄで接続されている。
【００２８】
図７は、図１に示すプリント配線板を備えた電子機器を示す断面図である。
【００２９】
図中、２００は２層プリント配線板であり、２層プリント配線板２００は第１の実施例で示した２層プリント配線板と同じ構成のものであり、ボールグリッドアレイパッケージタイプのＩＣ２０１が実装されている。さらに、２層プリント配線板２００には、他のＩＣ２０２が実装される。２層プリント配線板２００の下面には、チップコンデンサ２０３及びチップコンデンサ２０４が実装される。チップコンデンサ２０３は、図２に示すバイパスコンデンサのランド１１半田接合されるＩＣ２０１用のバイパスコンデンサであり、チップコンデンサ２０４は他のＩＣ２０２用のバイパスコンデンサである。なお、２層プリント配線板２００にはこの他にも多くの部品が実装されるが、図示を省略する。
【００３０】
２０７は電子機器の金属筐体であり、金属筐体２０７は電子機器のフレームの一部を構成するもので、この筐体にはプリント配線板を取り付けるための支持具２０５が取り付けられている。２層プリント配線板２００は、この支持具２０５にネジ２０６によって固定される。
【００３１】
以上の実施例ではブロック毎に同方向に引き出すために多数のランドのブロック化を図３に示すように放射状に４ブロック化したが、本発明の４ブロック化はこれに限られるものではない。多数のランドの４ブロック化は図８に示すように考えられる。
【００３２】
すなわち、多数のランドの４ブロック化するにあたり、ブロック毎に完全に同方向に引き出すことができる部分はブロックａ，ｂ，ｃ，ｄである。このブロックａ，ｂ，ｃ，ｄの間にあるスペースａｂ、ｂｃ，ｃｄ、ｄａのランドは隣接するブロックａ，ｂ，ｃ，ｄのいずれかに属するようにするものであり、例えばスペースａｂ、ｄａのランドはブロックａに組み入れ、スペースｂｃ，ｃｄのランドはブロックｃに組み入れたブロック化構成とすることができるし、スペースａｂのランドはブロックａに組み入れ、スペースｂｃのランドはブロックｂに組み入れ、スペースｃｄのランドはブロックｃに組み入れ、ｄａのランドはブロックｄに組み入れたブロック化構成とすることができるし、スペースａｂ、ｄａのランドはブロックａに組み入れ、スペースｂｃのランドはブロックｂに組み入れ、スペースｃｄのランドはブロックｄに組み入れたブロック化構成とすることができるし、スペースａｂ、ｄａのランドはブロックａに組み入れ、スペースｂｃのランドはブロックｂに組み入れ、スペースｃｄのランドはブロックｃに組み入れ組み入れたブロック化構成とすることができるものである。
【００３３】
また、上記実施例においては、第１の層と第２の層とをスルーホールによって接続しているが、スルーホールに限られるものではなく、第１の層と第２の層とを電気的に接続する信号接続穴、例えばバイアホールを用いて接続するようにしてもよい。
【００３４】
また、上記実施例においては、マトリックス状の多数のランドの最内列のランドからの信号線パターンは第１のスルーホール、信号線及び第２のスルーホールを介して設けられるが、本発明はこれに限定されるものではなく、多数のランドの最外列より内側に位置するランドらの信号線パターンを第１のスルーホール、信号線及び第２のスルーホールを介して設けるようにしても良いものである。
【００３５】
【発明の効果】
以上詳述したように発明によれば第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、多数のランドに接続されブロック毎に異なる４方向に引き出された信号線パターンと、前記多数のランドの最外列より内側に位置するランドと接続され、前記第１の層と前記第２の層との間を電気的に接続する第１の信号接続穴と、前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を電気的に接続する第２の信号接続穴と、一端を前記第１の信号接続穴に接続され、他端を前記第２の信号接続穴に接続されて前記第２の層に設けられた信号線と、前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第１の信号接続穴、信号線及び第２の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第１の層において直接前記信号線パターンと接続されていることにより、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線の配線パターンを規則的に引き出し、プリント配線板の層を増やすことなく、複雑な配線とならずに結線の容易なプリント配線板を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る２層プリント配線板の一層の平面図である。
【図２】図１に示すプリント配線板の２層の平面図である。
【図３】ボールグリッドアレイパッケージが実装される図１に示すプリント配線板の多数のランドをブロック化して示す図である。
【図４】図１に示すプリント配線板のブロック化された多数のランドのうち最外列、２列目、３列目からの信号線パターンの引き出しについての説明図である。
【図５】図１に示すプリント配線板のブロック化された多数のランドのうち最内列からの信号線パターンの引き出しについての説明図である。
【図６】図５に示すプリント配線板の裏面の状態を説明する説明図である。
【図７】図１に示すプリント配線板を備えた電子機器を示す断面図である。
【図８】図１に示すプリント配線板の多数のランドをブロック化のしかたを説明する図である。
【符号の説明】
１ ランド
１Ａ1，１Ｂ1、１Ｃ1、１Ｄ1 最外列のランド
１Ａ2，１Ｂ2、１Ｃ2、１Ｄ2 ２列目のランド
１Ａ3，１Ｂ3、１Ｃ3、１Ｄ3 ３列目のランド
１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4 最内列のランド
２ 信号線パターン
２Ａ1，２Ｂ1、２Ｃ1、２Ｄ1 最外列からの信号線パターン
２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2 ２列目からの信号線パターン
２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3 ３列目からの信号線パターン
２Ａ4，２Ｂ4、２Ｃ4、２Ｄ4 最内列からの信号線パターン
３ スルーホール
３Ａ、３Ｂ、３Ｃ、３Ｄ 第１のスルーホール
４ 電源パターン
５ スルーホール
６ グラウンドパターン
７ スルーホール
８ 信号線
８Ａ、８Ｂ、８Ｃ、８Ｄ 信号線
９ 電源パターン
１０ グラウンドパターン（第１のグラウンドパターン）
１１ バイパスコンデンサのランド
２１ 信号線
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ 信号線
２２ スルーホール（第２の貫通接続手段）
【発明の属する技術分野】
本発明は、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板に係り、特に、多端子素子の実装面に設けられたマトリックス状の多数のランドからの信号線パターンを規則正しく引き出すようにしたプリント配線板に関する。
【０００２】
上記多端子素子は、例えばグリッドアレイパッケージのＩＣである。
【０００３】
【従来の技術】
従来、電子機器の高機能化が進むなか、半導体素子も高集積化が進み、ＬＳＩのパッケージにおいて外部端子の数が増加しており、５００個以上の接続端子が形成されたボールグリッドアレイパッケージ（ＢＧＡ）や狭ピッチで接続端子がアレイ状に配列されるチップスケールパッケージ（ＣＳＰ）などが実用化されている。このようなグリッドアレイタイプのパッケージでは、一般的にパッケージ基板の下面にハンダバンプ等の端子が形成され、これらの端子がプリント配線板上のランドに実装接続されることにより電気的な接続が実現される。
【０００４】
【発明が解決しようとする課題】
ところで、グリッドアレイタイプのパッケージに設けられた多数の端子にそれぞれ接続されるプリント配線板上の多数のランドのうち、内側にあるランドからパターンを外側に引き出すことが難しいため、多層構造であるプリント配線板に複数の信号層を設定したり、また、電源層及びグラウンド層に信号線を割り込ませることが行われている。
【０００５】
すなわち、クワッドフラットパッケージ（ＱＦＰ）やテープキャリアパッケージ（ＴＣＰ）であれば端子がパッケージ外側に１列に配列されているだけであるので、プリント配線板において信号線を端子からそのまま引き出せる。したがって、プリント配線板において信号層は１層でよく、残りの層を電源パターンやグラウンドパターンに使用することができる。しかし、グリッドアレイ型のパッケージを実装されたプリント配線板では、端子がマトリックス状に設けられ、その端子が通常４列或いはそれ以上の列に配列されており、内側にあるランドから信号線パターンを外側に引き出すために信号層が複数必要となり、層数の多いプリント配線板が使用され、この場合には、コストが大幅に高くなり、またプリント配線板が重くなるという問題があった。あるいは、プリント配線板の層数を少なく抑えるために、電源層及びグラウンド層に信号線を割り込ませることが行われ、信号線パターンが複雑になり、信号線などによりグラウンドパターンが自由に配線できず、グラウンドパターンが理想的なプレーン形状から外れ、欠損部分の多いグラウンドパターン構造となる。
【０００６】
本発明はこのような問題点に鑑みてなされたものであって、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線の配線パターンを規則的に引き出し、プリント配線板の層を増やすことなく、複雑な配線とならずに結線の容易なプリント配線板を提供することを目的とする。
【０００７】
【課題を解決するための手段】
第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、多数のランドに接続されブロック毎に異なる４方向に引き出された信号線パターンと、前記多数のランドの最外列より内側に位置するランドと接続され、前記第１の層と前記第２の層との間を電気的に接続する第１の信号接続穴と、前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を電気的に接続する第２の信号接続穴と、一端を前記第１の信号接続穴に接続され、他端を前記第２の信号接続穴に接続されて前記第２の層に設けられた信号線と、前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第１の信号接続穴、信号線及び第２の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第１の層において直接前記信号線パターンと接続されていることを特徴とする。
【０００８】
また、本発明によれば、第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、ブロックに別けられた多数のランドから異なる４方向に引き出された信号線パターンと、前記多数のランドのうち最内列に位置するランドと接続され、前記第１の層と前記第２の層との間を貫通する第１のスルーホールと、前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を貫通する第２のスルーホールと、一端を前記第１のスルーホールに接続され、他端を前記第２のスルーホールに接続されて前記第２の層に設けられた信号線と、前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最内列に位置するランドからの信号線パターンは前記第１のスルーホール、信号線及び第２のスルーホールを介して設けられ、その他のランドは前記第１の層において直接前記信号線パターンと接続されていることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
【００１０】
（第１の実施例）
図１は、本発明の第１の実施例に係る２層プリント配線板の表面である第１の層の平面図であり、図２は２層プリント配線板の裏面である第２の層の平面図を示す。図２は、相互の位置関係を明確にするため透視図となっており、図１におけるランドとの位置関係を明確にするため点線でそのランド位置を示す。
【００１１】
図１において、ボールグリッドアレイパッケージが実装されるランド１には信号線パターン２、電源パターン４、及びグラウンドパターン６が接続される。
【００１２】
また第１の層にスルーホール３、５、７が設けられ、図２に示す第２の層と連結している。例えば、スルーホール３、５、７はそれぞれ、信号線２１、電源パターン４、グラウンドパターン６に形成されている。
【００１３】
図２において、図１の第１の層がスルーホールを介して第２の層に接続される。例えば、信号線２１がスルーホール３を介して第２の層の信号線８に接続される。同様に、電源パターン４はスルーホール５を介して第２の層の電源パターン９と、グラウンドパターン６はスルーホール７を介して第２の層のグラウンドパターン１０と接続される。１１は電源パターン９とグラウンドパターン１０との間に実装されるバイパスコンデンサのランドである。
【００１４】
図２において、信号線８は、スルーホール３からスルーホール２２まで延び、スルーホール２２は第１の層の信号線パターン２に接続される構造になっている。スルーホール２２は第１の層において、グリッドアレイパッケージが実装される最外列のランドよりもすこし外側に設けられる。
【００１５】
このため、第２の層において、信号線８及びスルーホール３、２２を囲むようにグラウンドパターン１０を形成することができ、したがって、グラウンドパターン１０は欠損部分の少ない、ほぼプレーン状の理想的なパターンとなる。
【００１６】
図２に示すように、グリッドアレイパッケージが実装される最内列のランドに接続される信号線は全て、信号線８と同様な構成となっている。なお、本発明はこの構造に限定されるものではなく、例えば、信号線を複数本まとめて、その周囲をグランドパターンで囲うようにしてもよい。
【００１７】
次に図１及び図２に示されるようにグリッドアレイタイプのパッケージが実装される２層のプリント配線板の信号線パターンの引き出しについて説明する。
【００１８】
つまり、一般に、２層のプリント配線板にグリッドアレイタイプのパッケージを実装する際に、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線パターンを引き出そうとするとプリント配線板の全体の配線パターンが非常に複雑になってしまうものであります。
【００１９】
このため、本発明においては、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線パターンを規則的に引き出してプリント配線板全体の配線パターンをできるだけ、単純化しようとしたものであります。
【００２０】
これを達成するため、本発明においては、マトリックス状の多数のランドからの信号線パターンを引き出すにあたり、規則性を持って引き出すことに着目したものであります。この規則性を持って引き出すことはマトリックス状の多数のランドをブロック化し、このブロック化された多数のランドからの信号線パターンをブロック毎に同方向に引き出すようにしたものであります。
【００２１】
最初に、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランド１をブロック化したことについて図３により説明する。
図３において、マトリックス状の多数のランド１は最外列から最内列まで４列に形成され、放射上に４ブロックＡ，Ｂ，Ｃ，Ｄに分けられている。各ブロックＡ，Ｂ，Ｃ，Ｄは最外列のランド１Ａ1，１Ｂ1、１Ｃ1、１Ｄ1，最外列から２列目のランド１Ａ2，１Ｂ2、１Ｃ2、１Ｄ2最外列から３列目のランド１Ａ3，１Ｂ3、１Ｃ3、１Ｄ3，最外列から４列目のランドすなわち最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4から成っている。
【００２２】
次にブロック化された多数のランド１からの信号線パターン２をブロック毎に同方向に引き出すことについて図４乃至図６により説明する。
【００２３】
図４において、４列に形成されたマトリックス状の多数のランド１の最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1はそのまま外方向に向かって信号線パターン２Ａ1，２Ｂ1、２Ｃ1、２Ｄ1が設けられ、マトリックス状の多数のランドの最外列から２列目のランド１Ａ2，１Ｂ2、１Ｃ2、１Ｄ2は同じく外方向に向かって信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が設けられるが、隣接する２本が対になって最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間から外方向に向かって信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が設けられる。また、マトリックス状の多数のランドの最外列から３列目のランド１Ａ3，１Ｂ3、１Ｃ3、１Ｄ3，は同じく外方向に向かって信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3，が設けられるが、隣接する２本が対になって最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間から外方向に向かって信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3が設けられる。
【００２４】
３列目からの信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3は２列目からの信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が存在しない最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間に設けられ、最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間で３列目からの信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3と２列目からの信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2は交互に設けられる。
【００２５】
マトリックス状の多数のランド１の最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4からの信号線パターン２Ａ4，２Ｂ4、２Ｃ4、２Ｄ4は3列目からの信号線パターン２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3と２列目からの信号線パターン２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2が最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間に設けられているので最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1の間に設けることは難しい。
【００２６】
そこで、図５に示すように最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4のその近傍として例えば内側に第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄを設け、最外列のランド１Ａ1，１Ｂ1，１Ｃ1，１Ｄ1のその外側に第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄを設ける。第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄと第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄは第１の層と第２の層との間を貫通している。そして第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄと第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄとの間に図６に示すように信号線８Ａ，８Ｂ，８Ｃ，８Ｄを設け、信号線８Ａ，８Ｂ，８Ｃ，８Ｄの一端を第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄに接続し、他端を前記第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄに接続する。
【００２７】
このようにしてマトリックス状の多数のランド１の最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4からの信号線パターン２Ａ4，２Ｂ4、２Ｃ4、２Ｄ4は第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄ、信号線８Ａ，８Ｂ，８Ｃ，８Ｄ及び第２のスルーホール２２Ａ，２２Ｂ，２２Ｃ，２２Ｄを介して設けられる。このようにしてブロック化された多数のランドからの信号線パターンをブロック毎に同方向にしている。なお、第１のスルーホール３Ａ，３Ｂ，３Ｃ，３Ｄは最内列のランド１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4に信号線２１Ａ，２１Ｂ，２１Ｃ，２１Ｄで接続されている。
【００２８】
図７は、図１に示すプリント配線板を備えた電子機器を示す断面図である。
【００２９】
図中、２００は２層プリント配線板であり、２層プリント配線板２００は第１の実施例で示した２層プリント配線板と同じ構成のものであり、ボールグリッドアレイパッケージタイプのＩＣ２０１が実装されている。さらに、２層プリント配線板２００には、他のＩＣ２０２が実装される。２層プリント配線板２００の下面には、チップコンデンサ２０３及びチップコンデンサ２０４が実装される。チップコンデンサ２０３は、図２に示すバイパスコンデンサのランド１１半田接合されるＩＣ２０１用のバイパスコンデンサであり、チップコンデンサ２０４は他のＩＣ２０２用のバイパスコンデンサである。なお、２層プリント配線板２００にはこの他にも多くの部品が実装されるが、図示を省略する。
【００３０】
２０７は電子機器の金属筐体であり、金属筐体２０７は電子機器のフレームの一部を構成するもので、この筐体にはプリント配線板を取り付けるための支持具２０５が取り付けられている。２層プリント配線板２００は、この支持具２０５にネジ２０６によって固定される。
【００３１】
以上の実施例ではブロック毎に同方向に引き出すために多数のランドのブロック化を図３に示すように放射状に４ブロック化したが、本発明の４ブロック化はこれに限られるものではない。多数のランドの４ブロック化は図８に示すように考えられる。
【００３２】
すなわち、多数のランドの４ブロック化するにあたり、ブロック毎に完全に同方向に引き出すことができる部分はブロックａ，ｂ，ｃ，ｄである。このブロックａ，ｂ，ｃ，ｄの間にあるスペースａｂ、ｂｃ，ｃｄ、ｄａのランドは隣接するブロックａ，ｂ，ｃ，ｄのいずれかに属するようにするものであり、例えばスペースａｂ、ｄａのランドはブロックａに組み入れ、スペースｂｃ，ｃｄのランドはブロックｃに組み入れたブロック化構成とすることができるし、スペースａｂのランドはブロックａに組み入れ、スペースｂｃのランドはブロックｂに組み入れ、スペースｃｄのランドはブロックｃに組み入れ、ｄａのランドはブロックｄに組み入れたブロック化構成とすることができるし、スペースａｂ、ｄａのランドはブロックａに組み入れ、スペースｂｃのランドはブロックｂに組み入れ、スペースｃｄのランドはブロックｄに組み入れたブロック化構成とすることができるし、スペースａｂ、ｄａのランドはブロックａに組み入れ、スペースｂｃのランドはブロックｂに組み入れ、スペースｃｄのランドはブロックｃに組み入れ組み入れたブロック化構成とすることができるものである。
【００３３】
また、上記実施例においては、第１の層と第２の層とをスルーホールによって接続しているが、スルーホールに限られるものではなく、第１の層と第２の層とを電気的に接続する信号接続穴、例えばバイアホールを用いて接続するようにしてもよい。
【００３４】
また、上記実施例においては、マトリックス状の多数のランドの最内列のランドからの信号線パターンは第１のスルーホール、信号線及び第２のスルーホールを介して設けられるが、本発明はこれに限定されるものではなく、多数のランドの最外列より内側に位置するランドらの信号線パターンを第１のスルーホール、信号線及び第２のスルーホールを介して設けるようにしても良いものである。
【００３５】
【発明の効果】
以上詳述したように発明によれば第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、多数のランドに接続されブロック毎に異なる４方向に引き出された信号線パターンと、前記多数のランドの最外列より内側に位置するランドと接続され、前記第１の層と前記第２の層との間を電気的に接続する第１の信号接続穴と、前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を電気的に接続する第２の信号接続穴と、一端を前記第１の信号接続穴に接続され、他端を前記第２の信号接続穴に接続されて前記第２の層に設けられた信号線と、前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第１の信号接続穴、信号線及び第２の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第１の層において直接前記信号線パターンと接続されていることにより、グリッドアレイタイプのパッケージの実装面に設けられたマトリックス状の多数のランドからの信号線の配線パターンを規則的に引き出し、プリント配線板の層を増やすことなく、複雑な配線とならずに結線の容易なプリント配線板を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る２層プリント配線板の一層の平面図である。
【図２】図１に示すプリント配線板の２層の平面図である。
【図３】ボールグリッドアレイパッケージが実装される図１に示すプリント配線板の多数のランドをブロック化して示す図である。
【図４】図１に示すプリント配線板のブロック化された多数のランドのうち最外列、２列目、３列目からの信号線パターンの引き出しについての説明図である。
【図５】図１に示すプリント配線板のブロック化された多数のランドのうち最内列からの信号線パターンの引き出しについての説明図である。
【図６】図５に示すプリント配線板の裏面の状態を説明する説明図である。
【図７】図１に示すプリント配線板を備えた電子機器を示す断面図である。
【図８】図１に示すプリント配線板の多数のランドをブロック化のしかたを説明する図である。
【符号の説明】
１ ランド
１Ａ1，１Ｂ1、１Ｃ1、１Ｄ1 最外列のランド
１Ａ2，１Ｂ2、１Ｃ2、１Ｄ2 ２列目のランド
１Ａ3，１Ｂ3、１Ｃ3、１Ｄ3 ３列目のランド
１Ａ4，１Ｂ4、１Ｃ4、１Ｄ4 最内列のランド
２ 信号線パターン
２Ａ1，２Ｂ1、２Ｃ1、２Ｄ1 最外列からの信号線パターン
２Ａ2，２Ｂ2、２Ｃ2、２Ｄ2 ２列目からの信号線パターン
２Ａ3，２Ｂ3、２Ｃ3、２Ｄ3 ３列目からの信号線パターン
２Ａ4，２Ｂ4、２Ｃ4、２Ｄ4 最内列からの信号線パターン
３ スルーホール
３Ａ、３Ｂ、３Ｃ、３Ｄ 第１のスルーホール
４ 電源パターン
５ スルーホール
６ グラウンドパターン
７ スルーホール
８ 信号線
８Ａ、８Ｂ、８Ｃ、８Ｄ 信号線
９ 電源パターン
１０ グラウンドパターン（第１のグラウンドパターン）
１１ バイパスコンデンサのランド
２１ 信号線
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ 信号線
２２ スルーホール（第２の貫通接続手段）
Claims (5)
- 第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、
前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、
多数のランドに接続されブロック毎に異なる４方向に引き出された信号線パターンと、
前記多数のランドの最外列より内側に位置するランドと接続され、前記第１の層と前記第２の層との間を電気的に接続する第１の信号接続穴と、
前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を電気的に接続する第２の信号接続穴と、
一端を前記第１の信号接続穴に接続され、他端を前記第２の信号接続穴に接続されて前記第２の層に設けられた信号線と、
前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、
を備え、前記多数のランドの最外列より内側に位置するランドからの信号線パターンは前記第１の信号接続穴、信号線及び第２の信号接続穴を介して設けられ、前記多数のランドの最外列に位置するランドは前記第１の層において直接前記信号線パターンと接続されていることを特徴とするプリント配線板。 - 前記多数のランドの最外列より内側に位置するランドと前記第１の信号接続穴とは前記第１の層に設けられた他の信号線により接続されることを特徴とする請求項１記載のプリント配線板。
- 前記多数のランドの最外列より内側に位置するランドは前記多数のランドの最内列に位置するランドであることを特徴とする請求項１記載のプリント配線板。
- プリント配線板に実装される多端子素子は中央部の端子が除かれたマトリックス状の多数の端子を有しており、前記第１の層に設けられたマトリックス状の多数のランドは前記多端子素子の多数の端子に対応して中央部のランドが除かれていることを特徴とする請求項１記載のプリント配線板。
- 第１の層及び第２の層を備え、多数の端子をマトリックス状に配置した多端子素子が実装されるプリント配線板において、
前記多端子素子の各端子がそれぞれ対応して接続されるように前記第１の層にマトリックス状に設けられ、前記マトリックスの各辺毎に４つのブロックに分けられた多数のランドと、
ブロックに別けられた多数のランドから異なる４方向に引き出された信号線パターンと、
前記多数のランドのうち最内列に位置するランドと接続され、前記第１の層と前記第２の層との間を貫通する第１のスルーホールと、
前記多数のランドのうち最外列のランドより外側に位置し、前記第１の層と前記第２の層との間を貫通する第２のスルーホールと、
一端を前記第１のスルーホールに接続され、他端を前記第２のスルーホールに接続されて前記第２の層に設けられた信号線と、
前記第２層の前記信号線を囲うように形成されたプレーン状のグラウンドパターンと、
を備え、前記多数のランドの最内列に位置するランドからの信号線パターンは前記第１のスルーホール、信号線及び第２のスルーホールを介して設けられ、その他のランドは前記第１の層において直接前記信号線パターンと接続されていることを特徴とするプリント配線板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292146A JP3658304B2 (ja) | 2000-09-26 | 2000-09-26 | プリント配線板 |
| US09/702,763 US6489574B1 (en) | 1999-11-02 | 2000-11-01 | Printed-wiring board |
| EP00309666A EP1098555B1 (en) | 1999-11-02 | 2000-11-01 | Printed-wiring board |
| DE60039569T DE60039569D1 (de) | 1999-11-02 | 2000-11-01 | Gedruckte Leiterplatte |
| CNB001337300A CN1196385C (zh) | 1999-11-02 | 2000-11-02 | 印刷线路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292146A JP3658304B2 (ja) | 2000-09-26 | 2000-09-26 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111156A JP2002111156A (ja) | 2002-04-12 |
| JP3658304B2 true JP3658304B2 (ja) | 2005-06-08 |
Family
ID=18775123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292146A Expired - Fee Related JP3658304B2 (ja) | 1999-11-02 | 2000-09-26 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658304B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101831692B1 (ko) | 2011-08-17 | 2018-02-26 | 삼성전자주식회사 | 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템 |
| JP5919872B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
-
2000
- 2000-09-26 JP JP2000292146A patent/JP3658304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111156A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
| US7738259B2 (en) | Shared via decoupling for area arrays components | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| JP2000307005A (ja) | 半導体集積回路およびプリント配線基板ならびに電子機器 | |
| JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
| US6534872B1 (en) | Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging | |
| JP3925615B2 (ja) | 半導体モジュール | |
| JP2005123591A (ja) | 半導体装置及びこれを実装した電子機器 | |
| JP3658304B2 (ja) | プリント配線板 | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| JP3745176B2 (ja) | プリント配線板 | |
| US6793500B1 (en) | Radial contact pad footprint and wiring for electrical components | |
| CN112312644A (zh) | 使用两个布线层的集成电路的印刷电路板连接 | |
| JP2000349191A (ja) | 半導体装置および配線回路装置 | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| JPS59144155A (ja) | 集積回路パツケ−ジ | |
| US6818838B1 (en) | PCB component placement and trace routing therebetween | |
| JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
| JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
| JPH1167396A (ja) | 端子ピッチ変換基板 | |
| JP3535213B2 (ja) | 半導体装置 | |
| JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
| KR101829327B1 (ko) | 테스트 보드와 반도체 칩 매개장치 | |
| JP4170463B2 (ja) | 変換モジュール | |
| JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |