JP3616661B2 - 回線の数が少ないバス・システム - Google Patents
回線の数が少ないバス・システム Download PDFInfo
- Publication number
- JP3616661B2 JP3616661B2 JP16269394A JP16269394A JP3616661B2 JP 3616661 B2 JP3616661 B2 JP 3616661B2 JP 16269394 A JP16269394 A JP 16269394A JP 16269394 A JP16269394 A JP 16269394A JP 3616661 B2 JP3616661 B2 JP 3616661B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- power supply
- function signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、バス・タイプのリンクによって相互に通信する複数の装置によって形成された電子システムに関する。
【0002】
【従来の技術】
標準タイプのバスは通常、数本の専用回線によって構成される。これらの回線の一部は、制御信号、アドレス信号、データ信号などの機能信号と呼ばれる信号、ならびに同期システムの場合のクロック信号を運ぶために使用される。バスの他の回線は、システムの装置を形成する回路の電源に割り当てられ、これらの回線は電源電圧の発生装置に接続されている。したがって、バスは、1本が一般にシステムの接地を規定し、他の電源回線が、使用される技術の要求に応じて規定される電位になされる、少なくとも2本の電源回線を備えている。
【0003】
したがって、たとえば、I2C規格に準ずるバスは以下の4本の回線によって構成される。
【0004】
−制御信号、アドレス信号、およびデータ信号の2方向直列送信用の「SDA」回線
−クロック信号を送信するための「SCL」回線
−接地に割り当てられた「Vss」回線
−正の電源電位を受け取るように設計された「Vcc」回線
このI2C規格バスは、たとえば大規模な民生電子機器または自動車電子機器分野での応用のためにシステムをセット・アップするために使用される。そのようなシステムは通常、バスを使用して周辺装置を制御するマイクロプロセッサ・ベースの中央サブシステムによって形成される。周辺装置として考えられる例には、永続的な電源電圧がないときにデータを保存できるようにする、電気的に消去可能でプログラム可能なEEPROMタイプのメモリである。このメモリは、データ要素の不揮発性記憶を必要とする非集中機能を実施するために、特に自動車電子機器で使用される。これはたとえば、車輪用のアンチブロッキング・システム、または「エア・バッグ」タイプのセイフティ・システムの制御、または様々な電気調整システム(自動車無線、シート調整用など)に当てはまる。
【0005】
I2Cバスを使用する他の例としては、マイクロプロセッサ・ベースのチップカード(スマート・カード)読取り装置を使用するシステムがある。
【0006】
もちろん、システム用のバス規格としてどれを選択するかによって、システムを形成する装置のインタフェースのタイプが決まる。これによって最終的に、使用できるコネクタのタイプも決まる。このコネクタは、少なくともバスの回線数に等しい数の端子を有するべきである。同様に、選択された規格と互換性をもつように特別に設計された集積回路も、同じ数の端子を備えている。現在、システムの製造費用の大部分は、使用されるコネクタの費用から生じており、この費用は、コネクタの端子の数に直接関係している。したがって、この数はできるだけ少ないことが好ましい。したがって、I2C規格は、コマンドを送るための直列リンクを1つしか備えないことによって、バスの回線の数が4本に限られるようにしている。
【0007】
バス回線を少数にする他の利点は、コネクタの端子の数を減らすと、それに比例して、対応する電気接点での誤動作の危険性が低減されるために、システムの信頼性が向上することである。同様に、回線の数を減らすと、たとえば自動車応用分野の場合に高額である配線費用が少なくなる。
【0008】
回線の数を減らすことに価値がある他の場合は、コネクタの端子を解放して、このコネクタに挿入されるように設計された集積回路の追加端子にアクセスできるようにするときである。この追加端子はたとえば、最終段階中、またはシステムの設置中に使用できる試験回線を接続するように設計される。
【0009】
【発明が解決しようとする課題】
したがって、本発明は、通信バスの回線の数を最大限まで減らし、同時に、特に、課される規格によって規定された通信プロトコルに合わせて、この規格との互換性を維持して使用できる解決策を追及することを目的としている。
【0010】
【課題を解決するための手段】
このために、本発明の目的は、データ信号、アドレス信号、制御信号、クロック信号などの機能信号の送信機と、電源回路と、プロトコルに適合する複数の装置と、第1のタイプの通信バスとを備え、前記第1のタイプのバスが、特に前記電源回路によって送られる電源電位を運ぶように設計された2本の電源回線と、前記機能信号の送信機によって送られる前記機能信号のうちの1つを運ぶように設計された少なくとも1本の機能回線を備えたシステムである。ここで、前記システムは、前記電源回線を除去するための第1のタイプのバスの修正によって規定された第2のタイプの通信バスを少なくとも1本含み、前記機能信号を補助する補機能回線が追加されており、システムの少なくとも1つの装置は、前記機能信号および前記補機能信号から再生電源電位を生成するための電源再生装置を備えた適合回路によって第2のタイプの通信バスに接続されている。
【0011】
一般に、機能信号のハイ・レベルおよびロー・レベルが電源電位に対応するので、本発明は、バスの回線のうちの1本で通常得られる機能信号のレベルを修正する必要なしに、大部分の既存の標準バスに適用することができる。したがって、本発明の他の特徴によれば、システムは、前記機能信号を入力で受信し、前記補機能信号を出力で与える、前記電源電位が供給される反転増幅器をもつ変換回路を含む。
【0012】
特定の実施例によれば、電源再生装置は、前記機能信号および前記補機能信号を入力で受信し、前記再生電源電位を出力で与える、全波整流回路を有する。
【0013】
電流または電圧に関して機能信号を増幅する必要がある場合は、本発明の一代替実施例によれば、変換回路が前記機能信号を入力で受信し、増幅された機能信号を出力で与える、前記電源電位が供給される非反転増幅器を備え、この増幅された機能信号が整流回路の入力で最初の機能信号と置き換わるようにすることができる。
【0014】
本発明の他の実施例によれば、電源再生装置は、それが与える電位のレベルを調整するための手段を備えている。補機能信号ないし増幅された機能信号を与えるために使用される増幅器の電源電位のレベルと、装置で使用できる機能信号の電源電位のレベルとの差が大きすぎる場合、この構成が有用または必要なことが分かろう。
【0015】
本発明は、特にMOS技術またはCMOS技術を使用するときに、I2C規格によるシステムで特に好都合な方法で適用することができる。本発明によって使用される第2のタイプのバスは3本の回線しか有していないので、元々トランジスタなどの離散3端子構成要素用に設計されたコネクタを使用することができる。したがって、ずっと以前にこのタイプの構成要素用に開発された従来のパッケージング・ツールを使用することができる。これによって、コネクタが低価格になり、ツールに関する出費が減るため、製造費用が節約される。
【0016】
本発明の他の態様によれば、少なくとも1つの装置と、関連する適合回路が、1つの同じ集積回路を形成し、この装置は電気的に消去可能でプログラム可能なEEPROMタイプのメモリであってよい。
【0017】
本発明は、マイクロプロセッサ・ベースのカード読取り装置を使用するシステムの作製への、本明細書の上記で定義したシステムの適用にも関する。
【0018】
【実施例】
本発明によるシステムを第1図に例示する。このシステムは、マイクロプロセッサCPUと、ランダム・アクセス・メモリ、読取り専用メモリ、入出力制御装置、通信インタフェースなどの装置M1、M2とが接続される第1の通信バスB1を中心として構成された中央サブシステムCSSによって制御されるとみなされる。図の例によれば、システムは同期タイプであり、クロック信号の発生装置HがバスB1の何本かの専用回線に接続されている。最終的に、バスB1の他の専用回線に接続された電源回路Aは、必要な電源電位をシステムの様々な回路に与える。プロセッサCPUと装置M1、M2は、所定の通信プロトコルに応じてバスB1によって相互に通信する。バスB1はたとえば、バスの回線の割振りと通信プロトコルの両方を規定する規格I2Cに準ずる。
【0019】
本発明によれば、システムはB1の回線数よりも少ない回線数をもつ第2のタイプの第2の通信バスB2を有する。バスB1およびB2は変換回路CCによって相互に接続されている。システムは、それぞれが、関連する変換回路CC1によってバスB1に接続された、第2のタイプの他のバスB3も含む。
【0020】
システムは、インタフェースがバスB1によって規定された規格に準ずるとみなされる複数の装置U、U1、U2、U3、U4も有する。これらの装置U、U1からU4は、適合回路CA、CA1、CA2によって第2のバスB2に接続されている。図の例では、いくつかの回路U2、U3、U4が、バスB1の規格に準ずる第3のバスb1により適合回路CA2に接続されている。これらの装置はすべて、集積回路の形で作製することができる。都合のよいことに、装置Uと、関連する適合回路CAとを組み込むように特別に設計された集積回路C1を使用することができる。
【0021】
以下でさらに詳細に示すように、変換回路および適合回路は、バスB2がバスB1の回線数より少ない回線数を有し、同時にバスB1の通信プロトコルに準ずる装置U、U1からU4を使用できるように設計されている。したがって、特定の集積回路を使用するとき、このように回線の数を減らすと、配線および接続の費用が減少する。
【0022】
図2は、変換回路CCの典型的な実施例のさらに詳細な図を示す。図の左側の概略図に示したバスB1はたとえば、制御信号CT、アドレス信号AD、データ信号DTや、CK0などのクロック信号を送信するために使用される多数の機能回線を有する。I2Cバスの場合、回線CT、AD、DTはSDAと呼ばれる1本の回線だけに減らされる。
【0023】
クロック信号の発生装置はたとえば、信号CK0などのシステムの同期用に使用されるクロック信号を与える。I2Cバスの場合、1つのクロック信号SCLしか提供されない。
【0024】
バスB1は最終的に、システムの回路に必要とされるE0やE1などの電源電位を与える電源回路Aに接続された電源回線を有する。I2Cバスの場合、それぞれ接地および5Vの電位に割り振られた2本の回線VssおよびVccだけが提供される。
【0025】
非限定的な例として、電源電位と置き換わるように選択された機能信号は、クロック信号CK0の1つである。当然のように、もちろんバスB1からバスB2に向かう1方向信号であれば、他の機能信号を選択することもできる。本発明によれば、変換回路CCによって、少なくとも1つの回路より少ない回線数を有するバスB2にバスB1を変換することができる。したがって、図の例によれば、電位E0およびE1に割り当てられた電源回線が除去され、これらのうちの1本は、変換回路CCの反転増幅器1によって与えられる信号CK0*に割り当てられた回線と置換される。反転増幅器1は、電位E0およびE1を供給され、クロック信号CK0を入力で受信する。したがって、信号CK0*は、クロック信号CK0を補う(「補う(complementary) 」の語は、論理機能の意味で理解されたい)信号を構成する。それぞれ2つの電位E0およびE1に等しいロー・レベルおよびハー・レベルを信号CK0が有する通常の場合は、したがって、補クロック信号CK0*は同じハイ・レベルおよびロー・レベルを有する。図4に関して説明するように、バスB2にはない電源電位E0およびE1を信号CK0およびCK0*から容易に再生することができる。
【0026】
信号CK0を直接使用して電源電位を再生することができない場合、図3に示した代替実施例を採用することができる。この変形例によれば、信号CK0は、信号CK0の非反転増幅器によって与えられる信号CK1と置換される。このためには、変換回路CCで、第1の反転増幅器にカスケード接続され、やはり電位E0およびE1が供給される、第2の反転増幅器2を設ければ十分である。したがって、反転増幅器2の出力信号はクロック信号CK0と同位相の増幅されたクロック信号CK1であり、したがってそのロー・レベルおよびハイ・レベルは電源電位E0およびE1によって決定される。したがって、この構成によって発生装置Hの負荷を減らすことができ、ある種の技術に当てはまるようにかなりの電流を通過させるような寸法が発生装置に与えられていない場合、または多数の装置をバスB2に接続することを計画している場合に、このことが有用であることが分かろう。この構成によって、信号CK0*およびCK1のレベルを信号CK0のレベルから独立させることもできる。図1に概略的に示した電源回路Aからくる特定の電位2E0’およびE1’によってバスの電位E0およびE1を置換することもできる。たとえば、それぞれ電位E0およびE1より低い電位E0’およびE1’を与えることによって、電源再生装置3によって誘発される電圧降下を補償することができる。
【0027】
図4は、図2による変換回路CCに適合する適合回路CAを示す。適合回路CAは主として、バスB2の回線を、関連する装置Uの対応する入力との通信状態にするように単純な相互接続によって構成すべきである。特に、クロック信号CK0は装置Uの対応するクロック入力に直接送信される。回路CAは、説明中の例では、クロック信号CK0および補クロック信号CK0*を入力として受信する単純な整流回路4に限られる電源再生装置3を有し、整流回路4の出力は、再生電源電位E2およびE3を与え、これらの電位は次いで、装置Uの対応する電源入力に印加される。
【0028】
回路Aの一代替実施例を図5に示す。この代替実施例は、図3の変換回路に適応されている。この場合、電源再生装置3は、補クロック信号CK0および増幅されたクロック信号CK1を入力で受信する整流回路4も有する。クロック信号CK0を受信するように設計された装置Uのクロック入力は、レベルを調整するための要素5によって、増幅されたクロック信号CK1に接続されている。要素5はたとえば、装置Uのクロック入力用に受け入れられるハイ・レベルおよびロー・レベルと電位E0およびE1があまりにも違い過ぎる場合に信号CK1の振幅を制限するように設計された抵抗器またはダイオード・アセンブリである。
【0029】
同じ理由で、特に上述の補助電位E0’およびE1’を使用するときに整流回路4によって与えられる電位E2、E3を減衰するための抵抗器やダイオード6、7などの手段を提供することもできる。
【0030】
図6は、MOS技術での、整流回路4の典型的な実施例を示す。この整流回路4は、それぞれのドレインがゲートに接続された2つのnチャネルMOSトランジスタN1、N2によって形成されている。これらのトランジスタのソースは互いに接続されており、基板も同様に互いに接続されている。トランジスタN1およびN2のゲートはそれぞれクロック信号CK0およびクロック信号CK0*を受信する。トランジスタN1およびN2のソースは整流器の正の端子を構成し、同時に、トランジスタの基板は負の端子を構成する。変形例として、増幅された信号CK1によって信号CK0を置換することができる。
【0031】
図6の回路の動作は、図7のタイミング図を参照して説明することができる。タイミング図(a)は、ロー・レベルおよびハイ・レベルがそれぞれV0およびV1である方形波パルスの形をもつ信号CK0を表す。タイミング図(b)は、図3の典型的な実施例での補クロック信号CK0*を表す。信号CK0は、それぞれレベルV0およびV1と異なるとみなされる電位E0とE1の間で変化している。もちろん、E0=V0およびV1=E1であってもよい。
【0032】
タイミング図(c)は、整流回路によって与えられる電位E2およびE3を示す。図で分かるように、電位E2は、基板とトランジスタのチャネルの間のp−n接合の電圧降下vdを加えた信号CK0およびCK0*の最低電位に等しい。電位E3は、トランジスタのチャネルの抵抗による電圧降下Vdsを引いた信号CK0およびCK0*の最高電位に等しい。ダイオードを使用する全波整流器ブリッジと比較すると、提案したアセンブリはしたがって、0.6Vの大きさの電圧しきい値を誘発する単一のp−n接合が負荷と直列になる利点を有する。
【0033】
クロック信号CK0の各半波での信号E2およびE3の変動は基本的に、電位E0およびE1がそれぞれV0およびV1と異なるためのものである。この現象が、これらの電位がそれぞれ等しい場合に存在しないことは明らかである。実際、これらの変動は、MOS技術での集積回路の構造キャパシタンスCによる濾過効果にかんがみてほとんど重要でない。
【0034】
タイミング図(c)は、電圧降下Vdsおよびvdを容易に補償しようとする場合に補助電位E0’およびE1’を使用することになぜ価値があるのかを示す。
【0035】
本発明は、本明細書で説明した典型的な実施例だけに限定されるものではない。そればかりか、他のタイプのバス、特に、さらに第2のタイプのバスの回線の数を減らすために使用できるいくつかの電源回線を備えたものに適合させることができる。
【図面の簡単な説明】
【図1】本発明によるシステムの概略図である。
【図2】本発明による変換回路の典型的な実施例を示す図である。
【図3】第2図の回路の代替実施例を示す図である。
【図4】本発明による適合回路の典型的な実施例を示す図である。
【図5】図4の回路の代替実施例を示す図である。
【図6】MOS技術による全波整流器の典型的な実施例を示す図である。
【図7】図6の回路の動作を説明するために使用できるタイミング図を示す。
【符号の説明】
B1 第1の通信バス
M 装置
B2 第2の通信バス
CA 適合回路
U 装置
CI 集積回路
CT 制御信号
AD アドレス信号
DT データ信号
SCL クロック信号
A 電源回路
E 電源電位
CC 変換回路
【産業上の利用分野】
本発明は、バス・タイプのリンクによって相互に通信する複数の装置によって形成された電子システムに関する。
【0002】
【従来の技術】
標準タイプのバスは通常、数本の専用回線によって構成される。これらの回線の一部は、制御信号、アドレス信号、データ信号などの機能信号と呼ばれる信号、ならびに同期システムの場合のクロック信号を運ぶために使用される。バスの他の回線は、システムの装置を形成する回路の電源に割り当てられ、これらの回線は電源電圧の発生装置に接続されている。したがって、バスは、1本が一般にシステムの接地を規定し、他の電源回線が、使用される技術の要求に応じて規定される電位になされる、少なくとも2本の電源回線を備えている。
【0003】
したがって、たとえば、I2C規格に準ずるバスは以下の4本の回線によって構成される。
【0004】
−制御信号、アドレス信号、およびデータ信号の2方向直列送信用の「SDA」回線
−クロック信号を送信するための「SCL」回線
−接地に割り当てられた「Vss」回線
−正の電源電位を受け取るように設計された「Vcc」回線
このI2C規格バスは、たとえば大規模な民生電子機器または自動車電子機器分野での応用のためにシステムをセット・アップするために使用される。そのようなシステムは通常、バスを使用して周辺装置を制御するマイクロプロセッサ・ベースの中央サブシステムによって形成される。周辺装置として考えられる例には、永続的な電源電圧がないときにデータを保存できるようにする、電気的に消去可能でプログラム可能なEEPROMタイプのメモリである。このメモリは、データ要素の不揮発性記憶を必要とする非集中機能を実施するために、特に自動車電子機器で使用される。これはたとえば、車輪用のアンチブロッキング・システム、または「エア・バッグ」タイプのセイフティ・システムの制御、または様々な電気調整システム(自動車無線、シート調整用など)に当てはまる。
【0005】
I2Cバスを使用する他の例としては、マイクロプロセッサ・ベースのチップカード(スマート・カード)読取り装置を使用するシステムがある。
【0006】
もちろん、システム用のバス規格としてどれを選択するかによって、システムを形成する装置のインタフェースのタイプが決まる。これによって最終的に、使用できるコネクタのタイプも決まる。このコネクタは、少なくともバスの回線数に等しい数の端子を有するべきである。同様に、選択された規格と互換性をもつように特別に設計された集積回路も、同じ数の端子を備えている。現在、システムの製造費用の大部分は、使用されるコネクタの費用から生じており、この費用は、コネクタの端子の数に直接関係している。したがって、この数はできるだけ少ないことが好ましい。したがって、I2C規格は、コマンドを送るための直列リンクを1つしか備えないことによって、バスの回線の数が4本に限られるようにしている。
【0007】
バス回線を少数にする他の利点は、コネクタの端子の数を減らすと、それに比例して、対応する電気接点での誤動作の危険性が低減されるために、システムの信頼性が向上することである。同様に、回線の数を減らすと、たとえば自動車応用分野の場合に高額である配線費用が少なくなる。
【0008】
回線の数を減らすことに価値がある他の場合は、コネクタの端子を解放して、このコネクタに挿入されるように設計された集積回路の追加端子にアクセスできるようにするときである。この追加端子はたとえば、最終段階中、またはシステムの設置中に使用できる試験回線を接続するように設計される。
【0009】
【発明が解決しようとする課題】
したがって、本発明は、通信バスの回線の数を最大限まで減らし、同時に、特に、課される規格によって規定された通信プロトコルに合わせて、この規格との互換性を維持して使用できる解決策を追及することを目的としている。
【0010】
【課題を解決するための手段】
このために、本発明の目的は、データ信号、アドレス信号、制御信号、クロック信号などの機能信号の送信機と、電源回路と、プロトコルに適合する複数の装置と、第1のタイプの通信バスとを備え、前記第1のタイプのバスが、特に前記電源回路によって送られる電源電位を運ぶように設計された2本の電源回線と、前記機能信号の送信機によって送られる前記機能信号のうちの1つを運ぶように設計された少なくとも1本の機能回線を備えたシステムである。ここで、前記システムは、前記電源回線を除去するための第1のタイプのバスの修正によって規定された第2のタイプの通信バスを少なくとも1本含み、前記機能信号を補助する補機能回線が追加されており、システムの少なくとも1つの装置は、前記機能信号および前記補機能信号から再生電源電位を生成するための電源再生装置を備えた適合回路によって第2のタイプの通信バスに接続されている。
【0011】
一般に、機能信号のハイ・レベルおよびロー・レベルが電源電位に対応するので、本発明は、バスの回線のうちの1本で通常得られる機能信号のレベルを修正する必要なしに、大部分の既存の標準バスに適用することができる。したがって、本発明の他の特徴によれば、システムは、前記機能信号を入力で受信し、前記補機能信号を出力で与える、前記電源電位が供給される反転増幅器をもつ変換回路を含む。
【0012】
特定の実施例によれば、電源再生装置は、前記機能信号および前記補機能信号を入力で受信し、前記再生電源電位を出力で与える、全波整流回路を有する。
【0013】
電流または電圧に関して機能信号を増幅する必要がある場合は、本発明の一代替実施例によれば、変換回路が前記機能信号を入力で受信し、増幅された機能信号を出力で与える、前記電源電位が供給される非反転増幅器を備え、この増幅された機能信号が整流回路の入力で最初の機能信号と置き換わるようにすることができる。
【0014】
本発明の他の実施例によれば、電源再生装置は、それが与える電位のレベルを調整するための手段を備えている。補機能信号ないし増幅された機能信号を与えるために使用される増幅器の電源電位のレベルと、装置で使用できる機能信号の電源電位のレベルとの差が大きすぎる場合、この構成が有用または必要なことが分かろう。
【0015】
本発明は、特にMOS技術またはCMOS技術を使用するときに、I2C規格によるシステムで特に好都合な方法で適用することができる。本発明によって使用される第2のタイプのバスは3本の回線しか有していないので、元々トランジスタなどの離散3端子構成要素用に設計されたコネクタを使用することができる。したがって、ずっと以前にこのタイプの構成要素用に開発された従来のパッケージング・ツールを使用することができる。これによって、コネクタが低価格になり、ツールに関する出費が減るため、製造費用が節約される。
【0016】
本発明の他の態様によれば、少なくとも1つの装置と、関連する適合回路が、1つの同じ集積回路を形成し、この装置は電気的に消去可能でプログラム可能なEEPROMタイプのメモリであってよい。
【0017】
本発明は、マイクロプロセッサ・ベースのカード読取り装置を使用するシステムの作製への、本明細書の上記で定義したシステムの適用にも関する。
【0018】
【実施例】
本発明によるシステムを第1図に例示する。このシステムは、マイクロプロセッサCPUと、ランダム・アクセス・メモリ、読取り専用メモリ、入出力制御装置、通信インタフェースなどの装置M1、M2とが接続される第1の通信バスB1を中心として構成された中央サブシステムCSSによって制御されるとみなされる。図の例によれば、システムは同期タイプであり、クロック信号の発生装置HがバスB1の何本かの専用回線に接続されている。最終的に、バスB1の他の専用回線に接続された電源回路Aは、必要な電源電位をシステムの様々な回路に与える。プロセッサCPUと装置M1、M2は、所定の通信プロトコルに応じてバスB1によって相互に通信する。バスB1はたとえば、バスの回線の割振りと通信プロトコルの両方を規定する規格I2Cに準ずる。
【0019】
本発明によれば、システムはB1の回線数よりも少ない回線数をもつ第2のタイプの第2の通信バスB2を有する。バスB1およびB2は変換回路CCによって相互に接続されている。システムは、それぞれが、関連する変換回路CC1によってバスB1に接続された、第2のタイプの他のバスB3も含む。
【0020】
システムは、インタフェースがバスB1によって規定された規格に準ずるとみなされる複数の装置U、U1、U2、U3、U4も有する。これらの装置U、U1からU4は、適合回路CA、CA1、CA2によって第2のバスB2に接続されている。図の例では、いくつかの回路U2、U3、U4が、バスB1の規格に準ずる第3のバスb1により適合回路CA2に接続されている。これらの装置はすべて、集積回路の形で作製することができる。都合のよいことに、装置Uと、関連する適合回路CAとを組み込むように特別に設計された集積回路C1を使用することができる。
【0021】
以下でさらに詳細に示すように、変換回路および適合回路は、バスB2がバスB1の回線数より少ない回線数を有し、同時にバスB1の通信プロトコルに準ずる装置U、U1からU4を使用できるように設計されている。したがって、特定の集積回路を使用するとき、このように回線の数を減らすと、配線および接続の費用が減少する。
【0022】
図2は、変換回路CCの典型的な実施例のさらに詳細な図を示す。図の左側の概略図に示したバスB1はたとえば、制御信号CT、アドレス信号AD、データ信号DTや、CK0などのクロック信号を送信するために使用される多数の機能回線を有する。I2Cバスの場合、回線CT、AD、DTはSDAと呼ばれる1本の回線だけに減らされる。
【0023】
クロック信号の発生装置はたとえば、信号CK0などのシステムの同期用に使用されるクロック信号を与える。I2Cバスの場合、1つのクロック信号SCLしか提供されない。
【0024】
バスB1は最終的に、システムの回路に必要とされるE0やE1などの電源電位を与える電源回路Aに接続された電源回線を有する。I2Cバスの場合、それぞれ接地および5Vの電位に割り振られた2本の回線VssおよびVccだけが提供される。
【0025】
非限定的な例として、電源電位と置き換わるように選択された機能信号は、クロック信号CK0の1つである。当然のように、もちろんバスB1からバスB2に向かう1方向信号であれば、他の機能信号を選択することもできる。本発明によれば、変換回路CCによって、少なくとも1つの回路より少ない回線数を有するバスB2にバスB1を変換することができる。したがって、図の例によれば、電位E0およびE1に割り当てられた電源回線が除去され、これらのうちの1本は、変換回路CCの反転増幅器1によって与えられる信号CK0*に割り当てられた回線と置換される。反転増幅器1は、電位E0およびE1を供給され、クロック信号CK0を入力で受信する。したがって、信号CK0*は、クロック信号CK0を補う(「補う(complementary) 」の語は、論理機能の意味で理解されたい)信号を構成する。それぞれ2つの電位E0およびE1に等しいロー・レベルおよびハー・レベルを信号CK0が有する通常の場合は、したがって、補クロック信号CK0*は同じハイ・レベルおよびロー・レベルを有する。図4に関して説明するように、バスB2にはない電源電位E0およびE1を信号CK0およびCK0*から容易に再生することができる。
【0026】
信号CK0を直接使用して電源電位を再生することができない場合、図3に示した代替実施例を採用することができる。この変形例によれば、信号CK0は、信号CK0の非反転増幅器によって与えられる信号CK1と置換される。このためには、変換回路CCで、第1の反転増幅器にカスケード接続され、やはり電位E0およびE1が供給される、第2の反転増幅器2を設ければ十分である。したがって、反転増幅器2の出力信号はクロック信号CK0と同位相の増幅されたクロック信号CK1であり、したがってそのロー・レベルおよびハイ・レベルは電源電位E0およびE1によって決定される。したがって、この構成によって発生装置Hの負荷を減らすことができ、ある種の技術に当てはまるようにかなりの電流を通過させるような寸法が発生装置に与えられていない場合、または多数の装置をバスB2に接続することを計画している場合に、このことが有用であることが分かろう。この構成によって、信号CK0*およびCK1のレベルを信号CK0のレベルから独立させることもできる。図1に概略的に示した電源回路Aからくる特定の電位2E0’およびE1’によってバスの電位E0およびE1を置換することもできる。たとえば、それぞれ電位E0およびE1より低い電位E0’およびE1’を与えることによって、電源再生装置3によって誘発される電圧降下を補償することができる。
【0027】
図4は、図2による変換回路CCに適合する適合回路CAを示す。適合回路CAは主として、バスB2の回線を、関連する装置Uの対応する入力との通信状態にするように単純な相互接続によって構成すべきである。特に、クロック信号CK0は装置Uの対応するクロック入力に直接送信される。回路CAは、説明中の例では、クロック信号CK0および補クロック信号CK0*を入力として受信する単純な整流回路4に限られる電源再生装置3を有し、整流回路4の出力は、再生電源電位E2およびE3を与え、これらの電位は次いで、装置Uの対応する電源入力に印加される。
【0028】
回路Aの一代替実施例を図5に示す。この代替実施例は、図3の変換回路に適応されている。この場合、電源再生装置3は、補クロック信号CK0および増幅されたクロック信号CK1を入力で受信する整流回路4も有する。クロック信号CK0を受信するように設計された装置Uのクロック入力は、レベルを調整するための要素5によって、増幅されたクロック信号CK1に接続されている。要素5はたとえば、装置Uのクロック入力用に受け入れられるハイ・レベルおよびロー・レベルと電位E0およびE1があまりにも違い過ぎる場合に信号CK1の振幅を制限するように設計された抵抗器またはダイオード・アセンブリである。
【0029】
同じ理由で、特に上述の補助電位E0’およびE1’を使用するときに整流回路4によって与えられる電位E2、E3を減衰するための抵抗器やダイオード6、7などの手段を提供することもできる。
【0030】
図6は、MOS技術での、整流回路4の典型的な実施例を示す。この整流回路4は、それぞれのドレインがゲートに接続された2つのnチャネルMOSトランジスタN1、N2によって形成されている。これらのトランジスタのソースは互いに接続されており、基板も同様に互いに接続されている。トランジスタN1およびN2のゲートはそれぞれクロック信号CK0およびクロック信号CK0*を受信する。トランジスタN1およびN2のソースは整流器の正の端子を構成し、同時に、トランジスタの基板は負の端子を構成する。変形例として、増幅された信号CK1によって信号CK0を置換することができる。
【0031】
図6の回路の動作は、図7のタイミング図を参照して説明することができる。タイミング図(a)は、ロー・レベルおよびハイ・レベルがそれぞれV0およびV1である方形波パルスの形をもつ信号CK0を表す。タイミング図(b)は、図3の典型的な実施例での補クロック信号CK0*を表す。信号CK0は、それぞれレベルV0およびV1と異なるとみなされる電位E0とE1の間で変化している。もちろん、E0=V0およびV1=E1であってもよい。
【0032】
タイミング図(c)は、整流回路によって与えられる電位E2およびE3を示す。図で分かるように、電位E2は、基板とトランジスタのチャネルの間のp−n接合の電圧降下vdを加えた信号CK0およびCK0*の最低電位に等しい。電位E3は、トランジスタのチャネルの抵抗による電圧降下Vdsを引いた信号CK0およびCK0*の最高電位に等しい。ダイオードを使用する全波整流器ブリッジと比較すると、提案したアセンブリはしたがって、0.6Vの大きさの電圧しきい値を誘発する単一のp−n接合が負荷と直列になる利点を有する。
【0033】
クロック信号CK0の各半波での信号E2およびE3の変動は基本的に、電位E0およびE1がそれぞれV0およびV1と異なるためのものである。この現象が、これらの電位がそれぞれ等しい場合に存在しないことは明らかである。実際、これらの変動は、MOS技術での集積回路の構造キャパシタンスCによる濾過効果にかんがみてほとんど重要でない。
【0034】
タイミング図(c)は、電圧降下Vdsおよびvdを容易に補償しようとする場合に補助電位E0’およびE1’を使用することになぜ価値があるのかを示す。
【0035】
本発明は、本明細書で説明した典型的な実施例だけに限定されるものではない。そればかりか、他のタイプのバス、特に、さらに第2のタイプのバスの回線の数を減らすために使用できるいくつかの電源回線を備えたものに適合させることができる。
【図面の簡単な説明】
【図1】本発明によるシステムの概略図である。
【図2】本発明による変換回路の典型的な実施例を示す図である。
【図3】第2図の回路の代替実施例を示す図である。
【図4】本発明による適合回路の典型的な実施例を示す図である。
【図5】図4の回路の代替実施例を示す図である。
【図6】MOS技術による全波整流器の典型的な実施例を示す図である。
【図7】図6の回路の動作を説明するために使用できるタイミング図を示す。
【符号の説明】
B1 第1の通信バス
M 装置
B2 第2の通信バス
CA 適合回路
U 装置
CI 集積回路
CT 制御信号
AD アドレス信号
DT データ信号
SCL クロック信号
A 電源回路
E 電源電位
CC 変換回路
Claims (9)
- データ信号、アドレス信号、制御信号、クロック信号などの機能信号の送信機と、電源回路と、プロトコルに適合する複数の装置と、第1のタイプの通信バスとを備えたシステムにおいて、前記第1のタイプのバスが、特に前記電源回路によって送られる電源電位を運ぶように設計された2本の電源回線と、前記機能信号の送信機によって送られる前記機能信号のうちの1つを運ぶように設計された少なくとも1本の機能回線を備え、前記システムが、前記電源回線を除去するための第1のタイプのバスの修正によって規定された第2のタイプの通信バスを少なくとも1本含み、前記機能信号を補助する補機能回線が追加されており、システムの少なくとも1つの装置が、前記機能信号および前記補機能信号から再生電源電位を生成するための電源再生装置を備えた適合回路によって第2のタイプの通信バスに接続されていることを特徴とするシステム。
- 前記機能信号を入力で受信し、前記補機能信号を出力で与える、前記電源電位を供給される反転増幅器を含む変換回路を備えていることを特徴とする、請求項1に記載のシステム。
- 前記電源再生装置が、前記機能信号および前記補機能信号を入力で受信し、前記再生電源電位を出力で与える、全波整流回路を有することを特徴とする、請求項2に記載のシステム。
- 変換回路が、前記機能信号を入力で受信し、増幅された機能信号を出力で与える、前記電源電位を供給される非反転増幅器を備え、前記電源再生装置が、前記機能信号および前記補機能信号を入力で受信する全波整流回路を備えることを特徴とする、請求項2に記載のシステム。
- 前記電源再生装置が、それが与える電位のレベルを調整するための手段を備えることを特徴とする、請求項1から4のいずれか一項に記載のシステム。
- 前記第1のタイプのバスがI2C規格に準じ、前記機能信号が、前記規格で明記されたクロック信号であることを特徴とする、請求項1から5のいずれか一項に記載のシステム。
- 前記装置のうちの1つと、関連する適合回路とを組み込んだ少なくとも1つの集積回路を備えることを特徴とする、請求項1から6のいずれか一項に記載のシステム。
- 集積回路に含まれる装置が、電気的に消去可能でプログラム可能なEEPROMタイプのメモリであることを特徴とする、請求項7に記載のシステム。
- マイクロプロセッサ・ベースのカード読取り装置を使用するシステムで使用される、請求項1から8のいずれか一項に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9307728A FR2707025B1 (ja) | 1993-06-21 | 1993-06-21 | |
FR9307728 | 1993-06-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07152463A JPH07152463A (ja) | 1995-06-16 |
JP3616661B2 true JP3616661B2 (ja) | 2005-02-02 |
Family
ID=9448537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16269394A Expired - Fee Related JP3616661B2 (ja) | 1993-06-21 | 1994-06-21 | 回線の数が少ないバス・システム |
Country Status (5)
Country | Link |
---|---|
US (2) | US6523121B1 (ja) |
EP (1) | EP0629957B1 (ja) |
JP (1) | JP3616661B2 (ja) |
DE (1) | DE69413455T2 (ja) |
FR (1) | FR2707025B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7832762B2 (en) * | 1995-06-07 | 2010-11-16 | Automotive Technologies International, Inc. | Vehicular bus including crash sensor or occupant protection system control module |
DE19616293A1 (de) * | 1996-04-24 | 1997-10-30 | Bosch Gmbh Robert | Bussystem für die Übertragung von Nachrichten |
EP0898230A1 (en) * | 1997-08-18 | 1999-02-24 | Hung-Che Chiu | Computer wireless receiver |
FI981894A (fi) * | 1998-09-04 | 2000-03-05 | Nokia Multimedia Network Terminals Oy | Väylärakenne |
US6622188B1 (en) * | 1998-09-30 | 2003-09-16 | International Business Machines Corporation | 12C bus expansion apparatus and method therefor |
ATE514907T1 (de) † | 2002-03-01 | 2011-07-15 | Vkr Holding As | Verfahren und steuersystem zum kontrollierten betrieb von beweglichen gliedern |
US20030184673A1 (en) * | 2002-04-02 | 2003-10-02 | Michael Skow | Automatic exposure control for digital imaging |
US7286884B2 (en) | 2004-01-16 | 2007-10-23 | Medtronic, Inc. | Implantable lead including sensor |
US20060075170A1 (en) * | 2004-09-30 | 2006-04-06 | International Business Machines Corporation | System and method for high voltage bidirectional communications interface |
US7721155B2 (en) | 2007-06-27 | 2010-05-18 | International Business Machines Corporation | I2C failure detection, correction, and masking |
US8396563B2 (en) | 2010-01-29 | 2013-03-12 | Medtronic, Inc. | Clock synchronization in an implantable medical device system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56157516A (en) * | 1980-05-09 | 1981-12-04 | Toshiba Corp | Power supply control system |
US4901217A (en) * | 1987-12-01 | 1990-02-13 | Apple Computer, Inc. | Digital input power supply and method |
WO1992011678A1 (en) * | 1990-12-20 | 1992-07-09 | Fujitsu Limited | Circuit for generating auxiliary voltage |
JPH09211678A (ja) | 1996-01-31 | 1997-08-15 | Fuji Photo Optical Co Ltd | タイトル設定モードを有するカメラ |
-
1993
- 1993-06-21 FR FR9307728A patent/FR2707025B1/fr not_active Expired - Fee Related
-
1994
- 1994-06-14 US US08/259,967 patent/US6523121B1/en not_active Expired - Lifetime
- 1994-06-17 DE DE69413455T patent/DE69413455T2/de not_active Expired - Fee Related
- 1994-06-17 EP EP94460018A patent/EP0629957B1/fr not_active Expired - Lifetime
- 1994-06-21 JP JP16269394A patent/JP3616661B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-23 US US08/786,348 patent/US5812802A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2707025A1 (ja) | 1994-12-30 |
US6523121B1 (en) | 2003-02-18 |
DE69413455T2 (de) | 1999-04-01 |
US5812802A (en) | 1998-09-22 |
DE69413455D1 (de) | 1998-10-29 |
EP0629957B1 (fr) | 1998-09-23 |
EP0629957A1 (fr) | 1994-12-21 |
JPH07152463A (ja) | 1995-06-16 |
FR2707025B1 (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3616661B2 (ja) | 回線の数が少ないバス・システム | |
US6492850B2 (en) | Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit | |
US4929941A (en) | Device for transmitting items of information for an automobile vehicle and a method of using said device | |
US20030137860A1 (en) | Memory module with integrated bus termination | |
IE55824B1 (en) | Integrated semiconductor circuit device for generating a switching control signal | |
JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
WO1986001658A1 (en) | Assist circuit for improving the rise time of an electronic signal | |
US20210325951A1 (en) | System basis chip | |
JPH0341920B2 (ja) | ||
US5572457A (en) | Module board including conductor tracks having disconnectable connecting elements | |
US4970693A (en) | Semiconductor memory device with internal control signal based upon output timing | |
US4075606A (en) | Self-memorizing data bus system for random access data transfer | |
US6747474B2 (en) | Integrated circuit stubs in a point-to-point system | |
JPS61294695A (ja) | 半導体集積回路装置 | |
US7768310B2 (en) | Semiconductor device, method of switching drive capability of the semiconductor device, and system including semiconductor devices | |
US6218862B1 (en) | Two-way transmission device | |
AU689124B2 (en) | Feedforward control system, method and control module | |
US6310796B1 (en) | Dynamic random access memory device and μBGA package using multiple reference voltage pads | |
US6154070A (en) | Control circuit and semiconductor integrated circuit device | |
US6150844A (en) | High voltage tolerance output stage | |
JP2003133937A (ja) | 双方向レベルコンバータ回路 | |
JP2661305B2 (ja) | 集積回路 | |
KR100525909B1 (ko) | 데이터 입력 버퍼 | |
JP3562524B2 (ja) | Icカード | |
JPS5992491A (ja) | 半導体メモリ集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |