JP3616661B2

JP3616661B2 - 回線の数が少ないバス・システム

Info

Publication number: JP3616661B2
Application number: JP16269394A
Authority: JP
Inventors: イボン・バーウ; フランソワ・タイエ
Original assignee: エス・ジエー・エス−トムソン・ミクロエレクトロニツク・エス・アー
Priority date: 1993-06-21
Filing date: 1994-06-21
Publication date: 2005-02-02
Anticipated expiration: 2020-02-02
Also published as: FR2707025A1; US6523121B1; DE69413455T2; US5812802A; DE69413455D1; EP0629957B1; EP0629957A1; JPH07152463A; FR2707025B1

Description

【０００１】
【産業上の利用分野】
本発明は、バス・タイプのリンクによって相互に通信する複数の装置によって形成された電子システムに関する。
【０００２】
【従来の技術】
標準タイプのバスは通常、数本の専用回線によって構成される。これらの回線の一部は、制御信号、アドレス信号、データ信号などの機能信号と呼ばれる信号、ならびに同期システムの場合のクロック信号を運ぶために使用される。バスの他の回線は、システムの装置を形成する回路の電源に割り当てられ、これらの回線は電源電圧の発生装置に接続されている。したがって、バスは、１本が一般にシステムの接地を規定し、他の電源回線が、使用される技術の要求に応じて規定される電位になされる、少なくとも２本の電源回線を備えている。
【０００３】
したがって、たとえば、Ｉ２Ｃ規格に準ずるバスは以下の４本の回線によって構成される。
【０００４】
−制御信号、アドレス信号、およびデータ信号の２方向直列送信用の「ＳＤＡ」回線
−クロック信号を送信するための「ＳＣＬ」回線
−接地に割り当てられた「Ｖｓｓ」回線
−正の電源電位を受け取るように設計された「Ｖｃｃ」回線
このＩ２Ｃ規格バスは、たとえば大規模な民生電子機器または自動車電子機器分野での応用のためにシステムをセット・アップするために使用される。そのようなシステムは通常、バスを使用して周辺装置を制御するマイクロプロセッサ・ベースの中央サブシステムによって形成される。周辺装置として考えられる例には、永続的な電源電圧がないときにデータを保存できるようにする、電気的に消去可能でプログラム可能なＥＥＰＲＯＭタイプのメモリである。このメモリは、データ要素の不揮発性記憶を必要とする非集中機能を実施するために、特に自動車電子機器で使用される。これはたとえば、車輪用のアンチブロッキング・システム、または「エア・バッグ」タイプのセイフティ・システムの制御、または様々な電気調整システム（自動車無線、シート調整用など）に当てはまる。
【０００５】
Ｉ２Ｃバスを使用する他の例としては、マイクロプロセッサ・ベースのチップカード（スマート・カード）読取り装置を使用するシステムがある。
【０００６】
もちろん、システム用のバス規格としてどれを選択するかによって、システムを形成する装置のインタフェースのタイプが決まる。これによって最終的に、使用できるコネクタのタイプも決まる。このコネクタは、少なくともバスの回線数に等しい数の端子を有するべきである。同様に、選択された規格と互換性をもつように特別に設計された集積回路も、同じ数の端子を備えている。現在、システムの製造費用の大部分は、使用されるコネクタの費用から生じており、この費用は、コネクタの端子の数に直接関係している。したがって、この数はできるだけ少ないことが好ましい。したがって、Ｉ２Ｃ規格は、コマンドを送るための直列リンクを１つしか備えないことによって、バスの回線の数が４本に限られるようにしている。
【０００７】
バス回線を少数にする他の利点は、コネクタの端子の数を減らすと、それに比例して、対応する電気接点での誤動作の危険性が低減されるために、システムの信頼性が向上することである。同様に、回線の数を減らすと、たとえば自動車応用分野の場合に高額である配線費用が少なくなる。
【０００８】
回線の数を減らすことに価値がある他の場合は、コネクタの端子を解放して、このコネクタに挿入されるように設計された集積回路の追加端子にアクセスできるようにするときである。この追加端子はたとえば、最終段階中、またはシステムの設置中に使用できる試験回線を接続するように設計される。
【０００９】
【発明が解決しようとする課題】
したがって、本発明は、通信バスの回線の数を最大限まで減らし、同時に、特に、課される規格によって規定された通信プロトコルに合わせて、この規格との互換性を維持して使用できる解決策を追及することを目的としている。
【００１０】
【課題を解決するための手段】
このために、本発明の目的は、データ信号、アドレス信号、制御信号、クロック信号などの機能信号の送信機と、電源回路と、プロトコルに適合する複数の装置と、第１のタイプの通信バスとを備え、前記第１のタイプのバスが、特に前記電源回路によって送られる電源電位を運ぶように設計された２本の電源回線と、前記機能信号の送信機によって送られる前記機能信号のうちの１つを運ぶように設計された少なくとも１本の機能回線を備えたシステムである。ここで、前記システムは、前記電源回線を除去するための第１のタイプのバスの修正によって規定された第２のタイプの通信バスを少なくとも１本含み、前記機能信号を補助する補機能回線が追加されており、システムの少なくとも１つの装置は、前記機能信号および前記補機能信号から再生電源電位を生成するための電源再生装置を備えた適合回路によって第２のタイプの通信バスに接続されている。
【００１１】
一般に、機能信号のハイ・レベルおよびロー・レベルが電源電位に対応するので、本発明は、バスの回線のうちの１本で通常得られる機能信号のレベルを修正する必要なしに、大部分の既存の標準バスに適用することができる。したがって、本発明の他の特徴によれば、システムは、前記機能信号を入力で受信し、前記補機能信号を出力で与える、前記電源電位が供給される反転増幅器をもつ変換回路を含む。
【００１２】
特定の実施例によれば、電源再生装置は、前記機能信号および前記補機能信号を入力で受信し、前記再生電源電位を出力で与える、全波整流回路を有する。
【００１３】
電流または電圧に関して機能信号を増幅する必要がある場合は、本発明の一代替実施例によれば、変換回路が前記機能信号を入力で受信し、増幅された機能信号を出力で与える、前記電源電位が供給される非反転増幅器を備え、この増幅された機能信号が整流回路の入力で最初の機能信号と置き換わるようにすることができる。
【００１４】
本発明の他の実施例によれば、電源再生装置は、それが与える電位のレベルを調整するための手段を備えている。補機能信号ないし増幅された機能信号を与えるために使用される増幅器の電源電位のレベルと、装置で使用できる機能信号の電源電位のレベルとの差が大きすぎる場合、この構成が有用または必要なことが分かろう。
【００１５】
本発明は、特にＭＯＳ技術またはＣＭＯＳ技術を使用するときに、Ｉ２Ｃ規格によるシステムで特に好都合な方法で適用することができる。本発明によって使用される第２のタイプのバスは３本の回線しか有していないので、元々トランジスタなどの離散３端子構成要素用に設計されたコネクタを使用することができる。したがって、ずっと以前にこのタイプの構成要素用に開発された従来のパッケージング・ツールを使用することができる。これによって、コネクタが低価格になり、ツールに関する出費が減るため、製造費用が節約される。
【００１６】
本発明の他の態様によれば、少なくとも１つの装置と、関連する適合回路が、１つの同じ集積回路を形成し、この装置は電気的に消去可能でプログラム可能なＥＥＰＲＯＭタイプのメモリであってよい。
【００１７】
本発明は、マイクロプロセッサ・ベースのカード読取り装置を使用するシステムの作製への、本明細書の上記で定義したシステムの適用にも関する。
【００１８】
【実施例】
本発明によるシステムを第１図に例示する。このシステムは、マイクロプロセッサＣＰＵと、ランダム・アクセス・メモリ、読取り専用メモリ、入出力制御装置、通信インタフェースなどの装置Ｍ１、Ｍ２とが接続される第１の通信バスＢ１を中心として構成された中央サブシステムＣＳＳによって制御されるとみなされる。図の例によれば、システムは同期タイプであり、クロック信号の発生装置ＨがバスＢ１の何本かの専用回線に接続されている。最終的に、バスＢ１の他の専用回線に接続された電源回路Ａは、必要な電源電位をシステムの様々な回路に与える。プロセッサＣＰＵと装置Ｍ１、Ｍ２は、所定の通信プロトコルに応じてバスＢ１によって相互に通信する。バスＢ１はたとえば、バスの回線の割振りと通信プロトコルの両方を規定する規格Ｉ２Ｃに準ずる。
【００１９】
本発明によれば、システムはＢ１の回線数よりも少ない回線数をもつ第２のタイプの第２の通信バスＢ２を有する。バスＢ１およびＢ２は変換回路ＣＣによって相互に接続されている。システムは、それぞれが、関連する変換回路ＣＣ１によってバスＢ１に接続された、第２のタイプの他のバスＢ３も含む。
【００２０】
システムは、インタフェースがバスＢ１によって規定された規格に準ずるとみなされる複数の装置Ｕ、Ｕ１、Ｕ２、Ｕ３、Ｕ４も有する。これらの装置Ｕ、Ｕ１からＵ４は、適合回路ＣＡ、ＣＡ１、ＣＡ２によって第２のバスＢ２に接続されている。図の例では、いくつかの回路Ｕ２、Ｕ３、Ｕ４が、バスＢ１の規格に準ずる第３のバスｂ１により適合回路ＣＡ２に接続されている。これらの装置はすべて、集積回路の形で作製することができる。都合のよいことに、装置Ｕと、関連する適合回路ＣＡとを組み込むように特別に設計された集積回路Ｃ１を使用することができる。
【００２１】
以下でさらに詳細に示すように、変換回路および適合回路は、バスＢ２がバスＢ１の回線数より少ない回線数を有し、同時にバスＢ１の通信プロトコルに準ずる装置Ｕ、Ｕ１からＵ４を使用できるように設計されている。したがって、特定の集積回路を使用するとき、このように回線の数を減らすと、配線および接続の費用が減少する。
【００２２】
図２は、変換回路ＣＣの典型的な実施例のさらに詳細な図を示す。図の左側の概略図に示したバスＢ１はたとえば、制御信号ＣＴ、アドレス信号ＡＤ、データ信号ＤＴや、ＣＫ０などのクロック信号を送信するために使用される多数の機能回線を有する。Ｉ２Ｃバスの場合、回線ＣＴ、ＡＤ、ＤＴはＳＤＡと呼ばれる１本の回線だけに減らされる。
【００２３】
クロック信号の発生装置はたとえば、信号ＣＫ０などのシステムの同期用に使用されるクロック信号を与える。Ｉ２Ｃバスの場合、１つのクロック信号ＳＣＬしか提供されない。
【００２４】
バスＢ１は最終的に、システムの回路に必要とされるＥ０やＥ１などの電源電位を与える電源回路Ａに接続された電源回線を有する。Ｉ２Ｃバスの場合、それぞれ接地および５Ｖの電位に割り振られた２本の回線ＶｓｓおよびＶｃｃだけが提供される。
【００２５】
非限定的な例として、電源電位と置き換わるように選択された機能信号は、クロック信号ＣＫ０の１つである。当然のように、もちろんバスＢ１からバスＢ２に向かう１方向信号であれば、他の機能信号を選択することもできる。本発明によれば、変換回路ＣＣによって、少なくとも１つの回路より少ない回線数を有するバスＢ２にバスＢ１を変換することができる。したがって、図の例によれば、電位Ｅ０およびＥ１に割り当てられた電源回線が除去され、これらのうちの１本は、変換回路ＣＣの反転増幅器１によって与えられる信号ＣＫ０^＊に割り当てられた回線と置換される。反転増幅器１は、電位Ｅ０およびＥ１を供給され、クロック信号ＣＫ０を入力で受信する。したがって、信号ＣＫ０^＊は、クロック信号ＣＫ０を補う（「補う（ｃｏｍｐｌｅｍｅｎｔａｒｙ）」の語は、論理機能の意味で理解されたい）信号を構成する。それぞれ２つの電位Ｅ０およびＥ１に等しいロー・レベルおよびハー・レベルを信号ＣＫ０が有する通常の場合は、したがって、補クロック信号ＣＫ０^＊は同じハイ・レベルおよびロー・レベルを有する。図４に関して説明するように、バスＢ２にはない電源電位Ｅ０およびＥ１を信号ＣＫ０およびＣＫ０^＊から容易に再生することができる。
【００２６】
信号ＣＫ０を直接使用して電源電位を再生することができない場合、図３に示した代替実施例を採用することができる。この変形例によれば、信号ＣＫ０は、信号ＣＫ０の非反転増幅器によって与えられる信号ＣＫ１と置換される。このためには、変換回路ＣＣで、第１の反転増幅器にカスケード接続され、やはり電位Ｅ０およびＥ１が供給される、第２の反転増幅器２を設ければ十分である。したがって、反転増幅器２の出力信号はクロック信号ＣＫ０と同位相の増幅されたクロック信号ＣＫ１であり、したがってそのロー・レベルおよびハイ・レベルは電源電位Ｅ０およびＥ１によって決定される。したがって、この構成によって発生装置Ｈの負荷を減らすことができ、ある種の技術に当てはまるようにかなりの電流を通過させるような寸法が発生装置に与えられていない場合、または多数の装置をバスＢ２に接続することを計画している場合に、このことが有用であることが分かろう。この構成によって、信号ＣＫ０^＊およびＣＫ１のレベルを信号ＣＫ０のレベルから独立させることもできる。図１に概略的に示した電源回路Ａからくる特定の電位２Ｅ０’およびＥ１’によってバスの電位Ｅ０およびＥ１を置換することもできる。たとえば、それぞれ電位Ｅ０およびＥ１より低い電位Ｅ０’およびＥ１’を与えることによって、電源再生装置３によって誘発される電圧降下を補償することができる。
【００２７】
図４は、図２による変換回路ＣＣに適合する適合回路ＣＡを示す。適合回路ＣＡは主として、バスＢ２の回線を、関連する装置Ｕの対応する入力との通信状態にするように単純な相互接続によって構成すべきである。特に、クロック信号ＣＫ０は装置Ｕの対応するクロック入力に直接送信される。回路ＣＡは、説明中の例では、クロック信号ＣＫ０および補クロック信号ＣＫ０^＊を入力として受信する単純な整流回路４に限られる電源再生装置３を有し、整流回路４の出力は、再生電源電位Ｅ２およびＥ３を与え、これらの電位は次いで、装置Ｕの対応する電源入力に印加される。
【００２８】
回路Ａの一代替実施例を図５に示す。この代替実施例は、図３の変換回路に適応されている。この場合、電源再生装置３は、補クロック信号ＣＫ０および増幅されたクロック信号ＣＫ１を入力で受信する整流回路４も有する。クロック信号ＣＫ０を受信するように設計された装置Ｕのクロック入力は、レベルを調整するための要素５によって、増幅されたクロック信号ＣＫ１に接続されている。要素５はたとえば、装置Ｕのクロック入力用に受け入れられるハイ・レベルおよびロー・レベルと電位Ｅ０およびＥ１があまりにも違い過ぎる場合に信号ＣＫ１の振幅を制限するように設計された抵抗器またはダイオード・アセンブリである。
【００２９】
同じ理由で、特に上述の補助電位Ｅ０’およびＥ１’を使用するときに整流回路４によって与えられる電位Ｅ２、Ｅ３を減衰するための抵抗器やダイオード６、７などの手段を提供することもできる。
【００３０】
図６は、ＭＯＳ技術での、整流回路４の典型的な実施例を示す。この整流回路４は、それぞれのドレインがゲートに接続された２つのｎチャネルＭＯＳトランジスタＮ１、Ｎ２によって形成されている。これらのトランジスタのソースは互いに接続されており、基板も同様に互いに接続されている。トランジスタＮ１およびＮ２のゲートはそれぞれクロック信号ＣＫ０およびクロック信号ＣＫ０^＊を受信する。トランジスタＮ１およびＮ２のソースは整流器の正の端子を構成し、同時に、トランジスタの基板は負の端子を構成する。変形例として、増幅された信号ＣＫ１によって信号ＣＫ０を置換することができる。
【００３１】
図６の回路の動作は、図７のタイミング図を参照して説明することができる。タイミング図（ａ）は、ロー・レベルおよびハイ・レベルがそれぞれＶ０およびＶ１である方形波パルスの形をもつ信号ＣＫ０を表す。タイミング図（ｂ）は、図３の典型的な実施例での補クロック信号ＣＫ０^＊を表す。信号ＣＫ０は、それぞれレベルＶ０およびＶ１と異なるとみなされる電位Ｅ０とＥ１の間で変化している。もちろん、Ｅ０＝Ｖ０およびＶ１＝Ｅ１であってもよい。
【００３２】
タイミング図（ｃ）は、整流回路によって与えられる電位Ｅ２およびＥ３を示す。図で分かるように、電位Ｅ２は、基板とトランジスタのチャネルの間のｐ−ｎ接合の電圧降下ｖｄを加えた信号ＣＫ０およびＣＫ０^＊の最低電位に等しい。電位Ｅ３は、トランジスタのチャネルの抵抗による電圧降下Ｖｄｓを引いた信号ＣＫ０およびＣＫ０^＊の最高電位に等しい。ダイオードを使用する全波整流器ブリッジと比較すると、提案したアセンブリはしたがって、０．６Ｖの大きさの電圧しきい値を誘発する単一のｐ−ｎ接合が負荷と直列になる利点を有する。
【００３３】
クロック信号ＣＫ０の各半波での信号Ｅ２およびＥ３の変動は基本的に、電位Ｅ０およびＥ１がそれぞれＶ０およびＶ１と異なるためのものである。この現象が、これらの電位がそれぞれ等しい場合に存在しないことは明らかである。実際、これらの変動は、ＭＯＳ技術での集積回路の構造キャパシタンスＣによる濾過効果にかんがみてほとんど重要でない。
【００３４】
タイミング図（ｃ）は、電圧降下Ｖｄｓおよびｖｄを容易に補償しようとする場合に補助電位Ｅ０’およびＥ１’を使用することになぜ価値があるのかを示す。
【００３５】
本発明は、本明細書で説明した典型的な実施例だけに限定されるものではない。そればかりか、他のタイプのバス、特に、さらに第２のタイプのバスの回線の数を減らすために使用できるいくつかの電源回線を備えたものに適合させることができる。
【図面の簡単な説明】
【図１】本発明によるシステムの概略図である。
【図２】本発明による変換回路の典型的な実施例を示す図である。
【図３】第２図の回路の代替実施例を示す図である。
【図４】本発明による適合回路の典型的な実施例を示す図である。
【図５】図４の回路の代替実施例を示す図である。
【図６】ＭＯＳ技術による全波整流器の典型的な実施例を示す図である。
【図７】図６の回路の動作を説明するために使用できるタイミング図を示す。
【符号の説明】
Ｂ１第１の通信バス
Ｍ装置
Ｂ２第２の通信バス
ＣＡ適合回路
Ｕ装置
ＣＩ集積回路
ＣＴ制御信号
ＡＤアドレス信号
ＤＴデータ信号
ＳＣＬクロック信号
Ａ電源回路
Ｅ電源電位
ＣＣ変換回路

Claims

データ信号、アドレス信号、制御信号、クロック信号などの機能信号の送信機と、電源回路と、プロトコルに適合する複数の装置と、第１のタイプの通信バスとを備えたシステムにおいて、前記第１のタイプのバスが、特に前記電源回路によって送られる電源電位を運ぶように設計された２本の電源回線と、前記機能信号の送信機によって送られる前記機能信号のうちの１つを運ぶように設計された少なくとも１本の機能回線を備え、前記システムが、前記電源回線を除去するための第１のタイプのバスの修正によって規定された第２のタイプの通信バスを少なくとも１本含み、前記機能信号を補助する補機能回線が追加されており、システムの少なくとも１つの装置が、前記機能信号および前記補機能信号から再生電源電位を生成するための電源再生装置を備えた適合回路によって第２のタイプの通信バスに接続されていることを特徴とするシステム。
前記機能信号を入力で受信し、前記補機能信号を出力で与える、前記電源電位を供給される反転増幅器を含む変換回路を備えていることを特徴とする、請求項１に記載のシステム。
前記電源再生装置が、前記機能信号および前記補機能信号を入力で受信し、前記再生電源電位を出力で与える、全波整流回路を有することを特徴とする、請求項２に記載のシステム。
変換回路が、前記機能信号を入力で受信し、増幅された機能信号を出力で与える、前記電源電位を供給される非反転増幅器を備え、前記電源再生装置が、前記機能信号および前記補機能信号を入力で受信する全波整流回路を備えることを特徴とする、請求項２に記載のシステム。
前記電源再生装置が、それが与える電位のレベルを調整するための手段を備えることを特徴とする、請求項１から４のいずれか一項に記載のシステム。
前記第１のタイプのバスがＩ２Ｃ規格に準じ、前記機能信号が、前記規格で明記されたクロック信号であることを特徴とする、請求項１から５のいずれか一項に記載のシステム。
前記装置のうちの１つと、関連する適合回路とを組み込んだ少なくとも１つの集積回路を備えることを特徴とする、請求項１から６のいずれか一項に記載のシステム。
集積回路に含まれる装置が、電気的に消去可能でプログラム可能なＥＥＰＲＯＭタイプのメモリであることを特徴とする、請求項７に記載のシステム。
マイクロプロセッサ・ベースのカード読取り装置を使用するシステムで使用される、請求項１から８のいずれか一項に記載のシステム。