JP3590156B2

JP3590156B2 - 液晶表示装置

Info

Publication number: JP3590156B2
Application number: JP23542595A
Authority: JP
Inventors: 俊祐瀬戸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-09-13
Filing date: 1995-09-13
Publication date: 2004-11-17
Anticipated expiration: 2015-09-13
Also published as: JPH0980483A

Description

【０００１】
【発明の属する技術分野】
本発明は、トップゲート型シリコン薄膜トランジスタをスイッチング素子とするアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
ポリシリコン薄膜トランジスタは、数十〜数百ｃｍ^２／Ｖｓ程度の高い移動度を示すため、アクティブマトリクス型液晶表示装置の画素部スイッチング素子や、駆動回路部素子として用いられている。画素部スイッチング素子には、一般にｎ型のポリシリコン薄膜トランジスタが用いられるが、通常の構造ではリーク電流が大きくなるため、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造あるいはダブルゲート構造を採用し、ドレイン端の電界を緩和してリーク電流を低減させている。
【０００３】
従来のトップゲート型ポリシリコン薄膜トランジスタ（ＴＦＴ）をスイッチング素子とするアクティブマトリクス型液晶表示装置としては、図７に示す構造のものが挙げられる。
【０００４】
この液晶表示装置の画素部ｎチャネルＬＤＤＴＦＴにおいては、ガラス基板２１上に、下地層２２が形成されており、下地層２２上にパターニングされたチャネルポリシリコン層２３が形成されている。チャネルポリシリコン層２３の両側には、ｎ⁻ 型のＬＤＤ領域２４−２を介してｎ^＋型のソース・ドレイン領域２４−１が形成されている。
【０００５】
チャネルポリシリコン層２３、ｎ⁻ 型のＬＤＤ領域２４−２、およびｎ^＋型のソース・ドレイン領域２４−１上には、ゲート絶縁膜２５が形成されており、ゲート絶縁膜２５上であってチャネルポリシリコン層２３上方には、ゲート線２６−１が形成されている。また、ゲート絶縁膜２５上であってソース・ドレイン領域２４−２上方には、補助容量線２６−２が形成されている。
【０００６】
ゲート線２６−１および補助容量線２６−２上には、層間絶縁膜２７−１および２７−２が形成されている。層間絶縁膜２７−１には、ソース・ドレイン領域２４−２に達するコンタクトホールが形成されており、そのコンタクトホール内にソース・ドレイン領域２４−２に電気的に接続するように信号線２８が形成されている。また、層間絶縁膜２７−２には、信号線２８に達するコンタクトホールが形成されており、そのコンタクトホール内に画素電極２９が形成されている。
【０００７】
なお、図７において、画素部の右側は駆動部ＴＦＴを示しており、駆動部ＴＦＴにおける左側はｎチャネルＴＦＴであり、右側はｐ^＋型のソース・ドレイン領域２４−３を有するｐチャネルＴＦＴである。
【０００８】
上記構造を有する画素部および駆動部を製造する工程は次のようになる。
まず、図８（Ａ）に示すように、ガラス基板２１上に下地層２２としてＳｉＯ_２膜およびアモルファスシリコン膜を順次形成し、レーザアニールによりアモルファスシリコンを結晶化させてポリシリコン層２３とし、ポリシリコン層２３をパターニングする。
【０００９】
次いで、図８（Ｂ）に示すように、ポリシリコン層２３上に保護膜３０を形成し、イオン注入する領域のポリシリコン層２３上の保護膜３０を除去して、イオン注入する領域のポリシリコン層を露出させる。露出したポリシリコン層に高ドーズ量で補助容量部Ｐ^＋イオンドーピングを行う。
【００１０】
次いで、図８（Ｃ）に示すように、保護膜３０を除去した後、全面にゲート絶縁膜２５を形成する。その後、補助容量部をレーザを用いて活性化した後、ゲート線２６−１および補助容量線２６−２を形成し、このゲート線２６−１および補助容量線２６−２をマスクとして、低ドーズ量でポリシリコン層２３および補助容量部にＰ^＋イオンドーピングを行い、ＬＤＤ領域２４−２を形成する。
【００１１】
次いで、図８（Ｄ）に示すように、ゲート線２６−１上に保護膜を形成し、この保護膜３０をマスクとして、高ドーズ量でソース・ドレイン領域２４−１にＰ^＋イオンドーピングを行う。このとき、ポリシリコン層２３の両側に保護膜３０の幅分のＬＤＤ領域２４−２が残る。
【００１２】
次いで、図９（Ａ）に示すように、保護膜３０を除去した後、ｐチャネルＴＦＴ領域以外の領域に新たに保護膜３０を形成し、高ドーズ量でＢ^＋イオンドーピングを行い、ｐ^＋型のソース・ドレイン領域２４−３を形成する。
【００１３】
次いで、図９（Ｂ）に示すように、保護膜３０を除去した後、全面に層間絶縁膜２７−１を形成し、ソース・ドレイン領域２４−１をレーザを用いて活性化した後、これにコンタクトホールを形成する。
【００１４】
次いで、図９（Ｃ）に示すように、コンタクトホール内に信号線２８を形成し、図１０（Ａ）に示すように、全面に層間絶縁膜２７−２を形成し、これにコンタクトホールを形成する。
【００１５】
最後に、図１０（Ｂ）に示すように、コンタクトホール内に画素電極２９を形成し、周辺パッド部を開孔して画素部および駆動回路部が作製される。この方法によれば、１０ｐｅｐ（ｐｈｏｔｏｅｔｃｈｉｎｇｐｒｏｃｅｓｓ）でＴＦＴ基板を作製することができる。
【００１６】
【発明が解決しようとする課題】
液晶表示装置の画面を明るく、コントラスト比を上げるためには、画素の開口率を上げることが重要である。開口率を上げるためには、補助容量線の面積を小さくすることが有効である。この場合、容量を変えずに補助容量線の面積を小さくする手段としては、補助容量絶縁膜厚を薄くすることが考えられる。例えば、補助容量絶縁膜厚が１０ｎｍ以下であることが望ましい。
【００１７】
しかしながら、従来の構造においては、補助容量絶縁膜とゲート絶縁膜が同時に形成されるため、補助容量絶縁膜の厚さを１０ｎｍ以下にすると、必然的にゲート絶縁膜の厚さも１０ｎｍ以下と薄くなる。通常、液晶表示装置に使用されるガラス基板には、ナトリウムイオンやカリウムイオンのような可動イオンを含む安価なガラス基板が使用されており、ゲート絶縁膜の厚さが１０ｎｍ以下と薄いと、製造工程中の熱プロセスやウェットプロセス等を通じて可動イオンがＴＦＴに混入し、ＴＦＴが劣化し易くなる。
【００１８】
また、従来の製造方法では、工程が１０ｐｅｐであり、スループットの点で問題がある。
本発明はかかる点に鑑みてなされたものであり、基板材料中の可動イオンによる劣化がなく、しかも開口率が高い液晶表示装置を提供することを目的とする。また、本発明は、このような液晶表示装置を効率よく得ることができる液晶表示装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、薄膜トランジスタをスイッチング素子として有する第１の基板と、前記第１の基板の薄膜トランジスタ形成面に対向するように配置された第２の基板と、前記第１及び第２の基板間に挟持された液晶材料とを具備する液晶表示装置であって、
前記薄膜トランジスタは、チャネル領域及び前記チャネル領域の両側に形成されたソース・ドレイン領域を備える半導体層と、前記半導体層のソース・ドレイン領域以外のチャネル領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜及び前記半導体層上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の前記第１のゲート絶縁膜上の部分上に形成されたゲート線と、前記第２のゲート絶縁膜の前記ソース・ドレイン領域上の部分上に形成された補助容量線とを有することを特徴とする液晶表示装置を提供する。
【００２０】
また、本発明は、一方の基板に薄膜トランジスタをスイッチング素子として有する一対の基板を前記薄膜トランジスタが内側に向くようにして配置し、その間に液晶材料を注入してなる液晶表示装置の製造方法であって、前記薄膜トランジスタは、前記一方の基板上に直接または下地層を介して半導体層を形成する工程と、前記半導体層上に第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜をマスクとして用いて前記半導体層に不純物を導入して、ソース・ドレイン領域を形成する工程と、前記第１のゲート絶縁膜および前記ソース・ドレイン領域上に第２のゲート絶縁膜を形成する工程と、前記第２のゲート絶縁膜の前記第１のゲート絶縁膜上の部分上にゲート線を、前記第２のゲート絶縁膜の前記ソース・ドレイン領域上の部分上に補助容量線を形成する工程とにより作製されることを特徴とする液晶表示装置の製造方法を提供する。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して具体的に説明する。
本発明のトップゲート型ポリシリコン薄膜トランジスタ（ＴＦＴ）をスイッチング素子とするアクティブマトリクス型液晶表示装置を図１に示す。
【００２２】
この液晶表示装置の画素部ｎチャネルＬＤＤＴＦＴにおいては、ガラス基板（第１の基板）１１上に、シリコン酸化膜等からなる下地層１２が形成されており、下地層１２上にパターニングされたチャネルポリシリコン層１３が形成されている。チャネルポリシリコン層１３の両側には、ｎ⁻ 型のＬＤＤ領域１４−２を介してｎ^＋型のソース・ドレイン領域１４−１が形成されている。
【００２３】
チャネルポリシリコン層１３およびｎ⁻ 型のＬＤＤ領域１４−２上には、第１のゲート絶縁膜１５−１が形成されており、第１のゲート絶縁膜１５−１およびｎ^＋型のソース・ドレイン領域２４−１上には、第２のゲート絶縁膜１５−２が形成されている。第１および第２のゲート絶縁膜１５−１，１５−２としては、シリコン酸化膜等を用いることができる。また、第１および第２のゲート絶縁膜１５−１，１５−２の膜厚は、５０〜１００ｎｍ（例えば、第１のゲート絶縁膜の膜厚を５０ｎｍ、第２のゲート絶縁膜の膜厚を８０ｎｍ）であることが好ましい。したがって、補助容量絶縁膜（補助容量線下部の絶縁膜）の膜厚は５０〜１００ｎｍであることが好ましく、ゲート絶縁膜の膜厚は１００〜２００ｎｍであることが好ましい。
【００２４】
補助容量絶縁膜と開口率は、図２に示すような関係を有している。すなわち、補助容量絶縁膜の膜厚が大きくなるにつれて開口率が低下する。液晶表示装置においては、開口率が約４０％未満になると、白表示で充分に白くならず、画質が不充分となる。したがって、充分な画質を得るためには、開口率を約４０％以上にする必要があり、そのためには、補助容量絶縁膜の厚さを約１００ｎｍ以下に設定する必要がある。
【００２５】
一方、ゲート絶縁膜とＴＦＴ特性（バイアス・温度ストレス試験による閾値電圧シフト量）は、ゲート−ソース間２０Ｖバイアス、ドレイン−ソース間０Ｖバイアス、８０℃、１００００秒のストレス条件下において、図３に示す関係を有している。すなわち、ゲート絶縁膜の膜厚が大きくなるにつれて閾値電圧シフト量が小さくなる。この場合、閾値電圧シフト量が１Ｖ以下であれば実用上問題はないため、ゲート絶縁膜の厚さを約１００ｎｍ以上に設定する必要がある。ゲート絶縁膜の厚さを約１００ｎｍ以上に設定することにより、可動イオンがゲート絶縁膜でトラップされ、ゲート絶縁膜／チャネルポリシリコン層界面は清浄に保たれるため、ＴＦＴの可動イオン製劣化は実用上問題なくなる。
【００２６】
このように、補助容量絶縁膜の厚さとゲート絶縁膜の厚さは、それぞれ好ましい範囲があり、その範囲は異なっている。従来の方法では、補助容量絶縁膜とゲート絶縁膜は同じ工程で形成されているので、両者を独立に好ましい膜厚に設定することはできないが、本発明の方法によれば、両者を独立に好ましい膜厚に設定することができる。
【００２７】
第２のゲート絶縁膜１５−２上であってチャネルポリシリコン層１３上方には、ゲート線１６−１が形成されている。また、第２のゲート絶縁膜１５−２上であってソース・ドレイン領域１４−２上方には、補助容量線１６−２が形成されている。ゲート線１６−１および補助容量線１６−２の材料としては、ＭｏＴａ、ＭｏＷ等を用いることができる。
【００２８】
ゲート線１６−１および補助容量線１６−２上には、シリコン酸化膜等からなる層間絶縁膜１７−１および１７−２が形成されている。層間絶縁膜１７−１には、ソース・ドレイン領域１４−１に達するコンタクトホールが形成されており、そのコンタクトホール内にソース・ドレイン領域１４−２に電気的に接続するように、Ａｌ、Ａｌ合金等からなる信号線１８が形成されている。また、層間絶縁膜１７−２には、信号線１８に達するコンタクトホールが形成されており、そのコンタクトホール内に、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等からなる画素電極１９が形成されている。
【００２９】
なお、図３において、画素部の右側は駆動部ＴＦＴを示しており、駆動部ＴＦＴにおける左側はｎチャネルＴＦＴであり、右側はｐ^＋型のソース・ドレイン領域１４−３を有するｐチャネルＴＦＴである。
【００３０】
次に、上記構造を有する画素部および駆動部の製造工程について説明する。
ポリシリコン薄膜トランジスタの製造方法においては、チャネル層の形成方法として、レーザアニール法あるいは熱を用いる固相成長法が挙げられ、ソース・ドレイン領域の形成方法として、イオン注入法とレーザ活性化法あるいは熱活性法との組み合わせ等が挙げられる。チャネル層形成およびソース・ドレイン領域形成にレーザを用いる方法は、低温プロセスであるので、安価なガラス基板を用いることが可能となる。したがって、この方法は、ポリシリコン薄膜トランジスタを用いて液晶表示装置を量産する際においては非常に有力な方法である。また、イオン注入の際にイオンの質量分離を行わないイオンドーピング法は、大型基板を用いたプロセスに適するため、量産に向けて非常に有力な方法である。ここでは、レーザアニール法およびレーザ活性化法、並びにイオンドーピング法を用いる場合について説明する。
【００３１】
まず、図４（Ａ）に示すように、ガラス基板１１上に下地層１２としてＳｉＯ_２膜およびアモルファスシリコン膜をプラズマＣＶＤ法により順次形成し、レーザアニールによりアモルファスシリコンを結晶化させてポリシリコン層１３とし、ポリシリコン層１３をフォトリソグラフィー法およびエッチング法によりパターニングする。
【００３２】
次いで、図４（Ｂ）に示すように、ポリシリコン層１３上にプラズマＣＶＤ法あるいは常圧ＣＶＤ法でＳｉＯ_２を堆積させることにより第１のゲート絶縁膜１５−１を形成し、フォトリソグラフィー法およびエッチング法によりパターニングする。この第１のゲート絶縁膜１５−１をマスクとして、高ドーズ量で補助容量部Ｐ^＋イオンドーピングを行い、ｎ^＋型のソース・ドレイン領域１４−１を形成する。次いで、これをレーザを用いて活性化する。このｎ^＋型のソース・ドレイン領域１４−１は補助容量線１６−２の下部電極を兼ねている。したがって、ポリシリコンチャネル層１３と補助容量線１６−２の下部電極は同一層で形成されている。
【００３３】
この高ドーズ量のｎ型不純物ドーピングにより、第１のゲート絶縁膜１５−１には、Ｐ，Ａｓ，Ｂｉ，Ｓｂ等のｎ型不純物が約１０^１２／ｃｍ^２以上の濃度で含まれることになる。第１のゲート絶縁膜１５−１に不純物元素が含まれることにより、ガラス基板に含まれるナトリウムイオンやカリウムイオン等の可動イオンのゲッタリング効果が発揮され、ＴＦＴの可動イオン性劣化に対する耐性が増大する。
【００３４】
次いで、図４（Ｃ）に示すように、プラズマＣＶＤ法あるいは常圧ＣＶＤ法でＳｉＯ_２を堆積させることにより、全面に第２の絶縁膜１５−２を形成し、第２の絶縁膜１５−２上に、スパッタリング法でＭｏＴａを堆積させて膜形成し、フォトリソグラフィー法およびエッチング法によりパターニングしてゲート線１６−１および補助容量線１６−２を形成する。したがって、ゲート線１６−１と補助容量線１６−２は同一層で形成されている。このとき、ゲート線１６−１の幅は、第１の絶縁膜１５−１の幅よりも若干小さく設定する（４〜８μｍ程度）。その後、低ドーズ量でＰ^＋イオンドーピングを行い、ＬＤＤ領域１４−２を形成する。
【００３５】
次いで、図４（Ｄ）に示すように、ｐチャネルＴＦＴ領域以外の領域にＡｌ等からなる保護膜２０を形成し、高ドーズ量でＢ^＋イオンドーピングを行い、ｐ^＋型のソース・ドレイン領域１４−３を形成する。
【００３６】
次いで、図５（Ａ）に示すように、保護膜２０を除去した後、プラズマＣＶＤ法あるいは常圧ＣＶＤ法でＳｉＯ_２を堆積させることにより、全面に層間絶縁膜１７−１を形成し、ｎ^＋型のソース・ドレイン領域１４−１，１４−２，１４−３をレーザを用いて活性化した後、これにコンタクトホールを形成する。
【００３７】
次いで、図５（Ｂ）に示すように、コンタクトホール内に充填されるようにスパッタリング法でＡｌを堆積させ、フォトリソグラフィー法およびエッチング法によりパターニングして信号線１８を形成し、図５（Ｃ）に示すように、プラズマＣＶＤ法でシリコン窒化物を堆積させることにより、全面に層間絶縁膜１７−２を形成し、これにコンタクトホールを形成する。
【００３８】
最後に、図６に示すように、コンタクトホール内に充填されるようにスパッタリング法でＩＴＯを堆積させ、フォトリソグラフィー法およびエッチング法によりパターニングして画素電極１９を形成し、周辺パッド部を開孔して画素部および駆動回路部が作製される。この方法によれば、９ｐｅｐ（ｐｈｏｔｏｅｔｃｈｉｎｇｐｒｏｃｅｓｓ）でＴＦＴ基板を作製することができる。
【００３９】
このＴＦＴ基板についてＴＦＴの移動度を調べたところ、ｎチャネル（ｎ−ｃｈ）ＴＦＴにおいて移動度は＞１００ｃｍ^２／Ｖｓであり、ｐチャネル（ｐ−ｃｈ）ＴＦＴにおいて移動度は＞８０ｃｍ^２／Ｖｓであった。また、バイアス・温度ストレス（ＢＴＳ）試験を行ったところ、ゲート−ソース間２０Ｖバイアス、８０℃、１００００秒のストレス条件下でｎチャネル（ｎ−ｃｈ）ＴＦＴ、ｐチャネル（ｐ−ｃｈ）ＴＦＴ共に閾値電圧のシフト量は１Ｖ以下であった。
【００４０】
このようにして得られたＴＦＴ基板を用いて、常法にしたがってアクティブマトリクス型液晶表示装置を作製した。この液晶表示装置の開口率を調べたところ、４０％以上であることが確認された。
【００４１】
本実施形態においては、ポリシリコン薄膜トランジスタについて説明しているが、本発明はアモルファスシリコンを用いた薄膜トランジスタにも同様に適用することができる。
【００４２】
【発明の効果】
以上説明したように本発明の液晶表示装置は、薄膜トランジスタをスイッチング素子として有し、前記薄膜トランジスタは、前記第１の基板上方に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート線と、前記第１の基板上方に形成された補助容量絶縁膜と、前記補助容量絶縁膜上に形成された補助容量線とを有しており、前記ゲート絶縁膜の厚さが前記補助容量絶縁膜の厚さよりも厚いので、基板材料中の可動イオンによる劣化がなく、しかも開口率が高いものである。
【００４３】
また、本発明の液晶表示装置の製造方法は、一方の基板にスイッチング素子として形成された薄膜トランジスタが、一方の基板上に直接または下地層を介してチャネル層およびソース・ドレイン領域を形成し、チャネル層上に第１のゲート絶縁膜を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜を形成し、第２のゲート絶縁膜上であってチャネル層上方にゲート線を形成し、第２のゲート絶縁膜上であって一方のソース・ドレイン領域上方に補助容量線を形成するので、製造工程を従来より１ｐｅｐ削減することができ、上記液晶表示装置を効率よく得ることができる。
【図面の簡単な説明】
【図１】本発明のアクティブマトリクス型液晶表示装置のＴＦＴ構造を示す図。
【図２】補助容量絶縁膜厚と開口率との関係を示すグラフ。
【図３】ゲート絶縁膜厚と閾値電圧シフト量との関係を示すグラフ。
【図４】（Ａ）〜（Ｄ）は図１に示すＴＦＴの製造工程を説明するための図。
【図５】（Ａ）〜（Ｃ）は図１に示すＴＦＴの図４（Ｄ）以降の製造工程を説明するための図。
【図６】図１に示すＴＦＴの図５（Ｃ）以降の製造工程を説明するための図。
【図７】従来のアクティブマトリクス型液晶表示装置のＴＦＴ構造を示す図。
【図８】（Ａ）〜（Ｄ）は図７に示すＴＦＴの製造工程を説明するための図。
【図９】（Ａ）〜（Ｃ）は図７に示すＴＦＴの図８（Ｄ）以降の製造工程を説明するための図。
【図１０】（Ａ）および（Ｂ）は図７に示すＴＦＴの図９（Ｃ）以降の製造工程を説明するための図。
【符号の説明】
１１…ガラス基板、１２…下地層、１３…チャネルポリシリコン層、１４−１…ｎ^＋型のソース・ドレイン領域、１４−２…ｎ⁻ 型のＬＤＤ領域、１４−３…ｐ^＋型のソース・ドレイン領域、１５−１…第１のゲート絶縁膜、１５−２…第２のゲート絶縁膜、１６−１…ゲート線、１６−２…補助容量線、１７−１，１７−２…層間絶縁膜、１８…信号線、１９…画素電極、２０…保護膜。

Claims

薄膜トランジスタをスイッチング素子として有する第１の基板と、前記第１の基板の薄膜トランジスタ形成面に対向するように配置された第２の基板と、前記第１及び第２の基板間に挟持された液晶材料とを具備する液晶表示装置であって、
前記薄膜トランジスタは、チャネル領域及び前記チャネル領域の両側に形成されたソース・ドレイン領域を備える半導体層と、前記半導体層のソース・ドレイン領域以外のチャネル領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜及び前記半導体層上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の前記第１のゲート絶縁膜上の部分上に形成されたゲート線と、前記第２のゲート絶縁膜の前記ソース・ドレイン領域上の部分上に形成された補助容量線とを有することを特徴とする液晶表示装置。
前記補助容量絶縁膜の厚さが開口率約４０％以上を達成する厚さである請求項１記載の液晶表示装置。
前記第１のゲート絶縁膜が、１０^１２／ｃｍ^２以上の濃度でｎ型不純物元素を含む請求項１記載の液晶表示装置。
前記半導体層は、チャネル領域とソース・ドレイン領域との間に、前記ソース・ドレイン領域よりも低い濃度の前記ソース・ドレイン領域と同一導電型の不純物元素を含む領域を備え、この不純物元素を含む領域上にも前記第１のゲート絶縁膜が形成される請求項１記載の液晶表示装置。
一方の基板に薄膜トランジスタをスイッチング素子として有する一対の基板を前記薄膜トランジスタが内側に向くようにして配置し、その間に液晶材料を注入してなる液晶表示装置の製造方法であって、
前記薄膜トランジスタは、
前記一方の基板上に直接または下地層を介して半導体層を形成する工程と、
前記半導体層上に第１のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜をマスクとして用いて前記半導体層に不純物を導入して、ソース・ドレイン領域を形成する工程と、
前記第１のゲート絶縁膜および前記ソース・ドレイン領域上に第２のゲート絶縁膜を形成する工程と、
前記第２のゲート絶縁膜の前記第１のゲート絶縁膜上の部分上にゲート線を、前記第２のゲート絶縁膜の前記ソース・ドレイン領域上の部分上に補助容量線を形成する工程と、
により作製されることを特徴とする液晶表示装置の製造方法。