JP3565545B2 - サンプリング周波数変換回路 - Google Patents
サンプリング周波数変換回路 Download PDFInfo
- Publication number
- JP3565545B2 JP3565545B2 JP16246998A JP16246998A JP3565545B2 JP 3565545 B2 JP3565545 B2 JP 3565545B2 JP 16246998 A JP16246998 A JP 16246998A JP 16246998 A JP16246998 A JP 16246998A JP 3565545 B2 JP3565545 B2 JP 3565545B2
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- data
- sampling frequency
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はディジタル信号処理によって複数のデータが連続するデジタル信号のサンプリング周波数変換を行う回路に関し、変換前の入力側デジタル信号に同期したクロック信号を基として複数の位相の異なるクロック信号を生成し、生成されたクロック信号により入力側のデータ信号をそれぞれラッチし、さらに、変換後の出力側デジタル信号に同期したクロック信号でラッチした上で、複数のラッチされたデジタル信号のうち確実に入力されたデータの値をラッチした位相のデータ信号を選択することによりデータの転送を確実にうことが可能で、、更にデータの判別に影響のない範囲でデータの内容を位相に合わせて補間することで、サンプリング周波数変換誤差を改善可能なサンプリング周波数変換回路に関するものである。
【０００２】
【従来の技術】
図１０に、従来例のサンプリング周波数変換回路のブロック構成を表す。この図において、入力側クロック信号Ｃｉの立ち上がり波形あるいは立ち下がり波形のタイミングをラッチ・タイミングとして入力データ信号Ｄｉをラッチする同期式フリップフロップ１’と、出力クロック信号Ｃｏのそれをラッチ・タイミングとして上記同期式フリップフロップ１’の出力をラッチする同期式フリップフロップ２’とを用いて、上記同期式フリップフロップ２’から出力クロック信号Ｃｏをサンプリング周波数とした出力データ信号Ｄｏを出力することで、入力側クロック信号Ｃｉのサンプリング周波数のデータが、出力側クロック信号Ｃｏのサンプリング周波数のデータとなるようにサンプリング周波数変換される。
【０００３】
上述の従来例のサンプリング周波数変換回路におけるフリップフロップ１’および２’に用いられる同期式フリップフロップで確実にデータ信号をラッチするためには、サンプリングのためのクロック信号の、例えば、立ち上がりエッジのタイミング（ラッチ・タイミング）の前後に入力されるデータ信号の内容が安定した期間が必要である。このデータ信号の内容が安定した期間、すなわちラッチ・タイミングの前のデータ内容が安定している必要のある期間のセットアップ期間と、ラッチ・タイミングの後のデータ内容が安定している必要のある期間のホールド期間との二つからなる期間に、ラッチされるデータ信号が変化した場合は、正しいデータが確実にはラッチされず、データ信号の内容がフリップフロップの入力側と出力側とで異なるものとなる場合がある。
【０００４】
また従来のサンプリング周波数変換回路では、周波数の違いによるサンプリング点の飛び越しや追い抜きによって、サンプリング周波数変換誤差が直接出力されてしまう。
【０００５】
図１２は従来のサンプリング周波数変換回路でクロック比が３：２になるようなサンプリング周波数変換を行った場合のタイミングチャートの一例で、入力データ信号Ｄｉの複数データの内の４つのデータＤ０・Ｄ１・Ｄ２・Ｄ３からなるデータ列についての変換例を示している。この変換はサンプリング周波数が低くなる変換の場合のため、サンプリングされなかったデータが飛び越されて、出力データ信号Ｄｏでは、例えば、データＤ２が出力されずに間引かれた、データＤ０・Ｄ１・Ｄ３からなるデータ列に変換される。
【０００６】
図１３はサンプリング周波数変換前と変換後の周波数の比を３：２とした場合のサンプリング周波数変換回路の入出力誤差の一例を示した図である。縦軸がデータの値を表し、横軸がサンプリング・タイミングの位置を表す。図１３（ａ）において実線で示されたデータ列１００ａは入力データ信号Ｄｉのデータ列の一例で、点線で示されたデータ列１００ｂはデータ列１００ａのデータ信号Ｄｉが所要の周波数帯域に帯域制限された場合のデータ列の例を表す。図１３（ｂ）において実線で示されたデータ列２００ａは出力データ信号Ｄｏのデータ列の一例で、点線で示されたデータ列２００ｂは、上述のデータ列１００ｂの点線の波形を再現するように出力データ信号Ｄｏの値が決められたときのデータ列を表す。このデータ列２００ｂを再現する場合、このデータ列２００ｂに対して実際のデータ列２００ａの誤差が、サンプリング周波数変換誤差となる。
【０００７】
図１４は信号出力で要求される周波数帯域内の信号に対して３：２の比で周波数変換した場合の出力誤差の一例である。縦軸がデータの値を表し、横軸が図１２におけるデータの位置を表す。１０１ｂは帯域制限後の入力データ信号Ｄｉの値の例を表す。２０１ｃは出力データ信号Ｄｏの値で、２０１ｂが示す本来あるべき出力データ信号Ｄｏの値に対して、サンプリング周波数変換誤差がある。
【０００８】
図１５は従来のサンプリング周波数変換回路でクロック比が３：４になるようなサンプリング周波数変換を行った場合のタイミングチャートの一例である。、入力データ信号Ｄｉの複数データの内の４つのデータＤ０・Ｄ１・Ｄ２・Ｄ３からなるデータ列についての変換例を示している。この変換はサンプリング周波数が高くなる変換の場合のためサンプリングされるデータの内のいくつかが繰り返しサンプリングされて、例えばＤ１が重複したデータＤ０・Ｄ１・Ｄ１・Ｄ２・Ｄ３からなるデータ列に変換される。
【０００９】
図１６は信号出力で要求される周波数帯域に帯域制限する前に３：４の比で周波数変換した場合の出力誤差の一例である。縦軸がデータの値を表し、横軸が図１５におけるデータの位置を表す。１０２ａは入力データ信号Ｄｉの値の例で、１０２ｂは入力データ信号Ｄｉを信号出力で要求される周波数帯域に帯域制限した場合の値を表す。２０２ｄは出力データ信号Ｄｏの値で、２０２ｂに表される本来あるべき出力データ信号Ｄｏの値に対して、サンプリング周波数変換誤差がある。
【００１０】
図１７は信号出力で要求される周波数帯域内の信号に対して３：４の比で周波数変換した場合の出力誤差の一例である。縦軸がデータの値を表し、横軸が図１５におけるデータの位置を表す。１０３ｂは入力データ信号Ｄｉの値を表す。２０３ｅは出力データ信号Ｄｏの値で、２０３ｂに表す本来あるべき出力データ信号Ｄｏの値に対して、サンプリング周波数変換誤差がある。
【００１１】
【発明が解決しようとする課題】
図１０の従来のサンプリング周波数変換回路では、同期式フリップフロップ１’からサンプリング周波数・位相の異なる同期式フリップフロップ２’へデータを渡すため、入力側クロック信号Ｃｉと出力側クロック信号とＣｏが、図１１に示すタイミングチャートのように出力側クロック信号Ｃｏは、タイミングＴ２がラッチ・タイミングとなって、このときデータ１ｃが変化（遷移）しており、従ってセットアップ期間及びホールド期間のデータが安定していない。このため出力データ信号Ｄｏに不定なデータ（以下、データｘと称す）が出力される。
【００１２】
そこで、本発明では入力側に複数の位相のデータを用意し、出力側で安全な位のデータを判別することによりデータの転送を確実に行えるようにしたサンプリング周波数変換回路を提供する。
【００１３】
また、上述のように従来のサンプリング周波数変換回路では、部分的にデータが欠落したり、あるいは同じデータが繰り返されることで、データ列が生成される。しかしながら、この欠落や繰り返しのためにサンプリング時点のデータが実際の値よりも、１サンプリング間隔程度のタイミング誤差を生じたごとくのサンプリング周波数変換誤差が生じるという問題があった。
【００１４】
そこで、本発明ではデータの判別に影響のない範囲でサンプリング周波数変換時の出力データの値を位相に応じた加重平均割合でもって合わせて補間した値とすることで、サンプリング周波数変換誤差を改善できるサンプリング周波数変換回路を提供する。
【００１５】
さらに、本発明では出力信号に要求される周波数帯域に対してサンプリング周波数変換回路の前段に帯域制限用ローパスフィルタ、後段にサンプリング周波数変換誤差改善用ローパスフィルタを用意することで、より正確な変換を行うことができるサンプリング周波数変換回路を提供する。
【００１６】
【課題を解決するための手段】
本発明は上記の課題を解決するために、入力されたデジタルデータ信号（第１のデータ信号）のサンプリング周波数を変換し、該変換されたデジタルデータ信号（第２のデータ信号）を出力するためのサンプリング周波数変換回路において、上記第１のデータ信号のデータの切り替わりタイミング位相に対してそれぞれ所定位相ずれたタイミングで切り替わるとともに、上記所定位相それぞれに応じて上記第１のデータ信号が遅延された値を有する複数データ信号を生成する手段と、上記生成された複数データ信号および第１のデータ信号の内の複数データ信号それぞれを上記第２のデータ信号のデータの切り替わりタイミングを有するクロック信号でラッチする手段と、上記ラッチされた複数データ信号の値どうしが比較され、該比較結果に応じて上記ラッチされた複数データ信号の内の一つが選択され、該選択されたデータ信号を第２のデータ信号として出力する手段とを有するものである。
【００１７】
さらに、本発明は、入力されたデジタルデータ信号（第１のデータ信号）のサンプリング周波数を変換し、該変換されたデジタルデータ信号（第２のデータ信号）を出力するためのサンプリング周波数変換回路において、上記第１のデータ信号のデータの切り替わりタイミング位相に対してそれぞれ所定位相ずれたタイミングで切り替わるとともに、上記所定位相それぞれに応じて上記第１のデータ信号が補間された値を有する複数データ信号を生成する手段と、上記生成された複数データ信号および第１のデータ信号の内の複数データ信号それぞれを上記第２のデータ信号のデータの切り替わりタイミングを有するクロック信号でラッチする手段と、上記ラッチされたデータ信号の値に応じて上記ラッチされた複数データ信号の内の一つが選択され、該選択されたデータ信号を第２のデータ信号として出力する手段とを有するものである。
【００１８】
さらに、本発明は上記の課題を解決するために、デジタルのデータ信号を入力し、該入力時のサンプリング周波数（第１の周波数）とは異なったサンプリング周波数（第２の周波数）でもって、上記入力されたデータ信号をサンプリングすることで、サンプリング周波数変換を行い、該サンプリング周波数変換されたデータ信号を出力するサンプリング周波数変換回路において、上記データ信号と上記第１の周波数を有するクロック信号（第１のクロック信号）とを入力して、上記第１のクロック信号により上記データ信号をラッチするフリップフロップと、上記第１のクロック信号を入力し、該第１のクロック信号を基に同一周波数のクロック信号で、かつ、第１のクロック信号と所定位相差を有する一つまたは複数のクロック信号（位相差クロック信号）を生成する手段と、上記クロック生成手段で生成された一つまたは複数の位相差クロック信号および第１のクロック信号の内、少なくても複数個のクロック信号（位相差信号等）と、上記フリップフロップの出力データ信号と、上記第２の周波数を有するクロック信号（第２のクロック信号）とが入力され、該入力された複数個の位相差信号等により上記入力されたデータ信号をそれぞれラッチする手段と該それぞれ異なった位相差でラッチされた複数のデータ信号をそれぞれ上記第２のクロック信号によりラッチする手段とからなるラッチ・アレイ手段と、上記ラッチ・アレイ手段から出力された第２のクロック信号によってラッチされた複数のデータ信号間の値の比較を行って、その比較結果に応じて所定のデータの安定度を有するデータ信号を選択して出力する選択出力手段とを有するものである。
【００１９】
さらに本発明は、上記フリップフロップの出力データ信号を上記所定位相差に応じた補間演算により補間データを生成する補間演算手段を有し、上記ラッチ・アレイ手段は上記補間データをそれぞれ対応する位相差のクロック信号によりラッチするものである。
【００２０】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態の例について説明する。
図２０は、本発明のサンプリング周波数変換回路のブロック構成例を表した図である。この図において、１はフリップフロップ、３０はクロック信号発生回路、７０はラッチ・アレイ回路、４０は選択出力回路、２はフリップフロップである。
【００２１】
この動作を説明すると、フリップフロップ１に入力されたデータ信号Ｄｉが、同じく入力されたクロック信号Ｃｉのラッチ・タイミングによってラッチされる。クロック信号Ｃｉは、クロック信号発生回路３０にも入力され、そのクロック信号Ｃｉを基に、同じ周波数であって、位相がそれぞれ異なった一つまたは複数のクロック信号が生成される。これら生成されたクロック信号間あるいはクロック信号Ｃｉとの間の、それぞれ位相が隣り合った信号同士の位相差（位相間隔）は、ラッチ・アレイ回路７０におけるラッチ動作等に使用される同期式フリップフロップの特性の一つであるセットアップ期間とホールド期間とを合わせた期間（以下、不定期間と称す）より長く設定される。そうすることによって、後述する出力クロック信号Ｃｏによるラッチ動作時に複数のデータ信号の不定期間に同時にクロック信号Ｃｏのラッチ・タイミングが含まれずに、高々一個のデータ信号についてのみとすることができる。
【００２２】
これにより、クロック信号発生回路３０からは、基となったクロック信号Ｃｉと生成されたクロック信号とからなるか、あるいは生成されたクロック信号のみからなる複数個、すなわちｎ個（ｎは正の整数）のクロック信号が後段のラッチ・アレイ回路７０へ出力される。
【００２３】
ラッチ・アレイ回路７０は、フリップフロップ１でラッチされたデータ信号を入力し、その入力されたデータ信号が上述のｎ個のクロック信号によってそれぞれラッチされることで、ｎ本のラッチされたデータ信号、すなわち、ｎ通りのそれぞれ位相の異なるデータ信号が生成される。さらに、ラッチ・アレイ回路７０は、入力クロック信号Ｃｉと周波数の異なる出力クロック信号Ｃｏを入力する。そして、上述のｎ本のラッチされたデータ信号が出力クロック信号Ｃｏによってそれぞれラッチされ、それらラッチされたデータ信号Ｄａ１〜Ｄａｎがラッチ・アレイ回路７０から後段の選択出力回路４０へ出力される。
【００２４】
この出力クロック信号Ｃｏによってラッチされたｎ個のデータ信号Ｄａ１〜Ｄａｎは、それらの内の一つのデータ内容が不定な値となっている可能性がある。すなわち、クロック信号Ｃｏのラッチ・タイミング時にラッチされるデータ信号の内高々一つのデータ信号のみが不定期間となるためである。
【００２５】
そのため、選択出力回路４０は、入力された複数のデータ信号Ｄａ１〜Ｄａｎのデータの内容に応じて、それらの内の不定な値でないデータ信号の内の一つを選択し、後段のフリップフロップ２へ出力する。
【００２６】
フリップフロップ２は、選択された信号を入力し出力クロック信号Ｃｏによってラッチして、後段（図示せず）に出力する。
【００２７】
以上により、不定期間にラッチされたデータ信号を除いた、入力データ信号と同等のデータ信号がサンプリング周波数変換されて出力されることが可能となる。
【００２８】
図２１は、本発明の別の実施の形態のブロック構成例を表した図である。この図において、図２０と同一の符号を付したものは説明を省略する。図２１の構成例において、図２０と大きく異なるのは、フリップフロップ１でラッチされたデータ信号がデータ信号補間回路５０に入力され、所定の補間処理によって補間されることで一つまたは複数の補間データ信号が生成されることである。これにより、データ信号補間回路５からは、基となったデータ信号と生成された補間データ信号とからなるか、あるいは生成された補間データ信号のみからなる複数個、すなわちｎ個（ｎは正の整数）のデータ信号が後段のラッチ・アレイ回路７０へ出力される。さらに、ラッチ・アレイ回路７０’では、データ信号補間手段から入力したデータ信号が、各々の補間データ信号の補間処理時の加重平均処理の重み付けの方法に応じた、クロック信号生成手段３０からの複数のクロック信号の内の所定のラッチ・タイミングを有するクロック信号でもってラッチされる。そして、それぞれラッチされたデータ信号Ｄｂ１〜Ｄｂｎがラッチ・アレイ回路７０’から後段の選択出力回路４０’へ出力される。
【００２９】
データ信号Ｄｂ１〜Ｄｂｎは、それらの内の一つのデータ内容が不定な値となっている可能性がある。そのため、選択出力回路４０’は、入力された複数のデータ信号Ｄｂ１〜Ｄｂｎの内容に応じて、それらの内の不定な値でないデータ信号の内の一つを選択し、後段のフリップフロップ２へ出力する。
【００３０】
フリップフロップ２は、選択された信号を入力し出力クロック信号Ｃｏによってラッチして、後段（図示せず）に出力する。
【００３１】
以上により、不定期間にラッチされたデータ信号を除いた、入力データ信号と同等のデータ信号がサンプリング周波数変換されて出力されることが可能となり、さらに、各入力側の複数の位相のクロック信号ごとに、その位相に合わせた補間データをラッチするようにすることで、サンプリング周波数変換後のデータ信号の波形が、変換前の波形により近似させるようにサンプリング周波数変換を行うことができる、サンプリング周波数変換回路を実現することができる。
【００３２】
図１は本発明によるサンプリング周波数変換回路のブロック構成例を示した図である。このサンプリング周波数変換回路では、入力ラッチ手段（フリップフロップ）１と出力ラッチ手段（フリップフロップ）２と、同期式フリップフロップ１０・１１・１２…１３、同期式フリップフロップ２０・２１・２２…２３により構成されるラッチ・アレイ回路７０とを有し、さらに、クロック信号生成手段３０、出力選択手段４０とからなる。
【００３３】
フリップフロップ１には、前段（図示せず）から、例えばディジタル映像信号が入力データ信号Ｄｉとして入力され、入力データ信号Ｄｉのサンプリング周波数である入力側クロック信号Ｃｉでもってラッチされる。フリップフロップ１からはデータ信号１ａが出力される。このデータ信号１ａは、フリップフロップ１で、データ切り換わり変化点近傍のデータの不安定領域（不定期間）が、データの安定領域よりも極力短くなるような、所要の信号立ち上がり立ち下がり速度を有するデータ信号とされる。
【００３４】
クロック信号生成手段３０は、入力側クロック信号Ｃｉを基にして互いに所定量ずつ位相が異なり、かつ、同一周波数のクロック信号３０ａ、３０ｂ・・・３０ｃの複数個のクロック信号が生成される。なお、このクロック信号の位相差（位相間隔）はラッチ動作等に使用される同期式フリップフロップの特性の一つである、不定期間より長く設定される。また、図１では同一周波数で互いに位相の異なったラッチ用のクロック数が４個以上の場合について示した図となっているが、これ以外にクロック数が２個または３個の場合であっても、本発明の特徴を有したサンプリング周波数変換回路を実現することができる。
【００３５】
同期式フリップフロップ１０・１１・１２…１３には、共にデータ信号１ａが入力され、それぞれクロック信号Ｃｉ・３０ａ・３０ｂ…３０ｃでラッチされる。クロック信号Ｃｉ・３０ａ・３０ｂ…３０ｃは周波数が同じであり、それぞれクロック信号同士の位相差が同期式フリップフロップの不定期間より長く設定されていることで、その不定期間中に、複数のクロック信号のラッチ・タイミングのうち、たかだか一つのクロック信号のラッチ・タイミングのみがその不定期間にはいるか、あるいは一つも入らない。従って、複数の同期式フリップフロップの少なくとも一つ以上のフリップフロップでは確実に安定したデータ信号をラッチできる。そのため、データの切り換わり位相がそれぞれ異なり、かつ、少なくとも一つ以上のデータが確実に入力された信号がサンプリングされた、複数のデータ信号１０ａ・１１ａ・１２ａ…１３ａが出力される。
【００３６】
上記フリップフロップから出力された位相が異なる複数個のデータ信号１０ａ・１１ａ・１２ａ…１３ａが同期式フリップフロップ２０・２１・２２…２３にそれぞれ入力され、出力側クロック信号Ｃｏでラッチされる。それぞれデータ信号１０ａ・１１ａ・１２ａ…１３ａのサンプリング周波数であるクロック信号Ｃｉ・３０ａ・３０ｂ…３０ｃと出力側クロック信号Ｃｏとは非同期なため、同期式フリップフロップ２０・２１・２２…２３のラッチした複数個の出力データ信号２０ａ・２１ａ・２２ａ…２３ａの内どれかは上述したようにデータの不定期間にラッチされたために入力されたデータとは異なったデータを持っている可能性があるが、それ以外のデータは安定した状態のデータ、すなわち、入力されたデータと同じデータがラッチされたものである。
【００３７】
選択出力手段４０は複数個の出力データ信号２０ａ・２１ａ・２２ａ…２３ａからデータ信号の変化点のデータ又はデータ信号の変化点の前後となるデータを見つけ、そのデータから約半周期異なって変化する位相、すなわち逆位相に相当するデータ信号またはその逆位相に近い位相のデータ信号を選択することで、最も好ましい位相のクロック信号でラッチされたデータをデータ信号２ｃとして出力する。
【００３８】
同期式フリップフロップ２には、データ信号２ｃが入力され、サンプリング変換後のサンプリング周波数をもつ出力側クロック信号Ｃｏでもって、ラッチされる。同期式フリップフロップ２からは、選択出力手段４０での選択処理動作中に生じたタイミングの遅れやばらつきの影響の無い、出力側クロック信号Ｃｏをサンプリング周波数とするデータ信号Ｄｏが出力される。
【００３９】
こうして入力側クロック信号Ｃｉをサンプリング・クロックとする入力データ信号Ｄｉが、出力側クロック信号Ｃｏをサンプリング・クロックとする出力データ信号Ｄｏにサンプリング周波数変換される。
【００４０】
以下、図２および図３を用いて、ｎ＝４の場合のクロック信号生成手段３０と、選択出力手段４０の内部構成例およびそれらの動作について説明する。
【００４１】
図２はクロック信号生成手段３０の一構成例を示している。本例のクロック信号生成手段には、入力側クロック信号Ｃｉと共に、それに同期した２倍の周波数を逆位相にしたクロック信号３１ａを入力することで、目的とするクロック信号を生成するための回路となっている。本手段は同期式フリップフロップ３１を有し、信号反転回路３２・３３を加えて構成される。
【００４２】
同期式フリップフロップ３１は、クロック信号３１ａを用いて入力側クロック信号Ｃｉをラッチすることで、出力データ信号として入力側クロック信号Ｃｉに対して４分の１位相分遅れた位相のクロック信号３０ａを発生する。
【００４３】
信号反転回路３２では、入力側クロック信号Ｃｉを反転させることで入力側クロック信号Ｃｉから２分の１位相分遅れた位相のクロック信号３０ｂを発生する。
【００４４】
信号反転回路３３では、クロック信号３０ａを反転させることで入力側クロック信号Ｃｉから４分の３位相分遅れた位相のクロック信号３０ｄを発生する。
【００４５】
こうして同一周波数で４分の１ずつ位相の異なるクロック信号Ｃｉ・３０ａ・３０ｂ・３０ｄがそろって生成される。
【００４６】
図３は選択出力手段４０の一構成例を示している。本例の選択出力手段は、ディジタルコンパレータ４１・４２・４３と、セレクタ４４・４５・４６とで構成される。
【００４７】
ディジタルコンパレータ４１はデータ信号２１ａとデータ信号２２ａの内容を比較する。また、ディジタルコンパレータ４２はデータ信号２２ａとデータ信号２３ａの内容同士を比較する。また、ディジタルコンパレータ４３はデータ信号２３ａとデータ信号２０ａの内容を比較する。これらコンパレータ４１・４２・４３は、それぞれ比較された内容同士が一致していればＨｉｇｈ、異なればＬｏｗの信号を出力する。
【００４８】
セレクタ４４はディジタルコンパレータ４１の出力がＨｉｇｈのときデータ信号２２ａを、Ｌｏｗのときデータ信号２３ａを選択して出力する。
【００４９】
セレクタ４５はディジタルコンパレータ４２の出力がＨｉｇｈのときセレクタ４４の出力を、Ｌｏｗのときデータ信号２０ａを選択して出力する。
【００５０】
セレクタ４６はディジタルコンパレータ４３の出力がＨｉｇｈのときセレクタ４５の出力を、Ｌｏｗのときデータ信号２１ａを選択して、データ信号２ｃとして後段に出力する。
【００５１】
表１に図３の選択出力手段４０の動作について、データ信号２０ａ・２１ａ・２２ａ・２３ａの内容が値「Ｄ０」から値「Ｄ１」に変化するときのデータ内容に応じた、データ信号２ｃの関係を示す。「ｘ」は変化点でラッチされたために、入力された値「Ｄ０」、「Ｄ１」に確定されない不定なデータを表す。
【００５２】
【表１】
【００５３】
図４は図２０におけるサンプリング周波数変換回路の例であって、３つの位相のクロック信号を用いた場合（ｎ＝３の場合）の回路の一構成例を示している。この図において、図１、図２、図３と同じ符号が付されたものは、説明を省略する。信号反転回路３４は図２の信号反転回路３３と同じものであるが、ここから出力される４分の３位相遅れた信号３０ｅはクロック信号として同期式フリップフロップ１２に入力され使用される。図１同様に、入力側クロック信号Ｃｉをサンプリング周波数とする入力データ信号Ｄｉが、出力側クロック信号Ｃｏをサンプリング周波数とする出力データ信号Ｄｏにサンプリング周波数変換される。
【００５４】
図５に図４のサンプリング周波数変換回路のタイミングチャートの一例を示す。
【００５５】
表２に図４の選択出力手段の動作について、入力データ信号Ｄｉの内容が「Ｄ０」から「Ｄ１」へ変化するときのデータ内容に応じた、出力側のデータ信号２０ａ・２１ａ・２２ａの内容がとりうる状態と、データ信号２ｃの関係を示す。
【００５６】
【表２】
【００５７】
図６は図２１におけるサンプリング周波数変換回路の例であって、３つの位相のクロック信号を用い、さらに、中点を補間する場合の一構成例を示している。図４と同じ符号を持つものは同様の働きをするものなので説明を省略する。補間演算手段５４は、この場合中点を補間するためにデータ信号１ａとデータ信号１０ａの平均を求める演算を行う。補間演算手段５４から出力される補間データ信号５４ａは平均値を求める演算の結果である値となって、同期式フリップフロップ１１・１２に入力される。
【００５８】
図７に図６のサンプリング周波数変換回路のタイミングチャートの一例を示す。
【００５９】
表３に図２１に示された選択出力回路４０’に相当する図６の選択出力手段の動作について、入力データ信号Ｄｉの内容が値「Ｄ０」から「Ｄ１」、さらに「Ｄ２」へ変化することに対する、出力側のデータ信号２０ａ・２１ａ・２２ａの内容がとりうる状態と、データ信号２ｃとの関係を示す。表３の中で「Ｄ０１」は「Ｄ０」と「Ｄ１」の比率が１対１で加算平均された補間されたデータの値、「Ｄ１２」は「Ｄ１」と「Ｄ２」の比率が１対１で加算平均された補間されたデータの値を表す。
【００６０】
【表３】
【００６１】
図８は図２１におけるサンプリング周波数変換回路の例であって、４つの位相のクロック信号を用いて３点補間する場合の一構成例を示している。図１、図２、図３、図４と同じ符号を持つものは同様の働きをするものなので説明を省略する。
【００６２】
補間演算手段５１は、データ信号１ａとデータ信号１０ａからクロック信号３０ａの位相に対する補間値を求める演算器である。ここで直線補間を例とする場合について説明すると、データ信号１ａとデータ信号１０ａを１対３の比率で加重平均して補間データ信号５１ａを出力する。
【００６３】
補間演算手段５２は、データ信号１ａとデータ信号１０ａからクロック信号３０ｂの位相に対する補間値を求める演算器である。直線補間の場合は、データ信号１ａとデータ信号１０ａを１対１の比率で加重平均して補間データ信号５２ａを出力する。
【００６４】
補間演算手段５３は、データ信号１ａとデータ信号１０ａからクロック信号３０ｃの位相に対する補間値を求める演算器である。直線補間の場合は、データ信号１ａとデータ信号１０ａを３対１の比率で加重平均して補間データ信号５３ａを出力する。
【００６５】
ラッチ手段１１はクロック信号３０ａで補間データ信号５１ａをラッチし、ラッチ手段１２はクロック信号３０ｂで補間データ信号５２ａをラッチし、ラッチ手段１４はクロック信号３０ｃで補間データ信号５３ａをラッチし、その結果４つのラッチ手段１０・１１・１２・１３はクロック信号Ｃｉ・３０ａ・３０ｂ・３０ｃの４つの位相について望ましい４つのデータ信号１０ａ・１１ａ・１２ａ・１３ａを出力する。
【００６６】
この４つの位相のデータ信号１０ａ・１１ａ・１２ａ・１３ａはラッチ手段２０・２１・２２・２３によりクロック信号Ｃｏでそれぞれラッチされ、データ信号２０ａ・２１ａ・２２ａ・２３ａをそれぞれ出力するが、それぞれの位相について望ましい補間データ信号になっているので安定したデータを持つ場合でも隣の位相のデータとお互いに内容が異なる。
【００６７】
そのため、ディジタルコンパレータ４１・４２・４３で安定な出力信号を判定し選択するためには、安定したデータを持つ場合に隣の位相のデータと内容が等しくなる必要がある。そこで出力を判定するため、入力クロック信号側にラッチ手段１１０・１２０・１３０、出力クロック信号側にラッチ手段２１０・２２０・２３０を各位相間に１つずつ追加する。
【００６８】
ラッチ手段１１０はクロック信号３０ａでクロック信号３０ｂの位相に望ましい補間データ信号５２ａをラッチしてデータ信号１１０ａを出力する。ラッチ手段２１０はクロック信号Ｃｏでデータ信号１１０ａをラッチしてデータ信号２１０ａを出力する。ディジタルコンパレータ４１０では共に補間データ信号５２ａからラッチして出力したデータ信号２２ａとデータ信号２１０ａの内容を比較し、一致している場合はデータ信号２２ａが安全と判定しＨｉｇｈを、異なればＬｏｗを出力する。
【００６９】
ラッチ手段１２０はクロック信号３０ｂでクロック信号３０ｃの位相に望ましい補間データ信号５３ａをラッチしてデータ信号１２０ａを出力する。ラッチ手段２２０はクロック信号Ｃｏでデータ信号１２０ａをラッチしてデータ信号２２０ａを出力する。ディジタルコンパレータ４１１では共に補間データ信号５３ａからラッチして出力したデータ信号２３ａとデータ信号２２０ａの内容を比較し、一致している場合はデータ信号２３ａが安全と判定しＨｉｇｈを、異なればＬｏｗを出力する。
【００７０】
ラッチ手段１３０はクロック信号３０ｃでクロック信号Ｃｉの位相に望ましいデータ信号１ａをラッチしてデータ信号１３０ａを出力する。ラッチ手段２３０はクロック信号Ｃｏでデータ信号１３０ａをラッチしてデータ信号２３０ａを出力する。ディジタルコンパレータ４１２では共にデータ信号１ａからラッチして出力したデータ信号２０ａとデータ信号２３０ａの内容を比較し、一致している場合はデータ信号２０ａが安全と判定しＨｉｇｈを、異なればＬｏｗを出力する。
【００７１】
こうして入力側クロック信号Ｃｉをサンプリング周波数とする入力データ信号Ｄｉが、出力側クロック信号Ｃｏをサンプリング周波数とする出力データ信号Ｄｏにサンプリング周波数変換しながら３点の位相を補間することができる。
【００７２】
図９に図８のサンプリング周波数変換回路のタイミングチャートの一例を示す。
【００７３】
表４に図８の選択出力手段の動作について、入力データ信号Ｄｉの内容が値「Ｄ０」から「Ｄ１」、「Ｄ２」へ変化することに対する、出力側のデータ信号２０ａ・２１０ａ・２１ａ・２２０ａ・２２ａ・２３０ａ・２３ａの内容がとりうる状態と、データ信号２ｃの関係を示す。表４の中で「Ｄ１１」は「Ｄ０」と「Ｄ１」の比率を３対１として加重平均したデータ信号の値を、「Ｄ１２」は「Ｄ０」と「Ｄ１」の比率を１対１として加算平均したデータ信号の値を、「Ｄ１３」は「Ｄ０」と「Ｄ１」の比率を１対３として加重平均したデータ信号の値を、「Ｄ２１」は「Ｄ１」と「Ｄ２」の比率を３対１として加重平均したデータ信号の値を、「Ｄ２２」は「Ｄ１」と「Ｄ２」の比率を１対１として加算平均したデータ信号の値を、「Ｄ２３」は「Ｄ１」と「Ｄ２」の比率を１対３として加重平均したデータ信号の値を表す。
【００７４】
【表４】
【００７５】
図１８はサンプリング周波数変換回路の前後にローパスフィルタを加えた場合の構成の一例である。この場合サンプリング周波数変換回路６０、帯域制限用ローパスフィルタ６１、サンプリング周波数変換誤差改善用ローパスフィルタ６２で構成されている。
【００７６】
フィルタ６１と６２のそれぞれの周波数特性を合成してなる周波数特性は、全回路の出力２００ｆで要求する周波数特性を満足するように設定する。例えば出力２００ｆで要求される周波数特性が１．５ＭＨｚ以下までは−３ｄＢ以上で３．５ＭＨｚ以上は−２０ｄＢ以下である場合、帯域制限用ローパスフィルタ６１は、１．５ＭＨｚ以下までは−２ｄＢ以上で３．５ＭＨｚ以上は−２０ｄＢ以下という特性にして十分な帯域制限を行い、サンプリング周波数変換誤差改善用ローパスフィルタ６２は、１．５ＭＨｚ以下まで−１ｄＢ以上の特性を持つフィルタにして、合計での特性が１．５ＭＨｚ以下までは−３ｄＢ以上で３．５ＭＨｚ以上は−２０ｄＢ以下になるようにする データ信号のサンプリング周波数となる入力側クロック信号Ｃｉと出力側クロック信号Ｃｏの周波数の組合せが変わる場合は、出力２００ｆで要求する周波数特性になるように、帯域制限用ローパスフィルタ６１とサンプリング周波数変換誤差改善用ローパスフィルタ６２のフィルタ係数をその組合せの変化に応じて変える。
【００７７】
図１９は図１８の構成のサンプリング周波数変換回路でクロック比が３：４になるようにサンプリング周波数変換を行った場合の出力誤差の一例である。縦軸がデータの値を表し、横軸がデータの相対時間を表す。入力側Ｄｉのグラフの１０４ａは回路全体の入力データ信号、１０４ｂは出力２００ｆで要求される周波数特性に合わせて帯域制限用ローパスフィルタ６１で帯域制限された入力データ信号を表す。出力側Ｄｏのグラフの２０４ｅはサンプリング周波数変換回路６０の出力データ信号、２０４ｆは回路全体の出力データ信号、２０４ｂは本来あるべき出力データ信号、２０４ｄは１０４ａのデータ信号を直接サンプリング周波数変換した場合の出力データ信号を表す。２０４ｄより２０４ｅ、更に２０４ｆが２０４ｂの本来あるべき出力データ信号に近い波形となる。
【００７８】
【発明の効果】
本発明によれば、入力側に複数の位相のデータ信号を用意するためのクロック信号生成手段およびラッチ手段を用いて、出力側でデータが安定している位相のデータ信号を選択し出力することができるため、安定した正しいデータ信号の転送を確実に行える。
【００７９】
また、本発明ではデータ信号の判別に影響のない範囲でデータ信号の内容を位相に合わせて補間するために補間演算手段を用いることで、サンプリング周波数変換誤差を改善できる。
【００８０】
さらに、本発明では出力信号に要求される周波数帯域に対してサンプリング周波数変換回路の前段に帯域制限用ローパスフィルタ、後段にサンプリング周波数変換誤差改善用ローパスフィルタを用意することで、より正確なサンプリング周波数変換を行うことができる。
【図面の簡単な説明】
【図１】本発明のサンプリング周波数変換回路のブロック構成例を表した図。
【図２】クロック信号生成手段の一構成例を示す図。
【図３】選択出力手段の一構成例を示す図。
【図４】サンプリング周波数変換回路の実施例のプロック構成を示す図。
【図５】図４のサンプリング周波数変換回路のタイミングチャートの一例を示す図。
【図６】サンプリング周波数変換回路の実施例のプロック構成を示す図。
【図７】図６のサンプリング周波数変換回路のタイミングチャートの一例を示す図。
【図８】サンプリング周波数変換回路の実施例のプロック構成を示す図。
【図９】図８のサンプリング周波数変換回路のタイミングチャートの一例を示す図。
【図１０】従来のサンプリング周波数変換回路のブロック構成例を示す図。
【図１１】従来のサンプリング周波数変換回路のタイミングチャートの一例を表す図。
【図１２】従来のサンプリング周波数変換回路でサンプリング周波数変換を行った場合のタイミングチャートの一例を示す図。
【図１３】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１４】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１５】従来のサンプリング周波数変換回路でサンプリング周波数変換を行った場合のタイミングチャートの一例を示す図。
【図１６】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１７】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１８】サンプリング周波数変換回路の前後にローパスフィルタを加えた構成の例を示す図。
【図１９】図１８に構成例を示す回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図２０】本発明のサンプリング周波数変換回路のブロック構成例を表した図。
【図２１】本発明のサンプリング周波数変換回路のブロック構成例を表した図。
【符号の説明】
１：同期式フリップフロップ、２：同期式フリップフロップ、
１０，１１，１２，・・・，１３：同期式フリップフロップ、
１４：同期式フリップフロップ、
２０，２１，２２，・・・，２３：同期式フリップフロップ、
２４：同期式フリップフロップ、
３０：クロック信号生成手段、
３１：同期式フリップフロップ、３２，３３，３４：信号反転回路、
４０：選択出力手段、
４１，４２，４３：ディジタルコンパレータ、４４，４５，４６：セレクタ、
５０，５０’：補間演算手段、
５１，５２，５３：補間演算手段、
１１０，１２０，１４０，２１０，２２０，２３０：同期式フリップフロップ、
６０：サンプリング周波数変換回路、
６１：帯域制限用ローパスフィルタ、
６２：サンプリング周波数変換誤差改善用ローパスフィルタ、
７０，７０’：ラッチ・アレイ回路
【発明の属する技術分野】
本発明はディジタル信号処理によって複数のデータが連続するデジタル信号のサンプリング周波数変換を行う回路に関し、変換前の入力側デジタル信号に同期したクロック信号を基として複数の位相の異なるクロック信号を生成し、生成されたクロック信号により入力側のデータ信号をそれぞれラッチし、さらに、変換後の出力側デジタル信号に同期したクロック信号でラッチした上で、複数のラッチされたデジタル信号のうち確実に入力されたデータの値をラッチした位相のデータ信号を選択することによりデータの転送を確実にうことが可能で、、更にデータの判別に影響のない範囲でデータの内容を位相に合わせて補間することで、サンプリング周波数変換誤差を改善可能なサンプリング周波数変換回路に関するものである。
【０００２】
【従来の技術】
図１０に、従来例のサンプリング周波数変換回路のブロック構成を表す。この図において、入力側クロック信号Ｃｉの立ち上がり波形あるいは立ち下がり波形のタイミングをラッチ・タイミングとして入力データ信号Ｄｉをラッチする同期式フリップフロップ１’と、出力クロック信号Ｃｏのそれをラッチ・タイミングとして上記同期式フリップフロップ１’の出力をラッチする同期式フリップフロップ２’とを用いて、上記同期式フリップフロップ２’から出力クロック信号Ｃｏをサンプリング周波数とした出力データ信号Ｄｏを出力することで、入力側クロック信号Ｃｉのサンプリング周波数のデータが、出力側クロック信号Ｃｏのサンプリング周波数のデータとなるようにサンプリング周波数変換される。
【０００３】
上述の従来例のサンプリング周波数変換回路におけるフリップフロップ１’および２’に用いられる同期式フリップフロップで確実にデータ信号をラッチするためには、サンプリングのためのクロック信号の、例えば、立ち上がりエッジのタイミング（ラッチ・タイミング）の前後に入力されるデータ信号の内容が安定した期間が必要である。このデータ信号の内容が安定した期間、すなわちラッチ・タイミングの前のデータ内容が安定している必要のある期間のセットアップ期間と、ラッチ・タイミングの後のデータ内容が安定している必要のある期間のホールド期間との二つからなる期間に、ラッチされるデータ信号が変化した場合は、正しいデータが確実にはラッチされず、データ信号の内容がフリップフロップの入力側と出力側とで異なるものとなる場合がある。
【０００４】
また従来のサンプリング周波数変換回路では、周波数の違いによるサンプリング点の飛び越しや追い抜きによって、サンプリング周波数変換誤差が直接出力されてしまう。
【０００５】
図１２は従来のサンプリング周波数変換回路でクロック比が３：２になるようなサンプリング周波数変換を行った場合のタイミングチャートの一例で、入力データ信号Ｄｉの複数データの内の４つのデータＤ０・Ｄ１・Ｄ２・Ｄ３からなるデータ列についての変換例を示している。この変換はサンプリング周波数が低くなる変換の場合のため、サンプリングされなかったデータが飛び越されて、出力データ信号Ｄｏでは、例えば、データＤ２が出力されずに間引かれた、データＤ０・Ｄ１・Ｄ３からなるデータ列に変換される。
【０００６】
図１３はサンプリング周波数変換前と変換後の周波数の比を３：２とした場合のサンプリング周波数変換回路の入出力誤差の一例を示した図である。縦軸がデータの値を表し、横軸がサンプリング・タイミングの位置を表す。図１３（ａ）において実線で示されたデータ列１００ａは入力データ信号Ｄｉのデータ列の一例で、点線で示されたデータ列１００ｂはデータ列１００ａのデータ信号Ｄｉが所要の周波数帯域に帯域制限された場合のデータ列の例を表す。図１３（ｂ）において実線で示されたデータ列２００ａは出力データ信号Ｄｏのデータ列の一例で、点線で示されたデータ列２００ｂは、上述のデータ列１００ｂの点線の波形を再現するように出力データ信号Ｄｏの値が決められたときのデータ列を表す。このデータ列２００ｂを再現する場合、このデータ列２００ｂに対して実際のデータ列２００ａの誤差が、サンプリング周波数変換誤差となる。
【０００７】
図１４は信号出力で要求される周波数帯域内の信号に対して３：２の比で周波数変換した場合の出力誤差の一例である。縦軸がデータの値を表し、横軸が図１２におけるデータの位置を表す。１０１ｂは帯域制限後の入力データ信号Ｄｉの値の例を表す。２０１ｃは出力データ信号Ｄｏの値で、２０１ｂが示す本来あるべき出力データ信号Ｄｏの値に対して、サンプリング周波数変換誤差がある。
【０００８】
図１５は従来のサンプリング周波数変換回路でクロック比が３：４になるようなサンプリング周波数変換を行った場合のタイミングチャートの一例である。、入力データ信号Ｄｉの複数データの内の４つのデータＤ０・Ｄ１・Ｄ２・Ｄ３からなるデータ列についての変換例を示している。この変換はサンプリング周波数が高くなる変換の場合のためサンプリングされるデータの内のいくつかが繰り返しサンプリングされて、例えばＤ１が重複したデータＤ０・Ｄ１・Ｄ１・Ｄ２・Ｄ３からなるデータ列に変換される。
【０００９】
図１６は信号出力で要求される周波数帯域に帯域制限する前に３：４の比で周波数変換した場合の出力誤差の一例である。縦軸がデータの値を表し、横軸が図１５におけるデータの位置を表す。１０２ａは入力データ信号Ｄｉの値の例で、１０２ｂは入力データ信号Ｄｉを信号出力で要求される周波数帯域に帯域制限した場合の値を表す。２０２ｄは出力データ信号Ｄｏの値で、２０２ｂに表される本来あるべき出力データ信号Ｄｏの値に対して、サンプリング周波数変換誤差がある。
【００１０】
図１７は信号出力で要求される周波数帯域内の信号に対して３：４の比で周波数変換した場合の出力誤差の一例である。縦軸がデータの値を表し、横軸が図１５におけるデータの位置を表す。１０３ｂは入力データ信号Ｄｉの値を表す。２０３ｅは出力データ信号Ｄｏの値で、２０３ｂに表す本来あるべき出力データ信号Ｄｏの値に対して、サンプリング周波数変換誤差がある。
【００１１】
【発明が解決しようとする課題】
図１０の従来のサンプリング周波数変換回路では、同期式フリップフロップ１’からサンプリング周波数・位相の異なる同期式フリップフロップ２’へデータを渡すため、入力側クロック信号Ｃｉと出力側クロック信号とＣｏが、図１１に示すタイミングチャートのように出力側クロック信号Ｃｏは、タイミングＴ２がラッチ・タイミングとなって、このときデータ１ｃが変化（遷移）しており、従ってセットアップ期間及びホールド期間のデータが安定していない。このため出力データ信号Ｄｏに不定なデータ（以下、データｘと称す）が出力される。
【００１２】
そこで、本発明では入力側に複数の位相のデータを用意し、出力側で安全な位のデータを判別することによりデータの転送を確実に行えるようにしたサンプリング周波数変換回路を提供する。
【００１３】
また、上述のように従来のサンプリング周波数変換回路では、部分的にデータが欠落したり、あるいは同じデータが繰り返されることで、データ列が生成される。しかしながら、この欠落や繰り返しのためにサンプリング時点のデータが実際の値よりも、１サンプリング間隔程度のタイミング誤差を生じたごとくのサンプリング周波数変換誤差が生じるという問題があった。
【００１４】
そこで、本発明ではデータの判別に影響のない範囲でサンプリング周波数変換時の出力データの値を位相に応じた加重平均割合でもって合わせて補間した値とすることで、サンプリング周波数変換誤差を改善できるサンプリング周波数変換回路を提供する。
【００１５】
さらに、本発明では出力信号に要求される周波数帯域に対してサンプリング周波数変換回路の前段に帯域制限用ローパスフィルタ、後段にサンプリング周波数変換誤差改善用ローパスフィルタを用意することで、より正確な変換を行うことができるサンプリング周波数変換回路を提供する。
【００１６】
【課題を解決するための手段】
本発明は上記の課題を解決するために、入力されたデジタルデータ信号（第１のデータ信号）のサンプリング周波数を変換し、該変換されたデジタルデータ信号（第２のデータ信号）を出力するためのサンプリング周波数変換回路において、上記第１のデータ信号のデータの切り替わりタイミング位相に対してそれぞれ所定位相ずれたタイミングで切り替わるとともに、上記所定位相それぞれに応じて上記第１のデータ信号が遅延された値を有する複数データ信号を生成する手段と、上記生成された複数データ信号および第１のデータ信号の内の複数データ信号それぞれを上記第２のデータ信号のデータの切り替わりタイミングを有するクロック信号でラッチする手段と、上記ラッチされた複数データ信号の値どうしが比較され、該比較結果に応じて上記ラッチされた複数データ信号の内の一つが選択され、該選択されたデータ信号を第２のデータ信号として出力する手段とを有するものである。
【００１７】
さらに、本発明は、入力されたデジタルデータ信号（第１のデータ信号）のサンプリング周波数を変換し、該変換されたデジタルデータ信号（第２のデータ信号）を出力するためのサンプリング周波数変換回路において、上記第１のデータ信号のデータの切り替わりタイミング位相に対してそれぞれ所定位相ずれたタイミングで切り替わるとともに、上記所定位相それぞれに応じて上記第１のデータ信号が補間された値を有する複数データ信号を生成する手段と、上記生成された複数データ信号および第１のデータ信号の内の複数データ信号それぞれを上記第２のデータ信号のデータの切り替わりタイミングを有するクロック信号でラッチする手段と、上記ラッチされたデータ信号の値に応じて上記ラッチされた複数データ信号の内の一つが選択され、該選択されたデータ信号を第２のデータ信号として出力する手段とを有するものである。
【００１８】
さらに、本発明は上記の課題を解決するために、デジタルのデータ信号を入力し、該入力時のサンプリング周波数（第１の周波数）とは異なったサンプリング周波数（第２の周波数）でもって、上記入力されたデータ信号をサンプリングすることで、サンプリング周波数変換を行い、該サンプリング周波数変換されたデータ信号を出力するサンプリング周波数変換回路において、上記データ信号と上記第１の周波数を有するクロック信号（第１のクロック信号）とを入力して、上記第１のクロック信号により上記データ信号をラッチするフリップフロップと、上記第１のクロック信号を入力し、該第１のクロック信号を基に同一周波数のクロック信号で、かつ、第１のクロック信号と所定位相差を有する一つまたは複数のクロック信号（位相差クロック信号）を生成する手段と、上記クロック生成手段で生成された一つまたは複数の位相差クロック信号および第１のクロック信号の内、少なくても複数個のクロック信号（位相差信号等）と、上記フリップフロップの出力データ信号と、上記第２の周波数を有するクロック信号（第２のクロック信号）とが入力され、該入力された複数個の位相差信号等により上記入力されたデータ信号をそれぞれラッチする手段と該それぞれ異なった位相差でラッチされた複数のデータ信号をそれぞれ上記第２のクロック信号によりラッチする手段とからなるラッチ・アレイ手段と、上記ラッチ・アレイ手段から出力された第２のクロック信号によってラッチされた複数のデータ信号間の値の比較を行って、その比較結果に応じて所定のデータの安定度を有するデータ信号を選択して出力する選択出力手段とを有するものである。
【００１９】
さらに本発明は、上記フリップフロップの出力データ信号を上記所定位相差に応じた補間演算により補間データを生成する補間演算手段を有し、上記ラッチ・アレイ手段は上記補間データをそれぞれ対応する位相差のクロック信号によりラッチするものである。
【００２０】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態の例について説明する。
図２０は、本発明のサンプリング周波数変換回路のブロック構成例を表した図である。この図において、１はフリップフロップ、３０はクロック信号発生回路、７０はラッチ・アレイ回路、４０は選択出力回路、２はフリップフロップである。
【００２１】
この動作を説明すると、フリップフロップ１に入力されたデータ信号Ｄｉが、同じく入力されたクロック信号Ｃｉのラッチ・タイミングによってラッチされる。クロック信号Ｃｉは、クロック信号発生回路３０にも入力され、そのクロック信号Ｃｉを基に、同じ周波数であって、位相がそれぞれ異なった一つまたは複数のクロック信号が生成される。これら生成されたクロック信号間あるいはクロック信号Ｃｉとの間の、それぞれ位相が隣り合った信号同士の位相差（位相間隔）は、ラッチ・アレイ回路７０におけるラッチ動作等に使用される同期式フリップフロップの特性の一つであるセットアップ期間とホールド期間とを合わせた期間（以下、不定期間と称す）より長く設定される。そうすることによって、後述する出力クロック信号Ｃｏによるラッチ動作時に複数のデータ信号の不定期間に同時にクロック信号Ｃｏのラッチ・タイミングが含まれずに、高々一個のデータ信号についてのみとすることができる。
【００２２】
これにより、クロック信号発生回路３０からは、基となったクロック信号Ｃｉと生成されたクロック信号とからなるか、あるいは生成されたクロック信号のみからなる複数個、すなわちｎ個（ｎは正の整数）のクロック信号が後段のラッチ・アレイ回路７０へ出力される。
【００２３】
ラッチ・アレイ回路７０は、フリップフロップ１でラッチされたデータ信号を入力し、その入力されたデータ信号が上述のｎ個のクロック信号によってそれぞれラッチされることで、ｎ本のラッチされたデータ信号、すなわち、ｎ通りのそれぞれ位相の異なるデータ信号が生成される。さらに、ラッチ・アレイ回路７０は、入力クロック信号Ｃｉと周波数の異なる出力クロック信号Ｃｏを入力する。そして、上述のｎ本のラッチされたデータ信号が出力クロック信号Ｃｏによってそれぞれラッチされ、それらラッチされたデータ信号Ｄａ１〜Ｄａｎがラッチ・アレイ回路７０から後段の選択出力回路４０へ出力される。
【００２４】
この出力クロック信号Ｃｏによってラッチされたｎ個のデータ信号Ｄａ１〜Ｄａｎは、それらの内の一つのデータ内容が不定な値となっている可能性がある。すなわち、クロック信号Ｃｏのラッチ・タイミング時にラッチされるデータ信号の内高々一つのデータ信号のみが不定期間となるためである。
【００２５】
そのため、選択出力回路４０は、入力された複数のデータ信号Ｄａ１〜Ｄａｎのデータの内容に応じて、それらの内の不定な値でないデータ信号の内の一つを選択し、後段のフリップフロップ２へ出力する。
【００２６】
フリップフロップ２は、選択された信号を入力し出力クロック信号Ｃｏによってラッチして、後段（図示せず）に出力する。
【００２７】
以上により、不定期間にラッチされたデータ信号を除いた、入力データ信号と同等のデータ信号がサンプリング周波数変換されて出力されることが可能となる。
【００２８】
図２１は、本発明の別の実施の形態のブロック構成例を表した図である。この図において、図２０と同一の符号を付したものは説明を省略する。図２１の構成例において、図２０と大きく異なるのは、フリップフロップ１でラッチされたデータ信号がデータ信号補間回路５０に入力され、所定の補間処理によって補間されることで一つまたは複数の補間データ信号が生成されることである。これにより、データ信号補間回路５からは、基となったデータ信号と生成された補間データ信号とからなるか、あるいは生成された補間データ信号のみからなる複数個、すなわちｎ個（ｎは正の整数）のデータ信号が後段のラッチ・アレイ回路７０へ出力される。さらに、ラッチ・アレイ回路７０’では、データ信号補間手段から入力したデータ信号が、各々の補間データ信号の補間処理時の加重平均処理の重み付けの方法に応じた、クロック信号生成手段３０からの複数のクロック信号の内の所定のラッチ・タイミングを有するクロック信号でもってラッチされる。そして、それぞれラッチされたデータ信号Ｄｂ１〜Ｄｂｎがラッチ・アレイ回路７０’から後段の選択出力回路４０’へ出力される。
【００２９】
データ信号Ｄｂ１〜Ｄｂｎは、それらの内の一つのデータ内容が不定な値となっている可能性がある。そのため、選択出力回路４０’は、入力された複数のデータ信号Ｄｂ１〜Ｄｂｎの内容に応じて、それらの内の不定な値でないデータ信号の内の一つを選択し、後段のフリップフロップ２へ出力する。
【００３０】
フリップフロップ２は、選択された信号を入力し出力クロック信号Ｃｏによってラッチして、後段（図示せず）に出力する。
【００３１】
以上により、不定期間にラッチされたデータ信号を除いた、入力データ信号と同等のデータ信号がサンプリング周波数変換されて出力されることが可能となり、さらに、各入力側の複数の位相のクロック信号ごとに、その位相に合わせた補間データをラッチするようにすることで、サンプリング周波数変換後のデータ信号の波形が、変換前の波形により近似させるようにサンプリング周波数変換を行うことができる、サンプリング周波数変換回路を実現することができる。
【００３２】
図１は本発明によるサンプリング周波数変換回路のブロック構成例を示した図である。このサンプリング周波数変換回路では、入力ラッチ手段（フリップフロップ）１と出力ラッチ手段（フリップフロップ）２と、同期式フリップフロップ１０・１１・１２…１３、同期式フリップフロップ２０・２１・２２…２３により構成されるラッチ・アレイ回路７０とを有し、さらに、クロック信号生成手段３０、出力選択手段４０とからなる。
【００３３】
フリップフロップ１には、前段（図示せず）から、例えばディジタル映像信号が入力データ信号Ｄｉとして入力され、入力データ信号Ｄｉのサンプリング周波数である入力側クロック信号Ｃｉでもってラッチされる。フリップフロップ１からはデータ信号１ａが出力される。このデータ信号１ａは、フリップフロップ１で、データ切り換わり変化点近傍のデータの不安定領域（不定期間）が、データの安定領域よりも極力短くなるような、所要の信号立ち上がり立ち下がり速度を有するデータ信号とされる。
【００３４】
クロック信号生成手段３０は、入力側クロック信号Ｃｉを基にして互いに所定量ずつ位相が異なり、かつ、同一周波数のクロック信号３０ａ、３０ｂ・・・３０ｃの複数個のクロック信号が生成される。なお、このクロック信号の位相差（位相間隔）はラッチ動作等に使用される同期式フリップフロップの特性の一つである、不定期間より長く設定される。また、図１では同一周波数で互いに位相の異なったラッチ用のクロック数が４個以上の場合について示した図となっているが、これ以外にクロック数が２個または３個の場合であっても、本発明の特徴を有したサンプリング周波数変換回路を実現することができる。
【００３５】
同期式フリップフロップ１０・１１・１２…１３には、共にデータ信号１ａが入力され、それぞれクロック信号Ｃｉ・３０ａ・３０ｂ…３０ｃでラッチされる。クロック信号Ｃｉ・３０ａ・３０ｂ…３０ｃは周波数が同じであり、それぞれクロック信号同士の位相差が同期式フリップフロップの不定期間より長く設定されていることで、その不定期間中に、複数のクロック信号のラッチ・タイミングのうち、たかだか一つのクロック信号のラッチ・タイミングのみがその不定期間にはいるか、あるいは一つも入らない。従って、複数の同期式フリップフロップの少なくとも一つ以上のフリップフロップでは確実に安定したデータ信号をラッチできる。そのため、データの切り換わり位相がそれぞれ異なり、かつ、少なくとも一つ以上のデータが確実に入力された信号がサンプリングされた、複数のデータ信号１０ａ・１１ａ・１２ａ…１３ａが出力される。
【００３６】
上記フリップフロップから出力された位相が異なる複数個のデータ信号１０ａ・１１ａ・１２ａ…１３ａが同期式フリップフロップ２０・２１・２２…２３にそれぞれ入力され、出力側クロック信号Ｃｏでラッチされる。それぞれデータ信号１０ａ・１１ａ・１２ａ…１３ａのサンプリング周波数であるクロック信号Ｃｉ・３０ａ・３０ｂ…３０ｃと出力側クロック信号Ｃｏとは非同期なため、同期式フリップフロップ２０・２１・２２…２３のラッチした複数個の出力データ信号２０ａ・２１ａ・２２ａ…２３ａの内どれかは上述したようにデータの不定期間にラッチされたために入力されたデータとは異なったデータを持っている可能性があるが、それ以外のデータは安定した状態のデータ、すなわち、入力されたデータと同じデータがラッチされたものである。
【００３７】
選択出力手段４０は複数個の出力データ信号２０ａ・２１ａ・２２ａ…２３ａからデータ信号の変化点のデータ又はデータ信号の変化点の前後となるデータを見つけ、そのデータから約半周期異なって変化する位相、すなわち逆位相に相当するデータ信号またはその逆位相に近い位相のデータ信号を選択することで、最も好ましい位相のクロック信号でラッチされたデータをデータ信号２ｃとして出力する。
【００３８】
同期式フリップフロップ２には、データ信号２ｃが入力され、サンプリング変換後のサンプリング周波数をもつ出力側クロック信号Ｃｏでもって、ラッチされる。同期式フリップフロップ２からは、選択出力手段４０での選択処理動作中に生じたタイミングの遅れやばらつきの影響の無い、出力側クロック信号Ｃｏをサンプリング周波数とするデータ信号Ｄｏが出力される。
【００３９】
こうして入力側クロック信号Ｃｉをサンプリング・クロックとする入力データ信号Ｄｉが、出力側クロック信号Ｃｏをサンプリング・クロックとする出力データ信号Ｄｏにサンプリング周波数変換される。
【００４０】
以下、図２および図３を用いて、ｎ＝４の場合のクロック信号生成手段３０と、選択出力手段４０の内部構成例およびそれらの動作について説明する。
【００４１】
図２はクロック信号生成手段３０の一構成例を示している。本例のクロック信号生成手段には、入力側クロック信号Ｃｉと共に、それに同期した２倍の周波数を逆位相にしたクロック信号３１ａを入力することで、目的とするクロック信号を生成するための回路となっている。本手段は同期式フリップフロップ３１を有し、信号反転回路３２・３３を加えて構成される。
【００４２】
同期式フリップフロップ３１は、クロック信号３１ａを用いて入力側クロック信号Ｃｉをラッチすることで、出力データ信号として入力側クロック信号Ｃｉに対して４分の１位相分遅れた位相のクロック信号３０ａを発生する。
【００４３】
信号反転回路３２では、入力側クロック信号Ｃｉを反転させることで入力側クロック信号Ｃｉから２分の１位相分遅れた位相のクロック信号３０ｂを発生する。
【００４４】
信号反転回路３３では、クロック信号３０ａを反転させることで入力側クロック信号Ｃｉから４分の３位相分遅れた位相のクロック信号３０ｄを発生する。
【００４５】
こうして同一周波数で４分の１ずつ位相の異なるクロック信号Ｃｉ・３０ａ・３０ｂ・３０ｄがそろって生成される。
【００４６】
図３は選択出力手段４０の一構成例を示している。本例の選択出力手段は、ディジタルコンパレータ４１・４２・４３と、セレクタ４４・４５・４６とで構成される。
【００４７】
ディジタルコンパレータ４１はデータ信号２１ａとデータ信号２２ａの内容を比較する。また、ディジタルコンパレータ４２はデータ信号２２ａとデータ信号２３ａの内容同士を比較する。また、ディジタルコンパレータ４３はデータ信号２３ａとデータ信号２０ａの内容を比較する。これらコンパレータ４１・４２・４３は、それぞれ比較された内容同士が一致していればＨｉｇｈ、異なればＬｏｗの信号を出力する。
【００４８】
セレクタ４４はディジタルコンパレータ４１の出力がＨｉｇｈのときデータ信号２２ａを、Ｌｏｗのときデータ信号２３ａを選択して出力する。
【００４９】
セレクタ４５はディジタルコンパレータ４２の出力がＨｉｇｈのときセレクタ４４の出力を、Ｌｏｗのときデータ信号２０ａを選択して出力する。
【００５０】
セレクタ４６はディジタルコンパレータ４３の出力がＨｉｇｈのときセレクタ４５の出力を、Ｌｏｗのときデータ信号２１ａを選択して、データ信号２ｃとして後段に出力する。
【００５１】
表１に図３の選択出力手段４０の動作について、データ信号２０ａ・２１ａ・２２ａ・２３ａの内容が値「Ｄ０」から値「Ｄ１」に変化するときのデータ内容に応じた、データ信号２ｃの関係を示す。「ｘ」は変化点でラッチされたために、入力された値「Ｄ０」、「Ｄ１」に確定されない不定なデータを表す。
【００５２】
【表１】
図４は図２０におけるサンプリング周波数変換回路の例であって、３つの位相のクロック信号を用いた場合（ｎ＝３の場合）の回路の一構成例を示している。この図において、図１、図２、図３と同じ符号が付されたものは、説明を省略する。信号反転回路３４は図２の信号反転回路３３と同じものであるが、ここから出力される４分の３位相遅れた信号３０ｅはクロック信号として同期式フリップフロップ１２に入力され使用される。図１同様に、入力側クロック信号Ｃｉをサンプリング周波数とする入力データ信号Ｄｉが、出力側クロック信号Ｃｏをサンプリング周波数とする出力データ信号Ｄｏにサンプリング周波数変換される。
【００５４】
図５に図４のサンプリング周波数変換回路のタイミングチャートの一例を示す。
【００５５】
表２に図４の選択出力手段の動作について、入力データ信号Ｄｉの内容が「Ｄ０」から「Ｄ１」へ変化するときのデータ内容に応じた、出力側のデータ信号２０ａ・２１ａ・２２ａの内容がとりうる状態と、データ信号２ｃの関係を示す。
【００５６】
【表２】
図６は図２１におけるサンプリング周波数変換回路の例であって、３つの位相のクロック信号を用い、さらに、中点を補間する場合の一構成例を示している。図４と同じ符号を持つものは同様の働きをするものなので説明を省略する。補間演算手段５４は、この場合中点を補間するためにデータ信号１ａとデータ信号１０ａの平均を求める演算を行う。補間演算手段５４から出力される補間データ信号５４ａは平均値を求める演算の結果である値となって、同期式フリップフロップ１１・１２に入力される。
【００５８】
図７に図６のサンプリング周波数変換回路のタイミングチャートの一例を示す。
【００５９】
表３に図２１に示された選択出力回路４０’に相当する図６の選択出力手段の動作について、入力データ信号Ｄｉの内容が値「Ｄ０」から「Ｄ１」、さらに「Ｄ２」へ変化することに対する、出力側のデータ信号２０ａ・２１ａ・２２ａの内容がとりうる状態と、データ信号２ｃとの関係を示す。表３の中で「Ｄ０１」は「Ｄ０」と「Ｄ１」の比率が１対１で加算平均された補間されたデータの値、「Ｄ１２」は「Ｄ１」と「Ｄ２」の比率が１対１で加算平均された補間されたデータの値を表す。
【００６０】
【表３】
図８は図２１におけるサンプリング周波数変換回路の例であって、４つの位相のクロック信号を用いて３点補間する場合の一構成例を示している。図１、図２、図３、図４と同じ符号を持つものは同様の働きをするものなので説明を省略する。
【００６２】
補間演算手段５１は、データ信号１ａとデータ信号１０ａからクロック信号３０ａの位相に対する補間値を求める演算器である。ここで直線補間を例とする場合について説明すると、データ信号１ａとデータ信号１０ａを１対３の比率で加重平均して補間データ信号５１ａを出力する。
【００６３】
補間演算手段５２は、データ信号１ａとデータ信号１０ａからクロック信号３０ｂの位相に対する補間値を求める演算器である。直線補間の場合は、データ信号１ａとデータ信号１０ａを１対１の比率で加重平均して補間データ信号５２ａを出力する。
【００６４】
補間演算手段５３は、データ信号１ａとデータ信号１０ａからクロック信号３０ｃの位相に対する補間値を求める演算器である。直線補間の場合は、データ信号１ａとデータ信号１０ａを３対１の比率で加重平均して補間データ信号５３ａを出力する。
【００６５】
ラッチ手段１１はクロック信号３０ａで補間データ信号５１ａをラッチし、ラッチ手段１２はクロック信号３０ｂで補間データ信号５２ａをラッチし、ラッチ手段１４はクロック信号３０ｃで補間データ信号５３ａをラッチし、その結果４つのラッチ手段１０・１１・１２・１３はクロック信号Ｃｉ・３０ａ・３０ｂ・３０ｃの４つの位相について望ましい４つのデータ信号１０ａ・１１ａ・１２ａ・１３ａを出力する。
【００６６】
この４つの位相のデータ信号１０ａ・１１ａ・１２ａ・１３ａはラッチ手段２０・２１・２２・２３によりクロック信号Ｃｏでそれぞれラッチされ、データ信号２０ａ・２１ａ・２２ａ・２３ａをそれぞれ出力するが、それぞれの位相について望ましい補間データ信号になっているので安定したデータを持つ場合でも隣の位相のデータとお互いに内容が異なる。
【００６７】
そのため、ディジタルコンパレータ４１・４２・４３で安定な出力信号を判定し選択するためには、安定したデータを持つ場合に隣の位相のデータと内容が等しくなる必要がある。そこで出力を判定するため、入力クロック信号側にラッチ手段１１０・１２０・１３０、出力クロック信号側にラッチ手段２１０・２２０・２３０を各位相間に１つずつ追加する。
【００６８】
ラッチ手段１１０はクロック信号３０ａでクロック信号３０ｂの位相に望ましい補間データ信号５２ａをラッチしてデータ信号１１０ａを出力する。ラッチ手段２１０はクロック信号Ｃｏでデータ信号１１０ａをラッチしてデータ信号２１０ａを出力する。ディジタルコンパレータ４１０では共に補間データ信号５２ａからラッチして出力したデータ信号２２ａとデータ信号２１０ａの内容を比較し、一致している場合はデータ信号２２ａが安全と判定しＨｉｇｈを、異なればＬｏｗを出力する。
【００６９】
ラッチ手段１２０はクロック信号３０ｂでクロック信号３０ｃの位相に望ましい補間データ信号５３ａをラッチしてデータ信号１２０ａを出力する。ラッチ手段２２０はクロック信号Ｃｏでデータ信号１２０ａをラッチしてデータ信号２２０ａを出力する。ディジタルコンパレータ４１１では共に補間データ信号５３ａからラッチして出力したデータ信号２３ａとデータ信号２２０ａの内容を比較し、一致している場合はデータ信号２３ａが安全と判定しＨｉｇｈを、異なればＬｏｗを出力する。
【００７０】
ラッチ手段１３０はクロック信号３０ｃでクロック信号Ｃｉの位相に望ましいデータ信号１ａをラッチしてデータ信号１３０ａを出力する。ラッチ手段２３０はクロック信号Ｃｏでデータ信号１３０ａをラッチしてデータ信号２３０ａを出力する。ディジタルコンパレータ４１２では共にデータ信号１ａからラッチして出力したデータ信号２０ａとデータ信号２３０ａの内容を比較し、一致している場合はデータ信号２０ａが安全と判定しＨｉｇｈを、異なればＬｏｗを出力する。
【００７１】
こうして入力側クロック信号Ｃｉをサンプリング周波数とする入力データ信号Ｄｉが、出力側クロック信号Ｃｏをサンプリング周波数とする出力データ信号Ｄｏにサンプリング周波数変換しながら３点の位相を補間することができる。
【００７２】
図９に図８のサンプリング周波数変換回路のタイミングチャートの一例を示す。
【００７３】
表４に図８の選択出力手段の動作について、入力データ信号Ｄｉの内容が値「Ｄ０」から「Ｄ１」、「Ｄ２」へ変化することに対する、出力側のデータ信号２０ａ・２１０ａ・２１ａ・２２０ａ・２２ａ・２３０ａ・２３ａの内容がとりうる状態と、データ信号２ｃの関係を示す。表４の中で「Ｄ１１」は「Ｄ０」と「Ｄ１」の比率を３対１として加重平均したデータ信号の値を、「Ｄ１２」は「Ｄ０」と「Ｄ１」の比率を１対１として加算平均したデータ信号の値を、「Ｄ１３」は「Ｄ０」と「Ｄ１」の比率を１対３として加重平均したデータ信号の値を、「Ｄ２１」は「Ｄ１」と「Ｄ２」の比率を３対１として加重平均したデータ信号の値を、「Ｄ２２」は「Ｄ１」と「Ｄ２」の比率を１対１として加算平均したデータ信号の値を、「Ｄ２３」は「Ｄ１」と「Ｄ２」の比率を１対３として加重平均したデータ信号の値を表す。
【００７４】
【表４】
図１８はサンプリング周波数変換回路の前後にローパスフィルタを加えた場合の構成の一例である。この場合サンプリング周波数変換回路６０、帯域制限用ローパスフィルタ６１、サンプリング周波数変換誤差改善用ローパスフィルタ６２で構成されている。
【００７６】
フィルタ６１と６２のそれぞれの周波数特性を合成してなる周波数特性は、全回路の出力２００ｆで要求する周波数特性を満足するように設定する。例えば出力２００ｆで要求される周波数特性が１．５ＭＨｚ以下までは−３ｄＢ以上で３．５ＭＨｚ以上は−２０ｄＢ以下である場合、帯域制限用ローパスフィルタ６１は、１．５ＭＨｚ以下までは−２ｄＢ以上で３．５ＭＨｚ以上は−２０ｄＢ以下という特性にして十分な帯域制限を行い、サンプリング周波数変換誤差改善用ローパスフィルタ６２は、１．５ＭＨｚ以下まで−１ｄＢ以上の特性を持つフィルタにして、合計での特性が１．５ＭＨｚ以下までは−３ｄＢ以上で３．５ＭＨｚ以上は−２０ｄＢ以下になるようにする データ信号のサンプリング周波数となる入力側クロック信号Ｃｉと出力側クロック信号Ｃｏの周波数の組合せが変わる場合は、出力２００ｆで要求する周波数特性になるように、帯域制限用ローパスフィルタ６１とサンプリング周波数変換誤差改善用ローパスフィルタ６２のフィルタ係数をその組合せの変化に応じて変える。
【００７７】
図１９は図１８の構成のサンプリング周波数変換回路でクロック比が３：４になるようにサンプリング周波数変換を行った場合の出力誤差の一例である。縦軸がデータの値を表し、横軸がデータの相対時間を表す。入力側Ｄｉのグラフの１０４ａは回路全体の入力データ信号、１０４ｂは出力２００ｆで要求される周波数特性に合わせて帯域制限用ローパスフィルタ６１で帯域制限された入力データ信号を表す。出力側Ｄｏのグラフの２０４ｅはサンプリング周波数変換回路６０の出力データ信号、２０４ｆは回路全体の出力データ信号、２０４ｂは本来あるべき出力データ信号、２０４ｄは１０４ａのデータ信号を直接サンプリング周波数変換した場合の出力データ信号を表す。２０４ｄより２０４ｅ、更に２０４ｆが２０４ｂの本来あるべき出力データ信号に近い波形となる。
【００７８】
【発明の効果】
本発明によれば、入力側に複数の位相のデータ信号を用意するためのクロック信号生成手段およびラッチ手段を用いて、出力側でデータが安定している位相のデータ信号を選択し出力することができるため、安定した正しいデータ信号の転送を確実に行える。
【００７９】
また、本発明ではデータ信号の判別に影響のない範囲でデータ信号の内容を位相に合わせて補間するために補間演算手段を用いることで、サンプリング周波数変換誤差を改善できる。
【００８０】
さらに、本発明では出力信号に要求される周波数帯域に対してサンプリング周波数変換回路の前段に帯域制限用ローパスフィルタ、後段にサンプリング周波数変換誤差改善用ローパスフィルタを用意することで、より正確なサンプリング周波数変換を行うことができる。
【図面の簡単な説明】
【図１】本発明のサンプリング周波数変換回路のブロック構成例を表した図。
【図２】クロック信号生成手段の一構成例を示す図。
【図３】選択出力手段の一構成例を示す図。
【図４】サンプリング周波数変換回路の実施例のプロック構成を示す図。
【図５】図４のサンプリング周波数変換回路のタイミングチャートの一例を示す図。
【図６】サンプリング周波数変換回路の実施例のプロック構成を示す図。
【図７】図６のサンプリング周波数変換回路のタイミングチャートの一例を示す図。
【図８】サンプリング周波数変換回路の実施例のプロック構成を示す図。
【図９】図８のサンプリング周波数変換回路のタイミングチャートの一例を示す図。
【図１０】従来のサンプリング周波数変換回路のブロック構成例を示す図。
【図１１】従来のサンプリング周波数変換回路のタイミングチャートの一例を表す図。
【図１２】従来のサンプリング周波数変換回路でサンプリング周波数変換を行った場合のタイミングチャートの一例を示す図。
【図１３】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１４】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１５】従来のサンプリング周波数変換回路でサンプリング周波数変換を行った場合のタイミングチャートの一例を示す図。
【図１６】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１７】従来のサンプリング周波数変換回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図１８】サンプリング周波数変換回路の前後にローパスフィルタを加えた構成の例を示す図。
【図１９】図１８に構成例を示す回路でサンプリング周波数変換した場合の出力誤差の一例を示す図。
【図２０】本発明のサンプリング周波数変換回路のブロック構成例を表した図。
【図２１】本発明のサンプリング周波数変換回路のブロック構成例を表した図。
【符号の説明】
１：同期式フリップフロップ、２：同期式フリップフロップ、
１０，１１，１２，・・・，１３：同期式フリップフロップ、
１４：同期式フリップフロップ、
２０，２１，２２，・・・，２３：同期式フリップフロップ、
２４：同期式フリップフロップ、
３０：クロック信号生成手段、
３１：同期式フリップフロップ、３２，３３，３４：信号反転回路、
４０：選択出力手段、
４１，４２，４３：ディジタルコンパレータ、４４，４５，４６：セレクタ、
５０，５０’：補間演算手段、
５１，５２，５３：補間演算手段、
１１０，１２０，１４０，２１０，２２０，２３０：同期式フリップフロップ、
６０：サンプリング周波数変換回路、
６１：帯域制限用ローパスフィルタ、
６２：サンプリング周波数変換誤差改善用ローパスフィルタ、
７０，７０’：ラッチ・アレイ回路
Claims (4)
- 入力された第１デジタルデータ信号の第１サンプリング周波数を第２サンプリング周波数に変換して、該変換された第２デジタルデータ信号を出力するサンプリング周波数変換回路において、
前記第１サンプリング周波数のそれぞれ位相の異なる複数タイミングで、前記第１デジタルデータ信号をそれぞれラッチする第１ラッチ回路と、前記第２サンプリング周波数の所定位相タイミングで、前記第1ラッチ回路によりラッチされた複数第３データ信号をそれぞれラッチする第２ラッチ回路と、前記第２ラッチ回路によりラッチされた複数第４データ信号をそれぞれ入力する選択回路とを有し、前記選択回路は入力された前記複数第４データ信号どうしを比較した結果に応じて前記複数第４データ信号のうち一つを選択し、該選択されたデータ信号を第２デジタルデータ信号として出力する事を特徴とするサンプリング周波数変換回路。 - 請求項１に記載のサンプリング周波数変換回路において、
さらに、前記入力された第１デジタルデータ信号から補間データ信号を生成する補間回路を有し、前記補間回路で生成された補間データ信号にそれぞれ応じた位相タイミングで該補間データ信号を前記第１ラッチ回路でラッチし、該ラッチされた信号を前記第３データ信号とすることを特徴とするサンプリング周波数変換回路。 - 請求項１または請求項２に記載のサンプリング周波数変換回路において、
さらに、前記第１ラッチ回路の前段に前記第１デジタルデータ信号の周波数帯域を制限するための第１ローパスフイルタと、前記選択回路の後段に前記第２デジタルデータ信号の周波数帯域を制限するための第２ローパスフィルタとを有することを特徴とするサンプリング周波数変換回路。 - 請求項１乃至３に記載のサンプリング周波数変換回路において、
さらに、前記選択回路は、前記複数第４データ信号の内の位相の隣り合った位相差クロック信号によりラッチされたデータ信号どうしの値がそれぞれ比較され、前記複数第４データ信号のうち少なくとも該比較により値どうしが一致しないデータ信号を除いた複数第４データ信号の中から一つのデータ信号を選択し出力することを特徴とするサンプリング周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16246998A JP3565545B2 (ja) | 1997-06-10 | 1998-06-10 | サンプリング周波数変換回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-151439 | 1997-06-10 | ||
| JP15143997 | 1997-06-10 | ||
| JP16246998A JP3565545B2 (ja) | 1997-06-10 | 1998-06-10 | サンプリング周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168727A JPH1168727A (ja) | 1999-03-09 |
| JP3565545B2 true JP3565545B2 (ja) | 2004-09-15 |
Family
ID=26480696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16246998A Expired - Fee Related JP3565545B2 (ja) | 1997-06-10 | 1998-06-10 | サンプリング周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565545B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3394013B2 (ja) | 1999-12-24 | 2003-04-07 | 松下電器産業株式会社 | データ抽出回路およびデータ抽出システム |
| JP2008067294A (ja) | 2006-09-11 | 2008-03-21 | Toshiba Corp | デジタル信号処理装置 |
| JP6068814B2 (ja) | 2012-03-26 | 2017-01-25 | 富士通株式会社 | 補間回路および受信回路 |
-
1998
- 1998-06-10 JP JP16246998A patent/JP3565545B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168727A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454810B2 (ja) | デジタル位相制御方法及びデジタル位相制御回路 | |
| KR101108132B1 (ko) | 시험 장치 및 시험 방법 | |
| JP2000504514A (ja) | Ｎｒｚ／ｎｒｚｉデータを再生するためのデジタルアーキテクチャ | |
| JP3565545B2 (ja) | サンプリング周波数変換回路 | |
| JPH1050001A (ja) | 再生装置および方法 | |
| US5729227A (en) | Digital audio signal mixing circuit | |
| US4815107A (en) | Digital code decoding apparatus | |
| EP1098312B1 (en) | Waveform equalizer | |
| WO2000079686A1 (fr) | Convertisseur numerique-analogique et son procede d'utilisation, et dispositif et procede d'interpolation de donnees | |
| US6882371B2 (en) | Method and apparatus for selective video signal sampling | |
| US6973468B2 (en) | Data interpolating device and method, sampling function generating device, data interpolating program, and recorded medium | |
| JP3299906B2 (ja) | デジタルデータ転送クロック変換回路 | |
| JP4335381B2 (ja) | クロック生成装置、及びクロック生成方法 | |
| JP4846843B2 (ja) | Ｄａ変換器及びｄａ変換方法 | |
| JP2625758B2 (ja) | 標本化周波数変換回路 | |
| JP2000216762A (ja) | サンプリング周波数変換回路 | |
| WO2002071620A1 (fr) | Appareil et procede de generation de la fonction d'interpolation, convertisseur numerique-analogique, interpolateur de donnees, programme et support d'enregistrement | |
| JPS63313945A (ja) | ディジタル符号復号装置 | |
| US7193449B2 (en) | Method and apparatus for generating multi-phase signal | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| JP2715438B2 (ja) | サンプリング周波数変換装置及び方法 | |
| JP3458782B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP3252606B2 (ja) | ディジタルクロマ復調回路 | |
| JPH03149930A (ja) | ビット位相同期回路 | |
| JP2002164875A (ja) | ディジタル信号処理用遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |