JP3323838B2 - ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 - Google Patents
ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置Info
- Publication number
- JP3323838B2 JP3323838B2 JP25010599A JP25010599A JP3323838B2 JP 3323838 B2 JP3323838 B2 JP 3323838B2 JP 25010599 A JP25010599 A JP 25010599A JP 25010599 A JP25010599 A JP 25010599A JP 3323838 B2 JP3323838 B2 JP 3323838B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- polysilicon thin
- polysilicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
トランジスタおよびこれを用いた液晶表示装置に関す
る。
低消費電力という特徴で、地球環境にやさしいディスプ
レイとして、OA用、AV用に限らずあらゆる分野で使
用されてきている。特に、薄膜トランジスタを用いた液
晶表示装置は、階調表示に優れるとともに応答速度が速
いため、動画対応カラーディスプレイとしてCRTに迫
る性能を実現している。
スイッチングマトリックス配列した従来の液晶表示装置
から、周辺駆動回路にも薄膜トランジスタを用いる、す
なわち周辺回路を同じガラス基板上に一体化する液晶表
示装置が開発されている。しかしながら、駆動回路を構
成する薄膜トランジスタに要求される性能は、画素表示
部のスイッチング素子として従来から用いられている通
常の非晶質シリコントランジスタの性能では不充分であ
り、少なくともポリシリコン(多結晶シリコン)以上の
性能が必要である。
上の高温が必要とされ、基板には耐熱性のある石英が使
用されていたが、低コスト化、大画面化を図るために
は、基板に石英ではない通常のガラスを使用することが
求められる。基板に通常のガラスを用いる場合には、通
常のガラスでも耐熱可能な低温(600℃程度以下)で
ポリシリコンを製造する必要がある。
スタおよびその製造方法について説明する。
膜トランジスタは、ガラス基板1と、ガラス基板1上に
積層された絶縁膜2(ハッチングは省略する)と、ポリ
シリコンからなるチャネル領域3と、n型ポリシリコン
からなるソース領域4およびドレイン領域5と、ソース
電極4aと、ドレイン電極5aと、ゲート絶縁膜6と、
ゲート電極7と、層間絶縁膜8と、画素電極膜9とを備
える。
リコン薄膜トランジスタの製造方法について説明する。
まず、図5(a)に示すように、ガラス基板1上に、た
とえば、SiO2またはSiNからなる絶縁膜2を形成
し、さらにこの絶縁膜2上にポリシリコン薄膜3aを形
成する。ポリシリコン薄膜3aは、絶縁膜2上に非晶質
シリコン薄膜を形成した後、エキシマーレーザ等でアニ
ールすることによって非晶質シリコン薄膜を多結晶化し
て得られる。その後、図5(b)に示すように、フォト
リソ工程およびエッチング工程によって不要な部分のポ
リシリコン薄膜3aを除去する。その後、図5(c)に
示すように、ポリシリコン薄膜3a上に、ゲート絶縁膜
6(たとえば、SiO2)と、ゲート電極7(たとえ
ば、モリブデン−タングステン等の金属あるいは合金)
とを順に形成する。
化リン(PH3)ガスをプラズマまたはアーク放電等で
イオン化し、高電圧イオン加速することによって、ポリ
シリコン薄膜3aのうちゲート電極7が形成されていな
い部分にドーピングする。そして、通常は、400℃〜
600℃の温度でアニールし、ポリシリコン中のリンを
電気的に活性化する。これによって、図5(d)に示す
ように、チャネル領域3と、このチャネル領域3を挟む
ように配置されたn型ポリシリコンからなるソース領域
4およびドレイン領域5が形成される。その後、層間絶
縁膜8、ソース電極4a、ドレイン電極5aおよび画素
電極膜9を形成する。このようにして、n−チャネル薄
膜トランジスタが製造される。
安定化するためには、ドーピングされたイオンを電気的
に十分活性化するとともに、ポリシリコン薄膜へのイオ
ン注入によって生じた結晶性の損傷を十分に回復させる
必要がある。このため、リン等のイオンドーピングを行
ったあとに、できるだけ高い温度(500℃以上)でア
ニールすることが必要となる。
どの不純物をドーピングする際にイオン注入装置を用い
るが、大画面液晶表示装置を製造するため、また、低コ
ストで液晶表示装置を製造するためには、イオン種の質
量分離をしないでイオン注入を行うイオン注入装置を用
いる必要がある。この理由は、質量分離をしてイオン注
入を行うイオン注入装置は、小面積用のものしかないこ
とに加え、きわめて処理能力が低く、さらに高価である
という問題があるためである。このため、従来から、イ
オンドーピングには、イオン種の質量分離をしていない
イオン(多種のイオンが混在したイオン)をドープする
イオンドーピング装置が用いられており、イオンドーピ
ングの際に、ドーパント以外の不純物がポリシリコン薄
膜3aに注入されている。
ドーピングをした後に500℃以上の温度でアニールを
行う上記従来のポリシリコン薄膜トランジスタでは、ゲ
ートバイアス温度ストレス印加によって、ドレイン電流
−ゲート電圧特性が時間とともに負電圧側にシフトして
いくという問題があった。上記従来のポリシリコン薄膜
トランジスタについて、ゲートバイアス電圧ストレス印
加時のドレイン電流−ゲート電圧特性の変化を図6に示
す。
ころ明確ではないが、次のように推測される。
分離されていないイオンを用いるため、リンイオンのみ
ならず、水素イオン、あるいは水素とリンとの化合物の
イオンなどもドープされる。また水素のような軽い原子
のイオンは、同じ加速エネルギーでは高速になり、ゲー
ト電極7、ゲート絶縁膜6、およびポリシリコン薄膜3
aにいたるまで注入されることになる。
し、またゲート絶縁膜6として酸化ケイ素のような酸化
物ゲート絶縁膜が用いられる場合、あるいはゲート絶縁
膜6に過剰な水分が含まれている場合には、高温(50
0℃以上)でアニール処理されると、ゲート電極7とゲ
ート絶縁膜6との間で複雑な酸化還元反応が発生し、こ
れらの界面付近に不安定なイオン性物質が発生する場合
があるといわれている。
ように多種にわたる酸化状態(−1価から6価まで)を
とる金属をゲート電極7に用いた場合には、ゲート電極
7とゲート絶縁膜6との界面に不安定なイオン性物質が
発生しやすいと考えられる。
の界面付近がこのような状態の場合に薄膜トランジスタ
を高温動作(たとえば150℃でゲート電極にプラス電
圧を印加)し続けた場合、水素イオンがゲート電圧によ
ってチャネル領域3であるポリシリコン側に移動し、ポ
リシリコンに対しては、ゲート電圧以上にプラス電圧が
重畳された状態になると考えられる。その結果、ドレイ
ン電流−ゲート電圧特性が、図6のようにマイナス方向
にシフトすることが考えられる。
極(金属)材料として、他の材料、たとえば、アルミニ
ウム、タンタルまたはクロムなどを選択することが考え
られる。しかしながら、アルミニウムの場合は、500
℃以上の熱処理には耐えられないという問題があり採用
できない場合がある。また、ゲート電極が電気回路形成
の配線にも使用されることを考えると、タンタルおよび
クロムは電気抵抗値が高すぎて使用しにくい。
特性が安定しており、低コストに大量生産ができるポリ
シリコン薄膜トランジスタおよびこれを用いた液晶表示
装置を提供することを目的とする。
め、本発明の第1のポリシリコン薄膜トランジスタは、
ガラス基板と、チャネル領域として機能するポリシリコ
ン薄膜と、ゲート電極と、前記ポリシリコン薄膜と前記
ゲート電極との間に配置されたゲート絶縁膜とを備える
ポリシリコン薄膜トランジスタであって、前記ゲート電
極と前記ゲート絶縁膜との間に、前記ゲート電極が前記
ゲート絶縁膜中の元素と反応することを防止する反応防
止膜を備え、前記ポリシリコン薄膜と前記ゲート絶縁膜
と前記反応防止膜と前記ゲート電極とが前記ガラス基板
側からこの順序で配置されており、前記ゲート絶縁膜が
SiO 2 からなり、前記反応防止膜の膜厚が10nm以
上50nm以下であることを特徴とする。上記第1のポ
リシリコン薄膜トランジスタによれば、ゲート絶縁膜中
の元素とゲート電極とが反応することを防止できるた
め、特性および信頼性が高いポリシリコン薄膜薄膜トラ
ンジスタが得られる。また、上記第1のポリシリコン薄
膜薄膜トランジスタは、イオン種の質量分離を行わない
イオンドーピング装置を用いて製造できるため、低コス
トに大量生産することができる。
では、前記反応防止膜が、シリサイド膜からなることが
好ましい。上記構成によって、特性および信頼性が特に
高いポリシリコン薄膜トランジスタが得られる。
ランジスタでは、前記ゲート電極が、モリブデンおよび
タングステンから選ばれる少なくとも一つを含む金属か
らなり、前記シリサイド膜が、モリブデンおよびタング
ステンから選ばれる少なくとも一つを含むシリサイドか
らなることが好ましい。上記構成によって、低抵抗の電
極を備え、特性が高い(製造過程において高温でアニー
ルしてドーパントを活性化できる)ポリシリコン薄膜ト
ランジスタが得られる。
薄膜トランジスタでは、前記ポリシリコン薄膜が、非晶
質シリコン膜に光照射することによって形成されたポリ
シリコンからなることが好ましい。
製造方法は、ガラス基板上にポリシリコン薄膜を形成す
る工程と、前記ポリシリコン薄膜上に、SiO 2 からな
るゲート絶縁膜と反応防止膜とゲート電極とを順に積層
する工程と、次いで、前記ポリシリコン薄膜の一部にイ
オン種の質量分離をしないイオンドーピング装置を用い
てリンイオンをドーピングすることによってソース領域
とドレイン領域とを形成したのち、500℃〜600℃
の温度で熱処理を行うことによってドーパントを活性化
する工程とを含み、前記反応防止膜がシリサイドからな
り膜厚が10nm以上50nm以下であることを特徴と
する。本発明の液晶表示装置は、ポリシリコン薄膜トラ
ンジスタを備える液晶表示装置であって、前記ポリシリ
コン薄膜トランジスタが、スイッチング素子および回路
駆動素子から選ばれる少なくとも一つの素子であり、か
つ、上記第1のポリシリコン薄膜トランジスタであるこ
とを特徴とする。
て、図面を参照しながら説明する。
ポリシリコン薄膜トランジスタの一例について説明す
る。
タ(以下、ポリシリコンTFTという場合がある)10
の断面図を、図1に示す。
は、ガラス基板11と、絶縁膜12(ハッチングは省略
する)と、チャネル領域13と、ソース領域14と、ソ
ース電極14aと、ドレイン領域15と、ドレイン電極
15aと、ゲート絶縁膜16と、反応防止膜17と、ゲ
ート電極18と、層間絶縁膜19と、画素電極膜20と
を備える。ここで、チャネル領域13、ゲート絶縁膜1
6、反応防止膜17およびゲート電極18は、この順序
で絶縁膜12上に積層されている。すなわち、ゲート絶
縁膜16は、チャネル領域13とゲート電極18との間
に配置されており、反応防止膜17は、ゲート絶縁膜1
6とゲート電極18との間に配置されている。
ルカリガラス基板1737(コーニング社製)が用いら
れる。
れている。絶縁膜12としては、たとえばSiO2が用
いられる。
に形成されている。チャネル領域13としては、ポリシ
リコンが用いられる。
は、チャネル領域13を挟むように、絶縁膜12上の一
部に形成されている。ソース領域14およびドレイン領
域15としては、たとえば、n型またはp型のポリシリ
コンが用いられる。
aは、それぞれ、ソース領域14およびドレイン領域1
5に接続されるように形成されている。ソース電極14
aおよびドレイン電極15aとしては、たとえば、アル
ミニウム等の金属が用いられる。
に形成されている。ゲート絶縁膜16としては、たとえ
ばSiO2が用いられる。
一部であって、チャネル領域13に対応する位置に形成
されている。反応防止膜17は、ゲート絶縁膜16中の
元素(ゲート絶縁膜16中のイオン、原子および分子中
の原子を含む)、特にたとえばゲート絶縁膜16中の酸
素イオンや水素イオンとゲート電極18とが反応するこ
とを防止する膜である。反応防止膜17としては、たと
えば、シリサイド膜を用いることができる。シリサイド
膜としては、たとえば、モリブデンおよびタングステン
から選ばれる少なくとも一つを含むシリサイド(モリブ
デンシリサイド、タングステンシリサイド、モリブデン
−タングステンシリサイドなど)を用いることが好まし
い。また、反応防止膜17の膜厚は、10nm以上50
nm以下であることが好ましい。反応防止膜17の膜厚
を10nm以上とすることによって、反応防止膜17に
ピンホールなどが発生することを抑制でき、ゲート絶縁
膜16中の元素とゲート電極18とが反応することを十
分に防止できる。また、反応防止膜17の膜厚を10n
m以上50nm以下とすることによって、製造工程にお
けるエッチング時において、アンダカット状態になるこ
とを防止できる。
成されている。ゲート電極18は、金属からなる。ゲー
ト電極18は、たとえば、モリブデンおよびタングステ
ンから選ばれる少なくとも一つを含む金属(モリブデ
ン、タングステン、モリブデン−タングステン合金な
ど)からなる。なお、ゲート電極18の材料としては、
500℃以上の温度で熱処理しても安定であることが好
ましく、また、電気抵抗が小さいことが好ましい。した
がって、ゲート電極18は、モリブデンなどからなるこ
とが好ましい。
ように形成されている。層間絶縁膜19には、たとえば
SiO2が用いられる。
接続するように形成されている。画素電極膜20には、
たとえばITOが用いられる。
およびドレイン領域15を形成するポリシリコン薄膜に
は、600℃以下の基板温度で非晶質シリコン薄膜にエ
キシマレーザ光などを照射することによって形成された
ポリシリコン薄膜を用いることができる。
リシリコンTFT10を製造する方法の一例について説
明する。
板11上に絶縁膜12(膜厚がたとえば400nm)を
形成し、絶縁膜12上に非晶質シリコン膜21(膜厚が
たとえば500nm)を形成する。絶縁膜12および非
晶質シリコン膜21は、たとえばCVD法によって形成
できる。
マレーザービームを照射することによって、非晶質シリ
コン膜21を多結晶化し、ポリシリコン薄膜22を形成
する。そして、フォトリソ工程およびエッチング工程に
よってポリシリコン薄膜22のうち、不要な部分を除去
する。エッチング工程は、通常、フッ素系ガスによるプ
ラズマのドライエッチングによって行う。
絶縁膜16(膜厚がたとえば100nm)と、反応防止
膜17(モリブデンシリサイドやタングステンシリサイ
ドなどからなり、膜厚がたとえば10nm以上50nm
以下程度)と、ゲート電極18(モリブデンやタングス
テンなどからなり、膜厚がたとえば300nm)とを順
に積層する。ゲート絶縁膜16は、たとえばCVD法に
よって形成できる。この場合、TEOS(テトラエトキ
シシラン、tetraethoxysilane:Si
(OC2H5)4)を用いたプラズマCVD法を用いるこ
とができる。なお、N2O−シラン系統のプラズマCV
D法、シラン系ガスによる減圧CVD法、または常圧C
VD法を用いてもよい。反応防止膜17およびゲート電
極18は、CVD法によってシリサイド薄膜等を形成
し、スパッタリング法によって金属薄膜を形成した後、
フォトリソ工程およびエッチング工程によって不要な部
分を除去することによって形成できる。このときのエッ
チング工程には、薬液によるウエットエッチングやプラ
ズマによるドライエッチングを用いることができる。
リコン薄膜22の一部にリンイオンをドーピングするこ
とによって、ソース領域14、ドレイン領域15および
チャネル領域13を形成する。リンイオンのドーピング
は、たとえば、PH3をプラズマ化し、種々のイオン化
を行い、イオンを数10kV〜100kVの範囲の条件
で電気加速することによって行うことができる。このと
き、イオン種の質量分離をしないイオンドーピング装置
を用いる。イオンドーピングによって、ゲート電極18
が形成されていない部分のポリシリコン薄膜22には、
リンイオンを主体とするイオンが注入される。さらに、
イオン注入の後、窒素ガス雰囲気下、500℃〜600
℃の温度で約2時間の熱処理を行うことによって、ドー
パントを活性化するとともに、イオン注入によるポリシ
リコン薄膜の損傷を回復させる。このようにして、ポリ
シリコンからなるチャネル領域13と、チャネル領域1
3を挟むように配置されたn型ポリシリコンからなるソ
ース領域14およびドレイン領域15とが形成される。
縁膜19(膜厚がたとえば400nm)を、たとえばC
VD法によって形成する。
縁膜19等に電極取り出し用のスルーホールを形成した
後、ソース電極14a、ドレイン電極15a、および画
素電極膜20を形成する。スルーホールは、フォトリソ
工程およびエッチング工程によって形成できる。また、
ソース電極14a、ドレイン電極15aおよび画素電極
膜20は、それぞれスパッタリング法によって金属膜を
形成した後、フォトリソ工程およびエッチング工程によ
って不要な部分を除去することによって、形成できる。
このようにして、n−チャネルのポリシリコンTFTが
製造できる。
をCVD法によって形成する場合を示したが、その他の
薄膜形成法、たとえばスパッタリング法などを用いても
よい。また、非晶質シリコン薄膜を成膜し、さらにモリ
ブデン等のゲート電極を成膜したのちに、高温処理する
ことによってシリサイド膜を形成する方法も有効であ
る。
要な場合は、リンドープの後、フォトリソグラフィ等に
よって形成したレジストによるマスキングを行い、続い
て水素化ホウ素(B2H6)ガスなどのドーパントのイオ
ンドープを行えばよい。このときn−チャネル部はレジ
スト等で覆われているため、ホウ素等がイオンドープさ
れるのを防止できる。
いて、バイアス温度ストレス試験を行ったときの、ドレ
イン電流−ゲート電圧特性の測定結果を図3に示す。測
定は、ゲート電圧Vg=30V、ドレイン電圧Vd=0
V、ソース電圧Vs=0V、150℃(雰囲気温度)の
条件で行い、初期、10分印加後および30分印加後の
それぞれについて、ゲート電圧に対するドレイン電流I
dの変化(Vd=5V)を測定した。なお、図3に示し
た結果は、反応防止膜17としてタングステンシリサイ
ドを用い、ゲート電極18としてモリブデン−タングス
テン合金を用いたポリシリコンTFT10の測定結果で
ある。
FT(図6参照)とは異なり、本発明のポリシリコンT
FT10では、ストレス前後でほとんど変化がないこと
がわかった。
リコンTFT10では、ドーパントをドーピングした後
に500℃以上の温度で熱処理することによって、ドー
パントが電気的に十分活性化されており、かつポリシリ
コンの結晶性が十分なポリシリコンTFT、すなわち特
性が良好なポリシリコンTFTが得られる。
種の質量分離を行っていないイオンドーピング装置を用
いて製造できるため、低コストに大量生産できるポリシ
リコンTFTが得られる。
防止膜10を備えているため、ゲート電極18が反応に
よって変質することを防止でき、信頼性が高いポリシリ
コンTFTが得られる。
液晶表示装置について、一例を説明する。
明したポリシリコンTFT10を含む。ポリシリコンT
FT10は、スイッチング素子および駆動回路素子から
選ばれる少なくとも一つの素子として用いられる。
によって製造される。すなわち、実施形態2の液晶表示
装置は、ガラス基板上にポリシリコンTFTを形成した
後、対向カラーフィルターとの貼り合わせ、液晶の詰め
込み、偏向板貼り付け、実装電極取りだし工程などを経
て製造される。
のポリシリコンTFTを用いているため、特性および信
頼性が高く、低コストで製造することができる。
て説明したが、本発明は、上記実施の形態に限定されず
本発明の技術的思想に基づき他の実施形態に適用するこ
とができる。
リコン薄膜トランジスタは一例であり、ゲート絶縁膜と
ゲート電極との間に反応防止膜を備えるポリシリコン薄
膜トランジスタであれば、他の構成は任意に変更でき
る。たとえば、上記実施形態では、ガラス基板側からチ
ャネル領域、ゲート絶縁膜、反応防止膜およびゲート電
極が形成されているポリシリコン薄膜トランジスタを示
したが、ガラス基板側からゲート電極、反応防止膜、ゲ
ート絶縁膜およびチャネル領域が形成されている場合で
もよい。
コンTFTは、ゲート絶縁膜とゲート電極との間に反応
防止膜を備えるため、ドーパント活性化のために500
℃以上の高温でアニールをしても、ゲート電極がゲート
絶縁膜中の元素と反応することを防止できる。したがっ
て、本発明のポリシリコンTFTによれば、ポリシリコ
ンTFTの特性のばらつきを小さくできる。さらに、こ
のポリシリコンTFTを液晶表示装置に用いる場合に
は、回路構成に組みやすく且つ設計しやすくなるため、
周辺回路組み込みが容易になる。そのため、組み込み回
路面積が少ない狭額縁液晶表示装置が得られる。また、
表示画面内のポリシリコンTFTの特性ばらつきが少な
いため、表示ムラ等の少ない高表示品質の液晶表示装置
が得られる。
ば、信頼性に優れ安定した品質のポリシリコンTFTが
得られ、このポリシリコンTFTを用いることによっ
て、信頼性に優れ安定した品質の液晶表示装置が得られ
る。
安価なドーピング装置を用いることができ、また、大面
積のガラス基板を用いることができるため、低コストに
大量に生産することができる。したがって、本発明のポ
リシリコンTFTを用いた液晶表示装置は、低コストに
大量生産することができる。
いて一例を示す断面図である。
いて製造方法の一例を示す工程図である。
いてバイアス温度ストレス試験の測定結果の一例を示す
グラフである。
て一例を示す断面図である。
て製造方法の一例を示す工程図である。
てバイアス温度ストレス試験の測定結果の一例を示すグ
ラフである。
Claims (6)
- 【請求項1】 ガラス基板と、チャネル領域として機能
するポリシリコン薄膜と、ゲート電極と、前記ポリシリ
コン薄膜と前記ゲート電極との間に配置されたゲート絶
縁膜とを備えるポリシリコン薄膜トランジスタであっ
て、 前記ゲート電極と前記ゲート絶縁膜との間に、前記ゲー
ト電極が前記ゲート絶縁膜中の元素と反応することを防
止する反応防止膜を備え、 前記ポリシリコン薄膜と前記ゲート絶縁膜と前記反応防
止膜と前記ゲート電極とが前記ガラス基板側からこの順
序で配置されており、 前記ゲート絶縁膜がSiO 2 からなり、 前記反応防止膜の膜厚が10nm以上50nm以下であ
る ことを特徴とするポリシリコン薄膜トランジスタ。 - 【請求項2】 前記反応防止膜が、シリサイド膜からな
る請求項1に記載のポリシリコン薄膜トランジスタ。 - 【請求項3】 前記ゲート電極が、モリブデンおよびタ
ングステンから選ばれる少なくとも一つを含む金属から
なり、 前記シリサイド膜が、モリブデンおよびタングステンか
ら選ばれる少なくとも一つを含むシリサイドからなる請
求項2に記載のポリシリコン薄膜トランジスタ。 - 【請求項4】 前記ポリシリコン薄膜が、非晶質シリコ
ン膜に光照射することによって形成されたポリシリコン
からなる請求項1から3までのいずれかに記載のポリシ
リコン薄膜トランジスタ。 - 【請求項5】 ガラス基板上にポリシリコン薄膜を形成
する工程と、 前記ポリシリコン薄膜上に、SiO 2 からなるゲート絶
縁膜と反応防止膜とゲート電極とを順に積層する工程
と、 次いで、前記ポリシリコン薄膜の一部にイオン種の質量
分離をしないイオンドーピング装置を用いてリンイオン
をドーピングすることによってソース領域とドレイン領
域とを形成したのち、500℃〜600℃の温度で熱処
理を行うことによってドーパントを活性化する工程とを
含み、 前記反応防止膜がシリサイドからなり膜厚が10nm以
上50nm以下である ことを特徴とするポリシリコン薄
膜トランジスタの製造方法。 - 【請求項6】 ポリシリコン薄膜トランジスタを備える
液晶表示装置であって、 前記ポリシリコン薄膜トランジスタが、スイッチング素
子および回路駆動素子から選ばれる少なくとも一つの素
子であり、かつ、請求項1から4までのいずれかに記載
のポリシリコン薄膜トランジスタであることを特徴とす
る液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25010599A JP3323838B2 (ja) | 1999-09-03 | 1999-09-03 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25010599A JP3323838B2 (ja) | 1999-09-03 | 1999-09-03 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077367A JP2001077367A (ja) | 2001-03-23 |
JP3323838B2 true JP3323838B2 (ja) | 2002-09-09 |
Family
ID=17202902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25010599A Expired - Fee Related JP3323838B2 (ja) | 1999-09-03 | 1999-09-03 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3323838B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8673697B2 (en) | 2008-01-18 | 2014-03-18 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
-
1999
- 1999-09-03 JP JP25010599A patent/JP3323838B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8673697B2 (en) | 2008-01-18 | 2014-03-18 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
Also Published As
Publication number | Publication date |
---|---|
JP2001077367A (ja) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6368904B1 (en) | Semiconductor device and method of manufacturing the same | |
US7592628B2 (en) | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions | |
JPH11112004A (ja) | 薄膜トランジスタの製造方法 | |
US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
KR100676330B1 (ko) | 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법 | |
JPH09266316A (ja) | 半導体素子 | |
JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
US7786480B2 (en) | System for displaying images including thin film transistor device and method for fabricating the same | |
JP3323838B2 (ja) | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 | |
KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
JP2001345448A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JP4489201B2 (ja) | 半導体装置の作製方法 | |
JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR20030025611A (ko) | Ldd구조의 cmos 다결정 실리콘 박막트랜지스터의제조방법 | |
JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH07115205A (ja) | 多結晶SiTFTの製造方法 | |
US8754418B2 (en) | Semiconductor device, and method for producing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3323838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140628 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |