JP3323838B2 - ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 - Google Patents
ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置Info
- Publication number
- JP3323838B2 JP3323838B2 JP25010599A JP25010599A JP3323838B2 JP 3323838 B2 JP3323838 B2 JP 3323838B2 JP 25010599 A JP25010599 A JP 25010599A JP 25010599 A JP25010599 A JP 25010599A JP 3323838 B2 JP3323838 B2 JP 3323838B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- polysilicon thin
- polysilicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ポリシリコン薄膜
トランジスタおよびこれを用いた液晶表示装置に関す
る。
トランジスタおよびこれを用いた液晶表示装置に関す
る。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型かつ軽量で
低消費電力という特徴で、地球環境にやさしいディスプ
レイとして、ＯＡ用、ＡＶ用に限らずあらゆる分野で使
用されてきている。特に、薄膜トランジスタを用いた液
晶表示装置は、階調表示に優れるとともに応答速度が速
いため、動画対応カラーディスプレイとしてＣＲＴに迫
る性能を実現している。
低消費電力という特徴で、地球環境にやさしいディスプ
レイとして、ＯＡ用、ＡＶ用に限らずあらゆる分野で使
用されてきている。特に、薄膜トランジスタを用いた液
晶表示装置は、階調表示に優れるとともに応答速度が速
いため、動画対応カラーディスプレイとしてＣＲＴに迫
る性能を実現している。
【０００３】さらに、薄膜トランジスタを画像表示部へ
スイッチングマトリックス配列した従来の液晶表示装置
から、周辺駆動回路にも薄膜トランジスタを用いる、す
なわち周辺回路を同じガラス基板上に一体化する液晶表
示装置が開発されている。しかしながら、駆動回路を構
成する薄膜トランジスタに要求される性能は、画素表示
部のスイッチング素子として従来から用いられている通
常の非晶質シリコントランジスタの性能では不充分であ
り、少なくともポリシリコン（多結晶シリコン）以上の
性能が必要である。
スイッチングマトリックス配列した従来の液晶表示装置
から、周辺駆動回路にも薄膜トランジスタを用いる、す
なわち周辺回路を同じガラス基板上に一体化する液晶表
示装置が開発されている。しかしながら、駆動回路を構
成する薄膜トランジスタに要求される性能は、画素表示
部のスイッチング素子として従来から用いられている通
常の非晶質シリコントランジスタの性能では不充分であ
り、少なくともポリシリコン（多結晶シリコン）以上の
性能が必要である。
【０００４】従来、ポリシリコンを得るには９００℃以
上の高温が必要とされ、基板には耐熱性のある石英が使
用されていたが、低コスト化、大画面化を図るために
は、基板に石英ではない通常のガラスを使用することが
求められる。基板に通常のガラスを用いる場合には、通
常のガラスでも耐熱可能な低温（６００℃程度以下）で
ポリシリコンを製造する必要がある。
上の高温が必要とされ、基板には耐熱性のある石英が使
用されていたが、低コスト化、大画面化を図るために
は、基板に石英ではない通常のガラスを使用することが
求められる。基板に通常のガラスを用いる場合には、通
常のガラスでも耐熱可能な低温（６００℃程度以下）で
ポリシリコンを製造する必要がある。
【０００５】以下に、従来のポリシリコン薄膜トランジ
スタおよびその製造方法について説明する。
スタおよびその製造方法について説明する。
【０００６】図４に示すように、従来のポリシリコン薄
膜トランジスタは、ガラス基板１と、ガラス基板１上に
積層された絶縁膜２（ハッチングは省略する）と、ポリ
シリコンからなるチャネル領域３と、ｎ型ポリシリコン
からなるソース領域４およびドレイン領域５と、ソース
電極４ａと、ドレイン電極５ａと、ゲート絶縁膜６と、
ゲート電極７と、層間絶縁膜８と、画素電極膜９とを備
える。
膜トランジスタは、ガラス基板１と、ガラス基板１上に
積層された絶縁膜２（ハッチングは省略する）と、ポリ
シリコンからなるチャネル領域３と、ｎ型ポリシリコン
からなるソース領域４およびドレイン領域５と、ソース
電極４ａと、ドレイン電極５ａと、ゲート絶縁膜６と、
ゲート電極７と、層間絶縁膜８と、画素電極膜９とを備
える。
【０００７】次に、図５を参照して、上記従来のポリシ
リコン薄膜トランジスタの製造方法について説明する。
まず、図５（ａ）に示すように、ガラス基板１上に、た
とえば、ＳｉＯ2またはＳｉＮからなる絶縁膜２を形成
し、さらにこの絶縁膜２上にポリシリコン薄膜３ａを形
成する。ポリシリコン薄膜３ａは、絶縁膜２上に非晶質
シリコン薄膜を形成した後、エキシマーレーザ等でアニ
ールすることによって非晶質シリコン薄膜を多結晶化し
て得られる。その後、図５（ｂ）に示すように、フォト
リソ工程およびエッチング工程によって不要な部分のポ
リシリコン薄膜３ａを除去する。その後、図５（ｃ）に
示すように、ポリシリコン薄膜３ａ上に、ゲート絶縁膜
６（たとえば、ＳｉＯ2）と、ゲート電極７（たとえ
ば、モリブデン−タングステン等の金属あるいは合金）
とを順に形成する。
リコン薄膜トランジスタの製造方法について説明する。
まず、図５（ａ）に示すように、ガラス基板１上に、た
とえば、ＳｉＯ2またはＳｉＮからなる絶縁膜２を形成
し、さらにこの絶縁膜２上にポリシリコン薄膜３ａを形
成する。ポリシリコン薄膜３ａは、絶縁膜２上に非晶質
シリコン薄膜を形成した後、エキシマーレーザ等でアニ
ールすることによって非晶質シリコン薄膜を多結晶化し
て得られる。その後、図５（ｂ）に示すように、フォト
リソ工程およびエッチング工程によって不要な部分のポ
リシリコン薄膜３ａを除去する。その後、図５（ｃ）に
示すように、ポリシリコン薄膜３ａ上に、ゲート絶縁膜
６（たとえば、ＳｉＯ2）と、ゲート電極７（たとえ
ば、モリブデン−タングステン等の金属あるいは合金）
とを順に形成する。
【０００８】次いで、イオンドーピング法により、水素
化リン（ＰＨ3）ガスをプラズマまたはアーク放電等で
イオン化し、高電圧イオン加速することによって、ポリ
シリコン薄膜３ａのうちゲート電極７が形成されていな
い部分にドーピングする。そして、通常は、４００℃〜
６００℃の温度でアニールし、ポリシリコン中のリンを
電気的に活性化する。これによって、図５（ｄ）に示す
ように、チャネル領域３と、このチャネル領域３を挟む
ように配置されたｎ型ポリシリコンからなるソース領域
４およびドレイン領域５が形成される。その後、層間絶
縁膜８、ソース電極４ａ、ドレイン電極５ａおよび画素
電極膜９を形成する。このようにして、ｎ−チャネル薄
膜トランジスタが製造される。
化リン（ＰＨ3）ガスをプラズマまたはアーク放電等で
イオン化し、高電圧イオン加速することによって、ポリ
シリコン薄膜３ａのうちゲート電極７が形成されていな
い部分にドーピングする。そして、通常は、４００℃〜
６００℃の温度でアニールし、ポリシリコン中のリンを
電気的に活性化する。これによって、図５（ｄ）に示す
ように、チャネル領域３と、このチャネル領域３を挟む
ように配置されたｎ型ポリシリコンからなるソース領域
４およびドレイン領域５が形成される。その後、層間絶
縁膜８、ソース電極４ａ、ドレイン電極５ａおよび画素
電極膜９を形成する。このようにして、ｎ−チャネル薄
膜トランジスタが製造される。
【０００９】上記従来の製造方法において、素子特性を
安定化するためには、ドーピングされたイオンを電気的
に十分活性化するとともに、ポリシリコン薄膜へのイオ
ン注入によって生じた結晶性の損傷を十分に回復させる
必要がある。このため、リン等のイオンドーピングを行
ったあとに、できるだけ高い温度（５００℃以上）でア
ニールすることが必要となる。
安定化するためには、ドーピングされたイオンを電気的
に十分活性化するとともに、ポリシリコン薄膜へのイオ
ン注入によって生じた結晶性の損傷を十分に回復させる
必要がある。このため、リン等のイオンドーピングを行
ったあとに、できるだけ高い温度（５００℃以上）でア
ニールすることが必要となる。
【００１０】また、上記製造方法では、リンやホウ素な
どの不純物をドーピングする際にイオン注入装置を用い
るが、大画面液晶表示装置を製造するため、また、低コ
ストで液晶表示装置を製造するためには、イオン種の質
量分離をしないでイオン注入を行うイオン注入装置を用
いる必要がある。この理由は、質量分離をしてイオン注
入を行うイオン注入装置は、小面積用のものしかないこ
とに加え、きわめて処理能力が低く、さらに高価である
という問題があるためである。このため、従来から、イ
オンドーピングには、イオン種の質量分離をしていない
イオン（多種のイオンが混在したイオン）をドープする
イオンドーピング装置が用いられており、イオンドーピ
ングの際に、ドーパント以外の不純物がポリシリコン薄
膜３ａに注入されている。
どの不純物をドーピングする際にイオン注入装置を用い
るが、大画面液晶表示装置を製造するため、また、低コ
ストで液晶表示装置を製造するためには、イオン種の質
量分離をしないでイオン注入を行うイオン注入装置を用
いる必要がある。この理由は、質量分離をしてイオン注
入を行うイオン注入装置は、小面積用のものしかないこ
とに加え、きわめて処理能力が低く、さらに高価である
という問題があるためである。このため、従来から、イ
オンドーピングには、イオン種の質量分離をしていない
イオン（多種のイオンが混在したイオン）をドープする
イオンドーピング装置が用いられており、イオンドーピ
ングの際に、ドーパント以外の不純物がポリシリコン薄
膜３ａに注入されている。
【００１１】
【発明が解決しようとする課題】しかしながら、イオン
ドーピングをした後に５００℃以上の温度でアニールを
行う上記従来のポリシリコン薄膜トランジスタでは、ゲ
ートバイアス温度ストレス印加によって、ドレイン電流
−ゲート電圧特性が時間とともに負電圧側にシフトして
いくという問題があった。上記従来のポリシリコン薄膜
トランジスタについて、ゲートバイアス電圧ストレス印
加時のドレイン電流−ゲート電圧特性の変化を図６に示
す。
ドーピングをした後に５００℃以上の温度でアニールを
行う上記従来のポリシリコン薄膜トランジスタでは、ゲ
ートバイアス温度ストレス印加によって、ドレイン電流
−ゲート電圧特性が時間とともに負電圧側にシフトして
いくという問題があった。上記従来のポリシリコン薄膜
トランジスタについて、ゲートバイアス電圧ストレス印
加時のドレイン電流−ゲート電圧特性の変化を図６に示
す。
【００１２】図６のような経時変化の理由は、現在のと
ころ明確ではないが、次のように推測される。
ころ明確ではないが、次のように推測される。
【００１３】すなわち、上記イオンドープ時には、質量
分離されていないイオンを用いるため、リンイオンのみ
ならず、水素イオン、あるいは水素とリンとの化合物の
イオンなどもドープされる。また水素のような軽い原子
のイオンは、同じ加速エネルギーでは高速になり、ゲー
ト電極７、ゲート絶縁膜６、およびポリシリコン薄膜３
ａにいたるまで注入されることになる。
分離されていないイオンを用いるため、リンイオンのみ
ならず、水素イオン、あるいは水素とリンとの化合物の
イオンなどもドープされる。また水素のような軽い原子
のイオンは、同じ加速エネルギーでは高速になり、ゲー
ト電極７、ゲート絶縁膜６、およびポリシリコン薄膜３
ａにいたるまで注入されることになる。
【００１４】ところで、このような水素イオンが存在
し、またゲート絶縁膜６として酸化ケイ素のような酸化
物ゲート絶縁膜が用いられる場合、あるいはゲート絶縁
膜６に過剰な水分が含まれている場合には、高温（５０
０℃以上）でアニール処理されると、ゲート電極７とゲ
ート絶縁膜６との間で複雑な酸化還元反応が発生し、こ
れらの界面付近に不安定なイオン性物質が発生する場合
があるといわれている。
し、またゲート絶縁膜６として酸化ケイ素のような酸化
物ゲート絶縁膜が用いられる場合、あるいはゲート絶縁
膜６に過剰な水分が含まれている場合には、高温（５０
０℃以上）でアニール処理されると、ゲート電極７とゲ
ート絶縁膜６との間で複雑な酸化還元反応が発生し、こ
れらの界面付近に不安定なイオン性物質が発生する場合
があるといわれている。
【００１５】特に、モリブデンあるいはタングステンの
ように多種にわたる酸化状態（−１価から６価まで）を
とる金属をゲート電極７に用いた場合には、ゲート電極
７とゲート絶縁膜６との界面に不安定なイオン性物質が
発生しやすいと考えられる。
ように多種にわたる酸化状態（−１価から６価まで）を
とる金属をゲート電極７に用いた場合には、ゲート電極
７とゲート絶縁膜６との界面に不安定なイオン性物質が
発生しやすいと考えられる。
【００１６】そして、ゲート電極７とゲート絶縁膜６と
の界面付近がこのような状態の場合に薄膜トランジスタ
を高温動作（たとえば１５０℃でゲート電極にプラス電
圧を印加）し続けた場合、水素イオンがゲート電圧によ
ってチャネル領域３であるポリシリコン側に移動し、ポ
リシリコンに対しては、ゲート電圧以上にプラス電圧が
重畳された状態になると考えられる。その結果、ドレイ
ン電流−ゲート電圧特性が、図６のようにマイナス方向
にシフトすることが考えられる。
の界面付近がこのような状態の場合に薄膜トランジスタ
を高温動作（たとえば１５０℃でゲート電極にプラス電
圧を印加）し続けた場合、水素イオンがゲート電圧によ
ってチャネル領域３であるポリシリコン側に移動し、ポ
リシリコンに対しては、ゲート電圧以上にプラス電圧が
重畳された状態になると考えられる。その結果、ドレイ
ン電流−ゲート電圧特性が、図６のようにマイナス方向
にシフトすることが考えられる。
【００１７】ところで、上記課題に対しては、ゲート電
極（金属）材料として、他の材料、たとえば、アルミニ
ウム、タンタルまたはクロムなどを選択することが考え
られる。しかしながら、アルミニウムの場合は、５００
℃以上の熱処理には耐えられないという問題があり採用
できない場合がある。また、ゲート電極が電気回路形成
の配線にも使用されることを考えると、タンタルおよび
クロムは電気抵抗値が高すぎて使用しにくい。
極（金属）材料として、他の材料、たとえば、アルミニ
ウム、タンタルまたはクロムなどを選択することが考え
られる。しかしながら、アルミニウムの場合は、５００
℃以上の熱処理には耐えられないという問題があり採用
できない場合がある。また、ゲート電極が電気回路形成
の配線にも使用されることを考えると、タンタルおよび
クロムは電気抵抗値が高すぎて使用しにくい。
【００１８】上記問題を解決するため、本発明は、素子
特性が安定しており、低コストに大量生産ができるポリ
シリコン薄膜トランジスタおよびこれを用いた液晶表示
装置を提供することを目的とする。
特性が安定しており、低コストに大量生産ができるポリ
シリコン薄膜トランジスタおよびこれを用いた液晶表示
装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１のポリシリコン薄膜トランジスタは、
ガラス基板と、チャネル領域として機能するポリシリコ
ン薄膜と、ゲート電極と、前記ポリシリコン薄膜と前記
ゲート電極との間に配置されたゲート絶縁膜とを備える
ポリシリコン薄膜トランジスタであって、前記ゲート電
極と前記ゲート絶縁膜との間に、前記ゲート電極が前記
ゲート絶縁膜中の元素と反応することを防止する反応防
止膜を備え、前記ポリシリコン薄膜と前記ゲート絶縁膜
と前記反応防止膜と前記ゲート電極とが前記ガラス基板
側からこの順序で配置されており、前記ゲート絶縁膜が
ＳｉＯ 2 からなり、前記反応防止膜の膜厚が１０ｎｍ以
上５０ｎｍ以下であることを特徴とする。上記第１のポ
リシリコン薄膜トランジスタによれば、ゲート絶縁膜中
の元素とゲート電極とが反応することを防止できるた
め、特性および信頼性が高いポリシリコン薄膜薄膜トラ
ンジスタが得られる。また、上記第１のポリシリコン薄
膜薄膜トランジスタは、イオン種の質量分離を行わない
イオンドーピング装置を用いて製造できるため、低コス
トに大量生産することができる。
め、本発明の第１のポリシリコン薄膜トランジスタは、
ガラス基板と、チャネル領域として機能するポリシリコ
ン薄膜と、ゲート電極と、前記ポリシリコン薄膜と前記
ゲート電極との間に配置されたゲート絶縁膜とを備える
ポリシリコン薄膜トランジスタであって、前記ゲート電
極と前記ゲート絶縁膜との間に、前記ゲート電極が前記
ゲート絶縁膜中の元素と反応することを防止する反応防
止膜を備え、前記ポリシリコン薄膜と前記ゲート絶縁膜
と前記反応防止膜と前記ゲート電極とが前記ガラス基板
側からこの順序で配置されており、前記ゲート絶縁膜が
ＳｉＯ 2 からなり、前記反応防止膜の膜厚が１０ｎｍ以
上５０ｎｍ以下であることを特徴とする。上記第１のポ
リシリコン薄膜トランジスタによれば、ゲート絶縁膜中
の元素とゲート電極とが反応することを防止できるた
め、特性および信頼性が高いポリシリコン薄膜薄膜トラ
ンジスタが得られる。また、上記第１のポリシリコン薄
膜薄膜トランジスタは、イオン種の質量分離を行わない
イオンドーピング装置を用いて製造できるため、低コス
トに大量生産することができる。
【００２０】上記第１のポリシリコン薄膜トランジスタ
では、前記反応防止膜が、シリサイド膜からなることが
好ましい。上記構成によって、特性および信頼性が特に
高いポリシリコン薄膜トランジスタが得られる。
では、前記反応防止膜が、シリサイド膜からなることが
好ましい。上記構成によって、特性および信頼性が特に
高いポリシリコン薄膜トランジスタが得られる。
【００２１】
【００２２】上記第１および第２のポリシリコン薄膜ト
ランジスタでは、前記ゲート電極が、モリブデンおよび
タングステンから選ばれる少なくとも一つを含む金属か
らなり、前記シリサイド膜が、モリブデンおよびタング
ステンから選ばれる少なくとも一つを含むシリサイドか
らなることが好ましい。上記構成によって、低抵抗の電
極を備え、特性が高い（製造過程において高温でアニー
ルしてドーパントを活性化できる）ポリシリコン薄膜ト
ランジスタが得られる。
ランジスタでは、前記ゲート電極が、モリブデンおよび
タングステンから選ばれる少なくとも一つを含む金属か
らなり、前記シリサイド膜が、モリブデンおよびタング
ステンから選ばれる少なくとも一つを含むシリサイドか
らなることが好ましい。上記構成によって、低抵抗の電
極を備え、特性が高い（製造過程において高温でアニー
ルしてドーパントを活性化できる）ポリシリコン薄膜ト
ランジスタが得られる。
【００２３】また、上記第１および第２のポリシリコン
薄膜トランジスタでは、前記ポリシリコン薄膜が、非晶
質シリコン膜に光照射することによって形成されたポリ
シリコンからなることが好ましい。
薄膜トランジスタでは、前記ポリシリコン薄膜が、非晶
質シリコン膜に光照射することによって形成されたポリ
シリコンからなることが好ましい。
【００２４】本発明のポリシリコン薄膜トランジスタの
製造方法は、ガラス基板上にポリシリコン薄膜を形成す
る工程と、前記ポリシリコン薄膜上に、ＳｉＯ 2 からな
るゲート絶縁膜と反応防止膜とゲート電極とを順に積層
する工程と、次いで、前記ポリシリコン薄膜の一部にイ
オン種の質量分離をしないイオンドーピング装置を用い
てリンイオンをドーピングすることによってソース領域
とドレイン領域とを形成したのち、５００℃〜６００℃
の温度で熱処理を行うことによってドーパントを活性化
する工程とを含み、前記反応防止膜がシリサイドからな
り膜厚が１０ｎｍ以上５０ｎｍ以下であることを特徴と
する。本発明の液晶表示装置は、ポリシリコン薄膜トラ
ンジスタを備える液晶表示装置であって、前記ポリシリ
コン薄膜トランジスタが、スイッチング素子および回路
駆動素子から選ばれる少なくとも一つの素子であり、か
つ、上記第１のポリシリコン薄膜トランジスタであるこ
とを特徴とする。
製造方法は、ガラス基板上にポリシリコン薄膜を形成す
る工程と、前記ポリシリコン薄膜上に、ＳｉＯ 2 からな
るゲート絶縁膜と反応防止膜とゲート電極とを順に積層
する工程と、次いで、前記ポリシリコン薄膜の一部にイ
オン種の質量分離をしないイオンドーピング装置を用い
てリンイオンをドーピングすることによってソース領域
とドレイン領域とを形成したのち、５００℃〜６００℃
の温度で熱処理を行うことによってドーパントを活性化
する工程とを含み、前記反応防止膜がシリサイドからな
り膜厚が１０ｎｍ以上５０ｎｍ以下であることを特徴と
する。本発明の液晶表示装置は、ポリシリコン薄膜トラ
ンジスタを備える液晶表示装置であって、前記ポリシリ
コン薄膜トランジスタが、スイッチング素子および回路
駆動素子から選ばれる少なくとも一つの素子であり、か
つ、上記第１のポリシリコン薄膜トランジスタであるこ
とを特徴とする。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２６】（実施形態１）実施形態１では、本発明の
ポリシリコン薄膜トランジスタの一例について説明す
る。
ポリシリコン薄膜トランジスタの一例について説明す
る。
【００２７】実施形態１のポリシリコン薄膜トランジス
タ（以下、ポリシリコンＴＦＴという場合がある）１０
の断面図を、図１に示す。
タ（以下、ポリシリコンＴＦＴという場合がある）１０
の断面図を、図１に示す。
【００２８】図１を参照して、ポリシリコンＴＦＴ１０
は、ガラス基板１１と、絶縁膜１２（ハッチングは省略
する）と、チャネル領域１３と、ソース領域１４と、ソ
ース電極１４ａと、ドレイン領域１５と、ドレイン電極
１５ａと、ゲート絶縁膜１６と、反応防止膜１７と、ゲ
ート電極１８と、層間絶縁膜１９と、画素電極膜２０と
を備える。ここで、チャネル領域１３、ゲート絶縁膜１
６、反応防止膜１７およびゲート電極１８は、この順序
で絶縁膜１２上に積層されている。すなわち、ゲート絶
縁膜１６は、チャネル領域１３とゲート電極１８との間
に配置されており、反応防止膜１７は、ゲート絶縁膜１
６とゲート電極１８との間に配置されている。
は、ガラス基板１１と、絶縁膜１２（ハッチングは省略
する）と、チャネル領域１３と、ソース領域１４と、ソ
ース電極１４ａと、ドレイン領域１５と、ドレイン電極
１５ａと、ゲート絶縁膜１６と、反応防止膜１７と、ゲ
ート電極１８と、層間絶縁膜１９と、画素電極膜２０と
を備える。ここで、チャネル領域１３、ゲート絶縁膜１
６、反応防止膜１７およびゲート電極１８は、この順序
で絶縁膜１２上に積層されている。すなわち、ゲート絶
縁膜１６は、チャネル領域１３とゲート電極１８との間
に配置されており、反応防止膜１７は、ゲート絶縁膜１
６とゲート電極１８との間に配置されている。
【００２９】ガラス基板１１としては、たとえば、無ア
ルカリガラス基板１７３７（コーニング社製）が用いら
れる。
ルカリガラス基板１７３７（コーニング社製）が用いら
れる。
【００３０】絶縁膜１２は、ガラス基板１１上に形成さ
れている。絶縁膜１２としては、たとえばＳｉＯ2が用
いられる。
れている。絶縁膜１２としては、たとえばＳｉＯ2が用
いられる。
【００３１】チャネル領域１３は、絶縁膜１２上の一部
に形成されている。チャネル領域１３としては、ポリシ
リコンが用いられる。
に形成されている。チャネル領域１３としては、ポリシ
リコンが用いられる。
【００３２】ソース領域１４およびドレイン領域１５
は、チャネル領域１３を挟むように、絶縁膜１２上の一
部に形成されている。ソース領域１４およびドレイン領
域１５としては、たとえば、ｎ型またはｐ型のポリシリ
コンが用いられる。
は、チャネル領域１３を挟むように、絶縁膜１２上の一
部に形成されている。ソース領域１４およびドレイン領
域１５としては、たとえば、ｎ型またはｐ型のポリシリ
コンが用いられる。
【００３３】ソース電極１４ａおよびドレイン電極１５
ａは、それぞれ、ソース領域１４およびドレイン領域１
５に接続されるように形成されている。ソース電極１４
ａおよびドレイン電極１５ａとしては、たとえば、アル
ミニウム等の金属が用いられる。
ａは、それぞれ、ソース領域１４およびドレイン領域１
５に接続されるように形成されている。ソース電極１４
ａおよびドレイン電極１５ａとしては、たとえば、アル
ミニウム等の金属が用いられる。
【００３４】ゲート絶縁膜１６は、チャネル領域１３上
に形成されている。ゲート絶縁膜１６としては、たとえ
ばＳｉＯ2が用いられる。
に形成されている。ゲート絶縁膜１６としては、たとえ
ばＳｉＯ2が用いられる。
【００３５】反応防止膜１７は、ゲート絶縁膜１６上の
一部であって、チャネル領域１３に対応する位置に形成
されている。反応防止膜１７は、ゲート絶縁膜１６中の
元素（ゲート絶縁膜１６中のイオン、原子および分子中
の原子を含む）、特にたとえばゲート絶縁膜１６中の酸
素イオンや水素イオンとゲート電極１８とが反応するこ
とを防止する膜である。反応防止膜１７としては、たと
えば、シリサイド膜を用いることができる。シリサイド
膜としては、たとえば、モリブデンおよびタングステン
から選ばれる少なくとも一つを含むシリサイド（モリブ
デンシリサイド、タングステンシリサイド、モリブデン
−タングステンシリサイドなど）を用いることが好まし
い。また、反応防止膜１７の膜厚は、１０ｎｍ以上５０
ｎｍ以下であることが好ましい。反応防止膜１７の膜厚
を１０ｎｍ以上とすることによって、反応防止膜１７に
ピンホールなどが発生することを抑制でき、ゲート絶縁
膜１６中の元素とゲート電極１８とが反応することを十
分に防止できる。また、反応防止膜１７の膜厚を１０ｎ
ｍ以上５０ｎｍ以下とすることによって、製造工程にお
けるエッチング時において、アンダカット状態になるこ
とを防止できる。
一部であって、チャネル領域１３に対応する位置に形成
されている。反応防止膜１７は、ゲート絶縁膜１６中の
元素（ゲート絶縁膜１６中のイオン、原子および分子中
の原子を含む）、特にたとえばゲート絶縁膜１６中の酸
素イオンや水素イオンとゲート電極１８とが反応するこ
とを防止する膜である。反応防止膜１７としては、たと
えば、シリサイド膜を用いることができる。シリサイド
膜としては、たとえば、モリブデンおよびタングステン
から選ばれる少なくとも一つを含むシリサイド（モリブ
デンシリサイド、タングステンシリサイド、モリブデン
−タングステンシリサイドなど）を用いることが好まし
い。また、反応防止膜１７の膜厚は、１０ｎｍ以上５０
ｎｍ以下であることが好ましい。反応防止膜１７の膜厚
を１０ｎｍ以上とすることによって、反応防止膜１７に
ピンホールなどが発生することを抑制でき、ゲート絶縁
膜１６中の元素とゲート電極１８とが反応することを十
分に防止できる。また、反応防止膜１７の膜厚を１０ｎ
ｍ以上５０ｎｍ以下とすることによって、製造工程にお
けるエッチング時において、アンダカット状態になるこ
とを防止できる。
【００３６】ゲート電極１８は、反応防止膜１７上に形
成されている。ゲート電極１８は、金属からなる。ゲー
ト電極１８は、たとえば、モリブデンおよびタングステ
ンから選ばれる少なくとも一つを含む金属（モリブデ
ン、タングステン、モリブデン−タングステン合金な
ど）からなる。なお、ゲート電極１８の材料としては、
５００℃以上の温度で熱処理しても安定であることが好
ましく、また、電気抵抗が小さいことが好ましい。した
がって、ゲート電極１８は、モリブデンなどからなるこ
とが好ましい。
成されている。ゲート電極１８は、金属からなる。ゲー
ト電極１８は、たとえば、モリブデンおよびタングステ
ンから選ばれる少なくとも一つを含む金属（モリブデ
ン、タングステン、モリブデン−タングステン合金な
ど）からなる。なお、ゲート電極１８の材料としては、
５００℃以上の温度で熱処理しても安定であることが好
ましく、また、電気抵抗が小さいことが好ましい。した
がって、ゲート電極１８は、モリブデンなどからなるこ
とが好ましい。
【００３７】層間絶縁膜１９は、ゲート電極１８を覆う
ように形成されている。層間絶縁膜１９には、たとえば
ＳｉＯ2が用いられる。
ように形成されている。層間絶縁膜１９には、たとえば
ＳｉＯ2が用いられる。
【００３８】画素電極膜２０は、ドレイン電極１５ａに
接続するように形成されている。画素電極膜２０には、
たとえばＩＴＯが用いられる。
接続するように形成されている。画素電極膜２０には、
たとえばＩＴＯが用いられる。
【００３９】なお、チャネル領域１３、ソース領域１４
およびドレイン領域１５を形成するポリシリコン薄膜に
は、６００℃以下の基板温度で非晶質シリコン薄膜にエ
キシマレーザ光などを照射することによって形成された
ポリシリコン薄膜を用いることができる。
およびドレイン領域１５を形成するポリシリコン薄膜に
は、６００℃以下の基板温度で非晶質シリコン薄膜にエ
キシマレーザ光などを照射することによって形成された
ポリシリコン薄膜を用いることができる。
【００４０】次に、図２を参照して、ｎ−チャネルのポ
リシリコンＴＦＴ１０を製造する方法の一例について説
明する。
リシリコンＴＦＴ１０を製造する方法の一例について説
明する。
【００４１】まず、図２（ａ）に示すように、ガラス基
板１１上に絶縁膜１２（膜厚がたとえば４００ｎｍ）を
形成し、絶縁膜１２上に非晶質シリコン膜２１（膜厚が
たとえば５００ｎｍ）を形成する。絶縁膜１２および非
晶質シリコン膜２１は、たとえばＣＶＤ法によって形成
できる。
板１１上に絶縁膜１２（膜厚がたとえば４００ｎｍ）を
形成し、絶縁膜１２上に非晶質シリコン膜２１（膜厚が
たとえば５００ｎｍ）を形成する。絶縁膜１２および非
晶質シリコン膜２１は、たとえばＣＶＤ法によって形成
できる。
【００４２】その後、図２（ｂ）に示すように、エキシ
マレーザービームを照射することによって、非晶質シリ
コン膜２１を多結晶化し、ポリシリコン薄膜２２を形成
する。そして、フォトリソ工程およびエッチング工程に
よってポリシリコン薄膜２２のうち、不要な部分を除去
する。エッチング工程は、通常、フッ素系ガスによるプ
ラズマのドライエッチングによって行う。
マレーザービームを照射することによって、非晶質シリ
コン膜２１を多結晶化し、ポリシリコン薄膜２２を形成
する。そして、フォトリソ工程およびエッチング工程に
よってポリシリコン薄膜２２のうち、不要な部分を除去
する。エッチング工程は、通常、フッ素系ガスによるプ
ラズマのドライエッチングによって行う。
【００４３】その後、図２（ｃ）に示すように、ゲート
絶縁膜１６（膜厚がたとえば１００ｎｍ）と、反応防止
膜１７（モリブデンシリサイドやタングステンシリサイ
ドなどからなり、膜厚がたとえば１０ｎｍ以上５０ｎｍ
以下程度）と、ゲート電極１８（モリブデンやタングス
テンなどからなり、膜厚がたとえば３００ｎｍ）とを順
に積層する。ゲート絶縁膜１６は、たとえばＣＶＤ法に
よって形成できる。この場合、ＴＥＯＳ（テトラエトキ
シシラン、ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ：Ｓｉ
（ＯＣ2Ｈ5）4）を用いたプラズマＣＶＤ法を用いるこ
とができる。なお、Ｎ2Ｏ−シラン系統のプラズマＣＶ
Ｄ法、シラン系ガスによる減圧ＣＶＤ法、または常圧Ｃ
ＶＤ法を用いてもよい。反応防止膜１７およびゲート電
極１８は、ＣＶＤ法によってシリサイド薄膜等を形成
し、スパッタリング法によって金属薄膜を形成した後、
フォトリソ工程およびエッチング工程によって不要な部
分を除去することによって形成できる。このときのエッ
チング工程には、薬液によるウエットエッチングやプラ
ズマによるドライエッチングを用いることができる。
絶縁膜１６（膜厚がたとえば１００ｎｍ）と、反応防止
膜１７（モリブデンシリサイドやタングステンシリサイ
ドなどからなり、膜厚がたとえば１０ｎｍ以上５０ｎｍ
以下程度）と、ゲート電極１８（モリブデンやタングス
テンなどからなり、膜厚がたとえば３００ｎｍ）とを順
に積層する。ゲート絶縁膜１６は、たとえばＣＶＤ法に
よって形成できる。この場合、ＴＥＯＳ（テトラエトキ
シシラン、ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ：Ｓｉ
（ＯＣ2Ｈ5）4）を用いたプラズマＣＶＤ法を用いるこ
とができる。なお、Ｎ2Ｏ−シラン系統のプラズマＣＶ
Ｄ法、シラン系ガスによる減圧ＣＶＤ法、または常圧Ｃ
ＶＤ法を用いてもよい。反応防止膜１７およびゲート電
極１８は、ＣＶＤ法によってシリサイド薄膜等を形成
し、スパッタリング法によって金属薄膜を形成した後、
フォトリソ工程およびエッチング工程によって不要な部
分を除去することによって形成できる。このときのエッ
チング工程には、薬液によるウエットエッチングやプラ
ズマによるドライエッチングを用いることができる。
【００４４】その後、図２（ｄ）に示すように、ポリシ
リコン薄膜２２の一部にリンイオンをドーピングするこ
とによって、ソース領域１４、ドレイン領域１５および
チャネル領域１３を形成する。リンイオンのドーピング
は、たとえば、ＰＨ3をプラズマ化し、種々のイオン化
を行い、イオンを数１０ｋＶ〜１００ｋＶの範囲の条件
で電気加速することによって行うことができる。このと
き、イオン種の質量分離をしないイオンドーピング装置
を用いる。イオンドーピングによって、ゲート電極１８
が形成されていない部分のポリシリコン薄膜２２には、
リンイオンを主体とするイオンが注入される。さらに、
イオン注入の後、窒素ガス雰囲気下、５００℃〜６００
℃の温度で約２時間の熱処理を行うことによって、ドー
パントを活性化するとともに、イオン注入によるポリシ
リコン薄膜の損傷を回復させる。このようにして、ポリ
シリコンからなるチャネル領域１３と、チャネル領域１
３を挟むように配置されたｎ型ポリシリコンからなるソ
ース領域１４およびドレイン領域１５とが形成される。
リコン薄膜２２の一部にリンイオンをドーピングするこ
とによって、ソース領域１４、ドレイン領域１５および
チャネル領域１３を形成する。リンイオンのドーピング
は、たとえば、ＰＨ3をプラズマ化し、種々のイオン化
を行い、イオンを数１０ｋＶ〜１００ｋＶの範囲の条件
で電気加速することによって行うことができる。このと
き、イオン種の質量分離をしないイオンドーピング装置
を用いる。イオンドーピングによって、ゲート電極１８
が形成されていない部分のポリシリコン薄膜２２には、
リンイオンを主体とするイオンが注入される。さらに、
イオン注入の後、窒素ガス雰囲気下、５００℃〜６００
℃の温度で約２時間の熱処理を行うことによって、ドー
パントを活性化するとともに、イオン注入によるポリシ
リコン薄膜の損傷を回復させる。このようにして、ポリ
シリコンからなるチャネル領域１３と、チャネル領域１
３を挟むように配置されたｎ型ポリシリコンからなるソ
ース領域１４およびドレイン領域１５とが形成される。
【００４５】その後、図２（ｅ）に示すように、層間絶
縁膜１９（膜厚がたとえば４００ｎｍ）を、たとえばＣ
ＶＤ法によって形成する。
縁膜１９（膜厚がたとえば４００ｎｍ）を、たとえばＣ
ＶＤ法によって形成する。
【００４６】その後、図２（ｆ）に示すように、層間絶
縁膜１９等に電極取り出し用のスルーホールを形成した
後、ソース電極１４ａ、ドレイン電極１５ａ、および画
素電極膜２０を形成する。スルーホールは、フォトリソ
工程およびエッチング工程によって形成できる。また、
ソース電極１４ａ、ドレイン電極１５ａおよび画素電極
膜２０は、それぞれスパッタリング法によって金属膜を
形成した後、フォトリソ工程およびエッチング工程によ
って不要な部分を除去することによって、形成できる。
このようにして、ｎ−チャネルのポリシリコンＴＦＴが
製造できる。
縁膜１９等に電極取り出し用のスルーホールを形成した
後、ソース電極１４ａ、ドレイン電極１５ａ、および画
素電極膜２０を形成する。スルーホールは、フォトリソ
工程およびエッチング工程によって形成できる。また、
ソース電極１４ａ、ドレイン電極１５ａおよび画素電極
膜２０は、それぞれスパッタリング法によって金属膜を
形成した後、フォトリソ工程およびエッチング工程によ
って不要な部分を除去することによって、形成できる。
このようにして、ｎ−チャネルのポリシリコンＴＦＴが
製造できる。
【００４７】なお、上記製造方法では、反応防止膜１７
をＣＶＤ法によって形成する場合を示したが、その他の
薄膜形成法、たとえばスパッタリング法などを用いても
よい。また、非晶質シリコン薄膜を成膜し、さらにモリ
ブデン等のゲート電極を成膜したのちに、高温処理する
ことによってシリサイド膜を形成する方法も有効であ
る。
をＣＶＤ法によって形成する場合を示したが、その他の
薄膜形成法、たとえばスパッタリング法などを用いても
よい。また、非晶質シリコン薄膜を成膜し、さらにモリ
ブデン等のゲート電極を成膜したのちに、高温処理する
ことによってシリサイド膜を形成する方法も有効であ
る。
【００４８】また、回路構成上ｐ−チャネルＴＦＴが必
要な場合は、リンドープの後、フォトリソグラフィ等に
よって形成したレジストによるマスキングを行い、続い
て水素化ホウ素（Ｂ2Ｈ6）ガスなどのドーパントのイオ
ンドープを行えばよい。このときｎ−チャネル部はレジ
スト等で覆われているため、ホウ素等がイオンドープさ
れるのを防止できる。
要な場合は、リンドープの後、フォトリソグラフィ等に
よって形成したレジストによるマスキングを行い、続い
て水素化ホウ素（Ｂ2Ｈ6）ガスなどのドーパントのイオ
ンドープを行えばよい。このときｎ−チャネル部はレジ
スト等で覆われているため、ホウ素等がイオンドープさ
れるのを防止できる。
【００４９】実施形態１のポリシリコンＴＦＴ１０を用
いて、バイアス温度ストレス試験を行ったときの、ドレ
イン電流−ゲート電圧特性の測定結果を図３に示す。測
定は、ゲート電圧Ｖｇ＝３０Ｖ、ドレイン電圧Ｖｄ＝０
Ｖ、ソース電圧Ｖｓ＝０Ｖ、１５０℃（雰囲気温度）の
条件で行い、初期、１０分印加後および３０分印加後の
それぞれについて、ゲート電圧に対するドレイン電流Ｉ
ｄの変化（Ｖｄ＝５Ｖ）を測定した。なお、図３に示し
た結果は、反応防止膜１７としてタングステンシリサイ
ドを用い、ゲート電極１８としてモリブデン−タングス
テン合金を用いたポリシリコンＴＦＴ１０の測定結果で
ある。
いて、バイアス温度ストレス試験を行ったときの、ドレ
イン電流−ゲート電圧特性の測定結果を図３に示す。測
定は、ゲート電圧Ｖｇ＝３０Ｖ、ドレイン電圧Ｖｄ＝０
Ｖ、ソース電圧Ｖｓ＝０Ｖ、１５０℃（雰囲気温度）の
条件で行い、初期、１０分印加後および３０分印加後の
それぞれについて、ゲート電圧に対するドレイン電流Ｉ
ｄの変化（Ｖｄ＝５Ｖ）を測定した。なお、図３に示し
た結果は、反応防止膜１７としてタングステンシリサイ
ドを用い、ゲート電極１８としてモリブデン−タングス
テン合金を用いたポリシリコンＴＦＴ１０の測定結果で
ある。
【００５０】図３に示すように、従来のポリシリコンＴ
ＦＴ（図６参照）とは異なり、本発明のポリシリコンＴ
ＦＴ１０では、ストレス前後でほとんど変化がないこと
がわかった。
ＦＴ（図６参照）とは異なり、本発明のポリシリコンＴ
ＦＴ１０では、ストレス前後でほとんど変化がないこと
がわかった。
【００５１】以上説明したように、実施形態１のポリシ
リコンＴＦＴ１０では、ドーパントをドーピングした後
に５００℃以上の温度で熱処理することによって、ドー
パントが電気的に十分活性化されており、かつポリシリ
コンの結晶性が十分なポリシリコンＴＦＴ、すなわち特
性が良好なポリシリコンＴＦＴが得られる。
リコンＴＦＴ１０では、ドーパントをドーピングした後
に５００℃以上の温度で熱処理することによって、ドー
パントが電気的に十分活性化されており、かつポリシリ
コンの結晶性が十分なポリシリコンＴＦＴ、すなわち特
性が良好なポリシリコンＴＦＴが得られる。
【００５２】また、ポリシリコンＴＦＴ１０は、イオン
種の質量分離を行っていないイオンドーピング装置を用
いて製造できるため、低コストに大量生産できるポリシ
リコンＴＦＴが得られる。
種の質量分離を行っていないイオンドーピング装置を用
いて製造できるため、低コストに大量生産できるポリシ
リコンＴＦＴが得られる。
【００５３】さらに、ポリシリコンＴＦＴ１０は、反応
防止膜１０を備えているため、ゲート電極１８が反応に
よって変質することを防止でき、信頼性が高いポリシリ
コンＴＦＴが得られる。
防止膜１０を備えているため、ゲート電極１８が反応に
よって変質することを防止でき、信頼性が高いポリシリ
コンＴＦＴが得られる。
【００５４】（実施形態２）実施形態２では、本発明の
液晶表示装置について、一例を説明する。
液晶表示装置について、一例を説明する。
【００５５】本発明の液晶表示装置は、実施形態１で説
明したポリシリコンＴＦＴ１０を含む。ポリシリコンＴ
ＦＴ１０は、スイッチング素子および駆動回路素子から
選ばれる少なくとも一つの素子として用いられる。
明したポリシリコンＴＦＴ１０を含む。ポリシリコンＴ
ＦＴ１０は、スイッチング素子および駆動回路素子から
選ばれる少なくとも一つの素子として用いられる。
【００５６】実施形態２の液晶表示装置は、通常の工程
によって製造される。すなわち、実施形態２の液晶表示
装置は、ガラス基板上にポリシリコンＴＦＴを形成した
後、対向カラーフィルターとの貼り合わせ、液晶の詰め
込み、偏向板貼り付け、実装電極取りだし工程などを経
て製造される。
によって製造される。すなわち、実施形態２の液晶表示
装置は、ガラス基板上にポリシリコンＴＦＴを形成した
後、対向カラーフィルターとの貼り合わせ、液晶の詰め
込み、偏向板貼り付け、実装電極取りだし工程などを経
て製造される。
【００５７】実施形態２の液晶表示装置は、実施形態１
のポリシリコンＴＦＴを用いているため、特性および信
頼性が高く、低コストで製造することができる。
のポリシリコンＴＦＴを用いているため、特性および信
頼性が高く、低コストで製造することができる。
【００５８】以上、本発明の実施形態について例を挙げ
て説明したが、本発明は、上記実施の形態に限定されず
本発明の技術的思想に基づき他の実施形態に適用するこ
とができる。
て説明したが、本発明は、上記実施の形態に限定されず
本発明の技術的思想に基づき他の実施形態に適用するこ
とができる。
【００５９】たとえば、上記実施形態で説明したポリシ
リコン薄膜トランジスタは一例であり、ゲート絶縁膜と
ゲート電極との間に反応防止膜を備えるポリシリコン薄
膜トランジスタであれば、他の構成は任意に変更でき
る。たとえば、上記実施形態では、ガラス基板側からチ
ャネル領域、ゲート絶縁膜、反応防止膜およびゲート電
極が形成されているポリシリコン薄膜トランジスタを示
したが、ガラス基板側からゲート電極、反応防止膜、ゲ
ート絶縁膜およびチャネル領域が形成されている場合で
もよい。
リコン薄膜トランジスタは一例であり、ゲート絶縁膜と
ゲート電極との間に反応防止膜を備えるポリシリコン薄
膜トランジスタであれば、他の構成は任意に変更でき
る。たとえば、上記実施形態では、ガラス基板側からチ
ャネル領域、ゲート絶縁膜、反応防止膜およびゲート電
極が形成されているポリシリコン薄膜トランジスタを示
したが、ガラス基板側からゲート電極、反応防止膜、ゲ
ート絶縁膜およびチャネル領域が形成されている場合で
もよい。
【００６０】
【発明の効果】以上説明したように、本発明のポリシリ
コンＴＦＴは、ゲート絶縁膜とゲート電極との間に反応
防止膜を備えるため、ドーパント活性化のために５００
℃以上の高温でアニールをしても、ゲート電極がゲート
絶縁膜中の元素と反応することを防止できる。したがっ
て、本発明のポリシリコンＴＦＴによれば、ポリシリコ
ンＴＦＴの特性のばらつきを小さくできる。さらに、こ
のポリシリコンＴＦＴを液晶表示装置に用いる場合に
は、回路構成に組みやすく且つ設計しやすくなるため、
周辺回路組み込みが容易になる。そのため、組み込み回
路面積が少ない狭額縁液晶表示装置が得られる。また、
表示画面内のポリシリコンＴＦＴの特性ばらつきが少な
いため、表示ムラ等の少ない高表示品質の液晶表示装置
が得られる。
コンＴＦＴは、ゲート絶縁膜とゲート電極との間に反応
防止膜を備えるため、ドーパント活性化のために５００
℃以上の高温でアニールをしても、ゲート電極がゲート
絶縁膜中の元素と反応することを防止できる。したがっ
て、本発明のポリシリコンＴＦＴによれば、ポリシリコ
ンＴＦＴの特性のばらつきを小さくできる。さらに、こ
のポリシリコンＴＦＴを液晶表示装置に用いる場合に
は、回路構成に組みやすく且つ設計しやすくなるため、
周辺回路組み込みが容易になる。そのため、組み込み回
路面積が少ない狭額縁液晶表示装置が得られる。また、
表示画面内のポリシリコンＴＦＴの特性ばらつきが少な
いため、表示ムラ等の少ない高表示品質の液晶表示装置
が得られる。
【００６１】また、本発明のポリシリコンＴＦＴによれ
ば、信頼性に優れ安定した品質のポリシリコンＴＦＴが
得られ、このポリシリコンＴＦＴを用いることによっ
て、信頼性に優れ安定した品質の液晶表示装置が得られ
る。
ば、信頼性に優れ安定した品質のポリシリコンＴＦＴが
得られ、このポリシリコンＴＦＴを用いることによっ
て、信頼性に優れ安定した品質の液晶表示装置が得られ
る。
【００６２】さらに、本発明のポリシリコンＴＦＴは、
安価なドーピング装置を用いることができ、また、大面
積のガラス基板を用いることができるため、低コストに
大量に生産することができる。したがって、本発明のポ
リシリコンＴＦＴを用いた液晶表示装置は、低コストに
大量生産することができる。
安価なドーピング装置を用いることができ、また、大面
積のガラス基板を用いることができるため、低コストに
大量に生産することができる。したがって、本発明のポ
リシリコンＴＦＴを用いた液晶表示装置は、低コストに
大量生産することができる。
【図１】 本発明のポリシリコン薄膜トランジスタにつ
いて一例を示す断面図である。
いて一例を示す断面図である。
【図２】 本発明のポリシリコン薄膜トランジスタにつ
いて製造方法の一例を示す工程図である。
いて製造方法の一例を示す工程図である。
【図３】 本発明のポリシリコン薄膜トランジスタにつ
いてバイアス温度ストレス試験の測定結果の一例を示す
グラフである。
いてバイアス温度ストレス試験の測定結果の一例を示す
グラフである。
【図４】 従来のポリシリコン薄膜トランジスタについ
て一例を示す断面図である。
て一例を示す断面図である。
【図５】 従来のポリシリコン薄膜トランジスタについ
て製造方法の一例を示す工程図である。
て製造方法の一例を示す工程図である。
【図６】 従来のポリシリコン薄膜トランジスタについ
てバイアス温度ストレス試験の測定結果の一例を示すグ
ラフである。
てバイアス温度ストレス試験の測定結果の一例を示すグ
ラフである。
１０ ポリシリコン薄膜トランジスタ １１ ガラス基板 １２ 絶縁膜 １３ チャネル領域（ポリシリコン薄膜） １４ ソース領域 １５ ドレイン領域 １６ ゲート絶縁膜 １７ 反応防止膜 １８ ゲート電極 １９ 層間絶縁膜 ２０ 画素電極膜
フロントページの続き (56)参考文献 特開 平10−98194（ＪＰ，Ａ) 特開 昭63−140580（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 29/786 H01L 21/28 H01L 21/336 G02F 1/1368
Claims (6)
- 【請求項１】 ガラス基板と、チャネル領域として機能
するポリシリコン薄膜と、ゲート電極と、前記ポリシリ
コン薄膜と前記ゲート電極との間に配置されたゲート絶
縁膜とを備えるポリシリコン薄膜トランジスタであっ
て、 前記ゲート電極と前記ゲート絶縁膜との間に、前記ゲー
ト電極が前記ゲート絶縁膜中の元素と反応することを防
止する反応防止膜を備え、 前記ポリシリコン薄膜と前記ゲート絶縁膜と前記反応防
止膜と前記ゲート電極とが前記ガラス基板側からこの順
序で配置されており、 前記ゲート絶縁膜がＳｉＯ 2 からなり、 前記反応防止膜の膜厚が１０ｎｍ以上５０ｎｍ以下であ
る ことを特徴とするポリシリコン薄膜トランジスタ。 - 【請求項２】 前記反応防止膜が、シリサイド膜からな
る請求項１に記載のポリシリコン薄膜トランジスタ。 - 【請求項３】 前記ゲート電極が、モリブデンおよびタ
ングステンから選ばれる少なくとも一つを含む金属から
なり、 前記シリサイド膜が、モリブデンおよびタングステンか
ら選ばれる少なくとも一つを含むシリサイドからなる請
求項２に記載のポリシリコン薄膜トランジスタ。 - 【請求項４】 前記ポリシリコン薄膜が、非晶質シリコ
ン膜に光照射することによって形成されたポリシリコン
からなる請求項１から３までのいずれかに記載のポリシ
リコン薄膜トランジスタ。 - 【請求項５】 ガラス基板上にポリシリコン薄膜を形成
する工程と、 前記ポリシリコン薄膜上に、ＳｉＯ 2 からなるゲート絶
縁膜と反応防止膜とゲート電極とを順に積層する工程
と、 次いで、前記ポリシリコン薄膜の一部にイオン種の質量
分離をしないイオンドーピング装置を用いてリンイオン
をドーピングすることによってソース領域とドレイン領
域とを形成したのち、５００℃〜６００℃の温度で熱処
理を行うことによってドーパントを活性化する工程とを
含み、 前記反応防止膜がシリサイドからなり膜厚が１０ｎｍ以
上５０ｎｍ以下である ことを特徴とするポリシリコン薄
膜トランジスタの製造方法。 - 【請求項６】 ポリシリコン薄膜トランジスタを備える
液晶表示装置であって、 前記ポリシリコン薄膜トランジスタが、スイッチング素
子および回路駆動素子から選ばれる少なくとも一つの素
子であり、かつ、請求項１から４までのいずれかに記載
のポリシリコン薄膜トランジスタであることを特徴とす
る液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25010599A JP3323838B2 (ja) | 1999-09-03 | 1999-09-03 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25010599A JP3323838B2 (ja) | 1999-09-03 | 1999-09-03 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077367A JP2001077367A (ja) | 2001-03-23 |
| JP3323838B2 true JP3323838B2 (ja) | 2002-09-09 |
Family
ID=17202902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25010599A Expired - Fee Related JP3323838B2 (ja) | 1999-09-03 | 1999-09-03 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323838B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8673697B2 (en) | 2008-01-18 | 2014-03-18 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
-
1999
- 1999-09-03 JP JP25010599A patent/JP3323838B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8673697B2 (en) | 2008-01-18 | 2014-03-18 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077367A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368904B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7592628B2 (en) | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions | |
| JPH11112004A (ja) | 薄膜トランジスタの製造方法 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
| KR100676330B1 (ko) | 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법 | |
| JPH09266316A (ja) | 半導体素子 | |
| JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| US7786480B2 (en) | System for displaying images including thin film transistor device and method for fabricating the same | |
| JP3323838B2 (ja) | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 | |
| KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JP2001345448A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP4489201B2 (ja) | 半導体装置の作製方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20030025611A (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07115205A (ja) | 多結晶ＳｉＴＦＴの製造方法 | |
| US8754418B2 (en) | Semiconductor device, and method for producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3323838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140628 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |