JP3320180B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3320180B2 JP3320180B2 JP32390993A JP32390993A JP3320180B2 JP 3320180 B2 JP3320180 B2 JP 3320180B2 JP 32390993 A JP32390993 A JP 32390993A JP 32390993 A JP32390993 A JP 32390993A JP 3320180 B2 JP3320180 B2 JP 3320180B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- gas
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims description 65
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 38
- 239000000460 chlorine Substances 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 29
- 239000007790 solid phase Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 150000003839 salts Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000006303 photolysis reaction Methods 0.000 description 2
- 230000015843 photosynthesis, light reaction Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
T)の製造方法に関し、特に活性シリコン層の成膜を低
温化と、グロースレートの向上を図ったものである。
方法として、アモルファスシリコン(a−Si)を形成
し、このa−Siをレーザーまたは熱固相成長法によっ
てポリシリコン化することが試みられている。このよう
にして得られたポリシリコンの特性は、a−Siの製造
方法に大きく依存している。
i2 H6 を減圧CVD法(LPCVD法)またはプラズ
マCVD法(P−CVD法)によりa−Siを形成して
いる。このようにして得られたa−Siを使用して得ら
れたTFTの特性は、低温でa−Siを形成するほど、
また成膜の成長速度が大きい程良い特性が得られる傾向
にある。
したものについては、P−CVD法はLPCVD法より
も低温でa−Siを形成することができるものの、反応
室に存在する酸素を含むガスを活性化するため、酸素そ
の他の不純物がa−Si中に存在することになるので、
LPCVD法により得られたものより良い特性を得るの
は困難である(IEEE ELECTRON DEVI
CE LETTERSVOL.12、N0.7、JUL
Y 1991)。しかもこの文献に示されたものはa−
Siに酸化膜を形成するために高圧酸素下で酸化させて
いる。
Cl6 +Si2 H6 系の材料を使用してa−Siを製造
することが、特開昭63−66919号公報に記載され
ているが、これは単純な熱分解でa−Siを製造する方
法ではなく、光分解法又はプラズマ放電法を使用するも
のである。
は、光があたる部分の基板上にのみa−Siが形成され
ないので、基板を重ねることができず、該公報の第3頁
左下欄及び第1図に記載の如く、基板をヒータ上のボー
トホルダ上に縦方向に1枚しか載置できない。従って生
産効率を高くすることができない。また前記プラズマ放
電法は、これまた該公報第4頁左上欄や第1図に記載の
如く、基板をヒータ上のボートホルダ上に配設すること
が必要であり、これまたボートホルダ上に基板を縦方向
に1枚しか載置できないので、生産効率を高くすること
ができない。
テンレスで作成されているため、プラズマ放電法ではメ
タル汚染が生じ、またSi3 Cl3 、Clがエッチング
作用を持つため、a−Siの製造上困難がある。
改善した、石英容器を使用できる、生産性の高い、しか
も性能のよいTFT及びその製造方法を提供することで
ある。
め、本発明では、図1に示す如く、基板1にSiO2 膜
2を形成して、その上にSi n H 2 (n+1) (但しnは1
以上の整数)に、Cl 2 ガスを添加してCVD法でa−
Si層3を形成する。そしてこの上側にゲート酸化膜4
を形成する。また前記a−Si層3を固相成長させて活
性Si層とする。ゲート酸化膜4の上側にゲート電極と
なるシリコン層5を形成する。これによりTFTを構成
する。
を添加してCVD法で形成したa−Si層3にゲート酸
化膜4を形成したあと、a−Si層3を固相成長させ
て、活性Si層を得る。
できるのみならず、速い成長速度でa−Si層を形成す
ることが可能になり、特性のよいTFTを生産効率よく
得ることができる。
する。図1は本発明の一実施例の薄膜トランジスタの構
成を示す断面図、図2及び図3は図1に示す薄膜トラン
ジスタの製造工程図、図4〜図8は本発明の一実施例の
特性図である。
一実施例構成及びその製造方法について説明する。 (1)基板1として、例えばコーニング社の商品名70
59というガラス板を用い、この基板1上にスパッタ法
によりSiO2 膜2を約1000Åの厚さで成膜する
(図2(A)参照)。
コン(a−Si)層3を約2000Åの厚さでCVD法
により成膜する(図2(B)参照)。この時の成膜条件
は例えば以下の通りである。
アイランドを形成するためパターニングする(図2
(C)参照)。
にゲート酸化膜4を形成する(図2(D)参照)。この
ゲート酸化膜4の形成条件は、例えば以下の通りであ
る。 H2 4 SLM O2 10 SLM TEMP 600℃ 処理時間 5hr (5)前記ゲート酸化膜4を形成したのち、このa−S
i層3を固相成長させポリシリコンにする。この固相成
長の条件は、例えば以下の通りである。
兼ねられるため、プロセス時間を縮めることができる。
このようにしてa−Si層3を活性Si層とすることが
できる。
成し、固相成長を行った後に、このゲート酸化膜4の上
に、ゲート電極となるシリコン層5を減圧CVD法によ
り、厚さ約2000Åに形成する(図2(E)参照)。
その成膜条件は、前記(2)と同様であるが、この膜の
成膜時にリン等のドーパントを混入することも可能であ
る。
チング工程により、ゲート電極5とゲート酸化膜4とを
形成する(図2(F)参照)。 (8)それからこのゲート電極5をマスクとして、ソー
ス、ドレイン領域となるべき部分にイオンドーピング法
により、例えばリンをドーピングしてゲート電極に対し
てセルファラインとなるようにソース、ドレイン領域
6、9を形成する(図3(A)参照)。
気中にて550℃で5時間加熱し、ドーパントの活性化
を行う。さらに水素雰囲気中で400℃で30分間熱処
理し、水素化を行い半導体層の欠陥準位密度を減少させ
る。
を出発材料として、SiO2 膜を層間絶縁膜7として厚
さ約4000Åに形成する。このSiO2 膜の成膜条件
は、例えば以下の通りである。
必要とするパターンに従ってパターニングを行い、層間
絶縁膜7等を形成する(図3(B)参照)。
コン膜8を同様に成膜し、パターニングして図1に示す
ような、薄膜トランジスタを完成する。なお前記(8)
等において、リン(P)の代りにホウ素(B)を使用し
てもよい。
の特徴を以下に説明する。本発明においては、前記
(2)に示す如く、a−Si層をSi n H 2 (n+1) (但
しnは1以上の整数)に、Cl 2 ガスを添加して、CV
D法で形成する。これにより図4に示す如く、成膜を低
い温度で速く形成できることがわかる。
nでログスケールにより表し、横軸は、生成温度をKと
したとき(1/K×1000)で表したものである。な
お上の部分の横軸にそのときの温度を℃で表している。
そして直線aは圧力0.3TorrでSiH4 ガスを1
00SCCMの状態でa−Siを成膜したときの成膜状
態を示し、直線Aは、直線aの場合に比してCl2 ガス
を100SCCM添加した場合を示す。また直線bは圧
力0.3TorrでSi2 H6 ガスを100SCCMの
状態でa−Siを成膜したときの成膜状態を示し、直線
Bは直線bの場合に比してCl2 ガスを100SCCM
添加した場合を示す。
ガスのみでは550℃において8Å/min程度の膜厚
成長であったものがCl2 ガスを用いることにより10
0Å/min程度の膜厚成長とすることができる。また
直線bとBを比較することにより、Si2 H6 ガスのみ
では430℃において20Å/min程度の膜厚成長で
あったものがCl2 ガスを用いることにより130Å/
min程度の膜厚成長とすることができる。またSi2
H6 ガスのみでは350℃ではa−Si層を得ることが
できなかったものが、Cl2 ガスを用いることにより1
3Å/minもの膜厚成長とすることができる。
500℃、圧力0.3Torrの条件でCl2 ガスの流
量を変えたときのa−Siの膜厚成長を示し、図6はS
i2H6 100SCCM、温度350℃、圧力0.3T
orrの条件でCl2 ガスの流量を変えたときのa−S
iの膜厚成長を示す。これらより明らかな如く、添加す
るCl2 ガスの流量を大にすることによりその成長速度
を大きくすることができる。
において数10倍のグロースレートを向上できる。図7
により酸化膜を形成する際における塩素濃度と、処理時
間の関係を説明する。図7は、H2 が6SLM、O2 が
8SLMのウエットの雰囲気で酸化膜を形成した状態を
示す。縦軸は酸化膜の厚さを示し、横軸は処理時間を示
す。曲線Cは塩素濃度が2×1020/cm3 のa−Si
を600℃で酸化した状態を示し、曲線Dは同じく塩素
濃度が2×1020/cm3 のa−Siを550℃で酸化
した状態を示す。曲線Eは塩素が含まれていないa−S
iを600℃で酸化した状態を示し、曲線Fは塩素が含
まれていないポリシリコンを600℃で酸化した状態を
示す。
低温酸化膜の生成を可能にするのみならず、その生成時
間も曲線E、Fのものに比較してはるかに短時間で生成
処理できることがわかる。しかも耐圧も7MV/cmと
良く、界面準位密度も5×1010個/cm2 と小さい値
であった。
ートSiO2 膜は、いくら良い膜をつけても活性Si層
の表面にナチュラルオキサイドが存在するため、良好な
界面を得るのが困難であるが、これを改善することがで
きる。しかもこのゲート酸化膜の形成は、固相成長処理
も兼ねられるため、固相成長処理時間を短縮することが
できる。
の関係を示し、曲線HはCl濃度とCl流量との関係を
示す。図8は前記(5)の条件で600℃で処理したも
のである。曲線Gにより明らかなように、Cl濃度が低
くなると移動度に影響しなくなることがわかる。また点
hに示す如く、Cl濃度が大きくなると固相成長してい
るときに膜はがれが生ずる。またCl濃度が多いとポリ
シリコン化しない。
説明する。図9に示す第2実施例では、a−Siをポリ
シリコン化して先ず活性Siを作り、その上に前記
(2)と同様の手法によりClを含むa−Si層を作
り、これを酸化してゲート酸化膜とするものである。
の商品名7059というガラス板を用い、この基板1に
スパッタ法によりSiO2 膜2を約1000Åの厚さで
成膜する。このSiO2 膜2の上に、a−Si層11
を、例えばLPCVD法により約1000Åの厚さで成
膜する(図9(A)参照)。
にする。この固相成長の条件は、例えば以下の通りであ
る。
12を、前記(2)の手法により、即ち下記の条件で約
1000Åの厚さで成膜する(図9(B)参照)。
下記の条件でゲート酸化膜13を形成する(図2(C)
参照)。
前記第2実施例では説明簡略化のため、パターニングの
説明は省略した。
た例について説明したが、本発明はこれに限定されるも
のではない。石英基板を使用すれば処理時間を1000
℃位まで上げることができる。
017atom/cm3 以下ではTFTの特性が変わらな
い。また5×1021atom/cm3 以上では固相成長
したときポリシリコン化せずしかも膜はがれが生じ、T
FTの特性が低下する。
om/cm3 以上の場合には結晶粒子が大きくならず、
核成長を止めるものである。
グロースレートを速くし、しかも低温化を図ることがで
き、TFTの移動度の向上、閾値の低下を図ることがで
き、信頼性の高いTFTを生産効率よく提供することが
できる。しかも酸化膜の生成に際しては、高圧を要せ
ず、常圧の雰囲気で行うことができる。
(その1)である。
(その2)である。
る。
(その1)である。
(その2)である。
Claims (4)
- 【請求項1】 Si n H 2 (n+1) (但しnは1以上の整
数)に、Cl 2 ガスを添加してCVD法で形成したa−
Si層にゲート酸化膜を熱酸化形成し、前記a−Si層
を固相成長させて活性ポリシリコン層を形成することを
特徴とする薄膜トランジスタの製造方法。 - 【請求項2】 前記Si n H 2 (n+1) はSiH4 又はS
i2 H6 であることを特徴とする請求項1記載の薄膜ト
ランジスタの製造方法。 - 【請求項3】 前記活性ポリシリコン層中における、塩
素濃度が1×10 17〜5×1021atom/cm3 であ
り、炭素、酸素、窒素の各濃度が5×1018atom/
cm3 以下であることを特徴とする請求項1記載の薄膜
トランジスタの製造方法。 - 【請求項4】 塩素を含まないa−Siを固相成長させ
てポリシリコンとし、その上にSi n H 2 (n+1) (但し
nは1以上の整数)に、Cl 2 ガスを添加してCVD法
で形成したa−Si層にゲート酸化膜を熱酸化形成する
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32390993A JP3320180B2 (ja) | 1993-12-22 | 1993-12-22 | 薄膜トランジスタの製造方法 |
US08/451,752 US5565691A (en) | 1993-12-22 | 1995-05-26 | Thin film semiconductor system |
US08/963,588 US6514803B1 (en) | 1993-12-22 | 1997-11-04 | Process for making an amorphous silicon thin film semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32390993A JP3320180B2 (ja) | 1993-12-22 | 1993-12-22 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07183525A JPH07183525A (ja) | 1995-07-21 |
JP3320180B2 true JP3320180B2 (ja) | 2002-09-03 |
Family
ID=18159974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32390993A Expired - Fee Related JP3320180B2 (ja) | 1993-12-22 | 1993-12-22 | 薄膜トランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5565691A (ja) |
JP (1) | JP3320180B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923050A (en) * | 1995-02-08 | 1999-07-13 | Samsung Electronics Co., Ltd. | Amorphous silicon TFT |
US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
US20020020840A1 (en) * | 2000-03-10 | 2002-02-21 | Setsuo Nakajima | Semiconductor device and manufacturing method thereof |
US7288444B2 (en) * | 2001-04-04 | 2007-10-30 | Samsung Sdi Co., Ltd. | Thin film transistor and method of manufacturing the same |
KR100437474B1 (ko) * | 2001-04-04 | 2004-06-23 | 삼성에스디아이 주식회사 | 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법 |
US6838396B2 (en) * | 2003-03-28 | 2005-01-04 | International Business Machines Corporation | Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction |
KR100810639B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
KR101015847B1 (ko) * | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4027380A (en) * | 1974-06-03 | 1977-06-07 | Fairchild Camera And Instrument Corporation | Complementary insulated gate field effect transistor structure and process for fabricating the structure |
US4007294A (en) * | 1974-06-06 | 1977-02-08 | Rca Corporation | Method of treating a layer of silicon dioxide |
JPH0620122B2 (ja) * | 1982-01-19 | 1994-03-16 | キヤノン株式会社 | 半導体素子 |
US4683144A (en) * | 1984-04-16 | 1987-07-28 | Canon Kabushiki Kaisha | Method for forming a deposited film |
JPS61264720A (ja) * | 1985-05-20 | 1986-11-22 | Oki Electric Ind Co Ltd | 多結晶シリコンの製造方法 |
JPH0651907B2 (ja) | 1985-12-28 | 1994-07-06 | キヤノン株式会社 | 薄膜多層構造の形成方法 |
JPS6366919A (ja) | 1986-09-08 | 1988-03-25 | Semiconductor Energy Lab Co Ltd | 被膜作製方法 |
JPS6480020A (en) * | 1987-09-19 | 1989-03-24 | Fuji Electric Co Ltd | Manufacture of silicon thin film |
US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
JP2900497B2 (ja) * | 1990-04-17 | 1999-06-02 | 日本電気株式会社 | Siのエピタキシアル成長方法 |
JPH04144123A (ja) | 1990-10-04 | 1992-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
US5225356A (en) * | 1991-01-14 | 1993-07-06 | Nippon Telegraph & Telephone Corporation | Method of making field-effect semiconductor device on sot |
JPH04252023A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | シリコン結晶の選択的成長方法 |
JPH04324628A (ja) * | 1991-04-24 | 1992-11-13 | Nippon Steel Corp | 珪素薄膜の製造方法 |
JP3187086B2 (ja) | 1991-08-26 | 2001-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
-
1993
- 1993-12-22 JP JP32390993A patent/JP3320180B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-26 US US08/451,752 patent/US5565691A/en not_active Expired - Lifetime
-
1997
- 1997-11-04 US US08/963,588 patent/US6514803B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6514803B1 (en) | 2003-02-04 |
US5565691A (en) | 1996-10-15 |
JPH07183525A (ja) | 1995-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0383230B1 (en) | Manufacturing Method of a Semiconductor Device | |
TW399227B (en) | Method of manufacturing a crystalline semiconductor | |
US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
JP2000243946A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH03187215A (ja) | シリコン薄膜の製造方法 | |
JPH09213630A (ja) | 半導体装置の作製方法 | |
JPH03215391A (ja) | 結晶の成長方法 | |
JPH03289140A (ja) | 半導体装置の製造方法 | |
JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP2751420B2 (ja) | 半導体装置の製造方法 | |
JPH04163910A (ja) | 半導体薄膜の製造方法 | |
JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS59134819A (ja) | 半導体基板の製造方法 | |
JP3065528B2 (ja) | 半導体装置 | |
JP3153202B2 (ja) | 半導体装置の作製方法 | |
JPH0613404A (ja) | 半導体装置及びその製造方法 | |
JP3160269B2 (ja) | 半導体装置の作製方法 | |
JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
JP3111488B2 (ja) | 半導体装置及びその製造方法 | |
JP3193813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH04144165A (ja) | 半導体装置の製造方法 | |
JPH08264791A (ja) | 半導体装置およびその製造方法 | |
JPH06140424A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |