JP3319189B2 - 走査線番号カウント回路 - Google Patents
走査線番号カウント回路Info
- Publication number
- JP3319189B2 JP3319189B2 JP31741894A JP31741894A JP3319189B2 JP 3319189 B2 JP3319189 B2 JP 3319189B2 JP 31741894 A JP31741894 A JP 31741894A JP 31741894 A JP31741894 A JP 31741894A JP 3319189 B2 JP3319189 B2 JP 3319189B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- counter
- synchronization
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Description
【0001】
【産業上の利用分野】本発明は、映像信号の同期信号よ
り水平走査線の番号をカウントする走査線番号カウント
回路に関する。
り水平走査線の番号をカウントする走査線番号カウント
回路に関する。
【0002】
【従来の技術】映像信号には、例えばその垂直帰線消去
区間にデータが重畳されることがあり、そのデータの位
置を検出するために走査線番号カウント回路が用いられ
る。この走査線番号カウント回路は、映像信号の同期信
号より水平走査線の番号をカウントするものであるが、
映像信号より同期信号を分離すると、図6に示すように
映像信号のノイズにより不正な同期信号が発生したり、
映像信号の振幅変化により同期信号が欠落したりするこ
とがある。
区間にデータが重畳されることがあり、そのデータの位
置を検出するために走査線番号カウント回路が用いられ
る。この走査線番号カウント回路は、映像信号の同期信
号より水平走査線の番号をカウントするものであるが、
映像信号より同期信号を分離すると、図6に示すように
映像信号のノイズにより不正な同期信号が発生したり、
映像信号の振幅変化により同期信号が欠落したりするこ
とがある。
【0003】そのため、従来では映像信号より分離した
同期信号をPLLループ回路に入力し、このPLLルー
プ回路内の発振回路を水平同期信号の整数倍(1を含
む。)で発振させて入力された同期信号と位相が合うよ
う制御する。すると、PLLループ回路の出力として入
力された同期信号と同相で、且つ、欠落した同期信号が
補われ、又、不正な同期信号のない、図6に示す如く
「正しい同期信号」が得られ、この正しい同期信号をカ
ウントするよう構成していた。
同期信号をPLLループ回路に入力し、このPLLルー
プ回路内の発振回路を水平同期信号の整数倍(1を含
む。)で発振させて入力された同期信号と位相が合うよ
う制御する。すると、PLLループ回路の出力として入
力された同期信号と同相で、且つ、欠落した同期信号が
補われ、又、不正な同期信号のない、図6に示す如く
「正しい同期信号」が得られ、この正しい同期信号をカ
ウントするよう構成していた。
【0004】
【発明が解決しようとする課題】しかしながら、家庭用
VTRなどの再生映像信号では回転ヘッド切り換え点
で、図7に示すように不連続となることがある。する
と、上記従来のPLLループ回路を用いる場合にあって
は不連続部分の同期信号が再生されずに水平走査線の番
号を誤ってしまう。
VTRなどの再生映像信号では回転ヘッド切り換え点
で、図7に示すように不連続となることがある。する
と、上記従来のPLLループ回路を用いる場合にあって
は不連続部分の同期信号が再生されずに水平走査線の番
号を誤ってしまう。
【0005】また、垂直同期信号の手前にある回転ヘッ
ド切り換え点で、図7に示すように不連続になると、映
像信号には垂直同期信号の前後に水平同期信号の2倍の
周波数の等価パルスがあるため、図7に示すように等価
パルスが終わるまで半周期ずれた同期信号をPLLルー
プ回路が出力する。そして、PLLループの応答時間は
その発振周期の10倍〜100倍であるので、図7のよ
うな不連続な同期信号にはすぐには追従できず、周期性
のある等価パルスが終了した時点からPLLループ補正
が始まる。そのため、このような同期信号を用いて垂直
同期信号からの走査線番号を数えると、水平走査線番号
を誤ってしまう。
ド切り換え点で、図7に示すように不連続になると、映
像信号には垂直同期信号の前後に水平同期信号の2倍の
周波数の等価パルスがあるため、図7に示すように等価
パルスが終わるまで半周期ずれた同期信号をPLLルー
プ回路が出力する。そして、PLLループの応答時間は
その発振周期の10倍〜100倍であるので、図7のよ
うな不連続な同期信号にはすぐには追従できず、周期性
のある等価パルスが終了した時点からPLLループ補正
が始まる。そのため、このような同期信号を用いて垂直
同期信号からの走査線番号を数えると、水平走査線番号
を誤ってしまう。
【0006】そこで、本発明は欠落した同期信号のある
場合やノイズによる不正な同期信号のある場合にも正し
い同期信号を得ると共に家庭用VTRのヘッド切り換え
などによる不連続な映像信号であっても正確に水平走査
線番号をカウントできる走査線番号カウント回路を提供
することを課題とする。
場合やノイズによる不正な同期信号のある場合にも正し
い同期信号を得ると共に家庭用VTRのヘッド切り換え
などによる不連続な映像信号であっても正確に水平走査
線番号をカウントできる走査線番号カウント回路を提供
することを課題とする。
【0007】
【課題を解決するための手段】上記課題を達成するため
の本発明の走査線番号カウント回路は、水平同期信号
と、垂直同期信号と、該垂直同期信号の前後に各々挿入
された、水平同期信号の2倍の周波数の等価パルスとを
備えた映像信号から、同期分離して得られた同期信号が
入力されるカウンタであって、水平同期信号の周期時間
を一周としてカウントし、入力された同期信号によりリ
セットされ、前記一周カウント値を超える所定カウント
値に達する毎に一定値に設定されるカウンタと、前記カ
ウンタがリセットされたときおよび一定値に設定された
ときに所定幅のマスク信号を発生し、該マスク信号によ
って前記カウンタへの同期信号入力を禁止する信号入力
禁止回路と、前記カウンタが一定値に設定されてから、
前記一周カウント値を超える所定カウント値に達する毎
に補間パルスを出力する補間パルス発生回路と、前記補
間パルス発生回路から出力された補間パルスが所定数に
なってから、次の同期信号が前記カウンタに入力される
までの間、前記信号入力禁止回路の禁止動作を無効にす
る回路と、前記同期分離した同期信号とともに前記補間
パルスもカウントするラインカウンタとを備え、前記補
間パルスが所定数となるときの該パルスの合計出力区間
は、前記等価パルスの挿入区間と同程度に設定されてい
ることを特徴としている。
の本発明の走査線番号カウント回路は、水平同期信号
と、垂直同期信号と、該垂直同期信号の前後に各々挿入
された、水平同期信号の2倍の周波数の等価パルスとを
備えた映像信号から、同期分離して得られた同期信号が
入力されるカウンタであって、水平同期信号の周期時間
を一周としてカウントし、入力された同期信号によりリ
セットされ、前記一周カウント値を超える所定カウント
値に達する毎に一定値に設定されるカウンタと、前記カ
ウンタがリセットされたときおよび一定値に設定された
ときに所定幅のマスク信号を発生し、該マスク信号によ
って前記カウンタへの同期信号入力を禁止する信号入力
禁止回路と、前記カウンタが一定値に設定されてから、
前記一周カウント値を超える所定カウント値に達する毎
に補間パルスを出力する補間パルス発生回路と、前記補
間パルス発生回路から出力された補間パルスが所定数に
なってから、次の同期信号が前記カウンタに入力される
までの間、前記信号入力禁止回路の禁止動作を無効にす
る回路と、前記同期分離した同期信号とともに前記補間
パルスもカウントするラインカウンタとを備え、前記補
間パルスが所定数となるときの該パルスの合計出力区間
は、前記等価パルスの挿入区間と同程度に設定されてい
ることを特徴としている。
【0008】また、本発明の走査線番号カウント回路
は、水平同期信号と、垂直同期信号と、該垂直同期信号
の前後に各々挿入された、水平同期信号の2倍の周波数
の等価パルスとを備えた映像信号から、同期分離して得
られた同期信号に基づく同期パルスが入力されるカウン
タであって、水平同期信号の周期時間を一周としてカウ
ントし、入力された同期パルスによりリセットされ、前
記一周カウント値を超える所定カウント値に達する毎に
一定値に設定されるカウンタと、前記カウンタがリセッ
トされたときおよび一定値に設定されたときに所定幅の
マスク信号を出力するマスク信号発生回路と、前記マス
クの信号区間では前記カウンタへの前記同期パルスの入
力を禁止するパルス入力禁止回路と、前記カウンタが一
定値に設定されてから、前記一周カウント値を超える所
定カウント値に達する毎に補間パルスを出力する補間パ
ルス発生回路と、前記補間パルス発生回路から出力され
た補間パルスが所定数になってから、次の同期パルスが
前記カウンタに入力されるまでの間、前記マスク信号の
出力を禁止するマスク禁止回路と、前記同期分離した同
期パルスとともに前記補間パルスもカウントするライン
カウンタとを備え、前記補間パルスが所定数となるとき
の該パルスの合計出力区間は、前記等価パルスの挿入区
間と同程度に設定されていることを特徴としている。
は、水平同期信号と、垂直同期信号と、該垂直同期信号
の前後に各々挿入された、水平同期信号の2倍の周波数
の等価パルスとを備えた映像信号から、同期分離して得
られた同期信号に基づく同期パルスが入力されるカウン
タであって、水平同期信号の周期時間を一周としてカウ
ントし、入力された同期パルスによりリセットされ、前
記一周カウント値を超える所定カウント値に達する毎に
一定値に設定されるカウンタと、前記カウンタがリセッ
トされたときおよび一定値に設定されたときに所定幅の
マスク信号を出力するマスク信号発生回路と、前記マス
クの信号区間では前記カウンタへの前記同期パルスの入
力を禁止するパルス入力禁止回路と、前記カウンタが一
定値に設定されてから、前記一周カウント値を超える所
定カウント値に達する毎に補間パルスを出力する補間パ
ルス発生回路と、前記補間パルス発生回路から出力され
た補間パルスが所定数になってから、次の同期パルスが
前記カウンタに入力されるまでの間、前記マスク信号の
出力を禁止するマスク禁止回路と、前記同期分離した同
期パルスとともに前記補間パルスもカウントするライン
カウンタとを備え、前記補間パルスが所定数となるとき
の該パルスの合計出力区間は、前記等価パルスの挿入区
間と同程度に設定されていることを特徴としている。
【0009】
【作用】マスク信号が出力されると、このマスク信号に
よりカウンタへの同期信号又は同期パルスの入力が禁止
されるため、カウンタがノイズによる不正な同期信号に
よって誤動作することがなく、又、同期信号が欠落して
いる場合にはカウンタが一定値を超えてカウントオーバ
ーして補間パルスが出力され、この補間パルスが同期信
号又は同期パルスと共にラインカウンタによってカウン
トされるため走査線番号を誤ることがなく、さらに、ヘ
ッド切り換えなどにより不連続な映像信号が入力された
場合には不連続箇所の同期信号又は同期パルスのカウン
タへの入力がマスク信号により禁止されるため、カウン
タが一定値を超えてカウントオーバーして補間パルスが
出力され、この出力された補間パルスが所定数になると
マスク信号の出力が禁止されるため次の同期信号又は同
期パルスがカウンタに入力され、カウンタが正常な動作
に復帰すると共に上記補間パルス及び次の同期信号又は
同期パルスもラインカウンタがカウントするため、走査
線番号を誤ることがない。
よりカウンタへの同期信号又は同期パルスの入力が禁止
されるため、カウンタがノイズによる不正な同期信号に
よって誤動作することがなく、又、同期信号が欠落して
いる場合にはカウンタが一定値を超えてカウントオーバ
ーして補間パルスが出力され、この補間パルスが同期信
号又は同期パルスと共にラインカウンタによってカウン
トされるため走査線番号を誤ることがなく、さらに、ヘ
ッド切り換えなどにより不連続な映像信号が入力された
場合には不連続箇所の同期信号又は同期パルスのカウン
タへの入力がマスク信号により禁止されるため、カウン
タが一定値を超えてカウントオーバーして補間パルスが
出力され、この出力された補間パルスが所定数になると
マスク信号の出力が禁止されるため次の同期信号又は同
期パルスがカウンタに入力され、カウンタが正常な動作
に復帰すると共に上記補間パルス及び次の同期信号又は
同期パルスもラインカウンタがカウントするため、走査
線番号を誤ることがない。
【0010】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図1から図3には本発明の第1実施例が示されてい
る。図1には走査線番号カウント回路の回路ブロック図
が示されている。図1において、同期分離回路1は入力
された映像信号から同期信号を分離し、この分離した同
期信号をエッジ検出回路2及び垂直同期分離回路3に出
力する。エッジ検出回路2は同期信号の立下りエッジを
検出すると、その検出タイミングで、同期パルスを生成
する。この同期パルスは第1アンド回路4を介してカウ
ンタ5のリセット端子に出力される。
る。図1から図3には本発明の第1実施例が示されてい
る。図1には走査線番号カウント回路の回路ブロック図
が示されている。図1において、同期分離回路1は入力
された映像信号から同期信号を分離し、この分離した同
期信号をエッジ検出回路2及び垂直同期分離回路3に出
力する。エッジ検出回路2は同期信号の立下りエッジを
検出すると、その検出タイミングで、同期パルスを生成
する。この同期パルスは第1アンド回路4を介してカウ
ンタ5のリセット端子に出力される。
【0011】カウンタ5は、同期パルスが入力されると
カウント値をオールゼロ値に設定(リセット)し、クロ
ックに基づきカウントアップする。オールゼロ値からN
値までのカウント時間は水平同期信号の周期時間と同一
に設定され、同期パルスが入力されてから水平同期信号
の周期時間(T)を超える時間(T+t)、即ち、カウ
ント値が(N+r)値になるまでに次の同期パルスが入
力されると、再びオールゼロ値に設定(リセット)され
る。又、同期パルスが入力されてからカウント値が(N
+r)値になるまでに次の同期パルスが未入力の場合に
はカウント値がオールゼロ値ではなくr値(一定値)に
設定される。そして、次の同期パルスが入力されるまで
r値から(N+r)値(一周カウント値を超える所定カ
ウント値)の間でのカウントアップを繰り返す。即ち、
水平同期信号の周期時間で一周する。上記r値は水平同
期信号の周期変動を考慮して適宜決定される。このカウ
ンタ5のカウント値はマスク信号発生回路6及び補間パ
ルス発生回路7に常時出力される。尚、この実施例では
カウンタ5は同期パルスによりリセットされるよう構成
されているが、同期パルスをセット端子に入力して任意
の値にセットされるよう構成しても良い。
カウント値をオールゼロ値に設定(リセット)し、クロ
ックに基づきカウントアップする。オールゼロ値からN
値までのカウント時間は水平同期信号の周期時間と同一
に設定され、同期パルスが入力されてから水平同期信号
の周期時間(T)を超える時間(T+t)、即ち、カウ
ント値が(N+r)値になるまでに次の同期パルスが入
力されると、再びオールゼロ値に設定(リセット)され
る。又、同期パルスが入力されてからカウント値が(N
+r)値になるまでに次の同期パルスが未入力の場合に
はカウント値がオールゼロ値ではなくr値(一定値)に
設定される。そして、次の同期パルスが入力されるまで
r値から(N+r)値(一周カウント値を超える所定カ
ウント値)の間でのカウントアップを繰り返す。即ち、
水平同期信号の周期時間で一周する。上記r値は水平同
期信号の周期変動を考慮して適宜決定される。このカウ
ンタ5のカウント値はマスク信号発生回路6及び補間パ
ルス発生回路7に常時出力される。尚、この実施例では
カウンタ5は同期パルスによりリセットされるよう構成
されているが、同期パルスをセット端子に入力して任意
の値にセットされるよう構成しても良い。
【0012】マスク信号発生回路6は入力カウント値が
r値からN値までの区間だけマスク信号を出力する。こ
のマスク信号の出力区間は下記する如くノイズによる不
正な同期信号をキャンセルするノイズ除去区間となる
が、マスク信号のパルス幅Wは等価パルスが水平同期信
号の2分の1周期であるため、水平同期信号の2分の1
周期以上1周期未満の間に設定するのが好ましい。この
マスク信号は第2アンド回路8を介してその反転信号が
前記第1アンド回路4に供給されている。第1アンド回
路4はマスク信号の出力区間では同期パルスのカウンタ
5への入力を禁止し、第1アンド回路4はパルス入力禁
止回路として構成されている。
r値からN値までの区間だけマスク信号を出力する。こ
のマスク信号の出力区間は下記する如くノイズによる不
正な同期信号をキャンセルするノイズ除去区間となる
が、マスク信号のパルス幅Wは等価パルスが水平同期信
号の2分の1周期であるため、水平同期信号の2分の1
周期以上1周期未満の間に設定するのが好ましい。この
マスク信号は第2アンド回路8を介してその反転信号が
前記第1アンド回路4に供給されている。第1アンド回
路4はマスク信号の出力区間では同期パルスのカウンタ
5への入力を禁止し、第1アンド回路4はパルス入力禁
止回路として構成されている。
【0013】補間パルス発生回路7は入力カウント値が
(N+r)値になると補間パルスを出力する。この補間
パルスは補間パルスカウンタ9のクロック端子とオア回
路10の入力端子にそれぞれ出力される。補間パルスカ
ウンタ9は補間パルスの数をカウントし、カウント値が
3値になるとその出力レベルをLレベルに切り換える。
又、補間パルスカウンタ9は第1アンド回路4の出力す
る同期パルスによってリセットされる。即ち、補間パル
スカウンタ9は通常時にはHレベルを出力するが、補間
パルスが連続3回出力されるとLレベルに出力を切り換
える。第2アンド回路8は補間パルスカウンタ9のLレ
ベル出力区間ではマスク信号の出力を禁止し、第2アン
ド回路8はマスク禁止回路として構成されている。
(N+r)値になると補間パルスを出力する。この補間
パルスは補間パルスカウンタ9のクロック端子とオア回
路10の入力端子にそれぞれ出力される。補間パルスカ
ウンタ9は補間パルスの数をカウントし、カウント値が
3値になるとその出力レベルをLレベルに切り換える。
又、補間パルスカウンタ9は第1アンド回路4の出力す
る同期パルスによってリセットされる。即ち、補間パル
スカウンタ9は通常時にはHレベルを出力するが、補間
パルスが連続3回出力されるとLレベルに出力を切り換
える。第2アンド回路8は補間パルスカウンタ9のLレ
ベル出力区間ではマスク信号の出力を禁止し、第2アン
ド回路8はマスク禁止回路として構成されている。
【0014】一方、遅延回路であるパルスディレイ回路
11には第1アンド回路4の出力する同期パルスが供給
され、パルスディレイ回路11はこの同期パルスをt時
間だけ遅らせてオア回路10に出力する。即ち、同期パ
ルスをt時間だけ遅らせることによって補間パルスの同
期タイミングに合わせている。オア回路10は同期パル
スと補間パルスとを1つの信号パス系の出力とし、その
出力がラインカウンタ12のクロック端子に供給されて
いる。
11には第1アンド回路4の出力する同期パルスが供給
され、パルスディレイ回路11はこの同期パルスをt時
間だけ遅らせてオア回路10に出力する。即ち、同期パ
ルスをt時間だけ遅らせることによって補間パルスの同
期タイミングに合わせている。オア回路10は同期パル
スと補間パルスとを1つの信号パス系の出力とし、その
出力がラインカウンタ12のクロック端子に供給されて
いる。
【0015】ラインカウンタ12は同期パルスと補間パ
ルスとを共にカウントし、この合計カウント値を図示し
ないデータ再生回路に出力する。このラインカウンタ1
2は垂直同期分離回路3の垂直同期信号によってリセッ
トされる。又、前記データ再生回路には前記オア回路1
0の出力も導かれ、ラインカウンタ12のカウント値に
よって水平走査線番号を認識し、且つ、オア回路10の
同期パルス及び補間パルスを基準として走査線内のデー
タ重畳位置を認識する。
ルスとを共にカウントし、この合計カウント値を図示し
ないデータ再生回路に出力する。このラインカウンタ1
2は垂直同期分離回路3の垂直同期信号によってリセッ
トされる。又、前記データ再生回路には前記オア回路1
0の出力も導かれ、ラインカウンタ12のカウント値に
よって水平走査線番号を認識し、且つ、オア回路10の
同期パルス及び補間パルスを基準として走査線内のデー
タ重畳位置を認識する。
【0016】次に、上記構成の作用を説明する。映像信
号(図2の(a)波形)が同期分離回路1に入力される
と、同期信号(図2(b)波形)がエッジ検出回路2に
出力される。エッジ検出回路2は同期信号に基づく同期
パルス(図2(b)波形)を第1アンド回路4を介して
カウンタ5に出力する。カウンタ5は同期パルスによっ
てオールゼロ値に設定(リセット)され、カウンタ5の
カウント値はマスク信号発生回路6及び補間パルス発生
回路7に出力される。マスク信号発生回路6はカウント
値がr値からN値までの区間でマスク信号(図2の
(c)波形)を出力するが、次の同期パルスの出力タイ
ミングではマスク信号の未出力区間となるため次の同期
パルスが第1アンド回路4を介してカウンタ5に出力さ
れる。この同期パルスの入力タイミングはカウント値が
N値付近であり、同期パルスの入力によってカウンタ5
が再びオールゼロ値に設定(リセット)されるため、補
間パルス発生回路7が補間パルスを出力することがな
い。
号(図2の(a)波形)が同期分離回路1に入力される
と、同期信号(図2(b)波形)がエッジ検出回路2に
出力される。エッジ検出回路2は同期信号に基づく同期
パルス(図2(b)波形)を第1アンド回路4を介して
カウンタ5に出力する。カウンタ5は同期パルスによっ
てオールゼロ値に設定(リセット)され、カウンタ5の
カウント値はマスク信号発生回路6及び補間パルス発生
回路7に出力される。マスク信号発生回路6はカウント
値がr値からN値までの区間でマスク信号(図2の
(c)波形)を出力するが、次の同期パルスの出力タイ
ミングではマスク信号の未出力区間となるため次の同期
パルスが第1アンド回路4を介してカウンタ5に出力さ
れる。この同期パルスの入力タイミングはカウント値が
N値付近であり、同期パルスの入力によってカウンタ5
が再びオールゼロ値に設定(リセット)されるため、補
間パルス発生回路7が補間パルスを出力することがな
い。
【0017】ここで、図2の(a)波形に示す如く映像
信号にノイズが重畳されていると、エッジ検出回路2よ
り図2の(b)波形に示す如く不正な同期パルスが出力
される。しかし、この不正な同期パルスはマスク信号に
よって第1アンド回路4でカットされるため、カウンタ
5には入力されない。従って、カウンタ5が不正な同期
パルスによって誤動作することがない。
信号にノイズが重畳されていると、エッジ検出回路2よ
り図2の(b)波形に示す如く不正な同期パルスが出力
される。しかし、この不正な同期パルスはマスク信号に
よって第1アンド回路4でカットされるため、カウンタ
5には入力されない。従って、カウンタ5が不正な同期
パルスによって誤動作することがない。
【0018】また、図2の(a),(b)波形に示す如
く映像信号の水平同期信号の振幅が小さく、エッジ検出
回路2の出力より同期パルスが欠落すると、カウンタ5
のカウント値がN値を超えて(N+r)値に達する。す
ると、カウンタ5がr値に設定されてカウントアップが
再開されると共に補間パルス発生回路7が補間パルス
(図2の(f)波形)を出力する。そして、次の水平同
期信号が正常であればエッジ検出回路2より同期パルス
が出力され、この同期パルスによってカウンタ5がオー
ルゼロ値に設定(リセット)され、再びカウンタ5は通
常の動作に戻る。上記補間パルスの出力によって補間パ
ルスカウンタ9はカウントアップして1値となるが、上
記同期パルスによってリセットされるため、補間パルス
カウンタ9の出力はHレベルを保持する。又、欠落した
同期パルスの代わりに補間パルスがオア回路10を介し
てラインカウンタ12に出力されるため、ラインカウン
タ12によって水平走査線番号も正確にカウントされ
る。
く映像信号の水平同期信号の振幅が小さく、エッジ検出
回路2の出力より同期パルスが欠落すると、カウンタ5
のカウント値がN値を超えて(N+r)値に達する。す
ると、カウンタ5がr値に設定されてカウントアップが
再開されると共に補間パルス発生回路7が補間パルス
(図2の(f)波形)を出力する。そして、次の水平同
期信号が正常であればエッジ検出回路2より同期パルス
が出力され、この同期パルスによってカウンタ5がオー
ルゼロ値に設定(リセット)され、再びカウンタ5は通
常の動作に戻る。上記補間パルスの出力によって補間パ
ルスカウンタ9はカウントアップして1値となるが、上
記同期パルスによってリセットされるため、補間パルス
カウンタ9の出力はHレベルを保持する。又、欠落した
同期パルスの代わりに補間パルスがオア回路10を介し
てラインカウンタ12に出力されるため、ラインカウン
タ12によって水平走査線番号も正確にカウントされ
る。
【0019】さらに、図3の(a)波形に示す如く垂直
同期信号の手前で不連続な映像信号が入力されると、不
連続直後の同期信号に基づく同期パルスがマスク信号に
よってカウンタ5への入力が禁止される。すると、カウ
ンタ5が(N+r)値まで達し、r値に設定される。一
方、次以後の同期信号も同期がとれていないために同期
パルスがマスク信号によってカウンタ5への入力が禁止
される。従って、カウンタ5はr値から(N+r)値の
間のカウントアップを繰り返し、(N+r)値に達する
毎に補間パルス発生回路7が補間パルス(図3の(c)
波形)を出力する。3個の補間パルスを連続して出力す
ると、補間パルスカウンタ9の出力がLレベル(図3の
(b)波形)となってマスク信号の出力にかかわらず第
2アンド回路8の出力(図3の(d)波形)がLレベル
となり、これ以後の同期パルスのカウンタ5への入力を
許容する。そして、その同期パルスによってカウンタ5
のカウント値がオールゼロ値に設定されて、再びカウン
タ5は通常の動作に戻る。又、上記同期パルスによって
補間パルスカウンタ9がリセットされ、その出力(図3
の(b)波形)がHレベルに戻る。
同期信号の手前で不連続な映像信号が入力されると、不
連続直後の同期信号に基づく同期パルスがマスク信号に
よってカウンタ5への入力が禁止される。すると、カウ
ンタ5が(N+r)値まで達し、r値に設定される。一
方、次以後の同期信号も同期がとれていないために同期
パルスがマスク信号によってカウンタ5への入力が禁止
される。従って、カウンタ5はr値から(N+r)値の
間のカウントアップを繰り返し、(N+r)値に達する
毎に補間パルス発生回路7が補間パルス(図3の(c)
波形)を出力する。3個の補間パルスを連続して出力す
ると、補間パルスカウンタ9の出力がLレベル(図3の
(b)波形)となってマスク信号の出力にかかわらず第
2アンド回路8の出力(図3の(d)波形)がLレベル
となり、これ以後の同期パルスのカウンタ5への入力を
許容する。そして、その同期パルスによってカウンタ5
のカウント値がオールゼロ値に設定されて、再びカウン
タ5は通常の動作に戻る。又、上記同期パルスによって
補間パルスカウンタ9がリセットされ、その出力(図3
の(b)波形)がHレベルに戻る。
【0020】上記動作において、第1アンド回路4が同
期パルスを出力しなかった間は補間パルス発生回路7が
補間パルスを出力し、この補間パルス直後の同期パルス
を第1アンド回路4が出力するため、オア回路10から
は、図3の(e)波形に示す如く、正確なパルス数が出
力されラインカウンタ12は正確に水平走査線番号をカ
ウントする。
期パルスを出力しなかった間は補間パルス発生回路7が
補間パルスを出力し、この補間パルス直後の同期パルス
を第1アンド回路4が出力するため、オア回路10から
は、図3の(e)波形に示す如く、正確なパルス数が出
力されラインカウンタ12は正確に水平走査線番号をカ
ウントする。
【0021】また、映像信号の振幅が小さくなった場合
は同期分離回路1が誤った信号を出すが、このような場
合には等価パルスの部分から誤った信号を出しやすい
が、上記実施例では補間パルスカウンタ9の出力カウン
ト値を3として補間パルスの出力区間を等価パルスの長
さと同程度に設定している。従って、等価パルスの区間
で同期信号が乱れてもオア回路10からの同期パルス及
び補間パルスは正しく保持されるため、ラインカウンタ
12は正確に水平走査線番号をカウントする。
は同期分離回路1が誤った信号を出すが、このような場
合には等価パルスの部分から誤った信号を出しやすい
が、上記実施例では補間パルスカウンタ9の出力カウン
ト値を3として補間パルスの出力区間を等価パルスの長
さと同程度に設定している。従って、等価パルスの区間
で同期信号が乱れてもオア回路10からの同期パルス及
び補間パルスは正しく保持されるため、ラインカウンタ
12は正確に水平走査線番号をカウントする。
【0022】又、VTRの変速再生や一時停止時など
に、TV画面で目立たなくするために垂直帰線消去区間
にノイズバーがあることが多いが、このノイズバーによ
り同期信号にノイズが乗った場合も、確実に走査線番号
が数えられる。
に、TV画面で目立たなくするために垂直帰線消去区間
にノイズバーがあることが多いが、このノイズバーによ
り同期信号にノイズが乗った場合も、確実に走査線番号
が数えられる。
【0023】尚、補間パルスカウンタ9の出力カウント
値は、入力映像信号の品質等によって適宜変えることが
好ましく、1又は2に設定しても良く、又、4以上に設
定しても良い。
値は、入力映像信号の品質等によって適宜変えることが
好ましく、1又は2に設定しても良く、又、4以上に設
定しても良い。
【0024】尚、上記実施例では同期分離回路1の一部
以外は全てディジタル回路で処理しているので、LSI
化が容易であり、外付け部品が少なくコスト安に作るこ
とができるという効果がある。
以外は全てディジタル回路で処理しているので、LSI
化が容易であり、外付け部品が少なくコスト安に作るこ
とができるという効果がある。
【0025】図4及び図5には本発明の第2実施例が示
され、前記第1実施例は本発明をハードウェアで実現し
たのに対し、この第2実施例は本発明をソフトウェアで
実現した場合である。図4には走査線番号カウント回路
の回路ブロック図が示されている。図4において、同期
分離回路1には映像信号が入力され、同期分離回路1は
映像信号より同期信号を分離してCPU20に割り込み
で出力する。又、同期分離回路1の出力同期信号は、図
4にて破線で示すように、パラレルI/O回路21を通
してCPU20に出力するよう構成しても良い。
され、前記第1実施例は本発明をハードウェアで実現し
たのに対し、この第2実施例は本発明をソフトウェアで
実現した場合である。図4には走査線番号カウント回路
の回路ブロック図が示されている。図4において、同期
分離回路1には映像信号が入力され、同期分離回路1は
映像信号より同期信号を分離してCPU20に割り込み
で出力する。又、同期分離回路1の出力同期信号は、図
4にて破線で示すように、パラレルI/O回路21を通
してCPU20に出力するよう構成しても良い。
【0026】CPU20はバス22を介してパラレルI
/O回路21、タイマー回路23、ROM24及びRA
M25と接続されている。パラレルI/O回路21の各
出力は図示しないデータ再生回路に導かれている。RO
M24又はRAM25には図5のフローチャートを実行
するためのプログラムが格納されている。
/O回路21、タイマー回路23、ROM24及びRA
M25と接続されている。パラレルI/O回路21の各
出力は図示しないデータ再生回路に導かれている。RO
M24又はRAM25には図5のフローチャートを実行
するためのプログラムが格納されている。
【0027】次に、図5のフローチャートに沿って動作
を説明する。同期信号パルスが入力されると(ステップ
S1)、マスク時間だけ待つ(ステップS2)。ステップ
S2は図1のマスク信号発生回路6のマスク信号に相当
する。マスク時間が終了すると、入力信号の待ち時間以
内に同期信号パルスが入力されるか否かチェックし、同
期信号パルスが入力されないと(ステップS3)、パラ
レルI/O回路21を通してパルス(第1実施例の補間
パルスに相当)を出力する(ステップS4)。ステップ
S3,S4は図1の補間パルス発生回路7に相当する。パ
ルスを出力すると、補間回数をカウントアップし(ステ
ップS5)、走査線番号をインクリメントする(ステッ
プS 6 ,S12)。この走査線番号はパラレルI/O回路
21を通して出力される。そして、補間回数が3を越え
た場合には(ステップS6)、走査線番号をインクリメ
ントし(ステップS 7 )た後、マスク時間を待つことな
く同期信号パルスの入力を待つ。これは図1の補間パル
スカウンタ9及び第2アンド回路8のマスク禁止動作に
相当する。
を説明する。同期信号パルスが入力されると(ステップ
S1)、マスク時間だけ待つ(ステップS2)。ステップ
S2は図1のマスク信号発生回路6のマスク信号に相当
する。マスク時間が終了すると、入力信号の待ち時間以
内に同期信号パルスが入力されるか否かチェックし、同
期信号パルスが入力されないと(ステップS3)、パラ
レルI/O回路21を通してパルス(第1実施例の補間
パルスに相当)を出力する(ステップS4)。ステップ
S3,S4は図1の補間パルス発生回路7に相当する。パ
ルスを出力すると、補間回数をカウントアップし(ステ
ップS5)、走査線番号をインクリメントする(ステッ
プS 6 ,S12)。この走査線番号はパラレルI/O回路
21を通して出力される。そして、補間回数が3を越え
た場合には(ステップS6)、走査線番号をインクリメ
ントし(ステップS 7 )た後、マスク時間を待つことな
く同期信号パルスの入力を待つ。これは図1の補間パル
スカウンタ9及び第2アンド回路8のマスク禁止動作に
相当する。
【0028】入力信号の待ち時間以内に同期信号パルス
が入力されると(ステップS8)、一定時間経過後にパ
ラレルI/O回路21を通してパルス(第1実施例の同
期パルスに相当する)を出力する(ステップS9,
S10)。このパルスを出力すると、補間回数をゼロにリ
セットする(ステップS11)。そして、走査線番号をイ
ンクリメントし(ステップS 12 )、この走査線番号はパ
ラレルI/O回路21を通して出力される。ステップS
8は図1の第1アンド回路4の同期パルスがカウンタ5
に入力される動作に相当し、ステップS9,S10は図1
のパルスディレイ回路11及びオア回路10を通って同
期パルスが出力されることに相当する。ステップ11は
図1の補間パルスカウンタ9がリセットされる動作に相
当する。
が入力されると(ステップS8)、一定時間経過後にパ
ラレルI/O回路21を通してパルス(第1実施例の同
期パルスに相当する)を出力する(ステップS9,
S10)。このパルスを出力すると、補間回数をゼロにリ
セットする(ステップS11)。そして、走査線番号をイ
ンクリメントし(ステップS 12 )、この走査線番号はパ
ラレルI/O回路21を通して出力される。ステップS
8は図1の第1アンド回路4の同期パルスがカウンタ5
に入力される動作に相当し、ステップS9,S10は図1
のパルスディレイ回路11及びオア回路10を通って同
期パルスが出力されることに相当する。ステップ11は
図1の補間パルスカウンタ9がリセットされる動作に相
当する。
【0029】尚、ステップS2,S3,S9などの時間を
測る部分は、ソフトウェアのループ回路で実現できる
が、タイマー回路23を用いても良い。この場合、所定
の時間になったことを知らせるためには割り込みを用い
ても良い。
測る部分は、ソフトウェアのループ回路で実現できる
が、タイマー回路23を用いても良い。この場合、所定
の時間になったことを知らせるためには割り込みを用い
ても良い。
【0030】
【発明の効果】以上述べたように本発明によれば、水平
同期信号と、垂直同期信号と、該垂直同期信号の前後に
各々挿入された、水平同期信号の2倍の周波数の等価パ
ルスとを備えた映像信号から、同期分離して得られた同
期信号が入力されるカウンタであって、水平同期信号の
周期時間を一周としてカウントし、入力された同期信号
によりリセットされ、前記一周カウント値を超える所定
カウント値に達する毎に一定値に設定されるカウンタ
と、前記カウンタがリセットされたときおよび一定値に
設定されたときに所定幅のマスク信号を発生し、該マス
ク信号によって前記カウンタへの同期信号入力を禁止す
る信号入力禁止回路と、前記カウンタが一定値に設定さ
れてから、前記一周カウント値を超える所定カウント値
に達する毎に補間パルスを出力する補間パルス発生回路
と、前記補間パルス発生回路から出力された補間パルス
が所定数になってから、次の同期信号が前記カウンタに
入力されるまでの間、前記信号入力禁止回路の禁止動作
を無効にする回路と、前記同期分離した同期信号ととも
に前記補間パルスもカウントするラインカウンタとを備
え、前記補間パルスが所定数となるときの該パルスの合
計出力区間は、前記等価パルスの挿入区間と同程度に設
定したので、欠落した同期信号のある場合やノイズによ
る不正な同期信号のある場合にも正しい同期信号を得る
ことができると共に家庭用VTRのヘッド切り換えなど
による不連続な映像信号であっても正確に水平走査線番
号をカウントできるという効果がある。
同期信号と、垂直同期信号と、該垂直同期信号の前後に
各々挿入された、水平同期信号の2倍の周波数の等価パ
ルスとを備えた映像信号から、同期分離して得られた同
期信号が入力されるカウンタであって、水平同期信号の
周期時間を一周としてカウントし、入力された同期信号
によりリセットされ、前記一周カウント値を超える所定
カウント値に達する毎に一定値に設定されるカウンタ
と、前記カウンタがリセットされたときおよび一定値に
設定されたときに所定幅のマスク信号を発生し、該マス
ク信号によって前記カウンタへの同期信号入力を禁止す
る信号入力禁止回路と、前記カウンタが一定値に設定さ
れてから、前記一周カウント値を超える所定カウント値
に達する毎に補間パルスを出力する補間パルス発生回路
と、前記補間パルス発生回路から出力された補間パルス
が所定数になってから、次の同期信号が前記カウンタに
入力されるまでの間、前記信号入力禁止回路の禁止動作
を無効にする回路と、前記同期分離した同期信号ととも
に前記補間パルスもカウントするラインカウンタとを備
え、前記補間パルスが所定数となるときの該パルスの合
計出力区間は、前記等価パルスの挿入区間と同程度に設
定したので、欠落した同期信号のある場合やノイズによ
る不正な同期信号のある場合にも正しい同期信号を得る
ことができると共に家庭用VTRのヘッド切り換えなど
による不連続な映像信号であっても正確に水平走査線番
号をカウントできるという効果がある。
【図1】走査線番号カウント回路の回路ブロック図(第
1実施例)。
1実施例)。
【図2】各部の波形図(第1実施例)。
【図3】各部の波形図(第1実施例)。
【図4】走査線番号カウント回路の回路ブロック図(第
2実施例)。
2実施例)。
【図5】フローチャート(第2実施例)。
【図6】PLLループ回路を用いた場合の各波形図(従
来例)。
来例)。
【図7】家庭用VTRの再生映像信号の場合における波
形図(従来例)。
形図(従来例)。
【符号の説明】 4…第1アンド回路(パルス入力禁止回路) 5…カウンタ 6…マスク信号発生回路 7…補間パルス発生回路 8…第2アンド回路(マスク禁止回路) 11…パルスディレイ回路(遅延回路) 12…ラインカウンタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−252415(JP,A) 特開 平5−56302(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/04 - 5/12
Claims (3)
- 【請求項1】 水平同期信号と、垂直同期信号と、該垂
直同期信号の前後に各々挿入された、水平同期信号の2
倍の周波数の等価パルスとを備えた映像信号から、同期
分離して得られた同期信号が入力されるカウンタであっ
て、水平同期信号の周期時間を一周としてカウントし、
入力された同期信号によりリセットされ、前記一周カウ
ント値を超える所定カウント値に達する毎に一定値に設
定されるカウンタと、 前記カウンタがリセットされたときおよび一定値に設定
されたときに所定幅のマスク信号を発生し、該マスク信
号によって前記カウンタへの同期信号入力を禁止する信
号入力禁止回路と、 前記カウンタが一定値に設定されてから、前記一周カウ
ント値を超える所定カウント値に達する毎に補間パルス
を出力する補間パルス発生回路と、 前記補間パルス発生回路から出力された補間パルスが所
定数になってから、次の同期信号が前記カウンタに入力
されるまでの間、前記信号入力禁止回路の禁止動作を無
効にする回路と、 前記同期分離した同期信号とともに前記補間パルスもカ
ウントするラインカウンタとを備え、 前記補間パルスが所定数となるときの該パルスの合計出
力区間は、前記等価パルスの挿入区間と同程度に設定さ
れていること を特徴とする走査線番号カウント回路。 - 【請求項2】 水平同期信号と、垂直同期信号と、該垂
直同期信号の前後に各々挿入された、水平同期信号の2
倍の周波数の等価パルスとを備えた映像信号から、同期
分離して得られた同期信号に基づく同期パルスが入力さ
れるカウンタであって、水平同期信号の周期時間を一周
としてカウントし、入力された同期パルスによりリセッ
トされ、前記一周カウント値を超える所定カウント値に
達する毎に一定値に設定されるカウンタと、 前記カウンタがリセットされたときおよび一定値に設定
されたときに所定幅のマスク信号を出力するマスク信号
発生回路と、 前記マスクの信号区間では前記カウンタへの前記同期パ
ルスの入力を禁止する パルス入力禁止回路と、 前記カウンタが一定値に設定されてから、前記一周カウ
ント値を超える所定カウント値に達する毎に補間パルス
を出力する補間パルス発生回路と、 前記補間パルス発生回路から出力された補間パルスが所
定数になってから、次の同期パルスが前記カウンタに入
力されるまでの間、前記マスク信号の出力を禁止するマ
スク禁止回路と、 前記同期分離した同期パルスとともに前記補間パルスも
カウントするラインカウンタとを備え、 前記補間パルスが所定数となるときの該パルスの合計出
力区間は、前記等価パルスの挿入区間と同程度に設定さ
れていること を特徴とする走査線番号カウント回路。 - 【請求項3】 前記同期信号又は前記同期パルスを前記
補間パルスの周期タイミングとなるよう遅延する遅延回
路を有することを特徴とする請求項1又は請求項2に記
載の走査線番号カウント回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31741894A JP3319189B2 (ja) | 1994-12-21 | 1994-12-21 | 走査線番号カウント回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31741894A JP3319189B2 (ja) | 1994-12-21 | 1994-12-21 | 走査線番号カウント回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08181881A JPH08181881A (ja) | 1996-07-12 |
JP3319189B2 true JP3319189B2 (ja) | 2002-08-26 |
Family
ID=18088017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31741894A Expired - Fee Related JP3319189B2 (ja) | 1994-12-21 | 1994-12-21 | 走査線番号カウント回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3319189B2 (ja) |
-
1994
- 1994-12-21 JP JP31741894A patent/JP3319189B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08181881A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3289106B2 (ja) | 補助ビデオ・データ・デコーダ装置 | |
JP3319189B2 (ja) | 走査線番号カウント回路 | |
EP0927492B1 (en) | A delay correction circuit | |
WO1996026604A2 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
JPH1013796A (ja) | 文字多重データサンプリング回路 | |
EP0658046B1 (en) | Video signal processing apparatus and method | |
JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
JP3480573B2 (ja) | ビデオ信号処理装置 | |
JP3203680B2 (ja) | 垂直同期処理回路 | |
JP2561240B2 (ja) | クランプパルス発生回路 | |
JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
JP2604424B2 (ja) | 同期分離回路 | |
JP3211685B2 (ja) | テレビジョン映像信号の水平アドレス発生回路 | |
JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
JP3402954B2 (ja) | ノイズ除去回路 | |
JP2002335421A (ja) | 同期信号処理回路 | |
JP2889435B2 (ja) | 水平同期信号検出装置 | |
JP3024725B2 (ja) | スキューパルス検出回路 | |
JP2982524B2 (ja) | クロック発生回路 | |
JP3140202B2 (ja) | ゴースト除去装置 | |
JPH07250055A (ja) | フレーム同期回路 | |
JPS61192173A (ja) | ゴ−スト除去装置 | |
JPH04167787A (ja) | 映像信号再生装置 | |
JPH04180365A (ja) | ノイズパルス除去回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |