JP3288760B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JP3288760B2 JP3288760B2 JP22752392A JP22752392A JP3288760B2 JP 3288760 B2 JP3288760 B2 JP 3288760B2 JP 22752392 A JP22752392 A JP 22752392A JP 22752392 A JP22752392 A JP 22752392A JP 3288760 B2 JP3288760 B2 JP 3288760B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- dummy
- cell group
- bias circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関
し、特に、ＮＡＮＤ型読み出し専用メモリ（ＲＯＭ）に
用いて好適な半導体メモリ装置に関する。
し、特に、ＮＡＮＤ型読み出し専用メモリ（ＲＯＭ）に
用いて好適な半導体メモリ装置に関する。
【０００２】
【従来の技術】従来、ＮＯＲ型のＲＯＭでは、ダミービ
ットライン及びダミーセルをセルアレー内に設けて、電
源電位ＶccやＶss接地電位のノイズによってビットライ
ンにゆれが生じるのをキャンセルする方式が用いられて
いた。図３は、かかるノイズ対策を施した従来の半導体
メモリ装置の概略構成図である。図３に示すように、メ
モリセルＣ１〜Ｃ３のゲートはワードラインＷＬ１〜Ｗ
Ｌ３に接続され、読み出し用のドレインがビットライン
ＢＬに接続されている。そして、ビットラインＢＬは、
カラムセレクタＣＳ１〜ＣＳ２を通じて、ビットライン
バイアス回路ＢＢに接続されている。一方、ワードライ
ンＷＬ１〜ＷＬ３は、メモリセルＣ１〜Ｃｎと対称に配
されたダミーセルＤＣ１〜ＤＣ３のゲートにも接続され
ている。ダミーセルＤＣ１〜ＤＣ３のドレインは、ダミ
ービットラインＤＢＬに接続されている。ダミービット
ラインＤＢＬは、トランスファーゲートＤＳ１、ＤＳ２
を介して、ダミービットラインバイアス回路ＤＢＢに接
続されている。ビットラインバイアス回路ＢＢは、入力
電圧ＶSAを発生して、差動アンプリファイアＳＡに入力
する。一方、ダミービットラインバイアス回路ＤＢＢ
は、基準電圧ＶREF を発生して、差動アンプリファイア
ＳＡに入力する。差動アンプリファイアＳＡは基準電圧
ＶREF と入力電圧ＶSAを比較センスして、出力Ｄout を
出力する。
ットライン及びダミーセルをセルアレー内に設けて、電
源電位ＶccやＶss接地電位のノイズによってビットライ
ンにゆれが生じるのをキャンセルする方式が用いられて
いた。図３は、かかるノイズ対策を施した従来の半導体
メモリ装置の概略構成図である。図３に示すように、メ
モリセルＣ１〜Ｃ３のゲートはワードラインＷＬ１〜Ｗ
Ｌ３に接続され、読み出し用のドレインがビットライン
ＢＬに接続されている。そして、ビットラインＢＬは、
カラムセレクタＣＳ１〜ＣＳ２を通じて、ビットライン
バイアス回路ＢＢに接続されている。一方、ワードライ
ンＷＬ１〜ＷＬ３は、メモリセルＣ１〜Ｃｎと対称に配
されたダミーセルＤＣ１〜ＤＣ３のゲートにも接続され
ている。ダミーセルＤＣ１〜ＤＣ３のドレインは、ダミ
ービットラインＤＢＬに接続されている。ダミービット
ラインＤＢＬは、トランスファーゲートＤＳ１、ＤＳ２
を介して、ダミービットラインバイアス回路ＤＢＢに接
続されている。ビットラインバイアス回路ＢＢは、入力
電圧ＶSAを発生して、差動アンプリファイアＳＡに入力
する。一方、ダミービットラインバイアス回路ＤＢＢ
は、基準電圧ＶREF を発生して、差動アンプリファイア
ＳＡに入力する。差動アンプリファイアＳＡは基準電圧
ＶREF と入力電圧ＶSAを比較センスして、出力Ｄout を
出力する。
【０００３】なお、ビットラインバイアス回路ＢＢは、
カラムセレクタＣＳ１〜ＣＳｎを通じて、ビットライン
ＢＬに接続されている。ダミービットラインバイアス回
路ＤＢＢは、トランスファーゲートＤＳ１、ＤＳ２を通
じて、ダミービットラインＤＢＬに接続されている。い
ずれのバイアス回路ＢＢ、ＤＢＢも、図６の回路構成図
に例示する構成を有し、差動アンプリファイアＳＡに、
入力電圧ＶSAならびに基準電圧ＶREF をそれぞれ供給す
る。一方、差動アンプリファイアＳＡは、図７に例示す
る構成を有し、入力電圧ＶSAと基準電圧ＶREF をセンス
演算して、出力Ｄout を出力する。
カラムセレクタＣＳ１〜ＣＳｎを通じて、ビットライン
ＢＬに接続されている。ダミービットラインバイアス回
路ＤＢＢは、トランスファーゲートＤＳ１、ＤＳ２を通
じて、ダミービットラインＤＢＬに接続されている。い
ずれのバイアス回路ＢＢ、ＤＢＢも、図６の回路構成図
に例示する構成を有し、差動アンプリファイアＳＡに、
入力電圧ＶSAならびに基準電圧ＶREF をそれぞれ供給す
る。一方、差動アンプリファイアＳＡは、図７に例示す
る構成を有し、入力電圧ＶSAと基準電圧ＶREF をセンス
演算して、出力Ｄout を出力する。
【０００４】以上のような構成において、例えば、ワー
ドラインＷＬ１によってメモリセルＣ１が選択されたと
する。メモリセルＣ１の状態はビットラインＢＬに出力
される。同時に、ワードラインＷＬ１に接続されるダミ
ーセルＤＣ１も選択され、ダミービットラインＤＢＬに
基準レベルが表われる。ビットラインＢＬは、カラムセ
レクタＣＳ１〜ＣＳｎを通じて、ビットラインバイアス
回路ＢＢに接続される。同様にダミービットラインＤＢ
Ｌは、トランスファーゲートＤＳ１、ＤＳ２を通じて、
ダミービットラインバイアス回路ＤＢＢに接続される。
ビットラインバイアス回路ＢＢとダミービットラインバ
イアス回路ＤＢＢのそれぞれの負荷トランジスタの大き
さは、基準電圧ＶREF が、差動アンプリファイアＳＡ入
力ＶSAがハイレベルＨのときとロウレベルＬのときのほ
ぼ中間のレベルとなるように設定されている。そして、
メモリセルＣ１のトランジスタの閾値が通常のレベル
（＝１Ｖ）か高い（＝７Ｖ）かを差動アンプリファイア
ＳＡにより増幅し、セルＣ１の記憶データが“１”か
“０”かをセンスしている。一般には、ダミーセルＤＣ
１のトランジスタの閾値は通常のレベル範囲にある。し
かし、ＶccやＶssのノイズによって、ビットラインＢＬ
電位が揺れたとする。この場合、ダミービットラインＤ
ＢＬの電位も同様に揺れる。このため、差動アンプリフ
ァイアＳＡへの２つの入力、即ち、入力電圧ＶSAと基準
電圧ＶREF も同様に揺れる。これにより、各ノイズはお
互いに相殺し合って、出力Ｄout にはノイズの影響は表
われない。
ドラインＷＬ１によってメモリセルＣ１が選択されたと
する。メモリセルＣ１の状態はビットラインＢＬに出力
される。同時に、ワードラインＷＬ１に接続されるダミ
ーセルＤＣ１も選択され、ダミービットラインＤＢＬに
基準レベルが表われる。ビットラインＢＬは、カラムセ
レクタＣＳ１〜ＣＳｎを通じて、ビットラインバイアス
回路ＢＢに接続される。同様にダミービットラインＤＢ
Ｌは、トランスファーゲートＤＳ１、ＤＳ２を通じて、
ダミービットラインバイアス回路ＤＢＢに接続される。
ビットラインバイアス回路ＢＢとダミービットラインバ
イアス回路ＤＢＢのそれぞれの負荷トランジスタの大き
さは、基準電圧ＶREF が、差動アンプリファイアＳＡ入
力ＶSAがハイレベルＨのときとロウレベルＬのときのほ
ぼ中間のレベルとなるように設定されている。そして、
メモリセルＣ１のトランジスタの閾値が通常のレベル
（＝１Ｖ）か高い（＝７Ｖ）かを差動アンプリファイア
ＳＡにより増幅し、セルＣ１の記憶データが“１”か
“０”かをセンスしている。一般には、ダミーセルＤＣ
１のトランジスタの閾値は通常のレベル範囲にある。し
かし、ＶccやＶssのノイズによって、ビットラインＢＬ
電位が揺れたとする。この場合、ダミービットラインＤ
ＢＬの電位も同様に揺れる。このため、差動アンプリフ
ァイアＳＡへの２つの入力、即ち、入力電圧ＶSAと基準
電圧ＶREF も同様に揺れる。これにより、各ノイズはお
互いに相殺し合って、出力Ｄout にはノイズの影響は表
われない。
【０００５】これに対して、ＮＡＮＤ型ＲＯＭは、ダミ
ーセルの構成がＮＯＲ型ＲＯＭとは異なっている。即
ち、ＮＡＮＤ型ＲＯＭでは、メモリセルをエンハンスメ
ント型トランジスタとデプレッション型トランジスタを
直列に接続して構成している。このため、メモリセル
（トランジスタ）がオンの場合には、特に選択されたト
ランジスタがデプレッション型トランジスタのときに
は、直列に接続されたデプレッション型トランジスタの
個数によりセル電位が異なることになる。差動アンプリ
ファイアＳＡを用いる方式では、セル電流が最小となる
ときでもセンスできる必要がある。ダミーセルも、同様
に、セル電流最小としなければならない。
ーセルの構成がＮＯＲ型ＲＯＭとは異なっている。即
ち、ＮＡＮＤ型ＲＯＭでは、メモリセルをエンハンスメ
ント型トランジスタとデプレッション型トランジスタを
直列に接続して構成している。このため、メモリセル
（トランジスタ）がオンの場合には、特に選択されたト
ランジスタがデプレッション型トランジスタのときに
は、直列に接続されたデプレッション型トランジスタの
個数によりセル電位が異なることになる。差動アンプリ
ファイアＳＡを用いる方式では、セル電流が最小となる
ときでもセンスできる必要がある。ダミーセルも、同様
に、セル電流最小としなければならない。
【０００６】図４はかかる従来の半導体メモリ装置の他
の例を示す概略構成図である。メモリセルＣ１〜Ｃｎと
の関係で設けられるダミーセルＤＣ１〜ＤＣｎは、ゲー
トしきい値が０Ｖのデプレッション型トランジスタと、
ゲートしきい値がＶccのトランジスタとの直列構成で成
る。そして、メモリセルＣ１〜Ｃｎには、ナンドセレク
トラインＮＳＬにゲートが接続されたナンドセレクトゲ
ートＮＣが直列に接続されており、ナンドセレクトゲー
トＮＣを介してビットラインＢＬに接続されている。
の例を示す概略構成図である。メモリセルＣ１〜Ｃｎと
の関係で設けられるダミーセルＤＣ１〜ＤＣｎは、ゲー
トしきい値が０Ｖのデプレッション型トランジスタと、
ゲートしきい値がＶccのトランジスタとの直列構成で成
る。そして、メモリセルＣ１〜Ｃｎには、ナンドセレク
トラインＮＳＬにゲートが接続されたナンドセレクトゲ
ートＮＣが直列に接続されており、ナンドセレクトゲー
トＮＣを介してビットラインＢＬに接続されている。
【０００７】かかる構成にあっては、ワードラインＷＬ
１〜ＷＬｎによって選択されたメモリセルＣ１〜Ｃｎの
状態は、ナンドセレクトラインＮＳＬによって選択され
るナンドセレクトゲートＮＣを通じて、ビットラインＢ
Ｌに出力され、さらにカラムセレクタＣＳ１〜ＣＳｎを
介してビットラインバイアス回路ＢＢに入力される。一
方、ダミーセルＤＣ１〜ＤＣｎに接続されるダミービッ
トラインＤＢＬは、トランスファーゲートＤＳ１、ＤＳ
２を介して、ダミービットラインバイアス回路ＤＢＢに
接続されている。そして、ビットラインバイアス回路Ｂ
Ｂからの入力電圧ＶSAと、ダミービットラインバイアス
回路ＤＢＢからの基準電圧ＶREF とが、差動アンプリフ
ァイアＳＡでセンスされ、出力Ｄout として出力され
る。
１〜ＷＬｎによって選択されたメモリセルＣ１〜Ｃｎの
状態は、ナンドセレクトラインＮＳＬによって選択され
るナンドセレクトゲートＮＣを通じて、ビットラインＢ
Ｌに出力され、さらにカラムセレクタＣＳ１〜ＣＳｎを
介してビットラインバイアス回路ＢＢに入力される。一
方、ダミーセルＤＣ１〜ＤＣｎに接続されるダミービッ
トラインＤＢＬは、トランスファーゲートＤＳ１、ＤＳ
２を介して、ダミービットラインバイアス回路ＤＢＢに
接続されている。そして、ビットラインバイアス回路Ｂ
Ｂからの入力電圧ＶSAと、ダミービットラインバイアス
回路ＤＢＢからの基準電圧ＶREF とが、差動アンプリフ
ァイアＳＡでセンスされ、出力Ｄout として出力され
る。
【０００８】
【発明が解決しようとする課題】以上のような構成で
も、セル電流が最小となる組み合わせが必要である。こ
れはデプレッション型トランジスタが１つであって、な
おそのゲート電位が０Ｖになる場合である。
も、セル電流が最小となる組み合わせが必要である。こ
れはデプレッション型トランジスタが１つであって、な
おそのゲート電位が０Ｖになる場合である。
【０００９】いま、もし、ダミーセルＤＣ１〜ＤＣｎを
セルアレー内に構成したとする。例えば、メモリセルＣ
２が選択された場合でも、メモリセルＣ３やＣ４が選択
された場合でも、それに対応するダミーセルＤＣ１〜Ｄ
Ｃｎは、常に、ゲートが０Ｖのデプレッション型トラン
ジスタが１つとゲートがＶccのエンハンスメント型トラ
ンジスタの直列接続とならなければ成らない。しかしな
がら、これは、実際の問題として、不可能である。
セルアレー内に構成したとする。例えば、メモリセルＣ
２が選択された場合でも、メモリセルＣ３やＣ４が選択
された場合でも、それに対応するダミーセルＤＣ１〜Ｄ
Ｃｎは、常に、ゲートが０Ｖのデプレッション型トラン
ジスタが１つとゲートがＶccのエンハンスメント型トラ
ンジスタの直列接続とならなければ成らない。しかしな
がら、これは、実際の問題として、不可能である。
【００１０】従って、ＮＡＮＤ型ＲＯＭでは、図３のよ
うなセルアレー内にダミーセルを設けた構成をとること
ができない。このため、ＶccやＶssのノイズによるビッ
トラインＢＬの揺れの影響を十分にキャンセルすること
ができない。そして、図５の出力波形図に示すように、
差動アンプリファイアＳＡ入力にはＶccやＶssのノイズ
によるビットラインＢＬの揺れの影響が出るが、基準電
圧ＶREF にはこの影響はほとんどない。このため、最悪
の場合、出力Ｄout の状態が反転してしまう。
うなセルアレー内にダミーセルを設けた構成をとること
ができない。このため、ＶccやＶssのノイズによるビッ
トラインＢＬの揺れの影響を十分にキャンセルすること
ができない。そして、図５の出力波形図に示すように、
差動アンプリファイアＳＡ入力にはＶccやＶssのノイズ
によるビットラインＢＬの揺れの影響が出るが、基準電
圧ＶREF にはこの影響はほとんどない。このため、最悪
の場合、出力Ｄout の状態が反転してしまう。
【００１１】本発明は、上記に鑑みてなされたもので、
その目的は、ＮＡＮＤ型ＲＯＭにおいてＶccやＶssレベ
ルがノイズに基づいて変動し、ビットラインの電位に揺
れが生じた場合でも、これを効果的にキャンセルして安
定したメモリの読み出しを可能とすることにある。
その目的は、ＮＡＮＤ型ＲＯＭにおいてＶccやＶssレベ
ルがノイズに基づいて変動し、ビットラインの電位に揺
れが生じた場合でも、これを効果的にキャンセルして安
定したメモリの読み出しを可能とすることにある。
【００１２】本発明の装置は、各選択ラインに各メモリ
セルのゲートが接続されたＮＡＮＤ型メモリセル群と、
前記メモリセル群と同一のアレー内に構成、配置され、
前記各選択ラインに各ゲートが、前記各メモリセルのゲ
ートと共通に接続されたエンハンスメント型トランジス
タの複数を有するＮＡＮＤ型の第１ダミーセル群と、前
記各メモリセル群のアレーとは分離した場所に配置さ
れ、それぞれゲート電位が固定された複数のトランジス
タを有する第２ダミーセル群と、前記メモリセル群のビ
ットラインに接続されたビットラインバイアス回路と、
前記第１ダミーセル群と前記第２ダミーセル群に接続さ
れたダミービットラインに接続されたダミービットライ
ンバイアス回路と、前記ビットラインバイアス回路の出
力と前記ダミービットラインバイアス回路段からの基準
電圧とを比較して、比較結果を出力する演算回路と、を
備えるものとして構成される。
セルのゲートが接続されたＮＡＮＤ型メモリセル群と、
前記メモリセル群と同一のアレー内に構成、配置され、
前記各選択ラインに各ゲートが、前記各メモリセルのゲ
ートと共通に接続されたエンハンスメント型トランジス
タの複数を有するＮＡＮＤ型の第１ダミーセル群と、前
記各メモリセル群のアレーとは分離した場所に配置さ
れ、それぞれゲート電位が固定された複数のトランジス
タを有する第２ダミーセル群と、前記メモリセル群のビ
ットラインに接続されたビットラインバイアス回路と、
前記第１ダミーセル群と前記第２ダミーセル群に接続さ
れたダミービットラインに接続されたダミービットライ
ンバイアス回路と、前記ビットラインバイアス回路の出
力と前記ダミービットラインバイアス回路段からの基準
電圧とを比較して、比較結果を出力する演算回路と、を
備えるものとして構成される。
【００１３】
【作用】ＮＡＮＤ型メモリセル群からのデータがビット
ラインバイアス回路に加えられる。そのバイアス回路は
入力データに応じた信号を演算回路の一方の入力端に加
える。ＮＡＮＤ型の第１ダミーセル群からの信号と、第
２ダミーセル群からの信号が、共に、ダミービットライ
ンバイアス回路に入力される。そのダミービットライン
バイアス回路は、２つの入力信号に応じた基準電圧を、
演算回路の他方の入力端に加える。その演算回路は、２
つの入力に基づいた出力を出力する。
ラインバイアス回路に加えられる。そのバイアス回路は
入力データに応じた信号を演算回路の一方の入力端に加
える。ＮＡＮＤ型の第１ダミーセル群からの信号と、第
２ダミーセル群からの信号が、共に、ダミービットライ
ンバイアス回路に入力される。そのダミービットライン
バイアス回路は、２つの入力信号に応じた基準電圧を、
演算回路の他方の入力端に加える。その演算回路は、２
つの入力に基づいた出力を出力する。
【００１４】而して、ＮＡＮＤ型メモリセル群の各メモ
リセルのゲートとＮＡＮＤ型第１ダミーセル群の各ダミ
ーセルのゲートとが各選択線に共通に接続され、且つメ
モリセル群とダミーメモリセル群とが同一アレイ中に構
成され、さらに、ＤＣ的な基準電位を設定するための第
２ダミーセル群が設けられていることから、ノイズによ
る電源電位及び接地電位のゆれは２つのセル群に共通に
表われ、結果的に相殺される。
リセルのゲートとＮＡＮＤ型第１ダミーセル群の各ダミ
ーセルのゲートとが各選択線に共通に接続され、且つメ
モリセル群とダミーメモリセル群とが同一アレイ中に構
成され、さらに、ＤＣ的な基準電位を設定するための第
２ダミーセル群が設けられていることから、ノイズによ
る電源電位及び接地電位のゆれは２つのセル群に共通に
表われ、結果的に相殺される。
【００１５】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
説明する。
【００１６】図１は本発明の一実施例に係る半導体メモ
リ装置の概略構成図である。図１に示すように、ダミー
セルＤＣ１〜ＤＣｎの直列回路が、トランスファーゲー
トＤＳ１、ＤＳ２を通じて、ダミービットラインバイア
ス回路ＤＢＢに接続されている。さらに、セルアレー内
に、エンハンスメント型トランジスタから成るＮＡＮＤ
型セルで構成されるダミーセルＤＣ１ａ〜ＤＣｎａが設
けられている。これらのセルＤＣ１ａ〜ＤＣｎａが、ナ
ンドセレクトラインＮＳＬにゲート接続されたナンドセ
レクトゲートＤＮＣを介して、ダミービットラインＤＢ
Ｌに接続されている。ダミービットラインＤＢＬは、ト
ランスファーゲートＤＳ１ａ、ＤＳ２ａを通じて、ダミ
ービットラインバイアス回路ＤＢＢに接続されている。
そして、ダミーセルＤＣ１ａ〜ＤＣｎａはメモリセルＣ
１〜Ｃｎに対しており、共通のワードラインＷＬ１〜Ｗ
Ｌｎに接続されている。
リ装置の概略構成図である。図１に示すように、ダミー
セルＤＣ１〜ＤＣｎの直列回路が、トランスファーゲー
トＤＳ１、ＤＳ２を通じて、ダミービットラインバイア
ス回路ＤＢＢに接続されている。さらに、セルアレー内
に、エンハンスメント型トランジスタから成るＮＡＮＤ
型セルで構成されるダミーセルＤＣ１ａ〜ＤＣｎａが設
けられている。これらのセルＤＣ１ａ〜ＤＣｎａが、ナ
ンドセレクトラインＮＳＬにゲート接続されたナンドセ
レクトゲートＤＮＣを介して、ダミービットラインＤＢ
Ｌに接続されている。ダミービットラインＤＢＬは、ト
ランスファーゲートＤＳ１ａ、ＤＳ２ａを通じて、ダミ
ービットラインバイアス回路ＤＢＢに接続されている。
そして、ダミーセルＤＣ１ａ〜ＤＣｎａはメモリセルＣ
１〜Ｃｎに対しており、共通のワードラインＷＬ１〜Ｗ
Ｌｎに接続されている。
【００１７】以上のような構成においては、ワードライ
ンＷＬ１〜ＷＬｎによって選択されたメモリセルＣ１〜
Ｃｎの状態は、ナンドセレクトゲートＮＣを通じて、ビ
ットラインＢＬに伝えられる。さらに、セルの状態は、
カラムセレクタＣＳ１〜ＣＳｎを通じてビットラインバ
イアス回路ＢＢに与えられる。一方、ダミーセルＤＣ１
〜ＤＣｎの状態は、ダミーセルＤＣ１〜ＤＣｎを通じて
ダミービットラインバイアス回路ＤＢＢに接続される。
同時に、ダミービットラインＤＢＬの状態も、ダミーセ
ルＤＣ１ａ〜ＤＣｎａを通じてダミービットラインバイ
アス回路ＤＢＢに与えられる。ダミーセルＤＣ１ａ〜Ｄ
Ｃｎａは、メモリセルＣ１〜Ｃｎと共通のワードライン
ＷＬ１〜ＷＬｎに接続されている。このため、ワードラ
インＷＬ１〜ＷＬｎで選択されたダミーセルＤＣ１ａ〜
ＤＣｎａの状態は、ナンドセレクトゲートＤＮＣを通じ
て、ダミービットラインＤＢＬに与えられる。
ンＷＬ１〜ＷＬｎによって選択されたメモリセルＣ１〜
Ｃｎの状態は、ナンドセレクトゲートＮＣを通じて、ビ
ットラインＢＬに伝えられる。さらに、セルの状態は、
カラムセレクタＣＳ１〜ＣＳｎを通じてビットラインバ
イアス回路ＢＢに与えられる。一方、ダミーセルＤＣ１
〜ＤＣｎの状態は、ダミーセルＤＣ１〜ＤＣｎを通じて
ダミービットラインバイアス回路ＤＢＢに接続される。
同時に、ダミービットラインＤＢＬの状態も、ダミーセ
ルＤＣ１ａ〜ＤＣｎａを通じてダミービットラインバイ
アス回路ＤＢＢに与えられる。ダミーセルＤＣ１ａ〜Ｄ
Ｃｎａは、メモリセルＣ１〜Ｃｎと共通のワードライン
ＷＬ１〜ＷＬｎに接続されている。このため、ワードラ
インＷＬ１〜ＷＬｎで選択されたダミーセルＤＣ１ａ〜
ＤＣｎａの状態は、ナンドセレクトゲートＤＮＣを通じ
て、ダミービットラインＤＢＬに与えられる。
【００１８】今、ＶccやＶssにノイズが発生してビット
ラインＢＬが揺れたとする。選択されたダミーセルＤＣ
１ａ〜ＤＣｎａはセルアレー内に設けらてれいる。この
ため、それらのセルの状態もＶccやＶssの揺れに応じて
揺れることになる。そしてダミーセルＤＣ１〜ＤＣｎの
状態の揺れは、ナンドセレクトゲートＤＮＣを通じて、
ダミービットラインＤＢＬに伝達される。これにより、
ダミービットラインＤＢＬも同様に揺れる。これによ
り、ダミービットラインバイアス回路ＤＢＢから差動ア
ンプリファイアＳＡに与えられる基準電圧ＶREF も揺れ
ることになる。このため、図２の波形図に示すように、
たとえＶccやＶssの揺れのためにビットラインＢＬから
ビットラインバイアス回路ＢＢを通じて得られる入力電
圧ＶSAが揺れても、ダミービットラインバイアス回路Ｄ
ＢＢから出力される基準電圧ＶREFも同様に揺れる。こ
のため、差動アンプリファイアＳＡからの出力Ｄout か
らはノイズがキャンセルされる。
ラインＢＬが揺れたとする。選択されたダミーセルＤＣ
１ａ〜ＤＣｎａはセルアレー内に設けらてれいる。この
ため、それらのセルの状態もＶccやＶssの揺れに応じて
揺れることになる。そしてダミーセルＤＣ１〜ＤＣｎの
状態の揺れは、ナンドセレクトゲートＤＮＣを通じて、
ダミービットラインＤＢＬに伝達される。これにより、
ダミービットラインＤＢＬも同様に揺れる。これによ
り、ダミービットラインバイアス回路ＤＢＢから差動ア
ンプリファイアＳＡに与えられる基準電圧ＶREF も揺れ
ることになる。このため、図２の波形図に示すように、
たとえＶccやＶssの揺れのためにビットラインＢＬから
ビットラインバイアス回路ＢＢを通じて得られる入力電
圧ＶSAが揺れても、ダミービットラインバイアス回路Ｄ
ＢＢから出力される基準電圧ＶREFも同様に揺れる。こ
のため、差動アンプリファイアＳＡからの出力Ｄout か
らはノイズがキャンセルされる。
【００１９】以上のように、ＮＡＮＤ型ＲＯＭのよう
に、ダミーセルをメモリセルアレー内に設けることがで
きないような場合であっても、セルアレー内にエンハン
スメント型トランジスタから成るＮＡＮＤ型セルを接続
したダミーセルを設けることにより、ＶccやＶssの変動
をダミービットラインバイアス回路ＤＢＢに伝達するよ
うにしたので、耐ノイズ性の優れたＲＯＭを構成するこ
とができる。
に、ダミーセルをメモリセルアレー内に設けることがで
きないような場合であっても、セルアレー内にエンハン
スメント型トランジスタから成るＮＡＮＤ型セルを接続
したダミーセルを設けることにより、ＶccやＶssの変動
をダミービットラインバイアス回路ＤＢＢに伝達するよ
うにしたので、耐ノイズ性の優れたＲＯＭを構成するこ
とができる。
【００２０】なお、上記実施例では、ダミービットライ
ンＤＢＬと別にダミーセルＤＣ１〜ＤＣｎを設けてい
る。しかし、ダミーセルＤＣ１〜ＤＣｎは基準電圧Ｖ
REF のＤＣ的なレベルを設定するだけであるので、ダミ
ーセルＤＣ１〜ＤＣｎをダミービットラインＤＢＬに直
接接続しても良い。
ンＤＢＬと別にダミーセルＤＣ１〜ＤＣｎを設けてい
る。しかし、ダミーセルＤＣ１〜ＤＣｎは基準電圧Ｖ
REF のＤＣ的なレベルを設定するだけであるので、ダミ
ーセルＤＣ１〜ＤＣｎをダミービットラインＤＢＬに直
接接続しても良い。
【００２１】さらに、上記実施例では、ＮＡＮＤ型ＲＯ
Ｍ全般について適用可能な回路を例示した。しかし、本
発明は、メモリセルがＮＡＮＤ型であれば、マスクＲＯ
Ｍ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどのいずれにでも適用
可能である。
Ｍ全般について適用可能な回路を例示した。しかし、本
発明は、メモリセルがＮＡＮＤ型であれば、マスクＲＯ
Ｍ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどのいずれにでも適用
可能である。
【００２２】
【発明の効果】以上のように、本発明によれば、Ｖccや
Ｖssのノイズによりメモリセルからの読み出しビットラ
イン電位に揺れが生じた場合でも、ダミービットライン
電位にも同様のゆれを発生させることができ、これによ
り差動アンプリファイアの入力とこれをセンスするため
の基準電圧が同様の揺れ持つことになり、ノイズはキャ
ンセルされ、出力にはノイズの影響のない信号を得るこ
とができる。
Ｖssのノイズによりメモリセルからの読み出しビットラ
イン電位に揺れが生じた場合でも、ダミービットライン
電位にも同様のゆれを発生させることができ、これによ
り差動アンプリファイアの入力とこれをセンスするため
の基準電圧が同様の揺れ持つことになり、ノイズはキャ
ンセルされ、出力にはノイズの影響のない信号を得るこ
とができる。
【図１】本発明の一実施例に係る半導体メモリ装置の概
略構成図である。
略構成図である。
【図２】図１における出力波形図である。
【図３】従来の半導体メモリ装置の一例を示す概略構成
図である。
図である。
【図４】従来の半導体メモリ装置の他の例を示す概略構
成図である。
成図である。
【図５】図４の構成における出力波形図である。
【図６】ビットラインバイアス回路、ダミービットライ
ンバイアス回路の構成の例を示す回路構成図である。
ンバイアス回路の構成の例を示す回路構成図である。
【図７】差動アンプリファイアの構成の例を示す回路構
成図である。
成図である。
ＢＢ ビットラインバイアス回路 ＳＡ 差動アンプリファイア ＤＢＢ ダミービットラインバイアス回路 ＢＬ ビットライン ＤＢＬ ダミービットライン Ｃ１〜Ｃｎ メモリセル ＤＣ１〜ＤＣｎ ダミーセル ＤＣ１ａ〜ＤＣｎａ ダミーセル ＷＬ１〜ＷＬｎ ワードライン ＮＳＬ ナンドセレクトライン ＮＣ ナンドセレクトゲート ＤＮＣ ナンドセレクトゲート ＣＳ１〜ＣＳｎ カラムセレクタ ＤＳ１ トランスファーゲート ＤＳ２ トランスファーゲート ＤＳ１ａ トランスファーゲート ＤＳ２ａ トランスファーゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀧 沢 誠 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (72)発明者 石 黒 重 文 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 昭63−225998（ＪＰ，Ａ) 特開 平３−263693（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/06
Claims (2)
- 【請求項１】各選択ラインに各メモリセルのゲートが接
続されたＮＡＮＤ型メモリセル群と、 前記メモリセル群と同一のアレー内に構成、配置され、
前記各選択ラインに各ゲートが、前記各メモリセルのゲ
ートと共通に接続されたエンハンスメント型トランジス
タの複数を有するＮＡＮＤ型の第１ダミーセル群と、前記各メモリセル群のアレーとは分離した場所に配置さ
れ、それぞれゲート電位が固定された複数のトランジス
タを有する 第２ダミーセル群と、 前記メモリセル群のビットラインに接続されたビットラ
インバイアス回路と、 前記第１ダミーセル群と前記第２ダミーセル群に接続さ
れたダミービットラインに接続されたダミービットライ
ンバイアス回路と、 前記ビットラインバイアス回路の出力と前記ダミービッ
トラインバイアス回路段からの基準電圧とを比較して、
比較結果を出力する演算回路と、 を備えることを特徴とする半導体メモリ装置。 - 【請求項２】前記第２ダミーセル群は、ゲートが接地電
位に固定されたデプレッション型トランジスタと、ゲー
トが前記選択ラインの選択電位に固定されたエンハンス
メント型トランジスタとを有することを特徴とする請求
項１記載の半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22752392A JP3288760B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22752392A JP3288760B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0676590A JPH0676590A (ja) | 1994-03-18 |
| JP3288760B2 true JP3288760B2 (ja) | 2002-06-04 |
Family
ID=16862242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22752392A Expired - Fee Related JP3288760B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288760B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5291292B2 (ja) | 2007-02-01 | 2013-09-18 | 協同油脂株式会社 | 金属加工用油剤及び金属加工方法 |
| US8338345B2 (en) | 2007-07-30 | 2012-12-25 | Idemitsu Kosan Co., Ltd. | Water-based metalworking fluid |
-
1992
- 1992-08-26 JP JP22752392A patent/JP3288760B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0676590A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653023A (en) | Plural-bit-per-cell read-only memory | |
| JP3160316B2 (ja) | 不揮発性半導体記憶装置 | |
| US4802138A (en) | Sense amplifier circuit for semiconductor memory | |
| US5243573A (en) | Sense amplifier for nonvolatile semiconductor storage devices | |
| US20050141289A1 (en) | Semiconductor memory device having the operating voltage of the memory cell controlled | |
| US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
| JPS6161198B2 (ja) | ||
| JPH11219589A (ja) | スタティック型半導体記憶装置 | |
| US4809224A (en) | Read only memory device with memory cells each storing one of three states | |
| US6363001B1 (en) | ROM with a reduced static consumption | |
| EP0503524B1 (en) | Semiconductor memory device | |
| US5299163A (en) | Semiconductor memory device with discriminator for diagnostic mode of operation | |
| JP3288760B2 (ja) | 半導体メモリ装置 | |
| US4899309A (en) | Current sense circuit for a ROM system | |
| US6781917B2 (en) | Semiconductor memory device with dual port memory cells | |
| JP3313641B2 (ja) | 半導体記憶装置 | |
| KR960012048B1 (ko) | 반도체 기억장치의 데이타 증폭장치 | |
| US6316812B1 (en) | Static semiconductor memory device with expanded operating voltage range | |
| KR0126908B1 (ko) | 스태틱형 반도체 메모리 디바이스 | |
| US4628250A (en) | Power conserving CMOS reference voltage source | |
| JP2876799B2 (ja) | 半導体記憶装置 | |
| US5973987A (en) | Semiconductor memory device delaying ATD pulse signal to generate word line activation signal | |
| US5463580A (en) | Static semiconductor memory device having improved read operation margin and speed | |
| KR100232450B1 (ko) | 반도체 메모리 장치의 감지 증폭 회로 | |
| KR0170403B1 (ko) | 고속 복수포트 BiCMOS 메모리 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |