JP3239633B2 - Semiconductor device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置に関する。The present invention relates to relates to a semiconductor device.

【０００２】[0002]

【従来の技術】スイッチング機能を有する半導体装置で
は、導通状態において半導体装置の両端にかかるオン電
圧Ｖｔ，導通状態から阻止状態へのスイッチング時に逆
方向に流れる電荷の総量である逆回復電荷Ｑｒの二つの
特性がともに小さいことが望まれている。素子内部のキ
ャリアのライフタイムはこれらの特性を決定する大きな
要因の一つである。オン電圧Ｖｔはライフタイムが長い
ほど低く、逆回復電荷Ｑｒはライフタイムが短いほど小
さくなり、この二つの特性は互いにトレードオフの関係
にある。またキャリアのライフタイムは、阻止状態にお
ける空乏層での発生電流にも影響する。したがって半導
体装置の特性をコントロールするためには、キャリアの
ライフタイム制御は非常に重要である。2. Description of the Related Art In a semiconductor device having a switching function, an on-state voltage Vt applied to both ends of the semiconductor device in a conductive state, and a reverse recovery charge Qr which is a total amount of charge flowing in a reverse direction when switching from a conductive state to a blocking state. It is desired that both properties are small. The lifetime of carriers inside the device is one of the major factors that determine these characteristics. The ON voltage Vt is lower as the lifetime is longer, and the reverse recovery charge Qr is lower as the lifetime is shorter, and these two characteristics are in a trade-off relationship with each other. The carrier lifetime also affects the current generated in the depletion layer in the blocking state. Therefore, carrier lifetime control is very important for controlling the characteristics of the semiconductor device.

【０００３】ライフタイムをコントロールする手段とし
ては金や白金等の重金属の拡散や、放射線照射等が知ら
れている。γ線や電子線などにより素子のライフタイム
を全体的に短くした場合、逆回復電荷は減少するが、オ
ン電圧及び漏れ電流の増加は避けられない。そのためラ
イフタイムを局所的に制御し半導体装置の特性を向上さ
せる技術として特開昭57−39577 号公報や特開昭60−19
8778号公報に記載する技術がある。[0003] As means for controlling the lifetime, diffusion of heavy metals such as gold and platinum, irradiation of radiation and the like are known. When the lifetime of the device is shortened as a whole by gamma rays or electron beams, the reverse recovery charge decreases, but increases in the on-voltage and the leakage current are inevitable. For this reason, Japanese Patent Application Laid-Open Nos. 57-39577 and 60-19-19 disclose techniques for locally controlling the lifetime and improving the characteristics of the semiconductor device.
There is a technique described in JP-A-8778.

【０００４】特開昭57−39577 号公報に記載する技術
は、サイリスタのカソード主表面よりプロトンを照射
し、ターンオフ動作時に逆電圧が印加されるアノードｐ
ｎ接合近傍の空乏層が拡がる領域のライフタイムを局所
的に短くするものである。また特開昭60−198778号公報
に記載する技術は、ターンオフ動作時に逆電圧が印加さ
れるｐｎ接合を形成する二つの領域のうち、不純物濃度
の低い方の領域において接合の近傍の空乏層が拡がる領
域のライフタイムを局所的に短くするものである。これ
らの技術はともにターンオフ動作時に空乏層の拡がる領
域におけるキャリアを素早く減少させ、短時間で空乏層
を形成させることにより、オン電圧Ｖｔの増加を低く抑
えながら逆回復電荷Ｑｒを減少さようとするものであ
る。The technique described in Japanese Patent Application Laid-Open No. 57-39577 discloses a technique in which protons are irradiated from the cathode main surface of a thyristor and a reverse voltage is applied during a turn-off operation.
This is to locally shorten the lifetime of the region where the depletion layer spreads near the n-junction. Further, the technology described in Japanese Patent Application Laid-Open No. 60-198778 discloses a depletion layer near the junction in a region having a lower impurity concentration among two regions forming a pn junction to which a reverse voltage is applied during a turn-off operation. This is to locally shorten the lifetime of the expanding region. In both of these techniques, the carriers in the region where the depletion layer spreads during the turn-off operation are quickly reduced, and the depletion layer is formed in a short time, thereby reducing the reverse recovery charge Qr while suppressing the increase in the on-voltage Vt low. Things.

【０００５】[0005]

【発明が解決しようとする課題】半導体装置のオン電圧
は、ｐｎ接合にかかるビルトインポテンシャルと抵抗成
分による電圧降下の和で表せる。ライフタイムを局所的
に短くすると、その領域で導通状態のキャリアが減少
し、キャリア密度に反比例して抵抗成分が増加しオン電
圧Ｖｔが増大する。逆回復電荷はターンオフ動作時のキ
ャリアの減少により決まり、ライフタイムが短いほど小
さくなる。The ON voltage of a semiconductor device can be represented by the sum of a built-in potential applied to a pn junction and a voltage drop due to a resistance component. When the lifetime is locally shortened, the number of carriers in a conductive state decreases in that region, the resistance component increases in inverse proportion to the carrier density, and the on-voltage Vt increases. The reverse recovery charge is determined by the decrease in carriers during the turn-off operation, and decreases as the lifetime becomes shorter.

【０００６】したがって前記従来技術ではターンオフ動
作時に逆電圧が印加されるｐｎ接合近傍のライフタイム
を短くしているため、その接合近傍からのオン電圧への
寄与が大きくなりオン電圧の増加は避けられない。また
空乏層が拡がる位置に低ライフタイム領域を設けている
ため、空乏層は拡がりやすくなるが、この領域では導通
状態でのキャリア濃度が少ないため逆回復電荷は他のキ
ャリア濃度の多い領域からの寄与が大きいため有効でな
い。さらに空乏層の拡がる領域のライフタイムを局所的
に短くしているため、阻止状態ではこの領域がキャリア
の発生源となり漏れ電流が増加してしまう。Therefore, in the prior art, since the lifetime near the pn junction to which a reverse voltage is applied during the turn-off operation is shortened, the contribution to the ON voltage from the vicinity of the junction becomes large, and an increase in ON voltage is avoided. Absent. In addition, since the low lifetime region is provided at the position where the depletion layer spreads, the depletion layer easily spreads.However, in this region, since the carrier concentration in the conductive state is low, the reverse recovery charge is reduced from the region where the other carrier concentration is high. Not effective due to large contribution. Furthermore, since the lifetime of the region where the depletion layer spreads is locally shortened, this region becomes a source of carriers in the blocking state, and the leakage current increases.

【０００７】本発明は上記の問題点を考慮してなされた
ものであり、オン電圧が低く逆回復電荷の小さな半導体
装置を提供することを目的とする。The present invention has been made in consideration of the above problems, and has been made in consideration of a semiconductor having a low on-voltage and a small reverse recovery charge.
It is intended to provide a device .

【０００８】[0008]

【課題を解決するための手段】前記目的を達成する本発
明の半導体装置は、互いに反対側に位置する第１及び第
２の主表面を持っており、両主表面の間に、第１の主表
面に隣接する一方導電型の第１の半導体層と、第１の半
導体層に隣接し第１の層より不純物濃度が低い他方導電
型の第２の層を備えている。そして、第１の層内には、
第１の層の他の部分より不純物濃度が高い領域と、ライ
フタイムが第１の層の他の部分より短い領域を設ける。A semiconductor device according to the present invention, which achieves the above object, has first and second main surfaces located on opposite sides of the semiconductor device. The semiconductor device includes a first semiconductor layer of one conductivity type adjacent to the main surface and a second layer of the other conductivity type adjacent to the first semiconductor layer and having a lower impurity concentration than the first layer. And in the first layer,
A region having a higher impurity concentration than other portions of the first layer and a region having a shorter lifetime than other portions of the first layer are provided.

【０００９】また、前記目的を達成する本発明の半導体
装置は、次のような第１〜３の工程で製造する。Further, a semiconductor according to the present invention that achieves the above object.
The device is manufactured in the following first to third steps.

【００１０】第１の工程： 互いに反対側に位置する第
１及び第２の主表面、及び主表面間に第１の主表面に隣
接する一方導電型の第１の層と、第１の層に隣接し第１
の層より低不純物濃度の他方導電型の第２の層を有する
半導体基体を準備する。First step: first and second main surfaces located on opposite sides of each other, a first layer of one conductivity type adjacent to the first main surface between the main surfaces, and a first layer Adjacent to the first
A semiconductor substrate having a second layer of the other conductivity type having a lower impurity concentration than that of the first layer is prepared.

【００１１】第２の工程： 第１の層内に、第１の層の
他の部分より高不純物濃度の領域を形成する。Second step: A region having a higher impurity concentration than other portions of the first layer is formed in the first layer.

【００１２】第３の工程： 少なくとも１の分子量を有
する粒子を第１の主表面側より照射することにより、ま
たは第１の層内に重金属を第１の主表面側より拡散する
ことにより、第１の層内にライフタイムが第１の層の他
の部分より短い領域を形成する。Third step: by irradiating particles having at least one molecular weight from the first main surface side, or by diffusing heavy metal into the first layer from the first main surface side, A region having a shorter lifetime than other portions of the first layer is formed in one layer.

【００１３】[0013]

【作用】本発明による半導体装置では、第１の半導体層
内に設けたライフタイムが短い領域により、第１の層か
ら第２の層へのキャリアの注入が抑えられるので、オン
状態における第２の層内の蓄積キャリアが減少する。さ
らに、オン状態における第１の層内のキャリア濃度は第
２の層よりも高いが、第１の層内にライフタイムの短い
領域が有るので、半導体装置がオフ状態へ移行するとき
には第１の層内のキャリアは速やかに消滅する。これら
により、逆回復電荷が低減する。さらに、第１の層内に
第１の層の他の部分より高不純物濃度の領域を設けてい
るので、第１の層内にライフタイムの短い領域が有って
も、オン状態での第１及び第２の層から成るｐｎ接合近
傍におけるキャリアの減少を抑えることができる。従っ
て、オン電圧が増大しない。In the semiconductor device according to the present invention, injection of carriers from the first layer to the second layer is suppressed by the region having a short lifetime provided in the first semiconductor layer. The number of accumulated carriers in the layer of the first layer decreases. Further, although the carrier concentration in the first layer in the on state is higher than that in the second layer, there is an area with a short lifetime in the first layer. The carriers in the layer disappear quickly. As a result, the reverse recovery charge is reduced. Further, since a region having a higher impurity concentration than the other portion of the first layer is provided in the first layer, even if there is a region having a short lifetime in the first layer, the region in the ON state is not used. Carrier reduction in the vicinity of the pn junction composed of the first and second layers can be suppressed. Therefore, the ON voltage does not increase.

【００１４】以上のように、本発明の半導体装置によれ
ば、オン電圧を増大させずに、逆回復電荷を低減するこ
とができる。As described above, according to the semiconductor device of the present invention, the reverse recovery charge can be reduced without increasing the on-state voltage.

【００１５】また、上記半導体装置の製造工程で、第２
及び第３の工程により、第１の半導体層内に、第１の層
の他の部分より高不純物濃度の領域とを設けることがで
きる。すなわち、本発明の半導体装置が得られる。さら
に、第３の工程においては、第１の層が隣接する第１の
主表面側から、粒子の照射または重金属の拡散を行うの
で、他の層やｐｎ接合部分には欠陥は形成されない。従
って、欠陥によるオン電圧の増大は生じない。In the above-described semiconductor device manufacturing process, the second
According to the third step, a region having a higher impurity concentration than other portions of the first layer can be provided in the first semiconductor layer. That is, the semiconductor device of the present invention is obtained. Further, in the third step, since the first layer performs irradiation of particles or diffusion of heavy metal from the adjacent first main surface side, no defect is formed in another layer or a pn junction portion. Therefore, an increase in on-voltage due to a defect does not occur.

【００１６】[0016]

【実施例】以下本発明の実施例を図面により詳細に説明
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【００１７】図１に本発明の第１の実施例である光トリ
ガサイリスタの断面構造を示す。サイリスタはｎエミッ
タ層２１，ｐベース層２２，ｎベース層２３，ｐエミッ
タ層２４の４層構造よりなり、ｎエミッタ層２１，ｐベ
ース層２２はカソード電極３１により部分的に短絡さ
れ、ｐエミッタ層２４はアノード電極３２に接してい
る。さらにカソード電極３１は上部電極ポスト３３に、
またアノード電極３２は下部電極ポスト３４により加圧
されている。素子端部は、放電及び耐圧低下を防止する
ためベベルされパッシベーション膜４１により覆われて
いる。素子はトリガー信号を付与する手段５１（光ファ
イバー）からのトリガー信号（光信号）により点弧し阻
止状態から導通状態へと変わる。FIG. 1 shows a sectional structure of a light trigger thyristor according to a first embodiment of the present invention. The thyristor has a four-layer structure of an n-emitter layer 21, a p-base layer 22, an n-base layer 23, and a p-emitter layer 24. The n-emitter layer 21 and the p-base layer 22 are partially short-circuited by a cathode electrode 31, and Layer 24 is in contact with anode electrode 32. Further, the cathode electrode 31 is connected to the upper electrode post 33,
The anode electrode 32 is pressed by the lower electrode post 34. The element end is beveled and covered with a passivation film 41 in order to prevent discharge and decrease in breakdown voltage. The element is fired by the trigger signal (optical signal) from the means 51 (optical fiber) for applying the trigger signal, and changes from the blocking state to the conducting state.

【００１８】本実施例では上記ｐエミッタ層２４内に注
入を良くするための高濃度部分１１、及び低ライフタイ
ム領域１２を有する。In this embodiment, the p-emitter layer 24 has a high-concentration portion 11 for improving implantation and a low-lifetime region 12.

【００１９】図２は本発明の第１の実施例である上記サ
イリスタの不純物濃度分布を表す。ここで図１と同一の
部分には同じ符号を用いた。ｐエミッタ層２４内の高濃
度部分１１は注入を良くするため、表面濃度を１×１０
¹⁹cm^-3，厚さ４μｍとした。この高濃度部分は特性のバ
ラツキを抑えるために出来るだけ均一であることが望ま
しく熱拡散やイオン打ち込みなどで形成するとよい。ア
ノード側を合金構造とした場合、同様な高濃度層が形成
されるが上記理由により好ましくない。FIG. 2 shows an impurity concentration distribution of the thyristor according to the first embodiment of the present invention. Here, the same reference numerals are used for the same parts as those in FIG. The high concentration portion 11 in the p emitter layer 24 has a surface concentration of 1 × 10
^The thickness was ¹⁹ cm ^-3 and the thickness was 4 μm. The high-concentration portion is desirably as uniform as possible to suppress variations in characteristics, and is preferably formed by thermal diffusion, ion implantation, or the like. When the anode side has an alloy structure, a similar high concentration layer is formed, but it is not preferable for the above-mentioned reason.

【００２０】低ライフタイム領域１２は幅を約２０μｍ
としライフタイムはｐエミッタ層の他の領域の約１／４
とした。またこの低ライフタイム領域１２は阻止状態に
おいて漏れ電流が増加しないよう定格電圧を印加したと
きに空乏層が拡がらない領域に設けた。この領域は、本
実施例においては、ｐエミッタ層２４の高濃度部分１１
以外の領域の最大濃度付近の領域である。The low lifetime region 12 has a width of about 20 μm.
And the lifetime is about 1/4 of that of the other region of the p emitter layer.
And The low lifetime region 12 is provided in a region where the depletion layer does not expand when a rated voltage is applied so that the leakage current does not increase in the blocking state. This region corresponds to the high-concentration portion 11 of the p-emitter layer 24 in this embodiment.
It is a region near the maximum density of the region other than.

【００２１】図３は本発明の第１の実施例である上記サ
イリスタの導通状態のキャリア（ホール）濃度分布を表
す。本図においては、１０００μｍの位置がアノード側
である。Ｃは本実施例の場合であり、高濃度部分１１，
低ライフタイム領域１２をともに設けている。Ａ及びＢ
は比較のために示したものであり、Ａは高濃度部分１
１，低ライフタイム領域１２をともに設けなかった場
合、Ｂは高濃度部分１１を設け低ライフタイム領域１２
は設けなかった場合である。FIG. 3 shows a carrier (hole) concentration distribution in a conducting state of the thyristor according to the first embodiment of the present invention. In the figure, the position of 1000 μm is on the anode side. C is the case of the present embodiment, in which the high density portion 11,
Both low lifetime regions 12 are provided. A and B
Is shown for comparison, and A is the high concentration portion 1
1, when both the low lifetime region 12 and the low lifetime region 12 are not provided,
Is not provided.

【００２２】ＡとＢを比較するとわかるように、高濃度
部分１１を設けることによりアノード側のキャリアが増
加している。したがってアノード側からのオン電圧への
寄与はほとんどなくなり、オン電圧はカソード側の抵抗
成分と接合のビルトインポテンシャルにより決まる。し
かしサイリスタ全体においてキャリアが大幅に増えるの
で、逆回復電荷が著しく増加する。As can be seen by comparing A and B, the provision of the high concentration portion 11 increases the number of carriers on the anode side. Therefore, the contribution from the anode to the ON voltage is almost negligible, and the ON voltage is determined by the resistance component on the cathode side and the built-in potential of the junction. However, since the number of carriers in the entire thyristor is significantly increased, the reverse recovery charge is significantly increased.

【００２３】これに対し本実施例のように、高濃度部分
１１に加えさらに低ライフタイム領域１２を設けると、
その部分のキャリアは減少するがアノード側のキャリア
濃度はカソード側に比べ大きいためオン電圧は増加しな
い。また、低ライフタイム領域１２によりｐエミッタ層
２４の高濃度部分１１からのキャリアの注入が抑えられ
るため、ｎベース層２３全体においてキャリア濃度が低
減する。さらにｐエミッタ層２４内のキャリアは、その
濃度は高いが、オフ状態に移行する際には低ライフタイ
ム領域１２により速やかに消滅する。これらにより、逆
回復電荷は著しく低下する。なお、低ライフタイム領域
１２は逆電圧印加時に空乏層の拡がる領域にはないため
ライフタイム制御による漏れ電流の増加は全くない。す
なわち、逆耐圧特性は劣化しない。On the other hand, when a low lifetime region 12 is provided in addition to the high concentration portion 11 as in this embodiment,
Although the carrier in that portion decreases, the on-voltage does not increase because the carrier concentration on the anode side is higher than that on the cathode side. Further, since the injection of carriers from the high-concentration portion 11 of the p-emitter layer 24 is suppressed by the low lifetime region 12, the carrier concentration in the entire n-base layer 23 is reduced. Furthermore, the carrier in the p-emitter layer 24 has a high concentration, but disappears quickly in the low lifetime region 12 when the carrier shifts to the off state. As a result, the reverse recovery charge is significantly reduced. Since the low lifetime region 12 is not located in a region where the depletion layer expands when a reverse voltage is applied, there is no increase in leakage current due to lifetime control. That is, the reverse breakdown voltage characteristics do not deteriorate.

【００２４】図４に本発明の第２の実施例であるダイオ
ードの断面構造を示す。ここで図１と同じ部分には同一
の符号を用いた。ダイオードはｎ型半導体層６１，ｐ型
半導体層６２の２層構造よりなり、ｎ型半導体層６１は
カソード電極３１に、ｐ型半導体層６２はアノード電極
３２にそれぞれ接している。さらにカソード電極３１は
上部電極ポスト３３に、またアノード電極３２は下部電
極ポスト３４に加圧されている。素子端部は、放電及び
耐圧低下を防止するためベベルされパッシベーション膜
４１により覆われている。FIG. 4 shows a sectional structure of a diode according to a second embodiment of the present invention. Here, the same reference numerals are used for the same parts as in FIG. The diode has a two-layer structure of an n-type semiconductor layer 61 and a p-type semiconductor layer 62. The n-type semiconductor layer 61 is in contact with the cathode electrode 31, and the p-type semiconductor layer 62 is in contact with the anode electrode 32. Further, the cathode electrode 31 is pressed against the upper electrode post 33, and the anode electrode 32 is pressed against the lower electrode post 34. The element end is beveled and covered with a passivation film 41 in order to prevent discharge and decrease in breakdown voltage.

【００２５】本発明では上記ｐ型半導体層６２内に注入
を良くするための高濃度部分１１、及び低ライフタイム
領域１２を有する。In the present invention, the p-type semiconductor layer 62 has a high-concentration portion 11 for improving implantation and a low-lifetime region 12.

【００２６】図５は本発明の第２の実施例である上記ダ
イオードの不純物濃度分布を表す。ここで図４と同一の
部分には同じ符号を用いた。ｎ型半導体層６１にはカソ
ード電極３１とのオーミックコンタクトを得るため、ま
たパンチスルー防止のためｎ型高濃度層６３が設けられ
ている。ｐ型半導体層６２内の高濃度部分１１は注入を
良くするため、表面濃度を１×１０¹⁹cm^-3，厚さ４μｍ
とした。この高濃度部分は特性のバラツキを抑えるため
に出来るだけ均一であることが望ましく熱拡散やイオン
打ち込みなどで形成するとよい。アノード側を合金構造
とした場合、同様な高濃度層が形成されるが上記理由に
より好ましくない。FIG. 5 shows an impurity concentration distribution of the diode according to the second embodiment of the present invention. Here, the same reference numerals are used for the same parts as in FIG. The n-type semiconductor layer 61 is provided with an n-type high concentration layer 63 for obtaining an ohmic contact with the cathode electrode 31 and for preventing punch-through. The high-concentration portion 11 in the p-type semiconductor layer 62 has a surface concentration of 1 × 10 ¹⁹ cm ⁻³ and a thickness of 4 μm in order to improve the implantation.
And The high-concentration portion is desirably as uniform as possible to suppress variations in characteristics, and is preferably formed by thermal diffusion, ion implantation, or the like. When the anode side has an alloy structure, a similar high concentration layer is formed, but it is not preferable for the above-mentioned reason.

【００２７】低ライフタイム領域１２は幅を約２０μｍ
としライフタイムはｐ型半導体層６２の他の領域の約１
／４とした。またこの低ライフタイム領域１２は阻止状
態において漏れ電流が増加しないよう定格電圧を印加し
たときに空乏層が拡がらない領域に設けた。The low lifetime region 12 has a width of about 20 μm.
And the lifetime is about 1 in the other region of the p-type semiconductor layer 62.
/ 4. The low lifetime region 12 is provided in a region where the depletion layer does not expand when a rated voltage is applied so that the leakage current does not increase in the blocking state.

【００２８】本実施例においても、前実施例と同様の作
用・効果を持っている。すなわちオン電圧を増加させる
ことなく逆回復電荷を低減することができる。さらに、
漏れ電流の増加もない。This embodiment has the same operation and effect as the previous embodiment. That is, the reverse recovery charge can be reduced without increasing the on-state voltage. further,
There is no increase in leakage current.

【００２９】図６は本発明の第３の実施例である、サイ
リスタの製造方法を示す。ここで図１と同一の部分には
同じ符号を用いた。まずｐｎｐｎ４層構造を持つ半導体
基体を準備する（ａ）。次にｐエミッタ層２４内に高濃
度部分１１を設ける（ｂ）。ここで高濃度部分１１は表
面濃度１×１０¹⁹cm^-3，厚さ４μｍとした。また高濃度
部分１１は特性を大きく左右するため均一であることが
望ましく熱拡散，イオン注入などにより形成するとよ
い。このあとカソード側を短絡構造とし、カソード電極
３１，アノード電極３２を形成する（ｃ）。そしてアノ
ード側より少なくとも１の分子量を持つ粒子を照射する
（ｄ）。この粒子は半導体内に打ち込まれた際に電気的
及び化学的に不活性であることが望ましく、放射線源が
比較的容易に得られるプロトン或いはアルファ粒子等が
よい。少なくとも１の分子量を持つ粒子はγ線や電子線
と異なり、表面からエネルギーで決まる一定の距離だけ
進入しその位置にピークを持つ欠陥を生ずる。したがっ
て入射エネルギーを変えることにより低ライフタイム領
域を空乏層の拡がらない領域に正確に形成できる。また
ライフタイムの値は照射線量を変えることにより制御で
きる。ここではライフタイムの値は他の領域の１／４と
しその厚さを２０μｍとした。このあと端部のベベル加
工，パッシベーション膜の形成等必要な処理を施しパッ
ケージに組込み素子を製造する。FIG. 6 shows a method for manufacturing a thyristor according to a third embodiment of the present invention. Here, the same reference numerals are used for the same parts as those in FIG. First, a semiconductor substrate having a pnpn four-layer structure is prepared (a). Next, the high concentration portion 11 is provided in the p emitter layer 24 (b). Here, the high concentration portion 11 had a surface concentration of 1 × 10 ¹⁹ cm ⁻³ and a thickness of 4 μm. The high-concentration portion 11 is desirably uniform because it greatly affects characteristics, and is preferably formed by thermal diffusion, ion implantation, or the like. Thereafter, the cathode side is short-circuited, and the cathode electrode 31 and the anode electrode 32 are formed (c). Then, particles having at least one molecular weight are irradiated from the anode side (d). It is desirable that these particles be electrically and chemically inert when implanted into a semiconductor, such as protons or alpha particles from which a radiation source can be obtained relatively easily. Particles having at least one molecular weight, unlike γ-rays and electron beams, enter a certain distance determined by energy from the surface and generate defects having a peak at that position. Therefore, by changing the incident energy, a low lifetime region can be accurately formed in a region where the depletion layer does not spread. The lifetime value can be controlled by changing the irradiation dose. Here, the value of the lifetime was set to ４ of the other region, and the thickness was set to 20 μm. After that, necessary processes such as beveling of the end and formation of a passivation film are performed to manufacture a device incorporated in a package.

【００３０】上に述べた製法ではアノード側よりｐエミ
ッタ層２４に少なくとも１の分子量を持つ粒子を照射す
るため、ｐエミッタ層２４以外の領域には全く欠陥は生
じない。そのため接合部や空乏層の拡がる領域に欠陥が
生成され漏れ電流が増加したり耐圧特性が悪くなるとい
ったことは全く無い。さらに、短絡構造のためカソード
側表面にｐｎ接合が露出していても、カソード側には半
導体の結晶欠陥が生じないのでｄＶ／ｄｔ耐量を低下さ
せるような悪影響はない。また、照射面近傍に形成され
る欠陥もｐエミッタ層２４内にあるために低ライフタイ
ム領域として有効に働き悪影響は全くない。したがって
上記製造方法によりオン電圧，逆回復電荷がともに小さ
く、しかも漏れ電流の小さな半導体装置を製造すること
ができる。In the above-described manufacturing method, since the p-emitter layer 24 is irradiated with particles having at least one molecular weight from the anode side, no defect occurs in a region other than the p-emitter layer 24. Therefore, no defect is generated in the junction or the region where the depletion layer extends, and there is no increase in leakage current or deterioration in breakdown voltage characteristics. Furthermore, even if a pn junction is exposed on the cathode side surface due to the short-circuit structure, no crystal defects of the semiconductor occur on the cathode side, so that there is no adverse effect such as lowering the dV / dt resistance. Further, since defects formed near the irradiation surface are also in the p emitter layer 24, they effectively function as a low lifetime region and have no adverse effect. Therefore, a semiconductor device having a small on-voltage and a small reverse recovery charge and a small leakage current can be manufactured by the above manufacturing method.

【００３１】図７に本発明の第４の実施例である、サイ
リスタの製造方法を示す。ここで図１と同一の部分には
同じ符号を用いた。まずｐｎｐｎ４層構造を持つ半導体
基体を準備する（ａ）。次にｐエミッタ層２４内に高濃
度部分１１を設ける（ｂ）。ここで高濃度部分１１は表
面濃度１×１０¹⁹cm^-3，厚さ４μｍとした。また高濃度
部分１１は特性を大きく左右するため均一であることが
望ましく熱拡散，イオン注入などにより形成するとよ
い。FIG. 7 shows a thyristor manufacturing method according to a fourth embodiment of the present invention. Here, the same reference numerals are used for the same parts as those in FIG. First, a semiconductor substrate having a pnpn four-layer structure is prepared (a). Next, the high concentration portion 11 is provided in the p emitter layer 24 (b). Here, the high concentration portion 11 had a surface concentration of 1 × 10 ¹⁹ cm ⁻³ and a thickness of 4 μm. The high-concentration portion 11 is desirably uniform because it greatly affects characteristics, and is preferably formed by thermal diffusion, ion implantation, or the like.

【００３２】そしてアノード側より金や白金等の重金属
を拡散する。金や白金等の重金属は拡散時間及び温度を
変えることにより一定の距離だけ進入し有効なキャリア
のトラップとなる。したがって低ライフタイム領域を空
乏層の拡がらない領域に正確に形成することができる。
ここではライフタイムの値は他の領域の１／３としその
厚さを３０μｍとした。このあとカソード短絡の形成，
電極形成，端部のベベル加工，パッシベーション膜の形
成等必要な処理を施しパッケージに組込み素子を製造す
る。Then, heavy metals such as gold and platinum are diffused from the anode side. Heavy metals, such as gold and platinum, enter a certain distance by changing the diffusion time and temperature, and become effective carrier traps. Therefore, the low lifetime region can be accurately formed in a region where the depletion layer does not spread.
Here, the value of the lifetime is set to 1/3 of that of the other regions, and the thickness thereof is set to 30 μm. After this, the formation of a cathode short circuit,
Necessary processes such as formation of electrodes, beveling of edges, formation of a passivation film, etc. are performed to manufacture a device incorporated in a package.

【００３３】上に述べた製法ではアノード側よりｐエミ
ッタ層２４に金や白金等の重金属を拡散するため、ｐエ
ミッタ層２４以外の領域には全くキャリアのトラップは
生じない。そのため接合部や空乏層の拡がる領域にキャ
リアのトラップが生成され漏れ電流が増加したり耐圧特
性が悪くなるといったことは全く無い。したがって上記
製造方法によりオン電圧，逆回復電荷がともに小さく、
しかも漏れ電流の小さな半導体装置を製造することがで
きる。In the above-described manufacturing method, since heavy metals such as gold and platinum are diffused from the anode side to the p emitter layer 24, no carriers are trapped in regions other than the p emitter layer 24. For this reason, carrier traps are not generated in the junction or the region where the depletion layer extends, and there is no increase in leakage current or deterioration in breakdown voltage characteristics. Therefore, both the on-voltage and the reverse recovery charge are small by the above manufacturing method,
In addition, a semiconductor device with small leakage current can be manufactured.

【００３４】上に述べた第３，第４の実施例は本発明を
サイリスタの製造方法に適用したものであるが、これは
サイリスタに限定されるものではなくダイオード，トラ
ンジスタ等の半導体装置にも同様に適用可能である。例
えばダイオードの場合図６，図７においてｎエミッタ層
２１，ｐベース層２２を除いたものを考えればよい。図
８は本発明の第５の実施例であるサイリスタの製造方法
における、逆回復電荷とｐエミッタ層の低ライフタイム
領域と他の領域とのライフタイムの値の比率を表わす。
この実施例は多数個の半導体装置をバラツキなく製造す
る方法である。個々の素子の製造工程は図６，図７に示
したものと同様である。但し低ライフタイム領域を形成
する前に各素子の逆回復電荷を測定し値の近似した複数
のグループに分ける。そして各グループごとに逆回復電
荷の大きいグループほどライフタイムが短くなるように
低ライフタイム領域を形成する。ここでは三つのグルー
プに分け図８に示したようにライフタイムの値を設定
し、厚さは２０μｍとした。 この製造方法により各素
子の逆回復電荷はほぼ等しくなりバラツキは大幅に低減
され歩留りも大幅に向上する。In the third and fourth embodiments described above, the present invention is applied to a method for manufacturing a thyristor. However, the present invention is not limited to a thyristor, and may be applied to semiconductor devices such as diodes and transistors. It is equally applicable. For example, in the case of a diode, it may be considered that the n-emitter layer 21 and the p-base layer 22 in FIGS. FIG. 8 shows the ratio between the reverse recovery charge and the lifetime value of the low lifetime region of the p-emitter layer and other regions in the thyristor manufacturing method according to the fifth embodiment of the present invention.
This embodiment is a method for manufacturing a large number of semiconductor devices without variation. The manufacturing process of each element is the same as that shown in FIGS. However, before forming the low lifetime region, the reverse recovery charge of each element is measured and divided into a plurality of groups having approximate values. Then, for each group, a low lifetime region is formed such that a group having a larger reverse recovery charge has a shorter lifetime. Here, the values were divided into three groups and the values of the lifetime were set as shown in FIG. 8, and the thickness was set to 20 μm. By this manufacturing method, the reverse recovery charges of each element are substantially equal, the variation is greatly reduced, and the yield is greatly improved.

【００３５】図９は本発明の第６の実施例であるサイリ
スタの製造方法における、逆回復電荷とｐエミッタ層の
低ライフタイム領域の幅の関係を表わす。この実施例も
多数個の半導体装置をバラツキなく製造する方法であ
る。個々の素子の製造工程は図６，図７に示したものと
同様である。但し低ライフタイム領域を形成する前に各
素子の逆回復電荷を測定し値の近似した複数のグループ
に分ける。そして各グループごとに逆回復電荷の大きい
グループほど厚くなるように低ライフタイム領域を形成
する。ここでは三つのグループに分け図９に示したよう
にその厚さを設定し、ライフタイムの値は他の領域の１
／４とした。FIG. 9 shows the relationship between the reverse recovery charge and the width of the low lifetime region of the p emitter layer in the thyristor manufacturing method according to the sixth embodiment of the present invention. This embodiment is also a method for manufacturing a large number of semiconductor devices without variation. The manufacturing process of each element is the same as that shown in FIGS. However, before forming the low lifetime region, the reverse recovery charge of each element is measured and divided into a plurality of groups having approximate values. Then, a low lifetime region is formed for each group so that the group having a larger reverse recovery charge becomes thicker. Here, the thickness is divided into three groups and the thickness is set as shown in FIG.
/ 4.

【００３６】この製造方法によっても逆回復電荷のバラ
ツキが大幅に低減され歩留りも大幅に向上する。According to this manufacturing method, the variation of the reverse recovery charge is greatly reduced, and the yield is greatly improved.

【００３７】図１０は、本発明の第７の実施例であるサ
イリスタの不純物濃度分布を示す。本図において、図２
と同一物には同じ符号を付けている。FIG. 10 shows an impurity concentration distribution of a thyristor according to a seventh embodiment of the present invention. In this figure, FIG.
The same reference numerals are given to the same items.

【００３８】本実施例においては、ｐエミッタ層２４に
おける高濃度部分１１内に低ライフタイム領域１２を設
けたところが特徴である。このような不純物濃度分布を
持つサイリスタに逆電圧を印加した場合、高濃度部分１
１においては、空乏層が広がりにくい。従って、逆電圧
印加時において、ｐエミッタ層内に延びる空乏層を確実
に低ライフタイム領域１２に到達させないようにするこ
とができるので、漏れ電流が増加しない。なお、本実施
例においても、実施例１と同じ作用・効果がある。The present embodiment is characterized in that the low lifetime region 12 is provided in the high concentration portion 11 of the p emitter layer 24. When a reverse voltage is applied to a thyristor having such an impurity concentration distribution, a high concentration portion 1
In 1, the depletion layer is difficult to spread. Therefore, when a reverse voltage is applied, the depletion layer extending into the p emitter layer can be reliably prevented from reaching the low lifetime region 12, so that the leakage current does not increase. Note that this embodiment also has the same operation and effect as the first embodiment.

【００３９】なお、本発明は、サイリスタやダイオード
のみならず、トランジスタ等の他の半導体装置にも同様
に適用可能である。The present invention is applicable not only to thyristors and diodes but also to other semiconductor devices such as transistors.

【００４０】[0040]

【発明の効果】以上述べたように本発明によれば、サイ
リスタやダイオード等の半導体装置において、オン電圧
を増加させることなく逆回復電荷を減少することができ
る。As described above, according to the present invention, in a semiconductor device such as a thyristor or a diode, the reverse recovery charge can be reduced without increasing the on-voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例である光トリガサイリス
タの断面構造。FIG. 1 is a cross-sectional structure of a light trigger thyristor according to a first embodiment of the present invention.

【図２】第１の実施例であるサイリスタの不純物濃度分
布。FIG. 2 shows an impurity concentration distribution of the thyristor according to the first embodiment.

【図３】第１の実施例であるサイリスタの導通状態にお
けるキャリア濃度分布。FIG. 3 shows a carrier concentration distribution in a conducting state of the thyristor according to the first embodiment.

【図４】本発明の第２の実施例であるダイオードの断面
構造。FIG. 4 is a sectional view of a diode according to a second embodiment of the present invention.

【図５】第２の実施例であるダイオードの不純物濃度分
布。FIG. 5 shows an impurity concentration distribution of the diode according to the second embodiment.

【図６】本発明の第３の実施例である、サイリスタの製
造方法。FIG. 6 shows a method for manufacturing a thyristor according to a third embodiment of the present invention.

【図７】本発明の第４の実施例である、サイリスタの製
造方法。FIG. 7 shows a method for manufacturing a thyristor according to a fourth embodiment of the present invention.

【図８】本発明の第５の実施例であるサイリスタの製造
方法における、逆回復電荷とｐエミッタ層の低ライフタ
イム領域と他の領域とのライフタイムの値の比率。FIG. 8 shows the ratio between the value of the reverse recovery charge and the lifetime of the low lifetime region of the p-emitter layer and the other region in the thyristor manufacturing method according to the fifth embodiment of the present invention.

【図９】本発明の第６の実施例であるサイリスタの製造
方法における、逆回復電荷とｐエミッタ層の低ライフタ
イム領域の幅の関係。FIG. 9 shows the relationship between the reverse recovery charge and the width of the low lifetime region of the p emitter layer in the thyristor manufacturing method according to the sixth embodiment of the present invention.

【図１０】本発明の第７の実施例であるサイリスタの不
純物濃度分布。FIG. 10 shows an impurity concentration distribution of a thyristor according to a seventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１１…高濃度部分、１２…低ライフタイム領域、２１…
ｎエミッタ層、２２…ｐベース層、２３…ｎベース層、
２４…ｐエミッタ層、３１…カソード電極、３２…アノ
ード電極、３３…上部電極ポスト、３４…下部電極ポス
ト、４１…パッシベーション膜、５１…トリガー信号を
付与する手段、６１…ｎ型半導体層、６２…ｐ型半導体
層。11: High concentration area, 12: Low lifetime area, 21:
n emitter layer, 22 ... p base layer, 23 ... n base layer,
24 p emitter layer, 31 cathode electrode, 32 anode electrode, 33 upper electrode post, 34 lower electrode post, 41 passivation film, 51 means for applying trigger signal, 61 n-type semiconductor layer, 62 ... p-type semiconductor layer.

フロントページの続き (72)発明者 高田 正典 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平４−269874（ＪＰ，Ａ) 特開 昭60−198778（ＪＰ，Ａ) 特開 平７−335860（ＪＰ，Ａ) 特開 平１−245556（ＪＰ，Ａ) 特開 平１−162368（ＪＰ，Ａ) 特開 昭62−235782（ＪＰ，Ａ) 特開 昭57−39577（ＪＰ，Ａ) 実開 昭63−131153（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/74 Continuation of front page (72) Inventor Masanori Takada 7-1-1, Omika-cho, Hitachi-shi, Ibaraki Hitachi, Ltd. Hitachi Research Laboratory (56) References JP-A-4-269874 (JP, A) JP-A-60 JP-A-198778 (JP, A) JP-A-7-335860 (JP, A) JP-A-1-245556 (JP, A) JP-A-1-162368 (JP, A) JP-A-62-235782 (JP, A) JP-A-57-39577 (JP, A) JP-A-63-131153 (JP, U) (58) Fields investigated (Int. Cl. ⁷ , DB name) H01L 29/74

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】互いに反対側に位置する第１及び第２の主
表面と、 第１の主表面に隣接する一方導電型の第１の層と、 第１の層に隣接し第１の層より低不純物濃度の他方導電
型の第２の層と、 を備え、 第１の層内に、第１の層の他の部分より高不純物濃度の
領域と、該第１の層の他の部分より高不純物濃度の領域
内にライフタイムが第１の層の他の部分より短い領域
と、 を設けることを特徴とする半導体装置。1. A first layer adjacent to the first main surface, a first layer adjacent to the first main surface, a first layer of one conductivity type, and a first layer adjacent to the first layer. A second layer having a lower impurity concentration and the other conductivity type, a region having a higher impurity concentration than the other portion of the first layer in the first layer, and another portion of the first layer. Higher impurity concentration region
Wherein a the lifetime provided with other parts than the short region of the first layer, the within. 【請求項２】請求項１記載の半導体装置において、ライ
フタイムが第１の層の他の部分より短い領域が、定格電
圧を印加したときに生じる空乏層領域外に有ることを特
徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the region whose lifetime is shorter than that of another portion of the first layer is outside a depletion layer region generated when a rated voltage is applied. apparatus.