JP3178736B2 - 表示一体型タブレット装置 - Google Patents
表示一体型タブレット装置Info
- Publication number
- JP3178736B2 JP3178736B2 JP2361792A JP2361792A JP3178736B2 JP 3178736 B2 JP3178736 B2 JP 3178736B2 JP 2361792 A JP2361792 A JP 2361792A JP 2361792 A JP2361792 A JP 2361792A JP 3178736 B2 JP3178736 B2 JP 3178736B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drive circuit
- display
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Position Input By Displaying (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、パーソナルコンピュ
ータやワードプロセッサなどに使用される表示一体型タ
ブレット装置に関する。
ータやワードプロセッサなどに使用される表示一体型タ
ブレット装置に関する。
【０００２】
【従来の技術】手書き文字や図形をコンピュータやワー
ドプロセッサなどに入力する手段として、例えば、液晶
ディスプレイと静電誘導型タブレットを積層して、我々
が紙に筆記用具で書く感覚で文字や図形を静電誘導型タ
ブレットに入力できるようにした表示部一体型タブレッ
ト装置が実用化されている。しかしながら、この表示部
一体型タブレット装置は、電極のある部分とない部分と
では反射率や透過率が異なるために表示画面上で格子状
に電極が見え、液晶表示の質を落とす原因となってい
る。
ドプロセッサなどに入力する手段として、例えば、液晶
ディスプレイと静電誘導型タブレットを積層して、我々
が紙に筆記用具で書く感覚で文字や図形を静電誘導型タ
ブレットに入力できるようにした表示部一体型タブレッ
ト装置が実用化されている。しかしながら、この表示部
一体型タブレット装置は、電極のある部分とない部分と
では反射率や透過率が異なるために表示画面上で格子状
に電極が見え、液晶表示の質を落とす原因となってい
る。
【０００３】そこで、本発明者は、このような欠点をな
くしたタブレットとして、最近、図１２に示すような表
示一体型タブレット装置を提案した。この表示一体型タ
ブレット装置は、液晶ディスプレイの表示電極と静電容
量型タブレット装置の位置検出電極を兼ねたものであ
る。そして、図１３に示すように１フレーム期間中にタ
ブレット上の指示座標を検出する座標検出期間と画像を
表示する表示期間とを設けて、座標検出と画像表示とを
時分割で行うようにしている。
くしたタブレットとして、最近、図１２に示すような表
示一体型タブレット装置を提案した。この表示一体型タ
ブレット装置は、液晶ディスプレイの表示電極と静電容
量型タブレット装置の位置検出電極を兼ねたものであ
る。そして、図１３に示すように１フレーム期間中にタ
ブレット上の指示座標を検出する座標検出期間と画像を
表示する表示期間とを設けて、座標検出と画像表示とを
時分割で行うようにしている。
【０００４】図１２において、液晶パネル１は互いに直
交して配列されたコモン電極Ｙ1〜Ｙn(以下、任意のコ
モン電極Ｙと記載する)とセグメント電極Ｘ1〜Ｘm(以
下、任意のセグメント電極Ｘと記載する)との間に液晶
を挟入して構成されており、各コモン電極Ｙとセグメン
ト電極Ｘとが交差する領域で各画素を構成している。つ
まり、上記液晶パネル１にはｎ×ｍドットの画素がマト
リクス状に配列されていることになる。
交して配列されたコモン電極Ｙ1〜Ｙn(以下、任意のコ
モン電極Ｙと記載する)とセグメント電極Ｘ1〜Ｘm(以
下、任意のセグメント電極Ｘと記載する)との間に液晶
を挟入して構成されており、各コモン電極Ｙとセグメン
ト電極Ｘとが交差する領域で各画素を構成している。つ
まり、上記液晶パネル１にはｎ×ｍドットの画素がマト
リクス状に配列されていることになる。
【０００５】この表示一体型タブレット装置は、上述の
液晶ディスプレイ上に静電容量型タブレットを積層した
ものに比べて、格子状の電極パターンがなくなり見易く
なるといった利点の他に、液晶ディスプレイと静電容量
型タブレットとの電極や駆動回路を兼用しているためコ
ストダウンや小型軽量化が容易になるといった利点があ
る。
液晶ディスプレイ上に静電容量型タブレットを積層した
ものに比べて、格子状の電極パターンがなくなり見易く
なるといった利点の他に、液晶ディスプレイと静電容量
型タブレットとの電極や駆動回路を兼用しているためコ
ストダウンや小型軽量化が容易になるといった利点があ
る。
【０００６】上記表示一体型タブレット装置は次のよう
に動作する。すなわち、上記コモン電極Ｙを駆動するた
めのコモン駆動回路２と、上記セグメント電極Ｘを駆動
するためのセグメント駆動回路３とは、切り替え回路４
を介して表示制御回路５と検出制御回路６に接続されて
いる。この切り替え回路４は、制御回路７によって制御
されて、表示期間には表示制御回路５からの出力信号を
コモン駆動回路２およびセグメント駆動回路３に出力す
る一方、座標検出期間には検出制御回路６からの出力を
コモン駆動回路２およびセグメント駆動回路３に出力す
る。尚、図１２においては、上記切り替え回路４,表示
制御回路５,検出制御回路６および制御回路７を各ブロ
ックに分割して表現している。ところが、実際の回路に
おいては上記各回路は大規模集積回路化されており、上
記のようなブロックには形態上厳密に区分できない。
に動作する。すなわち、上記コモン電極Ｙを駆動するた
めのコモン駆動回路２と、上記セグメント電極Ｘを駆動
するためのセグメント駆動回路３とは、切り替え回路４
を介して表示制御回路５と検出制御回路６に接続されて
いる。この切り替え回路４は、制御回路７によって制御
されて、表示期間には表示制御回路５からの出力信号を
コモン駆動回路２およびセグメント駆動回路３に出力す
る一方、座標検出期間には検出制御回路６からの出力を
コモン駆動回路２およびセグメント駆動回路３に出力す
る。尚、図１２においては、上記切り替え回路４,表示
制御回路５,検出制御回路６および制御回路７を各ブロ
ックに分割して表現している。ところが、実際の回路に
おいては上記各回路は大規模集積回路化されており、上
記のようなブロックには形態上厳密に区分できない。
【０００７】上記表示期間においては、上記表示制御回
路５のシフトデータ出力端子Ｓからシフトデータｓが出
力され、反転信号出力端子ＦＲから反転信号frが出力さ
れ、クロック出力端子ＣＰ１からクロック信号cp1が出
力され、クロック出力端子ＣＰ２からクロック信号cp2
が出力され、データ出力端子Ｄ０〜Ｄ３から表示データ
Ｄ0〜Ｄ3が出力される。上記クロック信号cp1は１行分
の画素を表示する期間を周期とするクロック信号であ
り、切り替え回路４の出力端子ＣＰ１Ｏを介してクロッ
ク信号cp1oとしてコモン駆動回路２のクロック入力端子
ＹＣＫとセグメント駆動回路３のラッチパルス入力端子
ＸＬＰに入力される。また、シフトデータｓは、各コモ
ン電極Ｙを指定するためのパルス信号であり、切り替え
回路４の出力端子ＳＯを介してシフトデータsoとしてコ
モン駆動回路２のシフトデータ入力端子ＤＩＯ１に上記
クロック信号cp1oと同期して入力される。
路５のシフトデータ出力端子Ｓからシフトデータｓが出
力され、反転信号出力端子ＦＲから反転信号frが出力さ
れ、クロック出力端子ＣＰ１からクロック信号cp1が出
力され、クロック出力端子ＣＰ２からクロック信号cp2
が出力され、データ出力端子Ｄ０〜Ｄ３から表示データ
Ｄ0〜Ｄ3が出力される。上記クロック信号cp1は１行分
の画素を表示する期間を周期とするクロック信号であ
り、切り替え回路４の出力端子ＣＰ１Ｏを介してクロッ
ク信号cp1oとしてコモン駆動回路２のクロック入力端子
ＹＣＫとセグメント駆動回路３のラッチパルス入力端子
ＸＬＰに入力される。また、シフトデータｓは、各コモ
ン電極Ｙを指定するためのパルス信号であり、切り替え
回路４の出力端子ＳＯを介してシフトデータsoとしてコ
モン駆動回路２のシフトデータ入力端子ＤＩＯ１に上記
クロック信号cp1oと同期して入力される。
【０００８】上記コモン駆動回路２にシフトデータsoが
入力されるとシフトデータsoのパルス位置がシフトレジ
スタによってシフトされ、そのシフト位置に対応するコ
モン駆動回路２の出力端子０１〜０ｎからコモン電極Ｙ
1〜Ｙnにコモン電極駆動信号が出力される。このコモン
電極駆動信号は直流電源回路１２から供給されるバイア
ス電源Ｖ0〜Ｖ5に基づいて生成される。
入力されるとシフトデータsoのパルス位置がシフトレジ
スタによってシフトされ、そのシフト位置に対応するコ
モン駆動回路２の出力端子０１〜０ｎからコモン電極Ｙ
1〜Ｙnにコモン電極駆動信号が出力される。このコモン
電極駆動信号は直流電源回路１２から供給されるバイア
ス電源Ｖ0〜Ｖ5に基づいて生成される。
【０００９】上記クロック信号cp2は１行分の画素を表
示する期間を数分割した期間を周期とするクロック信号
であり、上記切り替え回路４の出力端子ＣＰ２Ｏを介し
てクロック信号cp2oとしてセグメント駆動回路３のクロ
ック入力端子ＸＣＫに入力される。
示する期間を数分割した期間を周期とするクロック信号
であり、上記切り替え回路４の出力端子ＣＰ２Ｏを介し
てクロック信号cp2oとしてセグメント駆動回路３のクロ
ック入力端子ＸＣＫに入力される。
【００１０】上記表示データＤ0〜Ｄ3は切り替え回路４
の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して表示データＤ0o〜Ｄ
3oとしてセグメント駆動回路３の入力端子ＸＤ０〜ＸＤ
３に入力され、セグメント駆動回路３内のレジスタにク
ロック信号cp2oに同期して順次取り込まれる。そして、
１行分の画素に対応する表示データが総て取り込まれる
と、この取り込まれた表示データが上記ラッチパルス入
力端子ＸＬＰに入力されるクロック信号cp1oのタイミン
グでラッチされ、各表示データに対応するセグメント電
極駆動信号がセグメント駆動回路３の出力端子０１〜０
ｍからセグメント電極Ｘ1〜Ｘmに出力される。このセグ
メント駆動信号も直流電源回路１２から供給されるバイ
アス電源Ｖ0〜Ｖ5に基づいて作成される。
の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して表示データＤ0o〜Ｄ
3oとしてセグメント駆動回路３の入力端子ＸＤ０〜ＸＤ
３に入力され、セグメント駆動回路３内のレジスタにク
ロック信号cp2oに同期して順次取り込まれる。そして、
１行分の画素に対応する表示データが総て取り込まれる
と、この取り込まれた表示データが上記ラッチパルス入
力端子ＸＬＰに入力されるクロック信号cp1oのタイミン
グでラッチされ、各表示データに対応するセグメント電
極駆動信号がセグメント駆動回路３の出力端子０１〜０
ｍからセグメント電極Ｘ1〜Ｘmに出力される。このセグ
メント駆動信号も直流電源回路１２から供給されるバイ
アス電源Ｖ0〜Ｖ5に基づいて作成される。
【００１１】尚、上記反転信号frは、表示期間において
液晶に印加する電圧の印加方向を周期的に反転させて液
晶の電気分解による劣化を防止するための信号であり、
切り替え回路４の反転信号出力端子ＦＲＯを介して反転
信号froとしてコモン駆動回路２の反転信号入力端子Ｙ
ＦＲとセグメント駆動回路３の反転信号入力端子ＸＦＲ
とに入力される。
液晶に印加する電圧の印加方向を周期的に反転させて液
晶の電気分解による劣化を防止するための信号であり、
切り替え回路４の反転信号出力端子ＦＲＯを介して反転
信号froとしてコモン駆動回路２の反転信号入力端子Ｙ
ＦＲとセグメント駆動回路３の反転信号入力端子ＸＦＲ
とに入力される。
【００１２】こうして、上記コモン駆動回路２およびセ
グメント駆動回路３の動作によって液晶パネル１の画素
マトリックスがその行順序に従って駆動されて、表示デ
ータＤ0〜Ｄ3に応じた画像が液晶パネル１に表示される
のである。
グメント駆動回路３の動作によって液晶パネル１の画素
マトリックスがその行順序に従って駆動されて、表示デ
ータＤ0〜Ｄ3に応じた画像が液晶パネル１に表示される
のである。
【００１３】一方、上記座標検出期間においては、検出
制御回路６のシフトデータ出力端子Ｓdからシフトデー
タsdが出力され、反転信号出力端子ＦＲdから反転信号f
rdが出力され、クロック出力端子ＣＰ１dからクロック
信号cp1dが出力され、クロック出力端子ＣＰ２dからク
ロック信号cp2dが出力され、データ出力端子Ｄ０d〜Ｄ
３dから駆動データＤ0d〜Ｄ3dが出力される。上記クロ
ック信号cp1dは１行分のコモン電極を走査する走査期間
を周期とするクロック信号であり、切り替え回路４の出
力端子ＣＰ１Ｏを介してクロック信号cp1oとしてコモン
駆動回路２のクロック入力端子ＹＣＫとセグメント駆動
回路３のラッチパルス入力端子ＸＬＰに入力される。ま
た、シフトデータsdは、各コモン電極Ｙを指定するため
のパルス信号であり、切り替え回路４の出力端子ＳＯを
介してシフトデータsoとしてコモン駆動回路２のシフト
データ入力端子ＤＩＯ１に上記クロック信号cp1dと同期
して入力される。
制御回路６のシフトデータ出力端子Ｓdからシフトデー
タsdが出力され、反転信号出力端子ＦＲdから反転信号f
rdが出力され、クロック出力端子ＣＰ１dからクロック
信号cp1dが出力され、クロック出力端子ＣＰ２dからク
ロック信号cp2dが出力され、データ出力端子Ｄ０d〜Ｄ
３dから駆動データＤ0d〜Ｄ3dが出力される。上記クロ
ック信号cp1dは１行分のコモン電極を走査する走査期間
を周期とするクロック信号であり、切り替え回路４の出
力端子ＣＰ１Ｏを介してクロック信号cp1oとしてコモン
駆動回路２のクロック入力端子ＹＣＫとセグメント駆動
回路３のラッチパルス入力端子ＸＬＰに入力される。ま
た、シフトデータsdは、各コモン電極Ｙを指定するため
のパルス信号であり、切り替え回路４の出力端子ＳＯを
介してシフトデータsoとしてコモン駆動回路２のシフト
データ入力端子ＤＩＯ１に上記クロック信号cp1dと同期
して入力される。
【００１４】そうすると、上述の表示期間の場合と同様
に、上記シフトデータsoのパルス位置がコモン駆動回路
２のシフトレジスタによってシフトされ、そのシフト位
置に対応する出力端子０１〜０ｎからコモン電極Ｙ1〜
Ｙnにコモン電極走査信号ｙ1〜ｙn(以下、任意のコモン
電極走査信号をｙと記載する)が順次出力される。この
コモン電極走査信号ｙは直流電源回路１２から供給され
るバイアス電源Ｖ0〜Ｖ5に基づいて生成される。上記ク
ロック信号cp2dは１行分のコモン電極Ｙを走査する走査
期間を数分割した期間を周期とするクロック信号であ
り、切り替え回路４の出力端子ＣＰ２Ｏを介してクロッ
ク信号cp2oとしてセグメント駆動回路３のクロック入力
端子ＸＣＫに入力される。
に、上記シフトデータsoのパルス位置がコモン駆動回路
２のシフトレジスタによってシフトされ、そのシフト位
置に対応する出力端子０１〜０ｎからコモン電極Ｙ1〜
Ｙnにコモン電極走査信号ｙ1〜ｙn(以下、任意のコモン
電極走査信号をｙと記載する)が順次出力される。この
コモン電極走査信号ｙは直流電源回路１２から供給され
るバイアス電源Ｖ0〜Ｖ5に基づいて生成される。上記ク
ロック信号cp2dは１行分のコモン電極Ｙを走査する走査
期間を数分割した期間を周期とするクロック信号であ
り、切り替え回路４の出力端子ＣＰ２Ｏを介してクロッ
ク信号cp2oとしてセグメント駆動回路３のクロック入力
端子ＸＣＫに入力される。
【００１５】上記駆動データＤ0d〜Ｄ3dは切り替え回路
４の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して駆動データＤ0o〜
Ｄ3oとしてセグメント駆動回路３の入力端子ＸＤ０〜Ｘ
Ｄ３に入力され、セグメント駆動回路３内のレジスタに
クロック信号cp2oと同期して順次取り込まれる。そし
て、１行分の駆動データが取り込まれると、この取り込
まれた駆動データが上記ラッチパルス入力端子ＸＬＰに
入力されるクロック信号cp1oのタイミングでラッチさ
れ、各駆動データに対応するセグメント電極走査信号ｘ
1〜ｘm（以下、任意のセグメント電極走査信号をｘと記
載する)がセグメント駆動回路３の出力端子０１〜０ｍ
からセグメント電極Ｘ1〜Ｘmに出力される。このセグメ
ント電極走査信号ｘも直流電源回路１２から供給される
バイアス電源Ｖ0〜Ｖ5に基づいて作成される。
４の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して駆動データＤ0o〜
Ｄ3oとしてセグメント駆動回路３の入力端子ＸＤ０〜Ｘ
Ｄ３に入力され、セグメント駆動回路３内のレジスタに
クロック信号cp2oと同期して順次取り込まれる。そし
て、１行分の駆動データが取り込まれると、この取り込
まれた駆動データが上記ラッチパルス入力端子ＸＬＰに
入力されるクロック信号cp1oのタイミングでラッチさ
れ、各駆動データに対応するセグメント電極走査信号ｘ
1〜ｘm（以下、任意のセグメント電極走査信号をｘと記
載する)がセグメント駆動回路３の出力端子０１〜０ｍ
からセグメント電極Ｘ1〜Ｘmに出力される。このセグメ
ント電極走査信号ｘも直流電源回路１２から供給される
バイアス電源Ｖ0〜Ｖ5に基づいて作成される。
【００１６】図１４は上記表示一体型タブレット装置の
座標検出期間における各走査信号のタイミングチャート
である。座標検出期間はｘ座標検出期間とそれに続くｙ
座標検出期間に分かれており、ｘ座標検出期間にはセグ
メント電極Ｘにパルス電圧信号であるセグメント電極走
査信号ｘを順次印加する一方、ｙ座標検出期間にはコモ
ン電極Ｙにパルス電圧信号であるコモン電極走査信号ｙ
を順次印加する。
座標検出期間における各走査信号のタイミングチャート
である。座標検出期間はｘ座標検出期間とそれに続くｙ
座標検出期間に分かれており、ｘ座標検出期間にはセグ
メント電極Ｘにパルス電圧信号であるセグメント電極走
査信号ｘを順次印加する一方、ｙ座標検出期間にはコモ
ン電極Ｙにパルス電圧信号であるコモン電極走査信号ｙ
を順次印加する。
【００１７】上記パルス電圧信号の印加により、セグメ
ント電極Ｘあるいはコモン電極Ｙと指示座標検出ペン
(以下、単に検出ペンという)８の先端電極との間の浮遊
容量によって検出ペン８に電圧が誘起される。この検出
ペン８に生じた誘起電圧はアンプ９で増幅され、ｘ座標
検出回路１０およびｙ座標検出回路１１に入力される。
このｘ座標検出回路１０およびｙ座標検出回路１１は、
上記アンプ９からの出力信号と制御回路７からのタイミ
ング信号とに基づいて、上記パルス電圧信号が印加され
てから誘起電圧が最高値になる迄の時間を検出すること
により、夫々上記検出ペン８が指示する位置のｘ座標あ
るいはｙ座標を検出する。
ント電極Ｘあるいはコモン電極Ｙと指示座標検出ペン
(以下、単に検出ペンという)８の先端電極との間の浮遊
容量によって検出ペン８に電圧が誘起される。この検出
ペン８に生じた誘起電圧はアンプ９で増幅され、ｘ座標
検出回路１０およびｙ座標検出回路１１に入力される。
このｘ座標検出回路１０およびｙ座標検出回路１１は、
上記アンプ９からの出力信号と制御回路７からのタイミ
ング信号とに基づいて、上記パルス電圧信号が印加され
てから誘起電圧が最高値になる迄の時間を検出すること
により、夫々上記検出ペン８が指示する位置のｘ座標あ
るいはｙ座標を検出する。
【００１８】ところで、上記従来の表示一体型タブレッ
ト装置では、表示期間においてはコモン電極Ｙ1〜Ｙnを
順次繰り返し選択して表示を行うので、表示のデューテ
ィ比(１フレームの表示期間に対する１ラインの表示期
間の比)は１/ｎとなる。したがって、ｎが少ないときに
は表示のデューテイ比はあまり小さくならないため表示
のコントラストは低下しないが、高解像度表示の場合は
ｎが４８０またはそれ以上になることもあり、そのよう
な場合には表示のコントラストが低下するという問題が
ある。
ト装置では、表示期間においてはコモン電極Ｙ1〜Ｙnを
順次繰り返し選択して表示を行うので、表示のデューテ
ィ比(１フレームの表示期間に対する１ラインの表示期
間の比)は１/ｎとなる。したがって、ｎが少ないときに
は表示のデューテイ比はあまり小さくならないため表示
のコントラストは低下しないが、高解像度表示の場合は
ｎが４８０またはそれ以上になることもあり、そのよう
な場合には表示のコントラストが低下するという問題が
ある。
【００１９】上記表示のデューティ比を大きくした液晶
表示装置としては、従来より、図１５あるいは図１６に
示すような液晶表示装置が知られている。これらの図で
は説明を簡単にするためにコモン電極Ｙの数を８本にし
ている。
表示装置としては、従来より、図１５あるいは図１６に
示すような液晶表示装置が知られている。これらの図で
は説明を簡単にするためにコモン電極Ｙの数を８本にし
ている。
【００２０】図１５に要部ブロック図を示す液晶表示装
置は、表示パネル１wの上半分１wＵと下半分１wＬに別
々のセグメント電極群を同数同間隔に設け，これを別々
のセグメント駆動回路で駆動するようにしている。すな
わち、表示パネル１wの上半分１wＵに設けた上部セグメ
ント電極Ｘ1Ｕ,…,ＸmＵ(以下、任意の上部セグメント
電極をＸＵと記載する)を上部セグメント駆動回路３Ｕ
で駆動する。一方、表示パネル１wの下半分１wＬに設け
た下部セグメント電極Ｘ1Ｌ,…,ＸmＬ(以下、任意の下
部セグメント電極をＸＬと記載する)を下部セグメント
駆動回路３Ｌで駆動する。一方、上記表示パネル１wの
上半分１wＵに属する上部コモン電極Ｙ1〜Ｙ4(以下、任
意の上部コモン電極をＹＵと記載する)を上部コモン駆
動回路２Ｕで駆動する。一方、表示パネル１wの下半分
１wＬに属する下部コモン電極Ｙ5〜Ｙ8(以下、任意の下
部コモン電極をＹＬと記載する)を下部コモン駆動回路
２Ｌで駆動するのである。
置は、表示パネル１wの上半分１wＵと下半分１wＬに別
々のセグメント電極群を同数同間隔に設け，これを別々
のセグメント駆動回路で駆動するようにしている。すな
わち、表示パネル１wの上半分１wＵに設けた上部セグメ
ント電極Ｘ1Ｕ,…,ＸmＵ(以下、任意の上部セグメント
電極をＸＵと記載する)を上部セグメント駆動回路３Ｕ
で駆動する。一方、表示パネル１wの下半分１wＬに設け
た下部セグメント電極Ｘ1Ｌ,…,ＸmＬ(以下、任意の下
部セグメント電極をＸＬと記載する)を下部セグメント
駆動回路３Ｌで駆動する。一方、上記表示パネル１wの
上半分１wＵに属する上部コモン電極Ｙ1〜Ｙ4(以下、任
意の上部コモン電極をＹＵと記載する)を上部コモン駆
動回路２Ｕで駆動する。一方、表示パネル１wの下半分
１wＬに属する下部コモン電極Ｙ5〜Ｙ8(以下、任意の下
部コモン電極をＹＬと記載する)を下部コモン駆動回路
２Ｌで駆動するのである。
【００２１】上記表示パネル１wの画面における上半分
１wＵと下半分１wＬは、夫々図１２の従来例と同様の方
法で駆動される。すなわち、上記上半分１wＵについて
は、上部コモン駆動回路２Ｕによって上部コモン電極Ｙ
1〜Ｙ4を一端から他端に向かって順次駆動する一方、上
部セグメント駆動回路３Ｕによって上部セグメント電極
ＸＵ群を駆動する。また、上記下半分１wＬについて
は、下部コモン駆動回路２Ｌによって下部コモン電極Ｙ
5〜Ｙ8を一端から他端に向かって順次駆動する一方、下
部セグメント駆動回路３Ｌによって下部セグメント電極
ＸＬ群を駆動するのである。
１wＵと下半分１wＬは、夫々図１２の従来例と同様の方
法で駆動される。すなわち、上記上半分１wＵについて
は、上部コモン駆動回路２Ｕによって上部コモン電極Ｙ
1〜Ｙ4を一端から他端に向かって順次駆動する一方、上
部セグメント駆動回路３Ｕによって上部セグメント電極
ＸＵ群を駆動する。また、上記下半分１wＬについて
は、下部コモン駆動回路２Ｌによって下部コモン電極Ｙ
5〜Ｙ8を一端から他端に向かって順次駆動する一方、下
部セグメント駆動回路３Ｌによって下部セグメント電極
ＸＬ群を駆動するのである。
【００２２】その際に、上記表示パネル１wの上半分１w
Ｕの表示と下半分１wＬとの表示は同時に並行して行わ
れるようになっている。すなわち、コモン電極Ｙ1と
Ｙ5,Ｙ2とＹ6,Ｙ3とＹ7,Ｙ4とＹ8を夫々同じタイミング
で駆動するのである。従って、表示のデューティ比は従
来の２倍の２/ｎ(ｎ＝８)となる。
Ｕの表示と下半分１wＬとの表示は同時に並行して行わ
れるようになっている。すなわち、コモン電極Ｙ1と
Ｙ5,Ｙ2とＹ6,Ｙ3とＹ7,Ｙ4とＹ8を夫々同じタイミング
で駆動するのである。従って、表示のデューティ比は従
来の２倍の２/ｎ(ｎ＝８)となる。
【００２３】ところで、図１５に示す液晶表示装置の上
部コモン駆動回路２Ｕと下部コモン駆動回路２Ｌとは、
同時に同様に動作するので１つの駆動回路で兼用でき
る。すなわち、表示パネル１wの駆動部分を図１６に示
すように構成してもよいのである。図１６においてはコ
モン電極Ｙおよびセグメント電極Ｘの構成や上部/下部
セグメント駆動回路３Ｕ,３Ｌは図１５の場合と全く同
様であるが、上部コモン電極Ｙ1〜Ｙ4と下部コモン電極
Ｙ5〜Ｙ8を一つのコモン駆動回路２Ｄに並列に接続して
いる。そして、同じコモン駆動回路２Ｄで同時に駆動す
るようにしている。この場合も図１５の場合と同様、従
来の２倍の表示のデューティ比が得られる。上記図１５
あるいは図１６に示すような液晶表示装置による表示パ
ネル駆動方式は電極分割方式あるいは２画面方式と呼ば
れ、上述したように表示のデューティ比は従来の２倍に
なる。すなわち、コモン電極が４００本の場合、図１２
に示すような表示パネル駆動方式では表示のデューティ
比が１/４００であるのに対し、図１５または図１６に
示すような表示パネル駆動方式の場合は１/２００に改
良され、コントラストは向上する。
部コモン駆動回路２Ｕと下部コモン駆動回路２Ｌとは、
同時に同様に動作するので１つの駆動回路で兼用でき
る。すなわち、表示パネル１wの駆動部分を図１６に示
すように構成してもよいのである。図１６においてはコ
モン電極Ｙおよびセグメント電極Ｘの構成や上部/下部
セグメント駆動回路３Ｕ,３Ｌは図１５の場合と全く同
様であるが、上部コモン電極Ｙ1〜Ｙ4と下部コモン電極
Ｙ5〜Ｙ8を一つのコモン駆動回路２Ｄに並列に接続して
いる。そして、同じコモン駆動回路２Ｄで同時に駆動す
るようにしている。この場合も図１５の場合と同様、従
来の２倍の表示のデューティ比が得られる。上記図１５
あるいは図１６に示すような液晶表示装置による表示パ
ネル駆動方式は電極分割方式あるいは２画面方式と呼ば
れ、上述したように表示のデューティ比は従来の２倍に
なる。すなわち、コモン電極が４００本の場合、図１２
に示すような表示パネル駆動方式では表示のデューティ
比が１/４００であるのに対し、図１５または図１６に
示すような表示パネル駆動方式の場合は１/２００に改
良され、コントラストは向上する。
【００２４】
【発明が解決しようとする課題】しかしながら、図１５
または図１６に示す液晶表示装置を表示一体型タブレッ
ト装置として用いた場合には次のような問題がある。す
なわち、上述のような表示パネル駆動方式において検出
ペンの先端の座標検出を行う場合に、表示パネル１wの
上半分１wＵと下半分１wＬを、図１２における走査方法
で同時に走査した場合には、位置検出ができないという
問題がある。例えば、図１６における上半分１wＵに＋
印で示す点Ｐ1と下半分１wＬに＋印で示す点Ｐ2におい
ては全く同じタイミングで同じ電圧信号が検出ペンに誘
起するため、検出ペンがいずれの位置を指しているのか
特定することができない。このことは図１５に示す液晶
表示装置の場合も同様で、同一検出位置が２箇所存在す
ることになり、タブレットとしての機能をなさないとい
う問題がある。
または図１６に示す液晶表示装置を表示一体型タブレッ
ト装置として用いた場合には次のような問題がある。す
なわち、上述のような表示パネル駆動方式において検出
ペンの先端の座標検出を行う場合に、表示パネル１wの
上半分１wＵと下半分１wＬを、図１２における走査方法
で同時に走査した場合には、位置検出ができないという
問題がある。例えば、図１６における上半分１wＵに＋
印で示す点Ｐ1と下半分１wＬに＋印で示す点Ｐ2におい
ては全く同じタイミングで同じ電圧信号が検出ペンに誘
起するため、検出ペンがいずれの位置を指しているのか
特定することができない。このことは図１５に示す液晶
表示装置の場合も同様で、同一検出位置が２箇所存在す
ることになり、タブレットとしての機能をなさないとい
う問題がある。
【００２５】そこで、この発明の目的は、表示のデュー
ティ比を向上させ、且つ検出ペン先端の座標を正しく検
出可能な表示一体型タブレット装置を提供することにあ
る。
ティ比を向上させ、且つ検出ペン先端の座標を正しく検
出可能な表示一体型タブレット装置を提供することにあ
る。
【００２６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、異なる方向に配列された第
１電極群と第２電極群とが交差する箇所に対応する画素
を有する表示パネルと,上記表示パネルの第１電極群お
よび第２電極群と静電的に結合された電極を先端に有す
る検出ペンと,上記第１電極群を駆動する第１電極駆動
回路と,上記第２電極群を駆動する第２電極駆動回路と,
表示期間に上記第１電極駆動回路および第２電極駆動回
路を制御して上記表示パネル上に画像を表示する表示制
御回路と,座標検出期間に上記第１電極駆動回路を制御
して上記表示パネルの第１電極群を順次走査する一方上
記第２電極駆動回路を制御して上記第２電極群を順次走
査する検出制御回路と,上記検出ペンからの出力信号の
発生タイミングと上記第１電極群の走査タイミングとか
ら上記検出ペン先端によって指示された表示パネル上の
ｘ座標を検出するｘ座標検出回路と,上記検出ペンから
の出力信号の発生タイミングと上記第２電極群の走査タ
イミングとから上記検出ペン先端によって指示された表
示パネル上のｙ座標を検出するｙ座標検出回路を有する
表示一体型タブレット装置において、上記第１電極群を
形成する各第１電極は,上記表示パネルの第２電極に平
行な一辺側半分の領域に属する一辺側第１電極と上記一
辺に対向する他辺側半分の領域に属する他辺側第１電極
とに２分割され、上記第２電極群を形成する各第２電極
は,上記表示パネルの上記一辺側半分の領域に属する一
辺側第２電極と上記他辺側半分の領域に属する他辺側第
２電極とに２分割され、上記第１電極駆動回路は,上記
一辺側第１電極を駆動する一辺側第１電極駆動回路と上
記他辺側第１電極を駆動する他辺側第１電極駆動回路と
から成り、上記第２電極駆動回路は,上記一辺側第２電
極を駆動する一辺側第２電極駆動回路と上記他辺側第２
電極を駆動する他辺側第２電極駆動回路とから成り、上
記一辺側第２電極駆動回路および他辺側第２電極駆動回
路はシフトレジスタを有すると共に、上記表示期間に
は,上記一辺側第２電極駆動回路および他辺側第２電極
駆動回路の両シフトレジスタに同時にシフトデータを入
力する一方,上記座標検出期間には,上記一辺側第２電極
駆動回路のシフトレジスタのみにシフトデータを入力し
て上記他辺側第２電極駆動回路のシフトレジスタには上
記一辺側第２電極駆動回路のシフトレジスタから出力さ
れたシフトデータを入力するように,シフトデータ供給
路を切り替えるシフトデータ供給路切替回路を備えて、
上記シフトデータ供給路切替回路によるシフトデータ供
給路の切り替えによって、上記表示期間には上記一辺側
第２電極駆動回路と他辺側第２電極駆動回路とを平行し
て駆動する一方、上記座標検出期間には上記一辺側第２
電極駆動回路と他辺側第２電極駆動回路とを直列に駆動
することを特徴としている。
め、請求項１に係る発明は、異なる方向に配列された第
１電極群と第２電極群とが交差する箇所に対応する画素
を有する表示パネルと,上記表示パネルの第１電極群お
よび第２電極群と静電的に結合された電極を先端に有す
る検出ペンと,上記第１電極群を駆動する第１電極駆動
回路と,上記第２電極群を駆動する第２電極駆動回路と,
表示期間に上記第１電極駆動回路および第２電極駆動回
路を制御して上記表示パネル上に画像を表示する表示制
御回路と,座標検出期間に上記第１電極駆動回路を制御
して上記表示パネルの第１電極群を順次走査する一方上
記第２電極駆動回路を制御して上記第２電極群を順次走
査する検出制御回路と,上記検出ペンからの出力信号の
発生タイミングと上記第１電極群の走査タイミングとか
ら上記検出ペン先端によって指示された表示パネル上の
ｘ座標を検出するｘ座標検出回路と,上記検出ペンから
の出力信号の発生タイミングと上記第２電極群の走査タ
イミングとから上記検出ペン先端によって指示された表
示パネル上のｙ座標を検出するｙ座標検出回路を有する
表示一体型タブレット装置において、上記第１電極群を
形成する各第１電極は,上記表示パネルの第２電極に平
行な一辺側半分の領域に属する一辺側第１電極と上記一
辺に対向する他辺側半分の領域に属する他辺側第１電極
とに２分割され、上記第２電極群を形成する各第２電極
は,上記表示パネルの上記一辺側半分の領域に属する一
辺側第２電極と上記他辺側半分の領域に属する他辺側第
２電極とに２分割され、上記第１電極駆動回路は,上記
一辺側第１電極を駆動する一辺側第１電極駆動回路と上
記他辺側第１電極を駆動する他辺側第１電極駆動回路と
から成り、上記第２電極駆動回路は,上記一辺側第２電
極を駆動する一辺側第２電極駆動回路と上記他辺側第２
電極を駆動する他辺側第２電極駆動回路とから成り、上
記一辺側第２電極駆動回路および他辺側第２電極駆動回
路はシフトレジスタを有すると共に、上記表示期間に
は,上記一辺側第２電極駆動回路および他辺側第２電極
駆動回路の両シフトレジスタに同時にシフトデータを入
力する一方,上記座標検出期間には,上記一辺側第２電極
駆動回路のシフトレジスタのみにシフトデータを入力し
て上記他辺側第２電極駆動回路のシフトレジスタには上
記一辺側第２電極駆動回路のシフトレジスタから出力さ
れたシフトデータを入力するように,シフトデータ供給
路を切り替えるシフトデータ供給路切替回路を備えて、
上記シフトデータ供給路切替回路によるシフトデータ供
給路の切り替えによって、上記表示期間には上記一辺側
第２電極駆動回路と他辺側第２電極駆動回路とを平行し
て駆動する一方、上記座標検出期間には上記一辺側第２
電極駆動回路と他辺側第２電極駆動回路とを直列に駆動
することを特徴としている。
【００２７】また、請求項２に係る発明は、請求項１に
係る発明の表示一体型タブレット装置において、上記一
辺側第１電極駆動回路と他辺側第１電極駆動回路とは互
いに上記表示パネルを挟んで対向してシフトレジスタを
有すると共に,上記一辺側第１電極駆動回路のシフトレ
ジスタと上記他辺側第１電極駆動回路のシフトレジスタ
とは互いに逆方向に同一タイミングでシフトするように
なっており、上記両第１電極駆動回路は,上記表示パネ
ルの上記一辺側半分の領域と他辺側半分の領域とを同一
方向に同一タイミングで走査することを特徴としてい
る。
係る発明の表示一体型タブレット装置において、上記一
辺側第１電極駆動回路と他辺側第１電極駆動回路とは互
いに上記表示パネルを挟んで対向してシフトレジスタを
有すると共に,上記一辺側第１電極駆動回路のシフトレ
ジスタと上記他辺側第１電極駆動回路のシフトレジスタ
とは互いに逆方向に同一タイミングでシフトするように
なっており、上記両第１電極駆動回路は,上記表示パネ
ルの上記一辺側半分の領域と他辺側半分の領域とを同一
方向に同一タイミングで走査することを特徴としてい
る。
【００２８】また、請求項３に係る発明は、請求項１に
係る発明の表示一体型タブレット装置において、上記第
２電極駆動回路は直列に接続された奇数個のＬＳＩで構
成され,夫々のＬＳＩはシフトレジスタを有し、上記シ
フトデータ供給路切替回路は上記第２電極駆動回路が有
する奇数個のＬＳＩのうちの中央に位置するＬＳＩのシ
フトレジスタであり、上記中央に位置するＬＳＩのシフ
トレジスタは,このシフトレジスタの先頭にシフトデー
タを入力する第１入力端子と上記シフトレジスタの中央
部にシフトデータを割り込み入力する第２入力端子を有
すると共に,外部からの制御信号に基づいて上記第２入
力端子からの割り込み入力の可否を制御するように成し
て、上記表示期間には、上記制御信号によって上記中央
に位置するＬＳＩのシフトレジスタの第２入力端子から
の割り込み入力を許可して、上記第２電極駆動回路が有
するシフトレジスタ列の一端のシフトレジスタの先頭と
上記中央に位置するシフトレジスタの第２入力端子とに
同時にシフトデータを入力し、上記シフトレジスタ列の
上記中央部より上記一端側半分を有する上記一辺側第２
電極駆動回路と他端側半分を有する上記他辺側第２電極
駆動回路とを並行して駆動する一方、上記座標検出期間
には、上記制御信号によって上記中央に位置するＬＳＩ
のシフトレジスタの第２入力端子からの割り込み入力を
禁止して、上記第２電極駆動回路が有するシフトレジス
タ列の上記一端のシフトレジスタの先頭のみにシフトデ
ータを入力し、上記一辺側第２電極駆動回路と他辺側第
２電極駆動回路とを直列に駆動することを特徴としてい
る。
係る発明の表示一体型タブレット装置において、上記第
２電極駆動回路は直列に接続された奇数個のＬＳＩで構
成され,夫々のＬＳＩはシフトレジスタを有し、上記シ
フトデータ供給路切替回路は上記第２電極駆動回路が有
する奇数個のＬＳＩのうちの中央に位置するＬＳＩのシ
フトレジスタであり、上記中央に位置するＬＳＩのシフ
トレジスタは,このシフトレジスタの先頭にシフトデー
タを入力する第１入力端子と上記シフトレジスタの中央
部にシフトデータを割り込み入力する第２入力端子を有
すると共に,外部からの制御信号に基づいて上記第２入
力端子からの割り込み入力の可否を制御するように成し
て、上記表示期間には、上記制御信号によって上記中央
に位置するＬＳＩのシフトレジスタの第２入力端子から
の割り込み入力を許可して、上記第２電極駆動回路が有
するシフトレジスタ列の一端のシフトレジスタの先頭と
上記中央に位置するシフトレジスタの第２入力端子とに
同時にシフトデータを入力し、上記シフトレジスタ列の
上記中央部より上記一端側半分を有する上記一辺側第２
電極駆動回路と他端側半分を有する上記他辺側第２電極
駆動回路とを並行して駆動する一方、上記座標検出期間
には、上記制御信号によって上記中央に位置するＬＳＩ
のシフトレジスタの第２入力端子からの割り込み入力を
禁止して、上記第２電極駆動回路が有するシフトレジス
タ列の上記一端のシフトレジスタの先頭のみにシフトデ
ータを入力し、上記一辺側第２電極駆動回路と他辺側第
２電極駆動回路とを直列に駆動することを特徴としてい
る。
【００２９】また、請求項４に係る発明は、請求項１乃
至請求項３の何れか一つに係る発明の表示一体型タブレ
ット装置において、上記座標検出期間における上記シフ
トデータのパルス幅を上記シフトレジスタ用の転送クロ
ックの周期の整数倍にしたことを特徴としている。
至請求項３の何れか一つに係る発明の表示一体型タブレ
ット装置において、上記座標検出期間における上記シフ
トデータのパルス幅を上記シフトレジスタ用の転送クロ
ックの周期の整数倍にしたことを特徴としている。
【００３０】また、請求項５に係る発明は、異なる方向
に配列された第１電極群と第２電極群とが交差する箇所
に対応する画素を有する表示パネルと,上記表示パネル
の第１電極群および第２電極群と静電的に結合された電
極を先端に有する検出ペンと,上記第１電極群を駆動す
る第１電極駆動回路と,上記第２電極群を駆動する第２
電極駆動回路と,表示期間に上記第１電極駆動回路及び
第２電極駆動回路を制御して上記表示パネル上に画像を
表示する表示制御回路と,座標検出期間に上記第１電極
駆動回路を制御して上記表示パネルの第１電極群を順次
走査する一方上記第２電極駆動回路を制御して上記第２
電極群を順次走査する検出制御回路と,上記検出ペンか
らの出力信号の発生タイミングと上記第１電極群の走査
タイミングとから上記検出ペン先端によって指示された
表示パネル上のｘ座標を検出するｘ座標検出回路と,上
記検出ペンからの出力信号の発生タイミングと上記第２
電極群の走査タイミングとから上記検出ペン先端によっ
て指示された表示パネル上のｙ座標を検出するｙ座標検
出回路を有する表示一体型タブレット装置において、上
記第１電極群を形成する各第１電極は上記表示パネルの
一辺側半分の領域に属する一辺側第１電極と上記一辺に
対向する他辺側半分の領域に属する他辺側第１電極とに
２分割され、上記第２電極群を形成する各第２電極は上
記表示パネルの上記一辺側半分の領域に属する一辺側第
２電極と上記他辺側半分の領域に属する他辺側第２電極
とに２分割され、上記第１電極駆動回路及び第２電極駆
動回路のうちの少なくとも一方は上記一辺側の電極を駆
動する一辺側の駆動回路と上記他辺側の電極を駆動する
他辺側の駆動回路とで構成し、上記一辺側の駆動回路と
他辺側の駆動回路とで構成されない駆動回路には上記一
辺側の電極群と上記他辺側の電極群とを互いに関連付け
て並列に接続し、上記一辺側の駆動回路および他辺側の
駆動回路の夫々は座標検出期間中において外部からの制
御信号に基づいて上記表示パネルの表示に寄与しない電
圧の走査パルスを有する走査信号を生成して,互いに異
なるタイミングで,且つ,駆動対象の総ての電極には同じ
タイミングで入力するように成し、上記ｘ座標検出回路
は上記一辺側/他辺側第１電極駆動回路からの上記表示
に寄与しない電圧の走査パルスを有する走査信号の入力
タイミングと上記検出ペンからの出力信号の発生タイミ
ングとその出力信号のピーク値とから上記検出ペン先端
が存在する上記表示パネル上の領域を検知するように成
す一方、上記ｙ座標検出回路は上記一辺側/他辺側第２
電極駆動回路からの上記表示に寄与しない電圧の走査パ
ルスを有する走査信号の入力タイミングと上記検出ペン
からの出力信号の発生タイミングとその出力信号のピー
ク値とから上記検出ペン先端が存在する上記表示パネル
上の領域を検知するように成して、上記検出ペン先端が
上記表示パネルの上記一辺側半分の領域に在るか他辺側
半分の領域に在るかを検知することを特徴としている。
に配列された第１電極群と第２電極群とが交差する箇所
に対応する画素を有する表示パネルと,上記表示パネル
の第１電極群および第２電極群と静電的に結合された電
極を先端に有する検出ペンと,上記第１電極群を駆動す
る第１電極駆動回路と,上記第２電極群を駆動する第２
電極駆動回路と,表示期間に上記第１電極駆動回路及び
第２電極駆動回路を制御して上記表示パネル上に画像を
表示する表示制御回路と,座標検出期間に上記第１電極
駆動回路を制御して上記表示パネルの第１電極群を順次
走査する一方上記第２電極駆動回路を制御して上記第２
電極群を順次走査する検出制御回路と,上記検出ペンか
らの出力信号の発生タイミングと上記第１電極群の走査
タイミングとから上記検出ペン先端によって指示された
表示パネル上のｘ座標を検出するｘ座標検出回路と,上
記検出ペンからの出力信号の発生タイミングと上記第２
電極群の走査タイミングとから上記検出ペン先端によっ
て指示された表示パネル上のｙ座標を検出するｙ座標検
出回路を有する表示一体型タブレット装置において、上
記第１電極群を形成する各第１電極は上記表示パネルの
一辺側半分の領域に属する一辺側第１電極と上記一辺に
対向する他辺側半分の領域に属する他辺側第１電極とに
２分割され、上記第２電極群を形成する各第２電極は上
記表示パネルの上記一辺側半分の領域に属する一辺側第
２電極と上記他辺側半分の領域に属する他辺側第２電極
とに２分割され、上記第１電極駆動回路及び第２電極駆
動回路のうちの少なくとも一方は上記一辺側の電極を駆
動する一辺側の駆動回路と上記他辺側の電極を駆動する
他辺側の駆動回路とで構成し、上記一辺側の駆動回路と
他辺側の駆動回路とで構成されない駆動回路には上記一
辺側の電極群と上記他辺側の電極群とを互いに関連付け
て並列に接続し、上記一辺側の駆動回路および他辺側の
駆動回路の夫々は座標検出期間中において外部からの制
御信号に基づいて上記表示パネルの表示に寄与しない電
圧の走査パルスを有する走査信号を生成して,互いに異
なるタイミングで,且つ,駆動対象の総ての電極には同じ
タイミングで入力するように成し、上記ｘ座標検出回路
は上記一辺側/他辺側第１電極駆動回路からの上記表示
に寄与しない電圧の走査パルスを有する走査信号の入力
タイミングと上記検出ペンからの出力信号の発生タイミ
ングとその出力信号のピーク値とから上記検出ペン先端
が存在する上記表示パネル上の領域を検知するように成
す一方、上記ｙ座標検出回路は上記一辺側/他辺側第２
電極駆動回路からの上記表示に寄与しない電圧の走査パ
ルスを有する走査信号の入力タイミングと上記検出ペン
からの出力信号の発生タイミングとその出力信号のピー
ク値とから上記検出ペン先端が存在する上記表示パネル
上の領域を検知するように成して、上記検出ペン先端が
上記表示パネルの上記一辺側半分の領域に在るか他辺側
半分の領域に在るかを検知することを特徴としている。
【００３１】また、請求項６に係る発明は、請求項５に
係る発明の表示一体型タブレット装置において、上記座
標検出期間を上記検出ペン先端が存在する表示パネル上
の領域を検出する領域検出期間と上記検出ペン先端によ
って指示された表示パネル上のｘ座標を検出するｘ座標
検出期間とｙ座標を検出するｙ座標検出期間とに分割
し、上記領域検出期間には、上記外部からの制御信号に
基づいて上記一辺側の駆動回路と上記他辺側の駆動回路
とから各駆動回路毎に位相の異なる上記表示に寄与しな
い電圧の走査パルスを有する走査信号を出力して上記表
示パネルの上記一辺側半分の領域と他辺側半分の領域を
時間をずらして直列に走査し、上記ｘ座標検出期間に
は、上記検出制御回路によって上記各第１電極駆動回路
を同時に制御して上記表示パネルの上記一辺側半分の領
域と他辺側半分の領域とを並行して走査する一方、上記
ｙ座標検出期間には、上記検出制御回路によって上記各
第２電極駆動回路を同時に制御して上記表示パネルの上
記一辺側半分の領域と他辺側半分の領域とを並行して走
査し、上記ｘ座標検出回路は、上記領域検出期間におい
ては上記検出ペンからの出力信号に基づいて上記検出ペ
ン先端が存在する表示パネル上の領域を検知し、上記ｘ
座標検出期間においては上記領域検出期間における検知
結果に基づいて上記検出ペン先端によって指示された表
示パネル上のｘ座標を特定するように成し、上記ｙ座標
検出回路は、上記領域検出期間においては上記検出ペン
からの出力信号に基づいて上記検出ペン先端が存在する
表示パネル上の領域を検知し、上記ｙ座標検出期間にお
いては上記領域検出期間における検知結果に基づいて上
記検出ペン先端によって指示された表示パネル上のｙ座
標を特定するように成したことを特徴としている。
係る発明の表示一体型タブレット装置において、上記座
標検出期間を上記検出ペン先端が存在する表示パネル上
の領域を検出する領域検出期間と上記検出ペン先端によ
って指示された表示パネル上のｘ座標を検出するｘ座標
検出期間とｙ座標を検出するｙ座標検出期間とに分割
し、上記領域検出期間には、上記外部からの制御信号に
基づいて上記一辺側の駆動回路と上記他辺側の駆動回路
とから各駆動回路毎に位相の異なる上記表示に寄与しな
い電圧の走査パルスを有する走査信号を出力して上記表
示パネルの上記一辺側半分の領域と他辺側半分の領域を
時間をずらして直列に走査し、上記ｘ座標検出期間に
は、上記検出制御回路によって上記各第１電極駆動回路
を同時に制御して上記表示パネルの上記一辺側半分の領
域と他辺側半分の領域とを並行して走査する一方、上記
ｙ座標検出期間には、上記検出制御回路によって上記各
第２電極駆動回路を同時に制御して上記表示パネルの上
記一辺側半分の領域と他辺側半分の領域とを並行して走
査し、上記ｘ座標検出回路は、上記領域検出期間におい
ては上記検出ペンからの出力信号に基づいて上記検出ペ
ン先端が存在する表示パネル上の領域を検知し、上記ｘ
座標検出期間においては上記領域検出期間における検知
結果に基づいて上記検出ペン先端によって指示された表
示パネル上のｘ座標を特定するように成し、上記ｙ座標
検出回路は、上記領域検出期間においては上記検出ペン
からの出力信号に基づいて上記検出ペン先端が存在する
表示パネル上の領域を検知し、上記ｙ座標検出期間にお
いては上記領域検出期間における検知結果に基づいて上
記検出ペン先端によって指示された表示パネル上のｙ座
標を特定するように成したことを特徴としている。
【００３２】また、請求項７に係る発明は、請求項５あ
るいは請求項６に係る発明の表示一体型タブレット装置
において、上記第１電極駆動回路および第２電極駆動回
路のいずれをも上記一辺側の駆動回路と他辺側の駆動回
路とで構成すると共に上記外部からの制御信号を上記総
ての駆動回路に入力し、上記座標検出期間において、外
部からの制御信号に基づいて、各駆動回路によって上記
表示に寄与しない電圧の走査パルスを有する走査信号を
生成して駆動対象の総ての電極に入力するに際して、上
記一辺側第１電極駆動回路および一辺側第２電極駆動回
路は同一電圧の走査パルスを有する走査信号を生成して
駆動対象電極に同じタイミングで入力する一方、上記他
辺側第１電極駆動回路および他辺側第２電極駆動回路は
同一電圧の走査パルスを有する上記一辺側の両駆動回路
からの走査信号とは異なる位相の走査信号を生成して駆
動対象電極に同一タイミングで入力するように成し、上
記ｘ座標検出回路あるいはｙ座標検出回路は上記一辺側
の両駆動回路および他辺側の両駆動回路からの上記表示
に寄与しない電圧の走査パルスを有する走査信号の入力
タイミングと上記検出ペンからの出力信号の発生タイミ
ングとその出力信号のピーク値とから上記検出ペン先端
が存在する上記表示パネル上の領域を検知するように成
したことを特徴としている。
るいは請求項６に係る発明の表示一体型タブレット装置
において、上記第１電極駆動回路および第２電極駆動回
路のいずれをも上記一辺側の駆動回路と他辺側の駆動回
路とで構成すると共に上記外部からの制御信号を上記総
ての駆動回路に入力し、上記座標検出期間において、外
部からの制御信号に基づいて、各駆動回路によって上記
表示に寄与しない電圧の走査パルスを有する走査信号を
生成して駆動対象の総ての電極に入力するに際して、上
記一辺側第１電極駆動回路および一辺側第２電極駆動回
路は同一電圧の走査パルスを有する走査信号を生成して
駆動対象電極に同じタイミングで入力する一方、上記他
辺側第１電極駆動回路および他辺側第２電極駆動回路は
同一電圧の走査パルスを有する上記一辺側の両駆動回路
からの走査信号とは異なる位相の走査信号を生成して駆
動対象電極に同一タイミングで入力するように成し、上
記ｘ座標検出回路あるいはｙ座標検出回路は上記一辺側
の両駆動回路および他辺側の両駆動回路からの上記表示
に寄与しない電圧の走査パルスを有する走査信号の入力
タイミングと上記検出ペンからの出力信号の発生タイミ
ングとその出力信号のピーク値とから上記検出ペン先端
が存在する上記表示パネル上の領域を検知するように成
したことを特徴としている。
【００３３】
【作用】請求項１に係る発明では、表示期間において
は、表示制御回路によって、表示パネルの一辺側半分の
領域に属する一辺側第１電極を駆動する一辺側第１電極
駆動回路,上記表示パネルの上記一辺に対向する他辺側
半分の領域に属する他辺側第１電極を駆動する他辺側第
１電極駆動回路,上記表示パネルの上記一辺側半分の領
域に属する一辺側第２電極を駆動する一辺側第２電極駆
動回路および上記表示パネルの上記他辺側半分の領域に
属する他辺側第２電極を駆動する他辺側第２電極駆動回
路が制御されて、上記表示パネルの上記一辺側半分の領
域と他辺側半分の領域とに画像が表示される。
は、表示制御回路によって、表示パネルの一辺側半分の
領域に属する一辺側第１電極を駆動する一辺側第１電極
駆動回路,上記表示パネルの上記一辺に対向する他辺側
半分の領域に属する他辺側第１電極を駆動する他辺側第
１電極駆動回路,上記表示パネルの上記一辺側半分の領
域に属する一辺側第２電極を駆動する一辺側第２電極駆
動回路および上記表示パネルの上記他辺側半分の領域に
属する他辺側第２電極を駆動する他辺側第２電極駆動回
路が制御されて、上記表示パネルの上記一辺側半分の領
域と他辺側半分の領域とに画像が表示される。
【００３４】また、座標検出期間においては、検出制御
回路によって上記一辺側/他辺側第１電極が順次走査さ
れる。そして、その際に、上記一辺側/他辺側第１電極
と静電的に結合された検出ペンの先端の電極に誘起され
る誘起電圧信号の発生タイミングと上記一辺側/他辺側
第１電極の走査タイミングとに基づいて、ｘ座標検出回
路によって上記検出ペン先端によって指示された表示パ
ネル上の位置のｘ座標が検出される。同様にして、上記
検出制御回路によって上記一辺側/他辺側第２電極が順
次走査される。そして、上記検出ペンからの誘起電圧信
号の発生タイミングと上記一辺側/他辺側第２電極の走
査タイミングとに基づいて、ｙ座標検出回路によって上
記検出ペン先端で指示された表示パネル上の位置のｙ座
標が検出される。
回路によって上記一辺側/他辺側第１電極が順次走査さ
れる。そして、その際に、上記一辺側/他辺側第１電極
と静電的に結合された検出ペンの先端の電極に誘起され
る誘起電圧信号の発生タイミングと上記一辺側/他辺側
第１電極の走査タイミングとに基づいて、ｘ座標検出回
路によって上記検出ペン先端によって指示された表示パ
ネル上の位置のｘ座標が検出される。同様にして、上記
検出制御回路によって上記一辺側/他辺側第２電極が順
次走査される。そして、上記検出ペンからの誘起電圧信
号の発生タイミングと上記一辺側/他辺側第２電極の走
査タイミングとに基づいて、ｙ座標検出回路によって上
記検出ペン先端で指示された表示パネル上の位置のｙ座
標が検出される。
【００３５】上述のようにして画像表示あるいは座標検
出を実施するに際して、上記表示期間には、シフトデー
タ供給路切替回路によってシフトデータ供給路が切り替
えられて、上記一辺側/他辺側第２電極駆動回路の両シ
フトレジスタに同時にシフトデータが入力される。そし
て、上記一辺側第２電極駆動回路と他辺側第２電極駆動
回路とが並行して駆動される。また、上記座標検出期間
には、上記シフトデータ供給路切替回路によってシフト
データ供給路が切り替えられて、上記一辺側第２電極駆
動回路のシフトレジスタのみにシフトデータが入力され
る。そして、上記他辺側第２電極駆動回路のシフトレジ
スタには上記一辺側第２電極駆動回路のシフトレジスタ
から出力されたシフトデータが入力される。こうして、
上記一辺側第２電極駆動回路と他辺側第２電極駆動回路
とが直列に駆動される。
出を実施するに際して、上記表示期間には、シフトデー
タ供給路切替回路によってシフトデータ供給路が切り替
えられて、上記一辺側/他辺側第２電極駆動回路の両シ
フトレジスタに同時にシフトデータが入力される。そし
て、上記一辺側第２電極駆動回路と他辺側第２電極駆動
回路とが並行して駆動される。また、上記座標検出期間
には、上記シフトデータ供給路切替回路によってシフト
データ供給路が切り替えられて、上記一辺側第２電極駆
動回路のシフトレジスタのみにシフトデータが入力され
る。そして、上記他辺側第２電極駆動回路のシフトレジ
スタには上記一辺側第２電極駆動回路のシフトレジスタ
から出力されたシフトデータが入力される。こうして、
上記一辺側第２電極駆動回路と他辺側第２電極駆動回路
とが直列に駆動される。
【００３６】このように、上記表示期間と座標検出期間
とによって、上記表示パネルの上記一辺側半分と他辺側
半分とが並行にあるいは直列に切り替え駆動される。
とによって、上記表示パネルの上記一辺側半分と他辺側
半分とが並行にあるいは直列に切り替え駆動される。
【００３７】また、請求項２に係る発明では、表示パネ
ルを挟んで対向して配置された一辺側第１電極駆動回路
と他辺側第１電極駆動回路とのシフトレジスタは、互い
に逆方向に同一タイミングでシフトする。その結果、表
示期間および座標検出期間において、上記表示パネルの
上記一辺側半分の領域と他辺側半分の領域とは、上記両
第１電極駆動回路によって同一方向に同一タイミングで
走査される。
ルを挟んで対向して配置された一辺側第１電極駆動回路
と他辺側第１電極駆動回路とのシフトレジスタは、互い
に逆方向に同一タイミングでシフトする。その結果、表
示期間および座標検出期間において、上記表示パネルの
上記一辺側半分の領域と他辺側半分の領域とは、上記両
第１電極駆動回路によって同一方向に同一タイミングで
走査される。
【００３８】また、請求項３に係るの発明では、上記表
示期間には、制御信号によって、上記第２電極駆動回路
が有する直列に接続された奇数個のＬＳＩのシフトレジ
スタのうちの中央に位置するＬＳＩのシフトレジスタに
おける第２入力端子から中央部へのシフトデータの割り
込み入力が許可される。そうすると、上記第２電極駆動
回路が有するシフトレジスタ列の一端のシフトレジスタ
の先頭と上記中央に位置するシフトレジスタの第２入力
端子とに同時にシフトデータが入力される。こうして、
上記シフトレジスタ列の上記中央部より上記一端側半分
を有する上記一辺側第２電極駆動回路と他端側半分を有
する上記他辺側第２電極駆動回路とが並行して駆動され
る。
示期間には、制御信号によって、上記第２電極駆動回路
が有する直列に接続された奇数個のＬＳＩのシフトレジ
スタのうちの中央に位置するＬＳＩのシフトレジスタに
おける第２入力端子から中央部へのシフトデータの割り
込み入力が許可される。そうすると、上記第２電極駆動
回路が有するシフトレジスタ列の一端のシフトレジスタ
の先頭と上記中央に位置するシフトレジスタの第２入力
端子とに同時にシフトデータが入力される。こうして、
上記シフトレジスタ列の上記中央部より上記一端側半分
を有する上記一辺側第２電極駆動回路と他端側半分を有
する上記他辺側第２電極駆動回路とが並行して駆動され
る。
【００３９】一方、上記座標検出期間には、上記制御信
号によって、上記中央に位置するＬＳＩのシフトレジス
タにおける上記第２入力端子からの割り込み入力が禁止
される。そうすると、上記第２電極駆動回路が有するシ
フトレジスタ列の上記一端のシフトレジスタの先頭のみ
にシフトデータが入力される。こうして、上記一辺側第
２電極駆動回路と他辺側第２電極駆動回路とが直列に駆
動される。
号によって、上記中央に位置するＬＳＩのシフトレジス
タにおける上記第２入力端子からの割り込み入力が禁止
される。そうすると、上記第２電極駆動回路が有するシ
フトレジスタ列の上記一端のシフトレジスタの先頭のみ
にシフトデータが入力される。こうして、上記一辺側第
２電極駆動回路と他辺側第２電極駆動回路とが直列に駆
動される。
【００４０】また、請求項４に係る発明では、上記座標
検出期間におけるシフトデータのパルス幅はシフトレジ
スタ用の転送クロックの周期の整数倍に設定されてい
る。したがって、上記シフトレジスタを有する一辺側の
駆動回路および他辺側の駆動回路によって、上記シフト
データに基づいて走査パルス幅が上記転送クロックの周
期の整数倍の走査信号が生成される。そして、上記一辺
側の駆動回路および他辺側の駆動回路によって、上記シ
フトレジスタ用の転送クロックの周期に同期して電極が
順次選択されてこの選択された電極に上記走査信号の走
査パルスが入力される。その結果、上記走査パルス幅に
応じた本数の電極が同時に走査されるのである。したが
って、上記検出ペンには複数本の電極の走査信号に基づ
いてより高い誘起電圧が生じ、上記検出ペンの先端座標
が正確に検出される。
検出期間におけるシフトデータのパルス幅はシフトレジ
スタ用の転送クロックの周期の整数倍に設定されてい
る。したがって、上記シフトレジスタを有する一辺側の
駆動回路および他辺側の駆動回路によって、上記シフト
データに基づいて走査パルス幅が上記転送クロックの周
期の整数倍の走査信号が生成される。そして、上記一辺
側の駆動回路および他辺側の駆動回路によって、上記シ
フトレジスタ用の転送クロックの周期に同期して電極が
順次選択されてこの選択された電極に上記走査信号の走
査パルスが入力される。その結果、上記走査パルス幅に
応じた本数の電極が同時に走査されるのである。したが
って、上記検出ペンには複数本の電極の走査信号に基づ
いてより高い誘起電圧が生じ、上記検出ペンの先端座標
が正確に検出される。
【００４１】また、請求項５に係る発明では、上記請求
項１に係る発明の場合と同様にして画像表示または座標
検出が実施されるに際して、上記座標検出期間中におい
て、外部から一辺側の駆動回路あるいは他辺側の駆動回
路に制御信号が入力される。そして、この制御信号が入
力された駆動回路によって、上記表示パネルの表示に寄
与しない電圧の走査パルスを有する走査信号が生成され
て駆動対象の総ての電極に同じタイミングで入力され
る。
項１に係る発明の場合と同様にして画像表示または座標
検出が実施されるに際して、上記座標検出期間中におい
て、外部から一辺側の駆動回路あるいは他辺側の駆動回
路に制御信号が入力される。そして、この制御信号が入
力された駆動回路によって、上記表示パネルの表示に寄
与しない電圧の走査パルスを有する走査信号が生成され
て駆動対象の総ての電極に同じタイミングで入力され
る。
【００４２】そうすると、上記制御信号が入力された駆
動回路が上記一辺側/他辺側第１電極駆動回路である場
合には、ｘ座標検出回路によって、上記一辺側/他辺側
第１電極駆動回路からの上記表示に寄与しない電圧の走
査パルスを有する走査信号の入力タイミングと上記検出
ペンからの出力信号の発生タイミングとその出力信号の
ピーク値とから、上記検出ペン先端が存在する上記表示
パネル上の領域が検知される。あるいは、上記制御信号
が入力された駆動回路が上記一辺側/他辺側第２電極駆
動回路である場合には、ｙ座標検出回路によって、上記
一辺側/他辺側第２電極駆動回路からの上記表示に寄与
しない電圧の走査パルスを有する走査信号の入力タイミ
ングと上記検出ペンからの出力信号の発生タイミングと
その出力信号のピーク値とから、上記検出ペン先端が存
在する上記表示パネル上の領域が検知される。こうし
て、上記検出ペン先端が上記表示パネルの上記一辺側半
分の領域に在るか他辺側半分の領域に在るかが検知され
る。
動回路が上記一辺側/他辺側第１電極駆動回路である場
合には、ｘ座標検出回路によって、上記一辺側/他辺側
第１電極駆動回路からの上記表示に寄与しない電圧の走
査パルスを有する走査信号の入力タイミングと上記検出
ペンからの出力信号の発生タイミングとその出力信号の
ピーク値とから、上記検出ペン先端が存在する上記表示
パネル上の領域が検知される。あるいは、上記制御信号
が入力された駆動回路が上記一辺側/他辺側第２電極駆
動回路である場合には、ｙ座標検出回路によって、上記
一辺側/他辺側第２電極駆動回路からの上記表示に寄与
しない電圧の走査パルスを有する走査信号の入力タイミ
ングと上記検出ペンからの出力信号の発生タイミングと
その出力信号のピーク値とから、上記検出ペン先端が存
在する上記表示パネル上の領域が検知される。こうし
て、上記検出ペン先端が上記表示パネルの上記一辺側半
分の領域に在るか他辺側半分の領域に在るかが検知され
る。
【００４３】また、請求項６に係る発明では、上記座標
検出期間における領域検出期間に、上記外部からの制御
信号に基づいて、上記一辺側の駆動回路と上記他辺側の
駆動回路とから各駆動回路毎に位相の異なる上記表示に
寄与しない電圧の走査パルスを有する走査信号が出力さ
れて、上記表示パネルの上記一辺側半分の領域と他辺側
半分の領域が時間をずらして直列に走査される。また、
上記座標検出期間におけるｘ座標検出期間には、上記検
出制御回路によって上記各第１電極駆動回路が同時に制
御されて上記表示パネルの上記一辺側半分の領域と他辺
側半分の領域とが並行して短時間に走査される一方、上
記ｙ座標検出期間には、上記検出制御回路によって上記
各第２電極駆動回路が同時に制御されて上記表示パネル
の上記一辺側半分の領域と他辺側半分の領域とが並行し
て短時間に走査される。
検出期間における領域検出期間に、上記外部からの制御
信号に基づいて、上記一辺側の駆動回路と上記他辺側の
駆動回路とから各駆動回路毎に位相の異なる上記表示に
寄与しない電圧の走査パルスを有する走査信号が出力さ
れて、上記表示パネルの上記一辺側半分の領域と他辺側
半分の領域が時間をずらして直列に走査される。また、
上記座標検出期間におけるｘ座標検出期間には、上記検
出制御回路によって上記各第１電極駆動回路が同時に制
御されて上記表示パネルの上記一辺側半分の領域と他辺
側半分の領域とが並行して短時間に走査される一方、上
記ｙ座標検出期間には、上記検出制御回路によって上記
各第２電極駆動回路が同時に制御されて上記表示パネル
の上記一辺側半分の領域と他辺側半分の領域とが並行し
て短時間に走査される。
【００４４】そうすると、上記制御信号が入力された駆
動回路が上記一辺側/他辺側第１電極駆動回路である場
合には、上記ｘ座標検出回路によって、上記領域検出期
間においては上記検出ペンからの出力信号に基づいて上
記検出ペン先端が存在する表示パネル上の領域が検知さ
れ、上記ｘ座標検出期間においては上記領域検出期間に
おける検知結果に基づいて上記検出ペン先端によって指
示された表示パネル上のｘ座標が特定される。あるい
は、上記制御信号が入力された駆動回路が上記一辺側/
他辺側第２電極駆動回路である場合には、上記ｙ座標検
出回路によって、上記領域検出期間においては上記検出
ペンからの出力信号に基づいて上記検出ペン先端が存在
する表示パネル上の領域が検知され、上記ｙ座標検出期
間においては上記領域検出期間における検知結果に基づ
いて上記検出ペン先端によって指示された表示パネル上
のｙ座標が特定される。
動回路が上記一辺側/他辺側第１電極駆動回路である場
合には、上記ｘ座標検出回路によって、上記領域検出期
間においては上記検出ペンからの出力信号に基づいて上
記検出ペン先端が存在する表示パネル上の領域が検知さ
れ、上記ｘ座標検出期間においては上記領域検出期間に
おける検知結果に基づいて上記検出ペン先端によって指
示された表示パネル上のｘ座標が特定される。あるい
は、上記制御信号が入力された駆動回路が上記一辺側/
他辺側第２電極駆動回路である場合には、上記ｙ座標検
出回路によって、上記領域検出期間においては上記検出
ペンからの出力信号に基づいて上記検出ペン先端が存在
する表示パネル上の領域が検知され、上記ｙ座標検出期
間においては上記領域検出期間における検知結果に基づ
いて上記検出ペン先端によって指示された表示パネル上
のｙ座標が特定される。
【００４５】こうして、上記座標検出期間においては、
上記表示パネルの上記一辺側半分の領域と他辺側半分の
領域とが並行して走査されて、上記検出ペン先端の座標
が短時間に且つ正しく検出される。
上記表示パネルの上記一辺側半分の領域と他辺側半分の
領域とが並行して走査されて、上記検出ペン先端の座標
が短時間に且つ正しく検出される。
【００４６】また、請求項７に係る発明では、上記座標
検出期間において、外部からの制御信号に基づいて、全
駆動回路によって上記表示に寄与しない電圧の走査パル
スを有する走査信号が生成されて駆動対象の総ての電極
に入力される際に、上記一辺側第１電極駆動回路と一辺
側第２電極駆動回路とで生成された同一電圧の走査パル
スを有する走査信号は同じタイミングで駆動対象電極に
入力される一方、上記他辺側第１電極駆動回路と他辺側
第２電極駆動回路とで生成された同一電圧の走査パルス
を有する上記一辺側の両駆動回路からの走査信号とは異
なる位相の走査信号は駆動対象電極に同じタイミングで
入力される。こうして、対向して配列された第１電極と
第２電極とに同一電圧の走査パルスを有する走査信号が
入力されて、上記対向して配列された両電極間の印加電
圧が零になる。
検出期間において、外部からの制御信号に基づいて、全
駆動回路によって上記表示に寄与しない電圧の走査パル
スを有する走査信号が生成されて駆動対象の総ての電極
に入力される際に、上記一辺側第１電極駆動回路と一辺
側第２電極駆動回路とで生成された同一電圧の走査パル
スを有する走査信号は同じタイミングで駆動対象電極に
入力される一方、上記他辺側第１電極駆動回路と他辺側
第２電極駆動回路とで生成された同一電圧の走査パルス
を有する上記一辺側の両駆動回路からの走査信号とは異
なる位相の走査信号は駆動対象電極に同じタイミングで
入力される。こうして、対向して配列された第１電極と
第２電極とに同一電圧の走査パルスを有する走査信号が
入力されて、上記対向して配列された両電極間の印加電
圧が零になる。
【００４７】そして、上記ｘ座標検出回路あるいはｙ座
標検出回路によって、上記一辺側の両駆動回路および他
辺側の両駆動回路からの上記表示に寄与しない電圧の走
査パルスを有する走査信号の入力タイミングと上記検出
ペンからの出力信号の発生タイミングとその出力信号の
ピーク値とから、上記検出ペン先端が存在する上記表示
パネル上の領域が検知される。
標検出回路によって、上記一辺側の両駆動回路および他
辺側の両駆動回路からの上記表示に寄与しない電圧の走
査パルスを有する走査信号の入力タイミングと上記検出
ペンからの出力信号の発生タイミングとその出力信号の
ピーク値とから、上記検出ペン先端が存在する上記表示
パネル上の領域が検知される。
【００４８】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。 ＜第１例＞ 本実施例における表示一体型タブレット装置は図１５に
示す液晶表示装置にタブレット機能を持たせたものであ
り、図１に示すように表示パネル１wと上部/下部コモン
駆動回路２Ｕ,２Ｌおよび上部/下部セグメント駆動回路
３Ｕ,３Ｌから成る表示部を有する。この表示一体型タ
ブレット装置は、他に図１２に示す従来例と同様に、切
り替え回路４,表示制御回路５,検出制御回路６,制御回
路７,検出ペン８,アンプ９,ｘ座標検出回路１０,ｙ座標
検出回路１１および直流電源回路１２を有するのである
が、図１では省略している。そして、表示期間において
は、図１５に示す液晶表示装置と同様にして、表示パネ
ル１wの上半分１wＵの表示と下半分１wＬの表示とを同
時に並行して行うようになっている。その結果、図１２
に示す従来例に比べて表示のデューティ比を２倍にで
き、コントラストを向上させることができるのである。
説明する。 ＜第１例＞ 本実施例における表示一体型タブレット装置は図１５に
示す液晶表示装置にタブレット機能を持たせたものであ
り、図１に示すように表示パネル１wと上部/下部コモン
駆動回路２Ｕ,２Ｌおよび上部/下部セグメント駆動回路
３Ｕ,３Ｌから成る表示部を有する。この表示一体型タ
ブレット装置は、他に図１２に示す従来例と同様に、切
り替え回路４,表示制御回路５,検出制御回路６,制御回
路７,検出ペン８,アンプ９,ｘ座標検出回路１０,ｙ座標
検出回路１１および直流電源回路１２を有するのである
が、図１では省略している。そして、表示期間において
は、図１５に示す液晶表示装置と同様にして、表示パネ
ル１wの上半分１wＵの表示と下半分１wＬの表示とを同
時に並行して行うようになっている。その結果、図１２
に示す従来例に比べて表示のデューティ比を２倍にで
き、コントラストを向上させることができるのである。
【００４９】一方、座標検出期間においては、以下の方
法で検出ペンの先端の座標検出を行う。なお、説明を分
かりやすくするためにコモン電極Ｙの本数を８本とす
る。
法で検出ペンの先端の座標検出を行う。なお、説明を分
かりやすくするためにコモン電極Ｙの本数を８本とす
る。
【００５０】図２は、この座標検出方法におけるセグメ
ント電極走査信号ｘおよびコモン電極走査信号ｙのタイ
ミングチャートである。
ント電極走査信号ｘおよびコモン電極走査信号ｙのタイ
ミングチャートである。
【００５１】まず、ｘ座標検出期間において、上部セグ
メント駆動回路３Ｕと下部セグメント駆動回路３Ｌが、
夫々上部セグメント電極ＸＵあるいは下部セグメント電
極ＸＬを同じ方向に同時に走査する。すなわち、上部セ
グメント電極Ｘ1Ｕと下部セグメント電極Ｘ1Ｌ，上部セ
グメント電極Ｘ2Ｕと下部セグメント電極Ｘ2Ｌ,…,上部
セグメント電極ＸmＵと下部セグメント電極ＸmＬを同一
のタイミングで走査し、一端側から同じ距離にある上部
/下部セグメント電極ＸmＵ,ＸmＬはあたかも１本のセグ
メント電極Ｘを構成しているかのごとく走査をすること
によってｘ座標検出を実施する。
メント駆動回路３Ｕと下部セグメント駆動回路３Ｌが、
夫々上部セグメント電極ＸＵあるいは下部セグメント電
極ＸＬを同じ方向に同時に走査する。すなわち、上部セ
グメント電極Ｘ1Ｕと下部セグメント電極Ｘ1Ｌ，上部セ
グメント電極Ｘ2Ｕと下部セグメント電極Ｘ2Ｌ,…,上部
セグメント電極ＸmＵと下部セグメント電極ＸmＬを同一
のタイミングで走査し、一端側から同じ距離にある上部
/下部セグメント電極ＸmＵ,ＸmＬはあたかも１本のセグ
メント電極Ｘを構成しているかのごとく走査をすること
によってｘ座標検出を実施する。
【００５２】このｘ座標検出に際しては、図２に示すよ
うに上部セグメント電極ＸＵと夫々対応する下部セグメ
ント電極ＸＬ(以下、このようにｘ座標検出の際にあた
かも１本のセグメント電極Ｘのごとく同時に走査される
上部セグメント電極ＸＵと下部セグメントＸＬとの対を
セグメント電極対と言う)を１本づつ順に走査する他
に、上記セグメント電極対を複数対ずつ走査するように
してもよい。更にまた、後に述べるような手段によって
複数対のセグメント電極対をオーバーラップして走査し
てもよい。この複数対づつ走査する場合には、検出ペン
に誘起される電圧が大きくなって検出精度が良くなると
いう利点や、検出期間を短くできるという利点がある。
うに上部セグメント電極ＸＵと夫々対応する下部セグメ
ント電極ＸＬ(以下、このようにｘ座標検出の際にあた
かも１本のセグメント電極Ｘのごとく同時に走査される
上部セグメント電極ＸＵと下部セグメントＸＬとの対を
セグメント電極対と言う)を１本づつ順に走査する他
に、上記セグメント電極対を複数対ずつ走査するように
してもよい。更にまた、後に述べるような手段によって
複数対のセグメント電極対をオーバーラップして走査し
てもよい。この複数対づつ走査する場合には、検出ペン
に誘起される電圧が大きくなって検出精度が良くなると
いう利点や、検出期間を短くできるという利点がある。
【００５３】次に、ｙ座標検出期間に移り、上部コモン
駆動回路２Ｕによって上部コモン電極Ｙ1〜Ｙ4を順次走
査したのち、下部コモン駆動回路２Ｌによって下部コモ
ン電極Ｙ5〜Ｙ8を順次走査する。その結果、各コモン電
極Ｙは、コモン電極Ｙ1からコモン電極Ｙ8まで順次シリ
アルに走査されることになり、点Ｐ1と点Ｐ2(図１参照)
との座標を別の座標として検出できるのである。
駆動回路２Ｕによって上部コモン電極Ｙ1〜Ｙ4を順次走
査したのち、下部コモン駆動回路２Ｌによって下部コモ
ン電極Ｙ5〜Ｙ8を順次走査する。その結果、各コモン電
極Ｙは、コモン電極Ｙ1からコモン電極Ｙ8まで順次シリ
アルに走査されることになり、点Ｐ1と点Ｐ2(図１参照)
との座標を別の座標として検出できるのである。
【００５４】以下、図１に従って本実施例をさらに詳細
に説明する。上記上部コモン駆動回路２Ｕ及び下部コモ
ン駆動回路２Ｌは夫々双方向シフトレジスタを備えてお
り、各双方向シフトレジスタにはシフトデータ入出力端
子ＤＩＯ1Ｕ,ＤＩＯ2Ｕおよびシフトデータ入出力端子
ＤＩＯ1Ｌ,ＤＩＯ2Ｌが設けられている。図１の場合に
は、シフトデータ入出力端子ＤＩＯ1Ｕ,ＤＩＯ1Ｌは入
力端子となってシフトデータＳoが入力される。また、
シフトデータ入出力端子ＤＩＯ2Ｕ,ＤＩＯ2Ｌは出力端
子となる。
に説明する。上記上部コモン駆動回路２Ｕ及び下部コモ
ン駆動回路２Ｌは夫々双方向シフトレジスタを備えてお
り、各双方向シフトレジスタにはシフトデータ入出力端
子ＤＩＯ1Ｕ,ＤＩＯ2Ｕおよびシフトデータ入出力端子
ＤＩＯ1Ｌ,ＤＩＯ2Ｌが設けられている。図１の場合に
は、シフトデータ入出力端子ＤＩＯ1Ｕ,ＤＩＯ1Ｌは入
力端子となってシフトデータＳoが入力される。また、
シフトデータ入出力端子ＤＩＯ2Ｕ,ＤＩＯ2Ｌは出力端
子となる。
【００５５】マルチプレクサ１３は、制御信号ＤＥＴの
入力によって、シフトデータＳoが入力される入力端子
Ｂ側と上部コモン駆動回路２Ｕのシフトデータ入出力端
子ＤＩＯ2Ｕからの出力信号が入力される入力端子Ａ側
とを切り替え選択して、入力された信号を出力端子Ｙか
ら下部コモン駆動回路２Ｌのシフトデータ入出力端子Ｄ
ＩＯ1Ｌに出力する。上記制御信号ＤＥＴは、表示期間
および座標検出期間を設定する信号であり、本実施例の
場合にはレベル“Ｈ"で座標検出期間を設定する一方、
レベル“Ｌ"で表示期間を設定する。尚、上記座標検出
期間はＣＲＴ(カソード・レイ・チューブ)表示における垂
直ブランキング期間に相当する期間であり、この期間に
は上部セグメント駆動回路３Ｕに対する表示データＤ0
Ｕ〜Ｄ3Ｕおよび下部セグメント駆動回路３Ｌに対する
表示データＤ0Ｌ〜Ｄ3Ｌは、夫々表示制御回路５(図１
２参照)から出力されない。
入力によって、シフトデータＳoが入力される入力端子
Ｂ側と上部コモン駆動回路２Ｕのシフトデータ入出力端
子ＤＩＯ2Ｕからの出力信号が入力される入力端子Ａ側
とを切り替え選択して、入力された信号を出力端子Ｙか
ら下部コモン駆動回路２Ｌのシフトデータ入出力端子Ｄ
ＩＯ1Ｌに出力する。上記制御信号ＤＥＴは、表示期間
および座標検出期間を設定する信号であり、本実施例の
場合にはレベル“Ｈ"で座標検出期間を設定する一方、
レベル“Ｌ"で表示期間を設定する。尚、上記座標検出
期間はＣＲＴ(カソード・レイ・チューブ)表示における垂
直ブランキング期間に相当する期間であり、この期間に
は上部セグメント駆動回路３Ｕに対する表示データＤ0
Ｕ〜Ｄ3Ｕおよび下部セグメント駆動回路３Ｌに対する
表示データＤ0Ｌ〜Ｄ3Ｌは、夫々表示制御回路５(図１
２参照)から出力されない。
【００５６】上記構成の上部コモン駆動回路２Ｕ,下部
コモン駆動回路２Ｌおよびマルチプレクサ１３は次のよ
うに動作する。上記表示期間においては、制御信号ＤＥ
Ｔのレベルは例えば制御回路７(図１２参照)の制御に基
づいて“Ｌ"となり、マルチプレクサ１３は入力端子Ｂ
側を選択する。その結果、シフトデータＳoは上部コモ
ン駆動回路２Ｕの双方向シフトレジスタのシフトデータ
入出力端子ＤＩＯ1Ｕと下部コモン駆動回路２Ｌの双方
向シフトレジスタのシフトデータ入出力端子ＤＩＯ1Ｌ
とに同時に入力される。その結果、両双方向シフトレジ
スタは同一クロック信号ＣＰ１oに同期して並行して動
作（以下、このようなコモン電極Ｙの駆動モードを並行
モードと言う)し、コモン電極ＹをＹ1,Ｙ5→Ｙ2,Ｙ6→
Ｙ3,Ｙ7→Ｙ4,Ｙ8の順に選択して上部コモン電極ＹＵと
下部コモン電極ＹＬとが同時に選択される。
コモン駆動回路２Ｌおよびマルチプレクサ１３は次のよ
うに動作する。上記表示期間においては、制御信号ＤＥ
Ｔのレベルは例えば制御回路７(図１２参照)の制御に基
づいて“Ｌ"となり、マルチプレクサ１３は入力端子Ｂ
側を選択する。その結果、シフトデータＳoは上部コモ
ン駆動回路２Ｕの双方向シフトレジスタのシフトデータ
入出力端子ＤＩＯ1Ｕと下部コモン駆動回路２Ｌの双方
向シフトレジスタのシフトデータ入出力端子ＤＩＯ1Ｌ
とに同時に入力される。その結果、両双方向シフトレジ
スタは同一クロック信号ＣＰ１oに同期して並行して動
作（以下、このようなコモン電極Ｙの駆動モードを並行
モードと言う)し、コモン電極ＹをＹ1,Ｙ5→Ｙ2,Ｙ6→
Ｙ3,Ｙ7→Ｙ4,Ｙ8の順に選択して上部コモン電極ＹＵと
下部コモン電極ＹＬとが同時に選択される。
【００５７】その際に、上記表示制御回路５から、上部
セグメント駆動回路３Ｕには表示データＤ0Ｕ〜Ｄ3Ｕが
入力されている。一方、下部セグメント駆動回路３Ｌに
は表示データＤ0Ｌ〜Ｄ3Ｌが入力されている。したがっ
て、既に１行分の表示データに従って上部/下部セグメ
ント電極ＸＵ,ＸＬは駆動されており、表示パネル１wの
上半分１wＵと下半分１wＬとに同時に画像が表示される
のである。このように、上記表示期間においては、コモ
ン電極駆動モードを並行モードにして、上部コモン駆動
回路２Ｕ,下部コモン駆動回路２Ｌ,上部セグメント駆動
回路３Ｕおよび下部セグメント駆動回路３Ｌを制御する
ことによって、表示パネル１wの上半分１wＵの表示と下
半分１wＬの表示とを同時に行うことができる。
セグメント駆動回路３Ｕには表示データＤ0Ｕ〜Ｄ3Ｕが
入力されている。一方、下部セグメント駆動回路３Ｌに
は表示データＤ0Ｌ〜Ｄ3Ｌが入力されている。したがっ
て、既に１行分の表示データに従って上部/下部セグメ
ント電極ＸＵ,ＸＬは駆動されており、表示パネル１wの
上半分１wＵと下半分１wＬとに同時に画像が表示される
のである。このように、上記表示期間においては、コモ
ン電極駆動モードを並行モードにして、上部コモン駆動
回路２Ｕ,下部コモン駆動回路２Ｌ,上部セグメント駆動
回路３Ｕおよび下部セグメント駆動回路３Ｌを制御する
ことによって、表示パネル１wの上半分１wＵの表示と下
半分１wＬの表示とを同時に行うことができる。
【００５８】一方、上記座標検出期間においては、制御
信号ＤＥＴのレベルは“Ｈ"となってマルチプレクサ１
３は入力端子Ａ側を選択する。その結果、シフトデータ
Ｓoは上部コモン駆動回路２Ｕのシフトデータ入出力端
子ＤＩＯ1Ｕに入力される。そして、上記上部コモン駆
動回路２Ｕの双方向シフトレジスタによってシフトされ
た後にシフトデータ入出力端子ＤＩＯ2Ｕから出力され
たシフトデータが、上記マルチプレクサ１３を介して下
部コモン駆動回路２Ｌのシフトデータ入出力端子ＤＩＯ
1Ｌに入力される。
信号ＤＥＴのレベルは“Ｈ"となってマルチプレクサ１
３は入力端子Ａ側を選択する。その結果、シフトデータ
Ｓoは上部コモン駆動回路２Ｕのシフトデータ入出力端
子ＤＩＯ1Ｕに入力される。そして、上記上部コモン駆
動回路２Ｕの双方向シフトレジスタによってシフトされ
た後にシフトデータ入出力端子ＤＩＯ2Ｕから出力され
たシフトデータが、上記マルチプレクサ１３を介して下
部コモン駆動回路２Ｌのシフトデータ入出力端子ＤＩＯ
1Ｌに入力される。
【００５９】その結果、両双方向シフトレジスタはクロ
ック信号ＣＰ１oに同期して直列に動作(以下、このよう
なコモン電極駆動モードを直列モードと言う)し、コモ
ン電極ＹをＹ1→Ｙ2→…→Ｙ8の順に走査して上部コモ
ン電極ＹＵと下部コモン電極ＹＬとがシリアルに走査さ
れる。したがって、検出ペン８によって指示された表示
パネル１wの上半分１wＵに在る点Ｐ1の座標と下半分１w
Ｌに在る点Ｐ2の座標とは確実に区別して検出される。
ック信号ＣＰ１oに同期して直列に動作(以下、このよう
なコモン電極駆動モードを直列モードと言う)し、コモ
ン電極ＹをＹ1→Ｙ2→…→Ｙ8の順に走査して上部コモ
ン電極ＹＵと下部コモン電極ＹＬとがシリアルに走査さ
れる。したがって、検出ペン８によって指示された表示
パネル１wの上半分１wＵに在る点Ｐ1の座標と下半分１w
Ｌに在る点Ｐ2の座標とは確実に区別して検出される。
【００６０】このように、上部コモン電極ＹＵを走査す
る双方向シフトレジスタと下部コモン電極ＹＬを走査す
る双方向シフトレジスタとの間にマルチプレクサ１３を
介設する。そして、下部コモン電極ＹＬを走査する双方
向シフトレジスタへのシフトデータの入力をマルチプレ
クサ１３によって切り替え制御して、コモン電極駆動モ
ードを表示期間には並行モードにする一方座標検出期間
には直列モードに切り替えることによって、表示期間に
おいては並行表示によって表示のデューティ比を大略２
倍にすることができ、座標検出期間においては直列走査
を実施できる。その結果、表示期間においてはコントラ
ストを向上させつつ、座標検出期間においては検出ペン
の先端座標を確実に検出できるのである。
る双方向シフトレジスタと下部コモン電極ＹＬを走査す
る双方向シフトレジスタとの間にマルチプレクサ１３を
介設する。そして、下部コモン電極ＹＬを走査する双方
向シフトレジスタへのシフトデータの入力をマルチプレ
クサ１３によって切り替え制御して、コモン電極駆動モ
ードを表示期間には並行モードにする一方座標検出期間
には直列モードに切り替えることによって、表示期間に
おいては並行表示によって表示のデューティ比を大略２
倍にすることができ、座標検出期間においては直列走査
を実施できる。その結果、表示期間においてはコントラ
ストを向上させつつ、座標検出期間においては検出ペン
の先端座標を確実に検出できるのである。
【００６１】即ち、本実施例においては上部セグメント
電極ＸＵで上記一辺側セグメント電極を構成し、下部セ
グメント電極ＸＬで上記他辺側セグメント電極を構成
し、上部コモン電極ＹＵで上記一辺側コモン電極を構成
し、下部コモン電極ＹＬで上記他辺側コモン電極を構成
する。又、上記セグメント駆動回路３Ｕで上記一辺側セ
グメント駆動回路を構成し、下部セグメント駆動回路３
Ｌで上記他辺側セグメント駆動回路を構成し、上部コモ
ン駆動回路２Ｕで上記一辺側コモン駆動回路を構成し、
下部コモン駆動回路２Ｌで上記他辺側コモン駆動回路を
構成する。更に、マルチプレクサ１３で上記シフトデー
タ供給路切替回路を構成するのである。
電極ＸＵで上記一辺側セグメント電極を構成し、下部セ
グメント電極ＸＬで上記他辺側セグメント電極を構成
し、上部コモン電極ＹＵで上記一辺側コモン電極を構成
し、下部コモン電極ＹＬで上記他辺側コモン電極を構成
する。又、上記セグメント駆動回路３Ｕで上記一辺側セ
グメント駆動回路を構成し、下部セグメント駆動回路３
Ｌで上記他辺側セグメント駆動回路を構成し、上部コモ
ン駆動回路２Ｕで上記一辺側コモン駆動回路を構成し、
下部コモン駆動回路２Ｌで上記他辺側コモン駆動回路を
構成する。更に、マルチプレクサ１３で上記シフトデー
タ供給路切替回路を構成するのである。
【００６２】図３は、図１における上記上部コモン駆動
回路２Ｕおよび下部コモン駆動回路２Ｌの具体的な回路
図の一例を示す図である。図３において、上記上部コモ
ン駆動回路２Ｕは２つの大規模集積回路(ＬＳＩ：以
下、夫々をＬＳＩＵ1,ＬＳＩＵ2と略称する)によって構
成される一方、下部コモン駆動回路２Ｌも２つのＬＳＩ
(以下、夫々をＬＳＩＬ1,ＬＳＩＬ2と略称する)によっ
て構成されている。総コモン電極数は４００本であり、
各４つのＬＳＩには夫々１００本ずつのコモン電極Ｙが
接続されている。
回路２Ｕおよび下部コモン駆動回路２Ｌの具体的な回路
図の一例を示す図である。図３において、上記上部コモ
ン駆動回路２Ｕは２つの大規模集積回路(ＬＳＩ：以
下、夫々をＬＳＩＵ1,ＬＳＩＵ2と略称する)によって構
成される一方、下部コモン駆動回路２Ｌも２つのＬＳＩ
(以下、夫々をＬＳＩＬ1,ＬＳＩＬ2と略称する)によっ
て構成されている。総コモン電極数は４００本であり、
各４つのＬＳＩには夫々１００本ずつのコモン電極Ｙが
接続されている。
【００６３】ＤＩＯ1ＵおよびＤＩＯ1Ｌは、上述のよう
に上記各ＬＳＩＵあるいは各ＬＳＩＬによって構成され
る双方向シフトレジスタのシフトデータ入出力端子であ
り、図３のように各ＬＳＩＵあるいはＬＳＩＬの制御端
子ＳＨＬに電源電圧“ＶDD"が入力されて(すなわち、レ
ベル“Ｈ"の信号が入力されて)各双方向シフトレジスタ
が出力端子Ｏ1から出力端子Ｏ100に向かって(すなわ
ち、図中矢印方向に向かって)シフトする場合には入力
端子となる。これに対して、上記制御端子ＳＨＬに電源
電圧“ＶSS"が入力されて（すなわち、レベル“Ｌ"の信
号が入力されて)各双方向シフトレジスタが出力端子Ｏ
100から出力端子Ｏ1に向かって(すなわち、図中反矢印
方向に向かって)シフトする場合には出力端子となる。
に上記各ＬＳＩＵあるいは各ＬＳＩＬによって構成され
る双方向シフトレジスタのシフトデータ入出力端子であ
り、図３のように各ＬＳＩＵあるいはＬＳＩＬの制御端
子ＳＨＬに電源電圧“ＶDD"が入力されて(すなわち、レ
ベル“Ｈ"の信号が入力されて)各双方向シフトレジスタ
が出力端子Ｏ1から出力端子Ｏ100に向かって(すなわ
ち、図中矢印方向に向かって)シフトする場合には入力
端子となる。これに対して、上記制御端子ＳＨＬに電源
電圧“ＶSS"が入力されて（すなわち、レベル“Ｌ"の信
号が入力されて)各双方向シフトレジスタが出力端子Ｏ
100から出力端子Ｏ1に向かって(すなわち、図中反矢印
方向に向かって)シフトする場合には出力端子となる。
【００６４】ＤＩＯ2ＵおよびＤＩＯ2Ｌは、上記各ＬＳ
ＩＵあるいは各ＬＳＩＬによって構成される双方向シフ
トレジスタのシフトデータ入出力端子であり、双方向シ
フトレジスタが上記矢印方向にシフトする場合には出力
端子となる一方、上記反矢印方向にシフトする場合には
入力端子となる。そして、ＬＳＩＵ1のシフトデータ入
出力端子ＤＩＯ2ＵはＬＳＩＵ2のシフトデータ入出力端
子ＤＩＯ1Ｕに接続されている。同様に、ＬＳＩＬ1のシ
フトデータ入出力端子ＤＩＯ2ＬはＬＳＩＬ2のシフトデ
ータ入出力端子ＤＩＯ1Ｌに接続されている。
ＩＵあるいは各ＬＳＩＬによって構成される双方向シフ
トレジスタのシフトデータ入出力端子であり、双方向シ
フトレジスタが上記矢印方向にシフトする場合には出力
端子となる一方、上記反矢印方向にシフトする場合には
入力端子となる。そして、ＬＳＩＵ1のシフトデータ入
出力端子ＤＩＯ2ＵはＬＳＩＵ2のシフトデータ入出力端
子ＤＩＯ1Ｕに接続されている。同様に、ＬＳＩＬ1のシ
フトデータ入出力端子ＤＩＯ2ＬはＬＳＩＬ2のシフトデ
ータ入出力端子ＤＩＯ1Ｌに接続されている。
【００６５】マルチプレクサ１３は、上述のように、制
御信号ＤＥＴに基づいてＬＳＩＵ2のシフトデータ入出
力端子ＤＩＯ2Ｕに接続された入力端子Ａ側或はシフト
データＳoが入力される入力端子Ｂ側を切り替え選択す
る。そして、入力された信号を出力端子ＹからＬＳＩＬ
1のシフトデータ入出力端子ＤＩＯ1Ｌに出力する。
御信号ＤＥＴに基づいてＬＳＩＵ2のシフトデータ入出
力端子ＤＩＯ2Ｕに接続された入力端子Ａ側或はシフト
データＳoが入力される入力端子Ｂ側を切り替え選択す
る。そして、入力された信号を出力端子ＹからＬＳＩＬ
1のシフトデータ入出力端子ＤＩＯ1Ｌに出力する。
【００６６】本実施例では、上記制御信号ＤＥＴのレベ
ルが“Ｌ"の場合には、マルチプレクサ１３は入力端子
Ｂ側を選択する。そして、ＬＳＩＵ1のシフトデータ入
出力端子ＤＩＯ1ＵとＬＳＩＬ1のシフトデータ入出力端
子ＤＩＯ1Ｌとに同時にシフトデータＳoが入力されて、
上部コモン駆動回路２Ｕ内の双方向シフトレジスタ列と
下部コモン駆動回路２Ｌ内の双方向シフトレジスタ列と
は同一クロック信号ＣＰ１oに基づいて並行して動作す
る。その結果、上記上部コモン駆動回路２Ｕに接続され
た２００本の上部コモン電極ＹＵと下部コモン駆動回路
２Ｌに接続された２００本の下部コモン電極ＹＬとは並
行して駆動されるのである。
ルが“Ｌ"の場合には、マルチプレクサ１３は入力端子
Ｂ側を選択する。そして、ＬＳＩＵ1のシフトデータ入
出力端子ＤＩＯ1ＵとＬＳＩＬ1のシフトデータ入出力端
子ＤＩＯ1Ｌとに同時にシフトデータＳoが入力されて、
上部コモン駆動回路２Ｕ内の双方向シフトレジスタ列と
下部コモン駆動回路２Ｌ内の双方向シフトレジスタ列と
は同一クロック信号ＣＰ１oに基づいて並行して動作す
る。その結果、上記上部コモン駆動回路２Ｕに接続され
た２００本の上部コモン電極ＹＵと下部コモン駆動回路
２Ｌに接続された２００本の下部コモン電極ＹＬとは並
行して駆動されるのである。
【００６７】一方、制御信号ＤＥＴのレベルが“Ｈ"の
場合には、マルチプレクサ１３は入力端子Ａ側を選択す
る。そして、ＬＳＩＬ1のシフトデータ入出力端子ＤＩ
Ｏ1ＬにはＬＳＩＵ2のシフトデータ入出力端子ＤＩＯ2
Ｕから出力されたシフトデータが入力されて、上部コモ
ン駆動回路２Ｕ内の双方向シフトレジスタ列と下部コモ
ン駆動回路２Ｌ内の双方向シフトレジスタ列とは直列に
動作する。その結果、ＬＳＩＵ1のシフトデータ入出力
端子ＤＩＯ1Ｕに入力されたシフトデータＳoは、上部コ
モン駆動回路２Ｕ内の双方向シフトレジスタ列によって
シフトされた後にマルチプレクサ１３を介してＬＳＩＬ
1のシフトデータ入出力端子ＤＩＯ1Ｌに入力され、下部
コモン駆動回路２Ｌ内の双方向シフトレジスタ列によっ
てシフトされる。このようにして、上記上部コモン駆動
回路２Ｕに接続された２００本の上部コモン電極ＹＵと
下部コモン駆動回路２Ｌに接続された２００本の下部コ
モン電極ＹＬとは直列に順次駆動されるのである。
場合には、マルチプレクサ１３は入力端子Ａ側を選択す
る。そして、ＬＳＩＬ1のシフトデータ入出力端子ＤＩ
Ｏ1ＬにはＬＳＩＵ2のシフトデータ入出力端子ＤＩＯ2
Ｕから出力されたシフトデータが入力されて、上部コモ
ン駆動回路２Ｕ内の双方向シフトレジスタ列と下部コモ
ン駆動回路２Ｌ内の双方向シフトレジスタ列とは直列に
動作する。その結果、ＬＳＩＵ1のシフトデータ入出力
端子ＤＩＯ1Ｕに入力されたシフトデータＳoは、上部コ
モン駆動回路２Ｕ内の双方向シフトレジスタ列によって
シフトされた後にマルチプレクサ１３を介してＬＳＩＬ
1のシフトデータ入出力端子ＤＩＯ1Ｌに入力され、下部
コモン駆動回路２Ｌ内の双方向シフトレジスタ列によっ
てシフトされる。このようにして、上記上部コモン駆動
回路２Ｕに接続された２００本の上部コモン電極ＹＵと
下部コモン駆動回路２Ｌに接続された２００本の下部コ
モン電極ＹＬとは直列に順次駆動されるのである。
【００６８】図４は、上記上部セグメント駆動回路３Ｕ
および下部セグメント駆動回路３Ｌの具体的な回路の一
例を示す図である。この上部セグメント駆動回路３Ｕお
よび下部セグメント駆動回路３Ｌは、夫々ｎ個のＬＳＩ
が構成するｎ個の双方向シフトレジスタが直列に接続さ
れて形成されている。上記上部セグメント駆動回路３Ｕ
および下部セグメント駆動回路３Ｌは図３に示す上部コ
モン駆動回路２Ｕおよび下部コモン駆動回路２Ｌにおけ
る直列動作の場合と同様に動作して、入力されたシフト
データＥ1ＩＮあるいはシフトデータＥ2ＩＮをシリアル
にシフトする。そして、シフトデータＥ1ＩＮ,Ｅ2ＩＮ
のパルスがシフトされた位置に表示データＤ0Ｕ〜Ｄ3Ｕ
あるいは表示データＤ0Ｌ〜Ｄ3Ｌが取り込まれるのであ
る。
および下部セグメント駆動回路３Ｌの具体的な回路の一
例を示す図である。この上部セグメント駆動回路３Ｕお
よび下部セグメント駆動回路３Ｌは、夫々ｎ個のＬＳＩ
が構成するｎ個の双方向シフトレジスタが直列に接続さ
れて形成されている。上記上部セグメント駆動回路３Ｕ
および下部セグメント駆動回路３Ｌは図３に示す上部コ
モン駆動回路２Ｕおよび下部コモン駆動回路２Ｌにおけ
る直列動作の場合と同様に動作して、入力されたシフト
データＥ1ＩＮあるいはシフトデータＥ2ＩＮをシリアル
にシフトする。そして、シフトデータＥ1ＩＮ,Ｅ2ＩＮ
のパルスがシフトされた位置に表示データＤ0Ｕ〜Ｄ3Ｕ
あるいは表示データＤ0Ｌ〜Ｄ3Ｌが取り込まれるのであ
る。
【００６９】上記上部セグメント駆動回路３Ｕを構成す
るＬＳＩＵ1〜ＬＳＩＵnと下部セグメント駆動回路３Ｌ
を構成するＬＳＩＬ1〜ＬＳＩＬnとは同じ構造を有する
ＬＳＩを使用している。しかしながら、ＬＳＩＵ1〜Ｌ
ＳＩＵnとＬＳＩＬ1〜ＬＳＩＬnとは表示パネル１wを挟
んで向かい合わせに配列されているので、各ＬＳＩの制
御端子ＳＨＬに同レベルの信号を入力すると、ＬＳＩＵ
1〜ＬＳＩＵnにおけるシフト方向とＬＳＩＬ1〜ＬＳＩ
Ｌnにおけるシフト方向とは相反する方向となってしま
う。
るＬＳＩＵ1〜ＬＳＩＵnと下部セグメント駆動回路３Ｌ
を構成するＬＳＩＬ1〜ＬＳＩＬnとは同じ構造を有する
ＬＳＩを使用している。しかしながら、ＬＳＩＵ1〜Ｌ
ＳＩＵnとＬＳＩＬ1〜ＬＳＩＬnとは表示パネル１wを挟
んで向かい合わせに配列されているので、各ＬＳＩの制
御端子ＳＨＬに同レベルの信号を入力すると、ＬＳＩＵ
1〜ＬＳＩＵnにおけるシフト方向とＬＳＩＬ1〜ＬＳＩ
Ｌnにおけるシフト方向とは相反する方向となってしま
う。
【００７０】そこで、上記上部セグメント駆動回路３Ｕ
のＬＳＩＵ1〜ＬＳＩＵnの各制御端子ＳＨＬには電源電
圧“ＶDD（レベル“Ｈ")"を入力して、各ＬＳＩＵが出
力端子Ｘ1から出力端子Ｘ120に向かってシフトするよう
にする。一方、下部セグメント駆動回路３ＬのＬＳＩＬ
1〜ＬＳＩＬnの各制御端子ＳＨＬには電源電圧“Ｖ
SS(レベル“Ｌ")"を入力して、各ＬＳＩＬが出力端子Ｘ
120から出力端子Ｘ1に向かってシフトするようにするの
である。こうすることによって、上記上部セグメント電
極ＸmＵとこの上部セグメント電極ＸmＵと向かい合わせ
の位置に在る下部セグメント電極ＸmＬとが同時に同方
向に走査されて、上部セグメント電極ＸmＵと下部セグ
メント電極ＸmＬとは上記セグメント電極対を形成でき
るのである。
のＬＳＩＵ1〜ＬＳＩＵnの各制御端子ＳＨＬには電源電
圧“ＶDD（レベル“Ｈ")"を入力して、各ＬＳＩＵが出
力端子Ｘ1から出力端子Ｘ120に向かってシフトするよう
にする。一方、下部セグメント駆動回路３ＬのＬＳＩＬ
1〜ＬＳＩＬnの各制御端子ＳＨＬには電源電圧“Ｖ
SS(レベル“Ｌ")"を入力して、各ＬＳＩＬが出力端子Ｘ
120から出力端子Ｘ1に向かってシフトするようにするの
である。こうすることによって、上記上部セグメント電
極ＸmＵとこの上部セグメント電極ＸmＵと向かい合わせ
の位置に在る下部セグメント電極ＸmＬとが同時に同方
向に走査されて、上部セグメント電極ＸmＵと下部セグ
メント電極ＸmＬとは上記セグメント電極対を形成でき
るのである。
【００７１】図５は、上記上部コモン駆動回路２Ｕおよ
び下部コモン駆動回路２Ｌにおける図１および図３とは
異なる具体例を示す回路図である。この実施例は、奇数
個の双方向シフトレジスタによって、表示期間において
は上部コモン電極ＹＵ群と下部コモン電極ＹＬ群とを並
行して選択する一方、座標検出期間においては上部コモ
ン電極ＹＵ群と下部コモン電極ＹＬ群とを直列に走査す
る実施例である。
び下部コモン駆動回路２Ｌにおける図１および図３とは
異なる具体例を示す回路図である。この実施例は、奇数
個の双方向シフトレジスタによって、表示期間において
は上部コモン電極ＹＵ群と下部コモン電極ＹＬ群とを並
行して選択する一方、座標検出期間においては上部コモ
ン電極ＹＵ群と下部コモン電極ＹＬ群とを直列に走査す
る実施例である。
【００７２】図５においては、３つのＬＳＩ(以下、夫
々をＬＳＩ1,ＬＳＩ2およびＬＳＩ3と略称する)によっ
て上部コモン駆動回路２Ｕと下部コモン駆動回路２Ｌと
を構成している。そして、ＬＳＩ1のシフトデータ入出
力端子ＤＩＯ2とＬＳＩ2のシフトデータ入出力端子ＤＩ
Ｏ1とが接続され、ＬＳＩ2のシフトデータ入出力端子Ｄ
ＩＯ2とＬＳＩ3のシフトデータ入出力端子ＤＩＯ1とが
接続されている。尚、総コモン電極数は３００本であ
り、３つのＬＳＩには夫々１００本ずつのコモン電極Ｙ
が接続されている。
々をＬＳＩ1,ＬＳＩ2およびＬＳＩ3と略称する)によっ
て上部コモン駆動回路２Ｕと下部コモン駆動回路２Ｌと
を構成している。そして、ＬＳＩ1のシフトデータ入出
力端子ＤＩＯ2とＬＳＩ2のシフトデータ入出力端子ＤＩ
Ｏ1とが接続され、ＬＳＩ2のシフトデータ入出力端子Ｄ
ＩＯ2とＬＳＩ3のシフトデータ入出力端子ＤＩＯ1とが
接続されている。尚、総コモン電極数は３００本であ
り、３つのＬＳＩには夫々１００本ずつのコモン電極Ｙ
が接続されている。
【００７３】上記各ＬＳＩは制御端子ＭＯＤＥを有して
おり、この制御端子ＭＯＤＥにレベル“Ｌ"の制御信号
が入力されると当該ＬＳＩはデュアルモードに設定され
る一方、レベル“Ｈ"の制御信号が入力されると当該Ｌ
ＳＩはシングルモードに設定される。そして、上記各Ｌ
ＳＩは、デュアルモードに設定された場合には、当該Ｌ
ＳＩによって構成される双方向シフトレジスタの入出力
端子ＤＩＯ1から入力されたシフトデータの出力端子Ｏ1
から出力端子Ｏ50へ向かうシフトと、入力端子ＤＭＩＮ
から入力されたシフトデータの出力端子Ｏ51から出力端
子Ｏ100に向かうシフトとが並行して行われる。一方、
シングルモードに設定された場合には、入力端子ＤＭＩ
Ｎから入力されたシフトデータは無視されて入出力端子
ＤＩＯ1から入力されたシフトデータの出力端子Ｏ1から
出力端子Ｏ100へ向かうシフトが行われるのである。
尚、いずれの場合にも、上記双方向シフトレジスタのシ
フト方向は制御端子ＳＨＬに入力される電源電圧のレベ
ルによって決定される。
おり、この制御端子ＭＯＤＥにレベル“Ｌ"の制御信号
が入力されると当該ＬＳＩはデュアルモードに設定され
る一方、レベル“Ｈ"の制御信号が入力されると当該Ｌ
ＳＩはシングルモードに設定される。そして、上記各Ｌ
ＳＩは、デュアルモードに設定された場合には、当該Ｌ
ＳＩによって構成される双方向シフトレジスタの入出力
端子ＤＩＯ1から入力されたシフトデータの出力端子Ｏ1
から出力端子Ｏ50へ向かうシフトと、入力端子ＤＭＩＮ
から入力されたシフトデータの出力端子Ｏ51から出力端
子Ｏ100に向かうシフトとが並行して行われる。一方、
シングルモードに設定された場合には、入力端子ＤＭＩ
Ｎから入力されたシフトデータは無視されて入出力端子
ＤＩＯ1から入力されたシフトデータの出力端子Ｏ1から
出力端子Ｏ100へ向かうシフトが行われるのである。
尚、いずれの場合にも、上記双方向シフトレジスタのシ
フト方向は制御端子ＳＨＬに入力される電源電圧のレベ
ルによって決定される。
【００７４】図５に示すように、上記ＬＳＩ1およびＬ
ＳＩ3の制御端子ＭＯＤＥには常時レベル“Ｈ"の電源電
圧“ＶDD"を印加して、ＬＳＩ1およびＬＳＩ3をシング
ルモードに設定しておく。一方、上記ＬＳＩ1とＬＳＩ3
との中央に位置するＬＳＩ2の制御端子ＭＯＤＥには制
御信号ＤＥＴを印加して、制御信号ＤＥＴのレベルに応
じてＬＳＩ2をシングルモードとデュアルモードに切り
替え可能にする。
ＳＩ3の制御端子ＭＯＤＥには常時レベル“Ｈ"の電源電
圧“ＶDD"を印加して、ＬＳＩ1およびＬＳＩ3をシング
ルモードに設定しておく。一方、上記ＬＳＩ1とＬＳＩ3
との中央に位置するＬＳＩ2の制御端子ＭＯＤＥには制
御信号ＤＥＴを印加して、制御信号ＤＥＴのレベルに応
じてＬＳＩ2をシングルモードとデュアルモードに切り
替え可能にする。
【００７５】こうすることによって、制御信号ＤＥＴの
レベルが“Ｌ"の場合にはＬＳＩ2はデュアルモードに設
定されて、上部コモン駆動回路２Ｕと下部コモン駆動回
路２Ｌとは、ＬＳＩ1のシフトデータ入出力端子ＤＩＯ1
とＬＳＩ2の入力端子ＤＭＩＮとに同時に入力されたシ
フトデータＳoを同一クロック信号ＣＰ１oに基づいて並
行してシフトする。その結果、上記ＬＳＩ1のシフトデ
ータ入力端子ＤＩＯ1に入力されたシフトデータＳoは、
ＬＳＩ1の出力端子Ｏ1からＬＳＩ1の出力端子Ｏ100およ
びＬＳＩ2の出力端子Ｏ1を経てＬＳＩ2の出力端子Ｏ50
へ向かってシフトされる。それと並行してＬＳＩ2の入
力端子ＤＭＩＮに入力されたシフトデータＳoは、ＬＳ
Ｉ2の出力端子Ｏ51からＬＳＩ2の出力端子Ｏ100および
ＬＳＩ3の出力端子Ｏ1を経てＬＳＩ3の出力端子Ｏ100へ
向かってシフトされる。こうして、上部コモン駆動回路
２Ｕに接続された１５０本の上部コモン電極ＹＵと下部
コモン駆動回路２Ｌに接続された１５０本の下部コモン
電極ＹＬとは並行して駆動されるのである。
レベルが“Ｌ"の場合にはＬＳＩ2はデュアルモードに設
定されて、上部コモン駆動回路２Ｕと下部コモン駆動回
路２Ｌとは、ＬＳＩ1のシフトデータ入出力端子ＤＩＯ1
とＬＳＩ2の入力端子ＤＭＩＮとに同時に入力されたシ
フトデータＳoを同一クロック信号ＣＰ１oに基づいて並
行してシフトする。その結果、上記ＬＳＩ1のシフトデ
ータ入力端子ＤＩＯ1に入力されたシフトデータＳoは、
ＬＳＩ1の出力端子Ｏ1からＬＳＩ1の出力端子Ｏ100およ
びＬＳＩ2の出力端子Ｏ1を経てＬＳＩ2の出力端子Ｏ50
へ向かってシフトされる。それと並行してＬＳＩ2の入
力端子ＤＭＩＮに入力されたシフトデータＳoは、ＬＳ
Ｉ2の出力端子Ｏ51からＬＳＩ2の出力端子Ｏ100および
ＬＳＩ3の出力端子Ｏ1を経てＬＳＩ3の出力端子Ｏ100へ
向かってシフトされる。こうして、上部コモン駆動回路
２Ｕに接続された１５０本の上部コモン電極ＹＵと下部
コモン駆動回路２Ｌに接続された１５０本の下部コモン
電極ＹＬとは並行して駆動されるのである。
【００７６】一方、制御信号ＤＥＴのレベルが“Ｈ"の
場合にはＬＳＩ2はシングルモードに設定されて、上部
コモン駆動回路２Ｕと下部コモン駆動回路２Ｌとは、Ｌ
ＳＩ1のシフトデータ入出力端子ＤＩＯ1に入力されたシ
フトデータＳoをクロック信号ＣＰ１oに基づいて直列に
シフトする。その結果、入力されたシフトデータＳo
は、ＬＳＩ1の出力端子Ｏ1からＬＳＩ2の各出力端子を
経てＬＳＩ3の出力端子Ｏ100まで直列にシフトされる。
このようにして、上部コモン駆動回路２Ｕに接続された
１５０本の上部コモン電極ＹＵと下部コモン駆動回路２
Ｌに接続された１５０本の下部コモン電極ＹＬとは直列
に順次駆動されるのである。
場合にはＬＳＩ2はシングルモードに設定されて、上部
コモン駆動回路２Ｕと下部コモン駆動回路２Ｌとは、Ｌ
ＳＩ1のシフトデータ入出力端子ＤＩＯ1に入力されたシ
フトデータＳoをクロック信号ＣＰ１oに基づいて直列に
シフトする。その結果、入力されたシフトデータＳo
は、ＬＳＩ1の出力端子Ｏ1からＬＳＩ2の各出力端子を
経てＬＳＩ3の出力端子Ｏ100まで直列にシフトされる。
このようにして、上部コモン駆動回路２Ｕに接続された
１５０本の上部コモン電極ＹＵと下部コモン駆動回路２
Ｌに接続された１５０本の下部コモン電極ＹＬとは直列
に順次駆動されるのである。
【００７７】すなわち、本実施例では、上記ＬＳＩ2の
双方向シフトレジスタで上記中央に位置するシフトレジ
スタを構成するのである。
双方向シフトレジスタで上記中央に位置するシフトレジ
スタを構成するのである。
【００７８】上述のように、図３に示す上部/下部コモ
ン駆動回路２Ｕ,２Ｌ及び図５に示す上部/下部コモン駆
動回路２Ｕ,２Ｌのいずれの場合にも、表示期間におい
ては、制御信号ＤＥＴのレベルを“Ｌ"にすることによ
って、上部コモン駆動回路２Ｕに接続された上部コモン
電極ＹＵと下部コモン駆動回路２Ｌに接続された下部コ
モン電極ＹＬとを並行して駆動でき、表示のデューティ
比を上げることができるのである。一方、座標検出期間
においては、制御信号ＤＥＴのレベルを“Ｈ"にするこ
とによって、上部コモン駆動回路２Ｕに接続された上部
コモン電極ＹＵと下部コモン駆動回路２Ｌに接続された
下部コモン電極ＹＬとをシリアルに順次走査できるので
ある。
ン駆動回路２Ｕ,２Ｌ及び図５に示す上部/下部コモン駆
動回路２Ｕ,２Ｌのいずれの場合にも、表示期間におい
ては、制御信号ＤＥＴのレベルを“Ｌ"にすることによ
って、上部コモン駆動回路２Ｕに接続された上部コモン
電極ＹＵと下部コモン駆動回路２Ｌに接続された下部コ
モン電極ＹＬとを並行して駆動でき、表示のデューティ
比を上げることができるのである。一方、座標検出期間
においては、制御信号ＤＥＴのレベルを“Ｈ"にするこ
とによって、上部コモン駆動回路２Ｕに接続された上部
コモン電極ＹＵと下部コモン駆動回路２Ｌに接続された
下部コモン電極ＹＬとをシリアルに順次走査できるので
ある。
【００７９】ところで、上記上部/下部コモン駆動回路
２Ｕ,２Ｌの双方向シフトレジスタに入力されたシフト
データＳoは、転送用のクロック信号ＣＰ１oの立ち下が
り時に転送される。したがって、コモン電極Ｙを１本ず
つ選択/走査する場合のシフトデータＳoのパルス幅の最
大値はクロック信号ＣＰ１oの周期となる。上記表示期
間においては、上記上部コモン電極ＹＵと下部コモン電
極ＹＬとを夫々１本ずつを１組として選択するので、表
示期間におけるシフトデータＳoのパルス幅の最大値は
クロック信号ＣＰ１oの周期である。
２Ｕ,２Ｌの双方向シフトレジスタに入力されたシフト
データＳoは、転送用のクロック信号ＣＰ１oの立ち下が
り時に転送される。したがって、コモン電極Ｙを１本ず
つ選択/走査する場合のシフトデータＳoのパルス幅の最
大値はクロック信号ＣＰ１oの周期となる。上記表示期
間においては、上記上部コモン電極ＹＵと下部コモン電
極ＹＬとを夫々１本ずつを１組として選択するので、表
示期間におけるシフトデータＳoのパルス幅の最大値は
クロック信号ＣＰ１oの周期である。
【００８０】これに対して、上記座標検出期間において
は、検出ペンからの誘導電圧を高めて検出ペンの先端座
標の検出制度を高め、且つ座標検出期間を短縮するため
に、通常複数本のコモン電極Ｙを一括して走査する。し
たがって、座標検出期間におけるシフトデータＳoのパ
ルス幅はクロック信号ＣＰ１oの数クロック分にするの
である。図６は、上記シフトデータＳoのパルス幅をク
ロック信号ＣＰ１oの２クロック分に設定した場合のタ
イミングチャートである。この場合には、上記コモン電
極ＹをＹ1→Ｙ1,Ｙ2→Ｙ2,Ｙ3→Ｙ3,Ｙ4→Ｙ4,Ｙ5→…
のように２本のコモン電極Ｙをオーバーラップして走査
できる。この場合、オーバーラップさせるコモン電極の
本数は２本に限定されるものではない。実際には１６本
程度に選ぶのが効果的である。
は、検出ペンからの誘導電圧を高めて検出ペンの先端座
標の検出制度を高め、且つ座標検出期間を短縮するため
に、通常複数本のコモン電極Ｙを一括して走査する。し
たがって、座標検出期間におけるシフトデータＳoのパ
ルス幅はクロック信号ＣＰ１oの数クロック分にするの
である。図６は、上記シフトデータＳoのパルス幅をク
ロック信号ＣＰ１oの２クロック分に設定した場合のタ
イミングチャートである。この場合には、上記コモン電
極ＹをＹ1→Ｙ1,Ｙ2→Ｙ2,Ｙ3→Ｙ3,Ｙ4→Ｙ4,Ｙ5→…
のように２本のコモン電極Ｙをオーバーラップして走査
できる。この場合、オーバーラップさせるコモン電極の
本数は２本に限定されるものではない。実際には１６本
程度に選ぶのが効果的である。
【００８１】このような座標検出期間における複数電極
走査は、上記コモン電極Ｙのみに限らず上述のようにセ
グメント電極Ｘにも適応できる。
走査は、上記コモン電極Ｙのみに限らず上述のようにセ
グメント電極Ｘにも適応できる。
【００８２】また、上記各実施例においては、表示期間
には上部コモン電極ＹＵと下部コモン電極ＹＬとを並行
して駆動するので、表示期間に余裕ができる。その結
果、１フレーム期間中における座標検出期間を延長する
ことが可能となる。例えば、図１２に示すような従来例
における１フレーム期間に対する座標検出期間の比率を
０.０４とし、表示期間の比率を０.９６とする。これ
を、座標検出期間の比率を０.０８と２倍にする一方、
表示期間の比率を０.９２と変更すると共に、上記各実
施例を適応したとする。この場合、表示期間が大幅に短
縮されたかのごとく見える。ところが、表示パネル１w
の上半分１wＵと下半分１wＬとを並行して表示するので
表示期間が従来例より大幅に短縮されており、上記表示
期間の短縮の影響は以下のごとく無視できるのである。
には上部コモン電極ＹＵと下部コモン電極ＹＬとを並行
して駆動するので、表示期間に余裕ができる。その結
果、１フレーム期間中における座標検出期間を延長する
ことが可能となる。例えば、図１２に示すような従来例
における１フレーム期間に対する座標検出期間の比率を
０.０４とし、表示期間の比率を０.９６とする。これ
を、座標検出期間の比率を０.０８と２倍にする一方、
表示期間の比率を０.９２と変更すると共に、上記各実
施例を適応したとする。この場合、表示期間が大幅に短
縮されたかのごとく見える。ところが、表示パネル１w
の上半分１wＵと下半分１wＬとを並行して表示するので
表示期間が従来例より大幅に短縮されており、上記表示
期間の短縮の影響は以下のごとく無視できるのである。
【００８３】すなわち、上記コモン電極Ｙの本数が４０
０本の場合、従来例における表示デューティ比(１フレ
ーム期間に対する１ラインの表示期間の比)は０.０９６
/４００＝０.００２４である。一方、上記各実施例を適
応した場合における表示デューティ比は０.０９２/２０
０＝０.００４６である。その結果、上記各実施例を適
応することによって０.００４６/０.００２４(＝１.９
倍)の表示デューティ比を得ることができるのである。
つまり、上記各実施例の適応によって、座標検出期間お
よび表示デューティ比という相反する両者を大略２倍に
することができるのである。
０本の場合、従来例における表示デューティ比(１フレ
ーム期間に対する１ラインの表示期間の比)は０.０９６
/４００＝０.００２４である。一方、上記各実施例を適
応した場合における表示デューティ比は０.０９２/２０
０＝０.００４６である。その結果、上記各実施例を適
応することによって０.００４６/０.００２４(＝１.９
倍)の表示デューティ比を得ることができるのである。
つまり、上記各実施例の適応によって、座標検出期間お
よび表示デューティ比という相反する両者を大略２倍に
することができるのである。
【００８４】このように、上記各実施例を適応して表示
期間を短くすることによって座標検出期間を長くするこ
とができ、座標検出期間でのコモン電極Ｙおよびセグメ
ント電極Ｘの走査を複数回実施することが可能となる。
その際における電極走査回数の複数化はコモン電極Ｙあ
るいはセグメント電極Ｘのいずれか一方のみでも何等差
し支えない。
期間を短くすることによって座標検出期間を長くするこ
とができ、座標検出期間でのコモン電極Ｙおよびセグメ
ント電極Ｘの走査を複数回実施することが可能となる。
その際における電極走査回数の複数化はコモン電極Ｙあ
るいはセグメント電極Ｘのいずれか一方のみでも何等差
し支えない。
【００８５】例えば、図１においては、コモン電極Ｙの
方がセグメント電極Ｘより下側になっている。したがっ
て、セグメント電極Ｘの方が検出ペン８までの距離が近
く、セグメント電極走査信号ｘに起因して検出ペン８に
誘起される電圧の方がコモン電極走査信号ｙに起因して
誘起される電圧よりも高い。したがって、検出ペン８の
先端座標の検出精度は、ｙ座標検出の精度の方がｘ座標
検出の精度よりも低いのである。そこで、上記各実施例
において、ｙ座標検出期間におけるコモン電極Ｙの走査
回数をｘ座標検出期間におけるセグメント電極Ｘの走査
回数よりも多くして、複数個の検出値に基づいてｙ座標
を求めるのである。
方がセグメント電極Ｘより下側になっている。したがっ
て、セグメント電極Ｘの方が検出ペン８までの距離が近
く、セグメント電極走査信号ｘに起因して検出ペン８に
誘起される電圧の方がコモン電極走査信号ｙに起因して
誘起される電圧よりも高い。したがって、検出ペン８の
先端座標の検出精度は、ｙ座標検出の精度の方がｘ座標
検出の精度よりも低いのである。そこで、上記各実施例
において、ｙ座標検出期間におけるコモン電極Ｙの走査
回数をｘ座標検出期間におけるセグメント電極Ｘの走査
回数よりも多くして、複数個の検出値に基づいてｙ座標
を求めるのである。
【００８６】ここで、図１においてはコモン電極Ｙの方
がセグメント電極Ｘより下側に位置しているが、いずれ
の電極を下側に位置させるかは各駆動回路のいずれの特
性を重視するかによって決定すればよく、特にコモン電
極Ｙに限定されるものではない。例えば、下側電極によ
る検出ペン８の先端座標検出精度から判断すると、むし
ろ図１とは逆に、上部セグメント電極ＸＵと下部セグメ
ント電極ＸＬとでセグメント電極対を形成しているセグ
メント電極Ｘを下側に位置した方が液晶パネル１の上半
分１wＵと下半分１wＬとの境界線付近における検出精度
に優れていると言える。
がセグメント電極Ｘより下側に位置しているが、いずれ
の電極を下側に位置させるかは各駆動回路のいずれの特
性を重視するかによって決定すればよく、特にコモン電
極Ｙに限定されるものではない。例えば、下側電極によ
る検出ペン８の先端座標検出精度から判断すると、むし
ろ図１とは逆に、上部セグメント電極ＸＵと下部セグメ
ント電極ＸＬとでセグメント電極対を形成しているセグ
メント電極Ｘを下側に位置した方が液晶パネル１の上半
分１wＵと下半分１wＬとの境界線付近における検出精度
に優れていると言える。
【００８７】ところが、上述のように、電極走査を複数
回実施することによって検出精度を上げることが可能で
あることから、いずれの電極を下側にしても検出ペン８
の先端座標検出精度に優劣はないことになる。したがっ
て、どの電極を下側にするかは他の要因によって決定す
ればよい。
回実施することによって検出精度を上げることが可能で
あることから、いずれの電極を下側にしても検出ペン８
の先端座標検出精度に優劣はないことになる。したがっ
て、どの電極を下側にするかは他の要因によって決定す
ればよい。
【００８８】例えば、上記座標検出期間に着眼すれば、
１回の走査時間が短いほうの電極を下側に位置させるこ
とによって、下側の電極の走査回数の複数化による全走
査期間の長時間化を最小限にくい止めることができるの
である。したがって、ｘ座標走査とｙ座標走査との走査
速度が同じ場合には、セグメント電極Ｘおよびコモン電
極Ｙのうち本数の少ない方の電極(すなわち、１回の走
査時間が短い方の電極)を下側に位置させればよい。上
記実施例のようにコモン電極Ｙが４００本であり、セグ
メント電極Ｘが６４０本の場合には、図１に示すように
コモン電極Ｙを下側にして走査回数を増やすのが効果的
なのである。
１回の走査時間が短いほうの電極を下側に位置させるこ
とによって、下側の電極の走査回数の複数化による全走
査期間の長時間化を最小限にくい止めることができるの
である。したがって、ｘ座標走査とｙ座標走査との走査
速度が同じ場合には、セグメント電極Ｘおよびコモン電
極Ｙのうち本数の少ない方の電極(すなわち、１回の走
査時間が短い方の電極)を下側に位置させればよい。上
記実施例のようにコモン電極Ｙが４００本であり、セグ
メント電極Ｘが６４０本の場合には、図１に示すように
コモン電極Ｙを下側にして走査回数を増やすのが効果的
なのである。
【００８９】さらに、上述のように、１回の座標走査期
間に一方の電極を複数回走査する際に、前回および前々
回に算出された検出ペンの先端座標から今回の走査にお
ける検出ペンの移動速度と移動方向とを予測しておき、
今回の走査によって得られた複数個の座標値のうち上記
予測値に近い座標値のみを今回の走査による座標値とす
れば、さらに検出ペンの先端の座標検出値の精度を上げ
ることができる。
間に一方の電極を複数回走査する際に、前回および前々
回に算出された検出ペンの先端座標から今回の走査にお
ける検出ペンの移動速度と移動方向とを予測しておき、
今回の走査によって得られた複数個の座標値のうち上記
予測値に近い座標値のみを今回の走査による座標値とす
れば、さらに検出ペンの先端の座標検出値の精度を上げ
ることができる。
【００９０】上記座標走査期間の延長による他の利点と
しは、座標走査期間における検出のためのクロック周波
数を下げて検出ペンの先端の座標検出時における外部ノ
イズの影響を少なくすることできる。また、クロック周
波数を下げることによって消費電力を下げることができ
る。
しは、座標走査期間における検出のためのクロック周波
数を下げて検出ペンの先端の座標検出時における外部ノ
イズの影響を少なくすることできる。また、クロック周
波数を下げることによって消費電力を下げることができ
る。
【００９１】＜第２例＞ 第２例は、上記座標検出期間においても、表示期間の場
合と同様に上記表示パネル１wの上半分１wＵと下半分１
wＬとを並行して走査することによって、座標検出期間
を短縮する例である。本例に係る実施例には、図７に示
すような表示パネルおよびその駆動回路を用いる。そし
て、図７に示す上部コモン駆動回路２Ｕおよび下部コモ
ン駆動回路２Ｌは、本質的には図３に示す構成からマル
チプレクサ１３を除去した構成を有している。また、上
部セグメント駆動回路３Ｕおよび下部セグメント駆動回
路３Ｌは図４に示す構成と同じ構成を有している。以
下、本実施例における表示一体型タブレット装置の上記
上部コモン駆動回路２Ｕ,下部コモン駆動回路２Ｌ,上部
セグメント駆動回路３Ｕおよび下部セグメント駆動回路
３Ｌの動作説明は、図７,図３および図４に従って行
う。
合と同様に上記表示パネル１wの上半分１wＵと下半分１
wＬとを並行して走査することによって、座標検出期間
を短縮する例である。本例に係る実施例には、図７に示
すような表示パネルおよびその駆動回路を用いる。そし
て、図７に示す上部コモン駆動回路２Ｕおよび下部コモ
ン駆動回路２Ｌは、本質的には図３に示す構成からマル
チプレクサ１３を除去した構成を有している。また、上
部セグメント駆動回路３Ｕおよび下部セグメント駆動回
路３Ｌは図４に示す構成と同じ構成を有している。以
下、本実施例における表示一体型タブレット装置の上記
上部コモン駆動回路２Ｕ,下部コモン駆動回路２Ｌ,上部
セグメント駆動回路３Ｕおよび下部セグメント駆動回路
３Ｌの動作説明は、図７,図３および図４に従って行
う。
【００９２】上記上部コモン駆動回路２Ｕ,下部コモン
駆動回路２Ｌ,上部セグメント駆動回路３Ｕおよび下部
セグメント駆動回路３Ｌには、夫々制御端子ＤＩＳＰＯ
ＦＦを有している。この制御端子ＤＩＳＰＯＦＦには通
常レベル“Ｈ"の信号が入力されて、各駆動回路２Ｕ,２
Ｌ,３Ｕ,３Ｌが有する双方向シフトレジスタによるシフ
トデータＳoのパルスのシフト位置における電極に、レ
ベルシフタ(図示せず)によって設定された電圧のパルス
を有する駆動信号あるいは走査信号を印加することによ
って上述のような画像表示動作あるいは座標検出動作を
実施する。
駆動回路２Ｌ,上部セグメント駆動回路３Ｕおよび下部
セグメント駆動回路３Ｌには、夫々制御端子ＤＩＳＰＯ
ＦＦを有している。この制御端子ＤＩＳＰＯＦＦには通
常レベル“Ｈ"の信号が入力されて、各駆動回路２Ｕ,２
Ｌ,３Ｕ,３Ｌが有する双方向シフトレジスタによるシフ
トデータＳoのパルスのシフト位置における電極に、レ
ベルシフタ(図示せず)によって設定された電圧のパルス
を有する駆動信号あるいは走査信号を印加することによ
って上述のような画像表示動作あるいは座標検出動作を
実施する。
【００９３】上記各レベルシフタは、各駆動回路２Ｕ,
２Ｌ,３Ｕ,３Ｌに入力される反転信号ＦＲのレベルに応
じて、直流電源回路１２(図１２参照)から供給されるバ
イアス電源Ｖ0〜Ｖ5を適当に組み合わせて、セグメント
電極駆動信号,コモン電極駆動信号,セグメント電極走査
信号ｘおよびコモン電極走査信号ｙにおける駆動電圧あ
るいは走査電圧と基準電圧とを設定するのである。図１
４においては、座標検出期間におけるコモン電極走査信
号ｙおよびセグメント電極走査信号ｘの走査電圧を“Ｖ
5"に設定し、非走査電圧(すなわち、基準電圧)を“Ｖ2"
に設定している。
２Ｌ,３Ｕ,３Ｌに入力される反転信号ＦＲのレベルに応
じて、直流電源回路１２(図１２参照)から供給されるバ
イアス電源Ｖ0〜Ｖ5を適当に組み合わせて、セグメント
電極駆動信号,コモン電極駆動信号,セグメント電極走査
信号ｘおよびコモン電極走査信号ｙにおける駆動電圧あ
るいは走査電圧と基準電圧とを設定するのである。図１
４においては、座標検出期間におけるコモン電極走査信
号ｙおよびセグメント電極走査信号ｘの走査電圧を“Ｖ
5"に設定し、非走査電圧(すなわち、基準電圧)を“Ｖ2"
に設定している。
【００９４】ここで、上記制御端子ＤＩＳＰＯＦＦに入
力される信号のレベルが“Ｌ"になると、対応する駆動
回路２Ｕ,２Ｌ,３Ｕ,３Ｌの双方向シフトレジスタの出
力端子Ｏ1〜Ｏ100,Ｘ1〜Ｘ120に接続された電極への出
力電圧値を、各レベルシフタの内容とは関係なく“Ｖ0"
に設定するのである。この電圧“Ｖ0"は上記バイアス電
源の中では最も低い電圧であり、表示パネル１wの表示
には全く寄与しない。その際に、上記制御端子ＤＩＳＰ
ＯＦＦは各駆動回路２Ｕ,２Ｌ,３Ｕ,３Ｌに独立して設
けられているので、上部コモン電極ＹＵ,下部コモン電
極ＹＬ,上部セグメント電極ＸＵおよび下部セグメント
電極ＸＬには、夫々独立して電圧“Ｖ0"を印加すること
ができるのである。
力される信号のレベルが“Ｌ"になると、対応する駆動
回路２Ｕ,２Ｌ,３Ｕ,３Ｌの双方向シフトレジスタの出
力端子Ｏ1〜Ｏ100,Ｘ1〜Ｘ120に接続された電極への出
力電圧値を、各レベルシフタの内容とは関係なく“Ｖ0"
に設定するのである。この電圧“Ｖ0"は上記バイアス電
源の中では最も低い電圧であり、表示パネル１wの表示
には全く寄与しない。その際に、上記制御端子ＤＩＳＰ
ＯＦＦは各駆動回路２Ｕ,２Ｌ,３Ｕ,３Ｌに独立して設
けられているので、上部コモン電極ＹＵ,下部コモン電
極ＹＬ,上部セグメント電極ＸＵおよび下部セグメント
電極ＸＬには、夫々独立して電圧“Ｖ0"を印加すること
ができるのである。
【００９５】図８は本実施例における座標検出期間にお
ける各セグメント電極走査信号ｘおよびコモン電極走査
信号ｙのタイミングチャートである。本実施例において
は、図８に示すように、座標検出期間におけるｘ座標検
出期間の前に検出対象領域が表示パネル１wの上半分１w
Ｕであるか下半分１wＬであるかを検出する期間(以下、
ＵＬ検出期間と言う)を設けるのである。そして、この
ＵＬ検出期間をさらに表示パネル１wの上半分１wＵを検
出対象とするＵ検出期間ＴUと下半分１wＬを検出対象と
するＬ検出期間ＴLとに分割するのである。
ける各セグメント電極走査信号ｘおよびコモン電極走査
信号ｙのタイミングチャートである。本実施例において
は、図８に示すように、座標検出期間におけるｘ座標検
出期間の前に検出対象領域が表示パネル１wの上半分１w
Ｕであるか下半分１wＬであるかを検出する期間(以下、
ＵＬ検出期間と言う)を設けるのである。そして、この
ＵＬ検出期間をさらに表示パネル１wの上半分１wＵを検
出対象とするＵ検出期間ＴUと下半分１wＬを検出対象と
するＬ検出期間ＴLとに分割するのである。
【００９６】上記Ｕ検出期間ＴUおよびＬ検出期間ＴLの
設定はＵ検出期間設定信号ＵＤＥＴあるいはＬ検出期間
設定信号ＬＤＥＴのレベルを“Ｌ"にすることによって
設定される。したがって、図８に示すように、座標検出
期間(上述のように制御信号ＤＥＴのレベルが“Ｈ"の期
間)におけるＵ検出期間ＴUには、上部セグメント駆動回
路３Ｕの制御端子ＤＩＳＰＯＦＦに入力するＵ検出期間
設定信号ＵＤＥＴのレベルを“Ｌ"にすることによっ
て、上部セグメント駆動回路３Ｕに接続された上部セグ
メント電極Ｘ1Ｕ〜ＸmＵに入力されるセグメント電極走
査信号xＵの走査電圧を“Ｖ0"とする。一方、上部セグ
メント駆動回路３Ｕ以外の各駆動回路２Ｕ,２Ｌ,３Ｌの
制御端子ＤＩＳＰＯＦＦに入力するＵ検出期間設定信号
ＵＤＥＴのレベルを“Ｈ"にして、下部セグメント電極
ＸＬ,上部コモン電極ＹＵおよび下部コモン電極ＹＬに
入力されるセグメント電極走査信号xＬあるいはコモン
電極走査信号yＵ,yＬの電圧を非走査電圧“Ｖ2"とする
のである。
設定はＵ検出期間設定信号ＵＤＥＴあるいはＬ検出期間
設定信号ＬＤＥＴのレベルを“Ｌ"にすることによって
設定される。したがって、図８に示すように、座標検出
期間(上述のように制御信号ＤＥＴのレベルが“Ｈ"の期
間)におけるＵ検出期間ＴUには、上部セグメント駆動回
路３Ｕの制御端子ＤＩＳＰＯＦＦに入力するＵ検出期間
設定信号ＵＤＥＴのレベルを“Ｌ"にすることによっ
て、上部セグメント駆動回路３Ｕに接続された上部セグ
メント電極Ｘ1Ｕ〜ＸmＵに入力されるセグメント電極走
査信号xＵの走査電圧を“Ｖ0"とする。一方、上部セグ
メント駆動回路３Ｕ以外の各駆動回路２Ｕ,２Ｌ,３Ｌの
制御端子ＤＩＳＰＯＦＦに入力するＵ検出期間設定信号
ＵＤＥＴのレベルを“Ｈ"にして、下部セグメント電極
ＸＬ,上部コモン電極ＹＵおよび下部コモン電極ＹＬに
入力されるセグメント電極走査信号xＬあるいはコモン
電極走査信号yＵ,yＬの電圧を非走査電圧“Ｖ2"とする
のである。
【００９７】これに対して、Ｌ検出期間ＴLには、下部
セグメント駆動回路３Ｌの制御端子ＤＩＳＰＯＦＦに入
力するＬ検出期間設定信号ＬＤＥＴのレベルを“Ｌ"に
する一方、他の駆動回路２Ｕ,２Ｌ,３Ｕの制御端子ＤＩ
ＳＰＯＦＦに入力するＬ検出期間設定信号ＬＤＥＴのレ
ベルを“Ｈ"にする。そして、下部セグメント電極ＸＬ
に入力されるセグメント電極走査信号xＬの走査電圧を
“Ｖ0"とする一方、上部セグメント電極ＸＵ,上部コモ
ン電極ＹＵおよび下部コモン電極ＹＬに入力されるセグ
メント電極走査信号xＵあるいはコモン電極走査信号y
Ｕ,yＬの電圧を非走査電圧“Ｖ2"とするのである。
セグメント駆動回路３Ｌの制御端子ＤＩＳＰＯＦＦに入
力するＬ検出期間設定信号ＬＤＥＴのレベルを“Ｌ"に
する一方、他の駆動回路２Ｕ,２Ｌ,３Ｕの制御端子ＤＩ
ＳＰＯＦＦに入力するＬ検出期間設定信号ＬＤＥＴのレ
ベルを“Ｈ"にする。そして、下部セグメント電極ＸＬ
に入力されるセグメント電極走査信号xＬの走査電圧を
“Ｖ0"とする一方、上部セグメント電極ＸＵ,上部コモ
ン電極ＹＵおよび下部コモン電極ＹＬに入力されるセグ
メント電極走査信号xＵあるいはコモン電極走査信号y
Ｕ,yＬの電圧を非走査電圧“Ｖ2"とするのである。
【００９８】このようなセグメント電極走査信号xＵ,x
Ｌおよびコモン電極走査信号yＵ,yＬが各セグメント電
極ＸＵ,ＸＬおよびコモン電極ＹＵ,ＹＬに入力される
と、表示パネル１w上に置かれた検出ペンには、セグメ
ント電極走査信号xＵ,xＹにおける電圧“Ｖ0"の走査パ
ルスに起因する誘導電圧が生ずる。したがって、上記検
出ペンに誘導電圧が生じたタイミングがＵ検出期間であ
るかＬ検出期間であるかによって、上記検出ペン８が表
示パネル１wの上半分１wＵに在るか下半分１wＬに在る
かを検知できるのである。
Ｌおよびコモン電極走査信号yＵ,yＬが各セグメント電
極ＸＵ,ＸＬおよびコモン電極ＹＵ,ＹＬに入力される
と、表示パネル１w上に置かれた検出ペンには、セグメ
ント電極走査信号xＵ,xＹにおける電圧“Ｖ0"の走査パ
ルスに起因する誘導電圧が生ずる。したがって、上記検
出ペンに誘導電圧が生じたタイミングがＵ検出期間であ
るかＬ検出期間であるかによって、上記検出ペン８が表
示パネル１wの上半分１wＵに在るか下半分１wＬに在る
かを検知できるのである。
【００９９】上記実施例においては、上記Ｕ検出期間Ｔ
UおよびＬ検出期間ＴLでのセグメント電極走査信号xＵ,
xＬの走査電圧を“Ｖ0"にしている。しかしながら、図
９に示すように、コモン電極走査信号yＵ,yＬの走査電
圧を“Ｖ0"にしてもよい。即ち、上記Ｕ検出期間ＴUに
は、上部コモン駆動回路２Ｕの制御端子ＤＩＳＰＯＦＦ
に入力するＵ検出期間設定信号ＵＤＥＴのレベルを
“Ｌ"にする一方、他の駆動回路２Ｌ,３Ｕ,３Ｌの制御
端子ＤＩＳＰＯＦＦに入力するＵ検出期間設定信号ＵＤ
ＥＴのレベルを“Ｈ"にする。これに対して、上記Ｌ検
出期間ＴLには、下部コモン駆動回路２Ｌの制御端子Ｄ
ＩＳＰＯＦＦに入力するＬ検出期間設定信号ＬＤＥＴの
レベルを“Ｌ"にする一方、他の駆動回路２Ｕ,３Ｕ,３
Ｌの制御端子ＤＩＳＰＯＦＦに入力するＬ検出期間設定
信号ＬＤＥＴのレベルを“Ｈ"にするのである。
UおよびＬ検出期間ＴLでのセグメント電極走査信号xＵ,
xＬの走査電圧を“Ｖ0"にしている。しかしながら、図
９に示すように、コモン電極走査信号yＵ,yＬの走査電
圧を“Ｖ0"にしてもよい。即ち、上記Ｕ検出期間ＴUに
は、上部コモン駆動回路２Ｕの制御端子ＤＩＳＰＯＦＦ
に入力するＵ検出期間設定信号ＵＤＥＴのレベルを
“Ｌ"にする一方、他の駆動回路２Ｌ,３Ｕ,３Ｌの制御
端子ＤＩＳＰＯＦＦに入力するＵ検出期間設定信号ＵＤ
ＥＴのレベルを“Ｈ"にする。これに対して、上記Ｌ検
出期間ＴLには、下部コモン駆動回路２Ｌの制御端子Ｄ
ＩＳＰＯＦＦに入力するＬ検出期間設定信号ＬＤＥＴの
レベルを“Ｌ"にする一方、他の駆動回路２Ｕ,３Ｕ,３
Ｌの制御端子ＤＩＳＰＯＦＦに入力するＬ検出期間設定
信号ＬＤＥＴのレベルを“Ｈ"にするのである。
【０１００】上述のように、上記各実施例においては、
上記Ｕ検出期間ＴUあるいはＬ検出期間ＴLを設定して、
上部コモン駆動回路２Ｕおよび下部コモン駆動回路２Ｌ
あるいは上部セグメント駆動回路３Ｕおよび下部セグメ
ント駆動回路３Ｌからの走査信号によって、検出ペン８
先端の存在領域が表示パネル１wの上半分１wＵであるか
下半分１wＬであるかを予め検知するようにしている。
したがって、図７に＋印で示すように、表示パネル１w
の上半分１wＵに在る点Ｐ1と下半分１wＬに在る点Ｐ2の
座標は、図７に示す上部/下部コモン駆動回路２Ｕ,２Ｌ
によって表示パネル１wの上半分１wＵと下半分１wＬと
を並行に走査しても、上記ｘ座標検出回路１０あるいは
ｙ座標検出回路１１(共に図１２参照)によって以下に述
べるようにして正しく識別できるのである。
上記Ｕ検出期間ＴUあるいはＬ検出期間ＴLを設定して、
上部コモン駆動回路２Ｕおよび下部コモン駆動回路２Ｌ
あるいは上部セグメント駆動回路３Ｕおよび下部セグメ
ント駆動回路３Ｌからの走査信号によって、検出ペン８
先端の存在領域が表示パネル１wの上半分１wＵであるか
下半分１wＬであるかを予め検知するようにしている。
したがって、図７に＋印で示すように、表示パネル１w
の上半分１wＵに在る点Ｐ1と下半分１wＬに在る点Ｐ2の
座標は、図７に示す上部/下部コモン駆動回路２Ｕ,２Ｌ
によって表示パネル１wの上半分１wＵと下半分１wＬと
を並行に走査しても、上記ｘ座標検出回路１０あるいは
ｙ座標検出回路１１(共に図１２参照)によって以下に述
べるようにして正しく識別できるのである。
【０１０１】図１０は、図９に示すコモン電極走査信号
ｙ1〜ｙ8およびセグメント電極走査信号x1Ｕ〜xmＵ,x1
Ｙ〜xmＹのタイミングチャートによって上記ＵＬ検出を
実施した場合に、検出ペン８に生ずる誘導電圧の一例と
その誘導電圧から検出ペン８の先端の存在領域と検出ペ
ン８の先端のｙ座標の求め方を、検出ペン８の先端の各
存在領域別に示した図である。以下、図１０に従って、
上記検出ペン８先端の各存在領域別にｙ座標の求め方に
ついて詳述する。
ｙ1〜ｙ8およびセグメント電極走査信号x1Ｕ〜xmＵ,x1
Ｙ〜xmＹのタイミングチャートによって上記ＵＬ検出を
実施した場合に、検出ペン８に生ずる誘導電圧の一例と
その誘導電圧から検出ペン８の先端の存在領域と検出ペ
ン８の先端のｙ座標の求め方を、検出ペン８の先端の各
存在領域別に示した図である。以下、図１０に従って、
上記検出ペン８先端の各存在領域別にｙ座標の求め方に
ついて詳述する。
【０１０２】図１０(a)は、上記ＵＬ検出期間において
Ｕ検出期間ＴUにのみ誘導電圧のピーク“ＤＵ"が現れる
場合である。この場合には、ｙ座標検出回路は、上記検
出ペン８先端の存在領域は表示パネル１wの上半分１wＵ
に在ると判定するのである。ここで、上記Ｕ検出期間Ｔ
Uにコモン電極Ｙに入力されるコモン電極走査信号ｙの
走査電圧“Ｖ0"は基準電圧である非走査電圧“Ｖ2"に対
して低い電圧であるために、検出ペン８に誘記される電
圧の極性は負となる。さらに、図１０(a)の場合におけ
るｙ座標検出期間に検出ペン８に現れる誘導電圧のピー
クは“ＶP1"一つであるから、検出ペン８先端のｙ座標
は、上記表示パネル１wの最上辺の位置からｙ座標走査
開始後上記ピーク“ＶP1"発生までの時間“ｔy"に応じ
た距離だけ隔たった位置であるとして算出される。
Ｕ検出期間ＴUにのみ誘導電圧のピーク“ＤＵ"が現れる
場合である。この場合には、ｙ座標検出回路は、上記検
出ペン８先端の存在領域は表示パネル１wの上半分１wＵ
に在ると判定するのである。ここで、上記Ｕ検出期間Ｔ
Uにコモン電極Ｙに入力されるコモン電極走査信号ｙの
走査電圧“Ｖ0"は基準電圧である非走査電圧“Ｖ2"に対
して低い電圧であるために、検出ペン８に誘記される電
圧の極性は負となる。さらに、図１０(a)の場合におけ
るｙ座標検出期間に検出ペン８に現れる誘導電圧のピー
クは“ＶP1"一つであるから、検出ペン８先端のｙ座標
は、上記表示パネル１wの最上辺の位置からｙ座標走査
開始後上記ピーク“ＶP1"発生までの時間“ｔy"に応じ
た距離だけ隔たった位置であるとして算出される。
【０１０３】図１０(b)は、ＵＬ検出期間においてＵ検
出期間ＴUとＬ検出期間ＴLの夫々に誘導電圧のピーク
“ＤＵ",“ＤＬ"が現れる場合である。この場合には、
検出ペン先端の存在領域は表示パネル１wの上半分１wＵ
と下半分１wＬとの境界付近に在ると判定し、さらに、
ピーク“ＤＵ"の波高値“ＶDU"とピーク“ＤＬ"の波高
値“ＶDL"の大小関係が“ＶDU"＞“ＶDL"であることか
ら、検出ペン８先端は表示パネル１wの上半分１wＵに在
ると判別するのである。又、この場合には、ｙ座標検出
期間に検出ペン８には“ＶP1"と“ＶP2"との二つの誘導
電圧ピークが生ずるから、検出ペン８先端のｙ座標は、
表示パネル１wの最上辺の位置からｙ座標走査開始後上
記ピーク“ＶP1"発生までの時間“ｔy"に応じた距離だ
け隔たった位置であるとして算出される。
出期間ＴUとＬ検出期間ＴLの夫々に誘導電圧のピーク
“ＤＵ",“ＤＬ"が現れる場合である。この場合には、
検出ペン先端の存在領域は表示パネル１wの上半分１wＵ
と下半分１wＬとの境界付近に在ると判定し、さらに、
ピーク“ＤＵ"の波高値“ＶDU"とピーク“ＤＬ"の波高
値“ＶDL"の大小関係が“ＶDU"＞“ＶDL"であることか
ら、検出ペン８先端は表示パネル１wの上半分１wＵに在
ると判別するのである。又、この場合には、ｙ座標検出
期間に検出ペン８には“ＶP1"と“ＶP2"との二つの誘導
電圧ピークが生ずるから、検出ペン８先端のｙ座標は、
表示パネル１wの最上辺の位置からｙ座標走査開始後上
記ピーク“ＶP1"発生までの時間“ｔy"に応じた距離だ
け隔たった位置であるとして算出される。
【０１０４】図１０(c)は、ＵＬ検出期間においてＵ検
出期間ＴUとＬ検出期間ＴLの夫々に誘導電圧のピーク
“ＤＵ",“ＤＬ"が現れ、且つピーク“ＤＵ"の波高値
“ＶDU"とピーク“ＤＬ"の波高値“ＶDL"の大小関係が
“ＶDU"≒“ＶDL"となる場合である。この場合には、検
出ペン８先端の存在領域は表示パネル１wの上半分１wＵ
と下半分１wＬとの境界に在ると判定するのである。し
かも、この場合には、ｙ座標検出期間に検出ペン８には
ピーク値が同じ二つの誘導電圧ピーク“ＶP1"と“ＶP2"
とがｙ座標検出期間の始めと終わりとに半分ずつ生ずる
から、検出ペン８先端のｙ座標は、表示パネル１wの中
間点であるとして算出される。
出期間ＴUとＬ検出期間ＴLの夫々に誘導電圧のピーク
“ＤＵ",“ＤＬ"が現れ、且つピーク“ＤＵ"の波高値
“ＶDU"とピーク“ＤＬ"の波高値“ＶDL"の大小関係が
“ＶDU"≒“ＶDL"となる場合である。この場合には、検
出ペン８先端の存在領域は表示パネル１wの上半分１wＵ
と下半分１wＬとの境界に在ると判定するのである。し
かも、この場合には、ｙ座標検出期間に検出ペン８には
ピーク値が同じ二つの誘導電圧ピーク“ＶP1"と“ＶP2"
とがｙ座標検出期間の始めと終わりとに半分ずつ生ずる
から、検出ペン８先端のｙ座標は、表示パネル１wの中
間点であるとして算出される。
【０１０５】図１０(d)は図１０(b)の対称の場合であ
る。すなわち、ＵＬ検出期間においてＵ検出期間ＴUと
Ｌ検出期間ＴLの夫々に誘導電圧のピーク“ＤＵ",“Ｄ
Ｌ"が現れ、且つピーク“ＤＵ"の波高値“ＶDU"とピー
ク“ＤＬ"の波高値“ＶDL"の大小関係が“ＶDU"＜“Ｖ
DL"であることから、検出ペン８先端は表示パネル１wの
下半分１wＬに在ると判別するのである。さらに、この
場合における、検出ペン８先端のｙ座標は、表示パネル
１wの中間の位置からｙ座標走査開始後上記ピーク“Ｖ
P2"発生までの時間“ｔy"に応じた距離だけ隔たった位
置であるとして算出される。
る。すなわち、ＵＬ検出期間においてＵ検出期間ＴUと
Ｌ検出期間ＴLの夫々に誘導電圧のピーク“ＤＵ",“Ｄ
Ｌ"が現れ、且つピーク“ＤＵ"の波高値“ＶDU"とピー
ク“ＤＬ"の波高値“ＶDL"の大小関係が“ＶDU"＜“Ｖ
DL"であることから、検出ペン８先端は表示パネル１wの
下半分１wＬに在ると判別するのである。さらに、この
場合における、検出ペン８先端のｙ座標は、表示パネル
１wの中間の位置からｙ座標走査開始後上記ピーク“Ｖ
P2"発生までの時間“ｔy"に応じた距離だけ隔たった位
置であるとして算出される。
【０１０６】図１０(e)は図１０(a)の対称の場合であ
る。すなわち、ＵＬ検出期間においてＬ検出期間ＴLに
のみ誘導電圧のピーク“ＤＬ"が現れ、検出ペン８先端
の存在領域は表示パネル１wの下半分１wＬに在ると判定
するのである。さらに、検出ペン８先端のｙ座標は、表
示パネル１wの中間線の位置からｙ座標走査開始後上記
ピーク“ＶP2"発生までの時間“ｔy"に応じた距離だけ
隔たった位置であるとして算出される。
る。すなわち、ＵＬ検出期間においてＬ検出期間ＴLに
のみ誘導電圧のピーク“ＤＬ"が現れ、検出ペン８先端
の存在領域は表示パネル１wの下半分１wＬに在ると判定
するのである。さらに、検出ペン８先端のｙ座標は、表
示パネル１wの中間線の位置からｙ座標走査開始後上記
ピーク“ＶP2"発生までの時間“ｔy"に応じた距離だけ
隔たった位置であるとして算出される。
【０１０７】こうして、予め検出ペン８先端の存在領域
を検知することによって、座標検出期間に表示パネル１
wの上半分１wＵと下半分１wＬとを並行に走査すること
を可能にし、従来の座標検出期間より大幅に短い走査時
間で検出ペン８先端の座標を検出できるのである。
を検知することによって、座標検出期間に表示パネル１
wの上半分１wＵと下半分１wＬとを並行に走査すること
を可能にし、従来の座標検出期間より大幅に短い走査時
間で検出ペン８先端の座標を検出できるのである。
【０１０８】ここで、図８に示すようなセグメント電極
走査信号ｘおよびコモン電極走査信号ｙによって各電極
の走査を実施する場合には、上部コモン電極ＹＵおよび
下部コモン電極ＹＬはＵＬ検出期間およびｘ/ｙ座標検
出期間のいずれも並行して走査される。したがって、必
ずしも図７に示すように上部コモン駆動回路２Ｕと下部
コモン駆動回路２Ｌとの２つのコモン駆動回路を必要と
はせず、図１１に示すように１つのコモン駆動回路２Ｄ
に上部コモン電極Ｙ1〜Ｙ4と下部コモン電極Ｙ5〜Ｙ8と
を並列に接続するだけでよい。したがって、コモン駆動
回路を図１２に示す従来の表示一体型タブレット装置や
図１,図７に示す表示一体型タブレット装置におけるコ
モン駆動回路の１/２にすることができるのである。
走査信号ｘおよびコモン電極走査信号ｙによって各電極
の走査を実施する場合には、上部コモン電極ＹＵおよび
下部コモン電極ＹＬはＵＬ検出期間およびｘ/ｙ座標検
出期間のいずれも並行して走査される。したがって、必
ずしも図７に示すように上部コモン駆動回路２Ｕと下部
コモン駆動回路２Ｌとの２つのコモン駆動回路を必要と
はせず、図１１に示すように１つのコモン駆動回路２Ｄ
に上部コモン電極Ｙ1〜Ｙ4と下部コモン電極Ｙ5〜Ｙ8と
を並列に接続するだけでよい。したがって、コモン駆動
回路を図１２に示す従来の表示一体型タブレット装置や
図１,図７に示す表示一体型タブレット装置におけるコ
モン駆動回路の１/２にすることができるのである。
【０１０９】ここで、上記表示パネル１wの各画素を構
成する液晶に長時間直流電圧が印加され続けると、液晶
が電気分解を起こして劣化して寿命が短くなってしま
う。そこで、通常表示期間においては、図３における各
ＬＳＩＵ1,ＬＳＩＵ2,ＬＳＩＬ1,ＬＳＩＬ2の反転信号
入力端子ＹＦＲ、あるいは、図５における各ＬＳＩ1,Ｌ
ＳＩ2,ＬＳＩ3の反転信号入力端子ＹＦＲ、あるいは、
図４における各ＬＳＩの反転信号入力端子ＸＦＲに入力
される反転信号ＦＲのレベルに応じて、各ＬＳＩ内のレ
ベルシフタを制御して液晶に印加される電圧の方向を反
転させ、数フレーム表示期間において各画素に印加され
る平均電圧値を“０"にするようにしている。
成する液晶に長時間直流電圧が印加され続けると、液晶
が電気分解を起こして劣化して寿命が短くなってしま
う。そこで、通常表示期間においては、図３における各
ＬＳＩＵ1,ＬＳＩＵ2,ＬＳＩＬ1,ＬＳＩＬ2の反転信号
入力端子ＹＦＲ、あるいは、図５における各ＬＳＩ1,Ｌ
ＳＩ2,ＬＳＩ3の反転信号入力端子ＹＦＲ、あるいは、
図４における各ＬＳＩの反転信号入力端子ＸＦＲに入力
される反転信号ＦＲのレベルに応じて、各ＬＳＩ内のレ
ベルシフタを制御して液晶に印加される電圧の方向を反
転させ、数フレーム表示期間において各画素に印加され
る平均電圧値を“０"にするようにしている。
【０１１０】さらに、上記座標検出期間のｘ座標検出期
間およびｙ座標検出期間において、各ＬＳＩに入力され
る反転信号ＦＲのレベルに応じてレベルシフタを制御し
て、例えば図１４に示すように、セグメント電極走査信
号ｘおよびコモン電極走査信号ｙにおける走査電圧およ
び非走査電圧(基準電圧)を同じにしている。こうするこ
とによって、ｘ/ｙ座標検出期間におけるセグメント電
極Ｘあるいはコモン電極Ｙのうちの一方の電極に対する
他方の電極の平均電圧値を“０"にするようにしてい
る。
間およびｙ座標検出期間において、各ＬＳＩに入力され
る反転信号ＦＲのレベルに応じてレベルシフタを制御し
て、例えば図１４に示すように、セグメント電極走査信
号ｘおよびコモン電極走査信号ｙにおける走査電圧およ
び非走査電圧(基準電圧)を同じにしている。こうするこ
とによって、ｘ/ｙ座標検出期間におけるセグメント電
極Ｘあるいはコモン電極Ｙのうちの一方の電極に対する
他方の電極の平均電圧値を“０"にするようにしてい
る。
【０１１１】ところが、上述のように表示期間およびｘ
/ｙ座標検出期間において液晶に印加される平均電圧値
が“０"になるようにしたとしても、ＵＬ検出期間にお
いて平均電圧値が“０"になるように配慮しなければ、
例え１フレーム期間におけるＵＬ検出期間は短時間であ
るとは言ってもＵＬ検出を多数回繰り返すことによって
液晶は電気分解を起こすことになる。
/ｙ座標検出期間において液晶に印加される平均電圧値
が“０"になるようにしたとしても、ＵＬ検出期間にお
いて平均電圧値が“０"になるように配慮しなければ、
例え１フレーム期間におけるＵＬ検出期間は短時間であ
るとは言ってもＵＬ検出を多数回繰り返すことによって
液晶は電気分解を起こすことになる。
【０１１２】そこで、本実施例では、図７に示す表示一
体型タブレット装置を用いて、Ｕ検出期間ＴUにおいて
は、相対向する上部セグメント電極ＸＵと上部コモン電
極ＹＵとに電圧“Ｖ0"の走査パルスが挿入された基準電
圧“Ｖ2"のセグメント電極走査信号xＵあるいはコモン
電極走査信号yＵを入力する。これに対して、Ｌ検出期
間ＴLにおいては、相対向する下部セグメント電極ＸＬ
と下部コモン電極ＹＬとに電圧“Ｖ0"の走査パルスが挿
入された基準電圧“Ｖ2"のセグメント電極走査信号xＬ
あるいはコモン電極走査信号yＬを入力する。こうし
て、Ｕ検出期間ＴUまたはＬ検出期間ＴLに表示パネル１
wの上半分１wＵと下半分１wＬとを直列に走査するに際
して、対向しているセグメント電極Ｘとコモン電極Ｙと
に同じ電圧“Ｖ0"の走査パルスが挿入された同じ基準電
圧“Ｖ2"の電極走査信号を入力するのである。
体型タブレット装置を用いて、Ｕ検出期間ＴUにおいて
は、相対向する上部セグメント電極ＸＵと上部コモン電
極ＹＵとに電圧“Ｖ0"の走査パルスが挿入された基準電
圧“Ｖ2"のセグメント電極走査信号xＵあるいはコモン
電極走査信号yＵを入力する。これに対して、Ｌ検出期
間ＴLにおいては、相対向する下部セグメント電極ＸＬ
と下部コモン電極ＹＬとに電圧“Ｖ0"の走査パルスが挿
入された基準電圧“Ｖ2"のセグメント電極走査信号xＬ
あるいはコモン電極走査信号yＬを入力する。こうし
て、Ｕ検出期間ＴUまたはＬ検出期間ＴLに表示パネル１
wの上半分１wＵと下半分１wＬとを直列に走査するに際
して、対向しているセグメント電極Ｘとコモン電極Ｙと
に同じ電圧“Ｖ0"の走査パルスが挿入された同じ基準電
圧“Ｖ2"の電極走査信号を入力するのである。
【０１１３】このようにして、上記ＵＬ検出期間にも対
向する両電極に同じ電圧の走査パルスが挿入された同じ
基準電圧の電極走査信号を入力することによって、ＵＬ
検出期間における一方の電極に対する他方の電極の平均
電圧値を“０"にして、ＵＬ検出期間における液晶の劣
化を防止するのである。
向する両電極に同じ電圧の走査パルスが挿入された同じ
基準電圧の電極走査信号を入力することによって、ＵＬ
検出期間における一方の電極に対する他方の電極の平均
電圧値を“０"にして、ＵＬ検出期間における液晶の劣
化を防止するのである。
【０１１４】また、上記座標検出期間中におけるＵＬ検
出期間を設置する時点は次のような時点が最適である。
上述のように、上記表示期間においては、反転信号ＦＲ
のレベルに応じてレベルシフタによって各電極に印加す
る電圧のレベルを一斉に切り替えて、液晶に印加される
電圧の方向を反転させている。したがって、この電極に
印加される電圧のレベル変化時に、検出ペン８には高い
レベルのスパイク状のノイズが誘起される。そこで、こ
の表示期間において検出ペン８に発生するスパイクノイ
ズが座標検出期間にまで影響を及ぼして検出ペン８先端
の座標検出精度が低下することを防止するために、図２
に示すように、表示期間から座標検出期間に切り替わっ
てから所定時間“ta"が経過した後に例えばセグメント
電極走査信号x1Ｕ,x1Ｌをセグメント電極Ｘ1Ｕ,Ｘ1Ｌに
入力するのである。
出期間を設置する時点は次のような時点が最適である。
上述のように、上記表示期間においては、反転信号ＦＲ
のレベルに応じてレベルシフタによって各電極に印加す
る電圧のレベルを一斉に切り替えて、液晶に印加される
電圧の方向を反転させている。したがって、この電極に
印加される電圧のレベル変化時に、検出ペン８には高い
レベルのスパイク状のノイズが誘起される。そこで、こ
の表示期間において検出ペン８に発生するスパイクノイ
ズが座標検出期間にまで影響を及ぼして検出ペン８先端
の座標検出精度が低下することを防止するために、図２
に示すように、表示期間から座標検出期間に切り替わっ
てから所定時間“ta"が経過した後に例えばセグメント
電極走査信号x1Ｕ,x1Ｌをセグメント電極Ｘ1Ｕ,Ｘ1Ｌに
入力するのである。
【０１１５】一方、上記ＵＬ検出期間においては、Ｕ検
出期間では４本の上部コモン電極ＹＵまたはｍ本の上部
セグメント電極ＸＵに、Ｌ検出期間では４本の下部コモ
ン電極ＹＬまたはｍ本の下部セグメント電極ＸＬに、同
時に走査信号を入力する。すなわち、多くの電極に同時
に走査信号を入力するのでる。そのために、ＵＬ検出期
間ではノイズの影響を受けにくいのである。また、この
ＵＬ検出期間においては、検出ペン先端が表示パネル１
wの上半分１wＵに在るか下半分１wＬに在るかを検知す
るだけでよい。したがって、あまり高い検出精度を必要
とはしない。
出期間では４本の上部コモン電極ＹＵまたはｍ本の上部
セグメント電極ＸＵに、Ｌ検出期間では４本の下部コモ
ン電極ＹＬまたはｍ本の下部セグメント電極ＸＬに、同
時に走査信号を入力する。すなわち、多くの電極に同時
に走査信号を入力するのでる。そのために、ＵＬ検出期
間ではノイズの影響を受けにくいのである。また、この
ＵＬ検出期間においては、検出ペン先端が表示パネル１
wの上半分１wＵに在るか下半分１wＬに在るかを検知す
るだけでよい。したがって、あまり高い検出精度を必要
とはしない。
【０１１６】以上の点から、上記ＵＬ検出期間を表示期
間直後に設置すれば、表示期間からｘ/ｙ座標検出期間
への移行時間の有効利用と、その移行時間の有効利用に
よるトータル座標検出時間の短縮化とを図ることがで
き、非常に効果的である。
間直後に設置すれば、表示期間からｘ/ｙ座標検出期間
への移行時間の有効利用と、その移行時間の有効利用に
よるトータル座標検出時間の短縮化とを図ることがで
き、非常に効果的である。
【０１１７】上記各実施例においては、表示パネル１w
を図１中において水平方向に２分割して、上半分１wＵ
と下半分１wＬに分けているが、図中左右に２分割して
右半分と左半分とに分けてもよい。その際には、同列に
配置された２本のコモン電極でコモン電極対を形成する
ことになる。また、上記上部コモン駆動回路２Ｕ,下部
コモン駆動回路２Ｌ,上部セグメント駆動回路３Ｕおよ
び下部セグメント駆動回路３Ｌの具体的な構成は、図
３,図４および図５に示す構成に限定されるものではな
い。
を図１中において水平方向に２分割して、上半分１wＵ
と下半分１wＬに分けているが、図中左右に２分割して
右半分と左半分とに分けてもよい。その際には、同列に
配置された２本のコモン電極でコモン電極対を形成する
ことになる。また、上記上部コモン駆動回路２Ｕ,下部
コモン駆動回路２Ｌ,上部セグメント駆動回路３Ｕおよ
び下部セグメント駆動回路３Ｌの具体的な構成は、図
３,図４および図５に示す構成に限定されるものではな
い。
【０１１８】上述のように、第１例および第２例の各実
施例においては、表示パネル１wとして液晶表示パネル
を用いた場合について説明している。しかしながら、こ
の発明に用いられる表示パネル１wとしては液晶表示パ
ネルに限定されるものではなく、例えばＥＬ（エレクト
ロ・ルミネッセンス）表示パネルであっても適応でき
る。
施例においては、表示パネル１wとして液晶表示パネル
を用いた場合について説明している。しかしながら、こ
の発明に用いられる表示パネル１wとしては液晶表示パ
ネルに限定されるものではなく、例えばＥＬ（エレクト
ロ・ルミネッセンス）表示パネルであっても適応でき
る。
【０１１９】
【発明の効果】以上より明らかなように、請求項１にか
かる発明の表示一体型タブレット装置は、第１電極駆動
回路および第２電極駆動回路を一辺側第１電極駆動回路
および一辺側第２電極駆動回路と他辺側第１電極駆動回
路および他辺側第２電極駆動回路とで構成し、表示期間
時にはシフトデータ供給路を一辺側第２電極駆動回路お
よび他辺側第２電極駆動回路の両シフトレジスタに同時
にシフトデータを供給する側に切り替える一方、座標検
出期間には上記シフトデータ供給路を一辺側第２電極駆
動回路のシフトレジスタのみにシフトデータを供給する
側に切り替えるシフトデータ供給路切替回路を備えたの
で、上記表示期間と座標検出期間とで上記シフトデータ
供給路切替回路を切り替えることによって、表示パネル
の一辺側半分の領域に属する一辺側の電極と上記表示パ
ネルの他辺側半分の領域に属する他辺側の電極とを並行
に駆動したり直列に駆動したりできる。
かる発明の表示一体型タブレット装置は、第１電極駆動
回路および第２電極駆動回路を一辺側第１電極駆動回路
および一辺側第２電極駆動回路と他辺側第１電極駆動回
路および他辺側第２電極駆動回路とで構成し、表示期間
時にはシフトデータ供給路を一辺側第２電極駆動回路お
よび他辺側第２電極駆動回路の両シフトレジスタに同時
にシフトデータを供給する側に切り替える一方、座標検
出期間には上記シフトデータ供給路を一辺側第２電極駆
動回路のシフトレジスタのみにシフトデータを供給する
側に切り替えるシフトデータ供給路切替回路を備えたの
で、上記表示期間と座標検出期間とで上記シフトデータ
供給路切替回路を切り替えることによって、表示パネル
の一辺側半分の領域に属する一辺側の電極と上記表示パ
ネルの他辺側半分の領域に属する他辺側の電極とを並行
に駆動したり直列に駆動したりできる。
【０１２０】また、請求項２に係る発明の表示一体型タ
ブレット装置における一辺側第１電極駆動回路と他辺側
第１電極駆動回路とは、互いに上記表示パネルを挟んで
対向して配置されると共に、シフトレジスタを有してお
り、上記両第１電極駆動回路のシフトレジスタは互いに
逆方向に同一タイミングでシフトするようになっている
ので、表示期間および座標検出期間において、上記両第
１電極駆動回路は、上記表示パネルの上記一辺側半分の
領域と他辺側半分の領域とを同一方向に同一タイミング
で走査できる。
ブレット装置における一辺側第１電極駆動回路と他辺側
第１電極駆動回路とは、互いに上記表示パネルを挟んで
対向して配置されると共に、シフトレジスタを有してお
り、上記両第１電極駆動回路のシフトレジスタは互いに
逆方向に同一タイミングでシフトするようになっている
ので、表示期間および座標検出期間において、上記両第
１電極駆動回路は、上記表示パネルの上記一辺側半分の
領域と他辺側半分の領域とを同一方向に同一タイミング
で走査できる。
【０１２１】また、請求項３に係る発明の表示一体型タ
ブレット装置は、上記シフトデータ供給路切替回路を上
記第２電極駆動回路が有する奇数個のＬＳＩのうちの中
央に位置するＬＳＩのシフトレジスタで構成し、この中
央に位置するＬＳＩのシフトレジスタを、このシフトレ
ジスタの先頭にシフトデータを入力する第１入力端子と
中央部にシフトデータを割り込み入力する第２入力端子
を有して、外部からの制御信号に基づいて上記第２入力
端子からの割り込み入力の可否を制御するように成した
ので、上記外部からの制御信号に基づいて、上記一辺側
第２電極駆動回路と他辺側第２電極駆動回路とによる第
２電極駆動モードを上記表示期間と座標検出期間とに切
り替え制御できる。したがって、この発明によれば、表
示のデューティ比を向上させ且つ検出ペン先端の座標を
正しく検出できる表示一体型タブレット装置を簡単な構
成で提供できる。
ブレット装置は、上記シフトデータ供給路切替回路を上
記第２電極駆動回路が有する奇数個のＬＳＩのうちの中
央に位置するＬＳＩのシフトレジスタで構成し、この中
央に位置するＬＳＩのシフトレジスタを、このシフトレ
ジスタの先頭にシフトデータを入力する第１入力端子と
中央部にシフトデータを割り込み入力する第２入力端子
を有して、外部からの制御信号に基づいて上記第２入力
端子からの割り込み入力の可否を制御するように成した
ので、上記外部からの制御信号に基づいて、上記一辺側
第２電極駆動回路と他辺側第２電極駆動回路とによる第
２電極駆動モードを上記表示期間と座標検出期間とに切
り替え制御できる。したがって、この発明によれば、表
示のデューティ比を向上させ且つ検出ペン先端の座標を
正しく検出できる表示一体型タブレット装置を簡単な構
成で提供できる。
【０１２２】また、請求項４に係る発明の表示一体型タ
ブレット装置は、上記座標検出期間における上記シフト
データのパルス幅を上記シフトレジスタ用の転送クロッ
クの周期の整数倍に設定したので、上記駆動回路によっ
て上記転送クロックの周期の整数倍の走査パルス幅を有
する走査信号が生成される。したがって、上記検出ペン
には上記走査パルス幅に応じた複数本の電極の走査信号
に基づいてより高い誘起電圧が生じ、上記検出ペンの先
端座標がさらに正確に検出できる。
ブレット装置は、上記座標検出期間における上記シフト
データのパルス幅を上記シフトレジスタ用の転送クロッ
クの周期の整数倍に設定したので、上記駆動回路によっ
て上記転送クロックの周期の整数倍の走査パルス幅を有
する走査信号が生成される。したがって、上記検出ペン
には上記走査パルス幅に応じた複数本の電極の走査信号
に基づいてより高い誘起電圧が生じ、上記検出ペンの先
端座標がさらに正確に検出できる。
【０１２３】また、請求項５に係る発明の表示一体型タ
ブレット装置は、上記座標検出期間に外部から制御信号
が入力された一辺側の駆動回路あるいは他辺側の駆動回
路によって、上記表示パネルの表示に寄与しない電圧の
走査パルスを有する走査信号を生成して駆動対象の総て
の電極に同じタイミングで入力し、上記制御信号が入力
された駆動回路が上記一辺側/他辺側第１電極駆動回路
である場合には上記ｘ座標検出回路によって、あるい
は、上記制御信号が入力された駆動回路が上記一辺側/
他辺側第２電極駆動回路である場合には上記ｙ座標検出
回路によって、上記制御信号が入力された一辺側/他辺
側の駆動回路からの上記表示パネルの表示に寄与しない
電圧の走査パルスを有する走査信号の入力タイミングと
上記検出ペンからの出力信号の発生タイミングとその出
力信号のピーク値とから、上記検出ペン先端が存在する
上記表示パネル上の領域を検知するようにしたので、上
記座標検出期間において上記一辺側の電極と他辺側の電
極とを並行して走査しても、上記検出ペン先端が存在す
る領域の検知結果に基づいて上記検出ペンの先端座標を
特定できる。したがって、この発明によれば、表示のデ
ューティ比を向上させ、検出ペン先端の座標を正しく且
つ高速に検出できる。
ブレット装置は、上記座標検出期間に外部から制御信号
が入力された一辺側の駆動回路あるいは他辺側の駆動回
路によって、上記表示パネルの表示に寄与しない電圧の
走査パルスを有する走査信号を生成して駆動対象の総て
の電極に同じタイミングで入力し、上記制御信号が入力
された駆動回路が上記一辺側/他辺側第１電極駆動回路
である場合には上記ｘ座標検出回路によって、あるい
は、上記制御信号が入力された駆動回路が上記一辺側/
他辺側第２電極駆動回路である場合には上記ｙ座標検出
回路によって、上記制御信号が入力された一辺側/他辺
側の駆動回路からの上記表示パネルの表示に寄与しない
電圧の走査パルスを有する走査信号の入力タイミングと
上記検出ペンからの出力信号の発生タイミングとその出
力信号のピーク値とから、上記検出ペン先端が存在する
上記表示パネル上の領域を検知するようにしたので、上
記座標検出期間において上記一辺側の電極と他辺側の電
極とを並行して走査しても、上記検出ペン先端が存在す
る領域の検知結果に基づいて上記検出ペンの先端座標を
特定できる。したがって、この発明によれば、表示のデ
ューティ比を向上させ、検出ペン先端の座標を正しく且
つ高速に検出できる。
【０１２４】また、請求項６に係る発明の表示一体型タ
ブレット装置は、上記座標検出期間を領域検出期間,ｘ
座標検出期間およびｙ座標検出期間に分割し、上記領域
検出期間には上記一辺側の駆動回路と上記他辺側の駆動
回路とから各駆動回路毎に位相の異なる上記表示に寄与
しない電圧の走査パルスを有する走査信号を出力して上
記表示パネルの一辺側半分の領域と他辺側半分の領域と
を時間をずらして直列に走査し、上記ｘ/ｙ座標検出期
間には上記表示パネルの上記一辺側半分の領域と他辺側
半分の領域とを並行して走査し、ｘ座標検出回路によっ
て、上記領域検出期間における検出ペンからの出力信号
に基づく検出ペンの先端が存在する上記表示パネル上の
領域の検知結果に基づいて上記検出ペン先端によって指
示された表示パネル上のｘ座標を特定し、ｙ座標検出回
路によって、上記領域検出期間における検知結果に基づ
いて上記検出ペン先端によって指示された表示パネル上
のｙ座標を特定するようにしたので、この発明によれ
ば、表示のデューティ比を向上させ、検出ペン先端の座
標を正しく且つ高速に検出できる表示一体型タブレット
装置を容易に提供できる。
ブレット装置は、上記座標検出期間を領域検出期間,ｘ
座標検出期間およびｙ座標検出期間に分割し、上記領域
検出期間には上記一辺側の駆動回路と上記他辺側の駆動
回路とから各駆動回路毎に位相の異なる上記表示に寄与
しない電圧の走査パルスを有する走査信号を出力して上
記表示パネルの一辺側半分の領域と他辺側半分の領域と
を時間をずらして直列に走査し、上記ｘ/ｙ座標検出期
間には上記表示パネルの上記一辺側半分の領域と他辺側
半分の領域とを並行して走査し、ｘ座標検出回路によっ
て、上記領域検出期間における検出ペンからの出力信号
に基づく検出ペンの先端が存在する上記表示パネル上の
領域の検知結果に基づいて上記検出ペン先端によって指
示された表示パネル上のｘ座標を特定し、ｙ座標検出回
路によって、上記領域検出期間における検知結果に基づ
いて上記検出ペン先端によって指示された表示パネル上
のｙ座標を特定するようにしたので、この発明によれ
ば、表示のデューティ比を向上させ、検出ペン先端の座
標を正しく且つ高速に検出できる表示一体型タブレット
装置を容易に提供できる。
【０１２５】また、請求項７に係る発明の表示一体型タ
ブレット装置は、上記座標検出期間において、上記一辺
側第１電極駆動回路および一辺側第２電極駆動回路は同
一電圧の走査パルスを有する走査信号を生成して駆動対
象電極に同一タイミングで入力する一方、上記他辺側第
１電極駆動回路および他辺側第２電極駆動回路は同一電
圧の走査パルスを有する上記一辺側の両駆動回路からの
走査信号とは異なる位相の走査信号を生成して駆動対象
電極に同一タイミングで入力し、上記ｘ座標検出回路あ
るいはｙ座標検出回路によって、上記走査信号に起因し
て上記検出ペンに誘起する電圧信号に基づいて上記検出
ペン先端が存在する上記表示パネル上の領域を検知する
ように成したので、上記検出ペン先端が存在する領域を
検知する領域検出期間において相対向する電極間に印加
される電圧を零にすることができる。したがって、この
発明によれば、上記第１電極と第２電極との間に挟入さ
れた表示用材料が液晶である場合に、その液晶が上記領
域検出期間において電気分解を起こして劣化することが
防止される。
ブレット装置は、上記座標検出期間において、上記一辺
側第１電極駆動回路および一辺側第２電極駆動回路は同
一電圧の走査パルスを有する走査信号を生成して駆動対
象電極に同一タイミングで入力する一方、上記他辺側第
１電極駆動回路および他辺側第２電極駆動回路は同一電
圧の走査パルスを有する上記一辺側の両駆動回路からの
走査信号とは異なる位相の走査信号を生成して駆動対象
電極に同一タイミングで入力し、上記ｘ座標検出回路あ
るいはｙ座標検出回路によって、上記走査信号に起因し
て上記検出ペンに誘起する電圧信号に基づいて上記検出
ペン先端が存在する上記表示パネル上の領域を検知する
ように成したので、上記検出ペン先端が存在する領域を
検知する領域検出期間において相対向する電極間に印加
される電圧を零にすることができる。したがって、この
発明によれば、上記第１電極と第２電極との間に挟入さ
れた表示用材料が液晶である場合に、その液晶が上記領
域検出期間において電気分解を起こして劣化することが
防止される。
【図１】この発明の表示一体型タブレット装置における
一実施例の要部ブロック図である。
一実施例の要部ブロック図である。
【図２】図１に示す表示一体型タブレット装置における
セグメント電極走査信号およびコモン電極走査信号のタ
イミングチャートの一例を示す図である。
セグメント電極走査信号およびコモン電極走査信号のタ
イミングチャートの一例を示す図である。
【図３】図１に示す上部コモン駆動回路および下部コモ
ン駆動回路の具体例を示す図である。
ン駆動回路の具体例を示す図である。
【図４】図１に示す上部セグメント駆動回路および下部
セグメント駆動回路の具体例を示す図である。
セグメント駆動回路の具体例を示す図である。
【図５】上部コモン駆動回路および下部コモン駆動回路
の図３とは異なる具体例を示す図である。
の図３とは異なる具体例を示す図である。
【図６】シフトデータＳoのパルス幅をクロック信号Ｃ
Ｐ１oの２クロック分に設定した場合におけるセグメン
ト電極走査信号およびコモン電極走査信号のタイミング
チャートである。
Ｐ１oの２クロック分に設定した場合におけるセグメン
ト電極走査信号およびコモン電極走査信号のタイミング
チャートである。
【図７】座標検出期間における上部コモン電極走査と下
部コモン電極走査とを並行して実施できる表示一体型タ
ブレット装置の要部ブロック図である。
部コモン電極走査とを並行して実施できる表示一体型タ
ブレット装置の要部ブロック図である。
【図８】図７に示す表示一体型タブレット装置における
セグメント電極走査信号およびコモン電極走査信号のタ
イミングチャートの一例を示す図である。
セグメント電極走査信号およびコモン電極走査信号のタ
イミングチャートの一例を示す図である。
【図９】図７に示す表示一体型タブレット装置における
図８とは異なるセグメント電極走査信号およびコモン電
極走査信号のタイミングチャートである。
図８とは異なるセグメント電極走査信号およびコモン電
極走査信号のタイミングチャートである。
【図１０】ＵＬ検出結果およびｙ座標検出結果に基づく
検出ペン先端のｙ座標の求め方の説明図である。
検出ペン先端のｙ座標の求め方の説明図である。
【図１１】座標検出期間における上部コモン電極走査と
下部コモン電極走査とを並行して実施できる表示一体型
タブレット装置の図７とは異なる要部ブロック図であ
る。
下部コモン電極走査とを並行して実施できる表示一体型
タブレット装置の図７とは異なる要部ブロック図であ
る。
【図１２】従来の表示一体型タブレット装置のブロック
図である。
図である。
【図１３】表示一体型タブレット装置における表示期間
および座標検出期間の一例を示す図である。
および座標検出期間の一例を示す図である。
【図１４】図１２に示す従来の表示一体型タブレット装
置におけるセグメント電極走査信号およびコモン電極走
査信号のタイミングチャートである。
置におけるセグメント電極走査信号およびコモン電極走
査信号のタイミングチャートである。
【図１５】表示パネルを２分割した液晶表示装置の要部
ブロック図である。
ブロック図である。
【図１６】表示パネルを２分割した液晶表示装置の図１
５とは異なる要部ブロック図である。
５とは異なる要部ブロック図である。
１w…表示パネル、 ２Ｕ…上部コモ
ン駆動回路、２Ｌ…下部コモン駆動回路、 ２
Ｄ…コモン駆動回路、３Ｕ…上部セグメント駆動回路、
３Ｌ…下部セグメント駆動回路、１３…マルチプ
レクサ、 Ｘ1Ｕ〜ＸmＵ…上部セグメント
電極、Ｘ1Ｌ〜ＸmＬ…下部セグメント電極、 Ｙ1〜Ｙ8
…コモン電極。
ン駆動回路、２Ｌ…下部コモン駆動回路、 ２
Ｄ…コモン駆動回路、３Ｕ…上部セグメント駆動回路、
３Ｌ…下部セグメント駆動回路、１３…マルチプ
レクサ、 Ｘ1Ｕ〜ＸmＵ…上部セグメント
電極、Ｘ1Ｌ〜ＸmＬ…下部セグメント電極、 Ｙ1〜Ｙ8
…コモン電極。
Claims (7)
- 【請求項１】 異なる方向に配列された第１電極群と第
２電極群とが交差する箇所に対応する画素を有する表示
パネルと、上記表示パネルの第１電極群および第２電極
群と静電的に結合された電極を先端に有する検出ペン
と、上記第１電極群を駆動する第１電極駆動回路と、上
記第２電極群を駆動する第２電極駆動回路と、表示期間
に上記第１電極駆動回路および第２電極駆動回路を制御
して上記表示パネル上に画像を表示する表示制御回路
と、座標検出期間に上記第１電極駆動回路を制御して上
記表示パネルの第１電極群を順次走査する一方上記第２
電極駆動回路を制御して上記第２電極群を順次走査する
検出制御回路と、上記検出ペンからの出力信号の発生タ
イミングと上記第１電極群の走査タイミングとから上記
検出ペン先端によって指示された表示パネル上のｘ座標
を検出するｘ座標検出回路と、上記検出ペンからの出力
信号の発生タイミングと上記第２電極群の走査タイミン
グとから上記検出ペン先端によって指示された表示パネ
ル上のｙ座標を検出するｙ座標検出回路を有する表示一
体型タブレット装置において、 上記第１電極群を形成する各第１電極は、上記表示パネ
ルの第２電極に平行な一辺側半分の領域に属する一辺側
第１電極と上記一辺に対向する他辺側半分の領域に属す
る他辺側第１電極とに２分割され、 上記第２電極群を形成する各第２電極は、上記表示パネ
ルの上記一辺側半分の領域に属する一辺側第２電極と上
記他辺側半分の領域に属する他辺側第２電極とに２分割
され、 上記第１電極駆動回路は、上記一辺側第１電極を駆動す
る一辺側第１電極駆動回路と上記他辺側第１電極を駆動
する他辺側第１電極駆動回路とから成り、 上記第２電極駆動回路は、上記一辺側第２電極を駆動す
る一辺側第２電極駆動回路と上記他辺側第２電極を駆動
する他辺側第２電極駆動回路とから成り、 上記一辺側第２電極駆動回路および他辺側第２電極駆動
回路はシフトレジスタを有すると共に、 上記表示期間には、上記一辺側第２電極駆動回路および
他辺側第２電極駆動回路の両シフトレジスタに同時にシ
フトデータを入力する一方、上記座標検出期間には、上
記一辺側第２電極駆動回路のシフトレジスタのみにシフ
トデータを入力して上記他辺側第２電極駆動回路のシフ
トレジスタには上記一辺側第２電極駆動回路のシフトレ
ジスタから出力されたシフトデータを入力するように、
シフトデータ供給路を切り替えるシフトデータ供給路切
替回路を備えて、 上記シフトデータ供給路切替回路によるシフトデータ供
給路の切り替えによって、上記表示期間には上記一辺側
第２電極駆動回路と他辺側第２電極駆動回路とを平行し
て駆動する一方、上記座標検出期間には上記一辺側第２
電極駆動回路と他辺側第２電極駆動回路とを直列に駆動
することを特徴とする表示一体型タブレット装置。 - 【請求項２】 請求項１に記載の表示一体型タブレット
装置において、 上記一辺側第１電極駆動回路と他辺側第１電極駆動回路
とは互いに上記表示パネルを挟んで対向してシフトレジ
スタを有すると共に、上記一辺側第１電極駆動回路のシ
フトレジスタと上記他辺側第１電極駆動回路のシフトレ
ジスタとは互いに逆方向に同一タイミングでシフトする
ようになっており、 上記両第１電極駆動回路は、上記表示パネルの上記一辺
側半分の領域と他辺側半分の領域とを同一方向に同一タ
イミングで走査することを特徴とする表示一体型タブレ
ット装置。 - 【請求項３】 請求項１に記載の表示一体型タブレット
装置において、 上記第２電極駆動回路は直列に接続された奇数個のＬＳ
Ｉで構成され、夫々のＬＳＩはシフトレジスタを有し、 上記シフトデータ供給路切替回路は、上記第２電極駆動
回路が有する奇数個のＬＳＩのうちの中央に位置するＬ
ＳＩのシフトレジスタであり、 上記中央に位置するＬＳＩのシフトレジスタは、このシ
フトレジスタの先頭にシフトデータを入力する第１入力
端子と上記シフトレジスタの中央部にシフトデータを割
り込み入力する第２入力端子を有すると共に、外部から
の制御信号に基づいて上記第２入力端子からの割り込み
入力の可否を制御するように成して、 上記表示期間には、上記制御信号によって上記中央に位
置するＬＳＩのシフトレジスタの第２入力端子からの割
り込み入力を許可して、上記第２電極駆動回路が有する
シフトレジスタ列の一端のシフトレジスタの先頭と上記
中央に位置するシフトレジスタの第２入力端子とに同時
にシフトデータを入力し、上記シフトレジスタ列の上記
中央部より上記一端側半分を有する上記一辺側第２電極
駆動回路と他端側半分を有する上記他辺側第２電極駆動
回路とを並行して駆動する一方、 上記座標検出期間には、上記制御信号によって上記中央
に位置するＬＳＩのシフトレジスタの第２入力端子から
の割り込み入力を禁止して、上記第２電極駆動回路が有
するシフトレジスタ列の上記一端のシフトレジスタの先
頭のみにシフトデータを入力し、上記一辺側第２電極駆
動回路と他辺側第２電極駆動回路とを直列に駆動するこ
とを特徴とする表示一体型タブレット装置。 - 【請求項４】 請求項１乃至請求項３の何れか一つに記
載の表示一体型タブレット装置において、 上記座標検出期間における上記シフトデータのパルス幅
を上記シフトレジスタ用の転送クロックの周期の整数倍
にしたことを特徴とする表示一体型タブレット装置。 - 【請求項５】 異なる方向に配列された第１電極群と第
２電極群とが交差する箇所に対応する画素を有する表示
パネルと、上記表示パネルの第１電極群および第２電極
群と静電的に結合された電極を先端に有する検出ペン
と、上記第１電極群を駆動する第１電極駆動回路と、上
記第２電極群を駆動する第２電極駆動回路と、表示期間
に上記第１電極駆動回路および第２電極駆動回路を制御
して上記表示パネル上に画像を表示する表示制御回路
と、座標検出期間に上記第１電極駆動回路を制御して上
記表示パネルの第１電極群を順次走査する一方上記第２
電極駆動回路を制御して上記第２電極群を順次走査する
検出制御回路と、上記検出ペンからの出力信号の発生タ
イミングと上記第１電極群の走査タイミングとから上記
検出ペン先端によって指示された表示パネル上のｘ座標
を検出するｘ座標検出回路と、上記検出ペンからの出力
信号の発生タイミングと上記第２電極群の走査タイミン
グとから上記検出ペン先端によって指示された表示パネ
ル上のｙ座標を検出するｙ座標検出回路を有する表示一
体型タブレット装置において、 上記第１電極群を形成する各第１電極は、上記表示パネ
ルの一辺側半分の領域に属する一辺側第１電極と上記一
辺に対向する他辺側半分の領域に属する他辺側第１電極
とに２分割され、 上記第２電極群を形成する各第２電極は、上記表示パネ
ルの上記一辺側半分の領域に属する一辺側第２電極と上
記他辺側半分の領域に属する他辺側第２電極とに２分割
され、 上記第１電極駆動回路あるいは第２電極駆動回路のうち
少なくとも一方は、上記一辺側の電極を駆動する一辺側
の駆動回路と上記他辺側の電極を駆動する他辺側の駆動
回路とで構成し、 上記一辺側の駆動回路と他辺側の駆動回路とで構成され
ない駆動回路には、上記一辺側の電極群と上記他辺側の
電極群とを互いに関連付けて並列に接続し、 上記一辺側の駆動回路および他辺側の駆動回路の夫々
は、座標検出期間中において、外部からの制御信号に基
づいて上記表示パネルの表示に寄与しない電圧の走査パ
ルスを有する走査信号を生成して、互いに異なるタイミ
ングで、且つ、駆動対象の総ての電極には同じタイミン
グで入力するように成し、 上記ｘ座標検出回路は、上記一辺側/他辺側第１電極駆
動回路からの上記表示に寄与しない電圧の走査パルスを
有する走査信号の入力タイミングと上記検出ペンからの
出力信号の発生タイミングとその出力信号のピーク値と
から上記検出ペン先端が存在する上記表示パネル上の領
域を検知するように成す一方、上記ｙ座標検出回路は、
上記一辺側/他辺側第２電極駆動回路からの上記表示に
寄与しない電圧の走査パルスを有する走査信号の入力タ
イミングと上記検出ペンからの出力信号の発生タイミン
グとその出力信号のピーク値とから上記検出ペン先端が
存在する上記表示パネル上の領域を検知するように成し
て、 上記検出ペン先端が上記表示パネルの上記一辺側半分の
領域に在るか他辺側半分の領域に在るかを検知すること
を特徴とする表示一体型タブレット装置。 - 【請求項６】 請求項５に記載の表示一体型タブレット
装置において、 上記座標検出期間を、上記検出ペン先端が存在する表示
パネル上の領域を検出する領域検出期間と上記検出ペン
先端によって指示された表示パネル上のｘ座標を検出す
るｘ座標検出期間とｙ座標を検出するｙ座標検出期間と
に分割し、 上記領域検出期間には、上記外部からの制御信号に基づ
いて、上記一辺側の駆動回路と上記他辺側の駆動回路と
から各駆動回路毎に位相の異なる上記表示に寄与しない
電圧の走査パルスを有する走査信号を出力して上記表示
パネルの上記一辺側半分の領域と他辺側半分の領域とを
時間をずらして直列に走査し、 上記ｘ座標検出期間には、上記検出制御回路によって上
記各第１電極駆動回路を同時に制御して上記表示パネル
の上記一辺側半分の領域と他辺側半分の領域とを並行し
て走査する一方、上記ｙ座標検出期間には、上記検出制
御回路によって上記各第２電極駆動回路を同時に制御し
て上記表示パネルの上記一辺側半分の領域と他辺側半分
の領域とを並行して走査し、 上記ｘ座標検出回路は、上記領域検出期間においては上
記検出ペンからの出力信号に基づいて上記検出ペン先端
が存在する表示パネル上の領域を検知し、上記ｘ座標検
出期間においては上記領域検出期間における検知結果に
基づいて上記検出ペン先端によって指示された表示パネ
ル上のｘ座標を特定するように成し、 上記ｙ座標検出回路は、上記領域検出期間においては上
記検出ペンからの出力信号に基づいて上記検出ペン先端
が存在する表示パネル上の領域を検知し、上記ｙ座標検
出期間においては上記領域検出期間における検知結果に
基づいて上記検出ペン先端によって指示された表示パネ
ル上のｙ座標を特定するように成したことを特徴とする
表示一体型タブレット装置。 - 【請求項７】 請求項５あるいは請求項６に記載の表示
一体型タブレット装置において、 上記第１電極駆動回路および第２電極駆動回路の何れを
も上記一辺側の駆動回路と他辺側の駆動回路とで構成す
ると共に、上記外部からの制御信号を上記総ての駆動回
路に入力し、 上記座標検出期間において、外部からの制御信号に基づ
いて、各駆動回路によって上記表示に寄与しない電圧の
走査パルスを有する走査信号を生成して駆動対象の総て
の電極に入力するに際して、上記一辺側第１電極駆動回
路および一辺側第２電極駆動回路は、同一電圧の走査パ
ルスを有する走査信号を生成して駆動対象電極に同じタ
イミングで入力する一方、上記他辺側第１電極駆動回路
および他辺側第２電極駆動回路は、同一電圧の走査パル
スを有する上記一辺側の両駆動回路からの走査信号とは
異なる位相の走査信号を生成して駆動対象電極に同一タ
イミングで入力するように成し、 上記ｘ座標検出回路あるいはｙ座標検出回路は、上記一
辺側の両駆動回路および他辺側の両駆動回路からの上記
表示に寄与しない電圧の走査パルスを有する走査信号の
入力タイミングと上記検出ペンからの出力信号の発生タ
イミングとその出力信号のピーク値とから上記検出ペン
先端が存在する上記表示パネル上の領域を検知するよう
に成したことを特徴とする表示一体型タブレット装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2361792A JP3178736B2 (ja) | 1992-02-10 | 1992-02-10 | 表示一体型タブレット装置 |
| US07/883,608 US5392058A (en) | 1991-05-15 | 1992-05-13 | Display-integrated type tablet device |
| EP92108163A EP0513792B1 (en) | 1991-05-15 | 1992-05-14 | Display-integrated type tablet device |
| DE69233168T DE69233168T2 (de) | 1991-05-15 | 1992-05-14 | Integrierte Flachbild-Anzeigevorrichtung |
| US08/334,811 US5581274A (en) | 1991-04-05 | 1994-11-04 | Display-integrated type tablet device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2361792A JP3178736B2 (ja) | 1992-02-10 | 1992-02-10 | 表示一体型タブレット装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05224814A JPH05224814A (ja) | 1993-09-03 |
| JP3178736B2 true JP3178736B2 (ja) | 2001-06-25 |
Family
ID=12115572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2361792A Expired - Fee Related JP3178736B2 (ja) | 1991-04-05 | 1992-02-10 | 表示一体型タブレット装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178736B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048994B1 (ko) * | 2009-01-29 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 구동방법 |
| JP5508561B2 (ja) * | 2013-03-01 | 2014-06-04 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1992
- 1992-02-10 JP JP2361792A patent/JP3178736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05224814A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9335852B2 (en) | In-cell touch display device | |
| US9293078B2 (en) | Display device integrated with touch screen panel and method of driving the same | |
| JP2534422B2 (ja) | 表示一体型タブレット装置 | |
| KR100220548B1 (ko) | 좌표 입력 장치 | |
| US9690437B2 (en) | Display device having in-cell touch structure and method of driving the same | |
| JP6074625B2 (ja) | 入力装置および表示装置 | |
| CN107678608B (zh) | 输入检测装置以及电子装置 | |
| KR100228596B1 (ko) | 입력일체형 디스플레이장치 | |
| JP3817012B2 (ja) | 座標検出機能付液晶表示装置とその駆動回路 | |
| KR102591836B1 (ko) | 터치 디스플레이 패널, 터치 디스플레이 장치 | |
| JP7175552B2 (ja) | 半導体装置、表示装置、及び、方法 | |
| KR0131039B1 (ko) | 좌표입력기구를 구비한 디스플레이장치 | |
| JP3178736B2 (ja) | 表示一体型タブレット装置 | |
| JPH07182107A (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| JPH05233147A (ja) | ディスプレイ一体型タブレット | |
| JP2837285B2 (ja) | 表示一体型タブレット | |
| JP3808063B2 (ja) | 表示一体形タブレット装置 | |
| JP2638331B2 (ja) | 座標入力装置 | |
| KR101789128B1 (ko) | 터치스크린 내장형 디스플레이 패널을 갖는 표시 장치의 구동 회로 | |
| JP3009933B2 (ja) | 表示一体型タブレット | |
| JPH1011214A (ja) | 表示装置およびそれを用いる表示一体形タブレット装置 | |
| JPH0863288A (ja) | 入力一体型ディスプレイ装置 | |
| JP2000181624A (ja) | 表示一体型タブレット装置 | |
| KR102686108B1 (ko) | 표시 장치, 표시 패널에 있어서의 전압 제어 방법 및 표시 드라이버 | |
| JPH07182106A (ja) | 表示一体型タブレット装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |