JP3090366B2 - 2重化アナログ出力装置 - Google Patents
2重化アナログ出力装置Info
- Publication number
- JP3090366B2 JP3090366B2 JP04006832A JP683292A JP3090366B2 JP 3090366 B2 JP3090366 B2 JP 3090366B2 JP 04006832 A JP04006832 A JP 04006832A JP 683292 A JP683292 A JP 683292A JP 3090366 B2 JP3090366 B2 JP 3090366B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- output device
- output
- signal
- analog output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Description
号を、当該デジタル信号と絶縁されたアナログ信号に変
換して出力するアナログ出力装置に関し、特に、アナロ
グ出力装置を2重化した2重化アナログ出力装置に関す
るものである。
ラントの制御系等において、制御計算機の出力する制御
データを、バルブの開閉等、プラントの動作を指示する
アナログ信号に変換して出力するために用いられる。
とアナログ信号は出力されなくなリ、プラントは正常な
動作をしなくなる。たとえば、アナログ信号を受けて動
作するはずのアクチュエータはバルブを閉じる方向等に
動作し、プラントを停止させる。
ログ出力装置を2重化し、一方を常用系、他方を待機系
として使用し、常用系のアナログ出力装置に障害が生じ
た場合、待機系と主系を切り換えて使用し、支障なくプ
ラントの運転を継続できるようにしている。
ては、特開平3−135601号公報記載の装置が知ら
れている。
作される負荷に2つのアナログ出力装置を並列に接続
し、各アナログ出力装置に、負荷への電流の供給をカッ
トオフする出力トランジスタを設け、当該出力トランジ
スタのON/OFFを制御することにより常用系と待機
系を切り換えている。また、負荷への電流の流れの有無
を検出し、検出値をデジタル値として、制御計算機に返
すことにより、アナログ出力装置の障害の検出を可能に
している。
平3−135601号公報記載の2重化アナログ出力装
置によれば、負荷への電流の流れの有無を検出すること
により、負荷に電流を供給している常用系のアナログ出
力装置の障害を検出することができる。しかし、負荷に
電流を供給していない待機系の障害を検出することがで
きない。このため、待機系に障害が生じている場合、障
害を起こした常用系から切換えられた時点で初めて待機
系の障害が検出される。結果、両系に障害が発生したこ
ととなって、プラントは停止することになる。すなわ
ち、2重化構成としているにもかかわらず、充分な信頼
性を達成することができない。
が正常であることを診断するのはもちろんであるが、待
機系も正常であることを診断しなければ、常用系の故障
で待機系に切換えることでプラントの運転を継続できる
とは限らない。
ならない。
ログ出力装置を共に、診断することのできる2重化アナ
ログ出力装置を提供することを目的とする。
本発明は、入力する入力ディジタル信号をアナログ電圧
信号に変換するD/A変換器と、前記アナログ電圧信号
に応じてアナログ信号を生成し、アナログ信号線を介し
て外部負荷に出力するアナログ信号出力手段と、前記ア
ナログ信号の外部負荷への出力を遮断可能なカットオフ
手段と、前記アナログ信号出力手段の生成したアナログ
信号をデジタル変換し、外部に出力する出力デジタル信
号を生成するD/A変換器とを有することを特徴とする
アナログ出力装置を提供する。
ログ信号出力手段とカットオフ手段は、外部負荷へ出力
するアナログ信号の生成の制御と、前記アナログ信号の
外部負荷への出力の制御を、それぞれ別個に行なう。ま
た、D/A変換器は、前記アナログ信号出力手段の生成
したアナログ信号をデジタル変換し、外部に出力する。
を、待機系として用いる場合、カットオフ手段によって
アナログ信号の外部負荷への出力を遮断すれば足りる。
よって、待機系として用いられる場合でも、アナログ信
号出力手段はアナログ信号の生成を行なうことができ、
生成されたアナログ信号をデジタル変換した出力デジタ
ル信号より、アナログ信号生成の正常性を診断すること
ができる。
の実施例を説明する。
は、図2に示すように、2つのアナログ出力装置1A、
1Bよりなる。両アナログ出力装置1A、1Bは、処理
装置(CPU)3とデータバス25、アドレスバス2
6、制御バス27を介して接続される。また、本実施例
においては、各アナログ出力装置は出力するアナログ信
号の負荷をアクチュエータ31とバルブ32としてい
る。
置について説明する。
グ装置の構成を示す。
1Bは、それぞれ、制御回路4A、4B、D/A変換器
5A、5B、絶縁アンプ6A、6B、アンプ7A、7
B、出力トランジスタ8A、8B、絶縁電源9A、9
B、カットオフトランジスタ10A、10B、出力電流
検出用のフォトカプラ11A、11B、突き合わせ用ダ
イオード13A、13B、絶縁アンプ14A、14B、
A/D変換器15A、15B、抵抗22A、22Bを有
している。
Bを待機系として、本第1実施例に係る2重化アナログ
出力装置の動作を説明する。
は、両アナログ出力装置において、D/A変換器5A、
5Bでアナログ信号に変換された後、絶縁アンプ6A、
6B、アンプ7A、7Bを介して出力トランジスタ8
A、8Bの入力側に供給される。
U3の制御に基づき、制御回路4Aが、切換回路16A
を介して、カットオフトランジスタ10Aをオフにす
る。これにより絶縁電源9AのCOMに対して+24V
の出力P24から突き合わせ用ダイオード13Aを介し
て供給される出力電流は、負荷31を流れ、出力電流検
出用のフォトカプラ11A経由で出力トランジスタ8A
の出力側を通り、抵抗22Aを通って接点COMに致
る。すなわち、出力トランジスタ8Aの入力電流によ
り、負荷31を流れる出力電流が制御される。
5V(P15)、−15V(N15)の電源も供給す
る。また、フォトカプラ11Aに、負荷への出力電流が
ある値Ih(たとえば0.5mA)以下のとき、その出
力がオフとなり、Ih以上のとき出力がオンとなるよう
なものを用いれば、Ih以下となったときに出力無しと
判定することができる。
は、CPU3の制御に基づき、制御回路4Bが、切換回
路16Bを介して、カットオフトランジスタ10Bをオ
ンする。カットオフトランジスタ10Bは、このときの
コレクタエミッタ間電圧VCEが、突き合わせダイオー
ド13Bとフォトカプラ11Bのダイオードに電流を流
すのに必要な電圧より低くなるものを選定してあるの
で、負荷31へは出力電流は流れず、絶縁電圧9BのP
24の出力はカットオフトランジスタ10Bを通って、
出力トランジスタ8B、抵抗22Bを流れる。一方、ダ
イオ−ド13Bがあるので、負荷31が、カットオフト
ランジスタ10Bによって短絡することはない。
は、負荷を流れる電流を検出する。切換回路16A、1
6Bは、それぞれ、フォトトランジスタ11A、11B
の出力を判定し、自装置が常用系のときに電流が流れて
いなければ異常として検出し、自装置が待機系のときに
電流が流れていれば異常として検出する。
して検出された信号は、切換回路16Aから制御回路4
A、バスを介して処理装置に読み取られる。処理装置3
は、異常信号を読み取ると、エラーメッセージを出力
し、2重化切換を両アナログ出力装置1A、1Bに指示
する。
置1A、1Bの制御装置4A、4Bを介して切換回路1
6A、16Bへ伝えられる。常用系の切換回路16Aは
信号24Aに電流を流しカットオフトランジスタ10A
をオンにして待機系に移行し、待機系の切換回路16B
は信号24Bの電流を流さず、カットオフトランジスタ
をオフにして常用系に移行する。
いて異常として検出された信号もまた切換回路16Bか
ら制御回路4B、バスを介して処理装置3に読み取られ
る。処理装置3は、異常信号を読み取ると、エラーメッ
セージを出力し、出力トランジスタ8Bをオフにするこ
とを待機系のアナログ出力装置1Bに指示する。もしく
は、外部回路で待機系のアナログ出力装置1Bの出力電
流をカットする。
常用系も待機系も共に、出力トランジスタ7A、7Bを
オンにし、カットオフトランジスタ10A、10Bによ
って、負荷31への電流の供給を制御している。そし
て、本実施例においては、出力トランジスタ8A、8B
に流れる電流をリードバックすることにより常用系およ
び待機系の出力トランジスタの出力の正常性を診断す
る。
の場合、負荷31を流れる電流が、抵抗22Aを流れる
ことにより、電流に比例した電圧が取り出され、絶縁ア
ンプ14Aを介してA/D変換器15Aによりディジタ
ル信号に変換され、バスを介して処理装置3に送られ
る。一方、待機系のアナログ出力装置1Bの場合、負荷
31には流れないが、カットオフトランジスタ10Bを
通って抵抗22Bを流れることにより、電流に比例した
電圧が取り出され、絶縁アンプ14Bを介してA/D変
換器15Bによりディジタル信号に変換され、バスを介
して処理装置3に送られる。
機系で負荷に出力電流を流さずに、出力トランジスタに
負荷に流すのと同じ電流を流し、その電流値を、ディジ
タル値としてリードバックすることで出力トランジスタ
の出力能力を診断することができる。したがい、処理装
置が待機系からリードバックした値が、待機系へ出力し
た値と異なり、異常があると判断された場合は、待機系
が異常であることのエラーメッセージ等を出力し、常用
系が正常である間に待機系の修理を行なうことができ
る。
待機系とすることにより、実際に負荷が接続していなく
とも、出力トランジスタに電流を流し、各アナログ出力
装置の正常性を診断することができる。
第2の実施例を説明する。
グ出力装置の構成を示す。
1Bは、それぞれ、制御回路4A、4B、D/A変換器
5A、5B、絶縁アンプ6A、6B、アンプ7A、7
B、絶縁電源9A、9B、カットオフトランジスタ10
A、10B、出力電圧検出用のフォトカプラ11A、1
1B、突き合わせ用ダイオード13A、13B、絶縁ア
ンプ14A、14B、A/D変換器15A、15B、抵
抗40A、40Bを有している。
出力装置の動作を説明する。
前記第1実施例に係る2重化アナログ出力装置が負荷3
1に電流を供給したのと異なり、負荷31に電圧を供給
する。 すなわち、アンプ7A、7Bの出力電圧が装置
の出力となる。抵抗40A、40Bは、アンプ7A、7
Bとカットオフトランジスタ10A、10Bの間に入り
電流を制限する。ただし、抵抗40A、40Bは、負荷
に対して十分小さいものとする。
るとすると、アナログ出力装置1Aにおいて、カットオ
フトランジスタ10Aをオフにすることにより、アンプ
7Aの出力電圧は、抵抗40A、ダイオード13A、フ
ォトカプラ13Aのダイオードの電圧降下を差し引いた
分の電圧が負荷にかかる。
においては、カットオフトランジスタ10Bをオンする
ことにより、電流はカットオフトランジスタ10Bを通
って流れ、負荷に電流は流れなくなる。また、ダイオー
ド13Bにより、負荷にかかる電圧に対し、アナログ出
力装置1Bはハイインピーダンスとなる。
は、負荷の印加された電圧を検出する。
バックは、アンプ7Bの出力電圧を取り込むことにより
行なう。すなわち、アンプ7Bの出力電圧は、抵抗40
Bにかかっているので、これを、絶縁アンプ14B、A
/D変換器15Bを介して、出力電圧はリードバックで
きる。
第1実施例と同様に、待機系に異常があると判断された
場合は、待機系が異常であることのエラーメッセージ等
を出力し、常用系が正常である間に待機系の修理を行な
うことができる。
フトランジスタ10A、10Bを出力信号線と並列に設
けたが、これは、出力信号線に直列に設けるようにして
もよい。ただし、この場合は、待機系のカットオフトラ
ンジスタのON動作を判定することはできない。
力装置1A、1Bをアクチュエータ(負荷31)と一体
として構成するようにしてもい。
チュエータ間の長距離を伝達する信号をディジタル化す
ることができ、信頼性を高めることができる。なお、図
4に示した例は、処理装置3も2重化した場合について
示している。ところで、前記各実施例(図2参照)で
は、CPUとアナログ出力装置は、アドレス、データ、
制御のパラレルバスで接続していたが、図4に示したよ
うにアナログ出力装置をアクチュエ−タと一体化した場
合は、配線量を低減化するために、CPUとアナログ出
力装置を、シリアル回線で接続するようにするのが好ま
しい。この場合は、アナログ出力装置の制御回路とバス
の間にシリアル回線用の回路を設けるようにする。
ランジスタに流れる電流の値をリードバックできるの
で、出力トランジスタまでの動作診断が行なえる。ま
た、待機系においてはカットオフトランジスタ及び直列
ダイオードにより、出力電流をカットオフしながらも出
力トランジスタには電流を流すことができるので、待機
系でも、出力トランジスタまでの動作診断も行なうこと
ができる。
により、常用系の断線検出及び待機系のカットオフ異常
を検出できる。
ジスタを流れる電流、および、アナログ出力装置の出力
電流の診断を行なうことで、アナログ出力装置の健全性
を完全に確認できる。特に2重化構成の待機系の診断が
できることで、常用系故障時に切換えた時、初めて待機
系の故障が検出されるのではなく、事前に待機系の故障
を検出し、修復するという予防保全ができるので、一系
故障でも、切換えることで確実に動作して運転を継続す
るプラントにすることができる。
た2重化アナログ出力装置について説明したきたが、以
上の実施例で示したアナログ出力装置は、2重化されて
いない1系のみのアナログ出力装置として用いることが
できる。さらに、前記切換回路によりアナログ出力装置
を、待機系の状態とすれば、実際に負荷を接続すること
なく装置の正常性を診断することができる。
と待機系のアナログ出力装置を共に、診断することので
きる2重化アナログ出力装置を提供することができる。
装置の構成を示すブロック図である。
の構成を示すブロック図である。
装置の構成を示すブロック図である。
の他の構成を示すブロック図である。
Claims (11)
- 【請求項1】入力する入力ディジタル信号をアナログ電
圧信号に変換するD/A変換器と、前記アナログ電圧信
号に応じてアナログ信号を生成し、アナログ信号線を介
して外部負荷に出力するアナログ信号出力手段と、前記
アナログ信号の外部負荷への出力を遮断可能なカットオ
フ手段と、前記アナログ信号出力手段の生成したアナロ
グ信号をデジタル変換し、外部に出力する出力デジタル
信号を生成するA/D変換器とを有することを特徴とす
るアナログ出力装置。 - 【請求項2】請求項1記載のアナログ出力装置であっ
て、 前記アナログ信号出力手段は、前記アナログ電圧信号に
応じて電圧信号を前記アナログ信号として生成し、前記
アナログ信号線に印加する増幅器であることを特徴とす
るアナログ出力装置。 - 【請求項3】請求項1記載のアナログ出力装置であっ
て、 前記アナログ信号出力手段は、前記アナログ線に電流を
前記アナログ信号として供給する電流電源と、前記アナ
ログ線に対して直列に接続された電流制御トランジスタ
であることを特徴とするアナログ出力装置。 - 【請求項4】請求項1または3記載のアナログ出力装置
であって、 前記カットオフ手段は、コレクタとエミッタを前記アナ
ログ信号に対して並列に接続した、外部負荷への出力の
遮断時に前記アナログ信号線を短絡させるカットオフト
ランジスタであり、前記A/D変換器は外部負荷を流れ
る電流によって生じる電圧および前記カットオフトラン
ジスタが短絡した経路中を流れる電流によって生じる電
圧をデジタル変換することを特徴とするアナログ出力装
置。 - 【請求項5】請求項2記載のアナログ出力装置であっ
て、 前記カットオフ手段は、コレクタとエミッタを前記アナ
ログ信号に対して並列に接続した、外部負荷への出力の
遮断時に前記アナログ信号線を短絡させるカットオフト
ランジスタであることを特徴とするアナログ出力装置。 - 【請求項6】請求項4または5記載のアナログ出力装置
であって、 前記外部負荷への出力遮断時に、前記カットオフトラン
ジスタのコレクタ、エミッタ間電圧を吸収するように、
前記カットオフトランジスタよりも外部負荷側におい
て、前記アナログ信号に直列にダイオードを接続したこ
とを特徴とするアナログ出力装置。 - 【請求項7】請求項1、3または4記載のアナログ出力
装置であって、 前記カットオフトランジスタよりも外部負荷側におい
て、前記アナログ信号線に直列に電流検出器を設けたこ
とを特徴とするアナログ出力装置。 - 【請求項8】請求項1、2または5記載のアナログ出力
装置であって、 前記カットオフトランジスタよりも外部負荷側におい
て、前記アナログ信号線と並列に電圧検出器を設けたこ
とを特徴とするアナログ出力装置。 - 【請求項9】請求項1、2、3、4、5、6、7または
8記載のアナログ出力装置であって、 外部より入力する制御デジタル信号に応じて、前記遮断
手段に、前記アナログ信号の外部負荷への出力の遮断を
指示する切換手段を有し、前記遮断手段は前記切換手段
よりの指示に応じて前記アナログ信号の外部負荷への出
力を遮断することを特徴とするアナログ出力装置。 - 【請求項10】前記外部負荷に対して並列に接続され
た、請求項9記載のアナログ出力装置を有することを特
徴とする2重化アナログ出力装置。 - 【請求項11】請求項10記載の2重化アナログ出力装
置と、処理に応じて、前記入力デジタル信号および制御
デジタル信号を2重化アナログ出力装置に出力し、2重
化アナログ出力装置より前記出力デジタル信号を読みだ
す制御装置と、前記外部負荷に出力される前記アナログ
信号に応じて操作されるプラントとを有し、前記制御装
置は、前記デジタル制御信号を用いて、一方のアナログ
出力装置を前記外部負荷への出力を遮断するよう制御し
て当該アナログ出力装置を待機系装置として使用し、他
方のアナログ出力装置を前記外部負荷への出力の遮断を
行なわないよう制御して当該アナログ出力装置を常用系
装置として使用することを特徴とするプラントシステ
ム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04006832A JP3090366B2 (ja) | 1992-01-17 | 1992-01-17 | 2重化アナログ出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04006832A JP3090366B2 (ja) | 1992-01-17 | 1992-01-17 | 2重化アナログ出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05199570A JPH05199570A (ja) | 1993-08-06 |
JP3090366B2 true JP3090366B2 (ja) | 2000-09-18 |
Family
ID=11649205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04006832A Expired - Lifetime JP3090366B2 (ja) | 1992-01-17 | 1992-01-17 | 2重化アナログ出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3090366B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101555003B1 (ko) | 2010-01-22 | 2015-09-22 | 코와 가부시키가이샤 | 발 관절 서포터 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4802971B2 (ja) * | 2006-10-26 | 2011-10-26 | 横河電機株式会社 | アナログ出力装置 |
JP5389614B2 (ja) * | 2009-11-13 | 2014-01-15 | 株式会社日立製作所 | プロセス制御装置 |
-
1992
- 1992-01-17 JP JP04006832A patent/JP3090366B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101555003B1 (ko) | 2010-01-22 | 2015-09-22 | 코와 가부시키가이샤 | 발 관절 서포터 |
Also Published As
Publication number | Publication date |
---|---|
JPH05199570A (ja) | 1993-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667284A (en) | Multiplexing control unit | |
JPH0894695A (ja) | 半導体パワースイッチシステム | |
US7149925B2 (en) | Peripheral component with high error protection for stored programmable controls | |
JPH0797281B2 (ja) | アナログ出力回路網 | |
US5357491A (en) | Clock selection control device | |
JP3090366B2 (ja) | 2重化アナログ出力装置 | |
US4387426A (en) | Digital data processing system | |
JP4802971B2 (ja) | アナログ出力装置 | |
JP3392620B2 (ja) | 冗長化アナログ出力装置 | |
KR20160072503A (ko) | 엔진 제어기 고장 검출 장치 및 방법 | |
JP4415384B2 (ja) | デジタル出力装置およびデジタル出力装置を用いた診断方法 | |
JP2970164B2 (ja) | 切替回路 | |
JPH09223444A (ja) | 補助リレー駆動回路 | |
JP2861595B2 (ja) | 冗長化cpuユニットの切り替え制御装置 | |
JP4135095B2 (ja) | 多点アナログ出力装置 | |
JP2518400B2 (ja) | 操作回路用故障監視装置 | |
JP2885575B2 (ja) | 補助リレー駆動回路 | |
JPS62229302A (ja) | デジタル制御装置 | |
JPH10124117A (ja) | 端子台ユニット | |
JPS6122364Y2 (ja) | ||
KR0161133B1 (ko) | 이중화제어회로 | |
JP4035781B2 (ja) | 電流入力モジュール | |
JPH03135601A (ja) | 二重化絶縁出力切換方法 | |
JP2001327071A (ja) | 二重系制御回路 | |
JPS617901A (ja) | デイジタル制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |