JP3085824B2 - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JP3085824B2 JP3085824B2 JP05141493A JP14149393A JP3085824B2 JP 3085824 B2 JP3085824 B2 JP 3085824B2 JP 05141493 A JP05141493 A JP 05141493A JP 14149393 A JP14149393 A JP 14149393A JP 3085824 B2 JP3085824 B2 JP 3085824B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory
- supply voltage
- signal
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
カードが接続可能な電子機器におけるメモリカード制御
装置に関する。
ては、たとえば被写体を撮像して、この被写体像を表わ
す画像データを得る電子スチルカメラなどの電子機器が
知られている。この電子スチルカメラにはメモリカード
へ画像データの書き込みや読み出しを制御するメモリカ
ード制御装置が搭載されている。このメモリカード制御
装置は、たとえば、LSI(large-scale integrated circu
it) にて構成され、このLSI の制御を受けて、画像デー
タの書き込みおよび読み出しがメモリカードにて行なわ
れる。これにより、電子スチルカメラにメモリカードを
接続して、電子スチルカメラにて撮影された画像データ
をメモリカードに記憶させ保存することができる。
めの電源電圧が5Vにて構成されていた。しかし近年の
半導体技術の進歩により、たとえばメモリカードを構成
する記憶素子の動作タイミングが5Vのものと同一であ
るが、電源電圧が3Vのものが出現し、これによりメモ
リカードも同様に動作電圧が3Vにて駆動されるように
なった。
うな電源電圧のメモリカードを接続して制御するため
に、従来の電子機器では、接続されるメモリカードの電
源電圧に一致するようにメモリカード制御装置の電源電
圧があらかじめ設定されて構成されていた。たとえば、
LSI にて構成されたメモリカード制御装置では、信号の
入出力のためのI/OピンとLSI に供給される電源電圧が
同一でなければならないので、3Vと5Vの両方のメモ
リカードを制御可能に構成する場合に、メモリカードの
電源電圧に対応させて、メモリカードを制御するLSI と
その周辺回路の電源電圧をそのつど変えなければならな
い問題があった。したがって、メモリカード制御装置が
搭載された電子機器側では、メモリカード制御装置の電
源電圧を変更する際に、たとえば電子機器全体を初期化
するリセット操作などのシーケンス制御が必要となると
いう問題があった。このため従来のメモリカード制御装
置では、電源電圧が異なるメモリカードに対して汎用性
のある電子機器を構成することが困難であった。
圧が異なるメモリカードをそれぞれ制御することができ
るメモリカード制御装置を提供することを目的とする。
するために、文字や画像などの情報を記憶するメモリカ
ードに対して情報の記憶制御を行なって、メモリカード
と電子装置との間のインタフェースを行なうメモリカー
ド制御装置において、この装置は、電子装置と第1の電
源電圧または第2の電源電圧で動作する前記メモリカー
ドとの間の信号を第1の電源電圧および第2の電源電圧
のいずれかの電源電圧で処理し、メモリカードへの読み
出しおよび書き込みの記憶制御を行なう制御手段と、メ
モリカードおよび制御回路から出力された信号の信号レ
ベルを変換して、それぞれ制御回路およびメモリカード
に出力する第1の電圧変換手段とを有し、第1の電圧変
換手段は、第1の電源電圧で動作するメモリカードが接
続された場合に、メモリカードからの入力信号レベルを
制御手段における電源電圧に対応する信号レベルに変換
して制御手段に出力するとともに、制御手段からメモリ
カードに出力される出力信号レベルを第1の電源電圧に
対応する信号レベルに変換し、さらに第1の電圧変換手
段は、第2の電源電圧で動作するメモリカードが接続さ
れた場合に、メモリカードからの入力信号レベルを制御
手段における電源電圧に対応する信号レベルに変換して
制御手段に出力するとともに、制御手段からメモリカー
ドに対する出力信号レベルを第2の電源電圧に対応する
信号レベルで出力することを特徴とする。
段に供給する電源電圧を入力する電源入力を有し、第1
の電圧変換手段は、接続されるメモリカードに応じて電
源入力に選択的に供給された第1の電源電圧もしくは第
2の電源電圧に応じて、信号のレベルを変換するとよ
い。
た信号レベルを所定の電源電圧に対応する信号レベルに
変換して電子装置に出力するとともに、電子装置からの
出力信号レベルを制御手段における電源電圧に対応する
信号レベルに変換して制御手段に出力する第2の電圧変
換手段を備えるとよい。
カードが接続された場合、このメモリカードから出力さ
れた信号の信号レベルが第1の電圧変換手段にて、第1
の電源電圧および第2の電源電圧のいずれかに対応する
信号レベルに変換され、この信号が制御手段にて処理さ
れて電子装置に出力される。この場合、制御手段からメ
モリカードに出力される信号の信号レベルは、第1の電
圧変換手段にて第1の電源電圧に対応する信号レベルに
変換される。
ードが接続された場合、このメモリカードから出力され
た信号の信号レベルが第1の電圧変換手段にて、第1の
電源電圧および第2の電源電圧のいずれかに対応する信
号レベルに変換され、この信号が制御手段にて処理され
て電子装置に出力される。この場合、制御手段からメモ
リカードに出力される信号の信号レベルは、第1の電圧
変換手段にて第2の電源電圧に対応する信号レベルに変
換される。
説明する。図1を参照すると同図には本発明のメモリカ
ード制御装置が適用された電子スチルカメラの一実施例
の要部が示されている。この実施例における電子スチル
カメラ1は、被写体を撮像して、この被写体の光学像を
表わす画像データを生成するカメラである。電子スチル
カメラ1は、生成した画像データを処理するデバイス10
と、デバイス10にて処理された画像データをコネクタ12
を介して接続されたメモリカード14に記憶させ、またメ
モリカード14に記憶された画像データを読み出す制御を
行なうメモリカード制御装置16とを備えている。なお、
同図において、本発明の理解に直接関係のない部分は、
図示およびその説明を省略し、また、以下の説明におい
て信号の参照符号はその現われる接続線の参照番号で表
わす。
するとメモリカード制御装置16は、コネクタ12に装着さ
れたメモリカード14を制御し、撮像して生成された画像
データなどの情報をデバイス10から受けてメモリカード
14に記憶させ、また、メモリカード14に記憶された画像
データなどの情報を読み出してデバイス10に転送するイ
ンタフェース装置である。メモリカード制御装置16は、
一例としてその電源電圧が3Vまたは5Vに規定された
メモリカード14がコネクタ12を介して接続可能に構成さ
れ、また、電子スチルカメラ1に備えられたデバイス10
は5Vの単一の電源電圧のみで動作するように構成され
ている。
14とデバイス10との間で信号の入出力処理を行なう内部
ロジック22と、メモリカード14からの入力信号レベルを
内部ロジック22に適合するように変換するとともに内部
ロジック22からの出力信号レベルをメモリカード14に適
合するように変換するレベルシフタ20と、内部ロジック
22からの入力信号レベルを5Vに変換してデバイス10に
出力するとともにデバイス10からの出力信号レベルを3
Vに変換して内部ロジック22に出力するレベルシフタ24
とを有している。メモリカード制御装置16は、たとえ
ば、内部ロジック22とレベルシフタ20とレベルシフタ24
とが集積化されて1つのパッケージに納められた集積回
路にて有利に構成される。
て画像データなどの情報の書込制御および読出制御をす
る制御回路である。この実施例における内部ロジック22
は、不図示の電源回路から接続線100 を介して供給され
る3Vの単一の電源電圧によって動作するように構成さ
れている。内部ロジック22の電源電圧は、コネクタ12に
装着されるメモリカード14の動作電圧のうち、最も低い
動作電圧に適合する電圧となるように構成されるとよ
い。たとえば、電源電圧が3V系および5V系のメモリ
カード14が使用される場合には、内部ロジック22は、電
源電圧が3Vにて駆動させるように構成される。
るメモリカード14の種類に応じた制御信号を生成して情
報の読出制御および書込制御を行なう。たとえば、コネ
クタ14に装着されたメモリカードがスタティックRAM を
用いたメモリカードの場合には、内部ロジック22は情報
の書込アドレスもしくは読出アドレスを設定し、メモリ
カード14に書込信号および読出信号などの制御信号を出
力することによって、メモリカードへの記憶制御を行な
う。またメモリカード14がEEPROM(電気的消去可能なPR
OM)にて構成されたメモリカードの場合には、内部ロジ
ック22は、情報の書き込みおよび読み出しの際に、メモ
リカード14を制御するためのコマンドを表わす制御信号
を出力して所定のシーケンス制御を行なう。内部ロジッ
ク22は、デバイス10から出力されレベルシフタ24を介し
て転送された画像データをその入力110 に入力して、書
き込みのための制御信号と画像データとを出力112 に出
力する。また、内部ロジック22は、メモリカードの読み
出しの際に、メモリカード14に格納された画像データな
どの情報を読み出すための制御信号を出力112 に出力
し、メモリカード14から読み出されて、コネクタ12およ
びレベルシフタ20を介して入力114 に現われた画像デー
タなどの情報を出力116 に出力する。
入力された信号の電圧を変換して出力する電圧変換素子
にて構成された電圧変換回路である。レベルシフタ20
は、画像データおよび制御信号などの情報を表わす信号
を入出力する複数の入力および出力と、これら入力に現
われた信号レベルを変換して出力する電圧変換素子21a
および21b とを有している。
電源電圧に応じて、入力124 および112 のそれぞれに入
力される信号を電源電圧に応じたレベル系の信号に変換
する。レベルシフタ20は、たとえば、5V系のメモリカ
ード14がコネクタ12に接続されて、スイッチ回路26より
接続線120 を介して5Vの電源電圧が供給されると、入
力112 に入力する信号のレベルを、電圧変換素子21b に
て5V系の信号レベルに変換し、変換した信号をコネク
タ12が接続された出力122 に出力する。この場合、レベ
ルシフタ20は、コネクタ12が接続された入力124 に入力
する5V系の信号を電圧変換素子21a にて3V系の信号
レベルに変換し、変換した信号を出力114 に出力する。
また、レベルシフタ20は、3V系のメモリカード14がコ
ネクタ12に接続されて、入力120 に3Vの電源電圧が供
給されると、入力112 および124に入力する入力信号の
レベルを変換せずにそれぞれ出力122 および114 に出力
する。
0 を介してスイッチ回路26から供給される。スイッチ回
路26は、メモリカード14のコネクタ12への接続に応動し
て、接続線100 および接続線130 のいずれかを選択し、
選択した接続線を接続線120に接続することにより、メ
モリカード14の駆動電圧に応じた電源電圧をレベルシフ
タ20に出力する。接続線130 には、不図示の電源回路か
ら5Vの電源電圧が印加されるように構成され、接続線
100 には3Vの電源電圧が印加されるように構成され
る。スイッチ回路26は、接続線100 に印加される3Vの
電源電圧と接続線130 に印加される5Vの電源電圧とを
選択的に接続線120 に接続する。また、スイッチ回路26
は、コネクタ12に装着されたメモリカード14の電源電圧
を表わす電圧情報を検出する機能を有し、コネクタ12に
接続されたメモリカード14から通知されて検出した電圧
情報に応じて、接続線100 と接続線120 とのいずれかを
選択する。
信号などの情報を表わす信号を入出力する複数の入力お
よび出力と、これら入力に現われた信号のレベルを変換
して出力する電圧変換素子25a および25b とを有してい
る。レベルシフタ24は、入力130 に現われる5Vの電源
電圧にて駆動され、デバイス10における信号レベルと内
部ロジック22における信号レベルとを適合させる機能を
有している。たとえばレベルシフタ24は、デバイス10か
ら出力され、入力140 に入力した5V系の信号のレベル
を電圧変換素子25b にて3V系に変換し、変換した信号
を出力110 に出力するまた、レベルシフタ24は、内部ロ
ジック22から出力され入力116 に入力した3V系の信号
のレベルを電圧変換素子25a にて5V系に変換し、変換
した信号を出力142 に出力する。
メモリカード制御装置16の入出力(I/O) 部は、レベルシ
フタ20にて構成されている。このレベルシフタ20に電源
電圧を供給するための電源ライン(接続線120 )は、メ
モリカード制御装置16内部の3Vおよび5Vの電源ライ
ン(接続線100,130 )には接続されず、接続線120 を用
いてメモリカード制御装置16の外部から電圧切替を行う
ことが可能である。したがって図1に示すようにレベル
シフタ20に電源電圧を供給するための接続線120 を、メ
モリカード制御装置16の外部に備えられたスイッチ回路
26に接続し、不図示の電源回路からの電源電圧をスイッ
チ回路26にて切り替えてレベルシフタ20に供給する。
の動作を以下に説明する。まず、電源電圧が5Vのメモ
リカード14がコネクタ12に装着された場合には、そのメ
モリカード14に適合する電源電圧がスイッチ回路26にて
検出され、スイッチ回路26の接続状態が図示と反対の状
態となって、接続線130 が接続線120 と接続されて、レ
ベルシフタの入力120 に5Vの電源電圧が印加される。
つぎに、デバイス10の出力140 から出力された5V系の
レベルの画像データなどの出力信号が電圧変換素子25b
にて3V系のレベルの信号に変換されて、変換された信
号が出力110 に出力される。内部ロジック22の入力110
に入力された信号は、内部ロジック22にて処理されて生
成された制御信号とともに出力112 に出力される。電圧
変換素子21b の入力112 に入力された信号は3V系の信
号から5V系の信号に変換され、5V系の信号に変換さ
れた信号は出力122 に出力されて、コネクタ12に装着さ
れたメモリカード14に出力される。これにより、電子ス
チルカメラ1にて生成された画像データがメモリカード
14に書き込まれる。
読み出しの際に、デバイス10の出力140から読み出しを
指示するための信号が出力されると、この信号が電圧変
換素子25bにて3V系のレベルの信号に変換されて、変
換された信号が内部ロジック22の入力110 に入力され
る。内部ロジック22では、この入力された信号に基づい
て、読み出しのための制御信号が生成され、生成された
制御信号は電圧変換素子21b にて3V系の信号から5V
系の信号に変換される。変換された制御信号は出力122
に出力され、コネクタ12を介してメモリカード14に転送
される。この制御信号に応じてメモリカード14から読み
出された画像データなどの信号は、コネクタ12を介して
レベルシフタ20の入力124 に入力され、電圧変換素子21
a にて5V系の信号から3V系の信号に変換される。3
V系に変換された信号は、内部ロジック22を通ってレベ
ルシフタ24の入力116 に入力される。電圧変換素子25a
に入力された信号は3V系の信号から5V系の信号に変
換されて、5V系に変換された信号が出力142 に出力さ
れてデバイス10に転送される。
コネクタ12に装着された場合には、そのメモリカード14
に適合する電源電圧がスイッチ回路26にて検出され、ス
イッチ回路26の接続状態が図示と同じ状態となる。これ
により、接続線100 が接続線120 と接続されて、レベル
シフタ20の入力120 に3Vの電源電圧が印加される。ま
た、このとき、メモリカード制御装置16における動作
は、このスイッチ回路26およびレベルシフタ20を除い
て、上述の電源電圧が5Vのメモリカード14が装着され
た場合と同じ動作でよい。この場合、レベルシフタ20の
それぞれの入力112および124 に入力された信号は、電
圧変換を受けずにそれぞれ出力122 および114 に出力さ
れる。つまり、メモリカード14から出力された3V系の
信号は、電圧変換素子21a によりそのまま内部ロジック
22に入力される。内部ロジック22の出力116 に出力され
た3V系の信号は、電圧変換素子25a にて5V系の信号
に変換されてデバイス10に出力される。また、デバイス
10から出力された5V系の信号が電圧変換素子25b によ
り3V系の信号に変換され、この変換された信号が内部
ロジック22に入力される。内部ロジック22の出力112 に
出力された3V系の信号は、電圧変換素子21b によりそ
のまま出力122 に出力されてメモリカード14に転送され
る。
ジック22が3Vの電源電圧で動作するので、5Vの電源
電圧に対応したメモリカード14が接続された場合には、
メモリカード14からの5V系の信号レベルがレベルシフ
タ20の電圧変換素子21a により3V系の信号レベルに変
換され、また、内部ロジック22からメモリカード14に出
力される3V系の信号レベルの信号が電圧変換素子21b
により5V系の信号レベルに変換される。また、レベル
シフタ24では、装着されるメモリカード14に係らず、常
に、3V系から5V系の電圧変換と、5V系から3V系
の電圧変換とが行われるので、3V系のメモリカード14
がコネクタ12に装着された場合にも正常に動作し、した
がって、電源電圧が3Vのメモリカード14に対しても、
また、電源電圧が5Vのメモリカード14に対しても正常
に動作させることができる汎用性のあるメモリカード制
御装置を実現することができる。また、内部ロジック22
は常に3Vで動作するように構成されているので、電源
電圧が異なるメモリカード14を接続した場合にリセット
等のシーケンスも不要である。さらに、このようにメモ
リカード制御装置14を構成することで、メモリカード制
御装置14の入力120へ供給する電源電圧を切り替えるだ
けでメモリカード14に応じた電源電圧の切り替えを行な
うことができるので、このメモリカード制御装置14を電
子スチルカメラ1などの電子機器に搭載する場合に、電
子機器側におけるシステムの負担が軽減される。
を切り換えるスイッチ回路26は、手動にてその接続を切
り換えるように構成してもよく、また、メモリカード14
の端子構造やメモリカード14からの電源電圧識別情報に
従って自動的にその接続を切り換えるように構成しても
よい。
1の電源電圧で動作するメモリカードが接続された場合
と、第2の電源電圧で動作するメモリカードが接続され
た場合とのそれぞれの場合に、メモリカード制御装置に
備えられた第1の電圧変換手段に供給する電圧をそれぞ
れメモリカードの電源電圧に対応させている。したがっ
て、電源電圧が異なるメモリカードに対して汎用性があ
るメモリカード制御装置を実現することができる。この
場合、第1の電圧変換手段の電源電圧のみを変えるだけ
でよいので、このメモリカード制御装置全体の電源電圧
を変える必要がなくなり、さらにその周辺の回路の電源
電圧をその都度変える必要がない。この結果、電源電圧
が異なるメモリカードをそれぞれ制御することができる
メモリカード制御装置を簡便に構成することができ、さ
らにこのメモリカード制御装置が備えられる電子機器側
の負担を軽減することができるメモリカード制御装置を
実現することができる。
た電子カメラの一実施例の要部を示すブロック図であ
る。
Claims (3)
- 【請求項1】 文字や画像などの情報を記憶する着脱可
能なメモリに対して前記情報の記憶制御を行なって、前
記メモリと電子装置との間のインタフェースを行なうメ
モリ制御装置において、前記メモリは、第1の電源電圧にて動作する第1のメモ
リまたは該第1の電源電圧とは異なる第2の電源電圧に
て動作する第2のメモリであり、 該装置は、前記第1のメモリまたは第2のメモリを接続する接続手
段と、 第2の電源電圧によって駆動され、前 記第1のメモリま
たは第2のメモリと前記電子装置との間の信号を処理
し、前記接続手段に接続されたメモリへの読み出しおよ
び書き込みの記憶制御を行なう制御手段と、前記接続手段と前記制御手段との間に接続され、前記接
続手段に接続された メモリから出力される信号および前
記制御手段から出力される信号のレベルを前記接続手段
に接続されたメモリに応じて変換し、それぞれ前記制御
手段および前記メモリに出力する第1の電圧変換手段と
を有し、 前記第1の電圧変換手段は、前記第1のメモリの接続に
応じて第1の電源電圧が供給されると、該第1のメモリ
から出力される信号のレベルを前記第2の電源電圧に対
応するレベルに変換して前記制御手段に出力するととも
に、前記制御手段から出力される出力信号のレベルを第
1の電源電圧に対応する信号レベルに変換して第1のメ
モリに出力し、 さらに前記第1の電圧変換手段は、前記第2のメモリの
接続に応じて第2の電源電圧が供給されると、該第2の
メモリから出力される信号のレベルを第2の電源電圧に
対応するレベルで前記制御手段に出力するとともに、前
記制御手段から該第2のメモリに対する出力信号のレベ
ルを第2の電源電圧に対応する信号レベルで出力するこ
とを特徴とするメモリ制御装置。 - 【請求項2】 請求項1に記載のメモリ制御装置におい
て、 該装置は、前記第1の電圧変換手段に供給する電源電圧
を入力する電源入力を有し、 前記第1の電圧変換手段は、前記接続手段に接続される
メモリに応じて前記電源入力に選択的に供給された前記
第1の電源電圧もしくは前記第2の電源電圧に応じて、
前記信号のレベルを変換することを特徴とするメモリ制
御装置。 - 【請求項3】 請求項1に記載のメモリ制御装置におい
て、該装置は、前記制御手段により処理された信号レベ
ルを前記電子装置の電源電圧に対応する信号レベルに変
換して前記電子装置に出力するとともに、前記電子装置
からの出力信号レベルを前記制御手段の第2の電源電圧
に対応する信号レベルに変換して前記制御手段に出力す
る第2の電圧変換手段を備えることを特徴とするメモリ
制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05141493A JP3085824B2 (ja) | 1993-05-20 | 1993-05-20 | メモリ制御装置 |
US08/243,790 US5450365A (en) | 1993-05-20 | 1994-05-17 | Memory card control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05141493A JP3085824B2 (ja) | 1993-05-20 | 1993-05-20 | メモリ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06332580A JPH06332580A (ja) | 1994-12-02 |
JP3085824B2 true JP3085824B2 (ja) | 2000-09-11 |
Family
ID=15293214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05141493A Expired - Fee Related JP3085824B2 (ja) | 1993-05-20 | 1993-05-20 | メモリ制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5450365A (ja) |
JP (1) | JP3085824B2 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09212598A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | Icカード用携帯端末装置 |
JPH09231339A (ja) * | 1996-02-27 | 1997-09-05 | Mitsubishi Electric Corp | メモリカード |
US5757712A (en) * | 1996-07-12 | 1998-05-26 | International Business Machines Corporation | Memory modules with voltage regulation and level translation |
US6786420B1 (en) | 1997-07-15 | 2004-09-07 | Silverbrook Research Pty. Ltd. | Data distribution mechanism in the form of ink dots on cards |
US6803989B2 (en) | 1997-07-15 | 2004-10-12 | Silverbrook Research Pty Ltd | Image printing apparatus including a microcontroller |
US6618117B2 (en) | 1997-07-12 | 2003-09-09 | Silverbrook Research Pty Ltd | Image sensing apparatus including a microcontroller |
US7724282B2 (en) | 1997-07-15 | 2010-05-25 | Silverbrook Research Pty Ltd | Method of processing digital image to correct for flash effects |
US6624848B1 (en) | 1997-07-15 | 2003-09-23 | Silverbrook Research Pty Ltd | Cascading image modification using multiple digital cameras incorporating image processing |
US7286169B2 (en) * | 1998-07-10 | 2007-10-23 | Silverbrook Research Pty Ltd | Cascading image modification using multiple digital cameras incorporating image processing |
US6985207B2 (en) | 1997-07-15 | 2006-01-10 | Silverbrook Research Pty Ltd | Photographic prints having magnetically recordable media |
US6948794B2 (en) | 1997-07-15 | 2005-09-27 | Silverbrook Reserach Pty Ltd | Printhead re-capping assembly for a print and demand digital camera system |
US6665008B1 (en) * | 1997-07-15 | 2003-12-16 | Silverbrook Research Pty Ltd | Artcard for the control of the operation of a camera device |
AUPO802797A0 (en) | 1997-07-15 | 1997-08-07 | Silverbrook Research Pty Ltd | Image processing method and apparatus (ART54) |
US7110024B1 (en) | 1997-07-15 | 2006-09-19 | Silverbrook Research Pty Ltd | Digital camera system having motion deblurring means |
US6879341B1 (en) | 1997-07-15 | 2005-04-12 | Silverbrook Research Pty Ltd | Digital camera system containing a VLIW vector processor |
US6690419B1 (en) | 1997-07-15 | 2004-02-10 | Silverbrook Research Pty Ltd | Utilising eye detection methods for image processing in a digital image camera |
US6304291B1 (en) * | 1997-07-15 | 2001-10-16 | Silverbrook Research Pty Ltd | Artcard for the administration of the operation of a camera device |
AUPO850597A0 (en) | 1997-08-11 | 1997-09-04 | Silverbrook Research Pty Ltd | Image processing method and apparatus (art01a) |
JP4079506B2 (ja) * | 1997-08-08 | 2008-04-23 | 株式会社東芝 | 不揮発性半導体メモリシステムの制御方法 |
AUPP702098A0 (en) | 1998-11-09 | 1998-12-03 | Silverbrook Research Pty Ltd | Image creation method and apparatus (ART73) |
US6279114B1 (en) | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
US6363450B1 (en) * | 1999-03-17 | 2002-03-26 | Dell Usa, L.P. | Memory riser card for a computer system |
AUPQ056099A0 (en) | 1999-05-25 | 1999-06-17 | Silverbrook Research Pty Ltd | A method and apparatus (pprint01) |
KR100322546B1 (ko) * | 2000-05-08 | 2002-03-18 | 윤종용 | 독립적인 전원 전압을 사용하는 메모리와 메모리 컨트롤러간의 인터페이스 시스템 |
US6753758B2 (en) * | 2001-01-03 | 2004-06-22 | Gerald Adolph Colman | System and method for switching voltage |
KR100884235B1 (ko) * | 2003-12-31 | 2009-02-17 | 삼성전자주식회사 | 불휘발성 메모리 카드 |
US7355905B2 (en) | 2005-07-01 | 2008-04-08 | P.A. Semi, Inc. | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage |
US20070174641A1 (en) * | 2006-01-25 | 2007-07-26 | Cornwell Michael J | Adjusting power supplies for data storage devices |
US7702935B2 (en) * | 2006-01-25 | 2010-04-20 | Apple Inc. | Reporting flash memory operating voltages |
US7861122B2 (en) * | 2006-01-27 | 2010-12-28 | Apple Inc. | Monitoring health of non-volatile memory |
US7652504B2 (en) * | 2006-12-13 | 2010-01-26 | Apple Inc. | Low latency, power-down safe level shifter |
US7834662B2 (en) * | 2006-12-13 | 2010-11-16 | Apple Inc. | Level shifter with embedded logic and low minimum voltage |
US20080288712A1 (en) | 2007-04-25 | 2008-11-20 | Cornwell Michael J | Accessing metadata with an external host |
US7913032B1 (en) | 2007-04-25 | 2011-03-22 | Apple Inc. | Initiating memory wear leveling |
TWI357186B (en) * | 2008-10-17 | 2012-01-21 | Wistron Corp | Electronic card connector, electronic decoding dev |
CN101728666B (zh) * | 2008-10-27 | 2011-08-31 | 纬创资通股份有限公司 | 电子卡连接器、电子解码装置及数字电视接收器 |
US8102728B2 (en) * | 2009-04-07 | 2012-01-24 | Apple Inc. | Cache optimizations using multiple threshold voltage transistors |
US7995410B2 (en) * | 2009-06-26 | 2011-08-09 | Apple Inc. | Leakage and NBTI reduction technique for memory |
US8553488B2 (en) | 2011-06-10 | 2013-10-08 | Apple Inc. | Performing stuck-at testing using multiple isolation circuits |
US9443564B2 (en) * | 2015-01-26 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
CN108090548A (zh) * | 2016-11-21 | 2018-05-29 | 瑞昱半导体股份有限公司 | 用于存储卡存取的中介电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713880B2 (ja) * | 1988-11-21 | 1995-02-15 | 株式会社東芝 | 不揮発性半導体メモリ |
JPH0738274B2 (ja) * | 1988-12-22 | 1995-04-26 | 株式会社東芝 | 不揮発性半導体メモリシステム |
US5202855A (en) * | 1991-01-14 | 1993-04-13 | Motorola, Inc. | DRAM with a controlled boosted voltage level shifting driver |
JPH0574182A (ja) * | 1991-09-10 | 1993-03-26 | Nec Corp | 不揮発性半導体記憶装置 |
-
1993
- 1993-05-20 JP JP05141493A patent/JP3085824B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-17 US US08/243,790 patent/US5450365A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5450365A (en) | 1995-09-12 |
JPH06332580A (ja) | 1994-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3085824B2 (ja) | メモリ制御装置 | |
US7328288B2 (en) | Relay apparatus for relaying communication from CPU to peripheral device | |
KR100521824B1 (ko) | 반도체 장치, 불휘발성 반도체 기억 장치, 반도체 장치또는 불휘발성 반도체 기억 장치를 복수 포함하는 시스템,반도체 장치 또는 불휘발성 반도체 기억 장치를 포함하는전자 카드, 이 전자 카드의 사용이 가능한 전자 장치 | |
US6301182B1 (en) | Semiconductor memory device | |
JPH0628528A (ja) | Icカード用インターフェース回路 | |
US20120110362A1 (en) | Apparatus that prevent a malfunction of the circuit and reduce power consumption | |
JP4158935B2 (ja) | メモリカード用入出力装置及びその制御方法 | |
KR100677688B1 (ko) | 파형 출력 장치 및 구동 장치 | |
JPH06274711A (ja) | Icカード | |
JP3728036B2 (ja) | デジタルカメラ | |
JP3225357B2 (ja) | 電子カメラ | |
JP2683348B2 (ja) | カードメモリ | |
JP4041101B2 (ja) | タイミング発生装置、固体撮像装置およびカメラシステム | |
JP2694867B2 (ja) | ディジタル画像再生装置 | |
JPH08180148A (ja) | Pcカード及びその使用方法 | |
JP3926515B2 (ja) | 電子機器 | |
JP2513275B2 (ja) | 計算機のインタフェ―ス方式 | |
JP2706849B2 (ja) | 光結合装置及びこれを利用した情報機器 | |
EP0361647B1 (en) | Video signal brancher | |
JP3448173B2 (ja) | 画像処理装置 | |
JPH01169691A (ja) | Icカード | |
JP2003099389A (ja) | 情報処理装置 | |
JPH0477816A (ja) | 印刷情報中継装置 | |
JP2002055836A (ja) | インターフェース装置及びメモリアクセス装置 | |
JP2007082137A (ja) | デジタルカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |