JP3059848B2 - Image sensor and multi-screen adapter - Google Patents
Image sensor and multi-screen adapterInfo
- Publication number
- JP3059848B2 JP3059848B2 JP4348138A JP34813892A JP3059848B2 JP 3059848 B2 JP3059848 B2 JP 3059848B2 JP 4348138 A JP4348138 A JP 4348138A JP 34813892 A JP34813892 A JP 34813892A JP 3059848 B2 JP3059848 B2 JP 3059848B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- screen
- pixel
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ビデオカメラからの信
号に基づいて画面の変化を検出する画像センサーと、そ
の画像センサーを備え、複数のビデオカメラからの映像
を縮小しかつ合成して１つの映像にする多分割画面アダ
プターとに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor for detecting a change in a screen based on a signal from a video camera, and an image sensor provided with the image sensor for reducing and synthesizing images from a plurality of video cameras. Multi-segment screen adapter with one video.
【０００２】[0002]
【従来の技術】監視システムにおいて、監視カメラの監
視領域に侵入者が侵入すれば、通常は監視者が検出する
ことができるが、監視者不在の時等のために、侵入者の
検出を自動的に行うことが望まれている。このような検
出を行うものとして画像センサーが知られているが、従
来の画像センサーは、ビデオカメラからの信号に含まれ
るアナログの輝度信号をアナログ的に処理して、画面の
変化を検出する構成であった。2. Description of the Related Art In a surveillance system, if an intruder enters a surveillance area of a surveillance camera, the surveillant can usually detect the intruder. It is hoped that this will be done in a targeted manner. An image sensor is known to perform such detection, but a conventional image sensor is configured to detect an image change by processing an analog luminance signal included in a signal from a video camera in an analog manner. Met.
【０００３】また、複数の監視用ビデオカメラの映像を
同時にモニターする場合などに用いられる従来の多分割
画面アダプターは、ビデオカメラからの信号をディジタ
ル化して処理する構成であり、画像センサーを備えたも
のは存在しなかった。A conventional multi-segment display adapter used for simultaneously monitoring images from a plurality of surveillance video cameras is configured to digitize and process a signal from the video camera and includes an image sensor. Things did not exist.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら上記従来
の画像センサーでは、ディジタル信号を取り扱うことが
できず、そのため多分割画面アダプターに組み込むこと
ができないという問題があった。また上記従来の多分割
画面アダプターでは、画像センサーを備えていなかった
ので、画面の変化により表示画面上に警告を表示するな
どの処理ができないという問題があった。However, the above-mentioned conventional image sensor has a problem that it cannot handle digital signals and cannot be incorporated into a multi-segment display adapter. Further, since the conventional multi-segment screen adapter does not include an image sensor, there is a problem that a process such as displaying a warning on a display screen due to a change in the screen cannot be performed.
【０００５】本発明はかかる事情に鑑みて成されたもの
であり、ディジタル化された輝度信号に基づいて画面の
変化を検出できる画像センサーを提供することを目的と
する。また本発明は、画像センサーを備えた多分割画面
アダプターを提供することを目的とする。The present invention has been made in view of such circumstances, and has as its object to provide an image sensor capable of detecting a change in a screen based on a digitized luminance signal. It is another object of the present invention to provide a multi-segment screen adapter having an image sensor.
【０００６】[0006]
【課題を解決するための手段】請求項１の発明は、水平
同期信号と、この水平同期信号に基づいて得られる各画
素に対応したクロック信号とを用いて、ディジタル化さ
れた輝度信号の画素が指定領域の画素であるか否かを判
断する指定領域判断手段と、１フレームまたは１フィー
ルド分の画素のうち前記指定領域判断手段により指定領
域の画素であると判断された画素についての前記輝度信
号の加算総和を演算する加算総和演算手段と、この加算
総和演算手段の演算結果を１フレームまたは１フィール
ド分記憶する加算総和記憶手段と、この加算総和記憶手
段の記憶内容と前記加算総和演算手段の演算結果とか
ら、現フレームまたは現フィールドにおける前記加算総
和と前フレームまたは前フィールドにおける前記加算総
和との差を演算する差演算手段と、この差演算手段の演
算結果と指定されたしきい値とを比較して、前記差演算
手段の演算結果が前記しきい値を越えていれば警告信号
を出力する警告信号出力手段と、を備えたことを特徴と
している。According to a first aspect of the present invention, a pixel of a luminance signal digitized by using a horizontal synchronizing signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronizing signal is provided. Is a pixel of a designated area, and the luminance of a pixel which is determined to be a pixel of the designated area by the designated area determining means among pixels of one frame or one field. Addition sum operation means for calculating the addition sum of signals, addition sum storage means for storing the operation result of the addition sum operation means for one frame or one field, storage contents of the addition sum storage means and the addition sum operation means From the calculation result of the above, the difference between the addition sum in the current frame or the current field and the addition sum in the previous frame or the previous field is calculated. Warning signal output means for comparing a calculation result of the difference calculation means with a specified threshold value and outputting a warning signal if the calculation result of the difference calculation means exceeds the threshold value And, it is characterized by having.
【０００７】請求項２の発明は、マイクロコンピュータ
からなる制御手段と、この制御手段により制御される複
数の画面縮小ユニットとを備え、複数のビデオカメラか
らの映像を同時に表示画面上に表示させる多分割画面ア
ダプターであって、前記各画面縮小ユニットに、水平同
期信号と、この水平同期信号に基づいて得られる各画素
に対応したクロック信号とを用いて、ディジタル化され
た輝度信号の画素が指定領域の画素であるか否かを判断
する指定領域判断手段と、１フレームまたは１フィール
ド分の画素のうち前記指定領域判断手段により指定領域
の画素であると判断された画素についての前記輝度信号
の加算総和を演算する加算総和演算手段と、この加算総
和演算手段の演算結果を１フレームまたは１フィールド
分記憶する加算総和記憶手段と、この加算総和記憶手段
の記憶内容と前記加算総和演算手段の演算結果とから、
現フレームまたは現フィールドにおける前記加算総和と
前フレームまたは前フィールドにおける前記加算総和と
の差を演算する差演算手段と、この差演算手段の演算結
果と指定されたしきい値とを比較して、前記差演算手段
の演算結果が前記しきい値を越えていれば警告信号を前
記制御手段に供給する警告信号出力手段とを備えた画像
センサーを設け、前記制御手段は、前記画像センサーか
ら警告信号が供給されたときに、前記表示画面上に警告
表示を行う構成としたことを特徴としている。According to a second aspect of the present invention, there are provided a control means comprising a microcomputer and a plurality of screen reduction units controlled by the control means, and a multi-display unit for simultaneously displaying images from a plurality of video cameras on a display screen. A split screen adapter, wherein a pixel of a digitized luminance signal is designated to each screen reduction unit by using a horizontal synchronization signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronization signal. A designated area judging means for judging whether or not the pixel is a pixel of the area, and a luminance signal of a pixel which is judged to be a pixel of the designated area by the designated area judging means among pixels for one frame or one field. Addition sum operation means for calculating the addition sum, and addition total means for storing the operation result of the addition sum operation means for one frame or one field Storage means, the stored data of the addition sum storage means and computation result of the addition summation means,
A difference calculating means for calculating a difference between the addition sum in the current frame or the current field and the addition sum in the previous frame or the previous field, and comparing the calculation result of the difference calculation means with a specified threshold value, An image sensor comprising: a warning signal output unit that supplies a warning signal to the control unit when a calculation result of the difference calculation unit exceeds the threshold value; and the control unit outputs a warning signal from the image sensor. , A warning is displayed on the display screen when is supplied.
【０００８】[0008]
【作用】請求項１の発明において、指定領域判断手段
は、水平同期信号と、この水平同期信号に基づいて得ら
れる各画素に対応したクロック信号とを用いて、ディジ
タル化された輝度信号の画素が指定領域の画素であるか
否かを判断する。加算総和演算手段は、１フレームまた
は１フィールド分の画素のうち指定領域判断手段により
指定領域の画素であると判断された画素についての輝度
信号の加算総和を演算する。加算総和記憶手段は、加算
総和演算手段の演算結果を１フレームまたは１フィール
ド分記憶する。差演算手段は、加算総和記憶手段の記憶
内容と加算総和演算手段の演算結果とから、現フレーム
または現フィールドにおける加算総和と前フレームまた
は前フィールドにおける加算総和との差を演算する。警
告信号出力手段は、差演算手段の演算結果と指定された
しきい値とを比較して、差演算手段の演算結果がしきい
値を越えていれば警告信号を出力する。According to the first aspect of the present invention, the designated area determining means uses the horizontal synchronizing signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronizing signal to convert the pixel of the luminance signal digitized. Is a pixel of the specified area. The addition sum calculation means calculates the addition sum of the luminance signals of the pixels determined to be the pixels of the designated area by the designated area determination means among the pixels of one frame or one field. The addition sum storage means stores the calculation result of the addition sum calculation means for one frame or one field. The difference calculating means calculates a difference between the sum of the current frame or the current field and the sum of the previous frame or the previous field based on the storage content of the sum total storing means and the calculation result of the sum total calculating means. The warning signal output means compares the calculation result of the difference calculation means with the specified threshold value, and outputs a warning signal if the calculation result of the difference calculation means exceeds the threshold value.
【０００９】請求項２の発明において、各画面縮小ユニ
ットには、水平同期信号と、この水平同期信号に基づい
て得られる各画素に対応したクロック信号とを用いて、
ディジタル化された輝度信号の画素が指定領域の画素で
あるか否かを判断する指定領域判断手段と、１フレーム
または１フィールド分の画素のうち指定領域判断手段に
より指定領域の画素であると判断された画素についての
輝度信号の加算総和を演算する加算総和演算手段と、こ
の加算総和演算手段の演算結果を１フレームまたは１フ
ィールド分記憶する加算総和記憶手段と、この加算総和
記憶手段の記憶内容と加算総和演算手段の演算結果とか
ら、現フレームまたは現フィールドにおける加算総和と
前フレームまたは前フィールドにおける加算総和との差
を演算する差演算手段と、この差演算手段の演算結果と
指定されたしきい値とを比較して、差演算手段の演算結
果がしきい値を越えていれば警告信号を制御手段に供給
する警告信号出力手段とを備えた画像センサーが設けら
れている。制御手段は、画像センサーから警告信号が供
給されたときに、表示画面上に警告表示を行う。According to the second aspect of the present invention, each screen reduction unit uses a horizontal synchronizing signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronizing signal.
A designated area judging means for judging whether or not the pixel of the digitized luminance signal is a pixel of the designated area, and a designated area judging means of the pixels for one frame or one field by the designated area judging means Sum total calculating means for calculating the sum total of the luminance signals for the selected pixels, sum total storing means for storing the operation result of the sum total calculating means for one frame or one field, and storage contents of the sum total storing means And a calculation result of the addition sum in the current frame or the current field and the addition sum in the previous frame or the previous field from the calculation result of the addition sum calculation means, and a calculation result of the difference calculation means. A warning signal output for comparing with a threshold value and outputting a warning signal to the control means if the calculation result of the difference calculation means exceeds the threshold value Image sensor and a stage is provided. The control means displays a warning on the display screen when a warning signal is supplied from the image sensor.
【００１０】[0010]
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図２は本発明の一実施例における多分割画面
アダプターの構成図で、この多分割画面アダプターは、
４分割の例であり、入力端子１ａ〜１ｄと、デコーダー
２ａ〜２ｄと、画面縮小ユニット３ａ〜３ｄと、カラー
エンコーダー４と、ディジタル・アナログ変換器５と、
ローパスフィルター６ａ〜６ｃと、バンドパスフィルタ
ー７と、スイッチ８ａ，８ｂと、マイクロコンピュータ
からなる制御回路９と、キーボード１０と、アラーム出
力端子１１と、画像出力端子１２とを備えている。デコ
ーダー２ａ〜２ｄは、入力端子１ａ〜１ｄに入力された
４台のビデオカメラからの信号に基づいて、輝度信号お
よび色差信号を復調し、画面縮小ユニット３ａ〜３ｄに
供給する。画面縮小ユニット３ａ〜３ｄは、デコーダー
２ａ〜２ｄからの輝度信号および色差信号をディジタル
信号に変換し、ディジタル処理した後、記憶し、所定の
タイミングでディジタル・アナログ変換器５に供給す
る。画面縮小ユニット３ａ〜３ｄによる画面の縮小処理
は、水平方向においては、後述のメモリ２０ｂ（図３）
への書き込み速度と読み出し速度とを異ならせることに
より行われ、垂直方向においては、ラインを間引くこと
により行われる。制御回路９は、スイッチ８ａ，８ｂを
制御し、さらにはキーボード１０からの指令などに基づ
いて画面縮小ユニット３ａ〜３ｄを制御する。ディジタ
ル・アナログ変換器５は、画面縮小ユニット３ａ〜３ｄ
からのディジタルデータをアナログ信号に変換し、カラ
ーエンコーダー４に供給する。カラーエンコーダー４
は、ディジタル・アナログ変換器５からの信号をビデオ
信号に変調し、画像出力端子１２に出力する。なお、こ
の多分割画面アダプターは、画面縮小ユニット３ａ〜３
ｄに後述の画像センサーを備えている点と、この画像セ
ンサーからの検出出力に基づいて制御回路９が所定の処
理を行う点とを除いては、従来の多分割画面アダプター
と同様の構成であるので、詳細な説明を省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a configuration diagram of a multi-segment screen adapter according to an embodiment of the present invention.
This is an example of four divisions, in which input terminals 1a to 1d, decoders 2a to 2d, screen reduction units 3a to 3d, a color encoder 4, a digital / analog converter 5,
It includes low-pass filters 6a to 6c, a band-pass filter 7, switches 8a and 8b, a control circuit 9 including a microcomputer, a keyboard 10, an alarm output terminal 11, and an image output terminal 12. The decoders 2a to 2d demodulate the luminance signal and the chrominance signal based on the signals from the four video cameras input to the input terminals 1a to 1d, and supply them to the screen reduction units 3a to 3d. The screen reduction units 3a to 3d convert the luminance signals and color difference signals from the decoders 2a to 2d into digital signals, perform digital processing, store them, and supply them to the digital / analog converter 5 at a predetermined timing. The screen reduction processing performed by the screen reduction units 3a to 3d is performed in a horizontal direction by a memory 20b (FIG. 3) described later.
This is performed by making the writing speed and reading speed different from each other, and is performed by thinning out lines in the vertical direction. The control circuit 9 controls the switches 8a and 8b, and further controls the screen reduction units 3a to 3d based on commands from the keyboard 10. The digital / analog converter 5 includes screen reduction units 3a to 3d
Is converted into an analog signal and supplied to the color encoder 4. Color encoder 4
Modulates the signal from the digital-to-analog converter 5 into a video signal and outputs it to the image output terminal 12. Note that this multi-segment screen adapter includes screen reduction units 3a to 3a.
d has a configuration similar to that of the conventional multi-segment screen adapter, except that an image sensor described later is provided and the control circuit 9 performs predetermined processing based on a detection output from the image sensor. Therefore, detailed description is omitted.
【００１１】図３はデコーダー２ａおよび画面縮小ユニ
ット３ａの構成図で、デコーダー２ａは、カラーデコー
ダー１４と、バンドパスフィルター１５と、ローパスフ
ィルター１６ａ〜１６ｃとを備えており、画面縮小ユニ
ット３ａは、画像縮小回路１８と、アナログ・ディジタ
ル変換器１９と、ラインメモリとしてのメモリ２０ａ
と、ＤＲＡＭからなるメモリ２０ｂとを備えている。な
お、デコーダー２ｂ〜２ｄおよび画面縮小ユニット３ｂ
〜３ｄもデコーダー２ａおよび画面縮小ユニット３ａと
同様の構成である。また、これらデコーダー２ａ〜２ｄ
および画面縮小ユニット３ａ〜３ｄは、画面縮小ユニッ
ト３ａ〜３ｄに後述の画像センサーを備えている点を除
いて、従来の多分割画面アダプターにおけるデコーダー
および画面縮小ユニットと同様の構成であるので、動作
の説明を省略する。FIG. 3 is a block diagram of the decoder 2a and the screen reduction unit 3a. The decoder 2a includes a color decoder 14, a band-pass filter 15, and low-pass filters 16a to 16c. An image reduction circuit 18, an analog / digital converter 19, and a memory 20a as a line memory
And a memory 20b composed of a DRAM. The decoders 2b to 2d and the screen reduction unit 3b
3d have the same configuration as the decoder 2a and the screen reduction unit 3a. In addition, these decoders 2a to 2d
The screen reduction units 3a to 3d have the same configuration as the decoder and the screen reduction unit in the conventional multi-segment screen adapter except that the screen reduction units 3a to 3d are provided with an image sensor described later. Is omitted.
【００１２】図４は画像縮小回路１８の構成図で、画像
縮小回路１８は、画像センサー２２と、デマルチプレク
サ２３と、位相合わせ回路２４と、マルチプレクサ２５
と、垂直フィルタ２６と、枠ブランキング付加回路２７
と、位相合わせ回路２８と、マルチプレクサ２９と、ス
リーステートバッファ３０と、同期分離回路３１と、書
き込み制御回路３２と、水平ＰＬＬ回路３３と、メモリ
制御アービタ回路３４と、波形整形回路３５と、読み出
し制御回路３６と、ブランキング境界信号発生回路３７
と、セレクタ３８ａ，３８ｂと、出力タイミング制御回
路３９と、Ｉ2Ｃインターフェイス４０とを備えてい
る。なお、この画像縮小回路１８は、画像センサー２２
を備えている点を除いて、従来の画像縮小回路と同様の
構成であるので、動作の説明を省略する。FIG. 4 is a block diagram of the image reduction circuit 18. The image reduction circuit 18 includes an image sensor 22, a demultiplexer 23, a phase matching circuit 24, and a multiplexer 25.
, Vertical filter 26, and frame blanking adding circuit 27
, A phase matching circuit 28, a multiplexer 29, a three-state buffer 30, a synchronization separation circuit 31, a write control circuit 32, a horizontal PLL circuit 33, a memory control arbiter circuit 34, a waveform shaping circuit 35, and a read. Control circuit 36 and blanking boundary signal generation circuit 37
, Selectors 38 a and 38 b , an output timing control circuit 39, and an I 2 C interface 40. Note that the image reduction circuit 18 includes an image sensor 22
Since the configuration is the same as that of the conventional image reduction circuit except that the image reduction circuit is provided, the description of the operation is omitted.
【００１３】図１は画像センサー２２の構成図で、画像
センサー２２は、ＰＬＬ回路４２と、水平カウンタ４３
と、垂直カウンタ４４と、比較回路４５，４６と、論理
積回路４７，４８と、加算器４９と、減算器５０と、所
定ビット数のＤフリップフロップ５１，５２と、絶対値
回路５３と、比較回路５４と、Ｄフリップフロップ５５
と、論理積回路５６と、スイッチ５７とを備えている。
ＰＬＬ回路４２は、画像縮小回路１８の内部で分離され
た周波数ｆH の水平同期信号Ｈに基づいて、周波数ｎｆ
H のクロックＣＬＫを作成する。水平カウンタ４３は、
ＰＬＬ回路４２からのクロックＣＬＫをカウントする。
なお、ｎは１ライン分の画素数に対応している。垂直カ
ウンタ４４は、水平同期信号Ｈをカウントする。比較回
路４５は、水平カウンタ４３のカウント値と制御回路９
からの検出エリアの水平方向の始点ＸＳおよび終点ＸＥ
とを比較して、検出エリア内か否かを検出し、検出エリ
ア内であればハイレベルの信号を出力する。比較回路４
６は、垂直カウンタ４４のカウント値と制御回路９から
の検出エリアの垂直方向の始点ＹＳおよび終点ＹＥとを
比較して、検出エリア内か否かを検出し、検出エリア内
であればハイレベルの信号を出力する。論理積回路４７
は、ＰＬＬ回路４２からのクロックＣＬＫと論理積回路
４８の出力との論理積を出力する。論理積回路４８は、
比較回路４５からの出力と比較回路４６からの出力との
論理積を出力する。加算器４９は、デマルチプレクサ２
３（図４）からのディジタル化された輝度信号ＤＡＴＡ
とＤフリップフロップ５１の出力とを加算する。減算器
５０は、Ｄフリップフロップ５２の出力からＤフリップ
フロップ５１の出力を減算する。Ｄフリップフロップ５
１は、論理積回路４７からの出力のタイミングで、加算
器４９の出力を保持する。Ｄフリップフロップ５２は、
画像縮小回路１８の内部で分離された１フレーム毎の垂
直同期信号Ｖのタイミングで、Ｄフリップフロップ５１
の出力を保持する。絶対値回路５３は、減算器５０の出
力の絶対値を演算する。比較回路５４は、絶対値回路５
３の出力と制御回路９からの検知レベルＺＬＥＶＥＬと
を比較し、絶対値回路５３の出力が検知レベルＺＬＥＶ
ＥＬよりも大きければ、ハイレベルを出力する。Ｄフリ
ップフロップ５５は、垂直同期信号Ｖのタイミングで、
比較回路５４の出力を保持し、画像センサー２２の検出
信号として出力する。論理積回路５６は、論理積回路４
８の出力と制御回路９からのエリアモニター信号ＡＲＥ
Ａ・ＭＯＮＩＴＯＲとの論理積を出力する。スイッチ５
７は、論理積回路５６により制御されて、輝度信号ＤＡ
ＴＡを位相合わせ回路２４（図４）に供給する状態と、
制御回路９からの固定レベルＭＯＮＩＴＯＲ・ＬＥＶＥ
Ｌを位相合わせ回路２４（図４）に供給する状態とに切
り替わる。FIG. 1 is a block diagram of the image sensor 22. The image sensor 22 includes a PLL circuit 42 and a horizontal counter 43.
A vertical counter 44, comparison circuits 45 and 46, AND circuits 47 and 48, an adder 49, a subtractor 50, D flip-flops 51 and 52 having a predetermined number of bits, an absolute value circuit 53, Comparison circuit 54, D flip-flop 55
, An AND circuit 56, and a switch 57.
The PLL circuit 42 has a frequency nf based on a horizontal synchronizing signal H having a frequency f H separated inside the image reduction circuit 18.
An H clock CLK is created. The horizontal counter 43
The clock CLK from the PLL circuit 42 is counted.
Note that n corresponds to the number of pixels for one line. The vertical counter 44 counts the horizontal synchronization signal H. The comparison circuit 45 calculates the count value of the horizontal counter 43 and the control circuit 9.
Starting point XS and ending point XE in the horizontal direction of the detection area from
To detect whether or not it is within the detection area, and if it is within the detection area, a high-level signal is output. Comparison circuit 4
6 compares the count value of the vertical counter 44 with the vertical start point YS and end point YE of the detection area from the control circuit 9 to detect whether or not the detection area is within the detection area. The signal of is output. AND circuit 47
Outputs the logical product of the clock CLK from the PLL circuit 42 and the output of the logical product circuit 48. The AND circuit 48
The logical product of the output from the comparison circuit 45 and the output from the comparison circuit 46 is output. The adder 49 is connected to the demultiplexer 2
3 (FIG. 4) from the digitized luminance signal DATA
And the output of the D flip-flop 51. The subtracter 50 subtracts the output of the D flip-flop 51 from the output of the D flip-flop 52. D flip-flop 5
1 holds the output of the adder 49 at the timing of the output from the AND circuit 47. The D flip-flop 52
At the timing of the vertical synchronization signal V for each frame separated inside the image reduction circuit 18, the D flip-flop 51
Hold the output of The absolute value circuit 53 calculates the absolute value of the output of the subtracter 50. The comparison circuit 54 includes an absolute value circuit 5
3 is compared with the detection level ZLEVEL from the control circuit 9, and the output of the absolute value circuit 53 is detected as the detection level ZLEVEL.
If it is larger than EL, a high level is output. The D flip-flop 55 outputs the signal at the timing of the vertical synchronization signal V,
The output of the comparison circuit 54 is held and output as a detection signal of the image sensor 22. The AND circuit 56 includes the AND circuit 4
8 and the area monitor signal ARE from the control circuit 9
A logical product with A.MONITOR is output. Switch 5
7 is controlled by the AND circuit 56 to generate the luminance signal DA.
A state in which TA is supplied to the phase matching circuit 24 (FIG. 4);
Fixed level MONITOR LEVEL from control circuit 9
The state is switched to a state in which L is supplied to the phase matching circuit 24 (FIG. 4).
【００１４】次に動作を説明する。先ず使用者が、キー
ボード１０を操作して、画面の変化を検出したい領域す
なわち検出エリアや、検出のしきい値すなわち検知レベ
ルＺＬＥＶＥＬなどを、各画面毎に設定する。これによ
り制御回路９は、検出エリアの水平方向の始点ＸＳおよ
び終点ＸＥや、垂直方向の始点ＹＳおよび終点ＹＥや、
検知レベルＺＬＥＶＥＬなどを、各画面毎に記憶する。Next, the operation will be described. First, the user operates the keyboard 10 to set, for each screen, an area in which a change in the screen is to be detected, that is, a detection area, and a detection threshold, that is, a detection level ZLEVEL. Thereby, the control circuit 9 determines the horizontal start point XS and end point XE of the detection area, the vertical start point YS and end point YE,
The detection level ZLEVEL and the like are stored for each screen.
【００１５】各ビデオカメラからの信号は、入力端子１
ａ〜１ｄを介してデコーダー２ａ〜２ｄに供給され、輝
度信号および色差信号に変換されて画面縮小ユニット３
ａ〜３ｄに供給される。これらアナログの輝度信号およ
び色差信号は、アナログ・ディジタル変換器１９により
ディジタル信号に変換され、画面縮小ユニット３ａ〜３
ｄのデマルチプレクサ２３を介して輝度信号ＤＡＴＡが
画像センサー２２に供給される。この輝度信号ＤＡＴＡ
は、加算器４９に供給されると共に、通常の場合、スイ
ッチ５７を介して位相合わせ回路２４に供給される。A signal from each video camera is supplied to an input terminal 1
a to 1d, which are supplied to decoders 2a to 2d, converted into luminance signals and color difference signals, and
a to 3d. These analog luminance signals and color difference signals are converted into digital signals by the analog / digital converter 19, and the screen reduction units 3a to 3d
The luminance signal DATA is supplied to the image sensor 22 via the demultiplexer 23 of d. This luminance signal DATA
Is supplied to the adder 49 and, in a normal case, to the phase matching circuit 24 via the switch 57.
【００１６】一方、ＰＬＬ回路４２は、周波数ｆH の水
平同期信号Ｈに基づいて周波数ｎｆ H のクロックＣＬＫ
を作成し、このクロックＣＬＫは水平カウンタ４３によ
りカウントされる。すなわち、ｎは１ラインの画素数に
対応しており、水平カウンタ４３は、１ラインの画素を
カウントし、水平同期信号Ｈによりリセットされる。そ
して水平カウンタ４３のカウンタ値Ｘは、比較回路４５
により検出エリアの水平方向の始点ＸＳおよび終点ＸＥ
と比較され、ＸＳ≦Ｘ≦ＸＥであれば、すなわち検出エ
リアに入っていれば、比較回路４５からハイレベルの信
号が出力される。また垂直カウンタ４４は、水平同期信
号Ｈをカウントし、垂直同期信号Ｖによりリセットされ
る。すなわち垂直カウンタ４４は、ライン数をカウント
し、そのカウンタ値Ｙは、比較回路４６により検出エリ
アの垂直方向の始点ＹＳおよび終点ＹＥと比較され、Ｙ
Ｓ≦Ｙ≦ＹＥであれば、すなわち検出エリアに入ってい
れば、比較回路４６からハイレベルの信号が出力され
る。論理積回路４８は、比較回路４５の出力と比較回路
４６の出力との論理積を演算し、水平方向および垂直方
向共に検出エリアに入っていれば、ハイレベルの信号を
出力する。論理積回路４７は、ＰＬＬ回路４２からのク
ロックＣＬＫと論理積回路４８からの信号との論理積を
演算し、検出エリア内の各画素毎にハイレベルの信号を
トリガ信号としてＤフリップフロップ５１に供給する。On the other hand, the PLL circuit 42 has a frequency fHWater of
Frequency nf based on flat synchronization signal H HClock CLK
The clock CLK is generated by the horizontal counter 43.
Is counted. That is, n is the number of pixels in one line.
Corresponding, the horizontal counter 43
It is counted and reset by the horizontal synchronization signal H. So
The counter value X of the horizontal counter 43 is
, The starting point XS and the ending point XE of the detection area in the horizontal direction.
And if XS ≦ X ≦ XE, that is,
If it is in the rear, a high-level signal
Signal is output. The vertical counter 44 is provided with a horizontal synchronization signal.
Signal H and is reset by the vertical synchronization signal V.
You. That is, the vertical counter 44 counts the number of lines.
The counter value Y is detected by the comparing circuit
Is compared with the vertical start point YS and end point YE of
If S ≦ Y ≦ YE, that is, if it is within the detection area
Then, a high-level signal is output from the comparison circuit 46.
You. The AND circuit 48 is connected to the output of the comparison circuit 45 and the comparison circuit.
Calculates the logical product with the output of the horizontal and vertical directions.
If both are in the detection area, a high-level signal
Output. The AND circuit 47 receives the signal from the PLL circuit 42.
The logical product of the lock CLK and the signal from the logical product circuit 48 is
Calculates and outputs a high-level signal for each pixel in the detection area.
It is supplied to the D flip-flop 51 as a trigger signal.
【００１７】デマルチプレクサ２３からのディジタルの
輝度信号ＤＡＴＡは、加算器４９によりＤフリップフロ
ップ５１の出力と加算され、各画素毎にＤフリップフロ
ップ５１に入力され、Ｄフリップフロップ５１は垂直同
期信号Ｖによりリセットされる。すなわち、検出エリア
内の各画素の輝度信号ＤＡＴＡの加算総和がＤフリップ
フロップ５１に１フレーム分蓄積される。Ｄフリップフ
ロップ５２には前フレームにおける検出エリア内の各画
素の輝度信号ＤＡＴＡの加算総和が保持されており、減
算器５０は、Ｄフリップフロップ５２の出力からＤフリ
ップフロップ５１の出力を減算して減算値Ｚを絶対値回
路５３に供給する。すなわち、Ｄフリップフロップ５１
に１フレーム分のデータが蓄積された時点においては、
減算器５０の減算値Ｚは、前フレームにおける検出エリ
ア内の各画素の輝度信号ＤＡＴＡの加算総和から現フレ
ームにおける検出エリア内の各画素の輝度信号ＤＡＴＡ
の加算総和を減算した値になる。減算器５０の減算値Ｚ
は、絶対値回路５３により絶対値ａｂＺが採られ、比較
回路５４により制御回路９からの検知レベルＺＬＥＶＥ
Ｌと比較され、ＺＬＥＶＥＬ＜ａｂＺであれば、比較回
路５４からハイレベルの信号が出力される。この比較回
路５４の出力は、垂直同期信号ＶのタイミングでＤフリ
ップフロップ５５に保持され、画像センサー２２の出力
信号として制御回路９に供給される。すなわち、１フレ
ームにおける検出エリア内の各画素の輝度信号ＤＡＴＡ
の加算総和が、前フレームと比較して検知レベルＺＬＥ
ＶＥＬを越えて増減すれば、画面の変化ありと判断し
て、警告信号を出力する。なお、垂直同期信号Ｖによ
り、Ｄフリップフロップ５２がトリガされて内容が書き
替えられると共に、Ｄフリップフロップ５１がリセット
され、新たな蓄積が開始される。かくして、１フレーム
毎に検出エリア内の各画素の輝度信号ＤＡＴＡの加算総
和が前フレームと比較され、画面の変化が検出される。The digital luminance signal DATA from the demultiplexer 23 is added to the output of the D flip-flop 51 by an adder 49 and input to the D flip-flop 51 for each pixel. Is reset by That is, the sum total of the luminance signals DATA of the respective pixels in the detection area is accumulated in the D flip-flop 51 for one frame. The D flip-flop 52 holds the sum of the luminance signals DATA of the respective pixels in the detection area in the previous frame. The subtracter 50 subtracts the output of the D flip-flop 51 from the output of the D flip-flop 52. The subtraction value Z is supplied to the absolute value circuit 53. That is, the D flip-flop 51
When one frame of data is stored in
The subtraction value Z of the subtractor 50 is obtained by calculating the luminance signal DATA of each pixel in the detection area in the current frame from the sum total of the luminance signals DATA of each pixel in the detection area in the previous frame.
Is the value obtained by subtracting the addition sum of. Subtraction value Z of subtracter 50
The absolute value abZ is taken by the absolute value circuit 53, and the detection level ZLEVE from the control circuit 9 is
L is compared with L, and if ZLEVEL <abZ, the comparator 54 outputs a high-level signal. The output of the comparison circuit 54 is held in the D flip-flop 55 at the timing of the vertical synchronization signal V, and is supplied to the control circuit 9 as an output signal of the image sensor 22. That is, the luminance signal DATA of each pixel in the detection area in one frame
Is added to the detection level ZLE in comparison with the previous frame.
If it increases or decreases beyond VEL, it is determined that the screen has changed, and a warning signal is output. The D flip-flop 52 is triggered by the vertical synchronizing signal V to rewrite the contents, and the D flip-flop 51 is reset to start a new accumulation. Thus, the sum total of the luminance signal DATA of each pixel in the detection area is compared with the previous frame for each frame, and a change in the screen is detected.
【００１８】なお、使用者が検出エリアをモニターした
い場合、キーボード１０を用いて所定の操作を行うこと
により、制御回路９から論理積回路５６の一方の入力端
にハイレベルの信号ＡＲＥＡ・ＭＯＮＩＴＯＲが供給さ
れる。論理積回路５６の他方の入力端には、論理積回路
４８の出力、すなわち検出エリアの画素に対応してハイ
レベルになる信号が供給されているので、検出エリアで
のみ論理積回路５６の出力がハイレベルになり、このハ
イレベルの信号によりスイッチ５７が切り換えられて、
制御回路９からの固定レベルの信号ＭＯＮＩＴＯＲ・Ｌ
ＥＶＥＬが輝度信号ＤＡＴＡの代わりに位相合わせ回路
２４に供給される。したがって、モニター画面上には、
例えば図５のように検出エリアが所定の色などで表示さ
れる。４分割画面から１画面に切り換えた場合、図６の
ように検出エリアが所定の色などで表示される。When the user wants to monitor the detection area, a high-level signal AREA / MONITOR is sent from the control circuit 9 to one input terminal of the AND circuit 56 by performing a predetermined operation using the keyboard 10. Supplied. Since the other input terminal of the AND circuit 56 is supplied with the output of the AND circuit 48, that is, a signal that goes high in correspondence with the pixels in the detection area, the output of the AND circuit 56 is output only in the detection area. Becomes a high level, and the switch 57 is switched by this high level signal,
Fixed level signal MONITOR.L from control circuit 9
EVEL is supplied to the phase matching circuit 24 instead of the luminance signal DATA. Therefore, on the monitor screen,
For example, as shown in FIG. 5, the detection area is displayed in a predetermined color or the like. When switching from the 4-split screen to the 1-screen, the detection area is displayed in a predetermined color or the like as shown in FIG.
【００１９】また、画像センサー２２の検出信号は制御
回路９に供給され、画面の変化があった場合、制御回路
９が、モニター画面上の変化した画面の所定位置に例え
ば文字などで警告表示を行う。また、使用者の指示によ
り、制御回路９が、スイッチ８ａ，８ｂを制御して、画
面の変化があった画面を１画面だけ表示させる。さらに
は、制御回路９が、アラーム出力端子１１にアラーム信
号を出力する。また制御回路９により画像センサー２２
の検出信号をフィルタリングし、チャタリング的な変化
を防止する。The detection signal of the image sensor 22 is supplied to the control circuit 9, and when there is a change in the screen, the control circuit 9 displays a warning display in a predetermined position of the changed screen on the monitor screen by, for example, characters. Do. Further, in accordance with a user's instruction, the control circuit 9 controls the switches 8a and 8b to display only one screen on which the screen has changed. Further, the control circuit 9 outputs an alarm signal to the alarm output terminal 11. The control circuit 9 controls the image sensor 22.
Is filtered to prevent chattering change.
【００２０】このように、ＰＬＬ回路４２と水平カウン
タ４３と垂直カウンタ４４と比較回路４５，４６と論理
積回路４７，４８とからなり、水平同期信号と、この水
平同期信号に基づいて得られる各画素に対応したクロッ
ク信号とを用いて、ディジタル化された輝度信号の画素
が指定領域の画素であるか否かを判断する指定領域判断
手段と、加算器４９とＤフリップフロップ５１とからな
り、１フレーム分の画素のうち指定領域判断手段により
指定領域の画素であると判断された画素についての輝度
信号の加算総和を演算する加算総和演算手段と、Ｄフリ
ップフロップ５２からなり、加算総和演算手段の演算結
果を１フレーム分記憶する加算総和記憶手段と、減算器
５０と絶対値回路５３とからなり、加算総和記憶手段の
記憶内容と加算総和演算手段の演算結果とから、現フレ
ームにおける加算総和と前フレームにおける加算総和と
の差を演算する差演算手段と、比較回路５４とＤフリッ
プフロップ５５とからなり、差演算手段の演算結果と指
定されたしきい値とを比較して、差演算手段の演算結果
がしきい値を越えていれば警告信号を出力する警告信号
出力手段とを備えたので、ディジタル化された輝度信号
に基づいて良好に画面の変化を検出できる。As described above, the PLL circuit 42, the horizontal counter 43, the vertical counter 44, the comparison circuits 45 and 46, and the AND circuits 47 and 48 are provided. The horizontal synchronization signal and each of the signals obtained based on the horizontal synchronization signal are obtained. A designated area determining means for determining whether or not the pixel of the digitized luminance signal is a pixel of the designated area by using a clock signal corresponding to the pixel; an adder 49 and a D flip-flop 51; An addition sum calculation means for calculating an addition sum of luminance signals for pixels determined to be pixels in the designated area by the designated area determination means among pixels for one frame; and a D flip-flop 52; And a subtractor 50 and an absolute value circuit 53. The storage contents of the addition sum storage means A difference calculating means for calculating a difference between the sum of the current frame and the sum of the previous frame from the calculation result of the calculating means; a comparing circuit 54 and a D flip-flop 55; And a warning signal output means for outputting a warning signal if the calculation result of the difference calculation means exceeds the threshold value. A change in the screen can be detected well.
【００２１】また、マイクロコンピュータからなる制御
回路９と、この制御回路９により制御される複数の画面
縮小ユニット３ａ〜３ｄとを備え、複数のビデオカメラ
からの映像を同時に表示画面上に表示させる多分割画面
アダプターであって、各画面縮小ユニット３ａ〜３ｄに
画像センサー２２を設け、制御回路９は、画像センサー
２２から警告信号が供給されたときに、表示画面上に警
告表示を行う構成としたので、画像センサーを備えた多
分割画面アダプターを提供でき、しかも表示画面上に警
告表示を行えることから非常に便利である。また画面縮
小ユニット３ａ〜３ｄに画像センサー２２を設けたの
で、画像縮小回路１８と画像センサー２２とを一体に集
積回路化することが容易であり、製造コストを良好に低
減できる。Further, a control circuit 9 comprising a microcomputer and a plurality of screen reduction units 3a to 3d controlled by the control circuit 9 are provided so that images from a plurality of video cameras can be simultaneously displayed on a display screen. An image sensor 22 is provided for each of the screen reduction units 3a to 3d, and the control circuit 9 performs a warning display on the display screen when a warning signal is supplied from the image sensor 22. Therefore, a multi-segment screen adapter having an image sensor can be provided, and a warning can be displayed on a display screen, which is very convenient. Further, since the image sensors 22 are provided in the screen reduction units 3a to 3d, the image reduction circuit 18 and the image sensor 22 can be easily integrated into an integrated circuit, and the manufacturing cost can be reduced favorably.
【００２２】なお上記実施例では、１フレーム毎に輝度
信号の加算総和を演算して画面の変化を検出したが、１
フィールド毎に輝度信号の加算総和を演算して画面の変
化を検出するように構成してもよい。In the above embodiment, the change in the screen is detected by calculating the sum of the luminance signals for each frame.
The configuration may be such that the sum of the luminance signals is calculated for each field to detect a change in the screen.
【００２３】[0023]
【発明の効果】以上説明したように本発明によれば、水
平同期信号と、この水平同期信号に基づいて得られる各
画素に対応したクロック信号とを用いて、ディジタル化
された輝度信号の画素が指定領域の画素であるか否かを
判断する指定領域判断手段と、１フレームまたは１フィ
ールド分の画素のうち指定領域判断手段により指定領域
の画素であると判断された画素についての輝度信号の加
算総和を演算する加算総和演算手段と、加算総和演算手
段の演算結果を１フレームまたは１フィールド分記憶す
る加算総和記憶手段と、加算総和記憶手段の記憶内容と
加算総和演算手段の演算結果とから、現フレームまたは
現フィールドにおける加算総和と前フレームまたは前フ
ィールドにおける加算総和との差を演算する差演算手段
と、差演算手段の演算結果と指定されたしきい値とを比
較して、差演算手段の演算結果がしきい値を越えていれ
ば警告信号を出力する警告信号出力手段と、を備えたの
で、ディジタル化された輝度信号に基づいて良好に画面
の変化を検出できる。As described above, according to the present invention, a pixel of a luminance signal digitized using a horizontal synchronizing signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronizing signal. And a luminance signal of a pixel determined to be a pixel of the designated area by the designated area determining means among the pixels of one frame or one field. Summation means for calculating the summation, summation means for storing one frame or one field of the operation result of the summation means, storage contents of the summation means and the operation result of the summation means. A difference calculating means for calculating a difference between the sum total in the current frame or the current field and the sum total in the previous frame or the previous field; A warning signal output means for comparing the calculation result with a designated threshold value and outputting a warning signal if the calculation result of the difference calculation means exceeds the threshold value. A change in the screen can be detected satisfactorily based on the luminance signal.
【００２４】また、マイクロコンピュータからなる制御
手段と、この制御手段により制御される複数の画面縮小
ユニットとを備え、複数のビデオカメラからの映像を同
時に表示画面上に表示させる多分割画面アダプターであ
って、各画面縮小ユニットに、水平同期信号と、この水
平同期信号に基づいて得られる各画素に対応したクロッ
ク信号とを用いて、ディジタル化された輝度信号の画素
が指定領域の画素であるか否かを判断する指定領域判断
手段と、１フレームまたは１フィールド分の画素のうち
指定領域判断手段により指定領域の画素であると判断さ
れた画素についての輝度信号の加算総和を演算する加算
総和演算手段と、この加算総和演算手段の演算結果を１
フレームまたは１フィールド分記憶する加算総和記憶手
段と、この加算総和記憶手段の記憶内容と加算総和演算
手段の演算結果とから、現フレームまたは現フィールド
における加算総和と前フレームまたは前フィールドにお
ける加算総和との差を演算する差演算手段と、この差演
算手段の演算結果と指定されたしきい値とを比較して、
差演算手段の演算結果がしきい値を越えていれば警告信
号を制御手段に供給する警告信号出力手段とを備えた画
像センサーを設け、制御手段は、画像センサーから警告
信号が供給されたときに、表示画面上に警告表示を行う
構成とすれば、画像センサーを備えた多分割画面アダプ
ターを提供でき、しかも表示画面上に警告表示を行える
ことから非常に便利である。また画面縮小ユニットに画
像センサーを設けたので、一体に集積回路化することが
容易であり、製造コストを良好に低減できる。[0024] Further, the present invention is a multi-segment screen adapter which includes a control means comprising a microcomputer and a plurality of screen reduction units controlled by the control means, and simultaneously displays images from a plurality of video cameras on a display screen. Each screen reduction unit uses the horizontal synchronization signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronization signal to determine whether the pixel of the digitized luminance signal is a pixel in the designated area. A designated area judging means for judging whether or not the pixel is a pixel of the designated area by the designated area judging means out of pixels for one frame or one field Means and the operation result of the addition sum operation means is 1
Summation storage means for storing one frame or one field, and, based on the storage contents of the summation storage means and the operation result of the summation means, the summation of the summation in the current frame or the current field and the summation of the summation in the previous frame or the previous field are obtained. The difference calculation means for calculating the difference between: and the calculation result of the difference calculation means is compared with a specified threshold value.
An image sensor provided with a warning signal output means for supplying a warning signal to the control means if the calculation result of the difference calculation means exceeds a threshold value, wherein the control means receives a warning signal from the image sensor; In addition, if a warning is displayed on the display screen, a multi-segment screen adapter having an image sensor can be provided, and a warning can be displayed on the display screen, which is very convenient. Further, since the image sensor is provided in the screen reduction unit, it is easy to integrally form an integrated circuit, and the manufacturing cost can be reduced favorably.
【図１】本発明の一実施例における画像センサーの構成
図である。FIG. 1 is a configuration diagram of an image sensor according to an embodiment of the present invention.
【図２】本発明の一実施例における多分割画面アダプタ
ーの構成図である。FIG. 2 is a configuration diagram of a multi-segment screen adapter according to an embodiment of the present invention.
【図３】本発明の一実施例における多分割画面アダプタ
ーに備えられたデコーダーおよび画面縮小ユニットの構
成図である。FIG. 3 is a configuration diagram of a decoder and a screen reduction unit provided in a multi-segment screen adapter according to an embodiment of the present invention.
【図４】本発明の一実施例における多分割画面アダプタ
ーに備えられた画像縮小回路の構成図である。FIG. 4 is a configuration diagram of an image reduction circuit provided in a multi-segment screen adapter according to an embodiment of the present invention.
【図５】４分割画面上の検出エリアの表示状態の説明図
である。FIG. 5 is an explanatory diagram of a display state of a detection area on a 4-split screen.
【図６】１画面上の検出エリアの表示状態の説明図であ
る。FIG. 6 is an explanatory diagram of a display state of a detection area on one screen.
３ａ〜３ｄ 画面縮小ユニット ９ 制御回路 ２２ 画像センサー ４２ ＰＬＬ回路 ４３ 水平カウンタ ４４ 垂直カウンタ ４５ 比較回路 ４６ 比較回路 ４７ 論理積回路 ４８ 論理積回路 ４９ 加算器 ５０ 減算器 ５１ Ｄフリップフロップ ５２ Ｄフリップフロップ ５３ 絶対値回路 ５４ 比較回路 ５５ Ｄフリップフロップ 3a to 3d Screen reduction unit 9 Control circuit 22 Image sensor 42 PLL circuit 43 Horizontal counter 44 Vertical counter 45 Comparison circuit 46 Comparison circuit 47 Logical product circuit 48 Logical product circuit 49 Adder 50 Subtractor 51 D flip-flop 52 D flip-flop 53 Absolute value circuit 54 Comparison circuit 55 D flip-flop
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/18 G08B 13/196 G08B 23/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) H04N 7/18 G08B 13/196 G08B 23/00
Claims (2)
づいて得られる各画素に対応したクロック信号とを用い
て、ディジタル化された輝度信号の画素が指定領域の画
素であるか否かを判断する指定領域判断手段と、 １フレームまたは１フィールド分の画素のうち前記指定
領域判断手段により指定領域の画素であると判断された
画素についての前記輝度信号の加算総和を演算する加算
総和演算手段と、 前記加算総和演算手段の演算結果を１フレームまたは１
フィールド分記憶する加算総和記憶手段と、 前記加算総和記憶手段の記憶内容と前記加算総和演算手
段の演算結果とから、現フレームまたは現フィールドに
おける前記加算総和と前フレームまたは前フィールドに
おける前記加算総和との差を演算する差演算手段と、 前記差演算手段の演算結果と指定されたしきい値とを比
較して、前記差演算手段の演算結果が前記しきい値を越
えていれば警告信号を出力する警告信号出力手段と、 を備えたことを特徴とする画像センサー。1. Using a horizontal synchronizing signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronizing signal, it is determined whether or not a pixel of a digitized luminance signal is a pixel in a designated area. A designated area judging means for judging; and an addition sum calculating means for calculating an added sum of the luminance signals for pixels determined to be pixels of the designated area by the designated area judging means among pixels for one frame or one field. And the calculation result of the addition sum calculation means is set to one frame or one frame.
Addition sum storage means for storing fields, and from the storage content of the addition sum storage means and the operation result of the addition sum calculation means, the addition sum in the current frame or current field and the addition sum in the previous frame or previous field. A difference calculating means for calculating the difference between the difference calculation means and a specified threshold value, and if the calculation result of the difference calculation means exceeds the threshold value, a warning signal is issued. An image sensor, comprising: a warning signal output unit that outputs a warning signal.
と、この制御手段により制御される複数の画面縮小ユニ
ットとを備え、複数のビデオカメラからの映像を同時に
表示画面上に表示させる多分割画面アダプターであっ
て、 前記各画面縮小ユニットに、水平同期信号と、この水平
同期信号に基づいて得られる各画素に対応したクロック
信号とを用いて、ディジタル化された輝度信号の画素が
指定領域の画素であるか否かを判断する指定領域判断手
段と、１フレームまたは１フィールド分の画素のうち前
記指定領域判断手段により指定領域の画素であると判断
された画素についての前記輝度信号の加算総和を演算す
る加算総和演算手段と、この加算総和演算手段の演算結
果を１フレームまたは１フィールド分記憶する加算総和
記憶手段と、この加算総和記憶手段の記憶内容と前記加
算総和演算手段の演算結果とから、現フレームまたは現
フィールドにおける前記加算総和と前フレームまたは前
フィールドにおける前記加算総和との差を演算する差演
算手段と、この差演算手段の演算結果と指定されたしき
い値とを比較して、前記差演算手段の演算結果が前記し
きい値を越えていれば警告信号を前記制御手段に供給す
る警告信号出力手段とを備えた画像センサーを設け、 前記制御手段は、前記画像センサーから警告信号が供給
されたときに、前記表示画面上に警告表示を行う構成と
したことを特徴とする多分割画面アダプター。2. A multi-segment screen adapter comprising a control means comprising a microcomputer and a plurality of screen reduction units controlled by the control means, and displaying images from a plurality of video cameras simultaneously on a display screen. In each of the screen reduction units, a pixel of a luminance signal digitized by using a horizontal synchronization signal and a clock signal corresponding to each pixel obtained based on the horizontal synchronization signal is a pixel in a designated area. And a summation of the luminance signals for pixels determined to be pixels of the designated area by the designated area determining means among pixels of one frame or one field. Addition summation means, and addition summation storage means for storing the operation result of the addition summation means for one frame or one field; Difference calculation means for calculating a difference between the addition sum in a current frame or current field and the addition sum in a previous frame or previous field from the storage content of the addition sum storage means and the calculation result of the addition sum calculation means; Comparing the calculation result of the difference calculation means with a specified threshold value, and outputting a warning signal to the control means if the calculation result of the difference calculation means exceeds the threshold value; An image sensor comprising: a multi-segment screen adapter, wherein the control unit displays a warning on the display screen when a warning signal is supplied from the image sensor.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348138A JP3059848B2 (en) | 1992-12-28 | 1992-12-28 | Image sensor and multi-screen adapter |
| US08/174,686 US6469746B1 (en) | 1992-12-28 | 1993-12-28 | Multi-vision screen adapter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348138A JP3059848B2 (en) | 1992-12-28 | 1992-12-28 | Image sensor and multi-screen adapter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06205416A JPH06205416A (en) | 1994-07-22 |
| JP3059848B2 true JP3059848B2 (en) | 2000-07-04 |
Family
ID=18395008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4348138A Expired - Fee Related JP3059848B2 (en) | 1992-12-28 | 1992-12-28 | Image sensor and multi-screen adapter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3059848B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242204A (en) * | 2004-02-27 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Method and device for information display |
-
1992
- 1992-12-28 JP JP4348138A patent/JP3059848B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06205416A (en) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3470258B2 (en) | Color video camera | |
| KR100219999B1 (en) | An image sensing apparatus having camera-shake detection function | |
| JPS645794B2 (en) | ||
| US5253070A (en) | System and method for automatically detecting a variation of video information | |
| US5815199A (en) | Interphone with television | |
| EP2030434A2 (en) | Imaging system and method with intelligent digital zooming | |
| JP2009077230A (en) | Image processor, micro computer and electronic equipment | |
| JP3059848B2 (en) | Image sensor and multi-screen adapter | |
| JP3162898B2 (en) | Multi-screen display device | |
| JPH08317378A (en) | Video camera switching device | |
| JPH0636020A (en) | Image pickup monitoring device | |
| JP2565169B2 (en) | Video signal processing method | |
| JP2975469B2 (en) | Image evaluation device and image display device using the same | |
| EP0493718A2 (en) | System and method for automatically detecting a variation of video information | |
| JP3026227B2 (en) | Processing content display device in image processing device | |
| JP2000350095A (en) | Video processor | |
| KR100209139B1 (en) | Method and apparatus for use in a digital image system | |
| JP3093352B2 (en) | Moving object detection device | |
| JPH05300440A (en) | Solid-state image pickup device | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| JP3075937B2 (en) | Motion vector detection circuit and subject tracking camera device using the same | |
| JP2848578B2 (en) | Test synchronization signal generator | |
| KR100202542B1 (en) | Luma/chroma signal separating circuit of image processor | |
| JP2659964B2 (en) | Automatic focusing device | |
| JP2002344959A (en) | Parking aid system and its control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |