JP3054542B2 - 増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は増幅回路に関し、更に詳
しく言えば、オーディオアンプなどの負荷が短絡したよ
うな場合などの異常動作による過電流保護への対策がな
された増幅回路の改善を目的とする。

【０００２】

【従来の技術】以下で、従来例に係るオーディオアンプ
について図２を参照しながら説明する。従来例に係るオ
ーディオアンプは、図２に示すように、プリアンプ
（１）、プリドライバ（２）及びパワーアンプ（３）と
負帰還回路（ＮＦ）からなり、入力信号（ＳＩ）を増幅
して増幅信号（ＺＳ）を生成し、外部のスピーカなどの
負荷（ＲＬ）に出力する回路である。

【０００３】当該回路によれば、まず入力信号（ＳＩ）
がプリアンプ（１）によって電圧増幅されてプリドライ
バ（２）に出力される。次に、プリアンプ（１）の出力
に応じてプリドライバ（２）のベース電位が変動し、そ
の変動に応じてプリドライバ（２）のコレクタ電流が変
動することで入力信号（ＳＩ）が電圧増幅されてパワー
アンプ（３）に入力される。

【０００４】こうして電圧増幅された入力信号（ＳＩ）
がプッシュプルのトランジスタ（Ｑ２，Ｑ３）によって
電流増幅されることで、入力信号（ＳＩ）に応じた増幅
信号（ＺＳ）が生成され、スピーカなどの負荷（ＲＬ）
に出力され、負荷（ＲＬ）に電流が流れることにより、
外部に音が出力される。増幅信号（ＺＳ）は負帰還回路
（ＮＦ）によって減衰されたのちにプリアンプ（１）に
帰還されており、動作の安定化がなされている。

【０００５】上記回路において、何らかの原因で負荷
（ＲＬ）が短絡して、パワーアンプ（３）の出力が接地
電位（ＧＮＤ）に落ちると、入力信号（ＳＩ）に関係な
くパワーアンプ（３）の出力は強制的に接地電位（ＧＮ
Ｄ）に固定される。すると、プリアンプ（１）の負帰還
入力が無くなるため、プリアンプ（１）派、最大ゲイン
で動作し、プリドライバ（２）のベース電位を最大振幅
て゜振ろうとする。これによりプリドライバ（２）に定
格を超えるような過大な電流が流れる。

【０００６】この過大な電流がパワーアンプ（３）によ
って電流増幅されるので、その最終段のトランジスタ
（Ｑ２，Ｑ３）には非常に過大な電流が流れ、これが流
れ続けると最終段のトランジスタ（Ｑ２，Ｑ３）やプリ
ドライバ（２）が破壊してしまうなどということがしば
しばあった。よって、従来の回路では、図２に示すよう
にパワーアンプ（３）の最終段のトランジスタ（Ｑ２，
Ｑ３）のベースに過電流が流れたときの電流を制限する
電流制限抵抗（Ｒ４，Ｒ５）をそれぞれ接続して、最終
段のトランジスタ（Ｑ２，Ｑ３）へ流れこむ電流を低下
させて各素子の定格を超えないようにするることによっ
て対処していた。この場合には、電流制限抵抗（Ｒ４，
Ｒ５）が設けられていることにより、アンプの応答速度
が低下するので、これらの抵抗（Ｒ４，Ｒ５）に並列に
スピードアップコンデンサ（Ｃ１，Ｃ２）を接続する必
要があった。

【０００７】

【発明が解決しようとする課題】しかしながら、従来例
に係る図のオーディオアンプでは、電流制限抵抗（Ｒ
４，Ｒ５）とスピードアップコンデンサ（Ｃ１，Ｃ２）
を設ける必要があるので、その分コストが高くなり、特
に当該増幅回路を混成集積回路装置に搭載するような場
合には高集積化の妨げとなる。また、電流制限抵抗（Ｒ
４，Ｒ５）には過大な電流が流れるため通常のチップ抵
抗を用いることはできず、基板上に抵抗体を印刷するこ
とで形成されるいわゆる印刷抵抗を用いなければならな
いので、比較的大きなスペースが必要となる等という問
題が生じていた。

【０００８】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、入力信号
（ＳＩ）を電圧増幅するプリアンプ（１１）と、正電源
（＋Ｖｃｃ）に抵抗（Ｒ１１）を介してエミッタが接続
され、ベースがプリアンプ（１１）の出力に接続され、
コレクタがパワーアンプ（１３）に接続されているＰＮ
Ｐ型のトランジスタからなり、前記プリアンプ（１１）
の出力を電圧増幅してパワーアンプ（１３）に出力する
プリドライバ（１２）と、前記電圧増幅された入力信号
（ＳＩ）を電流増幅して増幅信号（ＺＳ）を生成して負
荷（ＲＬ）に出力するパワーアンプ（１３）と、前記増
幅信号（ＺＳ）を減衰して前記プリアンプ（１１）に帰
還させる負帰還回路（ＮＦ）とを有し、前記プリドライ
バ（１２）のベースと前記正電源（＋Ｖｃｃ）の間に前
記プリドライバ（１２）のベース電位の変動を制限する
電位制限ダイオード（Ｄ）が接続されてなることによ
り、負荷が短絡するなどの異常動作による過電流から回
路を保護することが可能となる増幅回路を提供するもの
である。

【０００９】

【作 用】本発明に係る増幅回路によれば、図１に示す
ように、プリアンプ（１１）と、プリドライバ（１２）
と、パワーアンプ（１３）と、負帰還回路（ＮＦ）とを
有し、プリドライバ（１２）のベースと正電源（＋Ｖｃ
ｃ）の間に電位制限ダイオード（Ｄ）が接続されてな
る。

【００１０】すなわち、プリアンプ（１１）によって入
力信号（ＳＩ）が電圧増幅され、プリドライバ（１２）
によって入力信号（ＳＩ）が電圧増幅されてパワーアン
プ（１３）に出力され、電圧増幅された入力信号（Ｓ
Ｉ）がパワーアンプ（１３）によって電流増幅され、増
幅信号（ＺＳ）が生成されて負荷（ＲＬ）に出力され、
負帰還回路（ＮＦ）によって増幅信号（ＺＳ）が減衰さ
れてプリアンプ（１１）に帰還され、電位制限ダイオー
ド（Ｄ）によってプリドライバ（１２）のベース電位の
変動が制限される。

【００１１】このため、負荷（ＲＬ）が短絡することに
より過大な電流がプリドライバ（１２）に流れようとし
て、プリドライバ（１２）のベース電位が急激に低下し
ようとしても、プリドライバ（１２）のベースと正電源
（＋Ｖｃｃ）の間に電位制限ダイオード（Ｄ）が接続さ
れているので、プリドライバ（１２）のベース電位は電
位制限ダイオード（Ｄ）による電圧降下分で決定される
一定電位以下には低下しない。

【００１２】よって、電位制限ダイオード（Ｄ）の個数
を調整するなどして、低下するベース電位の限度を適当
に調整しておけば、プリドライバ（１２）の定格を超え
るほどの過大な電流はプリドライバ（１２）に流れない
ので、これがパワーアンプ（１３）によって増幅されて
も、各素子の定格を超えるほど過大な電流がパワーアン
プ（１３）の最終段のトランジスタに流れることを抑止
できるので、これによってプリドライバ（１２）や最終
段のトランジスタが破壊するような事態を極力抑止する
ことが可能になる。

【００１３】また、従来の回路で施していた対策のよう
に電流制限抵抗（Ｒ４，Ｒ５）とスピードアップコンデ
ンサ（Ｃ１，Ｃ２）を設けていないので、その分コスト
の削減が可能となる。また、コストが高い印刷抵抗によ
って形成することが求められていた電流制限抵抗（Ｒ
４，Ｒ５）を必要としないので、その分素子のスペース
が不要となり、その分高集積化が可能になるという利点
もある。

【００１４】

【実施例】以下で本発明の実施例について図面を参照し
ながら説明する。本発明の実施例に係る増幅回路は、図
１に示すように、プリアンプ（１１）、プリドライバ
（１２）、パワーアンプ（１３）、負帰還回路（ＮＦ）
及び電位制限ダイオード（Ｄ）からなる回路である。

【００１５】プリアンプ（１１）は、差動増幅器からな
り、入力信号（ＳＩ）と、負帰還回路（ＮＦ）から帰還
される減衰された増幅信号（ＺＳ）とに基づいて入力信
号（ＳＩ）を増幅してプリドライバ（１２）に出力する
回路である。プリドライバ（１２）は、そのベースがプ
リアンプ（１１）の出力に、コレクタがパワーアンプ
（１３）の入力に、エミッタが抵抗（Ｒ１１）を介して
正電源（＋Ｖｃｃ）に接続されてなるＰＮＰ型トランジ
スタであり、プリアンプ（１１）の出力に応じてコレク
タ電流を変動させ、プリアンプ（１１）の出力を電圧増
幅してパワーアンプ（１３）に出力する素子である。

【００１６】パワーアンプ（１３）は、プリドライバ
（１２）から供給されるコレクタ電流に基づいて、電圧
増幅された入力信号（ＳＩ）を電流増幅して増幅信号
（ＺＳ）を生成し、スピーカなどの負荷（ＲＬ）に出力
する回路である。なおトランジスタ（Ｑ１２，Ｑ１３）
はそれぞれダーリントン接続された２個のトランジスタ
からなるが、簡単のために各々１個のトランジスタで表
記している。

【００１７】負帰還回路（ＮＦ）は、パワーアンプ（１
３）の出力と、プリアンプ（１１）の反転入力部（−）
との間に抵抗（Ｒ１４）が接続され、接地されて直列接
続された抵抗（Ｒ１５）及びコンデンサ（Ｃ１１）がプ
リアンプ（１１）の反転入力部（−）と抵抗（Ｒ１４）
との間に接続されてなる回路であって、増幅信号（Ｚ
Ｓ）を当該増幅回路のゲイン分だけ減衰させて、プリア
ンプ（１１）に帰還させる回路である。

【００１８】電位制限ダイオード（Ｄ）は、２個直列接
続されたダイオードからなり、正電源（＋Ｖｃｃ）とプ
リドライバ（１２）のベースとの間に接続されており、
プリドライバ（１２）のベース電位がダイオード（Ｄ）
の電圧降下を超えて下回らないようにしてベース電位の
過剰な低下を抑止する素子である。以下で上記回路の動
作について説明する。通常動作時にはまず、入力信号
（ＳＩ）がプリアンプ（１１）によって増幅されてプリ
ドライバ（１２）に出力される。

【００１９】次に、プリアンプ（１１）の出力に応じて
プリドライバ（１２）のベース電位が変動し、装置の変
動に応じてプリドライバ（１２）のコレクタ電流が変動
することで入力信号（ＳＩ）が電圧増幅されてパワーア
ンプ（１３）に入力される。こうして電圧増幅された入
力信号（ＳＩ）がプッシュプルのトランジスタ（Ｑ１
２，Ｑ１３）によって電流増幅されることで、入力信号
（ＳＩ）に応じた増幅信号（ＺＳ）が生成され、スピー
カなどの負荷（ＲＬ）に出力され、負荷（ＲＬ）に電流
が流れることにより、外部に音が出力される。増幅信号
（ＺＳ）は負帰還回路（ＮＦ）によって減衰されたのち
にプリアンプ（１）に帰還されており、動作の安定化が
なされている。

【００２０】以上は通常動作時の一般的な動作である
が、スピーカなどの負荷（ＲＬ）が短絡してしまうよう
な異常動作の場合について以下で説明する。このような
場合は、パワーアンプ（１３）の出力が入力信号（Ｓ
Ｉ）に関係なく、強制的に接地電位（ＧＮＤ）に固定さ
れるため、プリアンプ（１１）に負帰還信号が入力され
なくなる。

【００２１】このため、プリアンプ（１１）は最大ゲイ
ンで動作し、それに応じてプリドライバ（１２）のベー
ス電位を最大振幅で振ろうとする。しかし、上記回路に
よれば、電位制限ダイオード（Ｄ）が、正電源（＋Ｖｃ
ｃ）とプリドライバ（１２）のベースとの間に接続され
ているので、このベース電位は電位制限ダイオード
（Ｄ）の電圧降下分だけしか低下しない。この場合、ダ
イオード（Ｄ）は直列に２個接続されているので、約
０．６×２＝１．２（Ｖ）分の電圧降下が限度であっ
て、これ以上ベース電位が正電源（＋Ｖｃｃ）から低下
することはない。

【００２２】こうしてプリドライバ（１２）のベース電
位の低下が制限されることにより、そのコレクタ電流も
ある上限で制限されるので、こうして制限されたコレク
タ電流がパワーアンプ（１３）によって電流増幅されて
も、プリドライバ（１２）や最終段のトランジスタ（Ｑ
１２，Ｑ１３）の定格を超えて破壊されてしまうような
事態を極力抑止することが可能になる。

【００２３】実際に回路を構成して負荷が短絡したとき
のプリドライバ（１２）のコレクタ電流を実測してみる
と、従来は８０ｍＡだったコレクタ電流が、本実施例の
回路では１４ｍＡまで低下され、プリドライバ（１２）
及びパワーアンプ（１３）の最終段のトランジスタ（Ｑ
１２，Ｑ１３）の保護が十分になされることが確認され
た。

【００２４】以上説明したように、本実施例に係る増幅
回路によれば、電位制限ダイオード（Ｄ）が正電源（＋
Ｖｃｃ）とプリドライバ（１２）のベースとの間に接続
されているので、負荷短絡などの異常動作時に、過大な
電流が回路素子に流れて破壊されることを極力抑止する
ことが可能となる。また、従来回路で施していた対策の
ように電流制限抵抗（Ｒ４，Ｒ５）とスピードアップコ
ンデンサ（Ｃ１，Ｃ２）を設けていないので、その分コ
ストの削減が可能となり、特に当該回路を混成集積回路
装置に搭載したような場合にその高集積化が可能とな
る。また、印刷抵抗によって形成することが求められて
いた電流制限抵抗（Ｒ４，Ｒ５）を必要としないので、
その分素子のスペースが不要となり、特に当該回路を混
成集積回路装置に搭載したような場合にその高集積化が
可能となる。

【００２５】

【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、プリアンプ（１１）と、プリドライバ
（１２）と、パワーアンプ（１３）と、負帰還回路（Ｎ
Ｆ）とを有し、プリドライバ（１２）のベースと正電源
（＋Ｖｃｃ）の間に電位制限ダイオード（Ｄ）が接続さ
れてなるので、定格を超えるほど過大な電流がパワーア
ンプ（１３）の最終段のトランジスタに流れることを抑
止でき、これによってプリドライバ（１２）や最終段の
トランジスタが破壊するような事態を極力抑止すること
が可能になる。

【００２６】また、従来回路で施していた対策のように
電流制限抵抗（Ｒ４，Ｒ５）とスピードアップコンデン
サ（Ｃ１，Ｃ２）を用いていないので、その分コストの
削減が可能となる。また、印刷抵抗によって形成するこ
とが求められていた電流制限抵抗（Ｒ４，Ｒ５）を必要
としないので、その分素子のスペースが不要となり、そ
の分高集積化が可能になる。

【図面の簡単な説明】

【図１】本発明の実施例に係る増幅回路の回路図であ
る。

【図２】従来例に係る増幅回路の回路図である。

【符号の説明】

（１１） プリアンプ （１２） プリドライバ （１３） パワーアンプ （ＮＦ） 負帰還回路 （Ｄ） 電位制限ダイオード （ＲＬ） 負荷 （＋Ｖｃｃ）正電源 （ＳＩ） 入力信号 （ＺＳ） 増幅信号

フロントページの続き (56)参考文献 特開 平２−260707（ＪＰ，Ａ) 特開 昭59−52905（ＪＰ，Ａ) 特開 昭52−49753（ＪＰ，Ａ) 特開 昭51−90252（ＪＰ，Ａ) 特開 平４−282907（ＪＰ，Ａ) 特開 昭55−27783（ＪＰ，Ａ) 実開 昭62−30411（ＪＰ，Ｕ) 実開 平１−57813（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/42 - 1/52 H03F 1/34 H03F 3/30

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号（ＳＩ）を電圧増幅するプリア
   ンプ（１１）と、 正電源（＋Ｖｃｃ）に抵抗（Ｒ１１）を介してエミッタ
   が接続され、ベースがプリアンプ（１１）の出力に接続
   され、コレクタがパワーアンプ（１３）に接続されてい
   るＰＮＰ型のトランジスタからなり、前記プリアンプ
   （１１）の出力を電圧増幅してパワーアンプ（１３）に
   出力するプリドライバ（１２）と、 前記電圧増幅された入力信号（ＳＩ）を電流増幅して増
   幅信号（ＺＳ）を生成して負荷（ＲＬ）に出力するパワ
   ーアンプ（１３）と、 前記増幅信号（ＺＳ）を減衰して前記プリアンプ（１
   １）に帰還させる負帰還回路（ＮＦ）とを有し、 前記プリドライバ（１２）のベースと前記正電源（＋Ｖ
   ｃｃ）の間に、前記プリドライバ（１２）のベース電位
   の変動を制限する電位制限ダイオード（Ｄ）が接続され
   てなることを特徴とする増幅回路。