JP2937948B2 - 高周波モジュールおよび高周波モジュールの製造方法 - Google Patents
高周波モジュールおよび高周波モジュールの製造方法Info
- Publication number
- JP2937948B2 JP2937948B2 JP9153934A JP15393497A JP2937948B2 JP 2937948 B2 JP2937948 B2 JP 2937948B2 JP 9153934 A JP9153934 A JP 9153934A JP 15393497 A JP15393497 A JP 15393497A JP 2937948 B2 JP2937948 B2 JP 2937948B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- frequency module
- main surface
- thickness
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
上の周波数において動作する高周波モジュールと、その
製造方法とに関する。より詳細には、本発明は、プリン
ト回路基板上に実装された能動素子(例えば、送信用パ
ワートランジスタなど)を備えている高周波モジュール
と、その製造方法とに関する。
い大きさのプリント回路基板上に、主にチップ部品を高
密度に実装することによって、コンパクトな高周波回路
を実現する。具体的には、高周波モジュールは、マイク
ロストリップ線路などの伝送線路が形成されたプリント
回路基板上に実装された、送信用パワートランジスタな
どの能動素子と、抵抗器、キャパシタ、インダクタなど
の受動素子の小型チップ部品とを備えている。高周波モ
ジュールは、数100MHz以上の周波数において動作
し、典型的には、トランシーバや携帯電話などの移動体
通信機器の送信部に用いられる。
通常、電界効果トランジスタ(以下、「FET」とす
る)の2段または3段構成の高周波電力増幅回路を実現
する。高周波モジュールは、高周波信号を入出力する端
子における、外部回路からみたインピーダンスを50Ω
に調整し、かつ直流バイアス回路をその中に内蔵する。
ベース基板は、例えば、特開平3−272189号公報
に記載されている。この公報に記載の金属ベース基板
は、絶縁フィルムと、その両面に接着された金属板およ
び導電性金属箔とを備えている。
例えば、特開平5−95236号公報に記載されてい
る。図13は、この公報に記載の高周波モジュールの概
略断面図である。図13の高周波モジュールは、放熱板
1300上にハンダ付けによって実装された回路基板1
310および半導体素子1320を備えている。回路基
板1310は、積層された金属膜1312、樹脂基板1
314および金属膜1316を有する。ハンダ層133
0は、回路基板1310を放熱板1300に、半導体素
子1320を放熱板1300にそれぞれ接続する。
22、パッケージ金属ベース1323、セラミック枠1
324、電極1325、ソースワイヤ1326、ゲート
ワイヤ1327、ドレインワイヤ1328、およびリー
ド端子1329を有する。
パッケージ金属ベース1323およびハンダ層1330
を通って、放熱板1300に伝えられる。
ジュールを製造するためには、回路基板1310を放熱
板1300に、半導体素子1320を放熱板1300に
それぞれ、個々のモジュールごとにハンダ付けしなけれ
ばならない。したがって製造時の工数が増すという課題
がある。また個々のモジュールの回路基板1310に
は、リード端子1329が接続されなければならない。
は、放熱板1300の実装の後におこなう必要がある。
これは、動作状態におけるFETチップ1322の特性
は、実際に高周波モジュールが使用されるときと同じ条
件、つまり放熱板1300が実装されている条件のもと
でおこなうことが必要だからである。ところが、高周波
モジュールに放熱板1300を実装するためには、複数
の高周波モジュールに対応する大きい面積の回路基板1
310から、個々の高周波モジュールに対応する小さい
面積の回路基板に切り出す必要がある。結局、従来技術
による高周波モジュールの検査は、個々の高周波モジュ
ールごとに回路基板1310を切り出す前にはおこなう
ことができず、個々の高周波モジュールが完成してから
初めておこなうことができる。その結果、従来技術によ
れば、同一の回路基板1310上の多数個の高周波モジ
ュールをまとめて検査することができない。
ールは、その部品点数および工数を減らすことができな
いために、モジュールの大きさおよび価格の低減と、製
造工程の自動化とを実現できない。
れたものであり、その目的は、部品点数、大きさおよび
製造工数が低減され、機械を用いた自動検査に適した高
周波モジュールおよびその製造方法を提供することにあ
る。
ュールは、第1主面上に形成された第1金属膜と該第1
主面に対向する第2主面上に形成された第2金属膜とを
有する絶縁基板と、該第1金属膜および該絶縁基板を貫
通する開口部と、該開口部内に形成され、該第2金属膜
と熱的かつ電気的に結合された半導体素子とを有し、該
第2金属膜の厚さが該第1金属膜の厚さよりも大きく、
該第2金属膜は、該第2金属膜に対して該絶縁基板と反
対側に形成される第3主面を有し、該第3主面は、少な
くとも該半導体素子に対向する部分が露出しており、そ
のことにより、上記目的が達成される。
1主面上に形成された第1金属膜と該第1主面に対向す
る第2主面上に形成された第2金属膜とを有する絶縁基
板と、半導体素子と、該第1金属膜を該第2金属膜と熱
的かつ電気的に結合するバイヤホールとを有し、前記半
導体素子は、該バイヤホールによって該第2金属膜と熱
的かつ電気的に結合されており、そのことにより上記目
的が達成される。
は、約10μm以上、約100μm未満であり、前記第
2金属膜の厚さは、約100μm以上、約1000μm
以下である。
は、約30μm以上、約50μm以下であり、前記第2
金属膜の厚さは、約200μm以上、約300μm以下
である。
前記第2金属膜は、前記絶縁基板側から順に銅/ニッケ
ル/金を有する積層構造、または銅/チタン/金を有す
る積層構造を備えている。
ッケージに封止されている。
アチップである。
属ブロック上に実装されている。
記第2金属膜と、熱抵抗約3℃/W以下で熱的に結合さ
れ、かつ電気抵抗約1Ω以下で電気的に結合されてい
る。
ターニングされている。
る前記第2金属膜の少なくとも一部が、バイヤホールに
よって前記第1金属膜に電気的に結合されている。
は、第1主面上に形成された第1金属膜と該第1主面に
対向する第2主面上に形成された第2金属膜とを有する
絶縁基板に、該第1金属膜および該絶縁基板を貫通する
複数の開口部を形成し、該開口部内に、該開口部内の該
第2金属膜と熱的かつ電気的に結合する半導体素子を形
成した後、複数の該半導体素子の個々の特性の検査また
は調整を行い、その後、所定の位置で該絶縁基板を分割
し、そのことにより上記目的が達成される。
は、第1主面上に形成された第1金属膜と該第1主面に
対向する第2主面上に形成された第2金属膜とを有する
絶縁基板に、該第1金属膜および該絶縁基板を貫通する
複数の開口部を形成し、該開口部内に、該開口部内の該
第2金属膜と熱的かつ電気的に結合する半導体素子を形
成した後、該絶縁基板上にシールド部材を実装し、その
後、所定の位置で該絶縁基板を分割し、そのことにより
上記目的が達成される。
口部内の該第2金属膜と熱的かつ電気的に結合するステ
ップは、該半導体素子を該第2金属膜上にハンダによっ
て実装するステップを含む。
テップは、前記第1金属膜および前記絶縁基板に穴を開
けるステップと、該第1金属膜、該絶縁基板および前記
第2金属膜のいずれかの上に、該開けられた穴のエッジ
部からの距離に応じて選択的に接着剤を塗布するステッ
プと、該第1金属膜、該絶縁基板および該第2金属膜を
張り合わせるステップと、を含む。
テップは、該第1金属膜、該絶縁基板および該第2金属
膜を張り合わせるステップと、該張り合わせるステップ
の後に、該第1金属膜および該絶縁基板に穴を開けるス
テップと、を含む。
は、第1主面上に第1金属膜を、該第1主面に対向する
第2主面上に、該第1金属膜の厚さよりも大きい厚さを
もつ第2金属膜を有する絶縁基板に、該第1金属膜を該
第2金属膜と熱的かつ電気的に結合するバイヤホールを
設けるステップと、半導体素子を該第1金属膜と熱的か
つ電気的に結合するステップと、を包含し、そのことに
より上記目的が達成される。
連結された一体化基板の状態で、前記半導体素子を前記
第1金属膜と熱的かつ電気的に結合するステップの後に
おいて、該複数の絶縁基板が連結された一体化基板の状
態で、該複数の絶縁基板上に形成された複数の高周波モ
ジュールの個々の特性の検査または調整をおこなうステ
ップと、該検査または調整をおこなうステップの後にお
いて、該一体化基板を複数の該絶縁基板に分割するステ
ップと、をさらに包含する。
連結された一体化基板の状態で、前記半導体素子を前記
第1金属膜と熱的かつ電気的に結合するステップの後に
おいて、該複数の絶縁基板が連結された一体化基板の状
態で、該複数の絶縁基板上にシールド部材を実装するス
テップと、該シールド部材を実装するステップの後にお
いて、該一体化基板を複数の該絶縁基板に分割するステ
ップと、をさらに包含する。
第1金属膜と熱的かつ電気的に結合するステップは、該
半導体素子を該第1金属膜上にハンダによって実装する
ステップを含む。
施の形態を説明する。図面において、同じ参照符号は、
同じ構成要素を示す。
は、数100MHz以上の周波数において用いられる
が、好ましくは800MHz帯の周波数において用いら
れる。
のFETを用いた2段構成の高周波増幅回路を実現す
る。しかし、本発明を適用可能な回路や回路構成は、こ
れには限られない。ただし後述するように、本発明によ
る高周波モジュールは、発熱する素子を含む回路を実現
する場合においてより顕著な効果を奏する。
に説明する。本発明の高周波モジュールは、プリント回
路基板と、その上に実装された素子とを備える。このプ
リント回路基板は、部品間の接続のための回路パターン
が設けられ、部品が実装される「主面金属膜」と、グラ
ウンド電位が与えられるグラウンドパターンが大部分を
占める「裏面金属膜」とを有する。主面金属膜および裏
面金属膜は、典型的には銅を主成分とする金属膜(いわ
ゆる銅箔)であり、絶縁基板の両面上に張り合わされ
る。本発明によれば、裏面金属膜の厚さは、主面金属膜
の厚さよりも大きい。パターン面に実装された部品のう
ち、熱を発生する部品は、大きい厚さをもつ裏面金属膜
と熱的かつ電気的に結合される。これによりプリント回
路基板の裏面金属膜が部品から発生する熱を吸収する。
熱的かつ電気的な結合は、例えば、以下のように実現さ
れる。すなわち、 (i)主面金属膜および絶縁基板を貫通する開口部を設
け、その開口部に露出する裏面金属膜上に部品をハンダ
付けなどで実装する。発熱部品は、ハンダ層を通して裏
面金属膜と熱的かつ電気的に結合される。
などで実装し、部品が実装された主面金属膜を裏面金属
膜にバイヤホールなどで接続する。発熱部品は、ハンダ
層、主面金属膜およびバイヤホールを通して裏面金属膜
と熱的かつ電気的に結合される。
も、放熱板を高周波モジュールに設ける必要がなくなる
ので、モジュールの小型化および製造工程の削減などの
効果を得られる。
波モジュールの、主面から見た拡大平面図であり、図1
Bは、本発明の高周波モジュールの拡大断面図である。
路基板1を備えている。プリント回路基板1は、絶縁基
板30と、絶縁基板30の主面上に設けられた金属膜1
0と、主面と対向する裏面上に設けられた金属膜20と
を備えている。金属膜20の厚さは、金属膜10の厚さ
よりも大きい。金属膜10および20は、典型的には銅
でできているが、十分に低い電気抵抗をもつ金属であれ
ばよい。絶縁基板30は、典型的にはガラスエポキシ樹
脂でできているが、これには限られない。例えば、テフ
ロン、紙エポキシ樹脂、などの樹脂でもよい。
絶縁基板30を貫通する開口部50を有する。開口部5
0内においては、図1Aに示すように、金属膜20が露
出しており、この露出した部分に半導体チップ40が実
装される。
されていない、ベアチップの状態で実装される。このベ
アチップ実装により、高周波モジュールの厚さを小さく
することができる。半導体チップ40は、開口部50内
の金属膜20上に、ハンダ付けによってダイボンディン
グされる。したがって半導体チップ40は、ハンダ層4
2によって金属膜20と熱的かつ電気的に結合される。
これにより半導体チップ40の所定の端子に例えば、グ
ラウンド電位を与えることができ、かつ半導体チップ4
0が発生する熱を金属膜20に逃がすことができる。半
導体チップ40は、好ましくは、金属膜20と、熱抵抗
約3℃/W以下で熱的に結合され、かつ電気抵抗約1Ω
以下で電気的に結合される。
使用する周波数が数100MHz以上であることから、
表皮効果によるインダクタンスの増加をふせぐために
は、好ましくは約10μm以上であり、かつ高周波回路
用の微細なパターンをつくるためには、好ましくは約1
00μm未満である。金属膜10の厚さは、より好まし
くは、約30μm以上、約50μm以下である。
るためには、好ましくは約100μm以上であり、かつ
外部接続端子を設けるパターニングを金属膜20上に施
すためには、好ましくは約1000μm以下である。金
属膜20の厚さは、より好ましくは、約200μm以
上、約300μm以下である。
びソースは、それぞれドレインワイヤ44、ゲートワイ
ヤ45およびソースワイヤ46によって、所定の回路パ
ターンなどとワイヤーボンディングされる。ワイヤーボ
ンディングは、通常のワイヤボンダによっておこなわれ
る。
モジュールは、半導体チップ40から発生する熱を十分
に逃がすだけの厚さをもつ金属膜20をプリント回路基
板1の裏面に備えている。その結果、放熱板を用いる必
要がないので、部品点数および大きさの低減が可能とな
る。
態の半導体チップ40を覆うように、開口部50に樹脂
を充填してもよい。
主面から見た拡大平面図であり、図2Bは、本発明の高
周波モジュールの拡大断面図である。図2Aおよび図2
Bの高周波モジュールは、金属膜10上に、積層された
金属膜11および12を、金属膜20上に、積層された
金属膜21および22と、積層された金属膜23および
24とを備えている点で図1Aおよび図1Bの高周波モ
ジュールと異なる。
またはチタンであり、金属膜12、22および24は、
金である。金属膜10および20上に積層された金属膜
を形成することによって、ドレインワイヤ44、ゲート
ワイヤ45およびソースワイヤ46を用いたボンディン
グが容易におこなえる。
主面から見た拡大平面図であり、図3Bは、本発明の高
周波モジュールの拡大断面図である。図3Aおよび図3
Bの高周波モジュールの半導体チップ40は、ハンダ付
けによって金属ブロック41にダイボンディングされ、
さらに金属ブロック41がハンダ付けによって金属膜2
0にダイボンディングされる点で図1Aおよび図1Bの
高周波モジュールと異なる。図1Aおよび図1Bの場合
と同様に、半導体チップ40は、好ましくは、金属膜2
0と、熱抵抗約3℃/W以下で熱的に結合され、かつ電
気抵抗約1Ω以下で電気的に結合される。
ック41上に単一の半導体チップ40を実装している
が、複数の半導体チップ40を実装してもよい。この場
合、まず金属ブロック41上に複数の半導体チップ40
を実装してから、この金属ブロック41を金属膜20上
に実装する。これにより実装効率を向上することができ
る。
示すプリント回路基板1を製造する方法を示す工程図で
ある。
よび絶縁基板30を接着剤によって貼り合わせる。
た金属膜10および絶縁基板30をパンチングすること
によって、開口部50を形成する。
よび開口部50が形成された絶縁基板30を接着剤によ
って貼り合わせ、かつ金属膜10および20を電気的に
結合するためのバイヤホール32(後述する)を形成す
る。
縁基板30上に接着剤が塗布される範囲を示す図であ
り、絶縁基板30を金属膜20の側から見た図である。
図4Cの貼り合わせのための接着剤は、図4Dのハッチ
ングされた部分に塗布することが好ましい。すなわち、
開口部50のエッジ部52の距離dに応じて選択的に接
着剤を塗布することが好ましい。具体的には、エッジ部
52からの距離dが所定の値より小さい範囲には接着剤
を塗布しないことが好ましい。距離dは、約2mm以
上、約3mm以下であることが好ましい。
示すプリント回路基板1を製造する別の方法を示す工程
図である。
よび絶縁基板30を接着剤によって貼り合わせる。
よび絶縁基板30を接着剤によって貼り合わせる。
た金属膜10および絶縁基板30を、金属膜20が露出
する深さまで切削することによって、開口部50を形成
し、かつ金属膜10および20を電気的に結合するため
のバイヤホール32を形成する。
主面から見た平面図であり、図6Bは、本発明の高周波
モジュールの、裏面から見た平面図であり、図6Cは、
図6Aの線VIC−VICについての断面図であり、図
6Dは、図6Aの線VID−VIDについての断面図で
ある。
の主面上には、高周波回路を形成するようにエッチング
によってパターニングされた金属膜10が設けられてい
る。金属膜10の厚さは、例えば、約40μmである。
などのチップ部品48がハンダ付けによって実装され
る。
は、半導体チップ40がハンダ付けにダイボンディング
される。半導体チップ40の端子は、ワイヤボンディン
グによって主面上のパターンである金属膜10に電気的
に接続される。半導体チップ40は、例えば、2段構成
の増幅器における前段および後段のFETであるが、回
路構成、素子の種類、素子の個数は、これには限られな
い。ただし、半導体チップ40が熱を発生する場合に、
本発明は特に効果を奏する。
属膜10のパターンの一部は、金属で埋められたバイヤ
ホール34によって金属膜20に電気的に接続されるこ
とによって、グラウンド電位を与えられる。
ラウンドパターンを形成する金属膜20が設けられてい
る。金属膜20の一部は、エッチングによってグラウン
ドパターンと電気的に絶縁されることによって、外部回
路との接続に用いられるパターンMin、M1およびM
outを形成する。外部接続用パターンMin、M1お
よびMoutは、例えば、移動体通信機器のマザー回路
基板との接続のために用いられる。外部接続用パターン
Min、M1およびMoutを主面上の金属膜10のパ
ターンと接続するためには、バイヤホール32が用いら
れる。
は、高周波信号を受け取り、外部接続用パターンMou
tは、高周波モジュールによって増幅された高周波信号
を出力する。外部接続用パターンM1は、例えば、半導
体チップ40がFETである場合、ゲートおよびドレイ
ンに供給される直流バイアス電圧を受け取り、半導体チ
ップ40に供給する。上述の外部接続用パターンMi
n、M1およびMoutの種類、個数、プリント回路基
板1の裏面における配置などは、図示されたものには限
られず、高周波モジュールが接続される外部回路に応じ
て改変できる。本発明によれば、外部接続用パターンM
in、M1およびMoutを裏面の金属膜20上に設け
ることによって、リード端子を別個に設ける必要がなく
なるという効果がある。金属膜20は十分な厚さを有す
るので、外部回路との安定した電気的接続が維持できる
という効果もある。リード端子が不要になる結果、リー
ド端子を実装することに起因する高周波モジュール側の
面積を削減でき、かつ製造時には、リード端子の実装ス
テップをなくすことができる。
術においては必須であった放熱板およびリード端子が不
要である。その結果、部品点数を大きく減らすことがで
き、かつ放熱板およびリード端子の実装に必要なプリン
ト回路基板のスペースをなくすことができる。これによ
り高周波モジュールを小型化でき、製造工数を簡略化で
きる。さらに本発明によれば、プリント回路基板上の開
口部にベアチップ状態の半導体素子を直接、ダイボンデ
ィングできるので、高周波モジュールの面積を小さくす
るとともに、その厚さをも小さくできる。
主面から見た平面図であり、図7Bは、図7Aの線VI
IB−VIIBについての断面図である。図7Aおよび
図7Bに示す本発明の高周波モジュールは、半導体チッ
プ40がベアチップの状態ではなく、パッケージに封止
された状態でプリント回路基板1上に実装される点で、
図6A〜図6Dに示す高周波モジュールと異なる。
プ40を有する。半導体チップ40は、パッケージ金属
ベース402上に直接、ダイボンディングされている。
パッケージ金属ベース402上には、セラミック枠40
4が形成されている。セラミック枠404上には、電極
406が設けられており、電極406と電気的に接続さ
れるようにパッケージリード端子408が設けられてい
る。半導体チップ40の端子は、図示されないが例え
ば、ワイヤボンディングによって電極406と電気的に
接続される。半導体素子400は、その内部を保護する
ために樹脂410で封止されている。
の半導体素子だけでなく、パッケージに封止された半導
体素子にも適用でき、既に述べたのと同様の効果を得る
ことができる。
ルの実施の形態2において、半導体素子は、主面金属膜
上に実装される。実施の形態2のプリント回路基板の主
面金属膜のうち、特に熱を発生する半導体素子が実装さ
れる主面金属膜は、バイヤホールによって裏面金属膜と
熱的かつ電気的に結合される。本発明による高周波モジ
ュールの裏面金属膜の厚さは、主面金属膜の厚さよりも
大きいので、放熱板なしに効率的な放熱をおこなうこと
ができる。したがって実施の形態2によれば、実施の形
態1の開口部をプリント回路基板上に設けることなく、
半導体素子を裏面金属膜と熱的かつ電気的に結合するこ
とができる。これにより、実施の形態1による効果に加
えて、開口部を形成するステップをなくすことができる
というさらなる効果が得られる。
導体素子未実装)の、主面から見た平面図であり、図8
Bは、本発明の高周波モジュールの、裏面から見た平面
図であり、図8Cは、本発明の高周波モジュールの、主
面から見た平面図であり、図8Dは、図8Cの線VII
ID−VIIIDについての断面図である。
施の形態1の開口部50を備えておらず、バイヤホール
38を備えている。実施の形態2のプリント回路基板1
の金属膜10および20と、絶縁基板30とは、実施の
形態1のプリント回路基板と同様の厚さおよび材質であ
る。
Bに示すプリント回路基板上に実装される半導体素子4
00を、それぞれパッケージ裏面接地電極と反対側と、
パッケージ裏面接地電極の側とから見た平面図である。
実施の形態2においては、半導体素子400は、好まし
くは図9Bに示すようにパッケージの裏面に接地電極4
12を有する。半導体素子400は、プリント回路基板
1の主面上のパターンである金属膜10に接続される接
続ピン414も有する。
ホール38は、主面の金属膜10を裏面の金属膜20
と、熱的かつ電気的に結合する。バイヤホール38の個
数は、3個には限られず、所望の熱抵抗および電気抵抗
が得られるように増減されてもよい。
導体チップ40が樹脂によってモールドされることによ
って封止されている。半導体チップ40は、パッケージ
内部において接地電極412に熱的かつ電気的に接続さ
れており、それにより接地電極412から熱を外部に逃
がすことができる。接地電極412は、半導体素子40
0がプリント回路基板1上に実装されるときに、主面の
金属膜10とハンダ付けが可能なように、パッケージ裏
面において露出している。
イヤホール38の近傍の金属膜10とハンダ付けされる
ようにプリント回路基板1上に配置される。これにより
半導体素子400内の半導体チップ40から発生された
熱が、接地電極412、金属膜10およびバイヤホール
38を通して金属膜20に拡散される。半導体素子40
0は、好ましくは、バイヤホール38が、接地電極41
2と対向する金属膜10の領域に含まれるように配置さ
れる。さらに好ましくは、半導体素子400は、バイヤ
ホール38が接地電極412の直下に存在するように配
置される。
ンダ層(不図示)、金属膜10、バイヤホール38によ
って金属膜20と熱的かつ電気的に結合される。これに
より半導体チップ40の所定の端子に例えば、グラウン
ド電位を与えることができ、かつ半導体チップ40が発
生する熱を金属膜20に逃がすことができる。半導体チ
ップ40は、好ましくは、金属膜20と、熱抵抗約3℃
/W以下で熱的に結合され、かつ電気抵抗約1Ω以下で
電気的に結合される。
は、金属膜10の厚さよりも大きい。金属膜10の厚さ
は、高周波モジュールで使用する周波数が数100MH
z以上であることから、表皮効果によるインダクタンス
の増加をふせぐためには、好ましくは約10μm以上で
あり、かつ高周波回路用の微細なパターンをつくるため
には、好ましくは約100μm未満である。金属膜10
の厚さは、より好ましくは、約30μm以上、約50μ
m以下である。
るためには、好ましくは約100μm以上であり、かつ
外部接続端子を設けるパターニングを金属膜20上に施
すためには、好ましくは約1000μm以下である。金
属膜20の厚さは、より好ましくは、約200μm以
上、約300μm以下である。
は、その大部分がグラウンド面を構成しており、半導体
チップ40からの放熱と高周波特性の安定化とに寄与す
る。裏面の金属膜20の一部は、電気的にアイソレート
されて、外部接続用パターン36として機能する。外部
接続用パターン36は、バイヤホール32によって主面
のパターンである金属膜10と電気的に接続される。外
部接続用パターン36は、実施の形態1の外部接続用パ
ターンMin、M1およびMoutと同様の機能をも
つ。したがって実施の形態1と同様に、実施の形態2
も、金属膜20がパターニングされることによって外部
接続用パターン36を設けることができる。これによ
り、リード端子を設ける必要がない。
が実装された状態を示す。図8Cおよび図8Dに示す半
導体素子400は、集積回路(IC)チップをその内部
に有するが、これには限られず、FETなどの個別半導
体素子を有していてもよい。
本発明による高周波モジュールの製造方法を示す工程図
である。
波モジュールを実装するための連結回路基板100を製
造する。連結回路基板100上には、複数の回路基板区
画120が設けられている。回路基板区画120上に
は、高周波モジュールの部品が実装される。回路基板区
画120は、例えば、図6A〜図6Dに示すプリント回
路基板1に対応する。連結回路基板100上には、分割
溝102が形成されており、これによって連結回路基板
100上の高周波モジュールにおこなう作業が完了後に
おこなわれる回路基板区画120の分割が容易になる。
分割溝102の深さは、好ましくは連結回路基板100
の厚さのほぼ半分であり、この場合、分割は、機械を使
用することなく、人間の手でおこなうことができる。
上には、4つの回路基板区画120が設けられている
が、この個数には限られない。より多くの回路基板区画
120を単一の連結回路基板100上に配置できれば、
部品の実装、高周波モジュールの検査・調整、シールド
部材の実装などの工程を効率的におこなうことができ
る。
の回路基板区画120の周囲には、十分な面積をもつ接
地電極104が広くレイアウトされており、これにより
接地電位が安定になる。その結果、後述する高周波モジ
ュールの特性の検査時において安定した検査がおこなえ
る。
波モジュールを構成する部品がそれぞれの回路基板区画
120内に実装される。それぞれの回路基板区画120
上には、例えば、図6Aに示す半導体チップ40および
チップ部品48が実装される。このステップにおいて、
図6Aの半導体チップ40と、金属膜10とを電気的に
接続するワイヤボンディングもおこなう。すなわち、図
10Bの実装ステップ、および外部回路(検査用機器を
含む)との接続が完了すれば、それぞれの高周波モジュ
ールは、動作可能な状態にある。
0が半導体チップ40の放熱をおこなうので、連結回路
基板100上において動作可能となることに注意された
い。したがって、後述する高周波モジュールの検査、調
整、シールド部材の実装などの作業は、連結回路基板1
00を回路基板区画120に分割する前におこなうこと
ができる。
板100は、検査基板160上に固定され、高周波モジ
ュールの検査および/または調整がおこなわれる。検査
基板160のほとんどの領域は、グラウンド電極162
によって占められ、これによりグラウンド電位を安定に
保つとともに、検査を現在おこなっていない高周波モジ
ュールに対応する回路基板区画120の端子をグラウン
ドに接続する。検査においては、例えば、高周波電力入
出力特性、利得、電力効率などを測定できる。パターン
Sinから高周波入力電力が供給され、パターンSou
tからは高周波モジュールで増幅された電力が出力さ
れ、パターンS1からは高周波モジュールに直流バイア
スが加えられ、それぞれの端子が高周波モジュールの対
応する端子と接触する。
ら見た検査基板160の平面図である。検査基板160
は、高周波モジュールを1個ずつ個別に検査できるよう
に、例えば、図6Bの外部接続用パターンMin、M1
およびMoutにそれぞれ対応して、パターンSin、
S1およびSoutを有する。パターンSinは、高周
波モジュールから出力された高周波信号を受け取り、パ
ターンSoutは、高周波モジュールに高周波信号を出
力し、パターンS1は、高周波モジュールに直流バイア
スを供給する。圧力を加えることによって、パターンS
in、S1およびSoutは、それぞれ高周波モジュー
ルの外部接続用パターンMin、M1およびMout
と、検査に必要なだけ低い電気抵抗で接続される。
が所定値に満たない場合には、レーザビーム170を用
いることによって、高周波モジュール上に搭載した抵抗
器やキャパシタなどのレーザトリミング可能なチップ部
品48の値を変化させる。これにより高周波モジュール
の特性を調整してから、再び高周波モジュールの特性を
検査することができる。
には、例えば、レーザビーム170の位置を固定してお
き、検査基板160を移動(矢印164で示す)すれば
よい。これにより、連結回路基板100上の複数の高周
波モジュールを高速に検査・調整でき、効率よく高周波
モジュールの製造をおこなうことができる。検査および
調整のループは、所望の回数だけ、機械を用いて自動的
に繰り返しおこなうこともできる。
回路基板区画120上の高周波モジュールが覆われるよ
うにシールド部材130を実装する。図10Dのシール
ド部材130の実装は、図10Cの検査・調整が完了し
てからおこなわれる。シールド部材130は、例えば、
金属製の薄板でできており、完成された高周波モジュー
ルが動作するときに、外部の回路(例えば、移動体通信
機器)との電磁的な干渉を防ぐ。シールド部材130
は、例えば、図6Aの金属膜10とハンダ付けされたう
えで、バイヤホールによってプリント回路基板の裏面の
グラウンド面と電気的に接続される。図10Eは、図1
0Dの線XD−XDについての断面図である。
ない場合には、図10Eのシールド部材130の実装が
終わってから、検査をおこなってもよい。実機に搭載さ
れた状態で実際に高周波モジュールが動作するときに
は、高周波モジュールはシールド部材130によって遮
蔽されている。したがってシールド部材130の実装が
終わってから検査すれば、より実際の動作環境に近い状
態で検査されるので、より正確な検査がおこなえる。
板100は、個々の回路基板区画120に分割され、高
周波モジュールが完成する。
うに、本発明の高周波モジュールの製造方法によれば、
まず、連結回路基板100上の複数の回路基板区画12
0上に複数の高周波モジュールを実装する。次に複数の
高周波モジュールが連結回路基板100上に実装された
状態で、個々の高周波モジュールの検査・調整や、シー
ルド部材の実装を、連結回路基板100の単位で一括し
ておこなう。したがって、製造工程の簡略化および自動
化が可能となる。特に高周波モジュールの検査・調整が
個々の回路基板区画120の単位ではなく、連結回路基
板100の単位で可能な理由のひとつは、本発明の高周
波モジュールが放熱効果をもった金属膜を裏面に備えて
いるからである。他の理由は、本発明の高周波モジュー
ルが、外部接続用のパターン(例えば、図6BのMi
n、M1およびMout)をプリント回路基板の裏面に
備えているからである。
を含む高周波モジュールを動作させるためには、たとえ
検査時であっても放熱板を実装する必要があった。この
放熱板を実装するためには、連結回路基板100をいっ
たん分割する必要があり、結局、個々の高周波モジュー
ル単位での検査・調整やシールド部材の実装をおこなう
しかなかった。個々の高周波モジュールに対して、機械
による自動化作業をおこなうことは非常に困難であり、
その結果、従来技術では図10Cおよび図10Dのステ
ップを人手で処理していた。また従来の技術では、高周
波モジュールの検査をするためには、リード端子をモジ
ュールに実装する必要があった。
複数の高周波モジュールが実装されたままで検査、調整
および実装のステップをおこなえるので、高周波モジュ
ールの製造工程を一貫して自動化することができるとい
う効果が得られる。すなわち、連結回路基板100自体
が完成してから、部品の実装、回路の検査、部品のパラ
メータの調整、シールド部材の取付および個々のモジュ
ールの分割まですべての工程を、連結回路基板100の
状態で、好ましくは機械により処理できる。また放熱板
およびリード端子をなくすことができるので、高周波モ
ジュールの小型化にも大きく寄与する。
ールの検査に用いるための基板の他の例を示す図であ
る。検査基板180は、検査基板160に対応する。グ
ラウンド電極182、およびパターンTin、T1およ
びToutは、それぞれグラウンド電極162、および
パターンSin、S1およびSoutに対応する。
方法は、実施の形態1および実施の形態2で説明した高
周波モジュールに適用することができる。すなわち、実
施の形態3で説明した製造方法のステップがおこなわれ
るなら、プリント回路基板上に開口部を形成するタイプ
であっても、バイヤホールを形成するタイプであっても
よい。
して半導体素子、特に増幅器に用いられるFETを例に
挙げたが、これには限られない。例えば、熱を発生する
他の種類の半導体素子や受動部品であってもよい。
面金属膜よりも厚さの厚い裏面金属膜に、発熱する半導
体素子が熱的かつ電気的に結合されている。その結果、
放熱板を高周波モジュールに実装することなく、動作さ
せることができる。これにより、部品点数の削減および
サイズの小型化が可能である。また製造時には、連結回
路基板上に複数の高周波モジュールが実装された状態
で、一括して検査、調整または実装をおこなうことがで
きる。
に例えば、エッチングによるパターニングが施されるこ
とによって、外部接続パターンが形成されている。これ
によりリード端子を省略することができる。
路基板に開口部を設けることによって、その中に半導体
素子が実装するので、モジュールの厚さを低減できる。
路基板にバイヤホールを設けることによって、半導体素
子を裏面金属膜と熱的かつ電気的に結合できる。これに
より、開口部を設けることなく、放熱板をなくすことが
できる。
拡大平面図である。
る。
拡大平面図である。
る。
拡大平面図である。
る。
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
を製造する別の方法を示す工程図である。
を製造する別の方法を示す工程図である。
を製造する別の方法を示す工程図である。
平面図である。
平面図である。
である。
である。
平面図である。
面図である。
装)の、主面から見た平面図である。
平面図である。
平面図である。
の断面図である。
上に実装される半導体素子400をパッケージ裏面接地
電極と反対側から見た平面図である。
上に実装される半導体素子400をパッケージ裏面接地
電極の側から見た平面図である。
を示す工程図である。
を示す工程図である。
を示す工程図である。
を示す工程図である。
を示す工程図である。
を示す工程図である。
板160の平面図である。
板の他の例を示す図である。
る。
面図である。
Claims (29)
- 【請求項1】 第1主面上に形成された第1金属膜と該
第1主面に対向する第2主面上に形成された第2金属膜
とを有する絶縁基板と、該第1金属膜および該絶縁基板を貫通する開口部と、 該開口部内に形成され、該第2金属膜と熱的かつ電気的
に結合された 半導体素子とを有し、 該第2金属膜の厚さが該第1金属膜の厚さよりも大き
く、 該第2金属膜は、該第2金属膜に対して該絶縁基板と反
対側に形成される第3主面を有し、 該第3主面は、少なくとも該半導体素子に対向する部分
が露出している 高周波モジュール。 - 【請求項2】 第1主面上に形成された第1金属膜と該
第1主面に対向する第2主面上に形成された第2金属膜
とを有する絶縁基板と、 半導体素子と、 該第1金属膜を該第2金属膜と熱的かつ電気的に結合す
るバイヤホールとを有し、 前記半導体素子は、該バイヤホールによって該第2金属
膜と熱的かつ電気的に結合されている高周波モジュー
ル。 - 【請求項3】 前記第1金属膜の厚さは、約10μm以
上、約100μm未満であり、前記第2金属膜の厚さ
は、約100μm以上、約1000μm以下である請求
項1に記載の高周波モジュール。 - 【請求項4】 前記第1金属膜の厚さは、約30μm以
上、約50μm以下であり、前記第2金属膜の厚さは、
約200μm以上、約300μm以下である請求項3に
記載の高周波モジュール。 - 【請求項5】 前記第1金属膜または前記第2金属膜
は、前記第2金属膜の厚み方向の中心から順に銅/ニッ
ケル/金の層を有する積層構造、または銅/チタン/金
の層を有する積層構造を備えている請求項1に記載の高
周波モジュール。 - 【請求項6】 前記半導体素子は、パッケージに封止さ
れている請求項1に 記載の高周波モジュール。 - 【請求項7】 前記半導体素子は、ベアチップである請
求項1に記載の高周波モジュール。 - 【請求項8】 前記半導体素子は、金属ブロック上に実
装されている請求項1に記載の高周波モジュール。 - 【請求項9】 前記半導体素子は、前記第2金属膜と、
熱抵抗約3℃/W以下で熱的に結合され、かつ電気抵抗
約1Ω以下で電気的に結合されている請求項1に記載の
高周波モジュール。 - 【請求項10】 前記第2金属膜は、パターニングされ
ている請求項1に記載の高周波モジュール。 - 【請求項11】 パターニングされている前記第2金属
膜の少なくとも一部が、バイヤホールによって前記第1
金属膜に電気的に結合されている請求項10に記載の高
周波モジュール。 - 【請求項12】 前記第1金属膜の厚さは、約10μm
以上、約100μm未満であり、前記第2金属膜の厚さ
は、約100μm以上、約1000μm以下である請求
項2に記載の高周波モジュール。 - 【請求項13】 前記第1金属膜の厚さは、約30μm
以上、約50μm以下であり、前記第2金属膜の厚さ
は、約200μm以上、約300μm以下である請求項
12に記載の高周波モジュール。 - 【請求項14】 前記第1金属膜または前記第2金属膜
は、前記第2金属膜の厚み方向の中心から順に銅/ニッ
ケル/金の層を有する積層構造、または銅/チタン/金
の層を有する積層構造を備えている請求項2に記載の高
周波モジュール。 - 【請求項15】 前記半導体素子は、パッケージに封止
されている請求項2に記載の高周波モジュール。 - 【請求項16】 前記半導体素子は、ベアチップである
請求項2に記載の高周波モジュール。 - 【請求項17】 前記半導体素子は、金属ブロック上に
実装されている請求項2に記載の高周波モジュール。 - 【請求項18】 前記半導体素子は、前記第2金属膜
と、熱抵抗約3℃/W以下で熱的に結合され、かつ電気
抵抗約1Ω以下で電気的に結合されている請求項2に記
載の高周波モジュール。 - 【請求項19】 前記第2金属膜は、パターニングされ
ている請求項2に記載の高周波モジュール。 - 【請求項20】 パターニングされている前記第2金属
膜の少なくとも一部が、バイヤホールによって前記第1
金属膜に電気的に結合されている請求項19に記載の高
周波モジュール。 - 【請求項21】 第1主面上に形成された第1金属膜と
該第1主面に対向する第2主面上に形成された第2金属
膜とを有する絶縁基板に、該第1金属膜および該絶縁基
板を貫通する複数の開口部を形成し、該開口部内に、該
開口部内の該第2金属膜と熱的かつ電気的に結合する半
導体素子を形成した後、複数の該半導体素子の個々の特
性の検査または調整を行い、その後、所定の位置で該絶
縁基板を分割する高周波モジュールの製造方法。 - 【請求項22】 第1主面上に形成された第1金属膜と
該第1主面に対向する第2主面上に形成された第2金属
膜とを有する絶縁基板に、該第1金属膜および該絶縁基
板を貫通する複数の開口部を形成し、該開口部内に、該
開口部内の該第2金属膜と熱的かつ電気的に結合する半
導体素子を形成した後、該絶縁基板上にシールド部材を
実装し、その後、所定の位置で該絶縁基板を分割する高
周波モジュールの製造方法。 - 【請求項23】 前記半導体素子を該開口部内の該第2
金属膜と熱的かつ電気的に結合するステップは、該半導
体素子を該第2金属膜上にハンダによって実装するステ
ップを含む請求項21または請求項22に記載の高周波
モジュールの製造方法。 - 【請求項24】 前記開口部を設けるステップは、 前記第1金属膜および前記絶縁基板に穴を開けるステッ
プと、 該第1金属膜、該絶縁基板および前記第2金属膜のいず
れかの上に、該開けられた穴のエッジ部からの距離に応
じて選択的に接着剤を塗布するステップと、 該第1金属膜、該絶縁基板および該第2金属膜を張り合
わせるステップと、 を含む請求項21または請求項22に記載の高周波モジ
ュールの製造方法。 - 【請求項25】 前記開口部を設けるステップは、 該第1金属膜、該絶縁基板および該第2金属膜を張り合
わせるステップと、 該張り合わせるステップの後に、該第1金属膜および該
絶縁基板に穴を開けるステップと、 を含む請求項21または請求項22に記載の高周波モジ
ュールの製造方法。 - 【請求項26】 第1主面上に第1金属膜を、該第1主
面に対向する第2主面上に、該第1金属膜の厚さよりも
大きい厚さをもつ第2金属膜を有する絶縁基板に、該第
1金属膜を該第2金属膜と熱的かつ電気的に結合するバ
イヤホールを設けるステップと、 半導体素子を該第1金属膜と熱的かつ電気的に結合する
ステップと、 を包含する高周波モジュールの製造方法。 - 【請求項27】 複数の前記絶縁基板が連結された一体
化基板の状態で、前記半導体素子を前記第1金属膜と熱
的かつ電気的に結合するステップの後において、該複数
の絶縁基板が連結された一体化基板の状態で、該複数の
絶縁基板上に形成された複数の高周波モジュールの個々
の特性の検査または調整をおこなうステップと、 該検査または調整をおこなうステップの後において、該
一体化基板を複数の該絶縁基板に分割するステップと、 をさらに包含する請求項26に記載の高周波モジュール
の製造方法。 - 【請求項28】 複数の前記絶縁基板が連結された一体
化基板の状態で、前記半導体素子を前記第1金属膜と熱
的かつ電気的に結合するステップの後において、該複数
の絶縁基板が連結された一体化基板の状態で、該複数の
絶縁基板上にシールド部材を実装するステップと、 該シールド部材を実装するステップの後において、該一
体化基板を複数の該絶縁基板に分割するステップと、 をさらに包含する請求項26に記載の高周波モジュール
の製造方法。 - 【請求項29】 前記半導体素子を前記第1金属膜と熱
的かつ電気的に結合するステップは、該半導体素子を該
第1金属膜上にハンダによって実装するステ ップを含む
請求項26に記載の高周波モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9153934A JP2937948B2 (ja) | 1996-06-13 | 1997-06-11 | 高周波モジュールおよび高周波モジュールの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15206096 | 1996-06-13 | ||
JP8-152060 | 1996-06-13 | ||
JP9153934A JP2937948B2 (ja) | 1996-06-13 | 1997-06-11 | 高周波モジュールおよび高周波モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070159A JPH1070159A (ja) | 1998-03-10 |
JP2937948B2 true JP2937948B2 (ja) | 1999-08-23 |
Family
ID=26481092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9153934A Expired - Fee Related JP2937948B2 (ja) | 1996-06-13 | 1997-06-11 | 高周波モジュールおよび高周波モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2937948B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW594888B (en) | 2001-09-05 | 2004-06-21 | Hitachi Ltd | Semiconductor device and manufacturing method thereof and wireless communication device |
JP4752715B2 (ja) * | 2006-10-13 | 2011-08-17 | 株式会社デンソー | 超音波センサ |
JP2010206090A (ja) * | 2009-03-05 | 2010-09-16 | Nec Corp | 半導体装置 |
US10679920B2 (en) | 2018-01-22 | 2020-06-09 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having semiconductor package in a wiring board opening |
-
1997
- 1997-06-11 JP JP9153934A patent/JP2937948B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1070159A (ja) | 1998-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6158116A (en) | Radio frequency module and method for fabricating the radio frequency module | |
KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
US7236373B2 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
US7268426B2 (en) | High-frequency chip packages | |
US20220352141A1 (en) | Multi-Cavity Package Having Single Metal Flange | |
US6787398B2 (en) | Method of fabricating a high frequency signal amplification device | |
JPH09134981A (ja) | マイクロ波・ミリ波帯の機能モジュールパッケージ | |
JPH10242377A (ja) | 高周波電力増幅器モジュール | |
JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
JP3515854B2 (ja) | 高周波電力増幅回路装置 | |
JP2937948B2 (ja) | 高周波モジュールおよび高周波モジュールの製造方法 | |
JP3216626B2 (ja) | 増幅装置 | |
JP2004356264A (ja) | 受動部品内蔵基板及びそれを用いた高周波回路モジュール | |
JP2002368561A (ja) | 導波管mmicモジュール | |
EP0996155A2 (en) | Radio frequency integrated circuit apparatus | |
JP2006049602A (ja) | 半導体装置およびその製造方法 | |
JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
JP2006324540A (ja) | 半導体装置 | |
JPH05167218A (ja) | 電力増幅器の実装構造 | |
JP2567211B2 (ja) | マイクロ波集積回路装置 | |
JP2773685B2 (ja) | 半導体装置 | |
JP2023133676A (ja) | 半導体装置およびその製造方法 | |
JP2001267487A (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |