JP2913724B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2913724B2 JP2913724B2 JP966590A JP966590A JP2913724B2 JP 2913724 B2 JP2913724 B2 JP 2913724B2 JP 966590 A JP966590 A JP 966590A JP 966590 A JP966590 A JP 966590A JP 2913724 B2 JP2913724 B2 JP 2913724B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- silicon substrate
- adhesive tape
- scribe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dicing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にチップ領
域の分離方法に関する。
域の分離方法に関する。
従来、半導体素子が形成されたチップ領域の分離は、
第４図に示すように、スクライブ領域をダイアモンド・
ブレードを用いたダイシング・ソーにより研削し、スク
ライブ溝3Aを形成したのち金属ローラによりチップ・ブ
レーキングを行ないチップに分離していたので、切断面
が垂直になっていた。
第４図に示すように、スクライブ領域をダイアモンド・
ブレードを用いたダイシング・ソーにより研削し、スク
ライブ溝3Aを形成したのち金属ローラによりチップ・ブ
レーキングを行ないチップに分離していたので、切断面
が垂直になっていた。
この様な形状の半導体チップを樹脂封止するとチップ
端部に大きな収縮応力が集中し、温度サイクルが印加さ
れると、チップクラック（亀裂）や層間膜クラックが発
生し、故障に致る。
端部に大きな収縮応力が集中し、温度サイクルが印加さ
れると、チップクラック（亀裂）や層間膜クラックが発
生し、故障に致る。
上述した従来の半導体装置の製造工程におけるチップ
の分離方法は、切断面が垂直である為、チープ端部が90
゜の角度となり、樹脂封止した場合に応力がチップ端部
に集中し、チップクラックを発生させ、半導体装置の信
頼性及び製造歩留りを低下させるという欠点がある。
の分離方法は、切断面が垂直である為、チープ端部が90
゜の角度となり、樹脂封止した場合に応力がチップ端部
に集中し、チップクラックを発生させ、半導体装置の信
頼性及び製造歩留りを低下させるという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上に複
数の素子を形成したのち、該半導体基板の裏面に粘着テ
ープを貼り付ける工程と、前記半導体基板上の各素子を
分離するためのスクライブ領域を異方性エッチングし、
前記粘着テープに達するＶ字状の溝を形成する工程とを
含むものである。
数の素子を形成したのち、該半導体基板の裏面に粘着テ
ープを貼り付ける工程と、前記半導体基板上の各素子を
分離するためのスクライブ領域を異方性エッチングし、
前記粘着テープに達するＶ字状の溝を形成する工程とを
含むものである。
次に、本発明について図面を参照して説明する。
第１図は本発明に関連する技術例を説明するためのシ
リコン基板の断面図である。
リコン基板の断面図である。
まずシリコン基板１に通常の集積回路の製造方法に従
って回路パターンを加工してチップ領域２に素子を形成
する。次にフォトレジスト膜で表面を被覆し、パターン
の露光・現像によりスクライブ領域のフォトレジスト膜
を除去し、次で弗酸により酸化膜を除去してスクライブ
領域のシリコンを露出させる。
って回路パターンを加工してチップ領域２に素子を形成
する。次にフォトレジスト膜で表面を被覆し、パターン
の露光・現像によりスクライブ領域のフォトレジスト膜
を除去し、次で弗酸により酸化膜を除去してスクライブ
領域のシリコンを露出させる。
次にフォトレジスト膜を全面除去した後、異方性エッ
チング液（ヒドラジン,KOH等）を使って、スクライブ領
域のシリコンを異方性エッチングする。例えば、（10
0）面を有するシリコン基板を用いると54.7゜の傾斜で
エッチングが進む。エッチングの深さはスクライブ領域
の幅により決まり、自動的にＶ字溝となりエッチングが
停止する。スクライブ領域の幅を424μｍとするエッチ
ングの深さは約300μｍとなり、350μｍの厚さのシリコ
ン基板を用いると50μｍ残ることになる。この後、金属
ローラによりチップ・ブレーキングを行ないチップに分
離する。
チング液（ヒドラジン,KOH等）を使って、スクライブ領
域のシリコンを異方性エッチングする。例えば、（10
0）面を有するシリコン基板を用いると54.7゜の傾斜で
エッチングが進む。エッチングの深さはスクライブ領域
の幅により決まり、自動的にＶ字溝となりエッチングが
停止する。スクライブ領域の幅を424μｍとするエッチ
ングの深さは約300μｍとなり、350μｍの厚さのシリコ
ン基板を用いると50μｍ残ることになる。この後、金属
ローラによりチップ・ブレーキングを行ないチップに分
離する。
第２図は上記方法によりチップ分離したチップ2Aをリ
ードフレーム４に接着し、樹脂５により封止した場合の
断面図である。第２図から解る様に、チップ2Aの端部は
鈍角となっているので、樹脂５の収縮による応力は緩和
され、チップクラックの発生はなくなる。
ードフレーム４に接着し、樹脂５により封止した場合の
断面図である。第２図から解る様に、チップ2Aの端部は
鈍角となっているので、樹脂５の収縮による応力は緩和
され、チップクラックの発生はなくなる。
第３図は本発明の実施例を説明するためのシリコン基
板の断面図である。
板の断面図である。
スクライブ領域の幅を広くし、異方性エッチングによ
りＶ字溝を深くし、シリコン基板１の裏面に貼りつけた
粘着テープ６まで溝を形成して完全にチップ分離させ
る。
りＶ字溝を深くし、シリコン基板１の裏面に貼りつけた
粘着テープ６まで溝を形成して完全にチップ分離させ
る。
この実施例では、エッチング工程だけで完全にチップ
が分離されるので、後工程でチップ・ブレーキングを行
う必要がないという利点がある。
が分離されるので、後工程でチップ・ブレーキングを行
う必要がないという利点がある。
以上説明した様に本発明は、異方性エッチングにより
スクライブ領域に粘着テープに達するＶ字状の溝を形成
することにより、樹脂封止した場合の樹脂の収縮による
シリコンチップ端部での熱応力を緩和できるため、チッ
プクラックや層間膜クラックを防止できる効果がある。
従って半導体装置の信頼性及び製造歩留りを向上させる
ことができる。
スクライブ領域に粘着テープに達するＶ字状の溝を形成
することにより、樹脂封止した場合の樹脂の収縮による
シリコンチップ端部での熱応力を緩和できるため、チッ
プクラックや層間膜クラックを防止できる効果がある。
従って半導体装置の信頼性及び製造歩留りを向上させる
ことができる。
第１図は本発明に関連する技術例を説明するためのシリ
コン基板の断面図、第２図は実施例で形成したシリコン
チップを樹脂封止した場合の断面図、第３図は実施例を
説明するためのシリコン基板の断面図、第４図は従来例
を説明するためのシリコン基板の断面図である。 １……シリコン基板、２……チップ領域、2A……チッ
プ、3,3A……スクライブ溝、４……リードフレーム、５
……樹脂、６……粘着テープ。
コン基板の断面図、第２図は実施例で形成したシリコン
チップを樹脂封止した場合の断面図、第３図は実施例を
説明するためのシリコン基板の断面図、第４図は従来例
を説明するためのシリコン基板の断面図である。 １……シリコン基板、２……チップ領域、2A……チッ
プ、3,3A……スクライブ溝、４……リードフレーム、５
……樹脂、６……粘着テープ。
Claims (1)
- 【請求項１】半導体基板上に複数の素子を形成したの
ち、該半導体基板の裏面に粘着テープを貼り付ける工程
と、前記半導体基板上の各素子を分離するためのスクラ
イブ領域を異方性エッチングし、前記粘着テープに達す
るＶ字状の溝を形成する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP966590A JP2913724B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP966590A JP2913724B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214757A JPH03214757A (ja) | 1991-09-19 |
| JP2913724B2 true JP2913724B2 (ja) | 1999-06-28 |
Family
ID=11726513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP966590A Expired - Lifetime JP2913724B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913724B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5772670B2 (ja) * | 2012-03-12 | 2015-09-02 | 富士電機株式会社 | 逆阻止型半導体素子の製造方法 |
-
1990
- 1990-01-19 JP JP966590A patent/JP2913724B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214757A (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101094450B1 (ko) | 플라즈마를 이용한 다이싱 방법 | |
| TWI260051B (en) | Semiconductor-device manufacturing method | |
| US20030092253A1 (en) | Method of manufacturing semiconductor device | |
| US20030162369A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2009076496A (ja) | 半導体装置の製造方法 | |
| JP2007165789A (ja) | 半導体装置の製造方法 | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| US7214568B2 (en) | Semiconductor device configured for reducing post-fabrication damage | |
| JP2001523046A (ja) | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ | |
| JPS63261851A (ja) | 半導体素子の製造方法 | |
| US5045142A (en) | Stand-off structure for flipped chip butting | |
| JP2913724B2 (ja) | 半導体装置の製造方法 | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JP3501959B2 (ja) | レーザー溶断方式半導体装置の製造方法および半導体装置 | |
| JP2000091273A (ja) | 半導体パッケージの製造方法およびその構造 | |
| JP2004259872A (ja) | 基板分割方法 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JPH065701A (ja) | 半導体装置の製造方法 | |
| JP3500813B2 (ja) | 半導体ウエハの切断方法 | |
| JPH0521597A (ja) | 半導体素子の製造方法 | |
| JP3178132B2 (ja) | Ｌｏｃ型半導体装置の製造方法 | |
| JPS633774Y2 (ja) | ||
| JPH0563112A (ja) | 半導体装置 | |
| JPH0419712B2 (ja) | ||
| JPH08316174A (ja) | ガラス付き半導体ウエハの切断方法 |