JP2911485B2 - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2911485B2 JP2911485B2 JP19203389A JP19203389A JP2911485B2 JP 2911485 B2 JP2911485 B2 JP 2911485B2 JP 19203389 A JP19203389 A JP 19203389A JP 19203389 A JP19203389 A JP 19203389A JP 2911485 B2 JP2911485 B2 JP 2911485B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- display
- unit
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 液晶駆動装置に関し、 液晶表示に関して低速の動作クロックを使用すること
により、低消費電力化を図ることのできる液晶駆動装置
を提供することを目的とし、第１速度のクロック信号に
基づいて外部からのアクセスを制御するインタフェース
部と、前記第１速度より低速である第２速度のクロック
信号に基づいてコモン信号および交流化信号を生成する
タイミング発生部と、前記インタフェース部により外部
から入力した表示データを格納し、前記コモン信号に基
づいて前記表示データを出力する表示メモリ部と、前記
表示メモリ部から出力された表示データおよび前記タイ
ミング発生部から出力された前記交流化信号に基づいて
液晶駆動信号を生成し、外部の液晶を表示させるドライ
バ部と、を備えるように構成する。
により、低消費電力化を図ることのできる液晶駆動装置
を提供することを目的とし、第１速度のクロック信号に
基づいて外部からのアクセスを制御するインタフェース
部と、前記第１速度より低速である第２速度のクロック
信号に基づいてコモン信号および交流化信号を生成する
タイミング発生部と、前記インタフェース部により外部
から入力した表示データを格納し、前記コモン信号に基
づいて前記表示データを出力する表示メモリ部と、前記
表示メモリ部から出力された表示データおよび前記タイ
ミング発生部から出力された前記交流化信号に基づいて
液晶駆動信号を生成し、外部の液晶を表示させるドライ
バ部と、を備えるように構成する。
〔産業上の利用分野〕 本発明は、液晶駆動装置に係り、詳しくは、低速の動
作クロックを使用して液晶表示を行うことにより、低消
費電力化を実現する液晶駆動装置に関する。
作クロックを使用して液晶表示を行うことにより、低消
費電力化を実現する液晶駆動装置に関する。
液晶は、液体のような流動性を持ちながら光学的には
結晶のような異方性を示したもので、分子配列によって
スメクチック、ネマチック、コレステリックの３種類が
あるが、ディスプレイに用いられるのは単軸性結晶の性
質を示すネマチック液晶である。液晶の外部刺激に対す
る物理諸現象は非常にたくさんあげられるが、表示素子
として主に利用されているのは電気光学効果である。
結晶のような異方性を示したもので、分子配列によって
スメクチック、ネマチック、コレステリックの３種類が
あるが、ディスプレイに用いられるのは単軸性結晶の性
質を示すネマチック液晶である。液晶の外部刺激に対す
る物理諸現象は非常にたくさんあげられるが、表示素子
として主に利用されているのは電気光学効果である。
この現象は、液晶に加えられた電気的入力による液晶
の光学的性質の変化を利用して、液晶を通過した光にあ
る変調を与え、それを表示素子として利用するものであ
る。
の光学的性質の変化を利用して、液晶を通過した光にあ
る変調を与え、それを表示素子として利用するものであ
る。
このような液晶表示装置は極めて低消費電力という特
長を持っており、このために低消費電力で動作する液晶
駆動装置が要求されている。
長を持っており、このために低消費電力で動作する液晶
駆動装置が要求されている。
従来のセグメント方式の液晶駆動装置としては、例え
ば第７図に示すようなものがある。この装置は表示メモ
リ部（表示用RAM）１、タイミング発生部２、セレクタ
部３、データラッチ部４、ドライバ部５およびインタフ
ェース部６からなり、表示データは第８図にタイミング
チャートを示すように、セレクタ部３を通して各コモン
出力毎にデータラッチ部４へシリアル転送され、データ
シフト終了後、ドライバ部５へ出力され外部の液晶（図
示略）を駆動している。
ば第７図に示すようなものがある。この装置は表示メモ
リ部（表示用RAM）１、タイミング発生部２、セレクタ
部３、データラッチ部４、ドライバ部５およびインタフ
ェース部６からなり、表示データは第８図にタイミング
チャートを示すように、セレクタ部３を通して各コモン
出力毎にデータラッチ部４へシリアル転送され、データ
シフト終了後、ドライバ部５へ出力され外部の液晶（図
示略）を駆動している。
しかしながら、このような従来の液晶駆動装置にあっ
ては、液晶表示に使われる駆動信号は、通常、きわめて
低周波数（例えば、100Hz程度以下）であるため、表示
動作に使われるクロックは低速のもので十分であるが、
表示データのシリアル転送のためには各部に対して一律
に高速のクロック（例えば、4MHz程度）を供給しなけれ
ばならず、したがって、液晶駆動装置の消費電力が増大
し、低消費電力という液晶表示装置の利点を十分に生か
しきれないという問題点があった。
ては、液晶表示に使われる駆動信号は、通常、きわめて
低周波数（例えば、100Hz程度以下）であるため、表示
動作に使われるクロックは低速のもので十分であるが、
表示データのシリアル転送のためには各部に対して一律
に高速のクロック（例えば、4MHz程度）を供給しなけれ
ばならず、したがって、液晶駆動装置の消費電力が増大
し、低消費電力という液晶表示装置の利点を十分に生か
しきれないという問題点があった。
そこで本発明は、液晶表示に関しては低速の動作クロ
ックを使用することにより、低消費電力化を図ることの
できる液晶駆動装置を提供することを目的としている。
ックを使用することにより、低消費電力化を図ることの
できる液晶駆動装置を提供することを目的としている。
第１図は、本発明の原理説明図である。図中、11は表
示メモリ部であり、表示データを格納するとともに、コ
モン信号に基づいて表示データを出力するもの、12はタ
イミング発生部であり、所定の低速クロック信号LCKに
基づいてコモン信号Ciおよび交流化信号Ｍを生成するも
の、13はインターフェース部であり、所定の高速クロッ
ク信号φに基づいて外部から表示メモリ部11およびタイ
ミング発生部12へのアクセスを制御するもの、14はドラ
イバ部であり、表示メモリ部11からの表示データおよび
交流化信号Ｍに基づいて液晶駆動信号を生成し、外部の
液晶を表示させるもの、15はデータが乗るバスである。
示メモリ部であり、表示データを格納するとともに、コ
モン信号に基づいて表示データを出力するもの、12はタ
イミング発生部であり、所定の低速クロック信号LCKに
基づいてコモン信号Ciおよび交流化信号Ｍを生成するも
の、13はインターフェース部であり、所定の高速クロッ
ク信号φに基づいて外部から表示メモリ部11およびタイ
ミング発生部12へのアクセスを制御するもの、14はドラ
イバ部であり、表示メモリ部11からの表示データおよび
交流化信号Ｍに基づいて液晶駆動信号を生成し、外部の
液晶を表示させるもの、15はデータが乗るバスである。
本発明では、タイミング発生部12から出力されるコモ
ン信号Ciと交流化信号Ｍが低速クロック信号LCKから生
成され、表示メモリ部11の表示データ出力はコモン信号
Ciに応答して出力され、ドライバ部14により液晶が駆動
されて液晶表示が行われる。
ン信号Ciと交流化信号Ｍが低速クロック信号LCKから生
成され、表示メモリ部11の表示データ出力はコモン信号
Ciに応答して出力され、ドライバ部14により液晶が駆動
されて液晶表示が行われる。
したがって、高速クロック信号φはインターフェース
部13における外部からのアクセス制御に用いられ、表示
動作に関与せず、液晶表示は低速の表示用クロック信号
LCKのみで動作するため、消費電力が低減する。
部13における外部からのアクセス制御に用いられ、表示
動作に関与せず、液晶表示は低速の表示用クロック信号
LCKのみで動作するため、消費電力が低減する。
以下、本発明を図面に基づいて説明する。
第２〜６図は本発明に係る液晶駆動装置の一実施例を
示す図である。第２図は４コモン×32セグメントの液晶
駆動装置の構成図である。この図において、21は表示メ
モリ部であり、例えばRAMで構成され、128バイトの容量
を有し、表示データを格納するとともに、コモン信号C0
〜C3に基づいて表示データS0〜S31をドライバ部22に出
力する。23は制御レジスタであり、表示用クロック（低
速クロック信号に相当）LCKの分周比の設定と、デュー
ティ比の選択に使われるものである。24はタイミング発
生部であり、プリスケーラ25からの分周比に基づく表示
用クロックLCKからコモン信号C0〜C3と交流化信号Ｍを
生成する。プリスケーラ25は表示用クロックLCKを制御
レジスタ23の出力に基づいて分周する。ドライバ部22は
コモン信号C0〜C3と表示メモリ部21からの表示データに
対応するセグメント信号S0〜S31に基づいて液晶駆動信
号COM0〜COM3およびSEG0〜SEG31を生成し、外部の液晶
を表示させるべく駆動する。26はインターフェース部で
あり、高速クロック信号φに基づいて外部（例えば、バ
ス）から表示メモリ部21および制御レジスタ23へのアク
セスを制御する。
示す図である。第２図は４コモン×32セグメントの液晶
駆動装置の構成図である。この図において、21は表示メ
モリ部であり、例えばRAMで構成され、128バイトの容量
を有し、表示データを格納するとともに、コモン信号C0
〜C3に基づいて表示データS0〜S31をドライバ部22に出
力する。23は制御レジスタであり、表示用クロック（低
速クロック信号に相当）LCKの分周比の設定と、デュー
ティ比の選択に使われるものである。24はタイミング発
生部であり、プリスケーラ25からの分周比に基づく表示
用クロックLCKからコモン信号C0〜C3と交流化信号Ｍを
生成する。プリスケーラ25は表示用クロックLCKを制御
レジスタ23の出力に基づいて分周する。ドライバ部22は
コモン信号C0〜C3と表示メモリ部21からの表示データに
対応するセグメント信号S0〜S31に基づいて液晶駆動信
号COM0〜COM3およびSEG0〜SEG31を生成し、外部の液晶
を表示させるべく駆動する。26はインターフェース部で
あり、高速クロック信号φに基づいて外部（例えば、バ
ス）から表示メモリ部21および制御レジスタ23へのアク
セスを制御する。
表示メモリ部21の詳細な構成は第３図のように示さ
れ、図中、31はワード線制御部であり、インターフェー
ス部26を介して高速クロックφ、アドレス信号ADおよび
RAMセレクタ信号RAMSが入力され、ワード線デコード信
号W0〜W15を出力する。32はビット線制御部であり、同
じく高速クロックφ、リード／ライト信号R/W、RAMセレ
クト信号RAMSおよびデータD7〜D0が入力され、表示用RA
Mデータのリード／ライトを制御する。33は上位ニブルR
AMセル部、34は下位ニブルRAMセル部であり、各ビット
は第４図に示すように、インバータを２段カスケード接
続してフリップフロップを構成するメモリセル35と、ビ
ット線B,との接続を制御するゲートトランジスタ36,3
7と、コモン信号C0〜C3に応答してセグメント信号S0〜S
31を出力するクロックドインバータ38とを有し、ワード
線W,と、ビット線B,と、コモン信号線C,と、セグ
メント信号線Ｓとに接続され、表示データをコモン信号
C0〜C3に応答してセグメント信号S0〜S31として出力す
る。
れ、図中、31はワード線制御部であり、インターフェー
ス部26を介して高速クロックφ、アドレス信号ADおよび
RAMセレクタ信号RAMSが入力され、ワード線デコード信
号W0〜W15を出力する。32はビット線制御部であり、同
じく高速クロックφ、リード／ライト信号R/W、RAMセレ
クト信号RAMSおよびデータD7〜D0が入力され、表示用RA
Mデータのリード／ライトを制御する。33は上位ニブルR
AMセル部、34は下位ニブルRAMセル部であり、各ビット
は第４図に示すように、インバータを２段カスケード接
続してフリップフロップを構成するメモリセル35と、ビ
ット線B,との接続を制御するゲートトランジスタ36,3
7と、コモン信号C0〜C3に応答してセグメント信号S0〜S
31を出力するクロックドインバータ38とを有し、ワード
線W,と、ビット線B,と、コモン信号線C,と、セグ
メント信号線Ｓとに接続され、表示データをコモン信号
C0〜C3に応答してセグメント信号S0〜S31として出力す
る。
以上の構成において、第５図は表示メモリ部21の一部
におけるデータの例、第６図は動作のタイミングチャー
トであり、表示用クロックCLKはプリスケーラ25によっ
て分周されタイミング発生部24によりコモン信号C0〜C3
および交流化信号Ｍが生成され、表示メモリ部21の表示
データはコモン信号C0〜C3に応答してセグメント信号S0
〜S31としてドライバ部22に出力され、ドライバ部22に
より液晶が駆動されて液晶表示が行われる。第５図では
データD7〜D0に応じて表示メモリ部21の内容が出力さ
れ、特にセグメント信号SnとSn+1の例を示している。
におけるデータの例、第６図は動作のタイミングチャー
トであり、表示用クロックCLKはプリスケーラ25によっ
て分周されタイミング発生部24によりコモン信号C0〜C3
および交流化信号Ｍが生成され、表示メモリ部21の表示
データはコモン信号C0〜C3に応答してセグメント信号S0
〜S31としてドライバ部22に出力され、ドライバ部22に
より液晶が駆動されて液晶表示が行われる。第５図では
データD7〜D0に応じて表示メモリ部21の内容が出力さ
れ、特にセグメント信号SnとSn+1の例を示している。
一方、インターフェース部26からの制御信号、すなわ
ち高速クロックφ、RAMS、R/W等は液晶表示に直接関与
しておらず、外部からのアクセス制御に用いられるのみ
である。したがって、例えば高速クロックφが停止した
場合であっても、又表示データが一定の場合においては
高速クロックφが不要となるため、低速の表示用クロッ
クLCKのみにより液晶を駆動することができ、低消費電
力とすることができる。
ち高速クロックφ、RAMS、R/W等は液晶表示に直接関与
しておらず、外部からのアクセス制御に用いられるのみ
である。したがって、例えば高速クロックφが停止した
場合であっても、又表示データが一定の場合においては
高速クロックφが不要となるため、低速の表示用クロッ
クLCKのみにより液晶を駆動することができ、低消費電
力とすることができる。
本発明によれば、高速クロックは外部からのアクセス
制御のみで低速クロックによって液晶を駆動しているの
で、消費電力を大幅に低減して低消費電力化を図ること
ができる。
制御のみで低速クロックによって液晶を駆動しているの
で、消費電力を大幅に低減して低消費電力化を図ること
ができる。
【図面の簡単な説明】 第１図は本発明の原理説明図、 第２〜６図は本発明に係る液晶駆動装置の一実施例を示
す図であり、 第２図はその構成図、 第３図はその表示用メモリ部の構成を示す図、 第４図はそのメモリセルを示す回路図、 第５図はその表示データの一例を示す図、 第６図はその動作のタイミングチャート、 第７、８図は従来の液晶駆動装置を示す図であり、 第７図はその構成図、 第８図はその動作のタイミングチャートである。 11、21……表示メモリ部、 12、24……タイミング発生部、 13、26……インターフェース部、 14、22……ドライバ部、 15……バス、 23……制御レジスタ、 25……プリスケーラ、 31……ワード線制御部、 32……ビット線制御部、 33……上位ニブルRAMセル部、 34……下位ニブルRAMセル部、 35……メモリセル、 36、37……ゲートトランジスタ、 38……クロックドインバータ。
す図であり、 第２図はその構成図、 第３図はその表示用メモリ部の構成を示す図、 第４図はそのメモリセルを示す回路図、 第５図はその表示データの一例を示す図、 第６図はその動作のタイミングチャート、 第７、８図は従来の液晶駆動装置を示す図であり、 第７図はその構成図、 第８図はその動作のタイミングチャートである。 11、21……表示メモリ部、 12、24……タイミング発生部、 13、26……インターフェース部、 14、22……ドライバ部、 15……バス、 23……制御レジスタ、 25……プリスケーラ、 31……ワード線制御部、 32……ビット線制御部、 33……上位ニブルRAMセル部、 34……下位ニブルRAMセル部、 35……メモリセル、 36、37……ゲートトランジスタ、 38……クロックドインバータ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/20 - 3/38 G02F 1/133
Claims (1)
- 【請求項１】第１速度のクロック信号に基づいて外部か
らのアクセスを制御するインタフェース部と、 前記第１速度より低速である第２速度のクロック信号に
基づいてコモン信号および交流化信号を生成するタイミ
ング発生部と、 前記インタフェース部により外部から入力した表示デー
タを格納し、前記コモン信号に基づいて該表示データを
出力する表示メモリ部と、 前記表示メモリ部から出力された表示データおよび前記
タイミング発生部から出力された前記交流化信号に基づ
いて液晶駆動信号を生成し、外部の液晶を表示させるド
ライバ部と、を備えたことを特徴とする液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203389A JP2911485B2 (ja) | 1989-07-25 | 1989-07-25 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19203389A JP2911485B2 (ja) | 1989-07-25 | 1989-07-25 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0355594A JPH0355594A (ja) | 1991-03-11 |
| JP2911485B2 true JP2911485B2 (ja) | 1999-06-23 |
Family
ID=16284484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19203389A Expired - Fee Related JP2911485B2 (ja) | 1989-07-25 | 1989-07-25 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911485B2 (ja) |
-
1989
- 1989-07-25 JP JP19203389A patent/JP2911485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0355594A (ja) | 1991-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4650823B2 (ja) | シフトレジスタ、スキャン駆動回路、及びこれを備えた表示装置 | |
| US4830467A (en) | A driving signal generating unit having first and second voltage generators for selectively outputting a first voltage signal and a second voltage signal | |
| US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
| JP3464599B2 (ja) | 液晶表示装置 | |
| JP2004157508A (ja) | シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法 | |
| CN101093649A (zh) | 液晶显示装置及其驱动方法 | |
| US6727876B2 (en) | TFT LCD driver capable of reducing current consumption | |
| US20070159439A1 (en) | Liquid crystal display | |
| JP2911485B2 (ja) | 液晶駆動装置 | |
| JPS6053993A (ja) | 表示体駆動回路 | |
| JP3290494B2 (ja) | 相転移型液晶書込み装置 | |
| JP3566620B2 (ja) | 液晶表示駆動回路 | |
| JP3276205B2 (ja) | 相転移型液晶ディスプレイの書き込み方式 | |
| KR100846461B1 (ko) | 클럭 발생 회로와 이를 구비하는 액정 표시 장치 | |
| JPH08262402A (ja) | 液晶表示駆動装置 | |
| JP3872747B2 (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
| JPS61256387A (ja) | 相転移型液晶表示装置 | |
| JP3521658B2 (ja) | 液晶素子の駆動方法，液晶素子の駆動回路，半導体集積回路装置，表示装置および電子機器 | |
| JPH09230302A (ja) | 相転移型液晶パネルの駆動方法、及び相転移型液晶表示装置 | |
| JPH1055157A (ja) | ディスプレイ・データの水平スクロール方式 | |
| JPS63259592A (ja) | ドライバ回路及びその駆動方法 | |
| KR20070074078A (ko) | 액정표시장치 | |
| JP2000356975A (ja) | 駆動回路、電気光学装置、および電子機器 | |
| KR0147114B1 (ko) | 액정표시소자의 구동회로 | |
| JPH0458037B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |