JP2888212B2 - Bipolar multiplier - Google Patents
Bipolar multiplierInfo
- Publication number
- JP2888212B2 JP2888212B2 JP8312988A JP31298896A JP2888212B2 JP 2888212 B2 JP2888212 B2 JP 2888212B2 JP 8312988 A JP8312988 A JP 8312988A JP 31298896 A JP31298896 A JP 31298896A JP 2888212 B2 JP2888212 B2 JP 2888212B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pair
- conversion circuit
- output
- pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、2つの入力信号を
乗算するマルチプライヤに関し、特に半導体集積回路上
に形成して好適とされ、低電圧で動作し、且つ線形性に
優れたバイポーラマルチプライヤに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplier for multiplying two input signals, and more particularly to a bipolar multiplier which is preferably formed on a semiconductor integrated circuit, operates at a low voltage, and has excellent linearity. About.
【0002】[0002]
【従来の技術】この種のバイポーラマルチプライヤの従
来技術としては、例えば下記の公報及び文献等が参照さ
れる。2. Description of the Related Art For example, the following publications and documents are referred to as prior art of this kind of bipolar multiplier.
【0003】(1)特公昭55−19444号公報(第
2図) (2)K.Kimura,“A Bipolar Very Low-Voltage Multip
lier Core Using a Quadritail Cell”,IEICE Trans. F
undamentals.,vol.E78-A, no.5,pp.560-565, May 1995.(1) Japanese Patent Publication No. 55-19444 (FIG. 2) (2) K. Kimura, "A Bipolar Very Low-Voltage Multip
lier Core Using a Quadritail Cell ”, IEICE Trans. F
undamentals., vol.E78-A, no.5, pp.560-565, May 1995.
【0004】バイポーラマルチプライヤの従来技術とし
て、例えば、特公昭55−19444号公報には、図1
0に示すようなバイポーラマルチプライヤが記載されて
いる。同公報には、トランジスタQ11、及びQ12か
ら構成される差動増幅器の出力電流は入力電流と直接に
は関係せず、その比xだけに関係したものとなり、従っ
て出力電流はリニア特性を有し、しかも温度特性を有し
ないものであり、トランジスタQ13、Q14から構成
される差動増幅器も同様とされ、出力信号として入力信
号をリニアに掛け合わせたものが得られる旨が記載され
ている。[0004] As a prior art of the bipolar multiplier, for example, Japanese Patent Publication No. 55-19444 discloses FIG.
A bipolar multiplier as shown in FIG. According to the publication, the output current of the differential amplifier composed of the transistors Q11 and Q12 is not directly related to the input current but is related only to the ratio x, and therefore the output current has a linear characteristic. In addition, the document describes that the differential amplifier having no temperature characteristic and having the same structure as the differential amplifier including the transistors Q13 and Q14 can obtain an output signal obtained by linearly multiplying the input signal.
【0005】しかし、図10に示す回路においては、回
路内での電流配分が回路解析として示されているだけで
あり、その回路動作を理解することは、はなはだ困難で
ある。なぜなら、差動対において、差動入力電圧に対し
て、どのように電流配分がなされるのかは、全く不明で
あり、トランジスタの物理的な動作原理にはなにも基づ
いてはいないからである。However, in the circuit shown in FIG. 10, only the current distribution in the circuit is shown as a circuit analysis, and it is extremely difficult to understand the operation of the circuit. This is because, in a differential pair, how the current is distributed to the differential input voltage is completely unknown, and nothing is based on the physical operating principle of the transistor. .
【0006】また、4つのトランジスタが1つの共通定
電流源により駆動されるクァドリテールセル(マルチプ
ライヤ・コア回路)には、エミッタ抵抗が挿入されてい
るために、通常の回路解析は困難を極める。ただし、本
発明者による上記文献から類推すると、明らかに乗算特
性は得られるものと確信できる。Further, in a quadritail cell (multiplier core circuit) in which four transistors are driven by one common constant current source, ordinary circuit analysis is difficult because an emitter resistor is inserted. Master. However, by analogy with the above-mentioned document by the inventor, it can be clearly confirmed that a multiplication characteristic can be obtained.
【0007】しかし、図10に示す回路において、2つ
の入力電圧に対するマルチプライヤ動作の線形性は確保
されていない。However, in the circuit shown in FIG. 10, the linearity of the multiplier operation for two input voltages is not ensured.
【0008】[0008]
【発明が解決しようとする課題】上述したように、従来
のバイポーラマルチプライヤでは十分な線形動作を実現
しているわけではなく、むしろ完全な線形動作を犠牲に
している。As mentioned above, conventional bipolar multipliers do not achieve sufficient linear operation, but rather sacrifice complete linear operation.
【0009】アナログ信号処理においては、マルチプラ
イヤは欠くことのできない基本ファンクション・ブロッ
クとされ、プロセスの微細化(ファイン化)の進展に伴
い、LSIの電源電圧も5Vから3V、あるいはそれ以
下へと低電圧化するに至っており、低電圧回路技術の必
要性が一層高まってきている。In analog signal processing, a multiplier is regarded as an indispensable basic function block, and as the process becomes finer (finer), the power supply voltage of the LSI is reduced from 5V to 3V or lower. As the voltage has been reduced, the need for low-voltage circuit technology has further increased.
【0010】従って、本発明は、上記事情に鑑みて為さ
れたものであって、低電圧動作時においても所定の線形
入力電圧範囲を確保するようにしたバイポーラマルチプ
ライヤを提供することを目的とする。Accordingly, the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a bipolar multiplier which ensures a predetermined linear input voltage range even during low-voltage operation. I do.
【0011】[0011]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、第1の差動入力信号を入力とし、各々が
互いに等しい値の電流を出力する出力対を2つ備えた第
1の電圧−電流変換回路(「第1のV−I変換回路」と
いう)と、前記第1のV−I変換回路の2対の出力電流
でそれぞれ駆動される2対のトランジスタと、を備え、
前記2対のトランジスタの各トランジスタ対には第2の
差動入力信号が入力され、前記2対のトランジスタの各
エミッタからの出力電圧をそれぞれの入力電圧とし、一
つの共通定電流源により駆動される4つのトランジスタ
を備えたことを特徴とするバイポーラマルチプライヤを
提供する。In order to achieve the above object, the present invention provides a first differential input signal having a first differential input signal and two output pairs each of which outputs a current having the same value. (Hereinafter referred to as “first VI conversion circuit”), and two pairs of transistors each driven by two pairs of output currents of the first VI conversion circuit,
A second differential input signal is input to each transistor pair of the two pairs of transistors, and output voltages from respective emitters of the two pairs of transistors are used as respective input voltages, and are driven by one common constant current source. A bipolar multiplier comprising four transistors is provided.
【0012】本発明においては、好ましくは、前記第1
のV−I変換回路が、エミッタ抵抗が挿入された差動対
を含むことを特徴とする。In the present invention, preferably, the first
Is characterized by including a differential pair into which an emitter resistor is inserted.
【0013】[0013]
【作用】本発明によれば、第1の入力電圧(Vx)が印
加されるV−I変換回路の2対の出力電流でそれぞれ駆
動される4つのトランジスタのベースに、第2の入力電
圧(Vy)を印加することで、理想的な逆双曲正接関数
(tanh-1)回路が実現でき、第1の入力電圧
(Vx)に対しては、完全に線形なバイポーラマルチプ
ライヤが実現できる。また、さらに、第2の入力電圧
(Vy)が印加される第2のV−I変換回路の出力電流
でそれぞれ駆動される2つのトランジスタのエミッタ出
力電圧を、前記第1のV−I変換回路の2対の出力電流
でそれぞれ駆動される4つのトランジスタのベースに印
加することで、第2の入力電圧(Vy)に対しても理想
的な逆双曲正接関数(tanh-1)回路が実現でき、第
1の入力電圧と第2の入力電圧に対して、完全に線形な
バイポーラマルチプライヤが実現できる。According to the present invention, the base of the four transistors first input voltage (V x) are driven respectively by the two pairs of the output current of the V-I conversion circuit to be applied, a second input voltage By applying (V y ), an ideal inverse hyperbolic tangent function (tanh −1 ) circuit can be realized. For the first input voltage (V x ), a completely linear bipolar multiplier is used. realizable. Further, the emitter output voltages of the two transistors each driven by the output current of the second VI conversion circuit to which the second input voltage (V y ) is applied are converted to the first VI conversion voltage. An ideal inverse hyperbolic tangent function (tanh -1 ) circuit for the second input voltage (V y ) by applying to the bases of four transistors each driven by two pairs of output currents of the circuit Can be realized, and a completely linear bipolar multiplier can be realized with respect to the first input voltage and the second input voltage.
【0014】[0014]
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図1は、本発明の一実施形
態に係るバイポーラマルチプライヤの構成を示したもの
である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of a bipolar multiplier according to an embodiment of the present invention.
【0015】図1を参照して、本発明に係るバイポーラ
マルチプライヤは、好ましい実施の形態として、第1の
差動入力信号(Vx)を入力とし、互いに等しい値の電
流(Ix +)を供給する第1の電流出力端子対(+、+)
と、互いに等しい値の電流(Ix -)を供給する第2の電
流出力端子対(−、−)と、を備えた第1の電圧−電流
変換回路(「V−I変換回路」という)11と、V−I
変換回路11の第1の電流出力端対(+、+)及び第2
の電流出力端対(−、−)にエミッタがそれぞれ接続さ
れ、コレクタが共に電源VCCに接続された第1のトラ
ンジスタ対(Q5、Q5′)と、第2のトランジスタ対
(Q6、Q6′)と、を備え、第1のトランジスタ対
(Q5、Q5′)のベース端子間、及び第2のトランジ
スタ対(Q6、Q6′)のベース端子間には共に第2の
差動入力信号(Vy)が電圧印加される。また、これら
のトランジスタ(Q5、Q5′、Q6、Q6′)の各ベ
ースに入力される印加電圧にはバイアス電圧VRが重畳
されている。Referring to FIG. 1, as a preferred embodiment, a bipolar multiplier according to the present invention receives a first differential input signal (V x ) and receives currents (I x + ) having the same value as each other. The first current output terminal pair (+, +) for supplying
And a second current-output terminal pair (−, − ) for supplying currents (I x − ) having the same value to each other, and a first voltage-current conversion circuit (hereinafter referred to as “VI conversion circuit”). 11 and VI
The first current output terminal pair (+, +) of the conversion circuit 11 and the second
The first transistor pair (Q5, Q5 ') and the second transistor pair (Q6, Q6') whose emitters are respectively connected to the current output terminal pair (-,-) and whose collectors are both connected to the power supply VCC. And a second differential input signal (V y ) both between the base terminals of the first transistor pair (Q5, Q5 ′) and between the base terminals of the second transistor pair (Q6, Q6 ′). ) Is applied. Further, these transistors (Q5, Q5 ', Q6, Q6') bias voltage V R is superimposed on the applied voltage to be input to the bases of.
【0016】さらに、エミッタが共通接続されて定電流
源(I0)に接続され、コレクタが互いに交叉接続され
た第3のトランジスタ対(Q1、Q4)と、第4のトラ
ンジスタ対(Q2、Q3)と、を備え、第3のトランジ
スタ対(Q1、Q4)の各ベースは、第1のトランジス
タ対(Q5、Q5′)と第2のトランジスタ対(Q6、
Q6′)をそれぞれ構成する一方のトランジスタ(Q
5、Q6)のエミッタ出力にそれぞれ接続され、共通接
続されたコレクタは抵抗RLを介して電源VCCに接続
され、一方、第4のトランジスタ対(Q2、Q3)の各
ベースは、第1のトランジスタ対(Q5、Q5′)と第
2のトランジスタ対(Q6、Q6′)をそれぞれ構成す
る他方のトランジスタ(Q5′、Q6′)のエミッタ出
力にそれぞれ接続され、共通接続されたコレクタは負荷
抵抗RLを介して電源VCCに接続されている。Further, a third transistor pair (Q1, Q4) and a fourth transistor pair (Q2, Q3) whose emitters are connected in common and connected to a constant current source (I 0 ) and whose collectors are cross-connected to each other. ), And each base of the third transistor pair (Q1, Q4) includes a first transistor pair (Q5, Q5 ') and a second transistor pair (Q6, Q6,
Q6 '), one of the transistors (Q
5, Q6), respectively, and the commonly connected collector is connected to a power supply VCC via a resistor RL , while each base of the fourth transistor pair (Q2, Q3) is connected to the first The other pair of transistors (Q5 ', Q6') constituting the transistor pair (Q5, Q5 ') and the second transistor pair (Q6, Q6') are connected to the emitter outputs, respectively. It is connected to the power supply VCC via R L.
【0017】そして、第3のトランジスタ対(Q1、Q
4)の出力電流(コレクタ電流の和IC1+IC4)や、第
4のトランジスタ対(Q2、Q3)の出力電流(コレク
タ電流の和IC2+IC3)が、あるいは、第3のトランジ
スタ対(Q1、Q4)の出力電流(コレクタ電流の和I
C1+IC4)と、第4のトランジスタ対(Q2、Q3)の
出力電流(コレクタ電流の和IC2+IC3)と、の差電流
(ΔI=IC1+IC4−(IC2+IC3))が、得られ、こ
れらの電流からこの第1の差動入力電圧(Vx)と第2
の差動入力電圧(Vy)とを掛け合わせた値(積)を得
るようにしたものであり、これらの電流においては、第
1の差動入力電圧(Vx)についてはリニアリティが補
償される。The third transistor pair (Q1, Q2)
4) of the output current (sum I C1 + I C4 of the collector current) and the fourth transistor pair (Q2, Q3 sum I C2 + I C3 of the output current (collector current of)) is, or the third transistor pair ( Q1, Q4) (collector current sum I)
C1 + and I C4), a fourth transistor pair (Q2, Q3) between the output current (the sum of the collector current I C2 + I C3), the differential current (ΔI = I C1 + I C4 - (I C2 + I C3)) is From these currents, the first differential input voltage (V x ) and the second
Is obtained by so as to obtain a differential input voltage (V y) and multiplied by the value (product), in these currents, linearity is compensated for the first differential input voltage (V x) You.
【0018】図1に示した、本発明に係るバイポーラマ
ルチプライヤの実施の形態を、回路解析をもとに以下に
詳細に説明する。The embodiment of the bipolar multiplier according to the present invention shown in FIG. 1 will be described in detail below based on circuit analysis.
【0019】ベース幅変調を無視すれば、トランジスタ
のコレクタ電流ICとベース・エミッタ間電圧VBEの関
係は、次式(1)で示される。If the base width modulation is neglected, the relationship between the collector current I C of the transistor and the base-emitter voltage V BE is expressed by the following equation (1).
【0020】[0020]
【数1】 (Equation 1)
【0021】ここで、ISは単位トランジスタの飽和電
流、VTは熱電圧であり、VT=kT/qと表される。た
だし、qは単位電子電荷、kはボルツマン定数、Tは絶
対温度である。[0021] Here, I S is the saturation current, V T is the thermal voltage of the unit transistor, expressed as V T = kT / q. Here, q is a unit electron charge, k is a Boltzmann constant, and T is an absolute temperature.
【0022】はじめに、逆双曲正接(tanh-1)−双
曲正接(tanh)変換動作を明らかにする。First, the inverse hyperbolic tangent (tanh -1 ) -hyperbolic tangent (tanh) conversion operation will be described.
【0023】V−I変換回路(電圧−電流変換回路)1
1の差動出力電流でトランジスタ(Q5、Q6)を駆動
すると、次式(2)、(3)が成立する。VI conversion circuit (voltage-current conversion circuit) 1
When the transistors (Q5, Q6) are driven by the differential output current of 1, the following expressions (2) and (3) are established.
【0024】 Ix +=I0x+GxVx =ISexp(VBE5/VT) …(2) Ix -=I0x−GxVx =ISexp(VBE6/VT) …(3)[0024] I x + = I 0x + G x V x = I S exp (V BE5 / V T) ... (2) I x - = I 0x -G x V x = I S exp (V BE6 / V T) … (3)
【0025】ここで、2GxはV−I変換回路11のコ
ンダクタンスである(ΔI=Ix +−Ix -=2GxVx)。
上式(2)、(3)から、差動出力電流(ΔI)はΔI
=Ix +−Ix -=2Gxと表せる。[0025] Here, 2G x is the conductance of the V-I conversion circuit 11 (ΔI = I x + -I x - = 2G x V x).
From the above equations (2) and (3), the differential output current (ΔI) is ΔI
= I x + -I x - = expressed as 2G x.
【0026】したがって、マルチプライヤ・コア回路を
構成する、エミッタが共通接続されたクァドリテールセ
ルの4つのトランジスタQ1、Q2、Q3、Q4のベー
ス・エミッタ間電圧VBE1〜VBE4は、共通エミッタ電圧
をVEとすると、次式(4)、(5)、(6)、(7)
で表される。Therefore, the base-emitter voltages V BE1 to V BE4 of the four transistors Q1, Q2, Q3, Q4 of the quadritail cell whose emitters are commonly connected, which constitute the multiplier core circuit, have the common emitter Assuming that the voltage is V E , the following equations (4), (5), (6), and (7)
It is represented by
【0027】[0027]
【数2】 (Equation 2)
【0028】上式(4)から上式(7)を上式(1)に
代入すれば、各トランジスタQ1、Q2、Q3、Q4の
コレクタ電流は、次式(8)、(9)、(10)、(1
1)となる。By substituting the above equations (4) to (7) into the above equation (1), the collector currents of the transistors Q1, Q2, Q3, and Q4 are given by the following equations (8), (9), (9) 10), (1)
1).
【0029】[0029]
【数3】 (Equation 3)
【0030】トランジスタQ1からQ4は共通の定電流
源I0で駆動されているから次式(12)が成り立つ
(但し、αFは直流電流増幅率)。[0030] Since the transistors Q1 Q4 are driven by a common constant current source I 0 following equation (12) holds (where, alpha F DC current amplification factor).
【0031】IC1+IC2+IC3+IC4=αFI0 …(12)I C1 + I C2 + I C3 + I C4 = α F I 0 (12)
【0032】したがって、上式(8)から上式(11)
を上式(12)に代入すると、クァドリテールセルの差
動出力電流ΔI=IC1+IC4−(IC2+IC3)は、次式
(13)で表される。Therefore, from the above equations (8) to (11)
Into the above equation (12), the differential output current ΔI = I C1 + I C4 − (I C2 + I C3 ) of the quadritail cell is expressed by the following equation (13).
【0033】[0033]
【数4】 (Equation 4)
【0034】したがって、第1の入力電圧Vxに対して
は完全に線形動作となる。例えば、周波数ミキサでは、
ローカル入力に対しては線形性は必要なく、無線周波入
力に対しては線形性が要求されるから、第1の入力電圧
Vxを無線周波入力、第2の入力電圧Vyをローカル入力
にすれば良い。[0034] Therefore, completely the linear operation for the first input voltage V x. For example, in a frequency mixer,
Since linearity is not required for the local input and linearity is required for the radio frequency input, the first input voltage V x is used as the radio frequency input, and the second input voltage V y is used as the local input. Just do it.
【0035】さらに、上式(12)からわかるように、
第2の入力電圧Vyについても逆双曲正接(tan
h-1)−双曲正接(tanh)変換を施せば、第2の入
力電圧Vyに対しても完全に線形動作とすることができ
る。Further, as can be seen from the above equation (12),
Conversely hyperbolic tangent for the second input voltage V y (tan
h -1) - if Hodokose the hyperbolic tangent (tanh) conversion, may be a perfectly linear operation with respect to the second input voltage V y.
【0036】図2は、第2のV−I変換回路(電圧−電
流変換回路)12の差動出力電流I y +,Iy -でトランジ
スタQ7、Q8を駆動すると、次式(14)、(15)
が成立する。FIG. 2 shows a second VI conversion circuit (voltage-voltage
Output current I of the current conversion circuit 12) y +, Iy -At Transi
When the stars Q7 and Q8 are driven, the following equations (14) and (15) are obtained.
Holds.
【0037】 Iy +=I0y+GyVy =ISexp(VBE7/VT) …(14) Iy -=I0y−GyVy =ISexp(VBE8/VT) …(15)[0037] I y + = I 0y + G y V y = I S exp (V BE7 / V T) ... (14) I y - = I 0y -G y V y = I S exp (V BE8 / V T) … (15)
【0038】ここで、2GyはV−I変換回路12のコ
ンダクタンスである。上式(14)、(15)から、差
動出力電流(ΔI)はΔI=Iy +−Iy -=2Gyと表せ
る。Here, 2G y is the conductance of the VI conversion circuit 12. Equation (14), from (15), the differential output current ([Delta] I) is ΔI = I y + -I y - expressed as = 2G y.
【0039】この場合に、図2に示したバイポーラマル
チプライヤの差動出力電流ΔI=IC1+IC4−(IC2+
IC3)は、同様に求まり、次式(16)で表される。In this case, the differential output current ΔI = I C1 + I C4 − (I C2 +) of the bipolar multiplier shown in FIG.
I C3 ) is similarly obtained and is expressed by the following equation (16).
【0040】[0040]
【数5】 (Equation 5)
【0041】[0041]
【実施例】上記した本発明の実施の形態をより具体的に
説明すべく、本発明の実施例を以下に説明する。すなわ
ち、図1及び図2に示すバイポーラマルチプライヤにお
いて、実際に線形動作するV−I変換回路11として
は、例えば、図3に示す回路が用いられる。DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to more specifically explain the above-described embodiment of the present invention, an embodiment of the present invention will be described below. That is, in the bipolar multiplier shown in FIGS. 1 and 2, for example, the circuit shown in FIG. 3 is used as the VI conversion circuit 11 which actually operates linearly.
【0042】図3を参照して、線形動作するV−I変換
回路の動作を説明する。Referring to FIG. 3, the operation of the VI conversion circuit which operates linearly will be described.
【0043】差動入力電圧Vxを入力し、2対の出力電
流I+、I+とI-、I-を出力するV−I変換回路11
は、エミッタ抵抗Rxを共用する2つのトランジスタQ
1、Q2のコレクタにそれぞれ定電流源I0xが接続され
て等しい電流I0xで駆動され、2つのトランジスタQ
1、Q2のエミッタはそれぞれ、エミッタフォロワ構成
のトランジスタQ9、Q10を具備したカレントミラー
回路の入力端(トランジスタQ3、Q4)に接続され、
カレントミラー回路のそれぞれ2つの出力端(トランジ
スタQ5、Q6、及びQ7、Q8)から、出力電流
I+、I+、及びI-、I-が取り出される。[0043] Enter the differential input voltage V x, of the two pairs of output currents I +, I + and I -, I - V-I conversion circuit 11 for outputting a
Are two transistors Q sharing an emitter resistance Rx.
The constant current source I 0x is connected to the collectors of the first and second transistors Q 1 and Q 2, respectively, and driven by the same current I 0x.
The emitters of transistors Q1 and Q2 are respectively connected to the input terminals (transistors Q3 and Q4) of a current mirror circuit having transistors Q9 and Q10 in an emitter follower configuration.
Each of the two output terminals of the current mirror circuit from (the transistors Q5, Q6, and Q7, Q8), the output current I +, I +, and I -, I - is taken out.
【0044】図3のV−I変換回路において、2つのト
ランジスタQ1、Q2のベース・エミッタ間電圧VBEは
互いに等しくなり、差動入力電圧Vxはベース・エミッ
タ間電圧VBE分電圧シフトされて、そのままエミッタ抵
抗Rxに印加されることから、等価的には、フローティ
ング抵抗が実現されている。In the VI converter of FIG. 3, the base-emitter voltages V BE of the two transistors Q1 and Q2 are equal to each other, and the differential input voltage V x is shifted by the base-emitter voltage V BE. Therefore, since the voltage is directly applied to the emitter resistance Rx , a floating resistance is equivalently realized.
【0045】したがって、エミッタ抵抗Rxの線形性
で、V−I変換回路としての線形動作が支配的に決定さ
れ、出力電流は、例えばI-=I0x−Vx/Rx、I+=I
0x+Vx/Rxで与えられる。[0045] Thus, in the linearity of the emitter resistors R x, linear operation of the V-I converter is dominantly determined, output current, for example, I - = I 0x -V x / R x, I + = I
Given by 0x + V x / R x.
【0046】また、エミッタフォロワトランジスタ(Q
9、Q10)付きカレントミラー回路を出力対に持つか
ら、出力トランジスタをQ6、Q8と増やすことで同一
の電流値の出力電流が複数出力される。Further, the emitter follower transistor (Q
9, Q10) are provided in the output pair, and a plurality of output currents having the same current value are output by increasing the number of output transistors to Q6 and Q8.
【0047】次に、実際に得られる測定値を示し、本発
明の有効性を明らかにする。Next, the measured values actually obtained are shown to clarify the effectiveness of the present invention.
【0048】図4に、図3に示した線形動作するV−I
変換回路の伝達特性の実測値を示す。図3において、電
源電圧VCC=1.9V、Rx=10kΩ、I0x≒50
μA、トランジスタQ5、Q7と電源VCC間に挿入さ
れる負荷抵抗を18kΩとしている。入力電圧Vxの値
が800mVP-Pの範囲内においては、入力信号周波数
1kHzにおいては総合歪率は0.1%以下となってい
る。FIG. 4 shows a linearly operating VI shown in FIG.
6 shows an actual measurement value of the transfer characteristic of the conversion circuit. In FIG. 3, power supply voltage VCC = 1.9 V, R x = 10 kΩ, I 0x ≒ 50
μA, and the load resistance inserted between the transistors Q5 and Q7 and the power supply VCC is 18 kΩ. When the value of the input voltage Vx is within the range of 800 mV PP , the total distortion is 0.1% or less at an input signal frequency of 1 kHz.
【0049】次に、図3に示した線形動作するV−I変
換回路を2つ用いて、図2に示したバイポーラマルチプ
ライヤの伝達特性の実測値を図5に示す。図2におい
て、電源電圧VCC=1.9V、I0≒100μA、負
荷抵抗RL=8.2kΩとしている。用いたV−I変換
回路が線形動作する入力電圧範囲内においては、図2に
示したバイポーラマルチプライヤの伝達特性も線形動作
し、理想的な乗算特性が得られている。Next, FIG. 5 shows the measured values of the transfer characteristics of the bipolar multiplier shown in FIG. 2 using two VI conversion circuits which operate linearly as shown in FIG. In FIG. 2, the power supply voltage VCC is 1.9 V, I 0 0100 μA, and the load resistance R L is 8.2 kΩ. Within the input voltage range in which the used VI conversion circuit operates linearly, the transfer characteristic of the bipolar multiplier shown in FIG. 2 also operates linearly, and an ideal multiplication characteristic is obtained.
【0050】本実施例においては、低電圧動作が可能と
され、一方の信号入力電圧Vxに対して完全な線形動作
(上式(12)参照)を簡単な回路構成で実現できる。
これにより、一方の信号入力に対しては、1.9V程度
の低電圧で、1VP-P近い完全に線形な入力電圧範囲を
持つ、バイポーラマルチプライヤが実現できた。In the present embodiment, it is capable low voltage operation can be achieved perfectly linear operation for one of the signal input voltage V x (see equation (12)) with a simple circuit configuration.
As a result, a bipolar multiplier having a completely linear input voltage range close to 1 V PP at a low voltage of about 1.9 V with respect to one of the signal inputs can be realized.
【0051】次に、図6を参照して、本発明の別の実施
例を説明する。Next, another embodiment of the present invention will be described with reference to FIG.
【0052】上記実施の形態で説明したように、マルチ
プライヤにおけるV−I変換回路としては、完全な線形
動作が望まれる。しかしながら、回路が大幅に簡略化さ
れる場合であれば、線形動作を多少犠牲にしても、実用
上、特に問題の無い程度の非線形動作のV−I変換回路
でも十分なことも多い。As described in the above embodiment, a completely linear operation is desired for the VI conversion circuit in the multiplier. However, in the case where the circuit is greatly simplified, even if the linear operation is somewhat sacrificed, a VI conversion circuit having a non-linear operation with practically no problem is often sufficient.
【0053】そこで、本実施例では、図6に示すよう
に、第1の入力電圧Vxを入力し、出力電流Ix +、
Ix +、Ix -、Ix -をトランジスタQ5、Q5′、Q6、
Q6′に供給するV−I変換回路として、エミッタ抵抗
Rxを介してエミッタ・デジェネレーションして、線形
な入力電圧範囲を拡大した差動トランジスタ対Q7、Q
8、及びQ9、Q10を並列接続した構成としている。
差動トランジスタ対Q7、Q8、及びQ9、Q10はベ
ース端子間に第1の入力信号電圧Vxを入力し、トラン
ジスタQ7、Q9のエミッタの共通接続点、及びQ8、
Q10のエミッタの共通接続点は電流値2I0xの定電流
源にそれぞれ接続されている。Therefore, in the present embodiment, as shown in FIG. 6, the first input voltage V x is input, and the output current I x + ,
I x +, I x -, I x - a transistor Q5, Q5 ', Q6,
As a VI conversion circuit supplied to Q6 ', a pair of differential transistors Q7 and Q having an extended linear input voltage range by emitter degeneration through an emitter resistor Rx.
8, Q9 and Q10 are connected in parallel.
Differential transistor pair Q7, Q8, and Q9, Q10 inputs the first input signal voltage V x between the base terminal, a common connection point of the emitters of the transistors Q7, Q9, and Q8,
The common connection point of the emitters of Q10 is connected to a constant current source having a current value of 2I 0x .
【0054】この場合には、第1の入力信号Vxに対し
て、ギルバートゲインセルをプリディストーション回路
に用いたギルバートマルチプライヤの線形性の程度とな
る。[0054] In this case, the first input signal V x, the linearity degree of the Gilbert multiplier using Gilbert gain cell to the pre-distortion circuit.
【0055】図7に、本発明の更に別の実施例を示す。
本実施例と、図6に示した実施例との相違点は、第1の
入力電圧Vxを入力し、出力電流Ix +、Ix +、Ix -、Ix
-をトランジスタQ5、Q5′、Q6、Q6′に供給す
るV−I変換回路として、エミッタ抵抗Rxを有し線形
な入力電圧範囲を拡大した差動トランジスタ対Q7、Q
8、及びQ9、Q10からなり、トランジスタQ7とQ
9のエミッタの共通接続点と、トランジスタQ8とQ1
0のエミッタの共通接続点とは、直列接続された2つの
抵抗を介して互いに接続され、2つの抵抗RExの共通
接続点は電流値4I0xの定電流源に接続されている。FIG. 7 shows still another embodiment of the present invention.
Differences between the present embodiment, the embodiment shown in FIG. 6 receives a first input voltage V x, the output current I x +, I x +, I x -, I x
- The transistors Q5, Q5 ', Q6, Q6 ' as V-I conversion circuit supplied to a differential transistor pair Q7 expanded linear input voltage range has an emitter resistor R x, Q
8, Q9 and Q10, and transistors Q7 and Q
9 and a common connection point of the emitters of the transistors Q8 and Q1.
0 The common connection point of the emitters are connected to each other via two resistors connected in series, the common connection point of two resistors RE x is connected to a constant current source of a current value 4I 0x.
【0056】次に、図8を参照して、本発明の更に別の
実施例を説明する。Next, still another embodiment of the present invention will be described with reference to FIG.
【0057】本実施例では、図8に示すように、第1の
入力電圧Vxを入力し、出力電流Ix +、Ix +、Ix -、Ix
-をトランジスタQ5、Q5′、Q6、Q6′に供給す
るV−I変換回路として、エミッタ抵抗Rxを介してエ
ミッタ・デジェネレーションして、線形な入力電圧範囲
を拡大した差動トランジスタ対Q7、Q8、及びQ9、
Q10を並列接続した構成としている。差動トランジス
タ対Q7、Q8、及びQ9、Q10はベース端子間に第
1の入力電圧Vxを入力し、トランジスタQ7、Q9の
エミッタの共通接続点、及びQ8、Q10のエミッタの
共通接続点は電流値2I0xの定電流源にそれぞれ接続さ
れている。第2の入力電圧Vyを入力し、出力電流
Iy +、Iy -をトランジスタQ13、Q14に供給するV
−I変換回路として、エミッタ抵抗Rxを介してエミッ
タ・デジェネレーションして、線形な入力電圧範囲を拡
大した差動トランジスタ対Q11、Q12から構成され
る。差動トランジスタ対Q11、Q12はベース端子間
に第2の入力電圧Vyを入力し、トランジスタQ13、
Q14のエミッタの共通接続点は電流値2I0yの定電流
源にそれぞれ接続されている。[0057] In this embodiment, as shown in FIG. 8, enter the first input voltage V x, the output current I x +, I x +, I x -, I x
- The transistors Q5, Q5 ', Q6, Q6 ' as V-I conversion circuit supplied to, and emitter-degeneration via an emitter resistor R x, differential transistor pair Q7 enlarging a linear input voltage range, Q8 and Q9,
Q10 is connected in parallel. Differential transistor pair Q7, Q8, and Q9, Q10 inputs the first input voltage V x between the base terminal, a common connection point of the emitters of the transistors Q7, Q9, and Q8, the common connection point of the emitter of Q10 is It is connected to a constant current source having a current value of 2I 0x . Enter the second input voltage V y, output current I y +, I y - V a supplied to the transistors Q13, Q14
The -I conversion circuit is composed of a pair of differential transistors Q11 and Q12 whose emitters are degenerated via an emitter resistor Rx to expand the linear input voltage range. Differential transistor pair Q11, Q12 inputs the second input voltage V y between the base terminal, the transistor Q13,
The common connection point of the emitters of Q14 is connected to a constant current source having a current value of 2I 0y .
【0058】この場合には、第1の入力電圧Vxと第2
の入力電圧Vyのいずれに対しても、ギルバートゲイン
セルをプリディストーション回路に用いたギルバートマ
ルチプライヤの線形性の程度となる。[0058] In this case, the first input voltage V x and second
For any input voltage V y of the linearity degree of the Gilbert multiplier using Gilbert gain cell to the pre-distortion circuit.
【0059】図9に、本発明の更に別の実施例を示す。
図9を参照して、本実施例と、図8に示した前記実施例
との相違点は、第1の入力電圧Vxを入力し、出力電流
Ix +、Ix +、Ix -、Ix -をトランジスタQ5、Q5′、
Q6、Q6′に供給するV−I変換回路として、エミッ
タ抵抗Rxを有し線形な入力電圧範囲を拡大した差動ト
ランジスタ対Q7、Q8、及びQ9、Q10からなり、
トランジスタQ7とQ9のエミッタの共通接続点と、ト
ランジスタQ8とQ10のエミッタの共通接続点とは、
直列接続された2つの抵抗を介して互いに接続され、こ
の2つの抵抗RExの共通接続点が、電流値4I0xの定
電流源に接続されていることと、第2の入力電圧Vyを
入力し、出力電流Iy +、Ix -をトランジスタQ13、Q
14に供給するV−I変換回路として、エミッタ抵抗R
yを有し線形な入力電圧範囲を拡大した差動トランジス
タ対Q11、Q12からなり、トランジスタQ12とト
ランジスタQ13のエミッタとは、直列接続された2つ
の抵抗を介して互いに接続され、2つの抵抗REyの共
通接続点が電流値4I0yの定電流源に接続されているこ
とである。FIG. 9 shows still another embodiment of the present invention.
9, differences between the present embodiment, and the embodiment shown in FIG. 8 receives the first input voltage V x, the output current I x +, I x +, I x - , I x - to transistors Q5, Q5 ',
A VI conversion circuit for supplying Q6 and Q6 'includes differential transistor pairs Q7, Q8 and Q9, Q10 having an emitter resistor Rx and having a linear input voltage range expanded,
The common connection point of the emitters of the transistors Q7 and Q9 and the common connection point of the emitters of the transistors Q8 and Q10 are as follows:
Are connected to each other via two resistors connected in series, the common connection point of the two resistors RE x is with being connected to the constant current source of a current value 4I 0x, the second input voltage V y type, output current I y +, I x - the transistors Q13, Q
14 as the VI conversion circuit supplied to the emitter resistor R
a differential transistor pair Q11 and Q12 having a linear input voltage range expanded with y . The transistors Q12 and Q13 have emitters connected to each other through two serially connected resistors, and two resistors RE. This means that the common connection point of y is connected to a constant current source having a current value of 4I 0y .
【0060】[0060]
【発明の効果】以上説明したように、本発明によれば、
低電圧動作を可能とし、一方の信号入力、あるいは両方
の信号入力に対して完全な線形動作を簡単な回路構成で
実現できるという効果を有する。これにより、本発明に
よれば、一方の信号入力Vxに対しては、1.9V程度
の低電圧で、1VP-P近い完全に線形な入力電圧範囲を
持つ、バイポーラマルチプライヤが実現できた。これ
は、一方の信号入力に対しては、逆双曲正接−双曲正接
変換動作を実現したことによる。As described above, according to the present invention,
This has the effect of enabling low-voltage operation and realizing complete linear operation with respect to one signal input or both signal inputs with a simple circuit configuration. Thus, according to the present invention, for the one signal input V x, at a low voltage of about 1.9V, 1V PP with perfectly linear input voltage range close, bipolar multiplier can be realized. This is because an inverse hyperbolic tangent-hyperbolic tangent conversion operation is realized for one signal input.
【図1】本発明に係るバイポーラマルチプライヤの第1
の実施の形態を説明するための図である。FIG. 1 is a first view of a bipolar multiplier according to the present invention.
It is a figure for explaining an embodiment.
【図2】本発明に係るバイポーラマルチプライヤの第2
の実施の形態を説明するための図である。FIG. 2 shows a second embodiment of the bipolar multiplier according to the present invention.
It is a figure for explaining an embodiment.
【図3】本発明に係るバイポーラマルチプライヤの実施
例としてV−I変換回路の具体的な回路構成の一例を示
す図である。FIG. 3 is a diagram showing an example of a specific circuit configuration of a VI conversion circuit as an embodiment of the bipolar multiplier according to the present invention.
【図4】図3に示したV−I変換回路の伝達特性の実測
値を示した特性図である。FIG. 4 is a characteristic diagram showing measured values of transfer characteristics of the VI conversion circuit shown in FIG. 3;
【図5】図3に示したV−I変換回路を用いて実現し
た、図2に示したバイポーラマルチプライヤの伝達特性
の実測値を示した特性図である。FIG. 5 is a characteristic diagram showing measured values of transfer characteristics of the bipolar multiplier shown in FIG. 2, realized using the VI conversion circuit shown in FIG. 3;
【図6】本発明に係るバイポーラマルチプライヤの別の
実施の形態を説明するための図である。FIG. 6 is a diagram for explaining another embodiment of the bipolar multiplier according to the present invention.
【図7】本発明に係るバイポーラマルチプライヤの別の
実施の形態を説明するための図である。FIG. 7 is a diagram for explaining another embodiment of the bipolar multiplier according to the present invention.
【図8】本発明に係るバイポーラマルチプライヤの更に
別の実施の形態を説明するための図である。FIG. 8 is a view for explaining still another embodiment of the bipolar multiplier according to the present invention.
【図9】本発明に係るバイポーラマルチプライヤの更に
別の実施の形態を説明するための図である。FIG. 9 is a view for explaining still another embodiment of the bipolar multiplier according to the present invention.
【図10】従来のバイポーラマルチプライヤの回路構成
の一例を示す図である。FIG. 10 is a diagram showing an example of a circuit configuration of a conventional bipolar multiplier.
11 V−I変換回路 Q1〜Q10 バイポーラトランジスタ Vx、Vy 第1、第2の入力電圧 I0、I0x 定電流源11 V-I conversion circuit Q1~Q10 bipolar transistor V x, V y first, second input voltage I 0, I 0x constant current source
フロントページの続き (51)Int.Cl.6 識別記号 FI H03F 3/68 Continued on the front page (51) Int.Cl. 6 Identification code FI H03F 3/68
Claims (8)
いに等しい値の電流を出力する出力対を2つ備えた第1
の電圧−電流変換回路(「第1のV−I変換回路」とい
う)と、 前記第1のV−I変換回路の2対の出力電流でそれぞれ
駆動される2対のトランジスタと、を備え、 前記2対のトランジスタの各トランジスタ対には第2の
差動入力信号が入力され、 前記2対のトランジスタの各エミッタからの出力電圧を
それぞれの入力電圧とし、一つの共通定電流源により駆
動される4つのトランジスタを備えたことを特徴とする
バイポーラマルチプライヤ。A first differential input signal having two input pairs each of which outputs a current having an equal value to each other;
A voltage-current conversion circuit (referred to as a “first VI conversion circuit”), and two pairs of transistors each driven by two pairs of output currents of the first VI conversion circuit, A second differential input signal is input to each transistor pair of the two pairs of transistors, and output voltages from respective emitters of the two pairs of transistors are used as respective input voltages, and are driven by one common constant current source. A bipolar multiplier comprising four transistors.
圧−電流変換回路(「第2のV−I変換回路」という)
の出力電流でそれぞれ駆動される1対のトランジスタを
さらに備えたことを特徴とする請求項1記載のバイポー
ラマルチプライヤ。2. A second voltage-current conversion circuit (hereinafter, referred to as a "second VI conversion circuit") to which a second differential input signal is input.
2. The bipolar multiplier according to claim 1, further comprising a pair of transistors driven by the respective output currents.
抗が挿入された差動対を含むことを特徴とする請求項1
記載のバイポーラマルチプライヤ。3. The first VI conversion circuit according to claim 1, further comprising a differential pair having an emitter resistor inserted.
The described bipolar multiplier.
前記4つのトランジスタが、各トランジスタ対のコレク
タが交叉接続されたことを特徴とする請求項1記載のバ
イポーラマルチプライヤ。4. The bipolar multiplier according to claim 1, wherein said four transistors driven by said one common constant current source have collectors of respective transistor pairs cross-connected.
しい値の電流を出力する第1の出力対と、互いに等しい
値の電流を出力する第2の出力対と、を2つ備えた第1
の電圧−電流変換回路(V−I変換回路)と、 前記第1のV−I変換回路の第1及び第2の出力対にエ
ミッタがそれぞれ接続された第1及び第2のトランジス
タ対を備え、 前記第1及び第2のトランジスタ対のそれぞれのベース
端子間には第2の差動入力電圧信号が入力され、 エミッタが共通接続されて定電流源に接続され、コレク
タが互いに交叉接続された第3及び第4のトランジスタ
対を備え、 前記第3のトランジスタ対の各々のベースは、前記第1
のトランジスタ対と前記第2のトランジスタ対をそれぞ
れ構成する一方のトランジスタのエミッタにそれぞれ接
続され、 前記第4のトランジスタ対の各々のベースは、前記第1
のトランジスタ対と前記第2のトランジスタ対をそれぞ
れ構成する他方のトランジスタのエミッタにそれぞれ接
続され、 前記第3または第4のトランジタ対の出力電流、あるい
は、前記第3及び第4のトランジタ対の出力電流の差電
流から、前記第1の差動入力電圧と前記第2の差動入力
電圧とを掛け合わせた値を得るようにしたことを特徴と
するバイポーラマルチプライヤ。5. A power supply system comprising: a first output pair receiving a first differential input voltage and outputting currents of equal values; and a second output pair outputting currents of equal values. First
A voltage-current conversion circuit (VI conversion circuit), and first and second transistor pairs each having an emitter connected to the first and second output pairs of the first VI conversion circuit. A second differential input voltage signal is input between the respective base terminals of the first and second transistor pairs, the emitters are connected in common, connected to a constant current source, and the collectors are cross-connected to each other. A third transistor pair, wherein the base of each of the third transistor pairs is the first transistor pair.
And the base of each of the fourth transistor pair is connected to the emitter of one of the transistors constituting the second transistor pair.
And the output current of the third or fourth transistor pair, or the output of the third and fourth transistor pairs, respectively connected to the emitters of the other transistor constituting the second transistor pair. A bipolar multiplier, wherein a value obtained by multiplying the first differential input voltage and the second differential input voltage is obtained from a current difference current.
しい値の電流を出力する第1の出力対と、互いに等しい
値の電流を出力する第2の出力対と、を2つ備えた第1
の電圧−電流変換回路(「第1のV−I変換回路」とい
う)と、 第2の差動入力電圧を入力とする第2の電圧−電流変換
回路(「第2のV−I変換回路」という)と、 前記第1のV−I変換回路の第1及び第2の出力対にエ
ミッタがそれぞれ接続された第1及び第2のトランジス
タ対と、 前記第2のV−I変換回路の出力対にエミッタがそれぞ
れ接続された第3のトランジスタ対を備え、 前記第1及び第2のトランジスタ対のそれぞれのベース
端子間には前記第3のトランジスタ対のエミッタからの
出力電圧が入力され、 エミッタが共通接続されて定電流源に接続され、コレク
タが互いに交叉接続された第4及び第5のトランジスタ
対を備え、 前記第4のトランジスタ対の各々のベースは、前記第1
のトランジスタ対と前記第2のトランジスタ対をそれぞ
れ構成する一方のトランジスタのエミッタにそれぞれ接
続され、 前記第5のトランジスタ対の各々のベースは、前記第1
のトランジスタ対と前記第2のトランジスタ対をそれぞ
れ構成する他方のトランジスタのエミッタにそれぞれ接
続され、 前記第4または第5のトランジスタ対の出力電流、ある
いは、前記第3及び第4のトランジスタ対の出力電流の
差電流から、前記第1の差動入力電圧と前記第2の差動
入力電圧とを掛け合わせた値を得るようにしたことを特
徴とするバイポーラマルチプライヤ。6. A first output pair which receives a first differential input voltage and outputs currents having the same value, and a second output pair which outputs currents having the same value. First
(Hereinafter referred to as a “first VI conversion circuit”), and a second voltage-current conversion circuit (“a second VI conversion circuit”) to which a second differential input voltage is input. "), A first and second transistor pair having an emitter connected to the first and second output pairs of the first VI conversion circuit, respectively, and A third transistor pair having an emitter connected to the output pair, an output voltage from the emitter of the third transistor pair being input between respective base terminals of the first and second transistor pairs; An emitter is commonly connected to a constant current source, and a collector includes a fourth and fifth transistor pair cross-connected to each other. The base of each of the fourth transistor pair is connected to the first transistor pair.
And the base of each of the fifth transistor pair is connected to the emitter of one of the transistors forming the second transistor pair.
And the output current of the fourth or fifth transistor pair, or the output of the third and fourth transistor pairs, respectively connected to the emitters of the other transistor constituting the second transistor pair. A bipolar multiplier, wherein a value obtained by multiplying the first differential input voltage and the second differential input voltage is obtained from a current difference current.
れ駆動されるバイポーラトランジスタ差動対に第1の差
動入力電圧を印加し、該差動対にエミッタ抵抗を介して
それぞれカレントミラー回路が接続され、該カレントミ
ラー回路から出力電流を取り出すことを特徴とする請求
項1、2、5、6のいずれか一に記載のバイポーラマル
チプライヤ。7. The VI conversion circuit applies a first differential input voltage to a bipolar transistor differential pair driven by a constant current source, and applies a current to the differential pair via an emitter resistor. 7. The bipolar multiplier according to claim 1, wherein a mirror circuit is connected, and an output current is taken out of the current mirror circuit.
ッタが共通接続された2対の差動トランジスタ対からな
ることを特徴とする請求項5又は6記載のバイポーラマ
ルチプライヤ。8. The bipolar multiplier according to claim 5, wherein said VI conversion circuit comprises two pairs of differential transistors whose emitters are commonly connected via a resistor.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8312988A JP2888212B2 (en) | 1996-03-08 | 1996-11-08 | Bipolar multiplier |
AU15188/97A AU712618B2 (en) | 1996-03-08 | 1997-03-10 | Bipolar multiplier using quadritail cell |
GB9704931A GB2310941A (en) | 1996-03-08 | 1997-03-10 | Bipolar multiplier |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-80776 | 1996-03-08 | ||
JP8077696 | 1996-03-08 | ||
JP8312988A JP2888212B2 (en) | 1996-03-08 | 1996-11-08 | Bipolar multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298423A JPH09298423A (en) | 1997-11-18 |
JP2888212B2 true JP2888212B2 (en) | 1999-05-10 |
Family
ID=26421751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8312988A Expired - Lifetime JP2888212B2 (en) | 1996-03-08 | 1996-11-08 | Bipolar multiplier |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2888212B2 (en) |
AU (1) | AU712618B2 (en) |
GB (1) | GB2310941A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994959A (en) * | 1998-12-18 | 1999-11-30 | Maxim Integrated Products, Inc. | Linearized amplifier core |
DE10134754A1 (en) * | 2001-07-17 | 2003-02-06 | Infineon Technologies Ag | multiplier |
CN108872747B (en) * | 2018-06-27 | 2023-07-04 | 南京信息工程大学 | Surge protector resistive current extraction device and method based on correlation coefficient |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5019444A (en) * | 1973-06-20 | 1975-02-28 |
-
1996
- 1996-11-08 JP JP8312988A patent/JP2888212B2/en not_active Expired - Lifetime
-
1997
- 1997-03-10 AU AU15188/97A patent/AU712618B2/en not_active Ceased
- 1997-03-10 GB GB9704931A patent/GB2310941A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
AU1518897A (en) | 1997-09-11 |
JPH09298423A (en) | 1997-11-18 |
AU712618B2 (en) | 1999-11-11 |
GB2310941A (en) | 1997-09-10 |
GB9704931D0 (en) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6111463A (en) | Operational transconductance amplifier and multiplier | |
US4338527A (en) | Voltage-current conversion circuit | |
JPS6119170B2 (en) | ||
US5883539A (en) | Differential circuit and multiplier | |
WO2000038314A1 (en) | Linearized amplifier core | |
JP3118393B2 (en) | Differential amplifier circuit | |
JP2874616B2 (en) | OTA and multiplier | |
JP2953383B2 (en) | Voltage-current converter | |
EP0453680B1 (en) | Three-terminal operational amplifier and applications thereof | |
EP0475507B1 (en) | Amplifier arrangement | |
JPH05291834A (en) | Power amplifier | |
JP2888212B2 (en) | Bipolar multiplier | |
Kimura | The ultra-multi-tanh technique for bipolar linear transconductance amplifiers | |
US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
EP0090543B1 (en) | Differential amplifier with improved linear amplification | |
US20030110199A1 (en) | Multiplier | |
US5764559A (en) | Bipolar multiplier having wider input voltage range | |
JP3171137B2 (en) | Translinear multiplier | |
JP2900879B2 (en) | Bipolar multiplier | |
JP3153569B2 (en) | Voltage-current converter | |
JPH1093362A (en) | Ota and variable current distribution and output circuit used for the same | |
JP2956609B2 (en) | Bipolar multiplier | |
JP3022339B2 (en) | Multiplier | |
Hawksford | Low-distortion programmable gain cell using current steering cascode topology | |
JP3258202B2 (en) | Differential circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |