JP2808740B2 - サンプリングヘッド - Google Patents
サンプリングヘッドInfo
- Publication number
- JP2808740B2 JP2808740B2 JP1284511A JP28451189A JP2808740B2 JP 2808740 B2 JP2808740 B2 JP 2808740B2 JP 1284511 A JP1284511 A JP 1284511A JP 28451189 A JP28451189 A JP 28451189A JP 2808740 B2 JP2808740 B2 JP 2808740B2
- Authority
- JP
- Japan
- Prior art keywords
- rtd
- diode bridge
- sampling head
- input
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Facsimile Heads (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は，サンプリングオシロスコープなどの高周波
機器に用いて好適なサンプリングヘッドに関し，さらに
詳しくは高速化をはかったサンプリングヘッドに関す
る。
機器に用いて好適なサンプリングヘッドに関し，さらに
詳しくは高速化をはかったサンプリングヘッドに関す
る。
＜従来の技術＞ サンプラとは，被測定波形である高周波数信号のある
周期毎から集めてきたデータをつないで低い周波数で再
合成する装置である。この様なサンプラに用いられるサ
ンプリングヘッドはネットワークアナライザやウェイブ
ホームアナライザなどの高周波機器において重要なデバ
イスであり，その測定周波数帯域はダイオードブリッジ
のゲーティング時間により決定される。
周期毎から集めてきたデータをつないで低い周波数で再
合成する装置である。この様なサンプラに用いられるサ
ンプリングヘッドはネットワークアナライザやウェイブ
ホームアナライザなどの高周波機器において重要なデバ
イスであり，その測定周波数帯域はダイオードブリッジ
のゲーティング時間により決定される。
ダイオードブリッジのゲーティングにはストローブパ
ルスと呼ばれるインパルスが用いられ，従来高周波用と
してはステップリカバリーダイオード（以下,SRDとい
う）がこのストローブパルスの発生器に利用されてい
る。
ルスと呼ばれるインパルスが用いられ，従来高周波用と
してはステップリカバリーダイオード（以下,SRDとい
う）がこのストローブパルスの発生器に利用されてい
る。
また，ダイオードブリッジは従来GaAsからなるショッ
トキーバリアダイオード（以下,SBDという）が用いられ
ているが，このダイオードブリッジのゲーティングを行
うストロークパルスは別に作製した装置からボンディン
グなどの手段を用いて入力されている。
トキーバリアダイオード（以下,SBDという）が用いられ
ているが，このダイオードブリッジのゲーティングを行
うストロークパルスは別に作製した装置からボンディン
グなどの手段を用いて入力されている。
＜発明が解決しようとする課題＞ ダイオードブリッジのサンプリング周波数の上限はス
トローブパルスのパルス幅によって決まるが，ストロー
ブパルス発生器としてとしてSRDを用いた場合にはパル
ス幅を30ps以下にすることができず周波数帯域が制限さ
れるという問題がある。また,SRDはジッタが多いため，
時間分解能が上げられず，また，その駆動には大きなパ
ワー（〜100Vpp,1A程度）が必要で，ノイズが大きいと
いう問題があった。
トローブパルスのパルス幅によって決まるが，ストロー
ブパルス発生器としてとしてSRDを用いた場合にはパル
ス幅を30ps以下にすることができず周波数帯域が制限さ
れるという問題がある。また,SRDはジッタが多いため，
時間分解能が上げられず，また，その駆動には大きなパ
ワー（〜100Vpp,1A程度）が必要で，ノイズが大きいと
いう問題があった。
また,GaAsを用いたショットキバリアダイオードでは
ダイオード特性（ON電圧VF）が制御できず所望の性能が
得られないという問題があった。
ダイオード特性（ON電圧VF）が制御できず所望の性能が
得られないという問題があった。
さらに，ダイオードブリッジのゲーティングを行うス
トローブパルスは別に作製した装置からボンディングな
どの手段を用いて入力しているのでその接続部の損失に
より周波数帯域が制限されるという問題があった。
トローブパルスは別に作製した装置からボンディングな
どの手段を用いて入力しているのでその接続部の損失に
より周波数帯域が制限されるという問題があった。
本発明は上記従来技術の問題を解決するために成され
たもので，高い周波数帯域と広いダイナミックレンジ，
低ノイズ，低ジッタをはかるとともに小形化をはかった
サンプリングヘッドを提供することを目的とするもので
ある。
たもので，高い周波数帯域と広いダイナミックレンジ，
低ノイズ，低ジッタをはかるとともに小形化をはかった
サンプリングヘッドを提供することを目的とするもので
ある。
＜課題を解決するための手段＞ 上記従来技術の問題を解決する為の本発明の構成は、
請求項１においては、サンプル信号が入力する入力端子
と、前記サンプル信号が入力するダイオードブリッジ
と、そのダイオードブリッジのゲート時間を制御するス
トローブパルス発生手段を含むサンプリングヘッドにお
いて、 前記ストローブパルスはポテンシャルバリアの両側に
形成した半導体層のキャリア濃度を非対称とし低濃度側
を陽極としたRTDを用いたスイッチング回路を介して前
記ダイオードブリッジをゲーティングする様にしたこと
を特徴とするものであり、 請求項２においては、請求項１記載のサンプリングヘ
ッドにおいて、前記ダイオードブリッジおよびストロー
ブパルス発生手段のRTDは同一基板上にモノリシックに
形成したことを特徴とするものであり、 請求項３においては、サンプル信号が入力する入力端
子と、前記サンプル信号が入力するダイオードブリッジ
と、そのダイオードブリッジのゲート時間を制御するス
トローブパルス発生手段を含むサンプリングヘッドにお
いて、 前記入力端子とダイオードブリッジ間およびチャージ
ストレージ用伝送線路はコプレーナウェイブガイド（CP
W）とし、両者の整合をとって組合わせたことを特徴と
するものであり、 請求項４においては、請求項１又は２又は３記載のサ
ンプリングヘッドにおいて、前記ダイオードブリッジは
InGaAlAsの４元混晶によるショットキーバリアダイオー
ドで構成したことを特徴とするものであり、 請求項５においては、請求項１又は２又は３記載のサ
ンプリングヘッドにおいて、前記ストローブパルス発生
手段に用いられるRTDはアバランシェ降伏を起こす時間
より充分に短いパルス幅の信号で駆動するようにしたこ
とを特徴とするものである。
請求項１においては、サンプル信号が入力する入力端子
と、前記サンプル信号が入力するダイオードブリッジ
と、そのダイオードブリッジのゲート時間を制御するス
トローブパルス発生手段を含むサンプリングヘッドにお
いて、 前記ストローブパルスはポテンシャルバリアの両側に
形成した半導体層のキャリア濃度を非対称とし低濃度側
を陽極としたRTDを用いたスイッチング回路を介して前
記ダイオードブリッジをゲーティングする様にしたこと
を特徴とするものであり、 請求項２においては、請求項１記載のサンプリングヘ
ッドにおいて、前記ダイオードブリッジおよびストロー
ブパルス発生手段のRTDは同一基板上にモノリシックに
形成したことを特徴とするものであり、 請求項３においては、サンプル信号が入力する入力端
子と、前記サンプル信号が入力するダイオードブリッジ
と、そのダイオードブリッジのゲート時間を制御するス
トローブパルス発生手段を含むサンプリングヘッドにお
いて、 前記入力端子とダイオードブリッジ間およびチャージ
ストレージ用伝送線路はコプレーナウェイブガイド（CP
W）とし、両者の整合をとって組合わせたことを特徴と
するものであり、 請求項４においては、請求項１又は２又は３記載のサ
ンプリングヘッドにおいて、前記ダイオードブリッジは
InGaAlAsの４元混晶によるショットキーバリアダイオー
ドで構成したことを特徴とするものであり、 請求項５においては、請求項１又は２又は３記載のサ
ンプリングヘッドにおいて、前記ストローブパルス発生
手段に用いられるRTDはアバランシェ降伏を起こす時間
より充分に短いパルス幅の信号で駆動するようにしたこ
とを特徴とするものである。
＜作用＞ RTD（共鳴トンネリングバリアダイオード）のスイッ
チング速度は極めて高速であり,200GHz以上で発振させ
ることも可能である。そのため，これを用いたストロー
ブパルス発生手段は極めて短いパルス幅のストローブパ
ルスを発生することができる。そして,RTDとダイオード
ブリッジを同一基板上にモノリシックに作りこむことに
より小形化することができる。
チング速度は極めて高速であり,200GHz以上で発振させ
ることも可能である。そのため，これを用いたストロー
ブパルス発生手段は極めて短いパルス幅のストローブパ
ルスを発生することができる。そして,RTDとダイオード
ブリッジを同一基板上にモノリシックに作りこむことに
より小形化することができる。
また,RTDは高速大パワーパルストランスを必要としな
いので電源系に混入するノイズを低減させることがで
き,SRDよりも低ジッタである。
いので電源系に混入するノイズを低減させることがで
き,SRDよりも低ジッタである。
また，半導体層のキャリア濃度を非対称とし低濃度側
を陽極としたので空乏層が広がり，寄生容量を下げると
ともに大振幅化が可能となる。そのため，入力信号のダ
イナミックレンジを充分大きくすることができる。
を陽極としたので空乏層が広がり，寄生容量を下げると
ともに大振幅化が可能となる。そのため，入力信号のダ
イナミックレンジを充分大きくすることができる。
また，ダイオードブリッジはInGaAlAsの４元混晶によ
るショットキーバリアダイオードとしたのでダイオード
のオン電圧VFを変化させることができ，これにより入力
信号のダイナミックレンジを増大することができる。
るショットキーバリアダイオードとしたのでダイオード
のオン電圧VFを変化させることができ，これにより入力
信号のダイナミックレンジを増大することができる。
さらに,RTDはアバランシェ降伏を起こす時間より充分
に短いパルス幅の信号で駆動する様にしたので大振幅
化，大電流密度化が可能となり，高速動作が可能とな
る。
に短いパルス幅の信号で駆動する様にしたので大振幅
化，大電流密度化が可能となり，高速動作が可能とな
る。
＜実施例＞ 以下，図面に従い本発明を説明する。第１図は本発明
の請求項１に関するストローブパルス発生手段の一実施
例を示す構成説明図である。図において,1は抵抗,2は抵
抗１の一端にコレクタが接続され，エミッタがコモンに
接続されたトランジスタ,3はトランジスタ２のコレク
タ，エミッタ間に接続されたRTDである。
の請求項１に関するストローブパルス発生手段の一実施
例を示す構成説明図である。図において,1は抵抗,2は抵
抗１の一端にコレクタが接続され，エミッタがコモンに
接続されたトランジスタ,3はトランジスタ２のコレク
タ，エミッタ間に接続されたRTDである。
なお，従来トランジスタ２のコレクタ，エミッタ間に
はSRDが接続されていたが本発明ではこのダイオードと
してRTDを用いた点および駆動信号としてSRDの場合100V
pp,1A程度であったものを5Vpp,100mA程度のパルス電圧
とした点のみが異なるものである。ここでRTDについて
第２図および第３図（ａ）〜（ｃ）を用いて説明する。
はSRDが接続されていたが本発明ではこのダイオードと
してRTDを用いた点および駆動信号としてSRDの場合100V
pp,1A程度であったものを5Vpp,100mA程度のパルス電圧
とした点のみが異なるものである。ここでRTDについて
第２図および第３図（ａ）〜（ｃ）を用いて説明する。
第２図はRTDの動作概念図でありバイアス電圧と電流
密度の関係を示している。RTDは第３図に示すように２
つのポテンシャルバリア層とその層に挟まれたウェル
（量子井戸）からなる構造をしている。この層構造は一
次元井戸型ポテンシャルとなっており，ウェル層の部分
に量子力学的な離散的な準位が発生する。この両端に電
圧を印加していくと陰極側の電子エネルギーとウェル層
の準位が一致する時だけ電流が流れ，第２図に示すよう
な負性抵抗の性質を示す。
密度の関係を示している。RTDは第３図に示すように２
つのポテンシャルバリア層とその層に挟まれたウェル
（量子井戸）からなる構造をしている。この層構造は一
次元井戸型ポテンシャルとなっており，ウェル層の部分
に量子力学的な離散的な準位が発生する。この両端に電
圧を印加していくと陰極側の電子エネルギーとウェル層
の準位が一致する時だけ電流が流れ，第２図に示すよう
な負性抵抗の性質を示す。
このRTDのスイッチング速度は極めて高速であり,200G
Hz以上で発振させることも可能である。また,RTDはSRD
よりもジッタが少ないために時間的分解能を向上させる
ことができ，さらにSRDを駆動する為の高速大パワーパ
ルストランスが不要になるので電源系に混入するノイズ
を低減させることができる。
Hz以上で発振させることも可能である。また,RTDはSRD
よりもジッタが少ないために時間的分解能を向上させる
ことができ，さらにSRDを駆動する為の高速大パワーパ
ルストランスが不要になるので電源系に混入するノイズ
を低減させることができる。
なお，負性抵抗を示す素子としてはエザキダイオード
が知られているが，この素子はp++n++ジャンクションを
持つため，構造的に容量の低減をはかることができず，
充電時定数が大きいという問題がある（RTDの容量はエ
ザキダイオードの1/100程度にすることが可能であ
る）。また，エザキダイオードではその振幅が材料によ
り決っており，必要に応じて振幅を変化させることはで
きない。
が知られているが，この素子はp++n++ジャンクションを
持つため，構造的に容量の低減をはかることができず，
充電時定数が大きいという問題がある（RTDの容量はエ
ザキダイオードの1/100程度にすることが可能であ
る）。また，エザキダイオードではその振幅が材料によ
り決っており，必要に応じて振幅を変化させることはで
きない。
第４図は試作したサンプリングヘッドの拡大写真
（ａ）およびヘッドの回路図（ｂ）を示すものである。
InP基板上に，ダイオードブリッジ30,RTD3,抵抗R1〜６
およびコンデンサC1,C2がモノリシックに形成されてい
る。S1〜S11の部分は導電性薄膜（金を成膜）で形成さ
れており，そのうちS1,S2はコモンラインに接続され
る。また,S2,S5,S8の薄膜の幅は他の薄膜の1/10程度に
形成されている。（ｂ）図において，入力端子20に入力
した高周波信号は薄膜S2,S5を介してダイオードブリッ
ジに入力する。またストローブ信号はコイルL1,L2に接
続された端子21,22に入力され,10nH程度のコイルL1,L2
に並列に接続されたRTDを介して薄膜S10,S7およびS11,S
9を通り,0.5pF程度のコンデンサC1,C2を介してそれぞれ
ダイオードブリッジに入力し，ダイオードブリッジを開
とする。また，このストローブ信号は薄膜S4,S6の短絡
終端e1,e2で逆相反射してダイオードブリッジを閉とす
る。従ってダイオードブリッジのゲーティング時間はダ
イオードブリッジから薄膜S4,s6の短絡終端までの距離
を往復する時間となる。
（ａ）およびヘッドの回路図（ｂ）を示すものである。
InP基板上に，ダイオードブリッジ30,RTD3,抵抗R1〜６
およびコンデンサC1,C2がモノリシックに形成されてい
る。S1〜S11の部分は導電性薄膜（金を成膜）で形成さ
れており，そのうちS1,S2はコモンラインに接続され
る。また,S2,S5,S8の薄膜の幅は他の薄膜の1/10程度に
形成されている。（ｂ）図において，入力端子20に入力
した高周波信号は薄膜S2,S5を介してダイオードブリッ
ジに入力する。またストローブ信号はコイルL1,L2に接
続された端子21,22に入力され,10nH程度のコイルL1,L2
に並列に接続されたRTDを介して薄膜S10,S7およびS11,S
9を通り,0.5pF程度のコンデンサC1,C2を介してそれぞれ
ダイオードブリッジに入力し，ダイオードブリッジを開
とする。また，このストローブ信号は薄膜S4,S6の短絡
終端e1,e2で逆相反射してダイオードブリッジを閉とす
る。従ってダイオードブリッジのゲーティング時間はダ
イオードブリッジから薄膜S4,s6の短絡終端までの距離
を往復する時間となる。
ダイオードブリッジを通過したサンプリング信号は薄
膜S8にホールドされて抵抗R1,R2を介して出力端子23,24
から出力する。なお，コイルL1,L2はRTDがスイッチング
する際に定電流源として機能するものであり，スイッチ
ング電圧を高めている。ダイオードブリッジへのバイア
ス電圧は抵抗R3,R4を介して端子25,26から入力されてい
る。
膜S8にホールドされて抵抗R1,R2を介して出力端子23,24
から出力する。なお，コイルL1,L2はRTDがスイッチング
する際に定電流源として機能するものであり，スイッチ
ング電圧を高めている。ダイオードブリッジへのバイア
ス電圧は抵抗R3,R4を介して端子25,26から入力されてい
る。
上記構成によれば高周波信号が伝送する伝送線S2,S5
は薄膜S1,S4,S3,S6に挟まれ,S8は薄膜S7,S9に挟まれて
コプレーナウェイブガイド（CPW）を構成しており，ス
トレージパルスが伝送する薄膜S10,S7,S4およびS11,S9,
S6はコプレーナストリップライン（CPS）と見なすこと
ができる。そして,S2,S5,S8の薄膜の幅は他の薄膜の1/1
0程度となっているので薄膜S8部におけるコプレーナス
トリップラインの不整合は事実上無視することができ
る。その結果コプレーナウェイブガイド，コプレーナス
トリップラインは共にインピーダンス不整合を持たない
ことになり，高周波信号も損失なしに通過することがで
きる。なお，本実施例では抵抗100ΩのR1,R2を並列に設
けて50Ωの終端抵抗とし，コプレーナウェイブガイドと
コプレーナストリップラインも共に50Ωインピーダンス
系で整合させている。
は薄膜S1,S4,S3,S6に挟まれ,S8は薄膜S7,S9に挟まれて
コプレーナウェイブガイド（CPW）を構成しており，ス
トレージパルスが伝送する薄膜S10,S7,S4およびS11,S9,
S6はコプレーナストリップライン（CPS）と見なすこと
ができる。そして,S2,S5,S8の薄膜の幅は他の薄膜の1/1
0程度となっているので薄膜S8部におけるコプレーナス
トリップラインの不整合は事実上無視することができ
る。その結果コプレーナウェイブガイド，コプレーナス
トリップラインは共にインピーダンス不整合を持たない
ことになり，高周波信号も損失なしに通過することがで
きる。なお，本実施例では抵抗100ΩのR1,R2を並列に設
けて50Ωの終端抵抗とし，コプレーナウェイブガイドと
コプレーナストリップラインも共に50Ωインピーダンス
系で整合させている。
上記サンプリングヘッドにおいてはダイオードブリッ
ジへのバイアス供給配線とサンプル信号取出し線はイン
ピーダンス整合をとったコプレーナウェイブガイドとコ
プレーナストリップラインを横切ることになる。この様
な場合は配線間容量が不整合となるためこの容量は少な
くする必要がある。従来この様なクロス配線としてはエ
アブリッジが用いられていたが，この方法ではパターン
の微細化に限界があり，また強度にも問題がある。
ジへのバイアス供給配線とサンプル信号取出し線はイン
ピーダンス整合をとったコプレーナウェイブガイドとコ
プレーナストリップラインを横切ることになる。この様
な場合は配線間容量が不整合となるためこの容量は少な
くする必要がある。従来この様なクロス配線としてはエ
アブリッジが用いられていたが，この方法ではパターン
の微細化に限界があり，また強度にも問題がある。
そこで本発明においてはSiO2や,Si3N4などと比較して
誘電率の小さいポリイミド樹脂を絶対膜として用いてい
る。なお，配線間容量が無視できる距離は５μｍ程度必
要であるがポリイミド樹脂を一度で塗布するのは難し
い。従ってここではポリイミド樹脂を２層として形成し
た。第５図はクロス配線の一実施例を示すものである。
即ち，第１配線層（コプレーナウェイブガイドやクロス
配線のための導線）30の上にポリイミド樹脂31aを2.5μ
ｍ程度塗布しN2雰囲気中で300℃程度でベーキングを行
う，次にクロス配線を行う導線の所定の箇所にスルーホ
ール33aを形成して第２層34の配線を行う。この上にさ
らにポリイミド樹脂31bを2.5μｍ塗布しベーキングを行
って，第２の配線34の上にスルーホール33bを形成して
第１の配線層とクロスする第３層35の配線を行う。
誘電率の小さいポリイミド樹脂を絶対膜として用いてい
る。なお，配線間容量が無視できる距離は５μｍ程度必
要であるがポリイミド樹脂を一度で塗布するのは難し
い。従ってここではポリイミド樹脂を２層として形成し
た。第５図はクロス配線の一実施例を示すものである。
即ち，第１配線層（コプレーナウェイブガイドやクロス
配線のための導線）30の上にポリイミド樹脂31aを2.5μ
ｍ程度塗布しN2雰囲気中で300℃程度でベーキングを行
う，次にクロス配線を行う導線の所定の箇所にスルーホ
ール33aを形成して第２層34の配線を行う。この上にさ
らにポリイミド樹脂31bを2.5μｍ塗布しベーキングを行
って，第２の配線34の上にスルーホール33bを形成して
第１の配線層とクロスする第３層35の配線を行う。
この様な配線方法によれば第１層の配線と第３層の配
線間の容量はエアブリッジの場合と等価なまでに小さく
することができ，配線も微細化することができる。
線間の容量はエアブリッジの場合と等価なまでに小さく
することができ，配線も微細化することができる。
第６図は請求項３のRTDと請求項５に関するInGaAlAs
の４元混晶によるショットキーダイオードの断面構成図
（ａ）とその組成および層厚（ｂ）を示すものでInPsの
基板の上に，〜12で示す各層が形成されている。
の４元混晶によるショットキーダイオードの断面構成図
（ａ）とその組成および層厚（ｂ）を示すものでInPsの
基板の上に，〜12で示す各層が形成されている。
図においてRTDの共鳴層となる，，層は30Åの
厚さのAlAs層で41ÅのInGaAsが挟まれた歪み超格子とな
っており，このことが伝導体のバンド不連続を大きく，
室温での熱によるもれ電流を小さく，ピーク・バレー比
を大きくすることに寄与している。（なお，従来は共鳴
層の構成は50Å程度のGaAs層を50Å程度のAlGaAs層で挟
んで形成されていた）。また，ダイオードブリッジを駆
動するためには最低でも0.8V（ショットキーダイオード
のカットオン電圧の２倍）以上の振幅が必要であるが，
本発明ではRTDの陽極側のｎ型InGaAs層の不純物濃度
を１〜２×1017cm-3程度まで下げて陰極として機能する
ｎ型InGaAs層に対して不純物濃度を非対称にすること
により振幅を大きくしている。この大振幅化は共鳴バリ
ア部の陽極側のInGaAs層に伸びる空乏層が低濃度化によ
り広がった事に起因する。この低濃度化は寄生容量を下
げる効果もあり大振幅化をはかるとともに高速化を実現
することができる。
厚さのAlAs層で41ÅのInGaAsが挟まれた歪み超格子とな
っており，このことが伝導体のバンド不連続を大きく，
室温での熱によるもれ電流を小さく，ピーク・バレー比
を大きくすることに寄与している。（なお，従来は共鳴
層の構成は50Å程度のGaAs層を50Å程度のAlGaAs層で挟
んで形成されていた）。また，ダイオードブリッジを駆
動するためには最低でも0.8V（ショットキーダイオード
のカットオン電圧の２倍）以上の振幅が必要であるが，
本発明ではRTDの陽極側のｎ型InGaAs層の不純物濃度
を１〜２×1017cm-3程度まで下げて陰極として機能する
ｎ型InGaAs層に対して不純物濃度を非対称にすること
により振幅を大きくしている。この大振幅化は共鳴バリ
ア部の陽極側のInGaAs層に伸びる空乏層が低濃度化によ
り広がった事に起因する。この低濃度化は寄生容量を下
げる効果もあり大振幅化をはかるとともに高速化を実現
することができる。
第７図（ａ），（ｂ）はこの様なRTDのバリアにかか
る電界の様子を示すもので，（ａ）は対称型，（ｂ）は
非対称型の概念図である。図に示す様に印加電圧は同じ
でも空乏層が薄いとバリアにかかる電圧が大きく，空乏
層が大きいとバリアにかかる電圧が小さいことが分る。
る電界の様子を示すもので，（ａ）は対称型，（ｂ）は
非対称型の概念図である。図に示す様に印加電圧は同じ
でも空乏層が薄いとバリアにかかる電圧が大きく，空乏
層が大きいとバリアにかかる電圧が小さいことが分る。
第８図は本出願人が試作したRTDの陽極側の不純物濃
度を１×1017cm-3とし，陽極に正の電圧を印加した場合
のＩ−Ｖ特性を示す写真で約2Vの振幅が得られているこ
とが分る。
度を１×1017cm-3とし，陽極に正の電圧を印加した場合
のＩ−Ｖ特性を示す写真で約2Vの振幅が得られているこ
とが分る。
また，ショットキーダイオードを構成する,11,12の
層のうち11,12の層はInGaAlAsの４元混晶となってお
り，そと成分を（InGaAs）ｘ（InAlAs）1xと変化させる
ことによりダイオードのオン電圧VFを0.15〜0.8Vの範囲
で変化させることができる。
層のうち11,12の層はInGaAlAsの４元混晶となってお
り，そと成分を（InGaAs）ｘ（InAlAs）1xと変化させる
ことによりダイオードのオン電圧VFを0.15〜0.8Vの範囲
で変化させることができる。
第９図は本出願人が試作したショットキーダイオード
で前記ｘの混合比をｘ＝1,x＝0.5,x＝０と変化させた場
合の順方向および逆方向のＩ−Ｖ特性を示すもので，カ
ットオン電圧を0.15〜0.8Vまで自由に制御できることが
分る。また，カットオン電圧とリーク電流がトレードオ
フの関係にあることが分る。
で前記ｘの混合比をｘ＝1,x＝0.5,x＝０と変化させた場
合の順方向および逆方向のＩ−Ｖ特性を示すもので，カ
ットオン電圧を0.15〜0.8Vまで自由に制御できることが
分る。また，カットオン電圧とリーク電流がトレードオ
フの関係にあることが分る。
次に請求項２におけるダイオードブリッジとRTDを同
一基板に形成する製作方法について説明する。先に述べ
たようにタイオードブリッジとストローブパルス発生器
は別々に配置するのは不利である。そこで，本発明では
InGaAlAsの４元混晶ショットキーダイオードと非対称ド
ーピングRTDは共にInP基板に格子整合することに着目
し，これらを同一基板上に形成したものである。第10図
（ａ）〜（ｄ）の概略工程に従って説明する。
一基板に形成する製作方法について説明する。先に述べ
たようにタイオードブリッジとストローブパルス発生器
は別々に配置するのは不利である。そこで，本発明では
InGaAlAsの４元混晶ショットキーダイオードと非対称ド
ーピングRTDは共にInP基板に格子整合することに着目
し，これらを同一基板上に形成したものである。第10図
（ａ）〜（ｄ）の概略工程に従って説明する。
工程（ａ） 400μｍ程度の厚さのInP基板にアンドープInAlAs層
を5000Å，不純物濃度１×1019のn+InGaAs層を4000
Å，不純物濃度１×1018のn+InGaAs層を1000Å，ア
ンドープInGaAsを１〜５Å，アンドープAlAs層を30
Å，アンドープInGaAs層を41Å，アンドープAlAs層
を〜30Å，アンドープInGaAsを〜15Å，不純物濃度
１×1017のnInGaAs層を1000Å，不純物濃度１×1019
のn+InGaAs層を4000Å,11n+（InGaAs）0.5（InAlAs）
0.5層を500Å,12n+（InGaAs）0.5（InAlAs）0.5層を300
0Åの厚さに順次積層したものである。なお各層はMBE
（分子線エピタキシャル装置）を用いて積層する。
を5000Å，不純物濃度１×1019のn+InGaAs層を4000
Å，不純物濃度１×1018のn+InGaAs層を1000Å，ア
ンドープInGaAsを１〜５Å，アンドープAlAs層を30
Å，アンドープInGaAs層を41Å，アンドープAlAs層
を〜30Å，アンドープInGaAsを〜15Å，不純物濃度
１×1017のnInGaAs層を1000Å，不純物濃度１×1019
のn+InGaAs層を4000Å,11n+（InGaAs）0.5（InAlAs）
0.5層を500Å,12n+（InGaAs）0.5（InAlAs）0.5層を300
0Åの厚さに順次積層したものである。なお各層はMBE
（分子線エピタキシャル装置）を用いて積層する。
次に上記層上にPt/W/WSi2/Auを用いてショットキ電極
パタンを成膜してショットキー電極10を形成する。
パタンを成膜してショットキー電極10を形成する。
工程（ｂ） 電極10をレジストで保護した後，層12,11をクエン酸
＋H2O2のエッチング液にて取除きRTDの陽極面となるInG
aAs層を露出させる。次に，露出させたInGaAs層の
上にWSi/W/Au/Tiの順に成膜し，レジスト，パターニン
グ，エッチングを行いAuを露出させてRTDの陽極電極11
およびSBD（ショットキバリアダイオード）のオーミッ
ク電極12を形成する。
＋H2O2のエッチング液にて取除きRTDの陽極面となるInG
aAs層を露出させる。次に，露出させたInGaAs層の
上にWSi/W/Au/Tiの順に成膜し，レジスト，パターニン
グ，エッチングを行いAuを露出させてRTDの陽極電極11
およびSBD（ショットキバリアダイオード）のオーミッ
ク電極12を形成する。
工程（ｃ） 次にSBD部をレジストで保護するとともにRTDの陽極電
極部をマスクとしてクエン酸＋H2O2液にてエッチングを
行いInGaAs層を露出させ,WSi/W/Au/Tiの順に成膜し，
レジスト，パターニング，エッチングを行いAuを露出さ
せてRTDの陰極電極13を形成する。
極部をマスクとしてクエン酸＋H2O2液にてエッチングを
行いInGaAs層を露出させ,WSi/W/Au/Tiの順に成膜し，
レジスト，パターニング，エッチングを行いAuを露出さ
せてRTDの陰極電極13を形成する。
工程（ｄ） 次にショットキーダイオードおよびRTDの部分をレジ
ストで保護し，クエン酸＋H2O2液にてバッファ層である
InAlAs層までエッチングを行う。
ストで保護し，クエン酸＋H2O2液にてバッファ層である
InAlAs層までエッチングを行う。
上記方法によれば同一基板上にRTDとSBDを形成するこ
とができる。
とができる。
次に請求項６のRTDをアバランシェ降伏を起こす時間
より充分に短いパルス幅の信号で駆動する理由について
説明する。
より充分に短いパルス幅の信号で駆動する理由について
説明する。
RTDをパルス発生器として用いる場合には，例えば第1
1図に示すような回路を用いるが，大振幅と大電流密度
を両立させる必要がある。しかし,RTDをデューティ50
％，〜数MHzの繰返し周期で通常に動作させて大振幅と
大電流密度を両立させようとすると空乏層領域における
アバランシェ降伏をトリガーとして破壊をおこしてしま
うので，一定の限界がある。
1図に示すような回路を用いるが，大振幅と大電流密度
を両立させる必要がある。しかし,RTDをデューティ50
％，〜数MHzの繰返し周期で通常に動作させて大振幅と
大電流密度を両立させようとすると空乏層領域における
アバランシェ降伏をトリガーとして破壊をおこしてしま
うので，一定の限界がある。
第12図（ａ）〜（ｃ）はRTDの振幅を説明するための
電流−電圧特性図である。RTDにパルス入力を加えると
出力は（ａ）図のように矢印上を変化し，出力電圧は
（ｂ）図の様に変化するが，このとき点線部を移動する
速度は極めて速い。従って（ｃ）図の１−１′で示すよ
うな通常の振幅のRTDよりも２−２′で示すようなＩ−
Ｖ特性を有するRTDを用いるとより大きな振幅を得るこ
とができる。なお（ｃ）図の２−２′に示す特性のRTD
は共鳴バリア部の両側の半導体の不純物濃度を制御する
ことにより実現することができる。
電流−電圧特性図である。RTDにパルス入力を加えると
出力は（ａ）図のように矢印上を変化し，出力電圧は
（ｂ）図の様に変化するが，このとき点線部を移動する
速度は極めて速い。従って（ｃ）図の１−１′で示すよ
うな通常の振幅のRTDよりも２−２′で示すようなＩ−
Ｖ特性を有するRTDを用いるとより大きな振幅を得るこ
とができる。なお（ｃ）図の２−２′に示す特性のRTD
は共鳴バリア部の両側の半導体の不純物濃度を制御する
ことにより実現することができる。
この様なRTDにおいてアバランシェ降伏をおこす時間
より充分短い時間でRTDを駆動すれば破壊を回避するこ
とができる。即ち，パルス幅の短いパルスでRTDを駆動
すれば大振幅と大電流密度を両立させることができる。
より充分短い時間でRTDを駆動すれば破壊を回避するこ
とができる。即ち，パルス幅の短いパルスでRTDを駆動
すれば大振幅と大電流密度を両立させることができる。
本発明では入力パルスを10MHz（＝100ns）とし，パル
ス幅を5ns（duty＝約５％）とすることにより大振幅と
大電流密度を実現することができた。
ス幅を5ns（duty＝約５％）とすることにより大振幅と
大電流密度を実現することができた。
なお，本発明のサンブリングヘッドにおいてはRTDの
共鳴層を挟む層のキャリア濃度を非対称にすることによ
り大振幅化しているが，さらに大振幅化させるためにRT
Dの後段にトランスを設ける方法も考えられる。第13図
は第３図に示すサンプリングヘッドのRTDの後段にトラ
ンス50を形成した例を示すもので，トランスは例えば前
記クロス配線の方法等を用いた半導体技術を用いて微細
に形成することが可能である。
共鳴層を挟む層のキャリア濃度を非対称にすることによ
り大振幅化しているが，さらに大振幅化させるためにRT
Dの後段にトランスを設ける方法も考えられる。第13図
は第３図に示すサンプリングヘッドのRTDの後段にトラ
ンス50を形成した例を示すもので，トランスは例えば前
記クロス配線の方法等を用いた半導体技術を用いて微細
に形成することが可能である。
＜発明の効果＞ 以上実施例とともに具体的に説明した様に本発明によ
れば，ダイオードブリッジおよびストローブパルス発生
手段のRTDを同一基板上にモノリシックに形成し，ダイ
オードブリッジをRTDを用いたスイッチング回路を用い
てゲーティングする様にしたのでRTDの持つ極めて速い
スイッチング時間を有効に利用することができ小形化を
実現することができる。
れば，ダイオードブリッジおよびストローブパルス発生
手段のRTDを同一基板上にモノリシックに形成し，ダイ
オードブリッジをRTDを用いたスイッチング回路を用い
てゲーティングする様にしたのでRTDの持つ極めて速い
スイッチング時間を有効に利用することができ小形化を
実現することができる。
また,RTDは高速大パワーパルストランスを必要としな
いので電源系に混入するノイズを低減させることができ
る。
いので電源系に混入するノイズを低減させることができ
る。
また,RTDはポテンシャルバリアの両側に形成した半導
体層のキャリア濃度を非対称とし低濃度側を陽極とした
ので，空乏層が広がり，寄生容量を下げるとともに大振
幅化を実現することが出来る。その結果，入力信号のダ
イナミックレンジを充分大きくすることができる。
体層のキャリア濃度を非対称とし低濃度側を陽極とした
ので，空乏層が広がり，寄生容量を下げるとともに大振
幅化を実現することが出来る。その結果，入力信号のダ
イナミックレンジを充分大きくすることができる。
また，ダイオードブリッジに使用するショットキーバ
リアダイオードをInGaAlAsの４元混晶としたので，ダイ
オードのオン電圧VFを変化させ任意の特性のダイオード
ブリッジを得ることができる。従ってこのダイオードを
使用してVFを下げ，広いダイナミックレンジを確保する
ことができる。
リアダイオードをInGaAlAsの４元混晶としたので，ダイ
オードのオン電圧VFを変化させ任意の特性のダイオード
ブリッジを得ることができる。従ってこのダイオードを
使用してVFを下げ，広いダイナミックレンジを確保する
ことができる。
また，ストローブパルス発生手段に用いられるRTDは
アバランシェ降伏を起こす時間より充分に短いパルス幅
の信号で駆動する様にしたので，大振幅化，大電流密度
化が可能となり，その結果高速動作が可能となる。
アバランシェ降伏を起こす時間より充分に短いパルス幅
の信号で駆動する様にしたので，大振幅化，大電流密度
化が可能となり，その結果高速動作が可能となる。
第１図は本発明の請求項１に関するストローブパルス発
生手段の一実施例を示す構成説明図，第２図はRTDの動
作概念図，第３図はRTDのエネルギーバンド図，第４図
はサンプリング…ヘッドの回路図，第５図はクロス配線
の一実施例を示す図，第６図は請求項３のRTDと請求項
５に関するInGaAlAsと断面構成図（ａ）とその組成およ
び層厚（ｂ）を示す図，第７図はRTDのバリアにかかる
電界の様子を示す概念図，第８図はRTDのＩ−Ｖ特性を
示す図，第９図はショットキーダイオードの順方向およ
び逆方向の特性を示す図，第10図（ａ）〜（ｄ）はRTD
とショットキーダイオードを同一基板上に作製するため
の概略工程図，第11図はRTDをパルス発生器として用い
る場合の回路図，第12図（ａ）〜（ｃ）はRTDの振幅を
説明するための特性図，第13図は第３図に示すサンプリ
ングヘッドのRTDの後段にトランス50を形成した例を示
す図である。 ３……RTD,30……ダイオードブリッジ
生手段の一実施例を示す構成説明図，第２図はRTDの動
作概念図，第３図はRTDのエネルギーバンド図，第４図
はサンプリング…ヘッドの回路図，第５図はクロス配線
の一実施例を示す図，第６図は請求項３のRTDと請求項
５に関するInGaAlAsと断面構成図（ａ）とその組成およ
び層厚（ｂ）を示す図，第７図はRTDのバリアにかかる
電界の様子を示す概念図，第８図はRTDのＩ−Ｖ特性を
示す図，第９図はショットキーダイオードの順方向およ
び逆方向の特性を示す図，第10図（ａ）〜（ｄ）はRTD
とショットキーダイオードを同一基板上に作製するため
の概略工程図，第11図はRTDをパルス発生器として用い
る場合の回路図，第12図（ａ）〜（ｃ）はRTDの振幅を
説明するための特性図，第13図は第３図に示すサンプリ
ングヘッドのRTDの後段にトランス50を形成した例を示
す図である。 ３……RTD,30……ダイオードブリッジ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 明 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 小林 信治 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 鎌田 浩実 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (56)参考文献 特開 昭62−232800（ＪＰ，Ａ) 実開 昭63−174070（ＪＰ，Ｕ) 実開 昭63−78400（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 13/20 G11C 27/02 G01R 13/34
Claims (5)
- 【請求項１】サンプル信号が入力する入力端子と、前記
サンプル信号が入力するダイオードブリッジと、そのダ
イオードブリッジのゲート時間を制御するストローブパ
ルス発生手段を含むサンプリングヘッドにおいて、 前記ストローブパルスはポテンシャルバリアの両側に形
成した半導体層のキャリア濃度を非対称とし低濃度側を
陽極としたRTDを用いたスイッチング回路を介して前記
ダイオードブリッジをゲーティングする様にしたことを
特徴とするサンプリングヘッド。 - 【請求項２】前記ダイオードブリッジおよびストローブ
パルス発生手段のRTDは同一基板上にモノリシックに形
成したことを特徴とする請求項１記載のサンプリングヘ
ッド。 - 【請求項３】サンプル信号が入力する入力端子と、前記
サンプル信号が入力するダイオードブリッジと、そのダ
イオードブリッジのゲート時間を制御するストローブパ
ルス発生手段を含むサンプリングヘッドにおいて、 前記入力端子とダイオードブリッジ間およびチャージス
トレージ用伝送線路はコプレーナウェイブガイド（CP
W）とし、このCPWを挟んでコプレーナストリップウェイ
ブガイド（CPS）を設け、これらCPSに接続されるストロ
ーブ信号の入力端子側に並列にRTDを接続し、両者の整
合をとって組合わせたことを特徴とするサンプリングヘ
ッド。 - 【請求項４】前記ダイオードブリッジはInGaAlAsの４元
混晶によるショットキーバリアダイオードで構成したこ
とを特徴とする請求項１又は２又は３記載のサンプリン
グヘッド。 - 【請求項５】ストローブパルス発生手段に用いられるRT
Dはアバランシェ降伏を起こす時間より充分に短いパル
ス幅の信号で駆動するようにしたことを特徴とする請求
項１又は２又は３記載のサンプリングヘッド。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284511A JP2808740B2 (ja) | 1989-10-31 | 1989-10-31 | サンプリングヘッド |
| DE199090119540T DE425859T1 (de) | 1989-10-31 | 1990-10-11 | Abtastkopf. |
| DE69022360T DE69022360T2 (de) | 1989-10-31 | 1990-10-11 | Abtastkopf. |
| EP90119540A EP0425859B1 (en) | 1989-10-31 | 1990-10-11 | Sampling head |
| US07/596,858 US5132557A (en) | 1989-10-31 | 1990-10-12 | Sampling head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284511A JP2808740B2 (ja) | 1989-10-31 | 1989-10-31 | サンプリングヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03144373A JPH03144373A (ja) | 1991-06-19 |
| JP2808740B2 true JP2808740B2 (ja) | 1998-10-08 |
Family
ID=17679450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284511A Expired - Fee Related JP2808740B2 (ja) | 1989-10-31 | 1989-10-31 | サンプリングヘッド |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5132557A (ja) |
| EP (1) | EP0425859B1 (ja) |
| JP (1) | JP2808740B2 (ja) |
| DE (2) | DE425859T1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60028181T2 (de) | 1999-01-06 | 2007-04-12 | Raytheon Co., Lexington | Verfahren und system zur quantisierung eines analogen signals mit einem getakteten paar dioden mit resonantem tunneleffekt |
| AU2490500A (en) * | 1999-01-06 | 2000-07-24 | Raytheon Company | System for continuous-time modulation |
| US6229468B1 (en) | 1999-01-06 | 2001-05-08 | Raytheon Company | System for quantizing an analog signal utilizing a resonant tunneling diode differential ternary quantizer |
| US6323737B1 (en) | 2000-01-18 | 2001-11-27 | Raytheon Company | System and method for generating a multi-phase signal with a ring oscillator |
| US6288617B1 (en) * | 2000-01-18 | 2001-09-11 | Raytheon Company | System and method for phase-locking a bridge with an optical pulse |
| US6490193B1 (en) | 2001-08-22 | 2002-12-03 | Raytheon Company | Forming and storing data in a memory cell |
| US6509859B1 (en) | 2001-08-22 | 2003-01-21 | Raytheon Company | Method and system for quantizing an analog signal |
| US7038526B1 (en) * | 2004-01-21 | 2006-05-02 | Raytheon Company | Method and apparatus facilitating operation of a resonant tunneling device at a high frequency |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629731A (en) * | 1968-07-12 | 1971-12-21 | Tektronix Inc | Sampling system |
| US3676656A (en) * | 1969-06-30 | 1972-07-11 | Gen Electric | Electronic digital slide rule |
| US3771056A (en) * | 1971-07-30 | 1973-11-06 | Tektronix Inc | Display baseline stabilization circuit |
| US4647795A (en) * | 1986-03-28 | 1987-03-03 | Tektronix, Inc. | Travelling wave sampler |
| JPS63174070U (ja) * | 1986-09-30 | 1988-11-11 | ||
| JPS6378400U (ja) * | 1986-11-11 | 1988-05-24 | ||
| JPH0795675B2 (ja) * | 1987-02-14 | 1995-10-11 | 富士通株式会社 | 比較回路 |
| NL8800696A (nl) * | 1988-03-21 | 1989-10-16 | Philips Nv | Bemonsteringssysteem, pulsgeneratiesschakeling en bemonsteringsschakeling geschikt voor toepassing in een bemonsteringssysteem, en oscilloscoop voorzien van een bemonsteringssysteem. |
-
1989
- 1989-10-31 JP JP1284511A patent/JP2808740B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-11 EP EP90119540A patent/EP0425859B1/en not_active Expired - Lifetime
- 1990-10-11 DE DE199090119540T patent/DE425859T1/de active Pending
- 1990-10-11 DE DE69022360T patent/DE69022360T2/de not_active Expired - Fee Related
- 1990-10-12 US US07/596,858 patent/US5132557A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0425859A2 (en) | 1991-05-08 |
| EP0425859B1 (en) | 1995-09-13 |
| US5132557A (en) | 1992-07-21 |
| DE69022360T2 (de) | 1996-02-29 |
| JPH03144373A (ja) | 1991-06-19 |
| EP0425859A3 (en) | 1992-03-18 |
| DE425859T1 (de) | 1991-09-05 |
| DE69022360D1 (de) | 1995-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Maezawa et al. | High-speed and low-power operation of a resonant tunneling logic gate MOBILE | |
| Muraguchi et al. | Uniplanar MMICs and their applications | |
| US5256996A (en) | Integrated coplanar strip nonlinear transmission line | |
| Nagra et al. | Monolithic GaAs phase shifter circuit with low insertion loss and continuous 0-360/spl deg/phase shift at 20 GHz | |
| Sollner et al. | Microwave and millimeter-wave resonant-tunnelling devices | |
| JP2808740B2 (ja) | サンプリングヘッド | |
| Viola Jr et al. | Unified theory of high‐frequency noise in Schottky barriers | |
| JPH02212773A (ja) | サンプラ | |
| JPH04151862A (ja) | １００ＧＨｚを超える帯域幅を持った等価時間サンプリングを使用するガリウム砒素モノリシック集積化サンプリングヘッド | |
| KR930002817B1 (ko) | 공진 터넬링 구조를 포함하는 디바이스 | |
| US4654600A (en) | Phase detector | |
| Miura et al. | Monolithic sampling head IC | |
| JP2001156301A (ja) | 共鳴トンネル装置 | |
| Chen et al. | Device technology for monolithic integration of InP-based resonant tunneling diodes and HEMTs | |
| US4805084A (en) | Direct DC to RF conversion by impulse excitation | |
| Sharpless | Gallium-arsenide point-contact diodes | |
| Reddy | Schottky-collector resonant tunnel diodes for sub-millimeter-wave applications | |
| DE19956904C2 (de) | Integrierter Amplitudenbegrenzer bzw. Limiter und Verfahren zur Herstellung eines integrierten Limiters | |
| Payne et al. | A GaAs monolithic pin SPDT switch for 2-18 GHz applications | |
| Fukuta et al. | GaAs 8 GHz-band high power FET | |
| JPH06244601A (ja) | 非線形伝送ライン及びサンプリングヘッド | |
| JP2522688Y2 (ja) | トリガー回路 | |
| Majidi-Ahy et al. | 100 GHz active electronic probe for on-wafer S-parameter measurements | |
| Nishizawa et al. | 200 GHz TUNNETT diodes | |
| Lacquaniti et al. | RF properties of overdamped SIS junctions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |