JP2785710B2 - 集積回路の配線設計方法 - Google Patents

集積回路の配線設計方法

Info

Publication number
JP2785710B2
JP2785710B2 JP6236546A JP23654694A JP2785710B2 JP 2785710 B2 JP2785710 B2 JP 2785710B2 JP 6236546 A JP6236546 A JP 6236546A JP 23654694 A JP23654694 A JP 23654694A JP 2785710 B2 JP2785710 B2 JP 2785710B2
Authority
JP
Japan
Prior art keywords
wiring
net
limiting
adjacent
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6236546A
Other languages
English (en)
Other versions
JPH08101854A (ja
Inventor
隆志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6236546A priority Critical patent/JP2785710B2/ja
Priority to US08/534,806 priority patent/US5883812A/en
Publication of JPH08101854A publication Critical patent/JPH08101854A/ja
Application granted granted Critical
Publication of JP2785710B2 publication Critical patent/JP2785710B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路の配線設計方
法に関し、特に、レイアウト設計における詳細配線処理
の際に、クロストークまたは配線交差に伴う寄生容量の
増大などの回路性能に影響を与える配線間の電気的相互
作用を最小化して、高性能な集積回路の配線設計方法に
関する。
【0002】
【従来の技術】従来の集積回路の配線設計方法は、配線
の間の交差数を削減するために、詳細配線処理を行った
後人手修正を行っている。
【0003】また、隣接して平行に配線される長さを制
限するために、上述の人手修正(方法1)に加え、次の
2つの方法を用いている。すなわち、コンパクタによる
配線間隔の増加(方法2)およびトラック単位での配線
の入れ替え(方法3)がこれらである。
【0004】従来のこの種の技術は、例えば「Mini
mum Crosstalk Channel Rou
ting」と題する論文,1993,IEEE ICC
AD’93,Tong Gao et. P692〜P
696等に開示されている。
【0005】以下、従来の方法1乃至方法3のそれぞれ
について説明する。
【0006】人手による修正は、詳細配線後の結果から
得られる寄生容量の情報及びクロストークの情報などに
基づいて行われる。
【0007】すなわち、問題となっているネットの詳細
配線の結果を部分的に変更することで行われる。対象の
ネットの配線を一度削除し、再度配線し直したり、また
は、配線結果の一部を移動することによって配線間隔を
広げるなどの修正を行う。
【0008】詳細配線後の結果を示す図9(a)に対し
て、ネットeの配線を修正することによって、ネットa
とネットeの間に生じるクロストークを抑制している
(図9(b)参照)。また、図9(c)に示すように、
問題となりそうな配線の間に空トラックを挿入すること
によって間隔を広げ、クロストークが生じないように修
正する。
【0009】次に、コンパクタを用いる方法は、人手修
正のところで述べた配線間隔を広げる処理をコンパクシ
ョン処理によって自動的に行う方法である。一般的に、
このコンパクション処理は図10に示す処理フローの手
順で行われる。
【0010】図10を参照すると、このコンパクション
処理は、詳細配線結果より、クロストークを起こしてい
るネットのペア(n,n′)の集合Pを抽出するクロス
トークの情報抽出・ステップ(S101)と、集合Pに
含まれているネットの各ペアを(n,n′)とし、ネッ
トnおよびn′のそれぞれの配線に対して、ネットnの
配線とネットn′の配線の間隔をしきい値以上にするよ
うに制約Cを設ける隣接配線の間隔に関する制約の設定
ステップ(S102)と、ステップS102で設定した
制約Cを設計規則違反等が発生しないように設定した上
下制約に加えて、コンパクション処理を適用することに
より、集合P内のネットの各ペアの配線間隔を広げるコ
ンパクション処理・ステップ(S103)とを有する構
成である。図9(a)に示す集積回路の詳細配線の結果
に対してコンパクション処理を適用した結果は図9
(c)のようになる。
【0011】図9(c)を参照すると、チャネル領域の
中央部は、互いに隣接して平行に配線されているネット
aとネットeの幹線の間に空トラックが挿入され、ネッ
トaとネットeの間に生じるクロストークを防止してい
る。
【0012】トラック割当処理の後でトラックに割り当
てられた配線ごと入れ換えることによりクロストークを
発生させている隣接した配線を離れた位置に移動させる
配線方法は、次の3つのステップで処理される。図11
に処理フローを示す。
【0013】まず、平行配線の抽出ステップ(S20
1)は、詳細配線結果より、各ネットnの配線に対し
て、平行に配線されているネットの集合R(n)を求め
る。
【0014】次に、クロストークの評価関数の設定・ス
テップ(S202)は、ネットnの配線に対して、R
(n)に属するネットmがネットnと平行に配線されて
いる距離l(n,m)とその配線間隔d(n,m)に基
づいて、クロストークに関する評価関数CT(n,m)
を計算する。例えば、CT(n,m)=k×l(n,
m)/d(n,m)とする。ここで、kは適当な係数で
ある。
【0015】最後に、トラックの入れ替え処理・ステッ
プ(S203)は、チャネル領域内に存在する全トラッ
クを対象とし、全てのネットのペアに対する評価関数C
Tの最大値が最小となるようにトラックの順序を線形計
画法などを用いて計算する。
【0016】図9(a)に示す集積回路の詳細配線の結
果において、図9(d)に示すようにトラック1とトラ
ック2を入れ替えることによって、ネットaの幹線とネ
ットeの幹線の間隔を広げ、クロストークの誘発を抑え
ている。
【0017】以上のようにして、従来の集積回路の配線
方法は、配線交差数を削減し、隣接平行配線の長さを制
限することによって、寄生容量の増大並びにクロストー
クの発生などの配線間に生じる電気的相互作用の最小化
を行っていた。
【0018】
【発明が解決しようとする課題】しかしながら、集積回
路の配線交差数の削減および隣接平行配線の長さの制限
は、回路性能の劣化(配線の寄生容量の増大,クロスト
ークの発生など)を防止するために重要な問題である
が、従来の方法では、人手修正ミスの発生,最適化を目
指した繰返し実行する及びコンパクション処理などの後
処理に伴う設計所要時間が増大する問題があった。
【0019】さらに、詳細配線段階で最適化された結果
を後で変更するために、最終的な配線の最適化が保証さ
れ難い。また、設計規則違反等が発生しないように設定
した上下制約により、許容解を求めることが不可能な問
題も生じていた。
【0020】
【課題を解決するための手段】本発明の集積回路の配線
設計方法は、複数のトランジスタ素子または複数の受動
素子を所定の配線接続をして所望の論理動作をする基本
セルおよび前記基本セルを複数個含み所望の論理機能動
作をする複数の機能ブロックセルのそれぞれならびに前
記基本セル同志を接続するまたは前記基本セルおよび前
記機能ブロックセルを接続する配線を配置するチャネル
配線領域を半導体基板上の一主表面上に配列して成る集
積回路の配線設計方法において、前記チャネル配線領域
を配線する際にクロストークの発生及び交差配線によっ
て生じる寄生容量の増大などの回路性能に大きな影響を
与える電気的相互作用が問題となりそうなネットの集合
Sに注目し前記集合Sに含まれる各ネットnの幹線のト
ラック割当処理を優先させて行うことにより前記ネット
nと他のネットとの間に起きる電気的相互作用を最小化
する相互作用最小化配線方法と、前記ネットnの幹線を
分割することにより上記電気的相互作用を受ける範囲を
制限する分割制限配線方法と、前記ネットnに対して折
り曲げ配線処理(ジョグの配線)を行うことにより上記
電気的相互作用を制限する折り曲げ制限配線方法とを備
える。
【0021】本発明の集積回路の配線方法は、交差配線
によって生じる寄生容量の増大などにより電気的特性が
悪化することが予測されるネットnに対して、設計規則
違反等が生じないように設定する上下制約と優先的に前
記チャネル配線領域の中央部に幹線が割り当てられるよ
うな制約とを与えて他のネットの配線と交差する数を削
減し、前記ネットnの配線の交差数を最小化する第1の
相互作用最小化配線方法を含むことができる。
【0022】さらに、本発明の集積回路の配線方法は、
互いに隣接して平行に配線されると予想されるネットn
とネットn′に対して、いずれか一方または両方の幹線
を予め適当な長さで分割した後、設計規則違反等が発生
しないように設定する上下制約と前記ネットnと前記ネ
ットn′の分割された幹線が互いに隣接したトラックに
連続して割り当てられないような制約または互いに隣接
したトラックに割り当てられる部分の総配線長を制限す
るような制約とを与えて互いに隣接して平行に配線され
る総配線長を制限し隣接して平行に配線されることによ
って誘発される前記ネットnと前記ネットn′の間の電
気的相互作用を制限する第2の平行配線総配線長制限配
線方法を含むことができる。
【0023】またさらに、本発明の集積回路の配線方法
は、設計規則違反等が発生しないように設定する上下制
約と、ネットnとネットn′の幹線が互いに隣接したト
ラックに連続して割り当てられないような制約または互
いに隣接したトラックに割り当てられる部分の総配線長
を制限するような制約を与えて前記ネットnと前記ネッ
トn′のいずれか一方または両方に対して折り曲げ配線
処理(ジョグの挿入)を行い、他のネットの配線との間
に隣接して平行に連続して配線されることを制限するま
たは互いに隣接したトラックに割り当てられる部分の総
配線長を制限して隣接に平行に配線されることによって
誘発される前記ネットnと前記ネットn′の間の電気的
相互作用を制限する第3の平行配線総配線長制限配線方
法を含むことができる。さらに、本発明の集積回路の配
線方法は、設計規則違反等が発生しないように設定され
た上下制約のために幹線全体が中央部に割り当て不可能
なネットの集合に対して、前記第2および第3の平行配
総配線長制限配線方法のそれぞれに基づいて、中央部
に割り当てる配線部分の長さを最大にするまたは中央部
に割り当てるネットの幹線同志が互いに隣接して平行に
連続して配線される長さを制限するまたは互いに隣接し
て平行に配線される部分の総配線長を制限することによ
って、他のネットの配線との交差数を制限し且つ隣接し
て平行に配線されることによって誘発される電気的相互
作用を制限する前記第1の相互作用最小化配線方法を含
むことができる。
【0024】
【実施例】次に、本発明について図面を参照して説明す
る。
【0025】本発明の第1の実施例の集積回路の配線方
法の処理フローを示す図2を参照すると、本発明の第1
の実施例の集積回路の配線方法は、チャネル配線領域全
体にまたがるような幹線を持つ(接続すべき端子がチャ
ネル配線領域の右端付近と左端付近に存在する)ネット
に対して、他のネットの配線と交差する数を最小化する
トラック割り当てを求める処理が主で、本実施例は次の
4つのステップで処理される。
【0026】まず、第1にこの実施例の配線方法は、幹
線長の計算・ステップ(S301)を有する。
【0027】すなわち、ネットnにおいて、最左端の端
子をleft(n),その位置をXL(n)で表し、同
様に、最右端の端子をright(n),その位置をX
R(n)で表す。ネットリストNL内の各ネットnに対
して、それぞれの端子位置を調べ、XL及びXRを求め
るステップである。|XR−XL|の値をネットnの幹
線長LT(n)と呼ぶ。
【0028】次に、幹線長LTがしきい値α以上のネッ
トの集合Sを求める候補の集合Sの計算ステップ(S3
02)を有する。ここで、αは設計者などによって予め
与えられた正の定数である。
【0029】さらに、集合Sに属する各ネットを優先し
て、チャネル配線領域の中央部分のトラックに割り当て
る集合Sのネットの優先割当・ステップ(S303)
と、上下制約に基づいて、残りのネットの集合(NL−
S)内の各ネットの幹線を、ステップS303で既に割
り当てられている優先ネットの幹線の上下部分のトラッ
クに割り当てて行く残りネットのトラック割当・ステッ
プ(S304)とを有する。
【0030】上述の配線方法により、配線処理を行った
集積回路の一例を説明する。
【0031】図3(a)は、ネットの幹線の配線交差数
を考慮せずにトラック割当を行った結果である。ネット
bは他のネットと12箇所で交差している。ネットiの
配線交差数は11である。
【0032】一方、本発明を適用した結果を図3(b)
に示す。図3(b)を参照すると、ネットbとネットi
の配線交差数はそれぞれ5と3であり、図3(a)の結
果に比べ、ネットbの配線交差数は58%の削減が実現
されている。また、ネットiの配線交差数に関しては5
4%の削減である。なお、本実施例のステップS302
で用いているしきい値αは、対象となっているネットが
属するパスの経路及びタイミング制約などに基づいて自
動的に設定される場合もある。
【0033】図4は本発明の第2の実施例の集積回路の
配線方法の処理フローである。
【0034】この実施例の配線方法は、チャネル配線領
域内で、互いに隣接して平行に配線されるネットに対し
て、それぞれのネットの幹線を予め分割し隣接平行配線
される総配線長を制限した上で、トラック割り当てを求
める処理を有し、次の8つのステップで処理される。
【0035】まず第1に上下制約の抽出ステップ(S4
01)で、ネットリストNL及び各ネットの端子位置よ
り、上下制約Rを抽出する。
【0036】次に、初期トラック割当ステップ(S40
2)でステップS401で抽出した上下制約Rに基づ
き、ネットリスト内の各ネットのトラック割当を行う。
【0037】次に、ネットペアの集合Pの初期化ステッ
プ(S403)で集合Pをφとする。
【0038】さらに、ネットペアの集合の構成ステップ
(S404)でステップS402の初期トラック割当の
結果より、次の条件(1)と条件(2)を満足するネッ
トペア(n,n′)を集合Pに挿入する。
【0039】条件(1)は、初期トラック割当におい
て、ネットn,n′の幹線が割り当てられるトラックを
それぞれt(n),t(n′)とする。このとき|t
(n)−t(n′)|≦βである。
【0040】条件(2)は、ネットnの幹線とネット
n′の幹線が平行に重なりを持つ部分の長さがγ以上で
ある。ここで、βとγは正の定数で、設計者などにより
予め与えられているしきい値である。
【0041】さらに、ネットの分割ステップ(S40
5)で集合Pに含まれるネットペアp=(n,n′)に
おいて、ネットnの幹線とネットn′の幹線が平行に重
なりを持つ部分の左端の位置をxL(p)右端の位置を
xR(p)で表し、このとき、ペアpの両ネットnと
n′に対して、次のような処理CUT1を行い、それぞ
れのネットを分割する。
【0042】処理CUT1は、ネットn,位置xL
(p)およびxR(p)のそれぞれが与えられたとき、
ネットnを左側からxL(p)+γxL(p)+2
γ,…xL(p)+k×γの位置で分割する。
【0043】ここでkは|xL(p)−xR(p)|/
γ以下の最大の整数である。ネットnに対して処理CU
T1を適用した結果、得られるネットの集合C(n)で
表す。C(n)の各要素をネットnのサブネットと呼
ぶ。
【0044】さらに、ネットリストの更新ステップ(S
406)でネットリストNLにおいて、集合Pに含まれ
るペアの各ネットに対して、ネットnをサブネットの集
合C(n)で置き換える。
【0045】次に、上下制約の付加ステップ(S40
7)で集合Pに含まれる各ペア(n,n′)において、
ネットnに対応するC(n)内の各サブネットとネット
n′に対応する各サブネットとの間に次のような仮想的
な上下制約Vを設定する。
【0046】上下制約Vは、C(n)内のサブネットs
とC(n′)内のサブネットs′が重なりを持つ場合、
サブネットsの幹線とサブネットs′の幹線が割り当て
られるトラックの間隔をβ以上にする。
【0047】最後に、ステップS401で抽出した上下
制約Rに上下制約Vを付加した上下制約をRVとし、ス
テップS407で設定した上下制約RVに基づいてトラ
ック割当を行うトラック割当ステップS(S408)の
処理を行う。
【0048】図9に示す集積回路のチャネル配線領域に
対して本発明を適用した結果を図5に示す。ここで、β
=2,γ=6である。
【0049】ネットaの幹線が、ネットeの幹線と重な
っている部分の左側から6および12の位置で分割され
ている。これにより、ネットaとネットeの間で隣接し
て平行に配線されている部分の長さは6になっている。
【0050】これは、図9(a)中の長さ14に比べ、
43%以下に削減されている。更に、チャネル配線領域
内で使用されているトラック数(=4)は同じである。
【0051】なお、本実施例で用いているしきい値βと
γは、対象となっているネットが属するパスの経路及び
タイミング制約などに基づいて自動的に設定される場合
もある。
【0052】図6は本発明の第3の実施例の集積回路の
配線方法の処理フローである。
【0053】この実施例の配線方法は、チャネル配線領
域内で、互いに隣接して平行に配線されるネットに対し
て、互いに隣接したトラックに連続して割り当てられな
いような制約を設定する。元の上下制約と新たに設定し
た制約を共に満足するようにネットに折り曲げ処理(ジ
ョグの挿入)を行い、トラック割当を求める処理を有
し、次の7つのステップで処理される。
【0054】まず第1に、上下制約の抽出ステップ(S
501)で、ネットリストNL及び各ネットの端子位置
より、上下制約Rを抽出する。
【0055】次に、初期トラック割当ステップ(S50
2)で、ステップS501で抽出した上下制約Rに基づ
き、ネットリスト内の各ネットのトラック割当を行う。
【0056】さらに、ネットペアの集合Pの初期化ステ
ップ(S503)で集合Pをφとし、ネットペアの集合
の構成ステップS504で、ステップS502で行った
初期トラック割当の結果において、次の条件(1)と条
件(2)を満足するネットペア(n,n′)を集合Pに
挿入する。
【0057】条件(1)は、ネットn,n′の幹線が割
り当てられたトラックをそれぞれt(n),t(n′)
とする。このとき|t(n)−t(n′)|≦βであ
る。
【0058】条件(2)は、ネットnとネットn′の幹
線が平行に重なりを持つ部分の長さがγ以上である。
【0059】さらに、幹線の分割ステップ(S505)
で、集合Pに含まれるネットペアp=(n,n′)の両
ネットn,n′に対して、次のような処理CUT2を行
い、それぞれのネットを分割する。
【0060】処理CUT2は、ネットn,位置xL
(p),xR(p)が与えられたとき、ネットnの幹線
とネットn′の幹線とが重なっている部分の左端xL
(p)から順にカラムを走査し、次のような処理を行う
(ステップS5051〜ステップS5056)。
【0061】ステップS5051は変数cを1とし、変
数ccを0とする。
【0062】ステップS5052は、位置xL(p)+
c番目のカラムにおいて、ネットnに対してジョグの挿
入が可能か否かをチェックする。もし可能ならばネット
nの幹線を位置xL(p)+cで分割し、変数ccを0
とする。
【0063】また、ステップS5053は、変数ccが
0ならばS5055へ、そうでなければ、位置xL
(p)+c番目のカラムにおいて、ネットn′に対して
ジョグの挿入が可能か否かをチェックする。もし可能な
らばネットnの幹線を位置xL(p)+cで分割し、変
数ccを0にする。
【0064】ステップS5054は、変数ccがγなら
ば、ネットnまたはネットn′のいずれかの幹線を位置
xL(p)+cで分割し、変数ccを0にする。
【0065】ステップS5055は、変数cを(c+
1)とし、変数ccを(cc+1)とする。
【0066】さらに、ステップS5056は、xL
(p)+cがxR(p)ならばステップS506へ進
み、そうでなければ、ステップS5052へ進む。
【0067】次に、上下制約の付加ステップ(S50
6)では、ネットペアの集合Pに含まれるネットの幹線
において互いに連続した長さγ以上の配線がβ以下の間
隔のトラックに割り当てられないような制約を上下制約
Rに付加する。S501で抽出した上下制約Rに上述の
制約を付加した上下制約を新たに上下制約Rとする。
【0068】最後に、再トラック割当ステップS507
は、ステップS506で作成した上下制約に基づいてト
ラック割当を行う。
【0069】図9に示すチャネル配線領域に対して、β
=3およびγ=6の場合、従来法のコンパクタによる配
線間隔の増加並びにトラック単位での配線の入れ替えに
よって、チャネル領域内で必要なトラック数を4で配線
することはできない。
【0070】このチャネル配線領域に対して、本発明を
適用した結果を示す図7を参照すると、使用されている
トラック数は4である。また、ネットaとネットeの配
線が間隔β以下で隣接して平行に配線されている部分の
長さは1であり、クロストーク等の電気的相互作用を誘
発することはない。
【0071】図1は本発明の第4の実施例の集積回路の
配線方法の処理フローである。
【0072】この実施例の配線方法は、チャネル配線領
域全体にまたがるような幹線を持つネットをチャネル配
線領域の中央部に割り当てるために設定した制約が元の
上下制約に矛盾した場合、生じた矛盾を解消するために
折り曲げ配線処理(ジョグの挿入)を適用する処理を有
し、次の12ステップで処理される。
【0073】この実施例の配線方法は、まず第1に、上
下制約の抽出ステップ(S601)で、ネットリストN
L及び各ネットの端子位置より、上下制約Rを抽出し、
さらに、幹線長の計算ステップ(S602)で、ネット
リストNL内の各ネットnの幹線長LT(n)を求め、
候補の集合のSの計算ステップ(S603)で、幹線長
LTがしきい値α以上のネットの集合Sを求める。
【0074】さらに、この実施例の配線方法は、集合S
のネットに対する制約の設定ステップ(S604)で、
集合Sに属する各ネットを優先して、チャネル配線領域
の中央部分のトラックに割り当てるような制約Tを設定
する。ステップS601で抽出した上下制約Rに制約T
を付加した上下制約をRTとする。
【0075】さらに、初期トラック割当ステップ(S6
05)でステップS604で設定した上下制約RTに基
づき、ネットリスト内の各ネットのトラック割当を行
い、ネットペアの集合Uの初期化(ステップS606)
で集合Uをφとし、ネットペアの集合の構成ステップ
(S607)で、次の条件Aを満足するネットペア
(n,n′)を集合Uに挿入する。但し、ネットペア内
のネットnとn′は集合Sに属するネットである。
【0076】条件Aは、上下制約RTに基づいて構成さ
れる上下制約グラフにおいて、ネットnに対応する節点
とネットn′に対応する節点を共に含むサイクルが存在
する。
【0077】さらに、幹線の分割ステップ(S608)
で、集合Pに含まれるネットのペアp=(n,n′)に
対して、次の条件(1)と条件(2)を満足するように
幹線を分割する位置を求める。
【0078】条件(1)は、幹線を分割することによっ
て、上下制約グラフにおけるネットnとネットn′を含
むサイクルが解消される。
【0079】条件(2)は、ネットnとネットn′のそ
れぞれの配線において、チャネル中央部に配線される部
分が最大となる。
【0080】次に、この実施例の配線方法は、ネットリ
ストの更新ステップ(S609)において、ネットnと
ネットn′をネットリストNLから削除し、ステップS
608で求めた位置で分割されたそれぞれの部分を新た
にネットとしてNLに挿入し、上下制約RTの更新ステ
ップ(S610)でステップS609の置き換えに伴
い、上下制約RTを更新する。集合Uからネットペア
(n,n′)を削除する。
【0081】そして、集合Uに関するチェックステップ
(S611)では集合UがφならばステップS612へ
進み、そうでなければステップS608へ戻る。
【0082】最後に、再トラック割当ステップ(S61
2)で上下制約RTに基づいてトラック割当を行う。
【0083】図8に示すチャネル配線領域について考え
る。
【0084】ネットbとネットfをチャネル中央部に割
り当てるような制約を加えると、上下制約グラフにサイ
クルが生じてしまい、従来の配線方法のトラック単位で
の配線入れ替えを適用することはできない。
【0085】本発明の初期トラック割当(S605)後
の結果を図8(a)に示す。
【0086】この段階では、ネットbは他のネットと7
個所で交差している。ネットfの配線交差数は10であ
る。このチャネル配線領域に本発明の第4の実施例の配
線方法を適用した結果を図8(b)に示す。
【0087】図8(b)を参照すると、ネットbの配線
交差数およびネットfの配線交差数は共に2であり、そ
れぞれ29%及び20%に削減している。
【0088】このように、本発明により、チャネル配線
領域に対して配線を行う場合にクロストークの発生及び
配線交差による寄生容量の増大を自動的に且つ確実に最
小化並びに制限することができる。
【0089】
【発明の効果】以上の説明のとおり、本発明では、対象
となるネットnに対して、通常の上下制約に加え、優先
的にチャネル配線領域の中央部に割り当てるような処理
を行う。これにより、ネットnの配線と交差する配線数
を抑えることが可能となる。長いネットが複数存在する
場合に、それらの間の上下制約などのために、全てを中
央部に割り当てることができない状況が有り得る。この
ようなネットに対しては一定間隔の位置で幹線を分割す
る。また、上下制約回避のための折り曲げ処理(ジョグ
の挿入)が容易に適用できる位置で幹線を分割する。更
に、分割された幹線同士に疑似的な上下制約を与え、同
じトラックに連続して割り当てられないようにすること
により、隣接した状態での平行配線の長さを制限するこ
とが可能となる等の効果が得られる。
【図面の簡単な説明】
【図1】本発明の第4の実施例の集積回路の配線設計方
法の処理を表すフロー図である。
【図2】本発明の第1の実施例の集積回路の配線設計方
法の処理を表すフロー図である。
【図3】本発明の第1の実施例の集積回路の配線設計方
法のチャネル配線領域の配線結果図であり、(a)は配
線交差数を考慮しなかった場合の配線結果図であり、
(b)は本発明を適用した配線結果図である。
【図4】本発明の第2の実施例の集積回路の配線設計方
法の処理を表すフロー図である。
【図5】本発明の第2の実施例の集積回路の配線設計方
法のチャネル配線領域の配線結果図である。
【図6】本発明の第3の実施例の集積回路の配線設計方
法の処理を表すフロー図である。
【図7】本発明の第3の実施例の集積回路の配線設計方
法のチャネル配線領域の配線結果図である。
【図8】本発明の第4の実施例の集積回路の配線設計方
法のチャネル配線領域配線結果図であり、(a)は配線
交差数を考慮しなかった場合の配線結果図であり、
(b)は本発明を適用した配線結果図である。
【図9】従来の処理を表すチャネル配線領域の配線結果
図であり、(a)は配線交差数を考慮しなかった場合の
配線結果図であり、(b)は人手修正の結果図であり、
(c)は人手修正並びにコンパクション処理による配線
結果図であり、(d)はトラック単位での配線の入れ替
えを行った結果図である。
【図10】従来の集積回路の配線方法のコンパクタによ
る処理を表すフロー図である。
【図11】従来の集積回路の配線方法の配線の入れ替え
処理を表すフロー図である。
【符号の説明】
1 チャネル配線領域の上辺 2 チャネル配線領域の下辺 3 端子 S101〜S103,S201〜S203,S301〜
S304,S401〜S408,S501〜S507,
S601〜S612 ステップ

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のトランジスタ素子または複数の受
    動素子を所定の配線接続をして所望の論理動作をする基
    本セルおよび前記基本セルを複数個含み所望の論理機能
    動作をする複数の機能ブロックセルのそれぞれならびに
    前記基本セル同志を接続するまたは前記基本セルおよび
    前記機能ブロックセルを接続する配線を配置するチャネ
    ル配線領域を半導体基板上の一主表面上に配列して成る
    集積回路の配線設計方法において、前記チャネル配線領
    域を配線する際にクロストークの発生及び交差配線によ
    って生じる寄生容量の増大などの回路性能に大きな影響
    を与える電気的相互作用が問題となりそうなネットの集
    合Sに注目し前記集合Sに含まれる各ネットnの幹線の
    トラック割当処理を優先させて行うことにより前記ネッ
    トnと他のネットとの間に起きる電気的相互作用を最小
    化する相互作用最小化配線方法と、前記ネットnの幹線
    を分割することにより上記電気的相互作用を受ける範囲
    を制限する分割制限配線方法と、前記ネットnに対して
    折り曲げ配線処理(ジョグの配線)を行うことにより上
    記電気的相互作用を制限する折り曲げ制限配線方法とを
    備えたことを特徴とする集積回路の配線設計方法。
  2. 【請求項2】 交差配線によって生じる寄生容量の増大
    などにより電気的特性が悪化することが予測されるネッ
    トnに対して、設計規則違反等が生じないように設定す
    る上下制約と優先的に前記チャネル配線領域の中央部に
    幹線が割り当てられるような制約とを与えて他のネット
    の配線と交差する数を削減し、前記ネットnの配線の交
    差数を最小化する第1の相互作用最小化配線方法を含む
    ことを特徴とする請求項1記載の集積回路の配線方法。
  3. 【請求項3】 互いに隣接して平行に配線されると予想
    されるネットnとネットn′に対して、いずれか一方ま
    たは両方の幹線を予め適当な長さで分割した後、設計規
    則違反等が発生しないように設定する上下制約と前記ネ
    ットnと前記ネットn′の分割された幹線が互いに隣接
    したトラックに連続して割り当てられないような制約ま
    たは互いに隣接したトラックに割り当てられる部分の総
    配線長を制限するような制約とを与えて互いに隣接して
    平行に配線される総配線長を制限し隣接して平行に配線
    されることによって誘発される前記ネットnと前記ネッ
    トn′の間の電気的相互作用を制限する第2の平行配線
    総配線長制限配線方法を含むことを特徴とする請求項1
    記載の集積回路の配線方法。
  4. 【請求項4】 設計規則違反等が発生しないように設定
    する上下制約と、ネットnとネットn′の幹線が互いに
    隣接したトラックに連続して割り当てられないような制
    約または互いに隣接したトラックに割り当てられる部分
    の総配線長を制限するような制約を与えて前記ネットn
    と前記ネットn′のいずれか一方または両方に対して折
    り曲げ配線処理(ジョグの挿入)を行い、他のネットの
    配線との間に隣接して平行に連続して配線されることを
    制限するまたは互いに隣接したトラックに割り当てられ
    る部分の総配線長を制限して隣接に平行に配線されるこ
    とによって誘発される前記ネットnと前記ネットn′の
    間の電気的相互作用を制限する第3の平行配線総配線長
    制限配線方法を含むことを特徴とする請求項1記載の集
    積回路の配線方法。
  5. 【請求項5】 設計規則違反等が発生しないように設定
    された上下制約のために幹線全体が中央部に割り当て不
    可能なネットの集合に対して、前記第2および第3の平
    行配線総配線長制限配線方法のそれぞれに基づいて、中
    央部に割り当てる配線部分の長さを最大にするまたは中
    央部に割り当てるネットの幹線同志が互いに隣接して平
    行に連続して配線される長さを制限するまたは互いに隣
    接して平行に配線される部分の総配線長を制限すること
    によって、他のネットの配線との交差数を制限し且つ隣
    接して平行に配線されることによって誘発される電気的
    相互作用を制限する前記第1の相互作用最小化配線方法
    を含むことを特徴とする請求項2記載の集積回路の配線
    方法。
JP6236546A 1994-09-30 1994-09-30 集積回路の配線設計方法 Expired - Lifetime JP2785710B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6236546A JP2785710B2 (ja) 1994-09-30 1994-09-30 集積回路の配線設計方法
US08/534,806 US5883812A (en) 1994-09-30 1995-09-27 Interconnection routing method for reducing crosstalk between interconnections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6236546A JP2785710B2 (ja) 1994-09-30 1994-09-30 集積回路の配線設計方法

Publications (2)

Publication Number Publication Date
JPH08101854A JPH08101854A (ja) 1996-04-16
JP2785710B2 true JP2785710B2 (ja) 1998-08-13

Family

ID=17002268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6236546A Expired - Lifetime JP2785710B2 (ja) 1994-09-30 1994-09-30 集積回路の配線設計方法

Country Status (2)

Country Link
US (1) US5883812A (ja)
JP (1) JP2785710B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3671504B2 (ja) * 1996-03-05 2005-07-13 ヤマハ株式会社 半導体集積回路のレイアウト設計方法
US6189133B1 (en) * 1998-05-14 2001-02-13 International Business Machines Corporation Coupling noise reduction technique using reset timing
GB9903254D0 (en) 1999-02-12 1999-04-07 Sgs Thomson Microelectronics Conductor structure
JP4224541B2 (ja) * 2002-03-20 2009-02-18 富士通マイクロエレクトロニクス株式会社 自動配置配線方法、装置及びプログラム
US20040044979A1 (en) 2002-08-27 2004-03-04 Aji Sandeep A. Constraint-based global router for routing high performance designs
US7069528B2 (en) * 2003-08-27 2006-06-27 Nec Electronics America, Inc. System and method for reducing timing violations due to crosstalk in an integrated circuit design
TWI249225B (en) * 2004-03-10 2006-02-11 Taiwan Semiconductor Mfg Interconnection routing method
JP4511888B2 (ja) * 2004-07-16 2010-07-28 富士通株式会社 配線パターン作成装置、配線パターン作成方法、配線パターン作成プログラムおよび記録媒体
WO2009084092A1 (ja) * 2007-12-27 2009-07-09 Fujitsu Limited マクロ用レイアウト検証装置及び検証方法
US7519927B1 (en) 2008-07-02 2009-04-14 International Business Machines Corporation Wiring methods to reduce metal variation effects on launch-capture clock pairs in order to minimize cycle-time overlap violations
US7872325B2 (en) * 2009-02-24 2011-01-18 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Reduced-crosstalk wirebonding in an optical communication system
US8995303B1 (en) * 2011-03-11 2015-03-31 Amazon Technologies, Inc. Coordinated routing of network traffic
US9715568B2 (en) * 2013-07-23 2017-07-25 Liquid Design Systems Inc. Wiring length measurement apparatus and recording media
US10719653B2 (en) * 2013-10-09 2020-07-21 Synopsys, Inc. Spine routing and pin grouping with multiple main spines

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644937A (en) * 1969-07-15 1972-02-22 Texas Instruments Inc Channel-stacking input/output interconnections
US4613941A (en) * 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array
JPS63278249A (ja) * 1986-12-26 1988-11-15 Toshiba Corp 半導体集積回路装置の配線方法
JPS63237436A (ja) * 1987-03-26 1988-10-03 Toshiba Corp 半導体集積回路装置の配線方法
US4852016A (en) * 1987-06-26 1989-07-25 Seattle Silicon Corporation Moat router for integrated circuits
JP2566788B2 (ja) * 1987-09-03 1996-12-25 富士通株式会社 プリント板の配線方式
US5295082A (en) * 1989-02-22 1994-03-15 The Boeing Company Efficient method for multichip module interconnect
JPH0329341A (ja) * 1989-06-27 1991-02-07 Dainippon Printing Co Ltd 半導体集積回路のレイアウト方法
JPH03250266A (ja) * 1990-02-27 1991-11-08 Nec Corp クロストークを考慮した自動配線方法
JP2663680B2 (ja) * 1990-05-24 1997-10-15 松下電器産業株式会社 チャネル配線方法
JPH0454676A (ja) * 1990-06-25 1992-02-21 Toshiba Corp Lsi機能セルのレイアウト方法及び装置

Also Published As

Publication number Publication date
US5883812A (en) 1999-03-16
JPH08101854A (ja) 1996-04-16

Similar Documents

Publication Publication Date Title
JP2785710B2 (ja) 集積回路の配線設計方法
KR100201979B1 (ko) 배선경로 처리방법과 배선경로 처리시스템 및 반도체집적회로 장치
US6006024A (en) Method of routing an integrated circuit
US5984510A (en) Automatic synthesis of standard cell layouts
US5987086A (en) Automatic layout standard cell routing
US6209123B1 (en) Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors
US8516425B2 (en) Method and computer program for generating grounded shielding wires for signal wiring
JPH0554100A (ja) クロツク信号の分配方法
US6453447B1 (en) Method for fabricating integrated circuits
US20010049815A1 (en) Method and apparatus for designing lsi layout, cell library for designing lsi layout and semiconductor integrated circuit
JP2003516588A (ja) 集積回路の改良
US20110113400A1 (en) Method of making in an integrated circuit including simplifying metal shapes
US6385761B1 (en) Flexible width cell layout architecture
US7197736B2 (en) Adaptive power routing and shield sharing to reduce shield count
CN100401511C (zh) 集成电路及集成电路的电连接再选路方法
US7093223B2 (en) Noise analysis for an integrated circuit model
JP3006824B2 (ja) 配線設計方法および配線設計装置
JPH09223744A (ja) Vlsiチップへの回路の配置方法
JP2002151592A (ja) 自動レイアウト方法及びその装置
JP3135058B2 (ja) Lsiレイアウト設計方法および装置、並びにセルライブラリ
JP3129864B2 (ja) 配線形状及び配線経路決定方法
JPH02121349A (ja) 半導体集積回路装置
JP3127897B2 (ja) 回路レイアウト設計方法及び回路レイアウト設計装置
WO1998055950A1 (en) Integrated circuit layout synthesis tool
JP2993458B2 (ja) 集積回路の概略配線設計方法および概略配線設計装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980428