JP2745681B2 - 表示データ処理装置 - Google Patents

表示データ処理装置

Info

Publication number
JP2745681B2
JP2745681B2 JP1132263A JP13226389A JP2745681B2 JP 2745681 B2 JP2745681 B2 JP 2745681B2 JP 1132263 A JP1132263 A JP 1132263A JP 13226389 A JP13226389 A JP 13226389A JP 2745681 B2 JP2745681 B2 JP 2745681B2
Authority
JP
Japan
Prior art keywords
data
output
display
command
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1132263A
Other languages
English (en)
Other versions
JPH02309395A (ja
Inventor
裕子 三平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1132263A priority Critical patent/JP2745681B2/ja
Publication of JPH02309395A publication Critical patent/JPH02309395A/ja
Application granted granted Critical
Publication of JP2745681B2 publication Critical patent/JP2745681B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示データ処理装置に関する。より詳細に
は、本発明は、表示処理を規定する指令データに基づき
画像表示処理を行い、出力する処理済みデータを一時バ
ッファに格納する方式を採る表示データ処理装置の新規
な構成に関する。
従来の技術 パーソナルコンピュータ、ワードプロセッサあるいは
キャプテンシステム等のニューメディア機器あるいはOA
機器として、種々の情報処理装置が、オフィスはもとよ
り家庭内にまで普及している。これらの各種情報処理装
置において、そのマンマシンインターフェースとして最
も重要な地位を占める表示装置は、CRTディスプレイを
表示部として使用し、メモリ(例えばダイナミックメモ
リを用いたリフレッシュメモリ)に格納された文字
(列)、図形などの情報を表示する表示処理機能を備え
ている。この種の表示データ処理装置においては、中央
処理装置または外部入力装置から送られてくる表示処理
を指示するデータを受取り、指示に応じて表示タイミン
グの制御や表示メモリの操作などといった表示処理を効
率よく行い、処理の分散化を図り、システム全体の処理
能力を向上させることが重要な課題となっている。
第9図は、一般的な表示データ処理装置のデータの入
出力処理に関与する部分の構成を示すブロック図であ
る。
即ち、同図に示すように、この表示データ処理装置
は、内部システムバスにより相互に接続された、ホスト
インターフェース制御部200、処理実行部57および内部
メモリ58から主に構成されている。
ホストインターフェース制御部200は、中央処理装置
(以下、ホストプロセッサと記載する)または外部入力
装置から直接送られてくる表示処理を指示するデータ
(以下、コマンドと記載する)を、書込み制御信号59に
より一時記憶する入力データバッファレジスタ52と、コ
マンドに基づいて実行、処理したデータを一時記憶し、
読み出し制御信号60によりホストプロセッサに受け渡す
出力データバッファレジスタ51と、ステータスレジスタ
54とを備えている。ここで、ステータスレジスタ54は、
表示処理装置の内部状態をホストプロセッサに知らせる
ために、垂直帰線期間タイミング状態やライトペンによ
る検出信号の入力状態等の表示タイミング状態を示すフ
ラグと、入力バッファ状態フラグ(以下、IBFフラグと
記載する)65や、出力バッファ状態フラグ(以下、OBF
フラグと記載する)66などのデータバッファレジスタの
記憶状態と連動して動作するフラグを備えたレジスタで
ある。
IBFフラグ65およびOBFフラグ66は、入力データバッフ
ァレジスタ52または出力データバッファレジスタ51のデ
ータ記憶状態を示すフラグで、“1"のときデータバッフ
ァレジスタはデータが記憶されている状態、“0"のとき
空状態を示す。
ここで、IBFフラグ65、OBFフラグ66を伴ったホストプ
ロセッサとのインターフェースについて説明する。
ホストプロセッサは、入力データバッファレジスタ52
にコマンドを入力する前にIBFフラグをチェックし、
“0"で入力データバッファレジスタが空であると判断し
たときにコマンドを入力する。
入力動作によりIBFフラグはセットされ、処理実行部5
7はこのフラグがセットされたことを検知すると入力デ
ータバッファレジスタ52に入力されたコマンドを受採る
処理を行う。
処理実行部57は、受取ったコマンドを解釈して表示タ
イミング制御、表示メモリの書換え、表示制御データの
出力などの核コマンドに応じた表示処理を実行する。処
理実行部57のコマンド受取り処理により、入力データバ
ッファレジスタは空状態となり、IBFフラグはリセット
され、再びホストプロセッサがコマンドを入力できるよ
うにする。
一方、出力処理では、ホストプロセッサは出力データ
バッファレジスタ51からデータを読み出す前にOBFフラ
グをチェックし、“1"が表示されている出力データバッ
ファレジスタにデータが記憶されている状態であると判
断したときにデータを読み出す。ホストプロセッサの読
み出し動作により出力データバッファレジスタが空状態
になると、OBFフラグはリセットされる。
OBFがリセットされると、出力割込み信号62が活性化
する。処理実行部57はこの出力割込み信号62の発生を検
知すると、出力データ格納エリア55に一時格納している
次のデータを出力データバッファレジスタ51へ転倒する
割込みを処理を行う。出力データバッファレジスタ51へ
の出力処理によりOBFフラグは再びセットされ、ホスト
プロセッサのデータ読み出しを可能にする。
出力データ格納エリア55は、処理実行部57がコマンド
に基づいて処理したデータを出力データバッファレジス
タ51へ転送する前に一時格納しておく先入れ先出し形式
(以下、FIFO形式と記載する)のバッファであり、ボイ
ンタレジスタ56によって書込み、および読出しアドレス
が制御される。出力データ格納エリア55はポインタレジ
スタ56と共に内部メモリ58に割り付けられている。
通常、出力データバッファレジスタは1バイト程度の
容量しか備えておらず、FIFO形式のバッファを有してい
ない装置では、ホストプロセッサが出力データを読み出
すまでは、処理実行部は次のデータを出力することがで
きず、効率の悪い出力処理となっていた。
また、処理実行部がコマンドに基づいて処理したデー
タを生成し、出力データバッファレジスタへ転送するま
では、ホストプロセッサも続いて出力データを読み出す
ことができないため、処理実行部の処理性能にデータを
読み出し速度を制限されてしまい、データ授受において
非常に無駄な時間がかかり、性能低下を招いていた。
これらの問題を解決するために、前述したように内部
メモリ58に出力データ格納エリア55を設け、処理済みデ
ータを一時格納しておいて時系列的に先に記憶された順
に前記領域から出力データバッファレジスタへデータを
出力処理することによって、処理実行部がホストプロセ
ッサのデータ読み出し処理の終了を待たずに次のデータ
を続けて生成でき、また、ホストプロセッサが融通性の
ある間隔でデータを読み出せるようにしている。
このような方法でデータ出力を行うことにより、一時
的にホストプロセッサのデータ読み出し速度に処理実行
部のデータの生成および転送速度が間に合わない状態が
発生しても、出力データ格納エリア分のバイト数のデー
タであれば、処理実行部のデータ出力を待たずにデータ
を読み出すことができる。また、処理実行部は、ホスト
プロセッサのデータ読み出し処理を待たずに出力データ
格納エリア分のバイト数までデータをあらかじめ生成し
格納しておくことができる。
発明が解決しようとする課題 最近では、表示処理はますます高機能化、多様化する
傾向にあり、それに伴い、表示処理を指示するコマンド
も高機能なものが要求されている。コマンドが高機能化
するにつれ、表示状態に応じたタイミングでデータを読
み出したい場合や、読み出したデータに応じて他の表示
データを読み出す必要がある場合など、ホストプロセッ
サがコマンドを入力した後、処理中であった出力データ
処理より優先して、直ちにホストプロセッサにデータを
出力する処理を開始することが要求するコマンド(以
下、緊急コマンドと記載する)の必要性が生じている。
表示状態に応じたタイミングでデータを読み出したい
場合としては、例えば、ライトペンによる検出信号が検
出された直後に検出位置情報を読み出す場合や、表示タ
イミングが垂直帰線期間状態であることを検知しながら
表示メモリに格納されているデータを読み出す場合など
がある。
このようなコマンドの場合、ホストプロセッサは表示
処理装置の内部状態を示すステータスをチェックし、あ
る特定の状態になったタイミングでデータ出力要求コマ
ンドを入力してデータを読み出すといった手順をとる。
従って、この場合は、コマンドが入力されてから直ちに
データ出力処理を開始させる必要がある。
また、読み出したデータに応じて他の表示データを読
み出したい場合として、例えば、カーソル位置を断続的
に読み出しながらカーソルの移動が所定の領域を越える
ときに表示メモリに格納されている制御情報などを緊急
に読み出し、読み出した情報を変更するか否かを決定す
る場合がある。
このような場合には、直前に入力されているコマンド
にらるデータ出力処理を一旦中断し、緊急コマンドによ
るデータ出力処理を行う必要がある。更に、緊急コマン
ドのデータ出力処理終了後、再び以前のデータ出力処理
を続行して行うことが要求される。
ところが、前述の従来の表示データ処理装置では、出
力データ格納エリア55を設け、FIFO形式のバッファとし
て、処理実行部のデータ生成処理とホストプロセッサの
データ読み出しのタイミングのずれを吸収している。こ
のため、処理実行部が緊急コマンドの処理を即座に処理
し、データを生成し、出力データ格納エリアへ格納して
も、以前に処理されたデータが出力データ格納エリアに
既に格納されている場合には、ホストプロセッサは既に
格納済みであるデータを全て読み出した後でなければ緊
急コマンドで処理されたデータを読み出すことはできな
い。また、どのデータが緊急コマンドの処理により出力
されたデータであるかが判別できず、不都合となってい
た。
そこで、本発明の目的は、処理実行部により処理され
たデータを前記FIFO形式のバッファを介して出力する場
合の上記欠点を除去し、既にFIFO形式の出力バッファに
格納されているデータより優先して、後から出力した緊
急に出力する必要のあるデータを出力データバッファレ
ジスタに出力することができ、且つ、緊急コマンド入力
後は、確実に緊急コマンドによる出力データを出力する
ことができる新規な表示データ処理装置を提供すること
にある。
課題を解決するための手段 即ち、本発明に従うと、表示情報を記憶する表示メモ
リと、CRTディスプレイの水平および垂直同期信号と表
示タイミングとを発生する表示タイミング発生回路と、
該タイミング発生回路の発生する表示タイミングに基づ
いて表示データをCRTディスプレイに送出するビデオ信
号発生器とを備え、該表示メモリに格納されている表示
情報を順次読み出して表示データとして送出することに
よってCRTディスプレイに表示する表示装置において、
外部処理装置から入力される表示処理の指令データを格
納する入力データバッファレジスタと、該入力データバ
ッファレジスタに格納された指令データに応じて処理し
た結果得られる外部処理装置へ出力するデータを格納す
る出力データバッファレジスタと、該出力データバッフ
ァレジスタへ出力するデータを一時的に格納する記憶手
段と、時系列上で先に格納した順に、該記憶手段から該
出力データバッファレジスタへデータを出力する処理を
行う処理実行部と、該指令データが優先的な処理を要求
する指令データであるかどうかを判別する判別手段と、
該判別手段の判別結果により、出力データバッファレジ
スタのデータ記憶状態と、該記憶手段から該出力データ
バッファレジスタへの出力要求とを変更する手段と、該
処理実行部が前記記憶手段から転送する出力データを選
択する手段とを備えることを特徴とする表示データ処理
装置が提供される。
作用 前述した従来の表示データ処理装置では、処理実行部
はコマンドが入力された順に処理し、出力データを処理
された順にFIFO形式の出力データ格納エリアから出力デ
ータバッファレジスタに転送していた。これに対して、
本発明に係る表示データ処理装置では、緊急にデータを
出力したいコマンドが入力されたときに、出力データバ
ッファレジスタの記憶状態を変更し、データを出力すべ
き出力データ格納エリアのアドレスを選択することによ
り、通常のコマンドのデータ出力と同一の出力データ格
納エリアを使用しなが、後から入力された緊急コマンド
のデータ出力を、通常のコマンドのデータ出力より優先
して処理するという特徴を備えている。
その結果、本発明に係る表示データ処理装置では、既
にFIFO形式の出力バッファに格納されているデータより
優先して、後から出力した緊急に出力する必要のあるデ
ータを出力バッファレジスタに出力することができ、且
つ、緊急コマンド入力後は、確実に緊急コマンドによる
出力データを出力することができる。
以下、図面を参照して本発明をより具体的に説明する
が、以下の開示は本発明の一実施例に過ぎず、本発明の
技術的範囲を何ら限定するものではない。
実施例1 第1図は、本発明に従って構成された表示データ処理
装置の一構成例を示すブロック図である。
同図に示すように、この表示データ処理装置において
は、処理実行部7は内部に設けられているプログラムや
内部メモリ8に格納されている処理データによって内部
システムバスを経由してシステム全体の動作を制御して
いる。
また、ホストインターフェース制御部100を介してホ
ストプロセッサまたは外部入力装置とインターフェース
し、表示タイミング発生回路31を介して表示メモリ32に
格納されている表示データを操作して所望のCRT表示を
行い各種の処理機能を実現している。
表示タイミング発生回路31は、自身で発生する表示タ
イミングに同期して表示メモリ32に対するアドレスを発
生し、表示データを読み出す。読出された表示データ
は、ビデオ信号発生回路33で並列−直列変換され直列映
像信号としてCRT34に供給される。また、表示タイミン
グ発生回路31は、ライトペン検出信号や、垂直帰線期間
となったときに発生する信号など、内部状態を示す信号
をステータスレジスタへ供給している。
ホストインターフェース制御部100は、ホストプロセ
ッサ、または外部入力装置から直接送られてくるコマン
ドを一時記憶する入力データバッファレジスタ2、コマ
ンドに基づいて実行、処理したデータを一時記憶し、ホ
ストプロセッサに受け渡す出力データバッファレジスタ
1、読み出し動作のための出力割込み信号11を制御する
出力割込み制御回路17、ホストプロセッサに表示データ
処理装置の内部状態を知らせるために、内部状態と連動
して動作するフラグからなるステータスレジスタ4から
構成されている。
ステータスレジスタ4には、入力データバッファレジ
スタのデータ記憶状態を示すフラグ23(以下、IBFフラ
グと記載する)、出力データバッファレジスタのデータ
記憶状態を示すフラグ24(以下、OBFフラグと記載す
る)が設けられており、ホストプロセッサと処理実行部
は上記フラグに基づいてデータの授受を行なう。
ここで、IBFフラグ、OBFフラグ6を伴ったホストプロ
セッサとのインターファースについて説明する。
ホストプロセッサは入力データバッファレジスタ2に
コマンドを入力する前にIBFフラグをチェックし、0で
入力データバッファレジスタが空であると判断したとき
に書込み信号9を活性化してコマンドを書き込む。コマ
ンドの書込み動作によりIBFフラグはセットされ、処理
実行部7はこのフラグがセットされたことを検知すると
入力データバッファレジスタ2に入力されたコマンドを
受取る処理を行う。
処理実行部7は、受取ったコマンドを解釈して、表示
タイミング制御、表示メモリの書換え、表示制御データ
の出力など、各コマンドに応じた表示処理を実行する。
処理実行部のコマンド受取り処理により入力データバッ
ファレジスタは空状態となり、IBFフラグはリセットさ
れ、再びホストプロセッサがコマンドを入力できるよう
にする。
このように、ホストプロセッサと処理実行部とがIBF
フラグをチェックし、データを読み書きするといった動
作を繰り返すことにより、コマンドの受渡しを行ってい
る。
逆に、処理実行部7からホストプロセッサへデータを
受渡す処理では、まず、ホストプロセッサはOBFフラグ
がセットされているときに、読み出し信号10を活性化し
てデータを読み出す。データの読み出し動作によりOBF
フラグはリセットされる。
通常状態、即ち、出力割込み制御回路17に設けられて
いる出力割込み許可フラグ19がセットされ、出力割込み
許可となっている状態では、OBFフラグのリセットによ
り処理実行部7に対して出力割込み信号11が活性化し、
出力データ格納エリア5から出力データバッファレジス
タ1へデータを転送する最優先の割込み処理を起動をす
る。この割込み処理により、データが出力データバッフ
ァレジスタに転送されると、OBFフラグは再びセットさ
れ、ホストプロセッサのデータ読み出しを可能にする。
尚、上記割込み処理は、通常のコマンドおよび緊急のコ
マンドのコマンド解釈、実行より優先して行なわれる。
このように、ホストプロセッサが出力データバッファ
レジスタのデータを読み出す毎に起動される割込み処理
で、次のデータを出力するといった動作を繰り返し行な
うことにより、データの出力処理を行なっている。
次に、ホストプロセッサにより緊急コマンドが入力さ
れた状態の動作について説明する。
緊急コマンド判定フラグレジスタ12は、ホストプロセ
ッサが既に入力したコマンドの出力処理より優先してデ
ータの出力処理を行わせたいコマンドが入力されたこと
を示すフラグレジスタであり、“1"のとき緊急コマンド
が入力され、出力処理実行中であることを示す。前述の
フラグがセットされることにより、緊急コマンド処理の
ための割込み要求信号13が処理実行部7に対して活性化
され、処理実行部は緊急コマンドのデータ出力処理を行
なう割込み処理を開始する。
また、フラグがセットされると緊急コマンド入力信号
20が活性化しOBFフラグ24のリセットを行うと共に、出
力割込み許可フラグ19のリセットを行い、出力割込みを
禁止状態にする。即ち、緊急コマンド入力時には、出力
データ格納エリアから出力データバッファレジスタ1へ
のデータ出力を行なう割込み処理は要求されているが、
受付けられない状態とする。
緊急コマンド判定フラグレジスタ生成回路16は、緊急
コマンド判定フラグレジスタ12の値を変更するための回
路である。コマンドが入力データバッファレジスタ2に
入力されたとき、同時に緊急コマンドか否かを示す識別
ビットを抽出し、緊急コマンド判定フラグレジスタが
“0"である場合には、抽出したビットをフラグレジスタ
に格納する制御を行ない、また、上記フラグレジスタが
“1"である場合には、抽出したビットを保持し、緊急コ
マンド出力処理終了時にフラグレジスタをソフトウェア
的にリセットすることに伴い、抽出ビットをフラグレジ
スタに格納する制御を行なう。
このように緊急コマンド判定フラグレジスタ生成回路
による制御を行なうことにより、緊急コマンドのデータ
出力中に次のコマンドが入力されても、緊急コマンド判
定フラグレジスタ12の値は影響を受けず、緊急コマンド
出力処理終了時に初めて緊急コマンドの識別ビットがラ
ッチされる。
出力データ格納エリア5は、処理実行部7がコマンド
に基いて処理したデータを出力データバッファレジスタ
1へ出力するために一時格納しておくFIFO形式のバッフ
ァであり、ポインタレジスタ56によって書込みアドレ
ス、および読出しアドレスが制御される。コマンド処理
により処理されたデータは、出力データ格納エリア5に
一旦格納され、ホストプロセッサが出力データバッファ
レジスタのデータを読み出すたびに上記エリアから出力
データバッファレジスタへデータを出力する。
第3図は、このようなデータ出力処理における出力デ
ータ格納エリアの様子を示す図である。
出力データ格納エリア5は格納エリア開始アドレスポ
インタ(以下、OSPと記載する)、格納エリア終了アド
レスポインタ(以下、OEPと記載する)によりデータを
格納できる領域が定められている。
処理実行部7は、コマンド処理により処理した出力デ
ータを出力データ格納エリア5のライトアドレスポイン
タ(以下、OWPと記載する)が指すアドレスにデータを
書込み、OWPの値に“1"を加算する。
ホストプロセッサの出力データバッファレジスタ1か
らの読み出しが行われたときに出力割込み要求信号11が
発生するが、処理実行部7は、この割込み処理で、出力
データ格納エリア5に格納されているデータを出力デー
タバッファレジスタ1に出力する処理を行う。即ち、リ
ードアアトレスポインタ(以下、ORPと記載する)で示
すアドレスからデータを読み出し、出力データバッファ
レジスタ1に書込み、ORPの値に“1"を加算する。以
下、出力データバッファレジスタ1からデータが読み出
されるたびに上記のような動作を繰り返し行う。また、
緊急のコマンドの出力処理時として、格納エリア開始ア
ドレスポインタOSP2、格納エリア終了アドレスポインタ
OEP2を使用する。
以上説明したような方法でデータ出力を行うことによ
り、ホストプロセッサのデータ読み出し入力速度が速
く、処理実行部7のデータ出力速度が遅くても、出力デ
ータ格納エリア5の領域分のバイト数のデータであれば
処理実行部7のデータ出力処理を待たずに読み出すこと
ができる。
第4図(a)は、本実施例で入力されるコマンドのデ
ータ形式の一例を示す図である。
第4図(a)において、コマンド8ビットのうち、ビ
ット0〜6はコマンドコードを示し、ビット7は緊急に
処理を開始したいコマンドであるか否かを識別する緊急
コマンド識別ビットで、これが“1"のとき、緊急コマン
ド判定フラグレジスタによる割込み処理で出力データ格
納エリア5に既に格納されている出力データより優先的
にデータ出力処理を行う。また、識別ビットが“0"のと
きは、以前に入力されたコマンドの処理によるデータの
出力が全て完了した後にデータの出力を行う通常通りの
処理を行う。
次に、緊急コマンドが入力された場合に起動される割
込み処理上で行われる、緊急コマンドのデータ出力処理
について説明する。第7図は、この処理を説明するフロ
ーチャートである。
まず、第7図にステップ1として示すように、緊急コ
マンドの処理により出力するデータ数(以下、PCNTと記
載する)をセットする。次に、第2の出力データ格納エ
リアのポインタの設定処理を行なう。例えば、直前に入
力された通常のコマンド処理による出力データdata1、d
ata2が出力データ格納エリア5に格納されているとすれ
ば、ORP、OWPは、それぞれ第3図のようなアドレスを示
している。
ここで、図中にステップ2として示すように、第2の
格納エリア終了アドレスボインタ(以下、OEP2と記載す
る)にORPの値を、第2の格納エリア開始アドレスポイ
ンタ(以下、OSP2と記載する)にOWPの値をセットし、
第2の出力データ格納エリアにデータを格納できる範囲
を定める。また、ORPにOWPの値をセットし、出力データ
格納エリアの読み出し開始位置を設定する。OWPの値は
変更せず、書込み開始位置としてそのまま使用する。
尚、OEP2、OSP2にそれぞれORP、OWPの値を格納し、緊
急コマンドの出力割込み処理から復帰したときに再び元
に戻すことができるように、ポインタの退避を同時に行
なっている。
次に、図中にステップ3として示すように、ホストプ
ロセッサ、または外部入力装置から入力された緊急コマ
ンドに基づき出力データを生成した後、ステップ4とし
て示すように出力データ格納エリア5のOWPが指すアド
レスに格納し、更に、ステップ5として示すようにOWP
の値に“1"を加算する。
その後、ステップ18として示すように、出力割込み許
可フラグ19をセットし、出力データ格納エリアから出力
データバッファレジスタへのデータ転送を行なう割込み
処理を許可する。
次に、OWPの値の更新処理(第7図では、ステップ6
〜10に相当する)について、第5図(a)および(b)
を参照しながら説明する。
第5図(a)において、data1、data2は以前に入力さ
れたコマンドによる処理データを示し、data n〜data n
+5は緊急コマンドにより出力されたデータを示す。
まず、更新したOWPの値をORPと比較し、OWP=ORPとな
ったとき、第5図(a)に示すように、出力データ格納
エリアは空き領域がない状態となっている。そこで、第
7図にステップ6として示すように、ホストプロセッサ
が出力データバッファレジスタ1からデータを読み出す
ことにより、出力データ格納エリアから上記レジスタへ
データが出力され、ORPが更新されるまでウェイトす
る。
また、ステップ7として示すように、OWPとOEPの値を
比較して、第5図(b)に示すように、OWP>OEP、即
ち、出力データ格納エリアを越えた状態のときには、ス
テップ8として示すらうに、OWPにエリアの先頭アドレ
ス値OSPを設定する。更に、ステップ9として示すよう
に、OWPとOEP2−1の値と比較する。
第5図(b)に示すようにOEP2−1およびOEP2以降に
は、それぞれ、前に入力されたコマンド処理により出力
データバッファレジスタ1に出力され、緊急コマンドの
データ出力のために前記レジスタに上書きされてしまっ
たデータ、および直前のコマンド出力処理によるデータ
が格納されている。そこで、第7図にステップ10として
示すように、上記データの格納エリアをスキップするた
め、緊急コマンドの出力データ格納エリアの開始アドレ
スOSP2の値をOWPに設定する。
次に、ステップ11として示すように、PCNTの値を−1
して、その結果PCNTの値が0でなければ再び出力データ
格納エリアへデータを格納する処理の開始(ステップ
4)に戻る。
尚、第7図のステップ12における判断で、PCNT=0と
なりデータを指定数だけ出力し終わった場合は、OWPとO
RPの比較(ステップ13)、およびOBFフラグのチェック
(ステップ14)を行い、OWP=ORP、かつOBFフラグ=0
となってホストプロセッサが出力データを完全に出力デ
ータバッファレジスタから読み出すまでウェイトする。
こうして、データを完全に読み出したと判断した場
合、中断していた通常コマンドの出力処理を再開するた
めの処理を行う。即ち、ステップ15に示すように、退避
していたORP、OWPの値を元に戻し、出力データバッファ
レジスタ1を緊急コマンドの出力処理を開始する前の状
態に戻すために、ステップ16に示すように、ORP−1が
指すアドレスのデータを上記レジスタに出力する。
最後に、ステップ17に示すように、緊急コマンド判別
フラグレジスタ12をリセットして、緊急コマンド処理の
データ出力割込み処理を終了する。
上述のような処理を行うことによって、緊急に出力処
理を行いたいコマンドが入力された場合には、通常のコ
マンド処理によるデータの出力処理を一旦中断して、通
常のコマンド処理と同一のFIFO形式のバッファを使用し
て緊急コマンドの出力データを先に出力することができ
る。
また、緊急コマンドが入力されると同時にOBFフラグ
をリセットし、直後から緊急コマンドによる出力データ
を出力するので、緊急コマンド入力後、OBFフラグがセ
ットされてから読み出すデータは確実に緊急コマンドの
処理による出力データであり、直前に入力したコマンド
の出力データと区別することができる。
実施例2 第2図は、本発明に従って構成された表示データ処理
装置の他の構成例を示すブロック図である。尚、実施例
2の構成は、実施例1と同じ構成要素を有するので、以
下の説明は実施例1と異なる部分についてのみ行なう。
第2図に示した装置において、最優先コマンド判定フ
ラグレジスタ14は、ホストプロセッサが最優先でデータ
を出力させたいコマンド、すなわち通常のコマンドによ
る出力処理、および緊急のコマンドによる出力処理を中
断して出力処理を行う緊急コマンドより更に優先的にデ
ータ出力を要求するコマンド(以下、最優先コマンドと
記載する)を入力したことを示すフラグであり、“1"の
とき最優先コマンドが入力され、出力処理実行中である
ことを示す。
このフラグがセットされることにより、最優先コマン
ド出力処理のための割込み要求信号15が活性化され、処
理実行部7に対して最優先コマンドのデータ出力処理を
行なう割込み処理を実行する。この割込み処理は、緊急
コマンド判定フラグにより起動された割込み処理より優
先順位の高い割込み処理である。尚、このフラグがセッ
トされたことに伴なう信号22による制御、および最優先
コマンド判定フラグレジスタ生成回路21による制御は、
それぞれ実施例1の信号20、および緊急コマンド判定フ
ラグレジスタ生成回路16による制御と同様である。ま
た、第4図(b)は、本実施例で入力される最優先コマ
ンドのデータ形式の一例を示している。
ここで、最優先コマンドが入力されたときに起動され
る割込み処理について第8図のフローチャートを参照し
ながら説明する。尚、最優先コマンドが通常のコマンド
の出力処理中に入力された場合は、実施例1の割込み処
理と同様の処理を行なえばよいので、ここでは説明を省
略する。
緊急コマンドのデータ出力中に最優先コマンドが入力
された場合、まず、第8図にステップ21として示すよう
に、最優先コマンドの処理により出力するデータ数PCNT
を選定する。
次に、第3の出力データ格納エリアのポインタの設定
処理を行なう。例えば、以前に入力された通常のコマン
ド処理による出力データdata1、data2、および緊急コマ
ンド処理による出力データdata n、data n+1、data n
+2が出力データ格納エリア5に入力されているとすれ
ば、ORP、OWP、OEP2およびOSP2は、それぞれ第6図
(a)のようなアドレスを指している。
ここで、第8図にステップ22として示すように、第3
の格納エリア終了アドレスポインタ(以下、OEP3と記載
する)にORPの値を、第3の格納エリア開始アドレスポ
インタ(以下、OSP3と記載する)にOWPの値をセットす
ることによって、第3の出力データ格納エリアにデータ
を格納できる範囲を定める。また、ORPにOWPの値をセッ
トし、出力データ格納エリアの読み出し開始位置を設定
する。
OWPの値は変更せず、書込み開始位置としてそのまま
使用する。OEP3、OSP3にそれぞれORP、OWPの値を格納
し、緊急コマンドの出力割込み処理から復帰したときに
再び元に戻すことができるように、ポインタの退避を同
時に行なっている。
以下、ステップ23〜ステップ28までの処理は、実施例
1と同様に行なわれる。続くステップ29における判断
は、OWPの値をOEP2−1とOEP3−1との値の小さい方と
比較するもので、通常のコマンドと緊急コマンドで使用
している出力データ格納エリア5の領域を使用しないよ
うに制御している。既に使用している領域を使用すると
判断した場合は、図中にステップ30として示すように、
OWPの値をOSP3に戻す。
以下、ステップ31〜34までの処理は、実施例1と同様
である。ステップ35における処理では、中断していた緊
急コマンドの出力処理を再開するために退避していたOR
P、OWPの値を元に戻し、出力データバッファレジスタ1
を最優先コマンドの出力処理を開始する前の状態に戻す
ためにORP−1が指すアドレスのデータを上記レジスタ
に出力する。
最後にステップ37に示すように、最優先コマンド判別
フラグレジスタ14をリセットして、最優先コマンド処理
のデータ出力割込み処理を終了する。
以上のような処理を行なうことによって、最優先で出
力処理を行ないたいコマンドが入力された場合には、通
常のコマンド、あるいは緊急コマンドによるデータの出
力処理を一旦中断して、同一のFIFO形式のバッファを使
用して最優先コマンドの出力データを先に出力すること
ができる。
また、最優先コマンドが入力されると同時にOBFフラ
グをリセットし、直後から最優先コマンドによる出力デ
ータを出力するので、最優先コマンド入力後、OBFフラ
グがセットされてから読み出すデータは確実に最優先コ
マンドの処理による出力データであり、直前に入力した
コマンドの出力データと区別することができる。
更に、同様の処理を行なうことによって、データ出力
要求コマンドに更に多くの優先順位をつけて入力するこ
ともできる。
発明の効果 以上説明したように、本発明に係る表示データ処理装
置においては、FIFO形式のバッファを用いて処理実行部
により処理されたデータの出力処理を行なった際に、以
前のコマント処理による出力データが既にFIFOバッファ
に格納されている場合でも、緊急に出力することが要求
されるデータの出力処理を同一のFIFOバッファを用いて
行ない、既に格納されているデータより先に出力するこ
とができる。
また、緊急コマンドを入力した後に出力されるデータ
は、確実に緊急コマンドの処理による出力データである
ため、直前に入力したコマンドの出力データと区別する
ことができる。
【図面の簡単な説明】
第1図は、本発明に係る表示データ処理装置の具体的な
構成例を示すブロック図である。 第2図は、本発明に係る表示データ処理装置の他の構成
例を示すブロック図であり、 第3図は、表示データ処理装置における出力データ格納
エリアの構成を示す図であり、 第4図(a)および(b)は、第1図および第2図に占
めた表示データ処理装置における入力データの形式をそ
れぞれ示す図であり、 第5図(a)および(b)は、第1図に示した表示デー
タ処理装置における出力データ格納エリアの構成を示す
図であり、 第6図(a)および(b)は、第2図に示した表示デー
タ処理装置における出力データ格納エリアの構成を示す
図であり、 第7図は、実施例1における緊急コマンドの出力割込み
処理を示すフローチャートであり、 第8図は、実施例2の最優先コマンドの出力割込み処理
を示すフローチャートであり、 第9図は、従来の表示データ処理装置の構成を示すブロ
ック図である。 〔主な参照番号〕 1……出力データバッファレジスタ、2……入力データ
バッファレジスタ、4……ステータスレジスタ、5……
出力データ格納エリア、6……ポインタレジスタ、7…
…処理実行部、8……内部メモリ、9……書込み信号、
10……読出し信号、11……出力割り込み要求信号、12…
…緊急コマンド判定フラグレジスタ、13……緊急コマン
ド入力割込み信号、14……最優先コマンド判定フラグレ
ジスタ、15……最優先コマンド入力割込み信号、16……
緊急コマンド判定フラグレジスタ生成回路、17……出力
割込み制御回路、19……出力割込み許可フラグ、20……
緊急コマンド入力信号、21……最優先コマンド判定フラ
グレジスタ生成回路、22……最優先コマンド入力信号、
23……入力データバッファレジスタ状態フラグ(IBFフ
ラグ)、24……出力データバッファレジスタ状態フラグ
(OBFフラグ)、31……表示タイミング発生回路、32…
…表示メモリ、33……ビデオ信号発生回路、34……CR
T、51……出力データバッファレジスタ、52……入力デ
ータバッファレジスタ、54……ステータスレジスタ、55
……出力データ格納エリア、56……ポインタレジスタ、
57……処理実行部、58……内部メモリ、59……書込み信
号、60……読出し信号、62……出力割り込み信号、63…
…入力データ格納信号、64……出力データ格納信号、65
……入力データバッファレジスタ状態フラグ(IBFフラ
グ)、66……出力データバッファレジスタ状態フラグ
(OBFフラグ)、100……ホストインターフェース制御
部、200……ホストインターフェース制御部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】表示情報を記憶する表示メモリと、CRTデ
    ィスプレイの水平および垂直同期信号と表示タイミング
    とを発生する表示タイミング発生回路と、該タイミング
    発生回路の発生する表示タイミングに基づいて表示デー
    タをCRTディスプレイに送出するビデオ信号発生器とを
    備え、該表示メモリに格納されている表示情報を順次読
    み出して表示データとして送出することによってCRTデ
    ィスプレイに表示する表示装置において、 外部処理装置から入力される表示処理の指令データを格
    納する入力データバッファレジスタと、 該入力データバッファレジスタに格納された指令データ
    に応じて処理した結果得られる外部処理装置へ出力する
    データを格納する出力データバッファレジスタと、 該出力データバッファレジスタへ出力するデータを一時
    的に格納する記憶手段と、 時系列上で先に格納した順に、該記憶手段から該出力デ
    ータバッファレジスタへデータを出力する処理を行う処
    理実行部と、 該指令データが優先的な処理を要求する指令データであ
    るかどうかを判別する判別手段と、 該判別手段の判別結果により、出力データバッファレジ
    スタのデータ記憶状態と、該記憶手段から該出力データ
    バッファレジスタへの出力要求とを変更する手段と、 該処理実行部が前記記憶手段から転送する出力データを
    選択する手段と を備えることを特徴とする表示データ処理装置。
JP1132263A 1989-05-25 1989-05-25 表示データ処理装置 Expired - Lifetime JP2745681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1132263A JP2745681B2 (ja) 1989-05-25 1989-05-25 表示データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1132263A JP2745681B2 (ja) 1989-05-25 1989-05-25 表示データ処理装置

Publications (2)

Publication Number Publication Date
JPH02309395A JPH02309395A (ja) 1990-12-25
JP2745681B2 true JP2745681B2 (ja) 1998-04-28

Family

ID=15077191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1132263A Expired - Lifetime JP2745681B2 (ja) 1989-05-25 1989-05-25 表示データ処理装置

Country Status (1)

Country Link
JP (1) JP2745681B2 (ja)

Also Published As

Publication number Publication date
JPH02309395A (ja) 1990-12-25

Similar Documents

Publication Publication Date Title
USRE48736E1 (en) Memory system having high data transfer efficiency and host controller
EP1168152B1 (en) Printer control system with copier type document handling
JP5488697B2 (ja) マルチコアプロセッサシステム、同期制御方法、および同期制御プログラム
JP2003512670A (ja) 連結リストdma記述子アーキテクチャ
JP2745681B2 (ja) 表示データ処理装置
US5835957A (en) System and method for a fast data write from a computer system to a storage system by overlapping transfer operations
US7558901B2 (en) Apparatus and method for connecting processor to bus
JP2560757B2 (ja) 表示データ処理装置
JPH10320139A (ja) 印刷制御装置及び印刷制御方法並びに印刷制御プログラムが記録されたコンピュータ読み取り可能な記録媒体
US5680646A (en) Input/output control system
JP2829051B2 (ja) 文字表示方式
JP3216556B2 (ja) ウィンドウ情報転送方式およびウィンドウ情報転送方法
JP2735400B2 (ja) 非同期入出力制御方式
JP2830239B2 (ja) 入力表示制御装置
JP3248796B2 (ja) ネットワークプリンタシステム
JP2001243170A (ja) データ転送装置
JPH1091569A (ja) Dma転送制御装置、及びキャプチャボード又はキャプチャカード、並びに情報処理装置
JPH0467224A (ja) 情報処理装置
JPH04199284A (ja) ディスプレイ装置
JP2001291098A (ja) 画像プロセッサ
JPH0260195B2 (ja)
JP2000285246A (ja) 情報処理装置
EP0375339A2 (en) Image processing apparatus and a system using the same
JPH0937044A (ja) グラフィックスシステム
JPS6149704B2 (ja)