JP2616226B2 - Voltage controlled oscillator - Google Patents
Voltage controlled oscillatorInfo
- Publication number
- JP2616226B2 JP2616226B2 JP2317468A JP31746890A JP2616226B2 JP 2616226 B2 JP2616226 B2 JP 2616226B2 JP 2317468 A JP2317468 A JP 2317468A JP 31746890 A JP31746890 A JP 31746890A JP 2616226 B2 JP2616226 B2 JP 2616226B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- effect transistor
- drain
- source
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、LSI化するのに好適な電圧制御発振回路
に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-controlled oscillation circuit suitable for an LSI.
「従来の技術」 近年の電子機器にあっては、小型軽量化のために回路
のLSI化が図られており、例えば、CD（コンパクトディ
スク）プレーヤのPLL回路などには、LSI化された電圧制
御発振回路（以下、これをVCOと記す）が用いられる。[Prior art] In recent years, electronic devices have been designed to have an LSI circuit in order to reduce the size and weight. For example, a PLL circuit of a CD (compact disk) player has an LSI voltage. A controlled oscillation circuit (hereinafter, referred to as a VCO) is used.
第２図は、こうした従来のVCOの構成を示す回路図で
ある。この図に示すVCOは、基本回路E1〜Enから構成さ
れている。基本回路E1は、４個の電界トランジスタ（以
下、FETという）2a〜2dから構成されており、FET2bとFE
T2cの各ゲートが接続されており、FET2bのソースとFET2
cのドレインとが接続されて出力端outとなっている。ま
た、FET2aのソースとFET2bのドレイン、FET2cのソース
とFET2dのドレインが各々接続されると共に、FET2aのド
レインが電源端子Vddに接続され、FET2dのソースが接地
されている。ここで、このFET2a,2bはＰチャネルであ
り、FET2c,2dはＮチャネルで形成されている。FIG. 2 is a circuit diagram showing the configuration of such a conventional VCO. The VCO shown in this figure is composed of basic circuits E1 to En. The basic circuit E1 is composed of four electric field transistors (hereinafter, referred to as FETs) 2a to 2d.
Each gate of T2c is connected, and the source of FET2b and FET2
The output terminal out is connected to the drain of c. The source of the FET 2a and the drain of the FET 2b, the source of the FET 2c and the drain of the FET 2d are respectively connected, the drain of the FET 2a is connected to the power supply terminal Vdd, and the source of the FET 2d is grounded. Here, the FETs 2a and 2b are P-channel, and the FETs 2c and 2d are N-channel.
以上が基本回路E1の構成であり、他の基本回路E2〜En
も、上記基本回路E1と同一の構成となっている。そし
て、基本回路E1の出力端outは、基本回路E2の入力端in
に接続され、基本回路E2の出力端outは基本回路E3の入
力端inに接続されている。このように、各基本回路E1〜
Enは、順次縦続的に接続されるようになっている。そし
て、基本回路Enの出力端outは、基本回路E1の入力端in
に接続され、これにより、基本回路Enの出力信号がフィ
ードバックされるように構成されている。また、各基本
回路E1〜EnのFET2aおよびFET2dの各ゲートは、それぞれ
端子T1およびT2に接続され、基本回路Enの出力端outが
インバータINVを介して出力端Toに接続されている。こ
うした構成による回路は、リング発振回路と呼ばれ、次
の動作によって発振する。The above is the configuration of the basic circuit E1, and other basic circuits E2 to En
Also has the same configuration as the basic circuit E1. The output terminal out of the basic circuit E1 is connected to the input terminal in of the basic circuit E2.
The output terminal out of the basic circuit E2 is connected to the input terminal in of the basic circuit E3. Thus, each basic circuit E1 ~
En are sequentially connected in cascade. The output terminal out of the basic circuit En is connected to the input terminal in of the basic circuit E1.
, Whereby the output signal of the basic circuit En is fed back. The gates of the FETs 2a and 2d of the basic circuits E1 to En are connected to terminals T1 and T2, respectively, and the output terminal out of the basic circuit En is connected to the output terminal To via the inverter INV. A circuit having such a configuration is called a ring oscillation circuit and oscillates by the following operation.
すなわち、このリング発振回路において、各基本回路
E1〜EnのFET2a,2bとFET2c,2dとは、入力端inに供給され
る信号のレベルにより、相補的にオン／オフする。した
がって、各基本回路E1〜Enにおける入力端inと出力端ou
tにおける信号のレベルは反転したものとなる。そし
て、基本回路Enの出力端outが基本回路E1の入力端inに
接続されているため、これら基本回路E1〜Enは発振動作
する。That is, in this ring oscillation circuit, each basic circuit
The FETs 2a and 2b and the FETs 2c and 2d of E1 to En are turned on / off complementarily according to the level of the signal supplied to the input terminal in. Therefore, the input terminal in and the output terminal ou in each of the basic circuits E1 to En
The signal level at t is inverted. Since the output terminal out of the basic circuit En is connected to the input terminal in of the basic circuit E1, the basic circuits E1 to En oscillate.
ここで、各基本回路E1〜Enにおける入出力端間の信号
の伝達時間は、FET2aおよびFET2dの各ゲート電圧に応じ
て変化する。したがって、端子T1,T2に供給される電圧
を変化させれば、各基本回路E1〜Enにおける入出力端間
の信号伝達時間が一斉に変化する。このように、信号伝
達時間が変化すると、信号が基本回路E1〜Enを一巡する
時間が変化するので、発振周波数が変化する。すなわ
ち、信号伝達時間を速くすれば発振周波数が高くなり、
一方、信号伝達時間を遅くすれば発振周波数が低くなる
VCOの機能が実現される。Here, the transmission time of the signal between the input and output terminals in each of the basic circuits E1 to En changes according to each gate voltage of the FET 2a and the FET 2d. Therefore, if the voltage supplied to the terminals T1 and T2 is changed, the signal transmission time between the input and output terminals of each of the basic circuits E1 to En simultaneously changes. As described above, when the signal transmission time changes, the time required for the signal to cycle through the basic circuits E1 to En changes, so that the oscillation frequency changes. In other words, the faster the signal transmission time, the higher the oscillation frequency,
On the other hand, if the signal transmission time is delayed, the oscillation frequency will be lower
The function of VCO is realized.
「発明が解決しようとする課題」 ところで、上述した従来のVCOにあっては、LSI化する
際のプロセス変動や、温度変化に強く影響され、この変
化が直接にVCOの発振周波数や、感度を左右するという
欠点があり、このために発振周波数等の調整が必要にな
っていた。"Problems to be Solved by the Invention" By the way, the above-mentioned conventional VCOs are strongly affected by process fluctuations and temperature changes during LSI conversion, and these changes directly affect the VCO oscillation frequency and sensitivity. There is a drawback that it is affected, which requires adjustment of the oscillation frequency and the like.
この発明は上述した事情に鑑みてなされたもので、プ
ロセス変動や、温度変化に影響されず、発振周波数等の
調整がいらない電圧制御発振回路を提供することを目的
としている。The present invention has been made in view of the above circumstances, and has as its object to provide a voltage-controlled oscillation circuit which is not affected by process fluctuations and temperature changes and does not require adjustment of an oscillation frequency and the like.
「課題を解決するための手段」 この発明は、ソース接地されたＮチャネル型の第１の
電界効果トランジスタのドレインをＮチャネル型の第２
の電界効果トランジスタのソースに接続し、前記第２の
電界効果トラジスタのドレインをＰチャネル型の第３の
電界効果トランジスタのソースに接続し、前記第３の電
界効果トランジスタのドレインをＰチャネル型の第４の
電界効果トランジスタのソースに接続し、前記第４の電
界効果トランジスタのドレインを電源端に接続して、前
記第２、第３の電界効果トランジスタのドレインとソー
スとの接続点を出力端、ゲート同士の接続点を入力端と
する基本回路を構成し、この基本回路を複数段縦続的に
接続した内の最終段の出力端と初段の入力端とを接続
し、かつ、前記各基本回路の第１の電界効果トランジス
タのゲートを共通接続すると共に、前記各基本回路の第
４の電界効果トランジスタのゲートを共通接続してなる
リング発振回路と、電源端と接続端の間に介挿された高
精度抵抗素子と、前記第１の電界効果トランジスタと同
一のゲート容量を有し、ゲートを前記第１の電界効果ト
ランジスタのゲート共通接続線に接続したＮチャネル型
のソース接地の第５の電界効果トランジスタと、前記第
１の電界効果トランジスタの同一のゲート容量を有し、
ゲートを前記第１の電界効果トランジスタのゲート共通
接続線に接続すると共にドレインを前記接続端に接続し
たＮチャネル型のソース接地の第６の電界効果トランジ
スタと、前記第４の電界効果トランジスタと同一のゲー
ト容量を有し、ドレインを電源端に接続するとともに、
ゲートおよびソースの双方を前記第５の電界効果トラン
ジスタのドレインと前記第４の電界効果トランジスタの
ゲート共通接続線とに接続したＰチャネル型の第７の電
界効果トランジスタと、第１の抵抗素子を介して反転入
力端子をLSI外部からの制御電圧が供給される制御端子
に接続し、非反転入力端子を前記接続端に接続し、出力
端を前記第1,第５および第６の電界効果トランジスタの
ゲートへ接続した演算増幅器と、同一抵抗値を有する第
２および第３の抵抗素子を電源端と接地端の間に直列に
介挿し、該第２および第３の抵抗素子の接続点を前記演
算増幅器の反転入力端子に接続してなるプルアップ回路
とを具備し、前記高精度抵抗素子をLSI外部に設けると
ともに、前記リング発振回路，前記第５〜第７の電界効
果トランジタ，前記第１の抵抗素子，前記演算増幅器，
前記プルアップ回路を何れも前記LSI内部に設けたこと
を特徴としている。[Means for Solving the Problems] According to the present invention, the drain of an N-channel type first field-effect transistor whose source is grounded is connected to an N-channel type second field-effect transistor.
, The drain of the second field-effect transistor is connected to the source of a P-channel third field-effect transistor, and the drain of the third field-effect transistor is connected to a P-channel transistor. A source of the fourth field-effect transistor is connected, a drain of the fourth field-effect transistor is connected to a power supply terminal, and a connection point between the drain and the source of the second and third field-effect transistors is an output terminal. A basic circuit having a connection point between the gates as an input terminal, connecting the output terminal of the last stage and the input terminal of the first stage among the plurality of cascaded basic circuits, and A ring oscillation circuit having the gates of the first field effect transistors of the circuits connected in common and the gates of the fourth field effect transistors of the respective basic circuits connected in common; A high-precision resistive element interposed between a source end and a connection end, having the same gate capacitance as the first field-effect transistor, and connecting a gate to a gate common connection line of the first field-effect transistor An N-channel type grounded source fifth field-effect transistor, and the same gate capacitance of the first field-effect transistor,
An N-channel type grounded sixth field-effect transistor having a gate connected to a gate common connection line of the first field-effect transistor and a drain connected to the connection end; and the same as the fourth field-effect transistor. With the gate capacitance of, the drain is connected to the power supply end,
A P-channel seventh field-effect transistor having both a gate and a source connected to the drain of the fifth field-effect transistor and a common gate connection line of the fourth field-effect transistor, and a first resistance element. An inverting input terminal is connected to a control terminal to which a control voltage is supplied from outside the LSI, a non-inverting input terminal is connected to the connection terminal, and an output terminal is the first, fifth and sixth field effect transistors. And an operational amplifier connected to the gate of the second resistor and second and third resistance elements having the same resistance value are inserted in series between the power supply terminal and the ground terminal, and the connection point of the second and third resistance elements is A pull-up circuit connected to an inverting input terminal of an operational amplifier, wherein the high-precision resistance element is provided outside the LSI, the ring oscillation circuit, the fifth to seventh field-effect transistors, The resistance element, the operational amplifier,
It is characterized in that all of the pull-up circuits are provided inside the LSI.
「作用」 上記構成によれば、プルアップ回路により、第２及び
第３の抵抗素子の接続点が電源端に印加された電源電圧
の1/2の電位ヘプルアップされる。この電位と制御端子
に供給された制御電圧とが演算増幅器へ与えられる。演
算増幅器はボルテージ・フォロワとして動作し、LSIに
外付けされた高精度抵抗素子により、演算増幅器に与え
られた電圧が高い精度で電流に変換され、制御電圧に応
じた高精度の電流が第６の電界効果トランジスタに与え
られる。次いで、カレントミラー効果により、この高精
度の電流と同電流値の駆動電流が第５および第７の電界
効果トランジスタに流れ、この駆動電流がリング発振回
路を構成する第１及び第４の電界効果トランジスタの各
ゲートに供給される。これにより、制御電圧に応じた高
精度の発振周波数で発振動作がなされる。[Operation] According to the above configuration, the connection point of the second and third resistance elements is pulled up to half the power supply voltage applied to the power supply terminal by the pull-up circuit. This potential and the control voltage supplied to the control terminal are supplied to the operational amplifier. The operational amplifier operates as a voltage follower, and the voltage applied to the operational amplifier is converted into a current with high precision by a high-precision resistance element externally connected to the LSI, and the high-precision current corresponding to the control voltage is converted into a sixth voltage. Of the field effect transistor. Next, by the current mirror effect, a drive current having the same current value as the high-precision current flows through the fifth and seventh field-effect transistors, and the drive current is applied to the first and fourth field-effect transistors forming the ring oscillation circuit. It is supplied to each gate of the transistor. Thus, an oscillating operation is performed at a high-accuracy oscillating frequency corresponding to the control voltage.
「実施例」 以下、図面を参照してこの発明の実施例について説明
する。第１図はこの発明の一実施例による電圧制御発振
回路（VCO）の構成を示す回路である。この図におい
て、第２図の各部に対応する部分には同一の番号を付
け、その説明を省略する。Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a voltage controlled oscillator (VCO) according to an embodiment of the present invention. In this figure, parts corresponding to the respective parts in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
図において、３はCMOSでLSI化され、ボルテージ・フ
ォロワとして動作するCMOS演算増幅器である。この演算
増幅器３の反転入力端子は、抵抗R1を介して制御電圧入
力端子Tinに接続されている。また、この反転入力端子
から端子Tinに接続される入力ラインは、制御端子Tinが
オープン時に1/2Vddの電位となるよう抵抗R0,R0によっ
てプルアップされている（図示Ａ点）。一方、非反転入
力端子は、このLSIに外付けされる高精度抵抗Rrefの接
続端Ｒに接続されると共に、ＮチャネルMOSトランジス
タTr1のドレインに接続される。そして、このＮチャネ
ルMOSトランジスタTr1のソースは接地され、そのゲート
は演算増幅器３の出力端に接続される。ここで、制御電
圧入力端子Tinがオープン時には、このＮチャネルMOSト
ランジスタTr1のドレインに供給される電流Irは、図示
Ｂ点の電位が1/2Vddとなるから（演算増幅器３へのリー
ク電流は無視できる）、Vdd/（2Rref）となる。In the figure, reference numeral 3 denotes a CMOS operational amplifier which is implemented as a CMOS LSI and operates as a voltage follower. The inverting input terminal of the operational amplifier 3 is connected to the control voltage input terminal Tin via the resistor R1. The input line connected from the inverting input terminal to the terminal Tin is pulled up by resistors R0 and R0 so that the potential of the control terminal Tin becomes 1/2 Vdd when the control terminal Tin is open (point A in the figure). On the other hand, the non-inverting input terminal is connected to the connection end R of the high-precision resistor Rref externally connected to the LSI, and is connected to the drain of the N-channel MOS transistor Tr1. The source of the N-channel MOS transistor Tr1 is grounded, and the gate is connected to the output terminal of the operational amplifier 3. Here, when the control voltage input terminal Tin is open, the current Ir supplied to the drain of the N-channel MOS transistor Tr1 has a potential at the point B in the figure of 1/2 Vdd (leakage current to the operational amplifier 3 is ignored. Yes) and Vdd / (2Rref).
次に、Tr2,Tr3は各々ＮチャネルMOSトランジスタおよ
びＰチャネルMOSトランジスタである。トランジスタTr
2,Tr4が、それぞれ上述したトランジスタTr1と同じサイ
ズ、すなわち、同じゲート容量を持つように形成されれ
ば、同じ電流Irが流れるようなカレントミラー効果が期
待できる。なお、トランジスタTr3,Tr5についても同様
である。Next, Tr2 and Tr3 are an N-channel MOS transistor and a P-channel MOS transistor, respectively. Transistor Tr
If the transistors Tr2 and Tr4 are formed to have the same size as the above-described transistor Tr1, that is, to have the same gate capacitance, a current mirror effect in which the same current Ir flows can be expected. The same applies to the transistors Tr3 and Tr5.
このような構成において、基本回路E1のFET2bまたはF
ET2cのいずれかがオン状態になると、電流Irがカレント
ミラー効果によって流れる。この結果、次段のゲート容
量Cgにより、そのゲート電圧Vgは、次式で与えられる。In such a configuration, the FET2b or F2 of the basic circuit E1
When any one of the ETs 2c is turned on, the current Ir flows by the current mirror effect. As a result, the gate voltage Vg is given by the following equation by the gate capacitance Cg in the next stage.
Vg＝Ir・t/Cg （t:時間） したがって、このVgがスレッショルド電圧を超えれ
ば、続いて次段のFET2bまたはFET2cのいずれかがオン状
態となる。こうした繰り返しにより、前述した構成によ
るリング発振回路が発振動作する。Vg = Ir.t / Cg (t: time) Therefore, if this Vg exceeds the threshold voltage, either the next-stage FET 2b or FET 2c is subsequently turned on. By such repetition, the ring oscillation circuit having the above-described configuration oscillates.
このように、上記構成によれば、電流Irに応じて発振
周波数が変化する。すなわち、この電流Irは制御電圧入
力端子Tinに供給される制御電圧Vcntに応じてコントロ
ールされているので、VCOが実現されたことになる。し
かも、こうした構成によれば、上述したゲート容量Cg
や、外付け抵抗Rrefにより発生する電流Irは、LSI化す
る際のプロセス変動や、温度変化の影響を受けにくく、
発振周波数の変動は極めて少なくなる。Thus, according to the above configuration, the oscillation frequency changes according to the current Ir. That is, since the current Ir is controlled according to the control voltage Vcnt supplied to the control voltage input terminal Tin, the VCO is realized. Moreover, according to such a configuration, the above-described gate capacitance Cg
In addition, the current Ir generated by the external resistor Rref is less susceptible to process fluctuations and temperature changes during LSI conversion,
The fluctuation of the oscillation frequency is extremely small.
「発明の効果」 以上設計したように、この発明によれば、高精度抵抗
素子をLSI外部に設け、LSI外部から供給される制御電圧
を高精度抵抗素子によって電流へ変換してリング発振回
路を駆動するようにしたので、LSI化する際のプロセス
変動や温度変化の影響を受けにくく、発振周波数の変動
は極めて少なくなるという効果が得られる。[Effects of the Invention] As designed above, according to the present invention, a high-precision resistance element is provided outside the LSI, and a control voltage supplied from outside the LSI is converted into a current by the high-precision resistance element to form a ring oscillation circuit. Since the driving is performed, it is hardly affected by a process change and a temperature change when the LSI is formed, and an effect that the fluctuation of the oscillation frequency is extremely reduced can be obtained.
第１図はこの発明の一実施例による電圧制御発振回路の
構成を示す回路図、第２図は従来のVCOの構成を示す回
路図である。 E1〜En……基本回路（リング発振回路） ３……演算増幅器、 Tr1,Tr2……ＮチャネルMOSトランジスタ、 Tr3……ＰチャネルMOSトランジスタ（電流発生手段）。FIG. 1 is a circuit diagram showing a configuration of a voltage controlled oscillation circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a configuration of a conventional VCO. E1 to En: Basic circuit (ring oscillation circuit) 3: Operational amplifier, Tr1, Tr2: N-channel MOS transistor, Tr3: P-channel MOS transistor (current generation means).
Claims (1)
界効果トランジスタのドレインをＮチャネル型の第２の
電界効果トランジスタのソースに接続し、前記第２の電
界効果トラジスタのドレインをＰチャネル型の第３の電
界効果トランジスタのソースに接続し、前記第３の電界
効果トランジスタのドレインをＰチャネル型の第４の電
界効果トランジスタのソースに接続し、前記第４の電界
効果トランジスタのドレインを電源端に接続して、前記
第２、第３の電界効果トランジスタのドレインとソース
との接続点を出力端、ゲート同士の接続点を入力端とす
る基本回路を構成し、この基本回路を複数段縦続的に接
続した内の最終段の出力端と初段の入力端とを接続し、
かつ、前記各基本回路の第１の電界効果トランジスのゲ
ートを共通接続すると共に、前記各基本回路の第４の電
界効果トランジスタのゲートを共通接続してなるリング
発振回路と、 電源端と接続端の間に介挿された高精度抵抗素子と、 前記第１の電界効果トランジスタと同一のゲート容量を
有し、ゲートを前記第１の電界効果トランジスタのゲー
ト共通接続線に接続したＮチャネル型のソース接地の第
５の電界効果トランジスタと、 前記第１の電界効果トランジスタと同一のゲート容量を
有し、ゲートを前記第１の電界効果トランジスタのゲー
ト共通接続線に接続すると共にドレインを前記接続端に
接続したＮチャネル型のソース接地の第６の電界効果ト
ランジスタと、 前記第４の電界効果トランジスタと同一のゲート容量を
有し、ドレインを電源端に接続するとともに、ゲートお
よびソースの双方を前記第５の電界効果トランジスタの
ドレインと前記第４の電界効果トランジスタのゲート共
通接続線とに接続したＰチャネル型の第７の電界効果ト
ランジスタと、 第１の抵抗素子を介して反転入力端子をLSI外部からの
制御電圧が供給される制御端子に接続し、非反転入力端
子を前記接続端に接続し、出力端を前記第1,第５および
第６の電界効果トランジスタのゲートへ接続した演算増
幅器と、 同一抵抗値を有する第２および第３の抵抗素子を電源端
と接地端の間に直列に介挿し、該第２および第３の抵抗
素子の接続点を前記演算増幅器の反転入力端子に接続し
てなるプルアップ回路と を具備し、前記高精度抵抗素子をLSI外部に設けるとと
もに、前記リング発振回路，前記第５〜第７の電界効果
トランジタ，前記第１の抵抗素子，前記演算増幅器，前
記プルアップ回路を何れも前記LSI内部に設けたことを
特徴とする電圧制御発振回路。1. A drain of an N-channel first field-effect transistor whose source is grounded is connected to a source of an N-channel second field-effect transistor, and a drain of the second field-effect transistor is a P-channel transistor. And a drain of the third field-effect transistor is connected to a source of a fourth P-channel field-effect transistor, and a drain of the fourth field-effect transistor is connected to the source of the third field-effect transistor. A basic circuit is connected to a power supply terminal and has a connection point between the drain and the source of the second and third field-effect transistors as an output terminal and a connection point between gates as an input terminal. Connect the output terminal of the last stage and the input terminal of the first stage in the cascade connection,
A ring oscillation circuit having the gates of the first field-effect transistors of the respective basic circuits connected in common and the gates of the fourth field-effect transistors of the respective basic circuits connected in common; A high-precision resistance element interposed between the first field-effect transistor and an N-channel type having the same gate capacitance as the first field-effect transistor and having a gate connected to a gate common connection line of the first field-effect transistor A fifth source-grounded field-effect transistor, having the same gate capacitance as the first field-effect transistor, having a gate connected to a common gate connection line of the first field-effect transistor, and a drain connected to the connection terminal; An N-channel source grounded sixth field-effect transistor connected to the fourth field-effect transistor, having the same gate capacitance as the fourth field-effect transistor; P-type seventh field-effect transistor, in which both the gate and the source are connected to the drain of the fifth field-effect transistor and the gate common connection line of the fourth field-effect transistor, respectively. A transistor and an inverting input terminal are connected to a control terminal to which a control voltage is supplied from outside the LSI via a first resistance element, a non-inverting input terminal is connected to the connection terminal, and an output terminal is connected to the first and second terminals. An operational amplifier connected to the gates of the fifth and sixth field-effect transistors, and second and third resistance elements having the same resistance value inserted in series between a power supply terminal and a ground terminal, and And a pull-up circuit in which a connection point of the third resistance element is connected to an inverting input terminal of the operational amplifier. The high-precision resistance element is provided outside the LSI, and the ring oscillation circuit and the fifth to fifth elements are provided. 7 of the field effect Toranjita, the first resistor element, the operational amplifier, the voltage controlled oscillator both the pull-up circuit, characterized in that provided inside the LSI.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317468A JP2616226B2 (en) | 1990-11-21 | 1990-11-21 | Voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317468A JP2616226B2 (en) | 1990-11-21 | 1990-11-21 | Voltage controlled oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04188910A JPH04188910A (en) | 1992-07-07 |
| JP2616226B2 true JP2616226B2 (en) | 1997-06-04 |
Family
ID=18088568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317468A Expired - Fee Related JP2616226B2 (en) | 1990-11-21 | 1990-11-21 | Voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616226B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482120B2 (en) * | 1998-03-04 | 2003-12-22 | 株式会社東芝 | Oscillation circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119315A (en) * | 1987-10-09 | 1988-05-24 | Seiko Epson Corp | Voltage controlled oscillator |
-
1990
- 1990-11-21 JP JP2317468A patent/JP2616226B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04188910A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0132641B1 (en) | Substrate circuit | |
| US5220216A (en) | Programmable driving power of a CMOS gate | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| JPS6153759A (en) | Substrate bias generator | |
| US5545941A (en) | Crystal oscillator circuit | |
| US6794905B2 (en) | CMOS inverter | |
| JPH10209820A (en) | Voltage control oscillator | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JPH09284125A (en) | Variable delay circuit | |
| JP2758893B2 (en) | Constant voltage generation circuit for semiconductor device | |
| JP2743853B2 (en) | Current source circuit | |
| US5708396A (en) | Voltage controlled oscillator of a ring oscillator type that includes an odd number of delay units | |
| JPH10242812A (en) | Semiconductor circuit | |
| JP2616226B2 (en) | Voltage controlled oscillator | |
| JP3308393B2 (en) | Voltage controlled oscillator | |
| JP2746117B2 (en) | Substrate bias circuit | |
| US7498859B2 (en) | Driving device using CMOS inverter | |
| JP2003283307A (en) | Cr oscillation circuit | |
| JPH04152711A (en) | Voltage controlled oscillator circuit | |
| JPH07336216A (en) | Voltage controlled oscillator | |
| JPH07115351A (en) | Delaying circuit, signal processing circuit using the circuit and semiconductor integrated circuit device incorporated with the signal processing circuit | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JPH05299982A (en) | Ring oscillator | |
| JP3408006B2 (en) | Oscillation circuit | |
| JP2684513B2 (en) | Oscillation integrated circuit and oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |