JP2556262B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP2556262B2 JP2556262B2 JP16757393A JP16757393A JP2556262B2 JP 2556262 B2 JP2556262 B2 JP 2556262B2 JP 16757393 A JP16757393 A JP 16757393A JP 16757393 A JP16757393 A JP 16757393A JP 2556262 B2 JP2556262 B2 JP 2556262B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- drain
- gate bus
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
ジスタ及び電極をもつ透明絶縁性基板で液晶層を挟んだ
構造の液晶表示パネルに関する。
フラットパネルディスプレイとして液晶ディスプレイが
注目されている。その中でもガラス基板上にアレイ化し
た薄膜電界効果型トランジスタを形成し、各画素のスイ
ッチとして用いたアクティブマトリクス方式はフルカラ
ー表示が可能であることから、高画質ディスプレイとし
て期待され、各機関で活発に開発が行われている。
アクティブマトリクス液晶ディスプレイは、2枚の透明
絶縁性基板を液晶を介して張り合わせた構造をしてお
り、図5に平面図,図6に図5のA−A′線断面図を示
してある。図に示すように、一方の透明絶縁性基板15
の上にゲート電極4とゲートバスライン5が一体に形成
されている。この上全面に絶縁膜11が形成され、その
上にノンドープ非結晶シリコン層9およびn型非結晶シ
リコン層10の半導体層が形成されている。さらに、そ
の上にドレインバスライン2とソース電極6が設けられ
ており、さらに画素電極1がソース電極6に接続して設
けられている。ここで、画素電極1とドレインバスライ
ン2は絶縁膜11の同一平面上に形成されているため、
画素電極1はソースバスライン2と接触してショート等
が生じないように適当なスペースをあけて設けなければ
ならない。他方の透明絶縁性基板には透明なコモン電極
17が設けられており、これら2枚の透明絶縁性基板は
液晶層14を介して張り合わされている。
用いたアクティブマトリクス液晶ディスプレイの技術
は、例えば、M.Tumura、et.al.,“Hi
gh−Resolution 10.3−in.−Di
agonal Multic−olor TFT−LC
D”,SID791 DIGEST,p215−218
に開示されている。
電界効果型トランジスタを用いたアクティブマトリクス
液晶ディスプレイでは、2枚の透明絶縁性基板のうち一
方の基板には画素電極の他にドレインバスライン、ゲー
トバスライン及び薄膜電界効果型トランジスタが平面上
に構成されている。したがって、1画素中の画素電極が
占める面積の割合が小さくなり、画素の開口率が低くな
るため、表示が暗くなるという欠点がある。
複数のゲートバスラインと平行な複数のドレインバスラ
インとがマトリクス状に形成され、ゲートバスラインと
ドレインバスラインとの各交差部付近にそれぞれ薄膜電
界効果型トランジスタが形成され、各々の薄膜電界効果
型トランジスタにはそれぞれ画素電極が接続されている
透明絶縁性基板と、透明電極を有するもう1つの透明絶
縁性基板を液晶層を介して張り合わせた液晶表示パネル
において、ドレインバスライン上に絶縁層を設け、ゲー
トバスラインの一部が前記ドレインバスライン上を覆
い、さらにゲートバスライン上に絶縁層を設け、画素電
極が前記絶縁層を介してドレインバスライン及びゲート
バスライン上にも形成されていることを特徴とする液晶
表示パネルが得られる。
ルと比較して説明する。図5及び図6に示す従来の液晶
表示パネル1は1画素内にゲートバスライン、ドレイン
バスライン、薄膜電界効果型トランジスタが平面上に重
なりなく構成されている。そのため、画素電極の占める
面積は、上記のバスライン及びトランジスタの他に、画
素電極と、ゲートバスライン及びドレインバスラインの
間のスペースを除いた部分となる。したがって、開口率
は20〜40%程度となる。
ートバスライン及びドレインバスラインを覆い、画素電
極の一部をゲートバスライン及びドレインバスラインと
重ね合わせているため、従来よりも開口率をアップさせ
ることができる。さらに、図3及び図4に示すようにド
レインバスライン2上を絶縁層を介してゲートバスライ
ン5で覆っている。ゲート信号は1周期の間で1/ゲー
トバスライン数しか電圧が変動しない。通常、パソコン
などのゲートバスライン数は400本以上であるので、
ゲートバスラインの電圧はほとんど変動しないことにな
る。従来の液晶表示パネルは、画素電極や対向側のコモ
ン電極がドレインバスラインの電圧信号の影響を受け
て、表示が不均一になりクロストークを発生していた。
しかし、この発明ではドレインバスラインをゲートバス
ラインで覆うことによりドレイン信号電圧の影響を受け
なくなり、表示が均一になりクロストークを抑えること
ができる。
説明する。図1は本発明の前提となる技術である液晶表
示装置の1画素の平面図であり、図2は図1におけるA
−A′線の断面図である。まず、透明絶縁性基板15上
にクロミウム膜をスパッタ法により150nm形成し、
フォトリソグラフィによりレジストパターンを形成し、
クロミウム膜をエッチングしてパターニングしゲート電
極4とドレインバスライン2を形成する。さらに、この
上にプラズマCVD法を用いて絶縁膜11として窒化シ
リコン膜を400nm、半導体層としてノンドープ非結
晶シリコンを350nm、n型非結晶シリコンを50n
m堆積させる。ここで、フォトリソグラフィにより島状
のレジストパターンを形成し、プラズマエッチングによ
りパターニングしてノンドープ非結晶シリコン層9及び
n型非結晶シリコン層10を形成する。つづいて、フォ
トリソグラフィによりドレイン電極とドレインバスライ
ン及びゲート電極とゲートバスラインとをそれぞれ接続
するコンタクトホール7のレジストパターンを形成し、
絶縁膜11をドライエッチングによりパターニングす
る。次に再びクロミウム膜を形成して、これをフォトリ
ソグラフィによりゲートバスライン及びソース/ドレイ
ン電極の形にレジストパターンを形成し、ウエットエッ
チングによりこれをパターニングしゲートバスライン
5,ドレイン電極3およびソース電極6を形成する。さ
らにチャネル上のn型非結晶シリコン層をプラズマエッ
チングにより除去し、ITO膜をスパッタ法により形成
し、フォトリソグラフィにより画素電極用のレジストパ
ターンを形成し、ITO膜をエッチングしてパターニン
グし画素電極1を形成する。画素電極1の1部は絶縁層
11を介してドレインバスライン2と重なっている。こ
の後、プラズマCVD法により窒化シリコン膜をパッシ
ベーション膜12として堆積させる。なお、図におい
て、13は配向膜,14は液晶層,16は偏光板であ
る。
イを用いて通常の液晶パネル組立工程を経ることにより
液晶表示パネルを作製する。このようにして得られた液
晶表示パネルは画素電極1の一部がドレインバスライン
2と重なるまで広くなっているので、開口率が高く、明
るい表示特性が得られる。
1画素の平面図であり、図4(a),(b),(c)は
それぞれ図3におけるAA′,BB′,CC′線の断面
図である。まず、透明絶縁性基板15上にクロミウム膜
をスパッタ法により150nm形成し、フォトリソグラ
フィによりゲート電極及びドレインバスライン用のレジ
ストパターンを形成し、クロミウム膜をエッチングして
パターニングしゲート電極4とドレインバスライン2を
形成する。さらに、この上にプラズマCVD法を用いて
絶縁膜11として窒化シリコン膜を400nm、半導体
層としてノンドープ非結晶シリコンを350nm、n型
非結晶シリコンを50nm堆積させる。ここで、フォト
リソグラフィにより島状のレジストパターンを形成し、
ノンドープ非結晶シリコン及びn型非結晶シリコン層を
プラズマエッチングによりパターニングしてノンドープ
非結晶シリコン層9およびn型非結晶シリコン層10を
形成する。つづいて、フォトリソグラフィによりドレイ
ン電極とドレインバスライン及びゲート電極とゲートバ
スラインとをそれぞれ接続するコンタクトホールのレジ
ストパターンを形成し、絶縁膜11をドライエッチング
によりパターニングする。次に再びクロミウム膜を形成
して、これをフォトリソグラフィによりゲートバスライ
ン及びソース/ドレイン電極の形にレジストパターンを
形成し、ウエットエッチングによりこれをパターニング
してゲートバスライン5,ドレイン電極3およびソース
電極6を形成する。ゲートバスライン5の一部は絶縁膜
11を介してドレインバスライン2を覆っている。さら
にチャネル上のn型非結晶シリコン層をプラズマエッチ
ングにより除去し、この後、プラズマCVD法を用いて
絶縁膜18として窒化シリコン膜を堆積する。つづい
て、フォトリソグラフィによりソース電極と画素電極を
接続するコンタクトホールのレジストパターンを形成
し、絶縁膜18をドライエッチングによりパターニング
する。さらに、ITO膜をスパッタ法により形成し、フ
ォトリソグラフィにより画素電極の形にレジストパター
ンを形成し、ITO膜をエッチングしてパターニングし
画素電極1を形成する。画素電極1はその一部が絶縁膜
を介してドレインバスラインおよびゲートバスラインに
重なるまで広がっている。
イを用いて通常の液晶パネル組立工程を経ることにより
液晶表示パネルを作製する。このようにして得られた液
晶表示パネルは開口率が高く、明るい表示特性が得られ
る。また、ドレイン信号電圧の影響により発生するクロ
ストークは発生しない。
口率の高い、明るい表示特性の液晶表示パネルが得ら
れ、さらに、ドレイン信号電圧の影響により発生するク
ロストークを抑えることができる。
トランジスタを用いた液晶表示パネルの1画素の平面図
である。
タを用いた液晶表示パネルの1画素の平面図である。
A′,B−B′,C−C′線断面図である。
晶表示パネルの1画素の平面図である。
Claims (1)
- 【請求項1】 平行な複数のゲートバスラインと平行な
複数のドレインバスラインとがマトリクス状に形成さ
れ、前記ゲートバスラインと前記ドレインバスラインと
の各交差部付近にそれぞれ薄膜電界効果型トランジスタ
が形成され、各々の前記薄膜電界効果型トランジスタに
はそれぞれ画素電極が接続されている透明絶縁性基板
と、透明電極を有するもう1つの透明絶縁性基板を液晶
層を介して張り合わせた液晶表示パネルにおいて、前記
ドレインバスライン上に絶縁層を設け、前記ゲートバス
ラインの一部が前記ドレインバスラインに沿って伸延さ
れドレインバスライン上を覆い、さらに前記ゲートバス
ライン上に絶縁層を設け、前記画素電極が前記絶縁層を
介して前記ドレインバスライン及び前記ゲートバスライ
ン上にも形成されていることを特徴とする液晶表示パネ
ル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16757393A JP2556262B2 (ja) | 1993-07-07 | 1993-07-07 | 液晶表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16757393A JP2556262B2 (ja) | 1993-07-07 | 1993-07-07 | 液晶表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0728089A JPH0728089A (ja) | 1995-01-31 |
JP2556262B2 true JP2556262B2 (ja) | 1996-11-20 |
Family
ID=15852251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16757393A Expired - Lifetime JP2556262B2 (ja) | 1993-07-07 | 1993-07-07 | 液晶表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2556262B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022508A (ja) * | 1996-07-04 | 1998-01-23 | Sharp Corp | 薄膜トランジスタの製造方法 |
US6284576B1 (en) | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
JP4317929B2 (ja) | 1998-11-10 | 2009-08-19 | 大日本印刷株式会社 | 折り畳み計量容器 |
US6580475B2 (en) | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
TW200811566A (en) | 2006-08-18 | 2008-03-01 | Chunghwa Picture Tubes Ltd | Thin film transistor array substrate and liquid crystal display devices |
JP5182993B2 (ja) * | 2008-03-31 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
JP5063461B2 (ja) * | 2008-04-18 | 2012-10-31 | 株式会社半導体エネルギー研究所 | El表示装置 |
JP5063803B2 (ja) * | 2011-09-01 | 2012-10-31 | 株式会社半導体エネルギー研究所 | El表示装置の作製方法 |
JP5732500B2 (ja) * | 2013-09-06 | 2015-06-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP6007269B2 (ja) * | 2015-03-03 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
JP6243953B2 (ja) * | 2016-04-13 | 2017-12-06 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2549840B2 (ja) * | 1986-03-25 | 1996-10-30 | セイコーエプソン株式会社 | 液晶パネル |
JPH0451120A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ |
-
1993
- 1993-07-07 JP JP16757393A patent/JP2556262B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0728089A (ja) | 1995-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11143923B2 (en) | Display device | |
JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
JP3708637B2 (ja) | 液晶表示装置 | |
US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
US5920083A (en) | Thin-film transistor display devices having coplanar gate and drain lines | |
JP2556262B2 (ja) | 液晶表示パネル | |
JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR20010039920A (ko) | 반도체장치 및 그 제작 방법 | |
JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
JPH05142570A (ja) | アクテイブマトリクス基板 | |
JP3235540B2 (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
JPH06130418A (ja) | アクティブマトリクス基板 | |
JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JPH11326941A (ja) | アクティブマトリクス表示装置 | |
KR100499280B1 (ko) | 액정표시소자 및 그의 제조방법 | |
JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
JP2002108245A (ja) | マトリクスアレイ基板 | |
JP3397205B2 (ja) | 液晶表示装置 | |
JP3111568B2 (ja) | アクティブマトリックス基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |