JP2512874B2

JP2512874B2 - 固体撮像装置

Info

Publication number: JP2512874B2
Application number: JP62203025A
Authority: JP
Inventors: 秀雄前田
Original assignee: Nippon Kogaku KK
Current assignee: Nikon Corp
Priority date: 1987-08-17
Filing date: 1987-08-17
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPS6446378A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は静電誘導トランジスタ（以下「SIT」とい
う）を用いた光電荷ゲート蓄積方式の固体撮像装置にか
かるものであり、特に、該装置における信号検出，プリ
チャージ・リセットなどの信号読み出し方式の改良に関
するものである。

［従来の技術］従来、静電誘導トランジスタ（以下「SIT」という）
を用いた固体撮像装置の信号読み出し方法、特に信号検
出方法，プリチャージ・リセット方法としては、すでに
種々のものが知られている。

例えば、特開昭60−100886号公報，特開昭60−199277
号公報には、SITをマトリクス状に配列した固体撮像装
置の信号読み出し方式が開示されている。

また、特開昭60−219876号公報には、ソース・フォロ
アによる信号読み出し方式が開示されている。

これらのうち、特開昭60−199277号公報と特開昭60−
219876号公報に開示されたものについて、各々説明す
る。

従来例１まず、特開昭60−199277号公報に開示されたものを、
第10図を参照しながら説明する。

同図において、１画素の光信号を行うセル（以下「SI
Tセル」という）Q_ij（ｉ＝１〜m,j〜ｎ）は、SIT10とゲ
ートキャパシタ12とによって各々構成されている。SIT
セルQ_ijのドレインは、列ラインLH_ajに各々接続されて
おり、この列ラインLH_ajが信号読出しラインとなる。

列ラインLH_ajは、一方において、転送トランジスタQ
_aj,これの出力側とアースとの間に接続された蓄積容量C
_aj,列選択トランジスタQ_bjを各々経てビデオラインLVに
共通に接続されている。このビデオラインLVには、負荷
抵抗R_Lを介してビデオ電源としての電圧V_aDDが印加され
ている。

ここで、転送トランジスタQ_aj,蓄積容量C_ajおよび列
選択トランジスタQ_bjによる回路を読出選択回路14とす
る。

また、かかる列ラインLH_ajは、他方において、プリチ
ャージトランジスタQ_cjに各々接続されており、これら
を介してプリチャージ電圧V_aPが各々印加されている。

なお、上述した列選択トランジスタQ_bjのゲートは、
水平走査回路16に各々接続されている。

次に、SITセルQ_ijのソースは、第１の行ラインLV_aiに
各々接続されており、これらの行ラインLV_aiは、行選択
トランジスタQ_diを各々介して接地されている。

また、SITセルQ_ijのゲートキャパシタ12と行選択トラ
ンジスタQ_diのゲートは、第２の行ラインLV_biに各々接
続されており、各行ラインLV_biは、垂直走査回路18に各
々接続されている。

上述した列ラインLH_ajには、寄生容量C_bjが各々存在
する。すなわち、列ラインLH_ajには、蓄積容量C_ajと寄
生容量C_bjとが並列に接続されていることになる。

次に、第11図の各部の信号波形を示すタイムチャート
を参照しながら、以上の従来例における信号読み出し動
作について説明する。

まず、同図（Ａ）に示すように、転送トランジスタQ
_ajのゲートに時刻t_a1で駆動信号φ_ａが各々印加される
と、各転送トランジスタQ_ajが導通状態となる。

次に、この状態で時刻t_a2において、プリチャージト
ランジスタQ_cjのゲートに駆動信号φ_ｃが各々印加され
ると、プリチャージトランジスタQ_cjが導通状態とな
り、列ラインLH_ajの蓄積容量C_ajと寄生容量C_bjとが、い
ずれも電圧V_aPまでプリチャージされることとなる（同
図（Ｅ）参照）。

次に、時刻t_a3において、上述した駆動信号φ_ｃがオ
フとなる（同図（Ｂ）参照）。その後、時刻t_a4で、行
選択パルスφ_gi、例えばφ_g1が垂直走査回路18から第２
の行ラインLV_b1に印加され、その行ラインLV_b1に各々接
続されたSITセルQ_1jのゲートキャパシタ12に読出しパル
スが加えられることとなる。

同時に、第１行ラインLV_a1は、行選択トランジスタQ
_d1がφ_g1により導通することによってアースされ、SIT
セルQ_ijの第１行目のセルQ₁₁〜Q_1nのみが導通すること
となる。

他方、SITセルQ_ijの各蓄積ゲートには、光電変換され
た蓄積電荷ΔQ_gが入射光量に応じて蓄積されている。

このため、SITセルQ_ijのゲート電圧ΔV_gは、 ΔV_g＝ΔQ_g/C だけ変化している。ここで、Ｃはゲート全容量を示し、
キャパシタ容量C_gと蓄積ゲート接合容量C_Jを含むもので
ある。

このゲート電圧の変化ΔV_gにゲート選択パルスφ_g1が
加えられると、SITセルQ_ijがオンとなり、ゲート電圧Δ
V_gに従ってSIT10のI_D−I_G特性で増幅されたドレイン電
流I_Dが流れ、プリチャージされた列ラインLH_ajの蓄積容
量C_ajと寄生容量C_bjの放電が行われることとなる。

これによって、蓄積容量C_ajの電圧V_cajは、同図
（Ｅ）に示すように、プリチャージ電圧V_aPから各セル
に対する入射光量に応じて、a,b,cのように変化する。
図中、ａは暗出力の場合であり、b,cはその順に入射光
量が大きくなった場合である。

次に、時刻t_a5のタイミングでφ_giがローレベルとな
るため（同図（Ｃ）参照）、SITセルQ_ijはオフとなり、
その電流経路が遮断される。

同時に、駆動信号φ_ａもローレベルとなり（同図
（Ａ）参照）、転送トランジスタQ_ajもオフとなって、
蓄積容量C_ajが信号読出し用の列ラインLH_ajから分離さ
れることとなる。

更に、時刻t_a6で、列選択トランジスタQ_bjのゲートに
水平走査回路16からφ_bjが印加される（同図（Ｄ）参
照）。これによって列選択トランジスタQ_bjが導通する
こととなり、ビデオ電圧V_aDDによる蓄積容量C_ajの充電
が行われる。このときの充電電流が負荷抵抗R_Lによって
電圧に変換され、同図（Ｇ）に示すように、信号出力V
_outとして外部に出力されることとなる。

なお、以上のような読出選択回路14を用いた信号読出
し方式を、蓄積容量による読出し方式ということとす
る。

従来例２次に、特開昭60−219876号公報に開示されたものを、
第12図を参照しながら説明する。

同図において、SITセルQ_ijのソースは、列ラインLH_bj
に接続されており、これらの列ラインLH_bjが信号読出し
ラインとなる。また、列ラインLH_bjには、寄生容量C_dj
が各々存在する。

列ラインLH_bjは、一方において、列選択トランジスタ
Q_ejを経てビデオラインLVに共通に接続されている。こ
のビデオラインLVは、負荷抵抗R_Lを介して接地されてい
る。また、列ラインLH_bjは、他方において、リセットト
ランジスタQ_fbを介してアースされている。

なお、上述した列選択トランジスタQ_ejのベースは、
水平走査回路20に各々接続されており、それらを読出し
選択回路22とする。

次に、SITセルQ_ijのドレインは、全セル共通となって
おり、電源電圧V_bDDが印加されている。

一方、SITセルQ_ijのゲートが各々接続されている行ラ
インLV_ciは、垂直走査回路24に各々接続されている。

次に、第13図のタイムチャートを参照しながら、以上
の従来例における信号読み出し動作について説明する。

まず、同図（Ａ）に示すように、時刻t_b1において、
ゲート選択パルスφ_giが行ラインLV_ci、例えば行ライン
LV_c1に印加され、SITセルQ₁₁〜Q_1nが導通することとな
る。

また、同図（Ｆ）に示すように、駆動信号φ_ｆの立上
がりによって、列ラインLH_bjがリセットされることとな
る。

このとき、SITセルQ_ijの蓄積ゲートには、光電変換さ
れた蓄積電荷ΔQ_gが入射光量に応じて蓄積されており、
SITセルQ_ijのゲート電圧ΔV_gは、上述したようにΔV_g＝
ΔQ_g/Cだけ変化している。

このゲート電圧の変化ΔV_gにゲート選択パルスφ_giが
加えられると、SITセルQ₁₁〜Q_1nがいずれも導通するこ
ととなる。

このため、ゲート電圧変化ΔV_gに従い、SIT10のI_D−V
_G特性により増幅されたドレイン電流I_Dが流れることと
なる。従って、列ラインLH_bjの電圧V_LHbjは、同図
（Ｅ）に示すように、光量に応じてa,b,cのように変化
する。なお、図中、ａは暗状態であり、b,cはその順に
入射光量が大きくなった場合である。

次に、時刻t_b2駆動信号φ_b1水平走査回路20から印加
されて列選択トランジスタQ_e1が導通すると、ビデオラ
インLVを経て負荷抵抗R_LにSITセルQ₁₁のソース電流I_Sが
流れることとなるとともに、寄生容量C_d1からの放電電
流も流れる。

このため、信号出力V_outは、同図（Ｇ）に示すように
右下がりの波形となる。

次に、時刻t_b3では、SITセルQ₁₂に対して上述した信
号の読み出しが行われる（同図（Ｃ）参照）。同様にし
て、時刻t_b4では、SITセルQ_1jに対する信号の読み出し
が行われる（同図（Ｄ）参照）。

更に、時刻t_b5からは、以上の動作が繰り返される。

なお、以上のようなSITをソースフォロアとして用
い、列選択トランジスタによって信号の読出しを行う方
式で、ソースフォロア・列選択トランジスタ方式とい
う。

［発明が解決しようとする問題点］以上のような信号読み出し方式でも、一応信号読み出
しを行うことは可能であるが、以下のような不都合があ
る。

まず、従来例１は、第１および第２の行ラインで選択
されたSITセルのみを選択導通させることにより、非選
択SITセルの導通による該当蓄積容量の放電を防止し、
光増幅率の高いSITを各セルの光電変換素子として用い
るとともに、各セル間のクロストークを抑制することを
目的とするものである。

ところが、第11図のt_a3のタイミングで、プリチャー
ジトランジスタQ_cjをオフとすると（同図（Ｂ）参
照）、第１の行ラインLV_aiに存在する寄生容量C_ciがプ
リチャージされていないために、蓄積容量電圧V_Cajが低
下してしまう（同図（Ｅ）参照）。

すなわち、蓄積容量C_ajに蓄積された蓄積電荷が、SIT
セルQ_ij,寄生容量C_ciを通じて放電してしまい、蓄積容
量電圧V_Cajはプリチャージ電圧V_aPより低下することと
なる。このことは、第１の行ラインLV_aiの電圧V_LVaiを
モニターすることによって確認された（同図（Ｆ）参
照）。

このような寄生容量による蓄積電荷の放電は、結果的
に、光増幅率が10⁵〜10⁸程度と高いSITによって撮像装
置を構成することの利点を低減させるものである。

また、暗状態での信号出力V_outには、非選択セルを通
じての放電出力が表われ、これが偽信号として出力され
ることとなる。従って、セル間のクロストークが大きく
なってしまうという不都合がある。

次に、従来例２においては、SITセルQ_ijのドレインに
は、共通に電源電圧V_aDDが印加されている。

このため、光増幅率の高いセル構成とすると、非選択
セルによる偽信号の混入が生ずることとなり、暗出力が
増加することとなる。

従って、比較的光増幅率の低い（10²〜10³）ノーマル
オフ形のSITセル構成とせざるを得ないため、SITの高光
感度特性を十分生かすことができないという不都合があ
る。

この発明は、以上のような従来技術の問題点に鑑みて
なされたもので、SITの有する特性を充分に生かして高
光増幅率の信号検出を可能とするとともに、セル間のク
ロストークを良好に抑制し、更には暗出力の低減を図る
ことができる固体撮像装置を提供することをその目的と
するものである。

［問題点を解決するための手段］この発明は、画素対応の複数のSITセルを、選択スイ
ッチ手段によって順に選択して信号読み出し手段に接続
し、選択されたSITセルに入射した光の信号を読み出す
固体撮像装置において；非選択のSITセルの第１の主電
極および第２の主電極間を同電位とする電位調整手段を
備えたことを特徴とするものである。

この発明の一態様によれば、前記SITセルは二次元の
マトリクス状に配列されており；各SITセルの第１の主
電極は、複数のいずれかの列ラインに接続されており、
第２の主電極は、複数のいずれかの第１の行ラインに接
続されており；前記電位調整手段は、前記列ラインと第
１の行ラインとを、同一の電圧にプリチャージするプリ
チャージ手段を有する。

この発明の別の態様によれば、前記電位調整手段は、
前記列ラインと第１の行ラインとを、接地状態にリセッ
トするリセット手段を有する。

［作用］この発明では、信号読み出しが行われるSITセル以外
のセル第１、および第２の主電極が、電位調整手段によ
って同一の電位に調整される。

一つの態様によれば、各セルの第１および第２の主電
極が接続されたラインは、同一の電圧に各々プリチャー
ジされる。別の態様によれば、第１および第２の主電極
が接続されたラインは、接地状態にリセットされる。

これによって、非選択セルの第1,第２の主電極間の電
位が等しくなり、リーク電流が流れなくなって、非選択
セルによる暗出力時の偽信号が低減される。

［実施例］以下、この発明の実施例を、添付図面を参照しながら
詳細に説明する。なお、上述した従来技術と同様ないし
相当する部分には、同一の符号を用いることとする。

基本的構成，作用まず、この発明の基本的な構成例とその作用につい
て、第１図〜第３図を参照しながら説明する。

第１図には、この発明の基本的なセルの構成例が示さ
れている。図において、SITセルQAのドレインは、列ラ
インLHAに接続されており、この列ラインLHAが信号読出
しラインとなっている。列ラインLHAは、読出し選択回
路30を介してビデオラインLVに接続されており、これか
ら信号出力V_outが得られるようになっている。

読出し選択回路30は、例えば第10図に示したような転
送ゲートと蓄積容量と列選択ゲートよりなる蓄積容量方
式の構成となっている。

この列ラインLHAには、プリチャージトランジスタQB
を介してプリチャージ電圧V_Pが印加されるようになって
いる。

SITセルQAのソースは、第１の行ラインLVAに接続さ
れ、この行ラインLVAには、プリチャージ・トランジス
タQCを介してプリチャージ電圧V_Pが印加されるようにな
っている。

第１の行ラインLVAは、更に行選択トランジスタQDを
介してアースされている。

次に、SITセルQAのゲートと行選択トランジスタQDの
ゲートとは、第２の行ラインLVBに各々接続されてお
り、この行ラインLVBは、垂直走査回路（図示せず）に
接続されている。

上述した列ラインLHA,行ラインLVAには、各々寄生容
量CA,CBが各々存在し、ビデオラインLBには、負荷抵抗R
_Lを介して電圧V_DDが印加されている。

次に、以上のような装置の作用について、第２図のタ
イムチャートを参照しながら説明する。

まず、同図の時刻t_A1において、同図（Ａ）に示すよ
うに読み出し選択回路30駆動信号φＡが印加されると、
第10図で説明したように転送トランジスタが導通状態と
なる。

次に、時刻t_A2において、第２図（Ｂ）に示すように
駆動信号φＢが印加されると、プリチャージトランジス
タQB,QCが各々導通し、列ラインLHAの寄生容量CAと、読
み出し選択回路30に含まれる蓄積容量とが電圧V_Pまでプ
リチャージされる。そして、これとともに、第１の行ラ
インLHAの寄生容量CBも同様にV_Pまでプリチャージされ
る。

以上のような寄生容量に対するプリチャージによっ
て、SITセルQAのドレイン，ソース間は電位差のない状
態となる。

同図（Ｅ），（Ｆ）には、読み出し選択回路30の蓄積
容量（ないし寄生容量CA），寄生容量CBの電圧VA,VBが
各々示されている。時刻t_A2では、VA＝VB＝V_Pとなる。

次に、時刻t_A3で駆動信号φＢがオフとなっても、蓄
積容量の電圧VA,行ラインLVAの電圧VBは、ともに同電位
にプリチャージされている。このため、蓄積容量の電圧
VAは変化せず、従って読み出し選択回路30の蓄積容量か
らの放電は生じない。

次に、時刻t_A4において、同図（Ｃ）に示すように駆
動信号φＣが印加されると、SITセルQA,行選択トランジ
スタQDが各々導通することとなる。このため、行ライン
LVAはただちに接地されることとなる。

従って、光量に応じてSITセルQAのゲートに蓄積され
た電荷量ΔＱに対応してSITのI_D−V_D特性で増幅された
ドレイン電流が流れることとなり、読み出し選択回路30
の蓄積容量の電圧VAは低下する（同図（Ｅ）参照）。

この電圧VAの変化は、第10図で説明したように、時刻
t_A6における読み出し選択回路30における駆動信号φＤ
の印加によって検出され（第２図（Ｄ）参照）、同図
（Ｇ）に示す検出信号出力V_outが得られる。

なお、同図（Ｅ），（Ｇ）中、ａは暗出力の場合であ
り、b,cはその順に入射光量が大きくなった場合であ
る。

ａで示す暗状態の出力V_outは、上述したように、時刻
t_A3からt_A4までの時間における蓄積容量電圧VAのプリチ
ャージ電圧V_Pからの低下がないため、十分小さく抑制す
ることができる。

次に、第３図を参照しながら、他の基本的構成例につ
いて説明する。この例は、第１図のSITセルQAのソース
とドレインを入換えたものである。なお、以下の説明
で、第１図のものと対応するものに、「_Ｒ」の符号を付
すこととする。

第３図において、SITセルQA_Rのソースは、列ラインLH
A_Rに接続されており、この列ラインLHA_Rが信号読出しラ
インとなっている。列ラインLHA_Rは、読出し選択回路30
_Rを介してビデオラインLHA_Rに接続されており、これか
ら信号出力V_outRが得られるようになっている。

読出し選択回路30_Rは、例えば第10図に示したような
転送ゲートと蓄積容量と列選択ゲートよりなる蓄積容量
方式の構成となっている。

この列ラインLHA_Rは、他方において、トランジスタQB
_Rを介してアースされている。

次に、SITセルQA_Rのドレインは、第１の行ラインLVA_R
に接続され、この行ラインLVA_Rには、トランジスタQD_R
を介して電圧V_PRが印加されるようになっている。

第１の行ラインLVA_Rは、更にトランジスタQC_Rを介し
てアースされている。

次に、SITセルQA_RのゲートとトランジスタQB_Rのゲー
トとは、第２の行ラインLVB_Rに各々接続されており、こ
の行ラインLVB_R、垂直走査回路（図示せず）に接続され
ている。

上述した列ラインLHA_R,行ラインLVA_Rには、各々寄生
容量CA_R,CB_Rが各々存在し、ビデオラインLV_Rには、負荷
抵抗R_LRが接続されている。

以上のように、この例では、関連する電圧の印加方法
が変更される。すなわち、接地電位と電源電圧V_DDが交
換されるとともに、プリチャージ電圧V_Pが接地電位のリ
セット電圧となり、プリチャージトレンジスタQB,QC
は、それぞれリセットトランジスタQB_R,QC_Rとなる。

なお、読出し選択回路30_Rは、転送トランジスタと蓄
積容量と列選択トランジスタによる構成でもよく、また
列選択トランジスタによる構成によってもよい。

また、SITセルQA_Rは、第１図のSITセルQAと同様、光
増幅率の高いSITによって構成されている。

以上のような、SITのソースとドレインを入換えた構
成としても、第１図のものと同様の作用により、非選択
セルのリーク電流による偽信号、暗出力の低減を図るこ
とができる。

また、このような効果は、読出し選択回路30_Rに、転
送トランジスタ，蓄積容量，列選択トランジスタを用い
る蓄積容量による読出し方式の場合においても、また、
列選択トランジスタによって構成されたソースフォロア
・列選択トランジスタによる読出し方式の場合において
も、同様に達成することができる。

第１実施例次に、第４図及び第５図を参照しながら、この発明を
第１実施例について説明する。

第４図には、第１実施例の構成が示されており、第１
図のセルをマトリクス状に配列した構成となっている。

同図において、１画素の信号検出を行うSITセルQ
_ij（ｉ＝１〜m,j＝１〜ｎ）は、SIT10とゲートキャパシ
タ12とによって各々構成されている。SITセルQ_ijのドレ
インは、列ラインLH_ajに各々接続されており、この列ラ
インLH_ajが信号読出しラインとなる。

列ラインLH_ajは、一方において、転送トランジスタQ
_aj,これの出力側とアース間に接続された蓄積容量C_aj,
列選択トランジスタQ_bjを各々経てビデオラインLVに共
通に接続されている。このビデオラインLVには、負荷抵
抗R_Lを介してビデオ電源としての電圧V_aDDが印加されて
いる。

かかる、転送トランジスタQ_aj,蓄積容量C_ajおよび列
選択トランジスタQ_bjによって、読み出し選択回路が構
成されている。

なお、上述した列選択トランジスタQ_bjのベースは、
水平走査回路100に各々接続されている。

また、SITセルQ_ijのゲートキャパシタ12と行選択トラ
ンジスタQ_diのゲートは、第２の行ラインLV_biに各々接
続されており、各行ラインLV_biは、垂直走査回路102に
各々接続されている。

以上の構成は、第10図に示したものと同様である。

次に、この実施例の特徴部分について説明すると、上
述した第１の行ラインLV_aiは、プリチャージトランジス
タTA_iに各々接続されており、これらを介してプリチャ
ージ電圧V_aPが各々印加されるようになっている。

これらのプリチャージトランジスタTA_iのゲートに
は、上述したプリチャージトランジスタQ_cjのゲートに
印加される駆動信号φ_ｃが印加されるようになってい
る。

次に、第５図の各部の信号波形を示すタイムチャート
を参照しながら、以上の実施例における信号読み出し動
作について説明する。なお、同図のタイムチャートは、
第２図に示したものと同様である。

次に、この状態で時刻t_A2において、プリチャージト
ランジスタQ_cj,TA_iのゲートに駆動信号φ_ｃが各々印加
されると、プリチャージトランジスタQ_cj,TA_iが各々導
通状態となり、列ラインLH_ajの蓄積容量C_ajと寄生容量C
_bj、および第１の行ラインLV_aiに存在する寄生容量C_ci
とが、いずれも電圧V_aPまでプリチャージされることと
なる（同図（Ｅ），（Ｆ）参照）。

次に、時刻t_A3において、上述した駆動信号φ_ｃがオ
フとなる（同図（Ｂ）参照）。その後、時刻t_A4で、行
選択パルスφ_gi、例えばφ_g1が垂直走査回路102から第
２の行ラインLV_b1に印加され、その行ラインLV_b1に各々
接続されたSITセルQ_1jのゲートキャパシタ12に読出しパ
ルスが加えられることとなる。

このゲート電圧の変化ΔV_gにゲート選択パルスφ_giが
加えられると、SITセルQ_ijがオンとなり、ゲート電圧Δ
V_gに従ってSIT10のI_D−I_G特性で増幅されたドレイン電
流I_Dが流れ、プリチャージされた列ラインLH_ajの蓄積容
量C_ajと寄生容量C_bjの放電が行われることとなる。

更に、時刻t_A6で、列選択トランジスタQ_bjのゲートに
水平走査回路100からφ_bjが印加される（同図（Ｄ）参
照）。これによって列選択トランジスタQ_bjが導通する
こととなり、ビデオ電圧V_aDDによる蓄積容量C_ajの充電
が行われる。このときの充電電流が負荷抵抗R_Lによって
電圧に変換され、同図（Ｇ）に示すように、信号出力V
_outとして外部に出力されることとなる。

以上のように、この実施例では、第１図に示したもの
と同様の動作によって信号の読み出しが行われる。

第２実施例次に、この発明の第２実施例について説明する。この
第２実施例は、第３図に示したものと同様であり、第４
図の第１実施例において、SITのドレインとソースを入
換えたものである。

第６図に、第１実施例における対応構成部分と同様の
符号に「_Ｒ」の符号を付して、各構成要素を示すことと
する。

第７図には、動作時の信号波形が示されている。第５
図に示した第１実施例のものとほぼ同様であるが、第７
図（Ｅ），（Ｆ）に各々示す蓄積容量のプリチャージと
リセットの電圧波形が逆転しており、また、これに伴っ
て同図（Ｇ）の出力波形も逆転して正電圧の方向とな
る。

この第２実施例においても、第１の行ラインLV_aiRの
リセットトランジスタT_iRの働きによって、同図
（Ｅ），（Ｆ）の各々示すように、時刻t_A2において蓄
積容量，寄生容量が全てリセットされるため、非選択セ
ルによるリーク電流がない。このため、蓄積容量からの
放電が抑制されて、暗出力が十分に抑制される。

第３実施例次に、第８図および第９図を参照しながら、この発明
の第３実施例について説明する。第８図には、第３実施
例の構成が示されており、第９図には、その動作のタイ
ムチャートが示されている。

この第３実施例は、上述した第２実施例を変形した構
成となっているので、第２実施例と共通ないし対応する
構成部分には、同一の符号を用いることとする。

この実施例は、第８図に示すように、蓄積容量（第２
実施例ではC_ajR）と転送トランジスタ（第２実施例では
Q_ajR）がない点で、第２実施例と異るもので、ソースフ
ォロア・列選択トランジスタによる読出し方式によって
信号読み出しが行われる。

次に、第９図を参照しながら、第３実施例の動作につ
いて説明する。

まず、時刻t_B1において、駆動信号φ_giRが垂直走査回
路102_Rから第２の行ラインLV_biRに印加されると（同図
（Ａ）参照）、該当するｉ行、例えば第１行が選択され
る。

すなわち、SITセルQ_11R〜Q_1nRのドレインに、行選択
トランジスタQ_d1Rを介し電源電圧V_aDDRが各々印加され
るとともに、ゲートには、駆動信号φ_g1Rが各々印加さ
れることとなる。

このため、第１行のSITセルQ_11R〜Q_1nRのみが導通す
るが、他の行に接続されたSITセルは導通しない。

更に、かかる時刻t_B1における駆動信号φ_CRの立下が
りによって（同図（Ｆ）参照）、リセットトランジスタ
Q_cjR,T_iRがそれぞれ非導通となり、列ラインLH_ajRと第
１の行ラインLHV_ajRのリセットが各々行われる。

従って、非選択SITセルのソースとドレインの電圧、
すなわち寄生容量C_bjR,C_ciRの電圧V_CbjR,_CciRが同電位
となり、リーク電流は流れない。

他方、導通したSITセルQ_11R〜Q_1nRでは、入射光によ
ってゲートに蓄積された電荷量に対応してドレイン電流
の増幅が行なわれ、列ラインLH_ajRの電位V_CbjRは、光量
に応じて同図（Ｅ）のように増加する。

そして、時刻t_B21において、同図（Ｂ）に示すよう
に、水平走査回路100_Rから駆動信号φ_b1Rが列選択トラ
ンジスタQ_b1Rに入力されると、列選択トランジスタQ_b1R
が導通する。

従って、ビデオラインLV_Rを経て、負荷抵抗R_LRにSIT
セルQ_11Rのソース電流I_Sが導通期間中流れることとな
る。このとき、寄生容量C_b1Rからの放電電流も流れるこ
ととなり、信号出力V_outRは、同図（Ｇ）に示すように
なる。

以上の信号読み出し動作が、時刻t_B22〜t_B2nにおい
て、SITセルQ_12R〜Q_1nRに対し各々行われる（同図
（Ｃ），（Ｄ），（Ｇ）参照）。

かかる出力信号V_outRの暗出力成分は、非選択セルの
リーク電流が抑制されているため、良好に低減される。
従って、光増幅率の高いSITを配置した場合にも偽信号
出力が抑制され、各セル間のクロストークの低減を図る
ことができる。

実施例の効果以上の実施例によれば、行選択スイッチ手段と列選択
スイッチ手段とによって、特定の信号読み出し用のSIT
セルのみが選択される。

そして、SITセルのドレインおよびソースが接続され
ているラインは、プリチャージトランジスタまたはリセ
ットトランジスタによってプリチャージまたはリセット
される。

これによって、非選択セルのドレイン・ソース間の電
位が等しくなり、リーク電流が流れなくなって、非選択
セルによる暗出力時の偽信号を十分抑制することができ
る。

従って、光増幅率の高いSITによってセルを構成する
とともに、かかるセルをマトリックス状に配列すること
によって、光増幅率が高くかつセル間のクロストークが
十分に抑制された固体撮像装置を実現することができ
る。

また、暗状態における出力が小さいので、光電変換特
性のダイナミックレンジを大きくとることができという
効果もある。

更に、転送ゲート・蓄積容量・列選択トランジスタに
よる蓄積容量方式ばかりでなく、高光幅増率SITセルに
適用できなかったソースフォロア・列選択スイッチによ
る読出し方式も、第３実施例として示したように適用可
能となり、クロストークの十分抑制された高光増幅率SI
Tセルの固体撮像装置を実現できる。

このような高光増幅率のセル構成とすることができる
ということは、別言すれば、従来と同じ光増幅率のセル
を用いれば、セル密度の向上を図ることができることに
なる。

また、比較的光増幅率の低いSITセルをマトリックス
状に配列した場合においても、飽和光量以上の光照射の
非選択セルによる偽信号が抑制されているから、セル間
のクロストークの少ない固体撮像装置を実現することが
できる。

他の実施例なお、この発明は何ら上記実施例に限定されるもので
はなく、例えば上記実施例においては、行，列選択用、
プリチャージ，リセット用のトランジスタをMOSトラン
ジスタにより構成したが、これに限定されるものではな
く、例えばノーマリオフ型のSITで各々構成することも
できる。

また、各セルを構成するSITとしては、縦型のものに
限らず、横型のもの、例えばMOSSIT、接合型SITを用い
るようにしてもよい。

更に、上記実施例は、いずれも二次元の撮像装置の例
であるが、一次元の撮像装置に対しても、この発明は適
用されるものである。

［発明の効果］以上説明したように、この発明によれば、SITの有す
る特性を充分に生かして光増幅率の高い信号検出が可能
となるとともに、セル間のクロストークが良好に抑制さ
れ、更には暗出力の低減を図るとことができるという効
果がある。

【図面の簡単な説明】

第１図はこの発明の第１の基本的な構成例を示す回路
図、第２図は第１図の装置の作用を示すタイムチャー
ト、第３図はこの発明の第２の基本的な構成例を示す回
路図、第４図は第１実施例の構成を示す回路図、第５図
は第１実施例の作用を示すタイムチャート、第６図は第
２実施例の構成を示す回路図、第７図は第２実施例の作
用を示すタイムチャート、第８図は第３実施例の構成を
示す回路図、第９図は第３実施例の作用を示すタイムチ
ャート、第10図は第１の従来例を示す回路図、第11図は
第１従来例の作用を示すタイムチャート、第12図は第２
の従来例を示す回路図、第13図は第２従来例の作用を示
すタイムチャートである。［主要部分の符号の説明］ 10……SIT、CA,CB……寄生容量、LHA……列ライン、LNA
……第１の行ライン、LVB……第２の行ライン、QA……S
ITセル、QB,QC……プリチャージトランジスタ、QB_R,QC_R
……リセットトランジスタ。

Claims

(57)【特許請求の範囲】

【請求項１】画素対応の複数のSITセルを、選択スイッ
チ手段によって順に選択して信号読み出し手段に接続
し、選択されたSITセルに入射した光の信号を読み出す
固定撮像装置において、非選択のSITセルの第１の主電極および第２の主電極間
を同電位とする電位調整手段を備えたことを特徴とする
固体撮像装置。
【請求項２】前記SITセルは、二次元のマトリクス状に
配列されており、各SITセルの第１の主電極は、複数のいずれかの列ライ
ンに接続されており、第２の主電極は、複数のいずれかの第１の行ラインに接
続されている特許請求の範囲第１項記載の固体撮像装
置。
【請求項３】前記電位調整手段は、前記列ラインと第１
の行ラインとを、同一の電圧にプリチャージするプリチ
ャージ手段を有する特許請求の範囲第２項記載の固体撮
像装置。
【請求項４】前記電位調整手段は、前記列ラインと第１
の行ラインとを接地状態にリセットするリセット手段を
有する特許請求の範囲第２項記載の固体撮像装置。