JP2512874B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2512874B2 JP2512874B2 JP62203025A JP20302587A JP2512874B2 JP 2512874 B2 JP2512874 B2 JP 2512874B2 JP 62203025 A JP62203025 A JP 62203025A JP 20302587 A JP20302587 A JP 20302587A JP 2512874 B2 JP2512874 B2 JP 2512874B2
- Authority
- JP
- Japan
- Prior art keywords
- sit
- line
- cell
- row
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は静電誘導トランジスタ(以下「SIT」とい
う)を用いた光電荷ゲート蓄積方式の固体撮像装置にか
かるものであり、特に、該装置における信号検出,プリ
チャージ・リセットなどの信号読み出し方式の改良に関
するものである。
う)を用いた光電荷ゲート蓄積方式の固体撮像装置にか
かるものであり、特に、該装置における信号検出,プリ
チャージ・リセットなどの信号読み出し方式の改良に関
するものである。
[従来の技術] 従来、静電誘導トランジスタ(以下「SIT」という)
を用いた固体撮像装置の信号読み出し方法、特に信号検
出方法,プリチャージ・リセット方法としては、すでに
種々のものが知られている。
を用いた固体撮像装置の信号読み出し方法、特に信号検
出方法,プリチャージ・リセット方法としては、すでに
種々のものが知られている。
例えば、特開昭60−100886号公報,特開昭60−199277
号公報には、SITをマトリクス状に配列した固体撮像装
置の信号読み出し方式が開示されている。
号公報には、SITをマトリクス状に配列した固体撮像装
置の信号読み出し方式が開示されている。
また、特開昭60−219876号公報には、ソース・フォロ
アによる信号読み出し方式が開示されている。
アによる信号読み出し方式が開示されている。
これらのうち、特開昭60−199277号公報と特開昭60−
219876号公報に開示されたものについて、各々説明す
る。
219876号公報に開示されたものについて、各々説明す
る。
従来例1 まず、特開昭60−199277号公報に開示されたものを、
第10図を参照しながら説明する。
第10図を参照しながら説明する。
同図において、1画素の光信号を行うセル(以下「SI
Tセル」という)Qij(i=1〜m,j〜n)は、SIT10とゲ
ートキャパシタ12とによって各々構成されている。SIT
セルQijのドレインは、列ラインLHajに各々接続されて
おり、この列ラインLHajが信号読出しラインとなる。
Tセル」という)Qij(i=1〜m,j〜n)は、SIT10とゲ
ートキャパシタ12とによって各々構成されている。SIT
セルQijのドレインは、列ラインLHajに各々接続されて
おり、この列ラインLHajが信号読出しラインとなる。
列ラインLHajは、一方において、転送トランジスタQ
aj,これの出力側とアースとの間に接続された蓄積容量C
aj,列選択トランジスタQbjを各々経てビデオラインLVに
共通に接続されている。このビデオラインLVには、負荷
抵抗RLを介してビデオ電源としての電圧VaDDが印加され
ている。
aj,これの出力側とアースとの間に接続された蓄積容量C
aj,列選択トランジスタQbjを各々経てビデオラインLVに
共通に接続されている。このビデオラインLVには、負荷
抵抗RLを介してビデオ電源としての電圧VaDDが印加され
ている。
ここで、転送トランジスタQaj,蓄積容量Cajおよび列
選択トランジスタQbjによる回路を読出選択回路14とす
る。
選択トランジスタQbjによる回路を読出選択回路14とす
る。
また、かかる列ラインLHajは、他方において、プリチ
ャージトランジスタQcjに各々接続されており、これら
を介してプリチャージ電圧VaPが各々印加されている。
ャージトランジスタQcjに各々接続されており、これら
を介してプリチャージ電圧VaPが各々印加されている。
なお、上述した列選択トランジスタQbjのゲートは、
水平走査回路16に各々接続されている。
水平走査回路16に各々接続されている。
次に、SITセルQijのソースは、第1の行ラインLVaiに
各々接続されており、これらの行ラインLVaiは、行選択
トランジスタQdiを各々介して接地されている。
各々接続されており、これらの行ラインLVaiは、行選択
トランジスタQdiを各々介して接地されている。
また、SITセルQijのゲートキャパシタ12と行選択トラ
ンジスタQdiのゲートは、第2の行ラインLVbiに各々接
続されており、各行ラインLVbiは、垂直走査回路18に各
々接続されている。
ンジスタQdiのゲートは、第2の行ラインLVbiに各々接
続されており、各行ラインLVbiは、垂直走査回路18に各
々接続されている。
上述した列ラインLHajには、寄生容量Cbjが各々存在
する。すなわち、列ラインLHajには、蓄積容量Cajと寄
生容量Cbjとが並列に接続されていることになる。
する。すなわち、列ラインLHajには、蓄積容量Cajと寄
生容量Cbjとが並列に接続されていることになる。
次に、第11図の各部の信号波形を示すタイムチャート
を参照しながら、以上の従来例における信号読み出し動
作について説明する。
を参照しながら、以上の従来例における信号読み出し動
作について説明する。
まず、同図(A)に示すように、転送トランジスタQ
ajのゲートに時刻ta1で駆動信号φaが各々印加される
と、各転送トランジスタQajが導通状態となる。
ajのゲートに時刻ta1で駆動信号φaが各々印加される
と、各転送トランジスタQajが導通状態となる。
次に、この状態で時刻ta2において、プリチャージト
ランジスタQcjのゲートに駆動信号φcが各々印加され
ると、プリチャージトランジスタQcjが導通状態とな
り、列ラインLHajの蓄積容量Cajと寄生容量Cbjとが、い
ずれも電圧VaPまでプリチャージされることとなる(同
図(E)参照)。
ランジスタQcjのゲートに駆動信号φcが各々印加され
ると、プリチャージトランジスタQcjが導通状態とな
り、列ラインLHajの蓄積容量Cajと寄生容量Cbjとが、い
ずれも電圧VaPまでプリチャージされることとなる(同
図(E)参照)。
次に、時刻ta3において、上述した駆動信号φcがオ
フとなる(同図(B)参照)。その後、時刻ta4で、行
選択パルスφgi、例えばφg1が垂直走査回路18から第2
の行ラインLVb1に印加され、その行ラインLVb1に各々接
続されたSITセルQ1jのゲートキャパシタ12に読出しパル
スが加えられることとなる。
フとなる(同図(B)参照)。その後、時刻ta4で、行
選択パルスφgi、例えばφg1が垂直走査回路18から第2
の行ラインLVb1に印加され、その行ラインLVb1に各々接
続されたSITセルQ1jのゲートキャパシタ12に読出しパル
スが加えられることとなる。
同時に、第1行ラインLVa1は、行選択トランジスタQ
d1がφg1により導通することによってアースされ、SIT
セルQijの第1行目のセルQ11〜Q1nのみが導通すること
となる。
d1がφg1により導通することによってアースされ、SIT
セルQijの第1行目のセルQ11〜Q1nのみが導通すること
となる。
他方、SITセルQijの各蓄積ゲートには、光電変換され
た蓄積電荷ΔQgが入射光量に応じて蓄積されている。
た蓄積電荷ΔQgが入射光量に応じて蓄積されている。
このため、SITセルQijのゲート電圧ΔVgは、 ΔVg=ΔQg/C だけ変化している。ここで、Cはゲート全容量を示し、
キャパシタ容量Cgと蓄積ゲート接合容量CJを含むもので
ある。
キャパシタ容量Cgと蓄積ゲート接合容量CJを含むもので
ある。
このゲート電圧の変化ΔVgにゲート選択パルスφg1が
加えられると、SITセルQijがオンとなり、ゲート電圧Δ
Vgに従ってSIT10のID−IG特性で増幅されたドレイン電
流IDが流れ、プリチャージされた列ラインLHajの蓄積容
量Cajと寄生容量Cbjの放電が行われることとなる。
加えられると、SITセルQijがオンとなり、ゲート電圧Δ
Vgに従ってSIT10のID−IG特性で増幅されたドレイン電
流IDが流れ、プリチャージされた列ラインLHajの蓄積容
量Cajと寄生容量Cbjの放電が行われることとなる。
これによって、蓄積容量Cajの電圧Vcajは、同図
(E)に示すように、プリチャージ電圧VaPから各セル
に対する入射光量に応じて、a,b,cのように変化する。
図中、aは暗出力の場合であり、b,cはその順に入射光
量が大きくなった場合である。
(E)に示すように、プリチャージ電圧VaPから各セル
に対する入射光量に応じて、a,b,cのように変化する。
図中、aは暗出力の場合であり、b,cはその順に入射光
量が大きくなった場合である。
次に、時刻ta5のタイミングでφgiがローレベルとな
るため(同図(C)参照)、SITセルQijはオフとなり、
その電流経路が遮断される。
るため(同図(C)参照)、SITセルQijはオフとなり、
その電流経路が遮断される。
同時に、駆動信号φaもローレベルとなり(同図
(A)参照)、転送トランジスタQajもオフとなって、
蓄積容量Cajが信号読出し用の列ラインLHajから分離さ
れることとなる。
(A)参照)、転送トランジスタQajもオフとなって、
蓄積容量Cajが信号読出し用の列ラインLHajから分離さ
れることとなる。
更に、時刻ta6で、列選択トランジスタQbjのゲートに
水平走査回路16からφbjが印加される(同図(D)参
照)。これによって列選択トランジスタQbjが導通する
こととなり、ビデオ電圧VaDDによる蓄積容量Cajの充電
が行われる。このときの充電電流が負荷抵抗RLによって
電圧に変換され、同図(G)に示すように、信号出力V
outとして外部に出力されることとなる。
水平走査回路16からφbjが印加される(同図(D)参
照)。これによって列選択トランジスタQbjが導通する
こととなり、ビデオ電圧VaDDによる蓄積容量Cajの充電
が行われる。このときの充電電流が負荷抵抗RLによって
電圧に変換され、同図(G)に示すように、信号出力V
outとして外部に出力されることとなる。
なお、以上のような読出選択回路14を用いた信号読出
し方式を、蓄積容量による読出し方式ということとす
る。
し方式を、蓄積容量による読出し方式ということとす
る。
従来例2 次に、特開昭60−219876号公報に開示されたものを、
第12図を参照しながら説明する。
第12図を参照しながら説明する。
同図において、SITセルQijのソースは、列ラインLHbj
に接続されており、これらの列ラインLHbjが信号読出し
ラインとなる。また、列ラインLHbjには、寄生容量Cdj
が各々存在する。
に接続されており、これらの列ラインLHbjが信号読出し
ラインとなる。また、列ラインLHbjには、寄生容量Cdj
が各々存在する。
列ラインLHbjは、一方において、列選択トランジスタ
Qejを経てビデオラインLVに共通に接続されている。こ
のビデオラインLVは、負荷抵抗RLを介して接地されてい
る。また、列ラインLHbjは、他方において、リセットト
ランジスタQfbを介してアースされている。
Qejを経てビデオラインLVに共通に接続されている。こ
のビデオラインLVは、負荷抵抗RLを介して接地されてい
る。また、列ラインLHbjは、他方において、リセットト
ランジスタQfbを介してアースされている。
なお、上述した列選択トランジスタQejのベースは、
水平走査回路20に各々接続されており、それらを読出し
選択回路22とする。
水平走査回路20に各々接続されており、それらを読出し
選択回路22とする。
次に、SITセルQijのドレインは、全セル共通となって
おり、電源電圧VbDDが印加されている。
おり、電源電圧VbDDが印加されている。
一方、SITセルQijのゲートが各々接続されている行ラ
インLVciは、垂直走査回路24に各々接続されている。
インLVciは、垂直走査回路24に各々接続されている。
次に、第13図のタイムチャートを参照しながら、以上
の従来例における信号読み出し動作について説明する。
の従来例における信号読み出し動作について説明する。
まず、同図(A)に示すように、時刻tb1において、
ゲート選択パルスφgiが行ラインLVci、例えば行ライン
LVc1に印加され、SITセルQ11〜Q1nが導通することとな
る。
ゲート選択パルスφgiが行ラインLVci、例えば行ライン
LVc1に印加され、SITセルQ11〜Q1nが導通することとな
る。
また、同図(F)に示すように、駆動信号φfの立上
がりによって、列ラインLHbjがリセットされることとな
る。
がりによって、列ラインLHbjがリセットされることとな
る。
このとき、SITセルQijの蓄積ゲートには、光電変換さ
れた蓄積電荷ΔQgが入射光量に応じて蓄積されており、
SITセルQijのゲート電圧ΔVgは、上述したようにΔVg=
ΔQg/Cだけ変化している。
れた蓄積電荷ΔQgが入射光量に応じて蓄積されており、
SITセルQijのゲート電圧ΔVgは、上述したようにΔVg=
ΔQg/Cだけ変化している。
このゲート電圧の変化ΔVgにゲート選択パルスφgiが
加えられると、SITセルQ11〜Q1nがいずれも導通するこ
ととなる。
加えられると、SITセルQ11〜Q1nがいずれも導通するこ
ととなる。
このため、ゲート電圧変化ΔVgに従い、SIT10のID−V
G特性により増幅されたドレイン電流IDが流れることと
なる。従って、列ラインLHbjの電圧VLHbjは、同図
(E)に示すように、光量に応じてa,b,cのように変化
する。なお、図中、aは暗状態であり、b,cはその順に
入射光量が大きくなった場合である。
G特性により増幅されたドレイン電流IDが流れることと
なる。従って、列ラインLHbjの電圧VLHbjは、同図
(E)に示すように、光量に応じてa,b,cのように変化
する。なお、図中、aは暗状態であり、b,cはその順に
入射光量が大きくなった場合である。
次に、時刻tb2駆動信号φb1水平走査回路20から印加
されて列選択トランジスタQe1が導通すると、ビデオラ
インLVを経て負荷抵抗RLにSITセルQ11のソース電流ISが
流れることとなるとともに、寄生容量Cd1からの放電電
流も流れる。
されて列選択トランジスタQe1が導通すると、ビデオラ
インLVを経て負荷抵抗RLにSITセルQ11のソース電流ISが
流れることとなるとともに、寄生容量Cd1からの放電電
流も流れる。
このため、信号出力Voutは、同図(G)に示すように
右下がりの波形となる。
右下がりの波形となる。
次に、時刻tb3では、SITセルQ12に対して上述した信
号の読み出しが行われる(同図(C)参照)。同様にし
て、時刻tb4では、SITセルQ1jに対する信号の読み出し
が行われる(同図(D)参照)。
号の読み出しが行われる(同図(C)参照)。同様にし
て、時刻tb4では、SITセルQ1jに対する信号の読み出し
が行われる(同図(D)参照)。
更に、時刻tb5からは、以上の動作が繰り返される。
なお、以上のようなSITをソースフォロアとして用
い、列選択トランジスタによって信号の読出しを行う方
式で、ソースフォロア・列選択トランジスタ方式とい
う。
い、列選択トランジスタによって信号の読出しを行う方
式で、ソースフォロア・列選択トランジスタ方式とい
う。
[発明が解決しようとする問題点] 以上のような信号読み出し方式でも、一応信号読み出
しを行うことは可能であるが、以下のような不都合があ
る。
しを行うことは可能であるが、以下のような不都合があ
る。
まず、従来例1は、第1および第2の行ラインで選択
されたSITセルのみを選択導通させることにより、非選
択SITセルの導通による該当蓄積容量の放電を防止し、
光増幅率の高いSITを各セルの光電変換素子として用い
るとともに、各セル間のクロストークを抑制することを
目的とするものである。
されたSITセルのみを選択導通させることにより、非選
択SITセルの導通による該当蓄積容量の放電を防止し、
光増幅率の高いSITを各セルの光電変換素子として用い
るとともに、各セル間のクロストークを抑制することを
目的とするものである。
ところが、第11図のta3のタイミングで、プリチャー
ジトランジスタQcjをオフとすると(同図(B)参
照)、第1の行ラインLVaiに存在する寄生容量Cciがプ
リチャージされていないために、蓄積容量電圧VCajが低
下してしまう(同図(E)参照)。
ジトランジスタQcjをオフとすると(同図(B)参
照)、第1の行ラインLVaiに存在する寄生容量Cciがプ
リチャージされていないために、蓄積容量電圧VCajが低
下してしまう(同図(E)参照)。
すなわち、蓄積容量Cajに蓄積された蓄積電荷が、SIT
セルQij,寄生容量Cciを通じて放電してしまい、蓄積容
量電圧VCajはプリチャージ電圧VaPより低下することと
なる。このことは、第1の行ラインLVaiの電圧VLVaiを
モニターすることによって確認された(同図(F)参
照)。
セルQij,寄生容量Cciを通じて放電してしまい、蓄積容
量電圧VCajはプリチャージ電圧VaPより低下することと
なる。このことは、第1の行ラインLVaiの電圧VLVaiを
モニターすることによって確認された(同図(F)参
照)。
このような寄生容量による蓄積電荷の放電は、結果的
に、光増幅率が105〜108程度と高いSITによって撮像装
置を構成することの利点を低減させるものである。
に、光増幅率が105〜108程度と高いSITによって撮像装
置を構成することの利点を低減させるものである。
また、暗状態での信号出力Voutには、非選択セルを通
じての放電出力が表われ、これが偽信号として出力され
ることとなる。従って、セル間のクロストークが大きく
なってしまうという不都合がある。
じての放電出力が表われ、これが偽信号として出力され
ることとなる。従って、セル間のクロストークが大きく
なってしまうという不都合がある。
次に、従来例2においては、SITセルQijのドレインに
は、共通に電源電圧VaDDが印加されている。
は、共通に電源電圧VaDDが印加されている。
このため、光増幅率の高いセル構成とすると、非選択
セルによる偽信号の混入が生ずることとなり、暗出力が
増加することとなる。
セルによる偽信号の混入が生ずることとなり、暗出力が
増加することとなる。
従って、比較的光増幅率の低い(102〜103)ノーマル
オフ形のSITセル構成とせざるを得ないため、SITの高光
感度特性を十分生かすことができないという不都合があ
る。
オフ形のSITセル構成とせざるを得ないため、SITの高光
感度特性を十分生かすことができないという不都合があ
る。
この発明は、以上のような従来技術の問題点に鑑みて
なされたもので、SITの有する特性を充分に生かして高
光増幅率の信号検出を可能とするとともに、セル間のク
ロストークを良好に抑制し、更には暗出力の低減を図る
ことができる固体撮像装置を提供することをその目的と
するものである。
なされたもので、SITの有する特性を充分に生かして高
光増幅率の信号検出を可能とするとともに、セル間のク
ロストークを良好に抑制し、更には暗出力の低減を図る
ことができる固体撮像装置を提供することをその目的と
するものである。
[問題点を解決するための手段] この発明は、画素対応の複数のSITセルを、選択スイ
ッチ手段によって順に選択して信号読み出し手段に接続
し、選択されたSITセルに入射した光の信号を読み出す
固体撮像装置において;非選択のSITセルの第1の主電
極および第2の主電極間を同電位とする電位調整手段を
備えたことを特徴とするものである。
ッチ手段によって順に選択して信号読み出し手段に接続
し、選択されたSITセルに入射した光の信号を読み出す
固体撮像装置において;非選択のSITセルの第1の主電
極および第2の主電極間を同電位とする電位調整手段を
備えたことを特徴とするものである。
この発明の一態様によれば、前記SITセルは二次元の
マトリクス状に配列されており;各SITセルの第1の主
電極は、複数のいずれかの列ラインに接続されており、
第2の主電極は、複数のいずれかの第1の行ラインに接
続されており;前記電位調整手段は、前記列ラインと第
1の行ラインとを、同一の電圧にプリチャージするプリ
チャージ手段を有する。
マトリクス状に配列されており;各SITセルの第1の主
電極は、複数のいずれかの列ラインに接続されており、
第2の主電極は、複数のいずれかの第1の行ラインに接
続されており;前記電位調整手段は、前記列ラインと第
1の行ラインとを、同一の電圧にプリチャージするプリ
チャージ手段を有する。
この発明の別の態様によれば、前記電位調整手段は、
前記列ラインと第1の行ラインとを、接地状態にリセッ
トするリセット手段を有する。
前記列ラインと第1の行ラインとを、接地状態にリセッ
トするリセット手段を有する。
[作用] この発明では、信号読み出しが行われるSITセル以外
のセル第1、および第2の主電極が、電位調整手段によ
って同一の電位に調整される。
のセル第1、および第2の主電極が、電位調整手段によ
って同一の電位に調整される。
一つの態様によれば、各セルの第1および第2の主電
極が接続されたラインは、同一の電圧に各々プリチャー
ジされる。別の態様によれば、第1および第2の主電極
が接続されたラインは、接地状態にリセットされる。
極が接続されたラインは、同一の電圧に各々プリチャー
ジされる。別の態様によれば、第1および第2の主電極
が接続されたラインは、接地状態にリセットされる。
これによって、非選択セルの第1,第2の主電極間の電
位が等しくなり、リーク電流が流れなくなって、非選択
セルによる暗出力時の偽信号が低減される。
位が等しくなり、リーク電流が流れなくなって、非選択
セルによる暗出力時の偽信号が低減される。
[実施例] 以下、この発明の実施例を、添付図面を参照しながら
詳細に説明する。なお、上述した従来技術と同様ないし
相当する部分には、同一の符号を用いることとする。
詳細に説明する。なお、上述した従来技術と同様ないし
相当する部分には、同一の符号を用いることとする。
基本的構成,作用 まず、この発明の基本的な構成例とその作用につい
て、第1図〜第3図を参照しながら説明する。
て、第1図〜第3図を参照しながら説明する。
第1図には、この発明の基本的なセルの構成例が示さ
れている。図において、SITセルQAのドレインは、列ラ
インLHAに接続されており、この列ラインLHAが信号読出
しラインとなっている。列ラインLHAは、読出し選択回
路30を介してビデオラインLVに接続されており、これか
ら信号出力Voutが得られるようになっている。
れている。図において、SITセルQAのドレインは、列ラ
インLHAに接続されており、この列ラインLHAが信号読出
しラインとなっている。列ラインLHAは、読出し選択回
路30を介してビデオラインLVに接続されており、これか
ら信号出力Voutが得られるようになっている。
読出し選択回路30は、例えば第10図に示したような転
送ゲートと蓄積容量と列選択ゲートよりなる蓄積容量方
式の構成となっている。
送ゲートと蓄積容量と列選択ゲートよりなる蓄積容量方
式の構成となっている。
この列ラインLHAには、プリチャージトランジスタQB
を介してプリチャージ電圧VPが印加されるようになって
いる。
を介してプリチャージ電圧VPが印加されるようになって
いる。
SITセルQAのソースは、第1の行ラインLVAに接続さ
れ、この行ラインLVAには、プリチャージ・トランジス
タQCを介してプリチャージ電圧VPが印加されるようにな
っている。
れ、この行ラインLVAには、プリチャージ・トランジス
タQCを介してプリチャージ電圧VPが印加されるようにな
っている。
第1の行ラインLVAは、更に行選択トランジスタQDを
介してアースされている。
介してアースされている。
次に、SITセルQAのゲートと行選択トランジスタQDの
ゲートとは、第2の行ラインLVBに各々接続されてお
り、この行ラインLVBは、垂直走査回路(図示せず)に
接続されている。
ゲートとは、第2の行ラインLVBに各々接続されてお
り、この行ラインLVBは、垂直走査回路(図示せず)に
接続されている。
上述した列ラインLHA,行ラインLVAには、各々寄生容
量CA,CBが各々存在し、ビデオラインLBには、負荷抵抗R
Lを介して電圧VDDが印加されている。
量CA,CBが各々存在し、ビデオラインLBには、負荷抵抗R
Lを介して電圧VDDが印加されている。
次に、以上のような装置の作用について、第2図のタ
イムチャートを参照しながら説明する。
イムチャートを参照しながら説明する。
まず、同図の時刻tA1において、同図(A)に示すよ
うに読み出し選択回路30駆動信号φAが印加されると、
第10図で説明したように転送トランジスタが導通状態と
なる。
うに読み出し選択回路30駆動信号φAが印加されると、
第10図で説明したように転送トランジスタが導通状態と
なる。
次に、時刻tA2において、第2図(B)に示すように
駆動信号φBが印加されると、プリチャージトランジス
タQB,QCが各々導通し、列ラインLHAの寄生容量CAと、読
み出し選択回路30に含まれる蓄積容量とが電圧VPまでプ
リチャージされる。そして、これとともに、第1の行ラ
インLHAの寄生容量CBも同様にVPまでプリチャージされ
る。
駆動信号φBが印加されると、プリチャージトランジス
タQB,QCが各々導通し、列ラインLHAの寄生容量CAと、読
み出し選択回路30に含まれる蓄積容量とが電圧VPまでプ
リチャージされる。そして、これとともに、第1の行ラ
インLHAの寄生容量CBも同様にVPまでプリチャージされ
る。
以上のような寄生容量に対するプリチャージによっ
て、SITセルQAのドレイン,ソース間は電位差のない状
態となる。
て、SITセルQAのドレイン,ソース間は電位差のない状
態となる。
同図(E),(F)には、読み出し選択回路30の蓄積
容量(ないし寄生容量CA),寄生容量CBの電圧VA,VBが
各々示されている。時刻tA2では、VA=VB=VPとなる。
容量(ないし寄生容量CA),寄生容量CBの電圧VA,VBが
各々示されている。時刻tA2では、VA=VB=VPとなる。
次に、時刻tA3で駆動信号φBがオフとなっても、蓄
積容量の電圧VA,行ラインLVAの電圧VBは、ともに同電位
にプリチャージされている。このため、蓄積容量の電圧
VAは変化せず、従って読み出し選択回路30の蓄積容量か
らの放電は生じない。
積容量の電圧VA,行ラインLVAの電圧VBは、ともに同電位
にプリチャージされている。このため、蓄積容量の電圧
VAは変化せず、従って読み出し選択回路30の蓄積容量か
らの放電は生じない。
次に、時刻tA4において、同図(C)に示すように駆
動信号φCが印加されると、SITセルQA,行選択トランジ
スタQDが各々導通することとなる。このため、行ライン
LVAはただちに接地されることとなる。
動信号φCが印加されると、SITセルQA,行選択トランジ
スタQDが各々導通することとなる。このため、行ライン
LVAはただちに接地されることとなる。
従って、光量に応じてSITセルQAのゲートに蓄積され
た電荷量ΔQに対応してSITのID−VD特性で増幅された
ドレイン電流が流れることとなり、読み出し選択回路30
の蓄積容量の電圧VAは低下する(同図(E)参照)。
た電荷量ΔQに対応してSITのID−VD特性で増幅された
ドレイン電流が流れることとなり、読み出し選択回路30
の蓄積容量の電圧VAは低下する(同図(E)参照)。
この電圧VAの変化は、第10図で説明したように、時刻
tA6における読み出し選択回路30における駆動信号φD
の印加によって検出され(第2図(D)参照)、同図
(G)に示す検出信号出力Voutが得られる。
tA6における読み出し選択回路30における駆動信号φD
の印加によって検出され(第2図(D)参照)、同図
(G)に示す検出信号出力Voutが得られる。
なお、同図(E),(G)中、aは暗出力の場合であ
り、b,cはその順に入射光量が大きくなった場合であ
る。
り、b,cはその順に入射光量が大きくなった場合であ
る。
aで示す暗状態の出力Voutは、上述したように、時刻
tA3からtA4までの時間における蓄積容量電圧VAのプリチ
ャージ電圧VPからの低下がないため、十分小さく抑制す
ることができる。
tA3からtA4までの時間における蓄積容量電圧VAのプリチ
ャージ電圧VPからの低下がないため、十分小さく抑制す
ることができる。
次に、第3図を参照しながら、他の基本的構成例につ
いて説明する。この例は、第1図のSITセルQAのソース
とドレインを入換えたものである。なお、以下の説明
で、第1図のものと対応するものに、「R」の符号を付
すこととする。
いて説明する。この例は、第1図のSITセルQAのソース
とドレインを入換えたものである。なお、以下の説明
で、第1図のものと対応するものに、「R」の符号を付
すこととする。
第3図において、SITセルQARのソースは、列ラインLH
ARに接続されており、この列ラインLHARが信号読出しラ
インとなっている。列ラインLHARは、読出し選択回路30
Rを介してビデオラインLHARに接続されており、これか
ら信号出力VoutRが得られるようになっている。
ARに接続されており、この列ラインLHARが信号読出しラ
インとなっている。列ラインLHARは、読出し選択回路30
Rを介してビデオラインLHARに接続されており、これか
ら信号出力VoutRが得られるようになっている。
読出し選択回路30Rは、例えば第10図に示したような
転送ゲートと蓄積容量と列選択ゲートよりなる蓄積容量
方式の構成となっている。
転送ゲートと蓄積容量と列選択ゲートよりなる蓄積容量
方式の構成となっている。
この列ラインLHARは、他方において、トランジスタQB
Rを介してアースされている。
Rを介してアースされている。
次に、SITセルQARのドレインは、第1の行ラインLVAR
に接続され、この行ラインLVARには、トランジスタQDR
を介して電圧VPRが印加されるようになっている。
に接続され、この行ラインLVARには、トランジスタQDR
を介して電圧VPRが印加されるようになっている。
第1の行ラインLVARは、更にトランジスタQCRを介し
てアースされている。
てアースされている。
次に、SITセルQARのゲートとトランジスタQBRのゲー
トとは、第2の行ラインLVBRに各々接続されており、こ
の行ラインLVBR、垂直走査回路(図示せず)に接続され
ている。
トとは、第2の行ラインLVBRに各々接続されており、こ
の行ラインLVBR、垂直走査回路(図示せず)に接続され
ている。
上述した列ラインLHAR,行ラインLVARには、各々寄生
容量CAR,CBRが各々存在し、ビデオラインLVRには、負荷
抵抗RLRが接続されている。
容量CAR,CBRが各々存在し、ビデオラインLVRには、負荷
抵抗RLRが接続されている。
以上のように、この例では、関連する電圧の印加方法
が変更される。すなわち、接地電位と電源電圧VDDが交
換されるとともに、プリチャージ電圧VPが接地電位のリ
セット電圧となり、プリチャージトレンジスタQB,QC
は、それぞれリセットトランジスタQBR,QCRとなる。
が変更される。すなわち、接地電位と電源電圧VDDが交
換されるとともに、プリチャージ電圧VPが接地電位のリ
セット電圧となり、プリチャージトレンジスタQB,QC
は、それぞれリセットトランジスタQBR,QCRとなる。
なお、読出し選択回路30Rは、転送トランジスタと蓄
積容量と列選択トランジスタによる構成でもよく、また
列選択トランジスタによる構成によってもよい。
積容量と列選択トランジスタによる構成でもよく、また
列選択トランジスタによる構成によってもよい。
また、SITセルQARは、第1図のSITセルQAと同様、光
増幅率の高いSITによって構成されている。
増幅率の高いSITによって構成されている。
以上のような、SITのソースとドレインを入換えた構
成としても、第1図のものと同様の作用により、非選択
セルのリーク電流による偽信号、暗出力の低減を図るこ
とができる。
成としても、第1図のものと同様の作用により、非選択
セルのリーク電流による偽信号、暗出力の低減を図るこ
とができる。
また、このような効果は、読出し選択回路30Rに、転
送トランジスタ,蓄積容量,列選択トランジスタを用い
る蓄積容量による読出し方式の場合においても、また、
列選択トランジスタによって構成されたソースフォロア
・列選択トランジスタによる読出し方式の場合において
も、同様に達成することができる。
送トランジスタ,蓄積容量,列選択トランジスタを用い
る蓄積容量による読出し方式の場合においても、また、
列選択トランジスタによって構成されたソースフォロア
・列選択トランジスタによる読出し方式の場合において
も、同様に達成することができる。
第1実施例 次に、第4図及び第5図を参照しながら、この発明を
第1実施例について説明する。
第1実施例について説明する。
第4図には、第1実施例の構成が示されており、第1
図のセルをマトリクス状に配列した構成となっている。
図のセルをマトリクス状に配列した構成となっている。
同図において、1画素の信号検出を行うSITセルQ
ij(i=1〜m,j=1〜n)は、SIT10とゲートキャパシ
タ12とによって各々構成されている。SITセルQijのドレ
インは、列ラインLHajに各々接続されており、この列ラ
インLHajが信号読出しラインとなる。
ij(i=1〜m,j=1〜n)は、SIT10とゲートキャパシ
タ12とによって各々構成されている。SITセルQijのドレ
インは、列ラインLHajに各々接続されており、この列ラ
インLHajが信号読出しラインとなる。
列ラインLHajは、一方において、転送トランジスタQ
aj,これの出力側とアース間に接続された蓄積容量Caj,
列選択トランジスタQbjを各々経てビデオラインLVに共
通に接続されている。このビデオラインLVには、負荷抵
抗RLを介してビデオ電源としての電圧VaDDが印加されて
いる。
aj,これの出力側とアース間に接続された蓄積容量Caj,
列選択トランジスタQbjを各々経てビデオラインLVに共
通に接続されている。このビデオラインLVには、負荷抵
抗RLを介してビデオ電源としての電圧VaDDが印加されて
いる。
かかる、転送トランジスタQaj,蓄積容量Cajおよび列
選択トランジスタQbjによって、読み出し選択回路が構
成されている。
選択トランジスタQbjによって、読み出し選択回路が構
成されている。
また、かかる列ラインLHajは、他方において、プリチ
ャージトランジスタQcjに各々接続されており、これら
を介してプリチャージ電圧VaPが各々印加されている。
ャージトランジスタQcjに各々接続されており、これら
を介してプリチャージ電圧VaPが各々印加されている。
なお、上述した列選択トランジスタQbjのベースは、
水平走査回路100に各々接続されている。
水平走査回路100に各々接続されている。
次に、SITセルQijのソースは、第1の行ラインLVaiに
各々接続されており、これらの行ラインLVaiは、行選択
トランジスタQdiを各々介して接地されている。
各々接続されており、これらの行ラインLVaiは、行選択
トランジスタQdiを各々介して接地されている。
また、SITセルQijのゲートキャパシタ12と行選択トラ
ンジスタQdiのゲートは、第2の行ラインLVbiに各々接
続されており、各行ラインLVbiは、垂直走査回路102に
各々接続されている。
ンジスタQdiのゲートは、第2の行ラインLVbiに各々接
続されており、各行ラインLVbiは、垂直走査回路102に
各々接続されている。
上述した列ラインLHajには、寄生容量Cbjが各々存在
する。すなわち、列ラインLHajには、蓄積容量Cajと寄
生容量Cbjとが並列に接続されていることになる。
する。すなわち、列ラインLHajには、蓄積容量Cajと寄
生容量Cbjとが並列に接続されていることになる。
以上の構成は、第10図に示したものと同様である。
次に、この実施例の特徴部分について説明すると、上
述した第1の行ラインLVaiは、プリチャージトランジス
タTAiに各々接続されており、これらを介してプリチャ
ージ電圧VaPが各々印加されるようになっている。
述した第1の行ラインLVaiは、プリチャージトランジス
タTAiに各々接続されており、これらを介してプリチャ
ージ電圧VaPが各々印加されるようになっている。
これらのプリチャージトランジスタTAiのゲートに
は、上述したプリチャージトランジスタQcjのゲートに
印加される駆動信号φcが印加されるようになってい
る。
は、上述したプリチャージトランジスタQcjのゲートに
印加される駆動信号φcが印加されるようになってい
る。
次に、第5図の各部の信号波形を示すタイムチャート
を参照しながら、以上の実施例における信号読み出し動
作について説明する。なお、同図のタイムチャートは、
第2図に示したものと同様である。
を参照しながら、以上の実施例における信号読み出し動
作について説明する。なお、同図のタイムチャートは、
第2図に示したものと同様である。
まず、同図(A)に示すように、転送トランジスタQ
ajのゲートに時刻tA1で駆動信号φaが各々印加される
と、各転送トランジスタQajが導通状態となる。
ajのゲートに時刻tA1で駆動信号φaが各々印加される
と、各転送トランジスタQajが導通状態となる。
次に、この状態で時刻tA2において、プリチャージト
ランジスタQcj,TAiのゲートに駆動信号φcが各々印加
されると、プリチャージトランジスタQcj,TAiが各々導
通状態となり、列ラインLHajの蓄積容量Cajと寄生容量C
bj、および第1の行ラインLVaiに存在する寄生容量Cci
とが、いずれも電圧VaPまでプリチャージされることと
なる(同図(E),(F)参照)。
ランジスタQcj,TAiのゲートに駆動信号φcが各々印加
されると、プリチャージトランジスタQcj,TAiが各々導
通状態となり、列ラインLHajの蓄積容量Cajと寄生容量C
bj、および第1の行ラインLVaiに存在する寄生容量Cci
とが、いずれも電圧VaPまでプリチャージされることと
なる(同図(E),(F)参照)。
次に、時刻tA3において、上述した駆動信号φcがオ
フとなる(同図(B)参照)。その後、時刻tA4で、行
選択パルスφgi、例えばφg1が垂直走査回路102から第
2の行ラインLVb1に印加され、その行ラインLVb1に各々
接続されたSITセルQ1jのゲートキャパシタ12に読出しパ
ルスが加えられることとなる。
フとなる(同図(B)参照)。その後、時刻tA4で、行
選択パルスφgi、例えばφg1が垂直走査回路102から第
2の行ラインLVb1に印加され、その行ラインLVb1に各々
接続されたSITセルQ1jのゲートキャパシタ12に読出しパ
ルスが加えられることとなる。
同時に、第1行ラインLVa1は、行選択トランジスタQ
d1がφg1により導通することによってアースされ、SIT
セルQijの第1行目のセルQ11〜Q1nのみが導通すること
となる。
d1がφg1により導通することによってアースされ、SIT
セルQijの第1行目のセルQ11〜Q1nのみが導通すること
となる。
他方、SITセルQijの各蓄積ゲートには、光電変換され
た蓄積電荷ΔQgが入射光量に応じて蓄積されている。
た蓄積電荷ΔQgが入射光量に応じて蓄積されている。
このため、SITセルQijのゲート電圧ΔVgは、 ΔVg=ΔQg/C だけ変化している。ここで、Cはゲート全容量を示し、
キャパシタ容量Cgと蓄積ゲート接合容量CJを含むもので
ある。
キャパシタ容量Cgと蓄積ゲート接合容量CJを含むもので
ある。
このゲート電圧の変化ΔVgにゲート選択パルスφgiが
加えられると、SITセルQijがオンとなり、ゲート電圧Δ
Vgに従ってSIT10のID−IG特性で増幅されたドレイン電
流IDが流れ、プリチャージされた列ラインLHajの蓄積容
量Cajと寄生容量Cbjの放電が行われることとなる。
加えられると、SITセルQijがオンとなり、ゲート電圧Δ
Vgに従ってSIT10のID−IG特性で増幅されたドレイン電
流IDが流れ、プリチャージされた列ラインLHajの蓄積容
量Cajと寄生容量Cbjの放電が行われることとなる。
これによって、蓄積容量Cajの電圧Vcajは、同図
(E)に示すように、プリチャージ電圧VaPから各セル
に対する入射光量に応じて、a,b,cのように変化する。
図中、aは暗出力の場合であり、b,cはその順に入射光
量が大きくなった場合である。
(E)に示すように、プリチャージ電圧VaPから各セル
に対する入射光量に応じて、a,b,cのように変化する。
図中、aは暗出力の場合であり、b,cはその順に入射光
量が大きくなった場合である。
次に、時刻tA5のタイミングでφgiがローレベルとな
るため(同図(C)参照)、SITセルQijはオフとなり、
その電流経路が遮断される。
るため(同図(C)参照)、SITセルQijはオフとなり、
その電流経路が遮断される。
同時に、駆動信号φaもローレベルとなり(同図
(A)参照)、転送トランジスタQajもオフとなって、
蓄積容量Cajが信号読出し用の列ラインLHajから分離さ
れることとなる。
(A)参照)、転送トランジスタQajもオフとなって、
蓄積容量Cajが信号読出し用の列ラインLHajから分離さ
れることとなる。
更に、時刻tA6で、列選択トランジスタQbjのゲートに
水平走査回路100からφbjが印加される(同図(D)参
照)。これによって列選択トランジスタQbjが導通する
こととなり、ビデオ電圧VaDDによる蓄積容量Cajの充電
が行われる。このときの充電電流が負荷抵抗RLによって
電圧に変換され、同図(G)に示すように、信号出力V
outとして外部に出力されることとなる。
水平走査回路100からφbjが印加される(同図(D)参
照)。これによって列選択トランジスタQbjが導通する
こととなり、ビデオ電圧VaDDによる蓄積容量Cajの充電
が行われる。このときの充電電流が負荷抵抗RLによって
電圧に変換され、同図(G)に示すように、信号出力V
outとして外部に出力されることとなる。
以上のように、この実施例では、第1図に示したもの
と同様の動作によって信号の読み出しが行われる。
と同様の動作によって信号の読み出しが行われる。
第2実施例 次に、この発明の第2実施例について説明する。この
第2実施例は、第3図に示したものと同様であり、第4
図の第1実施例において、SITのドレインとソースを入
換えたものである。
第2実施例は、第3図に示したものと同様であり、第4
図の第1実施例において、SITのドレインとソースを入
換えたものである。
第6図に、第1実施例における対応構成部分と同様の
符号に「R」の符号を付して、各構成要素を示すことと
する。
符号に「R」の符号を付して、各構成要素を示すことと
する。
第7図には、動作時の信号波形が示されている。第5
図に示した第1実施例のものとほぼ同様であるが、第7
図(E),(F)に各々示す蓄積容量のプリチャージと
リセットの電圧波形が逆転しており、また、これに伴っ
て同図(G)の出力波形も逆転して正電圧の方向とな
る。
図に示した第1実施例のものとほぼ同様であるが、第7
図(E),(F)に各々示す蓄積容量のプリチャージと
リセットの電圧波形が逆転しており、また、これに伴っ
て同図(G)の出力波形も逆転して正電圧の方向とな
る。
この第2実施例においても、第1の行ラインLVaiRの
リセットトランジスタTiRの働きによって、同図
(E),(F)の各々示すように、時刻tA2において蓄
積容量,寄生容量が全てリセットされるため、非選択セ
ルによるリーク電流がない。このため、蓄積容量からの
放電が抑制されて、暗出力が十分に抑制される。
リセットトランジスタTiRの働きによって、同図
(E),(F)の各々示すように、時刻tA2において蓄
積容量,寄生容量が全てリセットされるため、非選択セ
ルによるリーク電流がない。このため、蓄積容量からの
放電が抑制されて、暗出力が十分に抑制される。
第3実施例 次に、第8図および第9図を参照しながら、この発明
の第3実施例について説明する。第8図には、第3実施
例の構成が示されており、第9図には、その動作のタイ
ムチャートが示されている。
の第3実施例について説明する。第8図には、第3実施
例の構成が示されており、第9図には、その動作のタイ
ムチャートが示されている。
この第3実施例は、上述した第2実施例を変形した構
成となっているので、第2実施例と共通ないし対応する
構成部分には、同一の符号を用いることとする。
成となっているので、第2実施例と共通ないし対応する
構成部分には、同一の符号を用いることとする。
この実施例は、第8図に示すように、蓄積容量(第2
実施例ではCajR)と転送トランジスタ(第2実施例では
QajR)がない点で、第2実施例と異るもので、ソースフ
ォロア・列選択トランジスタによる読出し方式によって
信号読み出しが行われる。
実施例ではCajR)と転送トランジスタ(第2実施例では
QajR)がない点で、第2実施例と異るもので、ソースフ
ォロア・列選択トランジスタによる読出し方式によって
信号読み出しが行われる。
次に、第9図を参照しながら、第3実施例の動作につ
いて説明する。
いて説明する。
まず、時刻tB1において、駆動信号φgiRが垂直走査回
路102Rから第2の行ラインLVbiRに印加されると(同図
(A)参照)、該当するi行、例えば第1行が選択され
る。
路102Rから第2の行ラインLVbiRに印加されると(同図
(A)参照)、該当するi行、例えば第1行が選択され
る。
すなわち、SITセルQ11R〜Q1nRのドレインに、行選択
トランジスタQd1Rを介し電源電圧VaDDRが各々印加され
るとともに、ゲートには、駆動信号φg1Rが各々印加さ
れることとなる。
トランジスタQd1Rを介し電源電圧VaDDRが各々印加され
るとともに、ゲートには、駆動信号φg1Rが各々印加さ
れることとなる。
このため、第1行のSITセルQ11R〜Q1nRのみが導通す
るが、他の行に接続されたSITセルは導通しない。
るが、他の行に接続されたSITセルは導通しない。
更に、かかる時刻tB1における駆動信号φCRの立下が
りによって(同図(F)参照)、リセットトランジスタ
QcjR,TiRがそれぞれ非導通となり、列ラインLHajRと第
1の行ラインLHVajRのリセットが各々行われる。
りによって(同図(F)参照)、リセットトランジスタ
QcjR,TiRがそれぞれ非導通となり、列ラインLHajRと第
1の行ラインLHVajRのリセットが各々行われる。
従って、非選択SITセルのソースとドレインの電圧、
すなわち寄生容量CbjR,CciRの電圧VCbjR,CciRが同電位
となり、リーク電流は流れない。
すなわち寄生容量CbjR,CciRの電圧VCbjR,CciRが同電位
となり、リーク電流は流れない。
他方、導通したSITセルQ11R〜Q1nRでは、入射光によ
ってゲートに蓄積された電荷量に対応してドレイン電流
の増幅が行なわれ、列ラインLHajRの電位VCbjRは、光量
に応じて同図(E)のように増加する。
ってゲートに蓄積された電荷量に対応してドレイン電流
の増幅が行なわれ、列ラインLHajRの電位VCbjRは、光量
に応じて同図(E)のように増加する。
そして、時刻tB21において、同図(B)に示すよう
に、水平走査回路100Rから駆動信号φb1Rが列選択トラ
ンジスタQb1Rに入力されると、列選択トランジスタQb1R
が導通する。
に、水平走査回路100Rから駆動信号φb1Rが列選択トラ
ンジスタQb1Rに入力されると、列選択トランジスタQb1R
が導通する。
従って、ビデオラインLVRを経て、負荷抵抗RLRにSIT
セルQ11Rのソース電流ISが導通期間中流れることとな
る。このとき、寄生容量Cb1Rからの放電電流も流れるこ
ととなり、信号出力VoutRは、同図(G)に示すように
なる。
セルQ11Rのソース電流ISが導通期間中流れることとな
る。このとき、寄生容量Cb1Rからの放電電流も流れるこ
ととなり、信号出力VoutRは、同図(G)に示すように
なる。
以上の信号読み出し動作が、時刻tB22〜tB2nにおい
て、SITセルQ12R〜Q1nRに対し各々行われる(同図
(C),(D),(G)参照)。
て、SITセルQ12R〜Q1nRに対し各々行われる(同図
(C),(D),(G)参照)。
かかる出力信号VoutRの暗出力成分は、非選択セルの
リーク電流が抑制されているため、良好に低減される。
従って、光増幅率の高いSITを配置した場合にも偽信号
出力が抑制され、各セル間のクロストークの低減を図る
ことができる。
リーク電流が抑制されているため、良好に低減される。
従って、光増幅率の高いSITを配置した場合にも偽信号
出力が抑制され、各セル間のクロストークの低減を図る
ことができる。
実施例の効果 以上の実施例によれば、行選択スイッチ手段と列選択
スイッチ手段とによって、特定の信号読み出し用のSIT
セルのみが選択される。
スイッチ手段とによって、特定の信号読み出し用のSIT
セルのみが選択される。
そして、SITセルのドレインおよびソースが接続され
ているラインは、プリチャージトランジスタまたはリセ
ットトランジスタによってプリチャージまたはリセット
される。
ているラインは、プリチャージトランジスタまたはリセ
ットトランジスタによってプリチャージまたはリセット
される。
これによって、非選択セルのドレイン・ソース間の電
位が等しくなり、リーク電流が流れなくなって、非選択
セルによる暗出力時の偽信号を十分抑制することができ
る。
位が等しくなり、リーク電流が流れなくなって、非選択
セルによる暗出力時の偽信号を十分抑制することができ
る。
従って、光増幅率の高いSITによってセルを構成する
とともに、かかるセルをマトリックス状に配列すること
によって、光増幅率が高くかつセル間のクロストークが
十分に抑制された固体撮像装置を実現することができ
る。
とともに、かかるセルをマトリックス状に配列すること
によって、光増幅率が高くかつセル間のクロストークが
十分に抑制された固体撮像装置を実現することができ
る。
また、暗状態における出力が小さいので、光電変換特
性のダイナミックレンジを大きくとることができという
効果もある。
性のダイナミックレンジを大きくとることができという
効果もある。
更に、転送ゲート・蓄積容量・列選択トランジスタに
よる蓄積容量方式ばかりでなく、高光幅増率SITセルに
適用できなかったソースフォロア・列選択スイッチによ
る読出し方式も、第3実施例として示したように適用可
能となり、クロストークの十分抑制された高光増幅率SI
Tセルの固体撮像装置を実現できる。
よる蓄積容量方式ばかりでなく、高光幅増率SITセルに
適用できなかったソースフォロア・列選択スイッチによ
る読出し方式も、第3実施例として示したように適用可
能となり、クロストークの十分抑制された高光増幅率SI
Tセルの固体撮像装置を実現できる。
このような高光増幅率のセル構成とすることができる
ということは、別言すれば、従来と同じ光増幅率のセル
を用いれば、セル密度の向上を図ることができることに
なる。
ということは、別言すれば、従来と同じ光増幅率のセル
を用いれば、セル密度の向上を図ることができることに
なる。
また、比較的光増幅率の低いSITセルをマトリックス
状に配列した場合においても、飽和光量以上の光照射の
非選択セルによる偽信号が抑制されているから、セル間
のクロストークの少ない固体撮像装置を実現することが
できる。
状に配列した場合においても、飽和光量以上の光照射の
非選択セルによる偽信号が抑制されているから、セル間
のクロストークの少ない固体撮像装置を実現することが
できる。
他の実施例 なお、この発明は何ら上記実施例に限定されるもので
はなく、例えば上記実施例においては、行,列選択用、
プリチャージ,リセット用のトランジスタをMOSトラン
ジスタにより構成したが、これに限定されるものではな
く、例えばノーマリオフ型のSITで各々構成することも
できる。
はなく、例えば上記実施例においては、行,列選択用、
プリチャージ,リセット用のトランジスタをMOSトラン
ジスタにより構成したが、これに限定されるものではな
く、例えばノーマリオフ型のSITで各々構成することも
できる。
また、各セルを構成するSITとしては、縦型のものに
限らず、横型のもの、例えばMOSSIT、接合型SITを用い
るようにしてもよい。
限らず、横型のもの、例えばMOSSIT、接合型SITを用い
るようにしてもよい。
更に、上記実施例は、いずれも二次元の撮像装置の例
であるが、一次元の撮像装置に対しても、この発明は適
用されるものである。
であるが、一次元の撮像装置に対しても、この発明は適
用されるものである。
[発明の効果] 以上説明したように、この発明によれば、SITの有す
る特性を充分に生かして光増幅率の高い信号検出が可能
となるとともに、セル間のクロストークが良好に抑制さ
れ、更には暗出力の低減を図るとことができるという効
果がある。
る特性を充分に生かして光増幅率の高い信号検出が可能
となるとともに、セル間のクロストークが良好に抑制さ
れ、更には暗出力の低減を図るとことができるという効
果がある。
第1図はこの発明の第1の基本的な構成例を示す回路
図、第2図は第1図の装置の作用を示すタイムチャー
ト、第3図はこの発明の第2の基本的な構成例を示す回
路図、第4図は第1実施例の構成を示す回路図、第5図
は第1実施例の作用を示すタイムチャート、第6図は第
2実施例の構成を示す回路図、第7図は第2実施例の作
用を示すタイムチャート、第8図は第3実施例の構成を
示す回路図、第9図は第3実施例の作用を示すタイムチ
ャート、第10図は第1の従来例を示す回路図、第11図は
第1従来例の作用を示すタイムチャート、第12図は第2
の従来例を示す回路図、第13図は第2従来例の作用を示
すタイムチャートである。 [主要部分の符号の説明] 10……SIT、CA,CB……寄生容量、LHA……列ライン、LNA
……第1の行ライン、LVB……第2の行ライン、QA……S
ITセル、QB,QC……プリチャージトランジスタ、QBR,QCR
……リセットトランジスタ。
図、第2図は第1図の装置の作用を示すタイムチャー
ト、第3図はこの発明の第2の基本的な構成例を示す回
路図、第4図は第1実施例の構成を示す回路図、第5図
は第1実施例の作用を示すタイムチャート、第6図は第
2実施例の構成を示す回路図、第7図は第2実施例の作
用を示すタイムチャート、第8図は第3実施例の構成を
示す回路図、第9図は第3実施例の作用を示すタイムチ
ャート、第10図は第1の従来例を示す回路図、第11図は
第1従来例の作用を示すタイムチャート、第12図は第2
の従来例を示す回路図、第13図は第2従来例の作用を示
すタイムチャートである。 [主要部分の符号の説明] 10……SIT、CA,CB……寄生容量、LHA……列ライン、LNA
……第1の行ライン、LVB……第2の行ライン、QA……S
ITセル、QB,QC……プリチャージトランジスタ、QBR,QCR
……リセットトランジスタ。
Claims (4)
- 【請求項1】画素対応の複数のSITセルを、選択スイッ
チ手段によって順に選択して信号読み出し手段に接続
し、選択されたSITセルに入射した光の信号を読み出す
固定撮像装置において、 非選択のSITセルの第1の主電極および第2の主電極間
を同電位とする電位調整手段を備えたことを特徴とする
固体撮像装置。 - 【請求項2】前記SITセルは、二次元のマトリクス状に
配列されており、 各SITセルの第1の主電極は、複数のいずれかの列ライ
ンに接続されており、 第2の主電極は、複数のいずれかの第1の行ラインに接
続されている特許請求の範囲第1項記載の固体撮像装
置。 - 【請求項3】前記電位調整手段は、前記列ラインと第1
の行ラインとを、同一の電圧にプリチャージするプリチ
ャージ手段を有する特許請求の範囲第2項記載の固体撮
像装置。 - 【請求項4】前記電位調整手段は、前記列ラインと第1
の行ラインとを接地状態にリセットするリセット手段を
有する特許請求の範囲第2項記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62203025A JP2512874B2 (ja) | 1987-08-17 | 1987-08-17 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62203025A JP2512874B2 (ja) | 1987-08-17 | 1987-08-17 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6446378A JPS6446378A (en) | 1989-02-20 |
JP2512874B2 true JP2512874B2 (ja) | 1996-07-03 |
Family
ID=16467100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62203025A Expired - Lifetime JP2512874B2 (ja) | 1987-08-17 | 1987-08-17 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2512874B2 (ja) |
-
1987
- 1987-08-17 JP JP62203025A patent/JP2512874B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6446378A (en) | 1989-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8599292B2 (en) | CMOS sensor with low partition noise and low disturbance between adjacent row control signals in a pixel array | |
CN100391241C (zh) | 用于去除水平噪声的图像传感器 | |
US7920194B2 (en) | Image sensors with pixel reset | |
US20060232580A1 (en) | Amplifying solid-state imaging device | |
JPH0831991B2 (ja) | 固体撮像装置 | |
EP0577391B1 (en) | Solid state image pickup apparatus | |
TW451584B (en) | Reducing striped noise in CMOS image sensors | |
JP3890297B2 (ja) | イメージセンサ | |
WO2000005874A1 (en) | Multiple storage node active pixel sensors | |
JPS60199277A (ja) | 2次元固体撮像装置 | |
CN112262569B (zh) | 图像传感器 | |
JP2578622B2 (ja) | 固体撮像装置 | |
JP2512874B2 (ja) | 固体撮像装置 | |
JP2004165386A (ja) | 画像読取装置および画像読取方法 | |
JP3877372B2 (ja) | 固体撮像素子 | |
JP3406783B2 (ja) | Mos型固体撮像装置の駆動方法 | |
JPH0831992B2 (ja) | 固体撮像装置 | |
JP3395481B2 (ja) | 固体撮像素子及びその駆動方法 | |
US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
JPH0678218A (ja) | 固体撮像装置 | |
JPH06217203A (ja) | 固体撮像装置 | |
JPS60100886A (ja) | 2次元固体撮像装置及びその信号検出方法 | |
JPH0937155A (ja) | 固体撮像装置 | |
JPS63214084A (ja) | 固体撮像装置の信号読み出し方法 | |
JP2808130B2 (ja) | 固体撮像装置 |