JP2510822B2 - Fax machine - Google Patents
Fax machineInfo
- Publication number
- JP2510822B2 JP2510822B2 JP5062186A JP6218693A JP2510822B2 JP 2510822 B2 JP2510822 B2 JP 2510822B2 JP 5062186 A JP5062186 A JP 5062186A JP 6218693 A JP6218693 A JP 6218693A JP 2510822 B2 JP2510822 B2 JP 2510822B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- data
- pointer
- line number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、送信済の画像データを
メモリに保持しておき、受信側からの再送要求に応じて
誤り再送を行うファクシミリ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a facsimile apparatus which retains transmitted image data in a memory and performs error retransmission in response to a retransmission request from a receiving side.
【0002】更に詳述すれば、本発明は、ライン情報を
1単位として伝送するシステム(例えば、画像通信シス
テムにおける再送訂正を効率よく行い得るようにした誤
りデータの再送方式に関するものである。More specifically, the present invention relates to a system for transmitting line information as one unit (for example, an error data retransmission method capable of efficiently performing retransmission correction in an image communication system).
【0003】[0003]
【従来の技術】電話回線などの通信回線を介してデータ
伝送を行う場合には、通信回線の瞬断,雑音,ひずみな
どの影響により、一定の確立でデータに誤りが生ずる。
このデータの誤りを検出するために、受信データに対し
て所定の演算等を施し、一定のルールが維持されている
か否かの判定が行われている。そして、誤りが検出され
た場合には、予め定められている伝送制御手順に従い、
誤りデータを含んでいる情報データ群を再び送出すると
いう手法が採られている。2. Description of the Related Art When data is transmitted through a communication line such as a telephone line, an error occurs in the data with a certain probability due to the influence of momentary interruption, noise, distortion of the communication line.
In order to detect this data error, a predetermined operation or the like is performed on the received data to determine whether a certain rule is maintained. Then, when an error is detected, according to a predetermined transmission control procedure,
A technique is adopted in which the information data group including the error data is transmitted again.
【0004】かかる自動再送要求方式(ARQ:automatic
repeat request)は電話回線などを用いて半二重伝送を
行う場合に用いられる手法であり、ハイレベルデータリ
ンク制御手順(HDLC:high level data link control pr
ocedure)に従って行われる。このHDLCとは、データ伝送
回線を経由してデータ端末装置(DTE) 相互の間で高能率
のデータ伝送を可能とし、かついかなる符号体系にも依
存せずに任意のビット列を伝送できるビットトランスペ
アレントな同期式の伝送制御手順である。HDLC手順で
は、任意のビット列の情報およびリンク制御情報を、転
送単位であるフレームによって伝送する。フレームの開
始および終了はフラグシーケンス(01111110)で示す。Such automatic repeat request method (ARQ: automatic)
repeat request) is a method used when performing half-duplex transmission using a telephone line, etc., and is a high-level data link control procedure (HDLC).
ocedure). This HDLC is a bit transparent that enables highly efficient data transmission between data terminal equipment (DTE) via a data transmission line and can transmit an arbitrary bit string without depending on any coding system. It is a synchronous transmission control procedure. In the HDLC procedure, information of an arbitrary bit string and link control information are transmitted in a frame as a transfer unit. The start and end of the frame are indicated by the flag sequence (01111110).
【0005】図1は、HDLC手順のフレームフォーマット
を示す。図示したフラグシーケンスはフレーム同期用の
信号であり、1個以上のフラグシーケンスの送受信によ
りフレームの同期がとられる。また、フレームで転送す
る情報の中にフラグシーケンスと同じビット列が出現す
ると、受信側はそれをフレームの終了とみなす。これを
防ぐため、フレームの情報中に5個の連続するビット
“1”のパターンが出現した場合、送信側はその直後に
ビット“0”を一つ強制的に挿入して送信し、受信側で
は5個の連続したビット“1”のパターンに続いて受信
する一つのビット“0”を除去する方法(ゼロビット挿
入方式)を用いて、転送するデータの透過性を保証す
る。FIG. 1 shows the frame format of the HDLC procedure. The illustrated flag sequence is a signal for frame synchronization, and the frame is synchronized by transmitting and receiving one or more flag sequences. If the same bit sequence as the flag sequence appears in the information transferred in the frame, the receiving side regards it as the end of the frame. To prevent this, when a pattern of five consecutive bits "1" appears in the information of the frame, the transmitting side forcibly inserts one bit "0" immediately after that, and the receiving side Then, the transparency of data to be transferred is guaranteed by using a method (zero bit insertion method) of removing one bit "0" received following a pattern of five consecutive bits "1".
【0006】アドレスフィールドは、そのフレームを送
受信する局に割り当てたアドレスを2進符号(例えば、
11111111) で示す。そのフレームを受信する側の局のア
ドレスをもつフレームはコマンドフレームであり、送信
する側の局のアドレスをもつフレームはレスポンスフレ
ームである。The address field is a binary code (for example, the address assigned to the station transmitting and receiving the frame).
11111111). The frame having the address of the station receiving the frame is a command frame, and the frame having the address of the transmitting station is a response frame.
【0007】制御フィールドは、フレームがコマンドの
場合には相手局に対する動作の指令を、また、フレーム
がレスポンスの場合にはコマンドフレームの指令に対す
る応答などを示す。The control field indicates an operation command to the partner station when the frame is a command, and a response to the command frame command when the frame is a response.
【0008】フレームチェックシーケンス(FCS:frame c
hecking sequence) は、フレームの伝送誤り検出用の16
ビットのシーケンスであり、生成多項式 X16+X12 + X
5 +1による演算結果を示す。演算対象はフレームのア
ドレスフィールドの始めから情報フィールドの終りまで
である。Frame check sequence (FCS: frame c
hecking sequence) is used to detect frame transmission errors.
A sequence of bits, the generator polynomial X 16 + X 12 + X
The calculation result by 5 + 1 is shown. The operation is performed from the beginning of the address field of the frame to the end of the information field.
【0009】情報フィールドの長さは任意(例えば、51
2 バイトすなわち512 ×8 ビット)である。The length of the information field is arbitrary (for example, 51
2 bytes or 512 x 8 bits).
【0010】図2は、図1に示したHDLCフレームデータ
を用いて誤り再送を行ったときの具体例を示す。すなわ
ち、受信側があるフレームを受信した時にエラーが生じ
ていない場合には ACK信号を送出し、また、エラーが発
生している場合にはNACK信号を送出している。FIG. 2 shows a specific example when error retransmission is performed using the HDLC frame data shown in FIG. That is, when the receiving side receives a certain frame, an ACK signal is sent if no error has occurred, and a NACK signal is sent if an error has occurred.
【0011】これに対し、送信側では、フレームNの送
信中に検出した ACK信号に応答して、フレームNの送出
後にフレームN+1の送出を行う。On the other hand, on the transmitting side, in response to the ACK signal detected during the transmission of the frame N, the frame N + 1 is transmitted after the frame N is transmitted.
【0012】他方、あるフレームNの送出中にNACK信号
を検出した場合、あるいは ACK信号を検出し得なかった
場合には、フレームNを送出した後にフレームN−1の
再送を行う。そして、同一フレームについて、所定回数
以上のNACK信号を検出したとき、あるいは、 ACK信号を
全く検出しないときには、フォールバック(fallback)を
行う制御が行われる。On the other hand, if the NACK signal is detected during the transmission of a certain frame N, or if the ACK signal cannot be detected, the frame N is transmitted and then the frame N-1 is retransmitted. Then, for the same frame, when a NACK signal is detected a predetermined number of times or more, or when no ACK signal is detected at all, control for performing fallback is performed.
【0013】このように、送信側からフレーム化された
データを送出し受信側において受信を行う場合、図2に
示すように受信側においてはフレームNに関してエラー
が発生せず、フレームN+1の受信時にエラーが発生し
た場合には、次のような制御が行われる。すなわち、受
信側はフレームNを受信した後に ACK信号を送出し、フ
レームN+1を受信した後にNACK信号を送出する。As described above, when the framed data is transmitted from the transmitting side and is received by the receiving side, no error occurs in the frame N on the receiving side as shown in FIG. 2, and when the frame N + 1 is received. When an error occurs, the following control is performed. That is, the receiving side sends the ACK signal after receiving the frame N and sends the NACK signal after receiving the frame N + 1.
【0014】これに対して、送信側ではフレームN+1
を送出中に ACK信号を受信することになるので、フレー
ムN+1を送出した後にフレームN+2の送出を行う。
更に送信側では、フレームN+2の送出中に NACK 信号
を受信することになるので、フレームN+2の送出後に
再びフレームN+1の送出を行う。On the other hand, on the transmitting side, the frame N + 1
Since the ACK signal will be received during transmission of the frame, the frame N + 1 is transmitted and then the frame N + 2 is transmitted.
Further, on the transmitting side, since the NACK signal is received during the transmission of the frame N + 2, the frame N + 1 is transmitted again after the transmission of the frame N + 2.
【0015】受信側ではフレームN+1に対する上記NA
CK信号を送出した後、フレームN+2にエラーが発生す
るか否かに拘りなく、フレームN+2の受信後に ACK信
号を送出する。かくして、受信側はフレームN+1の受
信待ち状態となる。そして、フレームN+2に続いて送
出される再送フレームN+1にはエラーが発生していな
い場合、受信側は再送フレームN+1を受信した後に、
ACK信号を送出する。On the receiving side, the above NA for frame N + 1
After sending the CK signal, the ACK signal is sent after receiving the frame N + 2 regardless of whether an error occurs in the frame N + 2. Thus, the receiving side is in a state of waiting for reception of the frame N + 1. Then, when no error occurs in the retransmission frame N + 1 transmitted following the frame N + 2, the receiving side receives the retransmission frame N + 1, and then
Send an ACK signal.
【0016】他方、送信側では再送フレームN+1を送
出中に ACK信号を受信することになるので、再送フレー
ムN+1を送出した後に再びフレームN+2の送信を行
う。そして、フレームN+2を送出中に受信した ACK信
号に応答して、フレームN+2の送出後にフレームN+
3の送出を行う。On the other hand, since the transmitting side receives the ACK signal while transmitting the retransmission frame N + 1, the frame N + 2 is transmitted again after transmitting the retransmission frame N + 1. Then, in response to the ACK signal received while transmitting the frame N + 2, the frame N + 2 is transmitted after the frame N + 2 is transmitted.
3 is transmitted.
【0017】[0017]
【発明が解決しようとする課題】従来から知られている
再送訂正方式ARQ を用いた画像通信装置は、このように
HDLCフレーム構成を採用しているので、主として以下に
述べる問題点があった。The image communication apparatus using the conventionally known retransmission correction method ARQ is as follows.
Since the HDLC frame structure is adopted, there are mainly the following problems.
【0018】i)回線エラーに対する影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、受信側においては、イ) そのブロックの中に
エラーが全く生じなかったか、あるいは、ロ)1ビット
以上のエラーが生じたかということを判断することがで
きる。このため、受信側では、1ビットもエラーのない
良好な画像を再現することが可能である。I) Effect on line error Since the signal to be transmitted is divided into blocks by using the HDLC frame, on the receiving side, a) there was no error in the block, or b) 1 It can be determined whether more than one bit error has occurred. Therefore, on the receiving side, it is possible to reproduce a good image without any bit error.
【0019】しかし、あるブロックに関して受信エラー
が生じた場合、どの程度のエラーであったかということ
を判断することはできない。すなわち、受信側では、単
にそのブロックにエラーが全く生じなかったか、あるい
は、そのブロックにエラーが存在したのか(すなわち、
第1ビット目から第×ビット目(×はブロックサイズ,
画情報により異なる)のいずれかを特定することはでき
ない)という二者択一的な判断しかできなかった。However, when a reception error occurs with respect to a certain block, it cannot be judged how much the error was. That is, on the receiving side, is there simply no error in the block, or is there an error in that block (ie,
1st bit to xth bit (× is block size,
It was not possible to specify any of the two) depending on the image information)).
【0020】従って、日本など回線状態が良い状況下に
おいてHDLCフレームにより信号をブロック化するのは有
効であるが(すなわち、回線状況の良い場合には、1ビ
ットもエラーのない画像を受信機側で再現することがで
きるが) 、回線状態が悪い場合には、HDLCフレームに含
まれる数ビットが受信エラーとなる確率が高くなる。こ
のため、再送回数が多くなるという欠点がみられる。Therefore, it is effective to block the signal by the HDLC frame in a situation where the line condition is good, such as in Japan (that is, when the line condition is good, the receiver side can display an image without an error of 1 bit). However, if the line condition is poor, there is a high probability that some bits contained in the HDLC frame will cause a reception error. For this reason, there is a drawback that the number of retransmissions increases.
【0021】ii) エラーが生じたビット位置による影響
について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、ブロックのどのビット位置でエラーが発生し
た場合にも、ブロックの先頭から再送を行う必要があ
る。例えば図3に示すように、(ア)で示す部分のデー
タにエラーが発生した場合においても、ブロックの先
頭、すなわち(イ)のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。Ii) Regarding the influence of the bit position where the error occurs Since the signal to be transmitted is divided into blocks by using the HDLC frame, no matter which bit position of the block the error occurs, retransmission is performed from the beginning of the block. There is a need to do. For example, as shown in FIG. 3, even when an error occurs in the data in the portion indicated by (A), it is necessary to perform retransmission from the beginning of the block, that is, the data at (A). For this reason, there is a disadvantage that the transmission efficiency cannot be improved.
【0022】iii)通信回線が有する伝播遅延特性に基づ
く影響について 送信側では、あるフレームNの送出期間中に先に送出し
たフレームN−1が受信側に正しく受信されたか否かを
判断する。しかし、この場合にも、回線が固有的に有す
る遅延時間に起因して、 ACK信号を受信し得ない事態が
生じることがある。その具体例を図4を参照して説明す
る。いま、1ブロックのデータを伝送するのに要する時
間をTf,送信側から受信側へ信号を伝達する際に生じる
遅延時間をTdとすると、Tf>2Td である必要がある。こ
のように、ブロックサイズに応じて、許される回線上の
遅延時間が規定されてしまうという欠点がある。そこ
で、回線上の遅延時間を長く許容できるようにするため
には、ブロックサイズを大きくする方法が考えられる。
しかし、ブロックサイズを大きくすると、上述した『i
i) エラーが生じたビット位置による影響について』の
項で述べた欠点が顕著に表われてきてしまうという不都
合が生じる。Iii) Regarding the influence based on the propagation delay characteristic of the communication line The transmitting side determines whether or not the frame N-1 transmitted earlier during the transmission period of a certain frame N was correctly received by the receiving side. However, even in this case, the ACK signal may not be received due to the delay time inherent in the line. A specific example will be described with reference to FIG. Now, assuming that the time required for transmitting one block of data is Tf and the delay time generated when transmitting a signal from the transmitting side to the receiving side is Td, it is necessary that Tf> 2Td. As described above, there is a drawback in that the allowable delay time on the line is defined according to the block size. Therefore, in order to allow a long delay time on the line, a method of increasing the block size can be considered.
However, if the block size is increased,
i) Regarding the influence of the bit position where an error occurs ”, the disadvantage described in the section of“ ”appears remarkably.
【0023】よって本発明の目的は上述の点に鑑み、誤
り再送通信において、ファクシミリ装置が再送すべき画
像データをメモリ内で探し続けることを防止し、その間
の回線保持による通信コストの増大を抑制することが可
能なファクシミリ装置を提供することにある。Therefore, in view of the above points, the object of the present invention is to prevent the facsimile apparatus from continuously searching in the memory for image data to be retransmitted in error resending communication, and to suppress an increase in communication cost due to holding a line during that time. It is to provide a facsimile apparatus capable of performing the above.
【0024】[0024]
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、画像データを格納するメモリ手段と、
前記メモリ手段に格納された画像データを送信する送信
手段と、前記送信された画像データに対する誤り再送要
求信号を受信する受信手段と、前記誤り再送要求信号で
指示された画像データが前記メモリに格納されているか
否かを判定する判定手段と、前記誤り再送要求信号で指
示された画像データを前記メモリ手段から読み出して前
記送信手段に送信させる制御手段とを有し、前記制御手
段は、前記判定手段の判定結果に基づいて前記誤り再送
要求信号で指示された画像データが前記メモリに格納さ
れていないと判定された場合、エラー処理へ移行するも
のである。To achieve this object, the present invention provides a memory means for storing image data,
Transmission means for transmitting the image data stored in the memory means, reception means for receiving an error resend request signal for the transmitted image data, and image data instructed by the error resend request signal are stored in the memory And a control unit for reading the image data instructed by the error resending request signal from the memory unit and causing the transmission unit to transmit the image data. When it is determined that the image data instructed by the error resend request signal is not stored in the memory based on the determination result of the means, the process proceeds to error processing.
【0025】[0025]
【作用】本発明の上記構成によれば、受信側から誤り再
送要求信号を受信した場合に、誤り再送要求信号で指示
された画像データがメモリ内に保持されていないとき
は、再送要求に対する処理にエラーがあったとしてエラ
ー処理へ移行することができる。According to the above configuration of the present invention, when the error resend request signal is received from the receiving side and the image data indicated by the error resend request signal is not held in the memory, the process for the resend request is performed. If there is an error in, it is possible to move to error processing.
【0026】[0026]
【実施例】本発明を適用した一実施例としてファクシミ
リ装置を挙げ、これを説明していく。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A facsimile apparatus will be described as an embodiment to which the present invention is applied and will be described.
【0027】まず、本実施例の概要を述べる。First, the outline of this embodiment will be described.
【0028】(i) 画情報の伝送時(送信側)において
は、符号化したラインナンバーをライン毎に付して画情
報と共に伝送する。そして、あるラインナンバーに対応
する符号から以後のデータを再送可能とする。(I) At the time of transmitting the image information (transmission side), the encoded line number is attached to each line and transmitted together with the image information. Then, the subsequent data can be retransmitted from the code corresponding to a certain line number.
【0029】受信機側においては、画情報の受信中にラ
インナンバーをチェックし、それにより受信エラーの有
無を判定する。そして、正しくデータを受信したときに
は、ラインナンバーを除去して復号化を行う。他方、受
信機側で受信エラーの発生を認識したときには、受信側
装置は制御信号を送出し、送信側装置の画情報伝送を中
断させる。その後、受信側装置は再送要求開始ラインナ
ンバーを送信側装置に知らせる。このことにより、送信
側装置は、再送要求開始ラインナンバーからの伝送を再
開する。On the receiver side, the line number is checked during the reception of the image information, and thereby the presence or absence of a reception error is determined. When data is received correctly, the line number is removed and decoding is performed. On the other hand, when the receiver recognizes the occurrence of the reception error, the receiver transmits a control signal to interrupt the transmission of the image information of the transmitter. After that, the receiving side device informs the transmitting side device of the retransmission request start line number. As a result, the transmission side device restarts transmission from the retransmission request start line number.
【0030】(ii)画情報の伝送時において、ライン毎に
挿入するラインナンバーは次のとおりの特性を有する。
イ)ラインナンバーはある一定ライン(1〜n(nは正
の整数))毎にインクリメントしている。(Ii) When transmitting image information, the line number inserted for each line has the following characteristics.
B) The line number is incremented for each certain line (1 to n (n is a positive integer)).
【0031】受信側装置が1ラインの画像データを受信
した場合に当該ラインナンバーをチェックし、そのライ
ンナンバーが前回と同じであるか、あるいは、1つだけ
インクリメントされているときには、受信画像が良好で
あると判断する。すなわち、送信側装置においてライン
ナンバーを1ライン毎にインクリメントした場合は、受
信側装置においては、1ラインでも受信エラーが発生す
ると受信画像が良好でないと判断し、再送要求を行う。
このことにより、受信した画情報には1ラインもエラー
のないものが得られる。When the receiving side device receives the image data of one line, the line number is checked, and when the line number is the same as the previous one or is incremented by one, the received image is good. It is determined that That is, when the transmission side device increments the line number for each line, the reception side device determines that the received image is not good if a reception error occurs even for one line, and requests retransmission.
As a result, the received image information can be obtained without any error in one line.
【0032】他方、送信機側において、ラインナンバー
を2ライン毎に1ずつインクリメントするよう構成した
場合は、受信側装置において、1ラインぶんだけ受信エ
ラーが生じたとしても、受信画像が良好であると判断さ
れる。よって、ラインナンバーのインクリメント状態如
何によって、受信側装置における受信画像のエラー判定
を任意に変更することが可能となる。On the other hand, in the case where the transmitter side is configured to increment the line number by one every two lines, the received image is good even if the receiving side device has a receiving error by one line. Is judged. Therefore, it is possible to arbitrarily change the error determination of the received image in the receiving side device depending on how the line number is incremented.
【0033】ロ)ラインナンバーは1ラインの符号の終
わりを表わす信号、例えば“EOL ”(End of Line; CCIT
T 勧告T4に基づいてモディファイド ハフマン符号化、
あるいはモディファイド リード符号化などを行った場
合などに用いる)の後に挿入する。このことにより、受
信側装置では、画情報とラインナンバーとの識別を可能
とする。(B) The line number is a signal indicating the end of the code of one line, for example, "EOL" (End of Line; CCIT).
Modified Huffman coding based on Recommendation T4,
Or it is used when modified read encoding is performed). As a result, the receiving apparatus can identify the image information and the line number.
【0034】ハ)ラインナンバーの長さを一定としてあ
る。従って、小さな数を表すラインナンバーと大きい数
を表すラインナンバーとはその符号長が同じになってい
る。これにより、受信側装置では、1ラインの符号の終
わりを表す信号のうち所定バイトは、ラインナンバーで
あると認識することができる。このように、受信側での
画情報とラインナンバーの識別が容易になる。C) The length of the line number is constant. Therefore, the code numbers of the line numbers representing a small number and the line numbers representing a large number are the same. Thus, the receiving side device can recognize that the predetermined byte in the signal indicating the end of the code of one line is a line number. In this way, the image information and the line number can be easily identified on the receiving side.
【0035】ニ)ラインナンバーは特別な意味を持つ信
号、例えば、1ラインの終わりを表わす信号、と異なる
符号構成を有する信号としてある。従って、受信側にお
いてエラーが発生したときには、再び特別な意味を持つ
(1ラインの終わりを表す)信号をサーチし、当該信号
の検出に応答してライン同期を確立することが可能とな
る。D) The line number is a signal having a code structure different from that of a signal having a special meaning, for example, a signal indicating the end of one line. Therefore, when an error occurs on the receiving side, a signal having a special meaning (indicating the end of one line) is searched again, and line synchronization can be established in response to the detection of the signal.
【0036】以下、図面を参照して本実施例を詳細に説
明する。The present embodiment will be described in detail below with reference to the drawings.
【0037】図5は、ラインナンバーの具体例を示すビ
ット構成図である。このラインナンバーは、EOL(ライン
終端符号)の後に挿入されるものである。FIG. 5 is a bit configuration diagram showing a specific example of the line number. This line number is inserted after EOL (line end code).
【0038】なお、本実施例では、符号化方式としてモ
ディファイドハフマン符号を変更した方式を採用してい
る。In this embodiment, the modified Huffman code is changed as the coding method.
【0039】ラインナンバーは、ライン終端符号EOL に
続く2バイト(16ビット)とする。そして、ラインナン
バーは EOL信号と区別し得るように、ラインナンバーに
おけるハイバイトの LSB(Least Significant Bit)及び
ラインナンバーのローバイトの LSBは、それぞれ1に固
定する。受信側装置でデコードされたときに1ラインの
ビット数が1728ビット(A4 サイズの受信時) でなかった
場合には、再び EOLのサーチを実行し、ライン同期をと
る。このために、ラインナンバーは、 EOLと異なる信号
にする必要がある。The line number is 2 bytes (16 bits) following the line end code EOL. The high byte LSB (Least Significant Bit) of the line number and the low byte LSB of the line number are fixed at 1 so that the line number can be distinguished from the EOL signal. If the number of bits in one line is not 1728 bits (when receiving A4 size) when decoded by the receiving device, the EOL search is executed again to establish line synchronization. For this reason, the line number must be different from the EOL signal.
【0040】例えば、ラインナンバー0は01H (ライン
ナンバーのハイバイト) 01H (ラインナンバーのローバ
イト) 、ラインナンバー1は01H (ラインナンバーのハ
イバイト) 03H (ラインナンバーのローバイト) 、ライ
ンナンバー2は01H (ラインナンバーのハイバイト) 05
H (ラインナンバーのローバイト) 、ラインナンバー3
は01H (ラインナンバーのハイバイト) 07H (ラインナ
ンバーのローバイト)、ラインナンバー10は01H (ライ
ンナンバーのハイバイト) 15H (ラインナンバーのロー
バイト) 、ラインナンバー 100は01H (ラインナンバー
のハイバイト)C9H(ラインナンバーのローバイト) とな
る。これらラインナンバーは、3ライン毎にインクリメ
ントするよう規定してある。For example, line number 0 is 01H (high byte of line number) 01H (low byte of line number), line number 1 is 01H (high byte of line number) 03H (low byte of line number), line number 2 Is 01H (high byte of line number) 05
H (line number low byte), line number 3
Is 01H (line number high byte) 07H (line number low byte) line number 10 is 01H (line number high byte) 15H (line number low byte), line number 100 is 01H (line number high byte) ) C9H (low byte of line number). These line numbers are defined to be incremented every three lines.
【0041】図6は、符号化したデータおよび各ライン
ナンバーに対応した再送開始アドレスをメモリに格納し
た状態を例示するものである。本図において、TFIFS
は、符号化したデータを格納するメモリの先頭アドレス
( 本実施例においては、8400H)である。送信側装置にお
ける符号化データを格納するメモリ領域として、例えば
8400H からAFFFH までを考える。また、再送開始アドレ
スを格納するメモリ領域として、例えばC000H からC3FF
H までを考える。FIG. 6 exemplifies a state in which the coded data and the retransmission start address corresponding to each line number are stored in the memory. In this figure, TFIFS
Is the start address of the memory that stores the encoded data
(8400H in this embodiment). As a memory area for storing encoded data in the transmission side device, for example,
Consider from 8400H to AFFFH. Also, as a memory area to store the retransmission start address, for example, from C000H to C3FF
Think up to H.
【0042】いま、送信側装置の条件として、1ライン
が全白の場合の最小伝送時間は10msec,1ラインに黒が
有る場合の最小伝送時間は20m sec,伝送スピードは4800
b/sとしたときに、A4サイズの原稿(全白)を伝送する
手順を図6に基づいて説明する。このとき、1ラインの
最小バイト数は6である。また、メモリに格納されたバ
イトデータを送出するときには LSBから送出するものと
する。例えば、アドレス8401H のデータを送出するとき
は、まず0の情報を7ビット送出し、その後、1の情報
を送出する。Now, as conditions for the transmitting side device, the minimum transmission time when one line is all white is 10 msec, the minimum transmission time when one line is black is 20 msec, and the transmission speed is 4800.
A procedure for transmitting an A4 size original (all white) when b / s is described with reference to FIG. At this time, the minimum number of bytes in one line is 6. When sending the byte data stored in the memory, the LSB shall be sent first. For example, when transmitting data at address 8401H, first, 7 bits of information of 0 are transmitted, and then 1 information is transmitted.
【0043】図6において、アドレス8400H,8401H に格
納されているデータにより EOLが形成される(15 個の連
続した0情報の後に1情報が送出される)。アドレス84
02Hにはラインナンバーのハイバイトデータ、アドレス8
403H にはラインナンバーのローバイトデータが格納さ
れる。アドレス8402H, 8403Hに格納されているデータ
は、01H,01H であり、ラインナンバー0を表わす。In FIG. 6, EOL is formed by the data stored at addresses 8400H and 8401H (1 information is transmitted after 15 consecutive 0 information). Address 84
02H line number high byte data, address 8
Row number low byte data is stored in 403H. The data stored in the addresses 8402H and 8403H are 01H and 01H, and represent the line number 0.
【0044】アドレス8404H から8406H には、1728ビッ
トが全白であったとき、モディファイドハフマン符号化
したデータが格納されている。すなわち、1728ビット全
白であったときのモディファイドハフマン符号化したデ
ータは、01 0011 011 0011 01 01(左側のデータから順
に回線に送出される場合)である。ここで、010011011
は、1728ビット白ランレングスである場合のメークアッ
プ符号であり、00110101は0ビット白ランレングスであ
る場合のターミネイティング符号である。この1728ビッ
ト全白であったときのモディファイドハフマン符号化し
たデータをメモリに格納すると、B2H,59H, 01Hとなる。At addresses 8404H to 8406H, the modified Huffman-encoded data is stored when 1728 bits are all white. That is, the modified Huffman-encoded data in the case of 1728-bit all white is 01 0011 011 0011 01 01 (when data is sequentially transmitted from the left side to the line). Where 010011011
Is a make-up code in the case of 1728-bit white run length, and 00110101 is a terminating code in the case of 0-bit white run-length. When the modified Huffman-encoded data when it is 1728 bits all white is stored in the memory, it becomes B2H, 59H, 01H.
【0045】回線にデータが送出される時は、 B2Hの L
SBのデータから MSBのデータ、59Hの LSBのデータから
MSBのデータ、01H の LSBのデータから MSBのデータの
順に送出される。すなわち、01001101(B2Hのデータ)100
11010(59H のデータ) 1000 0000 (01H のデータ)の順
に(左側のデータから順に回線に送出される場合)回線
にデータが送出される。以後同様に、符号化されたデー
タが送信側装置のメモリに格納される。When data is sent to the line, L of B2H
From SB data to MSB data, 59H LSB data
The MSB data and the LSB data of 01H are transmitted in this order from the MSB data. That is, 01001101 (B2H data) 100
Data is sent to the line in the order of 11010 (data of 59H) 1000 0000 (data of 01H) (when data is sent to the line in order from the left data). Thereafter, similarly, the encoded data is stored in the memory of the transmitting device.
【0046】一方、再送開始アドレスが、各ラインナン
バーに対応して、メモリに格納されている。再送開始ア
ドレスが格納されるメモリ領域は、アドレスC000H から
アドレスC3FFH である。再送開始アドレスが格納されて
いるメモリ領域の先頭アドレスを LIN0 と呼ぶ。1つの
再送開始アドレスを指定するためにはメモリ領域は2バ
イトぶんが必要である。アドレスC000H からアドレスC3
FFH のメモリ領域は1024バイトであるので、再送開始ア
ドレスとして 512個を格納することが可能である。ま
た、上述したとおりラインナンバーは3ライン毎にイン
クリメントする構成としてあるので、ラインナンバーが
変化した(すなわち、1だけインクリメントされた)と
き、再送開始アドレスを格納するメモリに対し、符号化
されたデータが格納されているメモリのラインナンバー
の先頭アドレスを格納する。その具体例は、図6に示す
通りである。On the other hand, the retransmission start address is stored in the memory corresponding to each line number. The memory area for storing the retransmission start address is from address C000H to address C3FFH. The start address of the memory area where the retransmission start address is stored is called LIN0. To specify one retransmission start address, the memory area needs 2 bytes. Address C000H to Address C3
Since the memory area of FFH is 1024 bytes, it is possible to store 512 retransmission start addresses. Further, as described above, since the line number is configured to be incremented every 3 lines, when the line number changes (that is, incremented by 1), the encoded data is stored in the memory that stores the retransmission start address. Stores the start address of the line number in the memory where is stored. A specific example is as shown in FIG.
【0047】アドレスC000H,C001H には、00H,84H が格
納されている。アドレスC000H に格納されているデータ
はラインナンバー0の再送開始アドレスにおけるローデ
ータ、アドレスC001H に格納されているデータはライン
ナンバー0の再送開始アドレスにおけるハイデータであ
り、ラインナンバー0の格納されている先頭アドレス
(符号化されたデータが格納されているメモリに対し
て)は、8400H である。00H and 84H are stored in the addresses C000H and C001H. The data stored in the address C000H is the low data at the retransmission start address of the line number 0, the data stored in the address C001H is the high data at the retransmission start address of the line number 0, and the line number 0 is stored. The start address (for the memory where the encoded data is stored) is 8400H.
【0048】また、アドレス C002H, C003H には15H,84
H が格納されている。アドレスC002H に格納されている
データはラインナンバー1の再送開始アドレスにおける
ローデータ、アドレスC003H に格納されているデータは
ラインナンバー1の再送開始アドレスにおけるハイデー
タであり、ラインナンバー1の格納されている先頭アド
レス(符号化されたデータが格納されているメモリに対
して)は8415H である。以下同様に、ラインナンバー
2,ラインナンバー3,ラインナンバー4の格納されて
いる先頭アドレス(符号化されたデータが格納されてい
るメモリに対して)は、842AH, 843FH, 8454H である。Addresses C002H and C003H have 15H and 84
H is stored. The data stored in the address C002H is the low data at the retransmission start address of the line number 1, the data stored in the address C003H is the high data at the retransmission start address of the line number 1, and the line number 1 is stored. The start address (for the memory where the encoded data is stored) is 8415H. Similarly, the head address where the line number 2, line number 3 and line number 4 are stored (for the memory storing the encoded data) is 842AH, 843FH, 8454H.
【0049】更に、上述したように、再送開始アドレス
を格納するメモリ領域は1024バイトであるので、再送開
始ラインナンバーとしては、 512個格納することができ
る。513番目のラインナンバーは、LIN0(アドレスC000H
)に格納する。かくして、過去 512ぶんのラインナン
バーが格納されることになる。Further, as described above, since the memory area for storing the retransmission start address is 1024 bytes, 512 retransmission start line numbers can be stored. The 513th line number is LIN0 (address C000H
). Thus, the last 512 line numbers will be stored.
【0050】送信側装置においては、本実施例により符
号化されたデータがFIFO(First-InFirst-Out) メモリに
ストアされる。図7にFIFOメモリと各種ポインタとの関
係を示す。FIFOメモリの容量は上述の如く8400H からAF
FFH までである。ここで、送信側装置のFIFOメモリの先
頭アドレスはTFIFS (TRN FIFO START ;本実施例におい
ては8400H)、送信側装置のFIFOメモリの先頭アドレスに
おけるハイバイトはTFIFSH(TRN FIFO START HIGH;本実
施例においては84H)、送信側装置のFIFOメモリにおける
最終アドレスはTFIFE(TRN FIFO END;本実施例において
はAFFFH)、送信側装置のFIFOメモリの最終アドレスにお
けるハイバイトはTFIFEH(TRN FIFO END HIGH;本実施例
においては AFH )と呼ぶ。In the transmitting side device, the data encoded by this embodiment is stored in the FIFO (First-In First-Out) memory. FIG. 7 shows the relationship between the FIFO memory and various pointers. The capacity of the FIFO memory is AF from 8400H as described above.
Up to FFH. Here, the start address of the FIFO memory of the transmission side device is TFIFS (TRN FIFO START; 8400H in this embodiment), and the high byte at the start address of the FIFO memory of the transmission side device is TFIFSH (TRN FIFO START HIGH; this embodiment). , 84H), the final address in the FIFO memory of the transmission side device is TFIFE (TRN FIFO END; AFFFH in this embodiment), and the high byte at the final address of the FIFO memory of the transmission side device is TFIFEH (TRN FIFO END HIGH; In the examples, it is called AFH).
【0051】送信側装置において、読取手段(図示せ
ず)により読み取ったデータは、符号化を施された後に
送信側装置のFIFOメモリにストアされるが、FIFOのメモ
リをコントロールするためにポインタを使用する。この
ために使用するポインタをTMHPTR(TRN MH POINTER)と呼
ぶ。また、送信機側のFIFOメモリにストアされたデータ
は、変調器により変調した後、回線に順次送出するが、
ここでもFIFOのメモリをコントロールするポインタが必
要である。このために使用するポインタをTMDPTR(TRN M
ODEM POINTER)と呼ぶ。In the transmitting side device, the data read by the reading means (not shown) is stored in the FIFO memory of the transmitting side device after being encoded, and a pointer is used to control the memory of the FIFO. use. The pointer used for this purpose is called TMHPTR (TRN MH POINTER). In addition, the data stored in the FIFO memory on the transmitter side is sent to the line after being modulated by the modulator,
Again, we need a pointer to control the FIFO memory. The pointer used for this is TMDPTR (TRN M
ODEM POINTER).
【0052】一方、受信側装置においては、送信側装置
から送られてきたデータをメモリに格納する。このメモ
リは、送信側装置と同様、FIFO(First-In First-Out)メ
モリである。受信側装置のFIFOメモリの容量も送信側装
置と同じく、8400H からAFFFH までとする。On the other hand, in the receiving side device, the data sent from the transmitting side device is stored in the memory. This memory is a first-in first-out (FIFO) memory like the transmission side device. The FIFO memory capacity of the receiving side device is the same as that of the transmitting side device, from 8400H to AFFFH.
【0053】ここで、受信側装置のFIFOメモリにおける
先頭アドレスは RFIFS(REC FIFO START;本実施例におい
ては8400H)、受信側装置のFIFOメモリにおける先頭アド
レスのハイバイトはRFIFSH(REC FIFO START HIGH;本実
施例においては84H)、受信側装置のFIFOメモリにおける
最終アドレスは RFIFE(REC FIFO END;本実施例において
はAFFFH ) 、受信側装置のFIFOメモリにおける最終アド
レスのハイバイトは RFIFEH(REC FIFO END HIGH;本実施
例においては AFH )と呼ぶ。Here, the head address in the FIFO memory of the receiving side device is RFIFS (REC FIFO START; 8400H in this embodiment), and the high byte of the head address in the FIFO memory of the receiving side device is RFIFSH (REC FIFO START HIGH; (84H in this embodiment), the final address in the FIFO memory of the receiving device is RFIFE (REC FIFO END; AFFFH in this embodiment), and the high byte of the final address in the FIFO memory of the receiving device is RFIFEH (REC FIFO END HIGH; referred to as AFH) in this embodiment.
【0054】受信側装置においては、送信側装置から送
られてきたデータを復調器により復調し、その後にFIFO
メモリにストアする。復調データをFIFOメモリにストア
するときにポインタを使用するが、このポインタをRMDP
TR(REC MODEM POINTER)と呼ぶ。また、FIFOメモリにス
トアされたデータは、順次読み出して復号し、記録を行
う。FIFOメモリにストアされたデータを順次読み出して
復号化するときにもポインタを使用するが、このポイン
タをRMHPTR(REC MH POINTER)と呼ぶ。In the receiving side device, the data sent from the transmitting side device is demodulated by the demodulator, and then the FIFO
Store in memory. Use a pointer when storing demodulated data in FIFO memory, but use this pointer in RMDP
Called TR (REC MODEM POINTER). The data stored in the FIFO memory is sequentially read, decoded, and recorded. A pointer is also used when sequentially reading and decoding the data stored in the FIFO memory, and this pointer is called RMHPTR (REC MH POINTER).
【0055】送信側装置に含まれるFIFOメモリの管理に
ついて、以下に説明する。TMHPTRは、FIFOメモリ空間に
おいて、どこの番地まで符号化したデータがストアされ
ているかを示す。一方、TMDPTRは、FIFOメモリ空間にお
いて、どこの番地のデータまでを変調して回線に送出し
たかを示す。符号器は、TFIFS 番地から符号化したデー
タをストアし、TFIFE 番地まで符号化したデータをスト
アしたとき、次の符号化したデータをTFIFS 番地にスト
アする。この時、REVRS ( リバース)というフラグに1
をセットし、モデム側に対し、符号化したデータがFIFO
の最終番地までストアされTMHPTRがFIFOの先頭に戻った
ことを知らせる。The management of the FIFO memory included in the transmission side device will be described below. TMHPTR indicates to which address the encoded data is stored in the FIFO memory space. On the other hand, TMDPTR indicates in the FIFO memory space up to which address data is modulated and transmitted to the line. The encoder stores the encoded data from the TFIFS address, and when the encoded data up to the TFIFE address is stored, stores the next encoded data in the TFIFS address. At this time, the flag called REVRS (reverse) is 1
Is set to the modem side and the encoded data is
The last address is stored and TMHPTR returns to the beginning of the FIFO.
【0056】一方、モデム側の処理として、TFIFS 番地
からの符号化されたデータを順次読み出して変調した
後、回線に送出していく。そして、TFIFE 番地にストア
されているデータを読み出し、変調し、回線に送出した
後は、TFIFS 番地にストアされているデータを読み出
し、変調し、回線に送出する。この時、REVRS(リバー
ス)というフラグに0をセットして符号化を行っている
側に対し、FIFOの最終番地におけるデータの変調および
回線への送出が終了しTMDPTRがFIFOの先頭に戻ったこと
を知らせる。On the other hand, as processing on the modem side, the coded data from the TFIFS address is sequentially read and modulated, and then sent to the line. Then, after reading the data stored in the TFIFE address, modulating it and sending it to the line, it reads the data stored in the TFIFS address, modulating it and sending it to the line. At this time, the side where the REVRS (reverse) flag has been set to 0 and has been encoded is that the modulation of the data at the final address of the FIFO and the transmission to the line have ended and TMDPTR has returned to the beginning of the FIFO. Let me know.
【0057】送信側装置におけるFIFO管理の主な作用は
下記の通りである。The main operations of FIFO management in the transmitting side device are as follows.
【0058】ラインナンバーが変わったとき、再送開
始ラインナンバーを格納するメモリに対し、そのライン
ナンバーに対応する符号化データが格納されているアド
レスをストアする。When the line number is changed, the address storing the coded data corresponding to the line number is stored in the memory for storing the retransmission start line number.
【0059】モデムのポインタ、すなわちTMDPTRがエ
ンコーダのポインタTMHPTRを追い越さないようにする。Ensure that the modem pointer, TMDPTR, does not overtake the encoder pointer TMHPTR.
【0060】エンコーダのポインタTMHPTRがFIFOメモ
リを一周してモデムのポインタTMDPTRにあまり近づかな
いようにする(受信側で受信エラーが発生した時に再送
を行うが、この再送を行うためのデータをFIFOメモリに
残しておくため)。The encoder pointer TMHPTR goes around the FIFO memory so as not to come too close to the modem pointer TMDPTR (when the receiving side retransmits when a reception error occurs, the data for this retransmission is stored in the FIFO memory). To keep it).
【0061】上記に関しては、既に図6を用いて説明
してあるので、ここでは説明を省略する。Since the above has already been described with reference to FIG. 6, the description thereof will be omitted here.
【0062】次に、上記に関して説明を行う。モデム
のポインタTMDPTRがエンコーダのポインタTMHPTRを追い
越さないようにするために、モデムのポインタTMDPTRが
エンコーダのポインタTMHPTRに近づいたとき、フィルを
送出する。ここで、読取ったデータを符号化するとき、
EOLは2 バイトで構成し、00H, 80Hのデータとしている
(図6参照)。かかる項目の制御の一例として、以下
の実例が考えられる。Next, the above will be described. To prevent the modem pointer TMDPTR from overtaking the encoder pointer TMHPTR, send a fill when the modem pointer TMDPTR approaches the encoder pointer TMHPTR. Here, when encoding the read data,
EOL consists of 2 bytes and is data of 00H and 80H (see Fig. 6). As an example of the control of such items, the following actual examples can be considered.
【0063】モデムのポインタTMDPTRがFIFOメモリのデ
ータを送出中、00H, 80Hのデータを検出した場合、REVR
S(リバース) フラグのチェックを行う。REVRS (リバー
ス)フラグが0のときは、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−(モデムのポインタTMDPTRにおけるハイアドレス)<
2 であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い、上記の条件が満たされないとき、
すなわち、(エンコーダのポインタTMHPTRにおけるアド
レス) −(モデムのポインタTMDPTRにおけるハイアドレ
ス)≧2のときは、モデムのポインタTMDPTRを順次イン
クリメントしてFIFOメモリにストアされているデータの
送出を行う。When the pointer TMDPTR of the modem detects 00H and 80H data while sending data in the FIFO memory, REVR
Check the S (reverse) flag. When the REVRS (reverse) flag is 0, (high address in encoder pointer TMHPTR)
-(High address in modem pointer TMDPTR) <
2 is determined, and when the above condition is satisfied, a fill is transmitted. When the above condition is not satisfied,
That is, when (address in encoder pointer TMHPTR) − (high address in modem pointer TMDPTR) ≧ 2, the modem pointer TMDPTR is sequentially incremented and the data stored in the FIFO memory is transmitted.
【0064】一方、REVRS (リバース)フラグが1のと
きには、まず、モデムのポインタTMDPTRにおけるハイア
ドレスがTFIFEH(FIFO の最終アドレスにおけるバイト)
と等しいか否かが判断される。モデムのポインタTMDPTR
におけるハイアドレスがTFIFEHと等しくないときには、
モデムのポインタを順次インクリメントしてFIFOメモリ
にストアされているデータの送出を行う。On the other hand, when the REVRS (reverse) flag is 1, first, the high address in the pointer TMDPTR of the modem is TFIFEH (byte at the last address of FIFO).
Is determined. Modem pointer TMDPTR
When the high address at is not equal to TFIFEH,
The pointer of the modem is sequentially incremented to send the data stored in the FIFO memory.
【0065】モデムのポインタTMDPTRがTFIFEHに等しい
ときは、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH<1 であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い、上記の条件が満たされない場合、すな
わち、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH≧1 である場合は、モデムのポインタTMDPTRを順次インクリ
メントしてFIFOメモリにストアされているデータの送出
を行う。When the modem pointer TMDPTR is equal to TFIFEH: (high address in encoder pointer TMHPTR)
-It is determined whether TFIFSH <1, and if the above condition is satisfied, fill is sent. If the above condition is not satisfied, that is, (high address in encoder pointer TMHPTR)
-If TFIFSH ≥ 1, the modem pointer TMDPTR is sequentially incremented to send the data stored in the FIFO memory.
【0066】以上の場合において、フィルを送出するケ
ースにおいても符号化がすべて終了(実際には、符号化
を行う側で符号化が終了した時にMHEND というフラグに
1をセットするので、モデム側はこのフラグをチェック
することにより、符号化がすべて終了しているか否かを
認識することができる)しているときには、モデムのポ
インタTMDPTRを順次インクリメントしてFIFOメモリにス
トアされているデータの送出を行う。In the above case, even in the case of transmitting the fill, all the encoding is completed (actually, when the encoding is completed on the encoding side, the flag MHEND is set to 1, so the modem side By checking this flag, it is possible to recognize whether or not all encoding is completed.) When the modem pointer TMDPTR is sequentially incremented, the data stored in the FIFO memory is sent out. To do.
【0067】また、符号化された全てのデータの送出が
終了した時は、RTC(Return To Control)信号を送出す
る。When the transmission of all encoded data is completed, an RTC (Return To Control) signal is transmitted.
【0068】次に上記に関して説明する。図8には、
各々の伝送スピードにおいて、3秒間に送出されるビッ
ト数およびバイト数を示してある。すなわち、往復で3
秒間の遅延までの再送をできるようにするためには、エ
ンコーダのポインタTMHPTRがモデムのポインタTMDPTRに
3600以上離れている必要がある。Next, the above will be described. In FIG.
At each transmission speed, the number of bits and the number of bytes transmitted in 3 seconds are shown. That is, 3 round trips
In order to be able to retransmit up to a delay of 2 seconds, the encoder pointer TMHPTR becomes the modem pointer TMDPTR.
Must be at least 3600 apart.
【0069】図9にFIFOメモリと各種ポインタの関係を
示す。本実施例では、エンコーダのポインタTMHPTRにお
けるハイアドレスをインクリメントするとき、モデムの
ポインタTMDPTRと比較して、エンコーダのポインタTMHP
TRがモデムのポインタTMDPTRに対し4096以上離れるよう
に制御する。以下にその制御の具体例を示す。FIG. 9 shows the relationship between the FIFO memory and various pointers. In this embodiment, when incrementing the high address in the encoder pointer TMHPTR, the encoder pointer TMHPTR is compared with the modem pointer TMDPTR.
TR is controlled so that it is more than 4096 away from the pointer TMDPTR of the modem. A specific example of the control will be described below.
【0070】エンコーダのポインタTMHPTRにおけるハイ
アドレスをインクリメントするとき、REVRS(リバース)
フラグのチェックを行なう。REVRS(リバース)フラグが
0のときには、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス) }+{(モデムのポインタTMDPTRにおけるハ
イアドレス) −TFIFSH}<16 であるか否かを判断し、上記の条件を満たすときはエン
コードを中断し、ウェイト状態となる。また、上記の条
件が満たされないとき、すなわち、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス) }+{(モデムのポインタTMDPTRにおけるハ
イアドレス) −TFIFSH}≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。When incrementing the high address in the encoder pointer TMHPTR, REVRS (reverse)
Check the flag. When the REVRS (reverse) flag is 0, it is determined whether or not {TFIFEH- (high address in encoder pointer TMHPTR)} + {(high address in modem pointer TMDPTR) -TFIFSH} <16, and When the condition is satisfied, the encoding is suspended and the wait state is set. When the above condition is not satisfied, that is, {TFIFEH- (high address in encoder pointer TMHPTR)} + {(high address in modem pointer TMDPTR) -TFIFSH} ≧ 16, encoding is performed,
Store the encoded data in the FIFO memory.
【0071】これに対し、REVRS(リバース)フラグが1
のときは、 (モデムのポインタTMDPTRにおけるハイアドレス) −
(エンコーダのポインタTMHPTRにおけるハイアドレス)
<16 であるか否かを判断し、上記の条件を満たすときは、エ
ンコードを中断し、ウェイト状態となる。上記の条件が
満たされないとき、すなわち、 (モデムのポインタTMDPTRにおけるハイアドレス) −
(エンコーダのポインタTMHPTRにおけるハイアドレス)
≧16 のときには、符号化を行い、符号化したデータをFIFOメ
モリにストアする。On the other hand, the REVRS (reverse) flag is 1
In case of, (high address in modem pointer TMDPTR) −
(High address in encoder pointer TMHPTR)
It is determined whether or not <16, and if the above condition is satisfied, the encoding is interrupted and a wait state is set. When the above conditions are not met, that is, (high address in modem pointer TMDPTR) −
(High address in encoder pointer TMHPTR)
When ≧ 16, encoding is performed and the encoded data is stored in the FIFO memory.
【0072】再送開始アドレスを格納するメモリ領域は
本実施例では1024バイトを考えている。このため、512
個の再送開始アドレスを格納することができる。すなわ
ち、過去 512ラインナンバー分の再送が可能になってい
る。ここで、1ラインを符号化したとき、1番短いデー
タは、1ラインが全白であったときである。上述したよ
うに、全白ラインを符号化したときのバイト数は7バイ
トである。1ラインナンバーは3ラインごとにインクリ
メントされるで、1ラインナンバーの最小バイト数は21
である。そして、 512ラインナンバー分の再送を考える
と、最小10752バイトが必要となる。このとき、伝送速
度を9600b/sec とした場合にも、10752(ハ゛イト) ÷1200
(バイト/秒) ≒9(秒) であり、先に述べたように回線
上の遅延を許容する時間として3秒を考えているので、
再送開始アドレスは 512個の容量を有するメモリに格納
すれば充分である。In this embodiment, the memory area for storing the retransmission start address is 1024 bytes. Therefore, 512
Each retransmission start address can be stored. In other words, the past 512 line numbers can be retransmitted. Here, when one line is encoded, the shortest data is when one line is all white. As described above, the number of bytes when all white lines are encoded is 7 bytes. Since 1 line number is incremented every 3 lines, the minimum number of bytes of 1 line number is 21.
Is. Then, considering retransmission of 512 line numbers, a minimum of 10752 bytes is required. At this time, even if the transmission speed is set to 9600b / sec, 10752 (byte) ÷ 1200
(Bytes / second) ≈ 9 (seconds), and since 3 seconds is considered as the time to allow the delay on the line as described above,
It is sufficient to store the retransmission start address in a memory having a capacity of 512.
【0073】受信側装置には、最新の受信したラインナ
ンバーを格納するメモリエリアを設ける。そして、イン
シャライズ時においては、0101H のデータを格納してお
く。そして復号器は、 EOLを検出する毎に次の2バイト
のデータ、すなわちラインナンバーをチェックする。そ
して、ラインナンバーが前回と同じか、あるいは、1つ
だけインクリメントされている場合は、受信画像が良好
っであると判断する。ラインナンバーは検出されるたび
にメモリにストアされ、アップデートされる。The receiving side device is provided with a memory area for storing the latest received line number. Then, at the time of initialization, the data of 0101H is stored. Then, the decoder checks the next 2 bytes of data, that is, the line number, every time the EOL is detected. Then, if the line number is the same as the previous one or is incremented by one, it is determined that the received image is good. The line number is stored and updated in memory each time it is detected.
【0074】一方、ラインナンバーが前回と比較して2
つ以上インクリメントされている場合は、NACK信号の送
出を行う。本実施例においては、 PIS信号(462Hz の信
号を3秒間連続させた信号)の送出を行う。そして、送
信側装置からの信号が断になるのを確認した後、300b/s
の信号を用いて再送開始ラインナンバーを送信機に知ら
せる。On the other hand, the line number is 2 compared with the last time.
If it is incremented by one or more, the NACK signal is sent. In this embodiment, a PIS signal (a signal in which a 462 Hz signal is continuous for 3 seconds) is transmitted. Then, after confirming that the signal from the transmitting device is disconnected, 300 b / s
Signal to notify the transmitter of the retransmission start line number.
【0075】受信側装置から送信側装置に再送開始アド
レスを連絡するための300b/sの信号の一例を図10に示
す。本図において、プリアンブルは「0111 1110 」パタ
ーンの連送、 FFHはアドレスデータ、13H はコントロー
ルデータ( LSB のデータからMSB のデータの順に回線に
送出される), 20Hは NSFの FCF(ファクシミリ コント
ロール フィールド)である。また、その後に送出する
ラインナンバーは、ラインナンバーの下9けたに着目し
たデータであり、ラインナンバー0からラインナンバー
511までである。このときに送出するラインナンバーに
ついては、各バイトデータの LSBに1をセットすること
はしない。例えば、ラインナンバー0は、00H,00H であ
る。 FCSはフレームチェックシーケンス、FLAGは「0111
1110」である。復号に際して、 EOLに続く2バイトの
データは無視して行う。FIG. 10 shows an example of a signal of 300 b / s for notifying the retransmission start address from the reception side device to the transmission side device. In this figure, the preamble is the continuous transmission of the "0111 1110" pattern, FFH is the address data, 13H is the control data (sent to the line in the order of LSB data to MSB data), and 20H is the NSF FCF (facsimile control field). ). Also, the line numbers sent after that are the data focusing on the lower 9 digits of the line number, from the line number 0 to the line number.
Up to 511. Regarding the line number sent at this time, 1 is not set to the LSB of each byte data. For example, the line number 0 is 00H, 00H. FCS is the frame check sequence, FLAG is "0111
1110 ". When decoding, the 2-byte data following EOL is ignored.
【0076】送信側装置は、読取り手段(図示せず)に
より原稿の情報を読み取り、そのデータを符号器により
符号化し、モデムによりその符号化したデータを変調
し、回線に送出している。この時、NACK信号( 本実施例
においては PIS信号) の監視をしている。そして、NACK
信号を検出しない場合は、画情報の伝送を行い、NACK信
号を検出した場合には画情報の伝送を中断する。そし
て、300b/s信号の受信へ向かう。この300b/sには、前述
の如く、再送を開始するラインナンバー( 下9けた)が
格納されている。The transmitting side device reads the information of the original by the reading means (not shown), encodes the data by the encoder, modulates the encoded data by the modem, and sends it to the line. At this time, the NACK signal (PIS signal in this embodiment) is being monitored. And NACK
When the signal is not detected, the image information is transmitted, and when the NACK signal is detected, the image information transmission is interrupted. Then, it goes to the reception of the 300b / s signal. In this 300b / s, as described above, the line number (lower 9 digits) for starting the retransmission is stored.
【0077】送信側装置が再送開始ラインナンバーを検
出すると、送信側装置におけるエンコーダのポインタTM
HPTRにおけるアドレス,送信側装置におけるモデムポイ
ンタTMDPTRのアドレス, REVRS(リバース)フラグ,再送
開始アドレスをチェックし、その結果に基づいて各種の
制御を行う。この制御例としては、以下に述べる3つの
ケースが考えられる。When the transmitter device detects the retransmission start line number, the encoder pointer TM in the transmitter device
The address in HPTR, the address of the modem pointer TMDPTR in the transmission side device, the REVRS (reverse) flag, and the retransmission start address are checked, and various controls are performed based on the results. As the control example, the following three cases can be considered.
【0078】第1のケースは、REVRS フラグが0であっ
て、送信側装置におけるエンコーダのポインタTMHPTRが
当該装置におけるモデムのポインタTMDPTRより大きいと
きに、送信側装置のモデムのポインタTMDPTRが再送開始
アドレスより大きい場合である。図11の(1) 〜(3) に
は、再送開始アドレスを認識し、再送を行う3つのケー
スを図示してある。ここで述べた第1のケースは、図1
1の(1) に図示してある。この場合には、送信側装置に
おけるモデムのポインタTMDPTRに再送開始アドレスをセ
ットし、そのラインナンバーから再送を行う。In the first case, when the REVRS flag is 0 and the pointer TMHPTR of the encoder in the transmitting side device is larger than the pointer TMDPTR of the modem in the device concerned, the pointer TMDPTR of the modem in the transmitting side device is the retransmission start address. If it is larger. 11 (1) to 11 (3) show three cases in which the retransmission start address is recognized and retransmission is performed. The first case mentioned here is
It is shown in (1) of 1. In this case, the retransmission start address is set in the pointer TMDPTR of the modem in the transmitting side device, and the retransmission is performed from that line number.
【0079】第2のケースは、図11の(2) に図示して
ある。すなわち、REVRS(リバース)フラグが1であっ
て、送信側装置におけるモデムのポインタTMDPTRが当該
装置におけるエンコーダのポインタTMHPTRより大きい場
合である。この場合には、送信側装置におけるモデムの
ポインタTMDPTRに再送開始アドレスをセットし、そのラ
インナンバーから再送を行う。ここで、送信側装置にお
けるエンコーダのポインタ TMHPTR が再送開始アドレス
より大きい場合はエラーが生じたものと判断し、画情報
の伝送は行うことなく、例えば DCN信号等(300b/sによ
る) を送出し、回線を開放する。The second case is illustrated in FIG. 11 (2). That is, the REVRS (reverse) flag is 1, and the pointer TMDPTR of the modem in the transmitting side device is larger than the pointer TMHPTR of the encoder in the device. In this case, the retransmission start address is set in the pointer TMDPTR of the modem in the transmitting side device, and the retransmission is performed from that line number. Here, if the encoder pointer TMHPTR in the transmission side device is larger than the retransmission start address, it is determined that an error has occurred, and for example, a DCN signal (at 300b / s) is transmitted without transmitting image information. , Open the line.
【0080】第3のケースは、図11の(3) に図示して
ある。すなわち、REVRS(リバース)フラグが0であっ
て、送信側装置におけるエンコーダのポインタTMHPTRが
当該装置におけるモデムのポインタTMDPTRより大きいと
きに、再送開始アドレスのポインタが送信側装置におけ
るモデムのポインタTMDPTRより大きい場合である。この
場合には、送信側装置におけるモデムのポインタTMDPTR
に再送開始アドレスをセットし、そのラインナンバーか
ら再送を行う。ここで、送信側装置におけるエンコーダ
のポインタTMHPTRが再送開始アドレスより大きい場合は
エラーと判断し、画情報の伝送は行うことなく、例えば
DCN信号等(300b/s)を送出し、回線を開放する。The third case is shown in FIG. 11 (3). That is, when the REVRS (reverse) flag is 0 and the pointer TMHPTR of the encoder in the transmitter device is larger than the pointer TMDPTR of the modem in the device, the pointer of the retransmission start address is larger than the pointer TMDPTR of the modem in the transmitter device. This is the case. In this case, the modem pointer TMDPTR in the sending device
The retransmission start address is set in and the retransmission is performed from that line number. Here, when the encoder pointer TMHPTR in the transmitting side device is larger than the retransmission start address, it is determined as an error, and the image information is not transmitted, for example,
Send the DCN signal (300b / s) and open the line.
【0081】次に、受信側装置におけるその他の処理を
簡単に述べる。受信が良好のときには、 EOLに続く2バ
イト(すなわちラインナンバーのデータ)は無視して復
号を行っている。一方、ラインナンバーをチェックした
結果、受信エラーが発生した場合には再送要求を行う。
これ以外の制御として、例えば、下記の制御を行なって
いる。Next, other processing in the receiving side device will be briefly described. When the reception is good, the 2 bytes (that is, the line number data) following the EOL are ignored and decoding is performed. On the other hand, as a result of checking the line number, if a reception error occurs, a retransmission request is issued.
As controls other than this, for example, the following control is performed.
【0082】1)5秒間にわたって EOLを検出できない場
合は、エラーと判断し、回線を開放する。1) If EOL cannot be detected for 5 seconds, it is judged as an error and the line is opened.
【0083】2)キヤリアが5秒間連続して検出されない
場合は、エラーと判断し、回線を開放する。2) If the carrier is not continuously detected for 5 seconds, it is judged as an error and the line is opened.
【0084】3)1枚の画情報を受信中に、誤り再送が所
定回数以上行われたときは、伝送速度のフォールバック
を行い、あるいは回線断とする。3) If error retransmission is performed a predetermined number of times or more while receiving one piece of image information, fall back of the transmission rate is performed or the line is disconnected.
【0085】4)制御復帰信号 RTCを検出したときは、画
情報の受信処理を終了する。4) When the control return signal RTC is detected, the image information receiving process is terminated.
【0086】図12は、本発明を適用したファクシミリ
装置の送信側構成を示すブロック図である。FIG. 12 is a block diagram showing the configuration of the transmitting side of the facsimile apparatus to which the present invention is applied.
【0087】図12において、2はループの保持を行う
網制御装置 NCU(Network Control Unit)であり、電話網
をデータ通信等に使用するために、その回線の端末に接
続して電話交換網の接続制御を行ったり、あるいは、デ
ータ通信路への切替えを行う。In FIG. 12, reference numeral 2 denotes a network control unit NCU (Network Control Unit) for holding a loop, and in order to use the telephone network for data communication or the like, it is connected to a terminal of the line to establish a telephone switching network. Performs connection control or switches to the data communication path.
【0088】2aは電話回線である。Reference numeral 2a is a telephone line.
【0089】4は、送信系の信号と受信系の信号を分離
するハイブリッド回路である。信号線28a の送信信号は
信号線2bを通り、網制御装置2を介して、電話回線2aに
送出される。また、相手側ファクシミリ装置から送られ
てきた信号は、網制御装置2を介した後、信号線4aに出
力される。Reference numeral 4 is a hybrid circuit for separating a transmission system signal and a reception system signal. The transmission signal of the signal line 28a passes through the signal line 2b and is sent to the telephone line 2a via the network control device 2. The signal sent from the other party's facsimile machine is output to the signal line 4a after passing through the network control device 2.
【0090】6は、受信機から送出される再送要求信号
(本実施例においては PIS信号を使用する)を検出する
回路である。すなわち、信号線4aの信号を導入し、再送
要求信号(本実施例においては PIS信号)を検出してい
る時には信号線6aに信号レベル「1」の信号を出力す
る。一方、信号線4aの信号を導入し、再送要求信号(本
実施例においては PIS信号)を検出していない時には、
信号線6aに信号レベル「0」の信号を出力する。Reference numeral 6 is a circuit for detecting a retransmission request signal (a PIS signal is used in this embodiment) sent from the receiver. That is, the signal of the signal line 4a is introduced, and when the retransmission request signal (PIS signal in this embodiment) is detected, the signal of the signal level "1" is output to the signal line 6a. On the other hand, when the signal on the signal line 4a is introduced and the retransmission request signal (PIS signal in this embodiment) is not detected,
A signal of signal level "0" is output to the signal line 6a.
【0091】8は、受信側装置から再送要求信号に引き
続いて送出される再送開始ラインナンバーが格納されて
いる300b/sの信号( 本実施例においては NSF信号を使用
する(図10参照))及び再送要求信号に引き続いて送
出される切断命令(DCN)信号(300b/sの信号)を受信す
る回路である。このバイナリー信号受信回路8は、 NSF
信号を検出した時、信号線8aにパルスを発生するととも
に、信号線8bに再送開始ラインナンバーを出力する。ま
た、このバイナリー信号受信回路8は、 DCN信号を検出
した時、信号線8cにパルスを発生する。Reference numeral 8 is a 300 b / s signal that stores the retransmission start line number sent subsequently to the retransmission request signal from the receiving side device (in this embodiment, an NSF signal is used (see FIG. 10)). And a disconnection command (DCN) signal (300 b / s signal) sent subsequently to the resend request signal. This binary signal receiving circuit 8 is
When a signal is detected, a pulse is generated on the signal line 8a and a retransmission start line number is output on the signal line 8b. Also, the binary signal receiving circuit 8 generates a pulse on the signal line 8c when detecting the DCN signal.
【0092】10は読取装置であり、送信原稿より主走査
線方向1ライン分の画信号を読み取り、白あるいは黒の
2値を表わす信号列を作成する。この読取装置10はCCD
( 電荷結合素子) 等の撮像素子と光学系により構成す
る。信号線12aにパルスが発生すると、すなわち、1ラ
インの画信号の読取要求があると、1ラインの画信号を
読み取り、2値化したデータを信号線10aに出力する。A reading device 10 reads an image signal for one line in the main scanning line direction from a transmission document and creates a signal string representing binary values of white or black. This reader 10 is a CCD
It is composed of an imaging device such as (charge coupled device) and an optical system. When a pulse is generated on the signal line 12a, that is, when there is a request to read the image signal of one line, the image signal of one line is read and binarized data is output to the signal line 10a.
【0093】12は、一方のバッファメモリ内にある画信
号が符号化されている間に、他方のバッファメモリに次
のラインの画信号が書き込まれるようにするためのダブ
ルバッファ回路である。2本のバッファはBUF0(バッフ
ァ0), BUF1( バッファ1)と呼ぶ。 BUF0 のバッファに画
像データが詰まっているときには、信号線12b(バッファ
0フル)に信号レベル「1」の信号を出力する。 BUF0
のバッファに画像データが詰まっていないときには、信
号線12b(バッファ0フル)に信号レベル「0」の信号を
出力する。また、 BUF1のバッファに画像データが詰ま
っているときには、信号線12c(バッファ1フル)に信号
レベル「1」の信号を出力する。 BUF1のバッファに画
像データが詰まっていないときには、信号線12c(バッフ
ァ1フル)に信号レベル「0」の信号を出力する。Reference numeral 12 is a double buffer circuit for allowing the image signal of the next line to be written in the other buffer memory while the image signal in one buffer memory is being encoded. The two buffers are called BUF0 (buffer 0) and BUF1 (buffer 1). When the buffer of BUF0 is full of image data, it outputs a signal of signal level "1" to the signal line 12b (buffer 0 full). BUF0
When the image data is not clogged in the buffer of, the signal of the signal level "0" is output to the signal line 12b (buffer 0 full). When the buffer of BUF1 is full of image data, it outputs a signal of signal level "1" to the signal line 12c (buffer 1 full). When the buffer of BUF1 is not full of image data, it outputs a signal of signal level "0" to the signal line 12c (buffer 1 full).
【0094】後述する制御回路30は、バッファがフルに
なったことを確認した後、次に読み出すべきバッファを
信号線30bに出力する信号により指定し( 信号線30bが
信号レベル「0」のときは、バッファ0のデータを読み
出す;信号線30bが信号レベル「1」のときは、バッフ
ァ1のデータを読み出す)、その後、信号線30aにパル
ス(リードパルス)を発生する。After confirming that the buffer is full, the control circuit 30, which will be described later, designates the buffer to be read next by the signal output to the signal line 30b (when the signal line 30b is at the signal level "0"). Reads the data of the buffer 0; when the signal line 30b is at the signal level "1", the data of the buffer 1 is read), and then a pulse (read pulse) is generated on the signal line 30a.
【0095】このダブルバッファ回路12は、指定された
バッファのデータを信号線12dに出力する。そして、指
定されたバッファのデータを信号線12dに出力し終る
と、指定されたバッファのバッファフルを落とす。すな
わち、信号線30bに出力されている信号レベルが「0」
(バッファ0指定) であって、信号線30aに(リード)
パルスが発生し、バッファのデータをすべて出力したと
きは、バッファフル0を落とす(すなわち、信号線12b
に信号レベル「0」の信号を出力する)。また、信号線
30bに出力されている信号レベルが「1」(バッファ1
指定)であって、信号線30a に(リード)パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル1を落とす(すなわち、信号線12cに信号レベル
「0」の信号を出力する)。The double buffer circuit 12 outputs the data of the designated buffer to the signal line 12d. Then, when the output of the data of the designated buffer to the signal line 12d is completed, the buffer full of the designated buffer is dropped. That is, the signal level output to the signal line 30b is "0".
(Specify buffer 0), and (read) to signal line 30a
When a pulse is generated and all the data in the buffer is output, the buffer full 0 is dropped (that is, the signal line 12b
Output a signal with a signal level of "0"). Also, signal line
The signal level output to 30b is "1" (buffer 1
When the (read) pulse is generated on the signal line 30a and all the data in the buffer is output, the buffer full 1 is dropped (that is, the signal of the signal level "0" is output to the signal line 12c). ).
【0096】また、ダブルバッファ回路12は、バッファ
が空になったとき、信号線12aにパルスを発生し、主走
査方向における1ライン分のデータを読取装置10から入
力する。この場合に、そのデータを空いているバッファ
に格納するが、同時にデータを格納したバッファフルに
1をセットする。読み取ったデータは、バッファ0,バ
ッファ1,バッファ0,バッファ1と交互に格納され
る。When the buffer becomes empty, the double buffer circuit 12 generates a pulse on the signal line 12a and inputs one line of data in the main scanning direction from the reading device 10. In this case, the data is stored in the empty buffer, but at the same time, 1 is set in the buffer full in which the data is stored. The read data is alternately stored in buffer 0, buffer 1, buffer 0, and buffer 1.
【0097】14は、ライン終端符号(EOL)の後に挿入す
るラインナンバーのカウントを行うカウンタである。信
号線30cにパルスが発生すると、ラインナンバーを0
(0101H)にセットする。そして、信号線30dにパルスが
発生する毎にラインナンバーの値をインクリメントす
る。すなわち、ラインナンバーが0(0101H) の状態で信
号30dにパルスが発生したとき、ラインナンバーは1(01
03H)となる。以下同様である。また、ライナンバーを示
す2バイトのデータは、信号線14a に出力される。Reference numeral 14 is a counter for counting the line number inserted after the line end code (EOL). When a pulse occurs on the signal line 30c, the line number is set to 0.
Set to (0101H). Then, the value of the line number is incremented each time a pulse is generated on the signal line 30d. That is, when a pulse is generated in the signal 30d while the line number is 0 (0101H), the line number is 1 (01
03H). The same applies hereinafter. The 2-byte data indicating the lie number is output to the signal line 14a.
【0098】16は、信号線30eに出力されている1ライ
ンの2値化されたデータを入力し、符号化(本実施例に
おいてはモディファイドハフマン符号化)したデータを
信号線16cに出力する回路である。1ラインの2値化さ
れたデータを入力し、符号化をしたときのビット数が8
となったとき、すなわち、1バイトの符号化したデータ
がそろったとき、信号線16a にパルスを発生する。一
方、1 ラインの符号化がすべて終了したとき、信号線16
bに( 終了)パルスを発生する。1ラインの符号化を終
了したとき、最後のデータが8ビットに満たない場合
は、残りのデータは、0とし、データが8ビットそろっ
たものとして処理を行う。Reference numeral 16 is a circuit for inputting one line of binarized data output to the signal line 30e and outputting encoded data (modified Huffman encoding in this embodiment) to the signal line 16c. Is. The number of bits when inputting 1 line of binary data and encoding is 8
When, that is, when 1 byte of encoded data is complete, a pulse is generated on the signal line 16a. On the other hand, when the coding of one line is completed, the signal line 16
Generate (end) pulse on b. When the last data is less than 8 bits when the encoding of one line is completed, the remaining data is set to 0 and the processing is performed assuming that all the data are 8 bits.
【0099】18は、ラインデータを読取り符号化したデ
ータをストアするのに使用するFIFOメモリである。
一方、モデム側は、このFIFOメモリにストアされて
いるデータを読み出し、変調して回線に送出する。信号
線30fから、信号線30hの3本の信号線により、符号化
したデータをFIFOメモリに書き込む。信号線30fに(ラ
イト)パルスが発生した場合、信号線30gに出力されて
いる番地に対し、信号線30hに出力されているバイトデ
ータをストアする。また信号線30i,信号線30j,信号線18
aの3本の信号線により、FIFOメモリにストアされてい
るデータを読み出す。信号線30iに(リード)パルスが
発生したとき、信号線30jに出力されている番地のデー
タを、信号線18aに出力する。本実施例においては、FI
FOメモリは8400HからAFFFH のアドレスを有する。Reference numeral 18 is a FIFO memory used for reading line data and storing encoded data.
On the other hand, the modem side reads the data stored in this FIFO memory, modulates it, and sends it out to the line. The coded data is written to the FIFO memory by the three signal lines from the signal line 30f to the signal line 30h. When a (write) pulse is generated on the signal line 30f, the byte data output on the signal line 30h is stored at the address output on the signal line 30g. Signal line 30i, signal line 30j, signal line 18
The data stored in the FIFO memory is read by the three signal lines a. When a (read) pulse is generated on the signal line 30i, the data of the address output to the signal line 30j is output to the signal line 18a. In this embodiment, FI
The FO memory has addresses from 8400H to AFFFH.
【0100】20は再送開始アドレス格納メモリであり、
これにより、受信側で受信エラーが発生したときに送信
側装置はエラーが発生したラインナンバーから再送を行
う。送信側装置において、あるラインナンバーからの再
送を行う場合、そのラインナンバーのデータがFIFOメモ
リの何番地から格納されているかを認識する必要がある
が、このデータをこのメモリに格納する。信号線30k,信
号線30l, 信号線30mを用いて、“あるラインナンバー
のデータがFIFOメモリの何番地からストアされている
か”という情報を本メモリ20に書き込む。信号線30mに
(ライト)パルスが発生した時、信号線30kに出力され
ている番地に信号線30lのバイトデータをストアする。
また、信号線30k,信号線30n,信号線20aを用いて、“あ
るラインナンバーからのデータがFIFOメモリの何番地か
らストアされているか”という情報を本メモリ20から読
み出す。Reference numeral 20 denotes a retransmission start address storage memory,
Thus, when a reception error occurs on the reception side, the transmission side device retransmits from the line number in which the error occurred. When the transmitting apparatus retransmits from a certain line number, it is necessary to recognize from which address in the FIFO memory the data of the line number is stored. This data is stored in this memory. Using the signal line 30k, the signal line 30l, and the signal line 30m, the information "where in the FIFO memory the data of a certain line number is stored" is written in the main memory 20. When a (write) pulse is generated in the signal line 30m, the byte data of the signal line 30l is stored in the address output to the signal line 30k.
Further, the information "where in the FIFO memory the data from a certain line number is stored" is read from the main memory 20 by using the signal line 30k, the signal line 30n and the signal line 20a.
【0101】そして、信号線30nに( リード)パルスが
発生したとき、信号線30kに出力されている番地のデー
タを信号線20aに出力する。再送開始アドレス格納メモ
リは、C000H からC3FFH のアドレスを有する。再送開始
アドレスの格納メモリ構成は図13に示すとおりであ
る。When a (read) pulse is generated on the signal line 30n, the data of the address output to the signal line 30k is output to the signal line 20a. The retransmission start address storage memory has addresses C000H to C3FFH. The storage memory configuration of the retransmission start address is as shown in FIG.
【0102】図13に示したように、アドレスC000H,C0
01H にはラインナンバー0,512…のアドレスが格納さ
れ、アドレス C002H,C003Hにはラインナンバー1, 513
…のアドレスが格納され、アドレス C004H, C005Hには
ラインナンバー2,514 …のアドレスが格納され、以下
同様に、アドレスC3FCH,C3FDH にはラインナンバー510,
1022…のアドレスが格納され、アドレスC3FEH,C3FFH に
はラインナンバー511,1023…のアドレスが格納される。As shown in FIG. 13, addresses C000H and C0
The address of line number 0,512 ... is stored in 01H, and the line number 1,513 is stored in addresses C002H, C003H.
The address of ... is stored, the addresses of line numbers 2, 514 are stored in addresses C004H, C005H, and so on. Similarly, the line numbers 510, 510 are stored in addresses C3FCH, C3FDH.
The addresses of 1022 ... Are stored, and the addresses of the line numbers 511, 1023 ... Are stored in the addresses C3FEH, C3FFH.
【0103】22は、パラレルデータをシリアルデータに
変換するパラレル−シリアル変換回路(以下、P/S 変換
回路と略す)である。このP/S 変換回路22は、パラレル
データが空になると、信号線22aにバイトデータ要求パ
ルスを発生する。制御回路30は、信号線22aにパルスが
発生すると、信号線 300にバイトデータを出力する。一
方、P/S 変換回路22は、信号線 300に出力されたバイト
データを入力し、パラレル−シリアル変換をした後、そ
のシリアルデータを信号線22b に出力する。Reference numeral 22 is a parallel-serial conversion circuit (hereinafter abbreviated as P / S conversion circuit) for converting parallel data into serial data. The P / S conversion circuit 22 generates a byte data request pulse on the signal line 22a when the parallel data becomes empty. When a pulse is generated on the signal line 22a, the control circuit 30 outputs byte data to the signal line 300. On the other hand, the P / S conversion circuit 22 inputs the byte data output to the signal line 300, performs parallel-serial conversion, and then outputs the serial data to the signal line 22b.
【0104】24は、公知のCCITT 勧告 V27ter (差動位
相変調) に基づいた変調を行う変調器である。この変調
器24は信号線22b の信号を入力して変調を行い、変調デ
ータを信号線24aに出力する。Reference numeral 24 is a modulator for performing modulation based on the well-known CCITT recommendation V27ter (differential phase modulation). The modulator 24 receives the signal on the signal line 22b, modulates the signal, and outputs the modulated data to the signal line 24a.
【0105】26は、信号線30p にパルスが発生したと
き、信号線26aに DCN信号(300b/sの信号) を送出する
回路である。この DCN信号送出回路26は、 DCN信号の送
出が終了すると、信号線26bにパルスを発生する。Reference numeral 26 is a circuit for sending a DCN signal (300 b / s signal) to the signal line 26a when a pulse is generated on the signal line 30p. The DCN signal transmission circuit 26 generates a pulse on the signal line 26b when the transmission of the DCN signal is completed.
【0106】28は、信号線24a の信号と信号線26aの信
号を入力し、加算した結果を信号線28a に出力する加算
回路である。Reference numeral 28 is an adder circuit which inputs the signal of the signal line 24a and the signal of the signal line 26a and outputs the addition result to the signal line 28a.
【0107】30は、下記の制御を行なう制御回路であ
る。但し、符号化はメインルーチンに従って処理し、信
号の伝送はインタラプトルーチンにより処理を行う。Reference numeral 30 is a control circuit for performing the following control. However, the encoding is processed according to the main routine, and the signal transmission is processed by the interrupt routine.
【0108】この制御回路30による符号化、すなわちメ
インルーチンにおける制御過程は図14に示すとおりで
ある。まず、モデムのポインタTMDPTRおよびエンコーダ
のポインタTMHPTRを、符号化したデータを格納するFIFO
メモリの先頭アドレスにセットする(ステップS100)。
そして、1ラインの主走査ラインの画情報の読取りが終
了したか、すなわち、ラインバッファがフルになったか
を判断する(ステップS102) 。The encoding process by the control circuit 30, that is, the control process in the main routine is as shown in FIG. First, a FIFO that stores encoded data of the modem pointer TMDPTR and the encoder pointer TMHPTR
Set to the start address of the memory (step S100).
Then, it is judged whether the reading of the image information of one main scanning line is completed, that is, whether the line buffer is full (step S102).
【0109】1ラインにおける主走査ラインの画情報の
読取りが終了すると(すなわち、ラインバッファがフル
になると)、ステップS104に進む。そして、1ラインの
データの読み込みを行う(ステップS104)。ここで、上
述したように、バッファはバッフ0,バァフ1とダブル
バッファ構成になっており、これら2つのバッファから
交互にデータの読出しを行う。When the reading of the image information of the main scanning line in one line is completed (that is, when the line buffer becomes full), the process proceeds to step S104. Then, the data of one line is read (step S104). Here, as described above, the buffer has a double buffer structure of buffer 0 and buffer 1, and data is alternately read from these two buffers.
【0110】各バッファからデータを読み出した後、符
号化し、その符号化したデータをFIFOメモリに書き込む
(ステップ S106)。符号化時の主な制御を下記に箇条書
きにして示す。After reading the data from each buffer, the data is encoded and the encoded data is written to the FIFO memory (step S106). The main control at the time of encoding is shown below in a bulleted list.
【0111】1.符号化したデータをFIFOメモリに書き込
む。1. Write the encoded data in the FIFO memory.
【0112】2.ライン終端符号(EOL信号)(FIFOメモリに
書き込むデータとしては、00H, 80Hである) およびライ
ンナンバーをFIFOメモリに書き込む。2. The line end code (EOL signal) (00H and 80H as the data to be written in the FIFO memory) and the line number are written in the FIFO memory.
【0113】3.受信側装置において受信エラーが発生し
た場合、送信側装置においては、エラーしたラインナン
バーからデータを再送する。この再送が可能となるよう
に、以下の制御を行う。3. When a reception error occurs in the receiving side device, the transmitting side device retransmits the data from the line number in error. The following control is performed to enable this retransmission.
【0114】すなわち、エンコーダのポインタTMHPTRに
おけるバイトをインクリメントするとき、エンコーダの
ポインタTMHPTRがモデムのポインタTMDPTRにFIFOメモリ
を一周して、余り近づきすぎない様に制御する。具体的
には、エンコーダのポインタTMHPTRがモデムのポインタ
TMDPTRに、ある程度以上近づいたとき、符号化を中断し
てウェイト状態にする。そして、ウェイトしているとき
には、PIS 信号を検出したか否かをチェックし、PIS 信
号を検出した場合には、NSF 信号の受信を行う。そし
て、モデムのポインタを再送開始アドレスにセットし、
そのデータからの再送を行う。この再送を行うとき、再
びトレーニングを行う。これは、後述するステップ S10
8 からステップ S112 の制御と同じである。That is, when the byte in the encoder pointer TMHPTR is incremented, the encoder pointer TMHPTR goes around the FIFO memory to the modem pointer TMDPTR so as not to get too close. Specifically, the encoder pointer TMHPTR is the modem pointer.
When TMDPTR is approached to a certain extent or more, the coding is suspended and the wait state is set. Then, while waiting, it is checked whether or not the PIS signal is detected, and when the PIS signal is detected, the NSF signal is received. Then, set the pointer of the modem to the retransmission start address,
The data is retransmitted. When retransmitting, perform training again. This is step S10 described later.
This is the same as the control from step 8 to step S112.
【0115】4.あるラインナンバーから再送を行う場
合、そのラインナンバーのデータがFIFOメモリの何番地
から格納されているかを認識する必要がある。この情報
を再送開始アドレス格納メモリに格納する。4. When retransmitting from a certain line number, it is necessary to recognize from which address of the FIFO memory the data of that line number is stored. This information is stored in the retransmission start address storage memory.
【0116】そして、あるラインの符号化が終了したと
き、再送要求信号、すなわちPIS 信号を検出したか否か
を判断する( ステップS108)。再送要求信号、すなわ
ち、PIS 信号を検出すると、画情報の伝送を中断し、NS
F 信号の受信を行う(ステップS110)。そして、モデム
のポインタTMDPTRを再送開始アドレス( NSF 信号の中に
この情報が入っている)にセットし、そのデータからの
再送を行う(ステップS112) 。Then, when the coding of a certain line is completed, it is judged whether or not the retransmission request signal, that is, the PIS signal is detected (step S108). When a resend request signal, that is, a PIS signal is detected, the transmission of image information is interrupted and the NS
The F signal is received (step S110). Then, the pointer TMDPTR of the modem is set to the retransmission start address (this information is contained in the NSF signal), and the data is retransmitted (step S112).
【0117】次に、1枚の原稿の符号化が終了したかを
判断する(ステップS114)。1枚の原稿の符号化が未だ
終了していないときには、ステップS102に戻る。また、
1枚の原稿の符号化が終了した場合には、ステップS116
に進む。Next, it is determined whether the coding of one original has been completed (step S114). If the encoding of one original has not been completed, the process returns to step S102. Also,
If the encoding of one original has been completed, step S116.
Proceed to.
【0118】1枚の原稿の符号化が終了したときは、ダ
ブルバッファメモリに未だ符号化していないデータが残
っているか否かを判断する(ステップS116)。ダブルバ
ッファメモリに未だ符号化していないデータが残ってい
る場合には、ステップS102に戻る。また、ダブルバッフ
ァメモリに符号化していないデータが残っていない場合
には、ステップS118に進み、制御復帰信号 RTC(Return
To Control)をFIFOメモリに書き込む。When the coding of one original is completed, it is judged whether or not there is still uncoded data in the double buffer memory (step S116). If uncoded data remains in the double buffer memory, the process returns to step S102. If no uncoded data remains in the double buffer memory, the process proceeds to step S118 and the control return signal RTC (Return
To Control) to the FIFO memory.
【0119】一方、伝送処理(すなわち、インタラプト
処理)は、(イ)モデムのポインタTMDPTRに格納されて
いるデータを変調し回線に送出すること、(ロ)モデム
のポインタTMDPTRを順次インクリメントすること、
(ハ)モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。On the other hand, the transmission processing (that is, the interrupt processing) includes: (a) modulating the data stored in the pointer TMDPTR of the modem and transmitting the modulated data to the line; (b) sequentially incrementing the pointer TMDPTR of the modem;
(C) Modem pointer TMDPTR is encoder pointer
The main content is to control so as not to overtake TMHPTR.
【0120】次に、図15の〜図23に示すフローチャ
ートを参照して制御回路30が行う制御手順(符号化処理
手順)を説明する。Next, the control procedure (encoding processing procedure) performed by the control circuit 30 will be described with reference to the flowcharts shown in FIGS.
【0121】まず、ステップS128からステップS144にお
いて各種のイニシャライズ処理を行う。First, various initialization processes are performed in steps S128 to S144.
【0122】ステップS128においては、符号化したFIFO
メモリに格納したデータを全て送出したか否かを表すフ
ラグTRNENDに0をセットする。In step S128, the encoded FIFO
The flag TRNEND indicating whether or not all the data stored in the memory has been transmitted is set to 0.
【0123】ステップS130においては、再送開始アドレ
スを格納するメモリを制御するポインタAGAPTRにC000H
をセットする。In step S130, the pointer AGAPTR for controlling the memory for storing the retransmission start address is set to C000H.
Set.
【0124】ステップS132においては、エンコーダのポ
インタTMHPTRに8400H をセットする。In step S132, 8400H is set in the pointer TMHPTR of the encoder.
【0125】ステップS134においては、モデムのポイン
タTMDPTRに8400H をセットする。In step S134, 8400H is set in the pointer TMDPTR of the modem.
【0126】ラインナンバーは、ある一定ライン数(本
実施例においては3ライン)毎にインクリメントする
が、この制御をLINCNTというカウンタにより制御する。
ステップS136においては、このカウンタLINCNTに3をセ
ットする。The line number is incremented every fixed number of lines (3 lines in this embodiment), and this control is controlled by a counter called LINCNT.
In step S136, 3 is set in this counter LINCNT.
【0127】ステップS138においては、前述したREVRS
フラグに0をセットする。In step S138, the above-mentioned REVRS
Set 0 to the flag.
【0128】ステップS140においては、符号化が終了し
たか否かを表わすフラグMHEMD に0をセットする。In step S140, a flag MHEMD indicating whether or not the encoding is completed is set to 0.
【0129】ステップS142においては、現在どちらのバ
ッファからデータを読み出しているかを表わすフラグ B
AFに0をセットする。フラグ BAFが0のときは、バッフ
ァ0からデータを読み出している。また、フラグ BAFが
1のときは、バッファ1からデータを読み出している。In step S142, a flag B indicating which buffer is currently reading data.
Set 0 to AF. When the flag BAF is 0, data is read from the buffer 0. When the flag BAF is 1, data is read from the buffer 1.
【0130】ステップS144においては、ラインナンバー
をイニシャライズする。In step S144, the line number is initialized.
【0131】ステップS146からステップS154において
は、バッファがフルか、すなわち、1ラインの読み取り
が終了したか否かを判断し、バッファがフルになった場
合、ステップS156に進む。ここで、バッファのデータ
は、バッファ0, バッファ1と交互に読み取る。In steps S146 to S154, it is determined whether or not the buffer is full, that is, whether or not the reading of one line is completed. If the buffer is full, the process proceeds to step S156. Here, the data in the buffer is read alternately with buffer 0 and buffer 1.
【0132】ステップS156からステップS160において
は、1ラインのデータをダブルバッファから読み出し、
符号器へ出力する。In steps S156 to S160, one line of data is read from the double buffer,
Output to the encoder.
【0133】図16に示すステップS162ないしステップ
S182においては、特定のラインナンバーのデータから再
送を行うよう、特定ラインナンバーのデータがFIFOメモ
リの何番地から格納されているかを、再送開始アドレス
格納メモリにストアする。ここでは、ラインナンバーが
変わったときに、再送開始アドレスを再送開始アドレス
格納メモリにストアする。Step S162 to step shown in FIG.
In S182, from which address of the FIFO memory the data of the specific line number is stored is stored in the retransmission start address storage memory so that the data of the specific line number is retransmitted. Here, when the line number changes, the retransmission start address is stored in the retransmission start address storage memory.
【0134】ステップS162においては、3ライン毎にラ
インナンバーをインクリメントする制御を行う。ステッ
プS164からステップS168においては、再送開始アドレス
におけるローバイトのデータを再送開始アドレス格納メ
モリにストアする。In step S162, control is performed to increment the line number every three lines. In steps S164 to S168, the low byte data at the retransmission start address is stored in the retransmission start address storage memory.
【0135】ステップS170においては、再送開始アドレ
スポインタAGAPTRのインクリメントを行う。ステップS1
72ないしステップS176においては、再送開始アドレスに
おけるハイバイトのデータを再送開始アドレス格納メモ
リにストアする。ステップS178においては、再送開始ア
ドレスポインタAGAPTRのインクリメントを行う。ステッ
プS180においては、再送ポインタAGAPTRが再送開始アド
レス格納メモリの終端まで進んだか否かの判断を行う。
そして、再送ポインタAGAPTRが再送開始アドレス格納メ
モリの終端まで進むと、再送ポインタAGAPTRにはC000H
をセットする(ステップS182) 。In step S170, the retransmission start address pointer AGAPTR is incremented. Step S1
From 72 to step S176, the high-byte data at the retransmission start address is stored in the retransmission start address storage memory. In step S178, the retransmission start address pointer AGAPTR is incremented. In step S180, it is determined whether or not the retransmission pointer AGAPTR has reached the end of the retransmission start address storage memory.
When the resend pointer AGAPTR advances to the end of the resend start address storage memory, C000H is stored in the resend pointer AGAPTR.
Is set (step S182).
【0136】図17に示すステップS184ないしステップ
S188においては、FIFOメモリに00Hをストアする。Steps S184 to S184 shown in FIG.
In S188, 00H is stored in the FIFO memory.
【0137】ステップS190においては、エンコーダのポ
インタTMHPTRをインクリメントする。このTMHPTRのイン
クリメントについては後述する。In step S190, the encoder pointer TMHPTR is incremented. The increment of TMHPTR will be described later.
【0138】ステップS192からステップS196において
は、FIFOメモリに、800Hをストアする。In steps S192 to S196, 800H is stored in the FIFO memory.
【0139】ステップS198においては、エンコーダのポ
インタTMHPTRをインクリメントする。In step S198, the encoder pointer TMHPTR is incremented.
【0140】ステップS200ないしステップS216において
は、ラインナンバーを入力し、ラインナンバーをFIFOメ
モリにストアする。すなわち、ステップS200において
は、ラインナンバーを入力する。ステップS202ないしス
テップS206においては、ラインナンバーのハイバイトデ
ータをFIFOメモリにストアする。ステップS208において
は、エンコーダのポインタTMHPTRをインクリメントす
る。ステップS210ないしステップS214においては、ライ
ンナンバーのローバイトデータをFIFOメモリにストアす
る。ステップS216においては、エンコーダのポインタTM
HPTRをインクリメントする。In steps S200 to S216, the line number is input and the line number is stored in the FIFO memory. That is, in step S200, a line number is input. In steps S202 to S206, the high byte data of the line number is stored in the FIFO memory. In step S208, the pointer TMHPTR of the encoder is incremented. In steps S210 to S214, the low byte data of the line number is stored in the FIFO memory. In step S216, the encoder pointer TM
Increment HPTR.
【0141】図18に示すステップS218ないしステップ
S230においては、符号化データをFIFOメモリにストアす
る。Step S218 through step shown in FIG.
In S230, the encoded data is stored in the FIFO memory.
【0142】まず、ステップS218においては、1バイト
のデータが符号化されたか否かを判断する。1バイトの
データが符号化されると、そのデータを入力(ステップ
S220)し、1バイトの符号化データをFIFOメモリにスト
アする(ステップS222ないしステップS226)。First, in step S218, it is determined whether or not 1-byte data has been encoded. When 1 byte of data is encoded, enter that data (step
S220), and the 1-byte encoded data is stored in the FIFO memory (steps S222 to S226).
【0143】ステップS228においては、エンコーダのポ
インタTMHPTRをインクリメントする。ステップS230にお
いては、1ラインの符号化が終了したかを判断し、1ラ
インの符号化が終了していないときには、ステップS218
に進む。また、1ラインの符号化が終了すると、ステッ
プS232進む。In step S228, the encoder pointer TMHPTR is incremented. In step S230, it is determined whether the encoding of one line is completed. If the encoding of one line is not completed, step S218 is performed.
Proceed to. When the encoding of one line is completed, the process proceeds to step S232.
【0144】図19に示すステップS232ないしステップ
S238においては、ラインナンバーをインクリメントする
か否かをチェックし、インクリメントする必要がある場
合は、ラインナンバーのインクリメントを行う。ここで
は、3ライン毎にラインナンバーのインクリメントを行
う。Step S232 to Step shown in FIG.
In S238, it is checked whether or not the line number is incremented. If it is necessary to increment the line number, the line number is incremented. Here, the line number is incremented every 3 lines.
【0145】ステップS240ないしステップS248において
は、再送要求信号、すなわち PIS信号を受信したか否か
を判断する。 PIS信号を受信した場合には、 NSF信号の
受信を行い、再送開始ラインナンバーを入力する。そし
て、モデムのポインタTMDPTRに再送開始アドレスをセッ
トし、そのアドレスのデータから送信を行う。In steps S240 to S248, it is determined whether a retransmission request signal, that is, a PIS signal has been received. When the PIS signal is received, the NSF signal is received and the retransmission start line number is input. Then, the retransmission start address is set in the pointer TMDPTR of the modem, and transmission is performed from the data of the address.
【0146】ステップS250においては、1枚の原稿の符
号化が終了したか否かを判断する。1枚の原稿の符号化
が終了した場合には、ステップS252に進む。1枚の原稿
の符号化が未だ終了していない場合には、ステップS146
に進む。In step S250, it is determined whether or not the coding of one original has been completed. If the encoding of one document is completed, the process proceeds to step S252. If the encoding of one original has not been completed, step S146
Proceed to.
【0147】ステップS252およびステップS254において
は、どちらかバッファがフルであるか否かを判断する。
バッファ0、あるいはバッファ1のどちらかのバッファ
がフルの場合は、ステップS146に進む。バッファ0、バ
ッファ1のいずれもバッファがフルでない場合には、ス
テップS256に進む。In steps S252 and S254, it is determined whether either buffer is full.
If either buffer 0 or buffer 1 is full, the process proceeds to step S146. If neither the buffer 0 nor the buffer 1 is full, the process proceeds to step S256.
【0148】図20および図21に示すステップS256な
いしステップS300においては、FIFOメモリに制御復帰信
号 RTC(Return To Control)信号をストアする。In steps S256 to S300 shown in FIGS. 20 and 21, a control return signal RTC (Return To Control) signal is stored in the FIFO memory.
【0149】まず、ステップS256ないしステップS260に
おいては、00H のデータをFIFOメモリにストアする。First, in steps S256 to S260, the data of 00H is stored in the FIFO memory.
【0150】ステップS262においては、エンコーダのポ
インタTMHPTRをインクリメントする。In step S262, the encoder pointer TMHPTR is incremented.
【0151】ステップS264ないしステップS268において
は、 80HのデータをFIFOメモリにストアする。In steps S264 to S268, 80H data is stored in the FIFO memory.
【0152】ステップS270においては、エンコーダのポ
インタTMHPTRをインクリメントする。In step S270, the encoder pointer TMHPTR is incremented.
【0153】ステップS274ないしステップS296において
は、00H,08H,80H のデータを FIOメモリにストアす
る。ステップS272,ステップS298,ステップS300によ
り、00H,08H,80H のデータをFIFOメモリにストアする。In steps S274 to S296, the data of 00H, 08H, 80H is stored in the FIO memory.
You. The data of 00H, 08H, and 80H are stored in the FIFO memory by steps S272, S298, and S300.
【0154】ステップS302においては、符号化が終了し
たのでフラグMHEND に1をセットし、モデムが符号化し
たデータを全て送出するまでウェイトする(ステップS3
03)。そして、モデムが符号化したデータを全て送出し
たときに、画像伝送を終了する(ステップS304)。In step S302, since the encoding is completed, the flag MHEND is set to 1 and the modem waits until all encoded data is transmitted (step S3).
03). Then, when the modem sends out all the encoded data, the image transmission is ended (step S304).
【0155】図22に示すステップS306ないしステップ
S326は、送信中に再送要求信号(すなわち PIS信号)を
検出し、モデムのポインタTMHPTRを再送開始アドレスに
セットするときのサブルーチンである(ステップS248,
ステップS348) 。Step S306 through step shown in FIG.
S326 is a subroutine for detecting a retransmission request signal (that is, PIS signal) during transmission and setting the pointer TMHPTR of the modem to the retransmission start address (step S248,
Step S348).
【0156】再送開始アドレスのセットは、上述したよ
うに1) REVRSフラグが0の場合 1-1) TMHPTR >TMDPTRであって、且つ再送アドレス<TM
DPTRのとき 1-2) TMHPTR >TMDPTR、且つ再送アドレス>TMHPTR、且
つ再送アドレス>TMHPTRのとき(この場合はREVRS に1
をセットする) 2) REVRSフラグが1 の場合 TMDPTR>TMHPTRであって、且つ再送アドレス>TMHPTRの
ときには、再送アドレスをモデムのポインタTMDPTRにセ
ットし(ステップS318) 、リターンする(ステップS32
0)。それ以外はエラーとする。As described above, the retransmission start address is set by 1) when the REVRS flag is 0, 1-1) TMHPTR> TMDPTR, and the retransmission address <TM.
For DPTR 1-2) When TMHPTR> TMDPTR and resend address> TMHPTR and resend address> TMHPTR (in this case, 1 in REVRS
2) When the REVRS flag is 1 When TMDPTR> TMHPTR and resend address> TMHPTR, the resend address is set in the pointer TMDPTR of the modem (step S318) and the process returns (step S32).
0). Otherwise, it is an error.
【0157】図23に示すステップS328ないしステップ
S354までは、エンコーダのポインタTMHPTRのインクリメ
ントを行う。Step S328 through step shown in FIG.
Up to S354, the encoder pointer TMHPTR is incremented.
【0158】ここで、ステップS330においては、エンコ
ーダのポインタTMHPTRをインクリメントする。そして、
TMHPTRのハイバイトがインクリメントされないときには
直ちにリターンするが、TMHPTRのハイバイトがインクリ
メントされたときはステップS334に進む。Here, in step S330, the encoder pointer TMHPTR is incremented. And
When the high byte of TMHPTR is not incremented, the process returns immediately, but when the high byte of TMHPTR is incremented, the process proceeds to step S334.
【0159】ステップS334ないしステップS338において
は、エンコーダのポインタTMHPTRが一周して、モデムの
ポインタTMDPTRにあまり近づきすぎないように制御す
る。すなわち、エンコーダのポインタTMHPTRが、モデム
のポインタTMDPTRに4096以上離れているときには、リタ
ーンする。このとき、エンコーダのポインタTMHPTRがFI
FOメモリの終端に達しているか否かをチェックし、FIFO
メモリの終端に達している場合には、エンコーダのポイ
ンタTMHPTRに8400H をセットする。In steps S334 to S338, the encoder pointer TMHPTR goes around and is controlled so as not to come too close to the modem pointer TMDPTR. That is, when the encoder pointer TMHPTR is more than 4096 away from the modem pointer TMDPTR, the process returns. At this time, the encoder pointer TMHPTR is FI
Check whether the end of FO memory is reached,
When the end of the memory is reached, 8400H is set to the encoder pointer TMHPTR.
【0160】エンコーダのポインタTMHPTRがモデムのポ
インタTMDPTRに4096以上離れていない場合は、符号化を
中断してウェイト状態に入る。このウェイトしている
時、再送要求信号(すなわち、 PIS信号)を検出したか
否かを判断する(ステップS340)。そして、 PIS信号を
検出した場合には、伝送を中断し(ステップS342) 、NS
F 信号の受信を行う(ステップS344)。そして、再送開
始ラインナンバーを入力し(ステップS346)、モデムの
ポインタTMHPTRに再送アドレスをセットする。If the encoder pointer TMHPTR is not more than 4096 away from the modem pointer TMDPTR, the encoding is interrupted and the wait state is entered. During this waiting, it is determined whether or not the retransmission request signal (that is, the PIS signal) is detected (step S340). When the PIS signal is detected, the transmission is interrupted (step S342) and the NS
The F signal is received (step S344). Then, the retransmission start line number is input (step S346), and the retransmission address is set in the pointer TMHPTR of the modem.
【0161】本実施例においては、 PIS信号を受信した
場合にはNSF 信号の受信に向かうが、このときにDCN 信
号を受信すると、回線断としてエラー処理を終了する。In this embodiment, when the PIS signal is received, the NSF signal is received, but when the DCN signal is received at this time, the line is disconnected and the error processing is terminated.
【0162】図24に示すフローチャートは、符号化さ
れたデータの伝送処理(すなわち、インタラプト処理)
に関する詳細な制御過程を示す。本実施例では、信号線
22aにパルス(すなわち、バイトデータ要求パルス)が
発生すると、このインタラプト処理が、実行される。The flowchart shown in FIG. 24 is a transmission process (that is, an interrupt process) of encoded data.
The detailed control process for In this embodiment, the signal line
When a pulse (that is, a byte data request pulse) is generated at 22a, this interrupt process is executed.
【0163】ここでの主な制御は、FIFOメモリに格納さ
れたデータを順次読み出し(ステップS370ないしステッ
プS376) 、P/S 変換回路22に出力する(ステップS380な
いしステップS386,ステップS390ないしステップS396)
ことである。このときに、モデムのポインタTMDPTRがエ
ンコーダのポインタを追い越さない様に制御する。すな
わち、符号化されたデータを送出中に00H, 80Hのデータ
を検出すると、前述の如く、エンコーダのポインタTMHP
TRがモデムのポインタより、ある一定量先にいっていな
い場合はフィルを送出して符号化が進むのを待期する
(ステップS380ないしステップS392, ステップS404ない
しステップS410) 。ここで、MHEND が1のとき(すなわ
ち、1枚の原稿の符号化がすべて終了したとき)はこの
限りではない。モデムのポインタがFIFOメモリの終端ま
できたときは、モデムのポインタTMDPTRをFIFOメモリの
先頭アドレス8400H にセットする(ステップS398,S40
0) 。The main control here is to sequentially read the data stored in the FIFO memory (steps S370 to S376) and output it to the P / S conversion circuit 22 (steps S380 to S386, steps S390 to S396). )
That is. At this time, control is performed so that the pointer TMDPTR of the modem does not overtake the pointer of the encoder. That is, if 00H and 80H data is detected during transmission of encoded data, as described above, the encoder pointer TMHP
If TR is not ahead of the pointer of the modem by a certain amount, a fill is transmitted to wait for encoding to proceed (step S380 to step S392, step S404 to step S410). Here, this is not the case when MHEND is 1 (that is, when the encoding of one document is completed). When the modem pointer reaches the end of the FIFO memory, the modem pointer TMDPTR is set to the start address 8400H of the FIFO memory (steps S398, S40).
0).
【0164】また、符号化がすべて終了(MHEND=1)
し、モデムが符号化したデータを全て送出(TMHPTR =TM
DPTR)したとき(ステップS364)は、TRNENDに1 をセッ
トし(ステップS366)、符号化されたデータの伝送がす
べて終了したことをメイン処理ルーチン(符号化処理ル
ーチン) に知らせる。All the coding is completed (MHEND = 1).
And send all the data encoded by the modem (TMHPTR = TM
When DPTR) has been performed (step S364), TRNEND is set to 1 (step S366) to notify the main processing routine (encoding processing routine) that the transmission of encoded data has been completed.
【0165】図25には、本発明を適用したファクシミ
リ装置の受信側の構成を示すブロック図である。FIG. 25 is a block diagram showing the configuration of the receiving side of the facsimile apparatus to which the present invention is applied.
【0166】図25において、40は図12に示す2と同
じ網制御装置(NCU) である。また、40aは電話回線を示
す。In FIG. 25, 40 is the same network control unit (NCU) as 2 shown in FIG. Also, 40a indicates a telephone line.
【0167】42は、図12に示す4と同様のハイブリッ
ド回路である。信号線54aに送信された信号は、信号線
40bを通り、網制御装置40を介して、電話回線40aに送
出される。また、相手側ファクシミリ装置から送られて
きた信号は、網制御装置40を介した後、信号線42aに出
力される。Reference numeral 42 is a hybrid circuit similar to 4 shown in FIG. The signal transmitted to the signal line 54a is
It is sent to the telephone line 40a through the network control device 40 through 40b. The signal sent from the facsimile machine on the other side is output to the signal line 42a after passing through the network control device 40.
【0168】44は、信号線42aの信号を入力し、信号が
有るか否かを検出する回路である。−43dBm以上の信号
を受信しているときは、信号線44aに信号レベル「1」
の信号を出力し、−43dBm 未満の信号を受信していると
きは、信号線44aに信号レベル「0」の信号を出力す
る。Reference numeral 44 is a circuit for inputting a signal on the signal line 42a and detecting whether or not there is a signal. When receiving a signal of -43 dBm or more, the signal level "1" is output to the signal line 44a
When a signal of less than -43 dBm is received, a signal of signal level "0" is output to the signal line 44a.
【0169】46は、公知のCCITT 勧告V27ter(差動位相
変調)に基づいた復調を行う復調器である。復調器46
は、信号線42aの信号を入力し、復調を行い、復調デー
タを信号線46aに出力する。Reference numeral 46 is a demodulator for performing demodulation based on the well-known CCITT recommendation V27ter (differential phase modulation). Demodulator 46
Receives the signal on the signal line 42a, demodulates it, and outputs the demodulated data to the signal line 46a.
【0170】48は、シリアルデータをパラレルデータに
変換するシリアル−パラレル変換回路である(以下、S/
P 変換回路と略す) 。このS/P 変換回路48は、8ビット
のパラレルデータが揃うと信号線48aにパルスを発生
し、受信データを信号線48bに出力する。制御回路66
は、この信号線48aにパルスが発生したことを検出する
ことにより、1バイトのデータを受信したことを認識す
る。Reference numeral 48 is a serial-parallel conversion circuit for converting serial data into parallel data (hereinafter referred to as S /
(Abbreviated as P conversion circuit). The S / P conversion circuit 48 generates a pulse on the signal line 48a when the 8-bit parallel data is complete, and outputs the received data to the signal line 48b. Control circuit 66
Recognizes that one byte of data has been received by detecting the occurrence of a pulse on this signal line 48a.
【0171】50は、信号線66bにパルスが発生した時、
信号線50aに NSF信号(図10参照)を送出する回路で
ある。NSF 信号には、ラインナンバーが含まれている。
このラインナンバーには、信号線66aに出力されている
値をセットする。NSF 信号送出回路50は、NSF 信号の送
出が終了すると、信号線50bにパルスを発生する。Reference numeral 50 indicates when a pulse is generated on the signal line 66b,
This is a circuit for transmitting the NSF signal (see FIG. 10) to the signal line 50a. The NSF signal contains the line number.
The value output to the signal line 66a is set to this line number. The NSF signal transmission circuit 50 generates a pulse on the signal line 50b when the transmission of the NSF signal is completed.
【0172】52は、再送要求信号(すなわち、本実施例
においてはPIS 信号)を送出する回路である。換言すれ
ば、信号線66cにパルスが発生したとき、信号線52a に
PIS信号(462Hzの信号を3秒間)を送出する回路であ
る。PIS 信号の送出が終了すると、信号線52bにパルス
を発生する。Reference numeral 52 is a circuit for transmitting a retransmission request signal (that is, a PIS signal in this embodiment). In other words, when a pulse occurs on the signal line 66c,
This is a circuit that sends out a PIS signal (462 Hz signal for 3 seconds). When the transmission of the PIS signal is completed, a pulse is generated on the signal line 52b.
【0173】54は、信号線50aの信号と信号線52aの信
号を入力し、加算した結果を信号線54aに出力する加算
回路である。Reference numeral 54 is an adder circuit which inputs the signal of the signal line 50a and the signal of the signal line 52a and outputs the addition result to the signal line 54a.
【0174】56は、相手側ファクシミリ装置から送られ
てきたデータを復調し、復調データをストアするために
使用するFIFOメモリである。このFIFOメモリは送信側の
FIFOメモリ(図12の18参照) と同じである。一方、復
号器はこのFIFOメモリにストアされたデータを読み出
し、復号し、ダブルバッファ回路62を経て、記録を行
う。信号線66cないし信号線66e を用いて、復調したデ
ータをFIFOメモリに書き込む。信号線66cに(ライト)
パルスが発生したとき、信号線 66dに出力されている番
地に信号線66eに出力されているバイトデータをストア
する。Reference numeral 56 is a FIFO memory used for demodulating the data sent from the facsimile apparatus on the other side and storing the demodulated data. This FIFO memory is
It is the same as the FIFO memory (see 18 in FIG. 12). On the other hand, the decoder reads the data stored in the FIFO memory, decodes the data, and performs recording through the double buffer circuit 62. The demodulated data is written in the FIFO memory using the signal lines 66c to 66e. On signal line 66c (light)
When the pulse is generated, the byte data output on the signal line 66e is stored in the address output on the signal line 66d.
【0175】また、信号線66f,信号線66g,信号線56a の
3本の信号線により、FIFOメモリにストアされているデ
ータを読み出す。信号線66fに(リード)パルスが発生
すると、信号線66gに出力されている番地のデータを信
号線56aに出力する。本実施例においては、FIFOメモリ
のアドレスは、8400H ないしAFFFH である。The data stored in the FIFO memory is read by the three signal lines 66f, 66g and 56a. When a (read) pulse is generated on the signal line 66f, the data of the address output on the signal line 66g is output on the signal line 56a. In this embodiment, the addresses of the FIFO memory are 8400H to AFFFH.
【0176】58は、正しく受信した最新ラインナンバー
を格納しておくラインナンバー格納メモリである。この
ラインナンバー格納メモリ58にラインナンバーを書き込
む場合は、ラインナンバーを信号線66hに出力し、信号
線66iに(ライト)パルスを発生する。一方、正しく受
信した最新のラインナンバーを読み出す場合は、信号線
66jに(リード)パルスを発生すると、正しく受信した
最新のラインナンバーが信号線66h に出力される。Reference numeral 58 is a line number storage memory for storing the latest line number received correctly. When writing a line number in the line number storage memory 58, the line number is output to the signal line 66h and a (write) pulse is generated on the signal line 66i. On the other hand, if you want to read the latest line number received correctly,
When a (read) pulse is generated on 66j, the latest correctly received line number is output to signal line 66h.
【0177】60は、復調されたデータをFIFOメモリから
読み出し、復号したデータを信号線60cに出力する復号
器である。復調された1バイトのデータを復号する準備
が完了すると、信号線60a にバイトデータ要求パルスを
発生する。そのパルスが発生されたとき、時制御回路66
はFIFOメモリから1バイトの復調されたデータを読み出
し、信号線66kに出力する。復号器60は、1ラインの復
号が終了すると、信号線60bにパルスを発生する。そし
て、1ラインの復号データを信号線60cに出力する。A decoder 60 reads the demodulated data from the FIFO memory and outputs the decoded data to the signal line 60c. When preparation for decoding the demodulated 1-byte data is completed, a byte data request pulse is generated on the signal line 60a. When that pulse is generated, the time control circuit 66
Reads out 1 byte of demodulated data from the FIFO memory and outputs it to the signal line 66k. When the decoding of one line is completed, the decoder 60 generates a pulse on the signal line 60b. Then, the decoded data of one line is output to the signal line 60c.
【0178】62は、一方のバッファ内にある画信号を記
録している間に、他方のバッファメモリに次のラインの
画信号が書き込まれるようにするためのダブルバッファ
回路である。このバッファは、送信機のダブルバッファ
(図12の12参照) と同じである。2本のバッファは B
UF0 (バッファ0),BUF1(バッファ1)と呼ぶ。このバッ
ファ BUF0 に画像データが詰まっているときには、信号
線62a(バッファ0フル)に信号レベル「1」の信号を出
力する。 BUF0 のバッファに画像データが詰まっていな
いときには、信号線62a(バッファ0フル)に信号レベル
「0」の信号を出力する。Reference numeral 62 is a double buffer circuit for allowing the image signal of the next line to be written in the other buffer memory while recording the image signal in one buffer. This buffer is the same as the transmitter double buffer (see 12 in FIG. 12). The two buffers are B
Called UF0 (buffer 0) and BUF1 (buffer 1). When the buffer BUF0 is full of image data, it outputs a signal of signal level "1" to the signal line 62a (buffer 0 full). When the buffer of BUF0 is not full of image data, it outputs a signal of signal level "0" to the signal line 62a (buffer 0 full).
【0179】また、 BUF1 のバッファに画像データが詰
まっているときには、信号線62b(バッファ1フル)に信
号レベル「1」の信号を出力する。 BUF1 のバッファに
画像データが詰まっていないときには、信号線62b(バッ
ファ1 フル)に信号レベル「0」の信号を出力する。When the buffer of BUF1 is full of image data, it outputs a signal of signal level "1" to the signal line 62b (buffer 1 full). When the buffer of BUF1 is not full of image data, it outputs a signal of signal level "0" to the signal line 62b (buffer 1 full).
【0180】後述する制御回路66は、バッファが空であ
るのを認識してどのバッファにデータを書き込むべきか
を指定し(すなわち、信号線66mが信号レベル「0」の
ときは、バッファ0にデータを書き込む;信号線66mが
信号レベル「1」のときは、バッファ1にデータを書き
込む)、その後、記録データを信号線66nに出力し、信
号線66lに(ライト)パルスを発生する。The control circuit 66, which will be described later, recognizes that the buffer is empty and specifies in which buffer the data should be written (that is, when the signal line 66m is at the signal level "0", the buffer 0 is set). Data is written; when the signal level of the signal line 66m is "1", the data is written in the buffer 1), and then the recording data is output to the signal line 66n and a (write) pulse is generated on the signal line 66l.
【0181】ダブルバッファ回路62は、指定されたバッ
ファのバッファフルに1をセットする。The double buffer circuit 62 sets 1 to the buffer full of the designated buffer.
【0182】一方、記録装置64は、あるバッファに格納
されているラインデータの記録が終了すると、信号線64
aに記録要求パルスを発生する。On the other hand, when the recording of the line data stored in a certain buffer is completed, the recording device 64 outputs the signal line 64.
A recording request pulse is generated at a.
【0183】また、ダブルバッファ回路62は、記録要求
パルスを検出したとき、バッファにデータがつまってい
た場合は、記録データを信号線62cに出力する。バッフ
ァのデータをすべて記録装置64に出力すると、そのバッ
ファに対応するバッファフルを落とす。ここで、使用す
るバッファは、バッファ0, バッファ1,バッファ0,バ
ッファ1と交互である。When the recording request pulse is detected, the double buffer circuit 62 outputs the recording data to the signal line 62c if the buffer is full of data. When all data in the buffer is output to the recording device 64, the buffer full corresponding to that buffer is dropped. Here, the buffer to be used alternates with buffer 0, buffer 1, buffer 0, and buffer 1.
【0184】64は記録装置であり、記録の準備が完了す
ると、信号線64aに記録要求パルスを発生する。そし
て、信号線62cに出力されている記録データを入力し、
記録を行う。Reference numeral 64 denotes a recording device, which generates a recording request pulse on the signal line 64a when the preparation for recording is completed. Then, input the recording data output to the signal line 62c,
Make a record.
【0185】66は、下記の制御を行う制御回路である。
伝送データの受信は、既述のインタラプトルーチンによ
り処理し、復号化はメインルーチンにより処理する。Reference numeral 66 is a control circuit for performing the following control.
Reception of transmission data is processed by the interrupt routine described above, and decoding is processed by the main routine.
【0186】データの受信を行うために、信号線48aに
パルスが発生する毎に1バイトのデータを入力し、FIFO
メモリにストアする。このときモデムのポインタRMDPTR
を順次インクリメントする。一方、モデムのポインタRM
DPTRがFIFOメモリの終端まで達すると、モデムのポイン
タをFIFOメモリの先端にセットする。このとき、REVRS
フラグに1をセットする。To receive data, one byte of data is input every time a pulse is generated on the signal line 48a, and the FIFO
Store in memory. At this time, the modem pointer RMDPTR
Are sequentially incremented. Meanwhile, the modem pointer RM
When the DPTR reaches the end of the FIFO memory, it sets the modem pointer to the top of the FIFO memory. At this time, REVRS
Set the flag to 1.
【0187】図26は、復調されたデータの受信(すな
わち、インタラプト処理)に関する詳細な制御手順を示
すフローチャートである。FIG. 26 is a flowchart showing a detailed control procedure for receiving demodulated data (ie, interrupt processing).
【0188】信号線48aにパルスが発生すると、インタ
ラプト処理がスタートする(ステップS600) 。ステップ
S602ないしステップS606においては、復調データを入力
し、FIFOメモリにストアする。When a pulse is generated on the signal line 48a, the interrupt process starts (step S600). Step
In S602 to step S606, demodulated data is input and stored in the FIFO memory.
【0189】ステップS608においては、モデムのポイン
タRMDPTRをインクリメントする。In step S608, the pointer RMDPTR of the modem is incremented.
【0190】ステップS610においては、モデムのポイン
タがFIFOメモリの終端まできたか否かを判断し、FIFOの
終端まできているときには、モデムのポインタRMDPTRに
8400H をセットし、そしてREVRS フラグを1にセットす
る。In step S610, it is determined whether or not the pointer of the modem has reached the end of the FIFO memory. If the pointer has reached the end of the FIFO memory, the pointer RMDPTR of the modem is set.
Set 8400H and REVRS flag to 1.
【0191】メイン処理過程の主な処理内容は、まずラ
イン終端符合 EOLのサーチをすることである。 EOLに後
続する2バイトはラインナンバーを示している。ライン
ナンバーが前回と同じであるか、あるいは、1つだけ大
きい場合は、画像受信が良好であると判断する。このと
き、ラインナンバーは新しいラインナンバーを受信する
毎にアップデートされていく。従って、ラインナンバー
が前回より2つ以上大きい場合は、画像受信は良好でな
いと判断する。そして、 PIS信号、再送開始ラインナン
バーが格納されている NSF信号を送信側装置に送出し、
そのラインナンバーからの受信を行う。The main processing content of the main processing step is to first search for the line end code EOL. Two bytes following the EOL indicate a line number. If the line number is the same as the previous one or is larger by one, it is determined that the image reception is good. At this time, the line number is updated each time a new line number is received. Therefore, when the line number is two or more larger than the last time, it is determined that the image reception is not good. Then, the NSF signal in which the PIS signal and the retransmission start line number are stored is sent to the transmitting side device,
Receive from that line number.
【0192】画像データを正しく受信しているときは、
1ラインの画像データが揃う毎にダブルバッファに出力
し、記録を行う。ダブルバッファへの出力は、バッファ
0,バッファ1と交互に行う。When image data is correctly received,
Each time one line of image data is prepared, it is output to the double buffer and recorded. Output to the double buffer is performed alternately with buffer 0 and buffer 1.
【0193】エンコーダのポインタがFIFOの終端に達す
ると、エンコーダのポインタをFIFOの先頭にセットす
る。このとき、REVRS フラグを0にセットする。When the encoder pointer reaches the end of the FIFO, the encoder pointer is set at the beginning of the FIFO. At this time, the REVRS flag is set to 0.
【0194】図27の〜図31は復号処理過程(メイン
処理)を詳細に示すフローチャートである。27 to 31 are flowcharts showing the decoding process (main process) in detail.
【0195】図27に示すステップS620ないしステップ
S630は、各種のイニシャライズを表している。Steps S620 to S620 shown in FIG.
S630 represents various types of initialization.
【0196】ステップS620においては、モデムのポイン
タRMDPTRに8400H をセットする。In step S620, 8400H is set in the pointer RMDPTR of the modem.
【0197】ステップS622においては、エンコーダのポ
インタRMHPTRに8400H をセットする。In step S622, 8400H is set in the pointer RMHPTR of the encoder.
【0198】ステップS624においては、フラグBAF(い
ま、どちらのバッファに対して記録データをストアしよ
うとしているかというフラグ)に1をセットする。In step S624, 1 is set in the flag BAF (which buffer is currently used to store the recording data).
【0199】ステップS626においては、モデムのポイン
タがFIFOの終端から先頭に戻ったことを表すフラグREVR
S に0をセットする。In step S626, a flag REVR indicating that the modem pointer has returned from the end of the FIFO to the beginning
Set S to 0.
【0200】ステップS628ないしステップS630において
は、ラインナンバーをイニシャライズ( 0101H にセッ
ト)する。In steps S628 to S630, the line number is initialized (set to 0101H).
【0201】ステップS632ないしステップS640において
は EOLを見つけたか否かを判断する。 EOLを見つけた場
合は、ステップS642に進む。In steps S632 to S640, it is determined whether EOL is found. If EOL is found, the process proceeds to step S642.
【0202】ステップS634ないしステップS638において
は、FIFOメモリから1バイトの復調データを入力する。In steps S634 to S638, 1-byte demodulation data is input from the FIFO memory.
【0203】ステップS640においては、エンコードのポ
インタをインクリメントする。これに関しては後述する
(ステップS720ないしステップS734参照)。In step S640, the encoding pointer is incremented. This will be described later (see steps S720 to S734).
【0204】ステップS642ないしステップS654において
は、制御復帰信号 RTC信号を検出したか否かを判断す
る。ステップS642においては、 RTC信号の可能性がある
か、すなわち、 EOLに続くバイトデータが00H であるか
否かを判断する。画信号を受信しているときは、 EOLに
続くバイトデータはラインナンバーのハイバイトのデー
タであるので00H となることはない。 RTC信号の可能性
がある場合には、ステップS644ないしステップS652によ
り RTC信号を検出したかを判断する。 RTC信号を検出す
ると、画像受信を終了する(ステップS564)。ここで、
RTC信号の検出としては、例えば、「EOL 」に続いて
「0が11個続いた後に1」を2回検出したときとする。In steps S642 to S654, it is determined whether the control return signal RTC signal is detected. In step S642, it is determined whether there is a possibility of an RTC signal, that is, whether the byte data following EOL is 00H. When the image signal is being received, the byte data following EOL is the high byte data of the line number, so it is never 00H. If there is a possibility of the RTC signal, it is determined in step S644 to step S652 whether the RTC signal is detected. When the RTC signal is detected, the image reception is ended (step S564). here,
The RTC signal is detected, for example, when “EOL” is detected twice and then “1 is continued after 11 consecutive 0s”.
【0205】ステップS644ないしステップS648において
は、FIFOメモリから1バイトの復調データを入力する。In steps S644 to S648, 1-byte demodulation data is input from the FIFO memory.
【0206】ステップS650においては、エンコーダのポ
インタRMHPTRをインクリメントする。ここで、 RTC信号
の検出の可能性がない場合、すなわち、 EOLに続くバイ
トデータが00H でないものを検出したときには、ステッ
プS656に進む。In step S650, the encoder pointer RMHPTR is incremented. If there is no possibility of detecting the RTC signal, that is, if the byte data following the EOL is not 00H, the process proceeds to step S656.
【0207】ステップS656では、 EOL信号に続く2バイ
トのデータ、すなわち、今回受信したラインナンバーを
入力する。ステップS658,ステップS660においては、最
新の正しく受信したラインナンバーを入力する。In step S656, the 2-byte data following the EOL signal, that is, the line number received this time is input. In steps S658 and S660, the latest correctly received line number is input.
【0208】ステップS662においては、今回受信したラ
インナンバーが最新の正しく受信したラインナンバーよ
り2つ以上大きいか、すなわち、画像受信エラーが発生
したか否かを判断する。今回受信したラインナンバーが
最新の正しく受信したラインナンバーより2つ以上大き
い場合、すなわち、画像受信エラーが発生した場合は、
ステップS698に進む。In step S662, it is determined whether or not the line number received this time is larger than the latest correctly received line number by two or more, that is, whether an image reception error has occurred. If the line number received this time is two or more higher than the latest correctly received line number, that is, if an image reception error occurs,
Proceeds to step S698.
【0209】今回受信したラインナンバーが最新の正し
く受信したラインナンバーに等しい場合、あるいは1つ
大きい場合、すなわち画像受信が良好な場合は、ステッ
プS664に進む。If the line number received this time is equal to the latest correctly received line number, or if it is one greater, that is, if the image reception is good, the process proceeds to step S664.
【0210】ステップS664およびステップS666において
は、今回受信したラインナンバーをラインナンバー格納
メモリ58にストアする。In steps S664 and S666, the line number received this time is stored in the line number storage memory 58.
【0211】図28に示すステップS668ないしステップ
S680においては、復調データを入力し、デコードを行
い、1ラインの記録データを作成する。Steps S668 to S668 shown in FIG. 28
In S680, demodulated data is input and decoded, and one line of recorded data is created.
【0212】ステップS668ないしステップS672において
は、FIFOメモリから1バイトの復調データを入力する。
ステップS674においては、エンコーダのポインタRMHPTR
をインクリメントする。In steps S668 to S672, 1-byte demodulated data is input from the FIFO memory.
In step S674, the encoder pointer RMHPTR
Is incremented.
【0213】復号器がバイトデータを要求すると(ステ
ップS676)、1バイトのデータが復号器に送出される
(ステップS678)。そして、ステップS680においては、
1ラインのデコードが終了したか否かを判断する。1ラ
インのデコードが未だ終了していないときには、ステッ
プS668に進む。これに対し、1ラインのデコードが終了
しているときには、ステップS682に進む。When the decoder requests byte data (step S676), 1-byte data is sent to the decoder (step S678). Then, in step S680,
It is determined whether the decoding of one line is completed. If the decoding of one line has not been completed, the process proceeds to step S668. On the other hand, when the decoding of one line is completed, the process proceeds to step S682.
【0214】ステップS682においては、1ラインの復号
化データを入力し、該当するバッファをセレクトしその
バッファに出力する(ステップS684ないしステップS69
6)。バッファに1ラインのデータを書き込む時には、
バッファ0,バッファ1を交互に選択する。そして、ス
テップS632に進み、次のラインのデコードを行う。In step S682, the decoded data of one line is input, the corresponding buffer is selected and output to that buffer (steps S684 to S69).
6). When writing 1 line of data to the buffer,
Buffer 0 and buffer 1 are selected alternately. Then, the process proceeds to step S632 to decode the next line.
【0215】画像受信が良好でない場合には、図30に
示すステップS698に進む。まず、 PIS信号を送信し(ス
テップS698ないしステップS700)、送信側装置の伝送を
中断させる。その後、最新の正しく受信したラインナン
バーに1を加えたラインナンバーを NSF信号にセット
し、 NSF信号の送信を行う(ステップS702ないしステッ
プS706)。そして、モデムのポインタRMDPTRに8400H,エ
ンコーダのポインタRMHPTRに8400H,BAF に1, REVRSに0
をセットし、各種イニシャライズを行い、再び画像受信
を行なう。If the image reception is not good, the process proceeds to step S698 shown in FIG. First, the PIS signal is transmitted (steps S698 to S700), and the transmission of the transmission side device is interrupted. After that, the line number obtained by adding 1 to the latest correctly received line number is set to the NSF signal, and the NSF signal is transmitted (steps S702 to S706). And 8400H for the modem pointer RMDPTR, 8400H for the encoder pointer RMHPTR, 1 for BAF and 0 for REVRS.
Is set, various initializations are performed, and the image is received again.
【0216】図31に示すステップS720ないしステップ
S734は、エンコーダのポインタRMHPTRのインクリメント
するサブルーチンである。エンコーダのポインタRMHPTR
をインクリメントする時、モデムのポインタRMDPTRを追
い越さないように制御する必要がある(ステップS722な
いしステップS724)。[0216] Steps S720 to Step shown in Fig. 31
S734 is a subroutine for incrementing the encoder pointer RMHPTR. Encoder pointer RMHPTR
When incrementing, it is necessary to control so that the pointer RMDPTR of the modem is not overtaken (steps S722 to S724).
【0217】ステップS726においては、エンコーダのポ
インタRMHPTRをインクリメントする。エンコーダのポイ
ンタがFIFOメモリの終端に達した場合は、エンコーダの
ポインタにFIFOメモリの先頭アドレスをセットし、REVR
S フラグに0をセットする(ステップS728ないしステッ
プS732) 。In step S726, the encoder pointer RMHPTR is incremented. If the encoder pointer reaches the end of the FIFO memory, set the encoder pointer to the start address of the FIFO memory and
The S flag is set to 0 (step S728 to step S732).
【0218】なお、ある一定回数以上再送を行った場合
にも画像受信が良好でないときには、フォールバックあ
るいは回線断とする。If image reception is not good even after retransmitting a certain number of times or more, fallback or line disconnection is performed.
【0219】また、制御を行っている最中にも各種のタ
イマーが作動しており、例えば、タイムオーバーになっ
た場合には、回線断となる。Further, various timers are operating even while the control is being performed. For example, when the time is over, the line is disconnected.
【0220】更に、本発明を適用した受信側装置におい
ては、ラインナンバーを検出しているので、どの程度の
エラーが生じたかを正しく認識することができる。これ
により、エラーを分析することが可能となる。例えば、
エラーが全体にばらまかれて均等に発生する場合と、エ
ラーがバースト的に発生する場合とを、受信側で正しく
識別することができる。かくして、再送を行う際に、フ
ォールバックするか否か、あるいは、回線断とするか否
かを正しく識別することができる。Furthermore, since the receiving side apparatus to which the present invention is applied detects the line number, it is possible to correctly recognize how much error has occurred. This makes it possible to analyze the error. For example,
The receiving side can correctly discriminate between the case where the errors are scattered all over and occur evenly and the case where the errors occur in burst. In this way, it is possible to correctly identify whether to fall back or to disconnect the line when retransmitting.
【0221】[0221]
【0222】[0222]
【0223】本発明を適用した一実施例によれば、より
具体的に次に示す効果を得ることが可能である。According to the embodiment to which the present invention is applied, the following effects can be obtained more specifically.
【0224】i)回線エラーに対する影響について モディファイドハフマン符号化あるいはモディファイド
リード符号化による“EOL ”(ライン終端符号)の後に
ラインナンバーを付加してあるので、受信側において再
送要求を行う条件を任意に設定することができる。例え
ば、受信側において、1ラインのみエラーが生じた場合
は受信良好と判断し、2ライン以上の連続エラーが発生
したときに初めて再送要求を行うことができる。I) Effect on line error Since the line number is added after “EOL” (line termination code) by modified Huffman coding or modified read coding, the condition for making a retransmission request on the receiving side can be arbitrarily set. Can be set. For example, on the receiving side, when an error occurs in only one line, it is possible to judge that the reception is good, and only when a continuous error of two lines or more occurs, a retransmission request can be made.
【0225】かかる再送要求を行うために、例えば、 a)送信側では、1ライン毎にラインナンバーを伝送し、
受信側において受信画像不良と判定すべきアルゴリズム
を変更する。To make such a retransmission request, for example, a) the transmitting side transmits a line number for each line,
The algorithm that should be judged as a received image defect on the receiving side is changed.
【0226】b)送信側では、数ラインに対して同一のラ
インナンバーを割り当てる。そして、この数ラインを示
す数値を変更することにより、再送を行う条件を変化さ
せる。B) On the transmitting side, the same line number is assigned to several lines. Then, the condition for performing retransmission is changed by changing the numerical value indicating these several lines.
【0227】このような各種条件の変更を行うことによ
り、連続した許容エラーラインを任意に設定することが
できる。By changing the various conditions as described above, continuous allowable error lines can be arbitrarily set.
【0228】殊に、電話回線を使用したファクシミリ伝
送では、エラーラインを零にすることが難しい。このた
め、1枚の受信画像につき数ラインあるいは数十ライン
のエラーは許容している。すなわち、受信画像が数ライ
ンあるいは数十ラインエラーしても受信画像良好と判断
している。かかる観点から、定常状態の回線状況をトレ
ーニング・ TCFにより判断し、その回線に適した伝送ス
ピードを選択している。この判断により、定常状態にお
ける受信画像をかなり良好なものとすることができる
が、インパルス性のノイズ等が回線に加わった場合に問
題が生じる。Especially, in the facsimile transmission using the telephone line, it is difficult to set the error line to zero. For this reason, an error of several lines or several tens of lines is allowed for one received image. That is, even if the received image has an error of several lines or several tens of lines, it is determined that the received image is good. From this point of view, the line status in the steady state is judged by training and TCF, and the transmission speed suitable for the line is selected. By this determination, the received image in the steady state can be made quite good, but a problem occurs when impulsive noise or the like is added to the line.
【0229】かかる問題に対しても、本発明に従った誤
り再送方式によれば、エラーの発生頻度が少ないときに
は再送要求を行わず受信を行ない、インパルス性のノイ
ズが回線に加わったときなどバーストエラーが発生した
場合には再送要求を行なうことが可能になる。かくし
て、効率の良い再送が可能になる。Against such a problem, according to the error resending method according to the present invention, when the frequency of error occurrence is low, reception is performed without requesting resending, and when impulse noise is added to the line, bursting occurs. When an error occurs, it becomes possible to make a resend request. Thus, efficient retransmission is possible.
【0230】ii) エラーが生じたビット位置による影響
について 本発明に従った誤り再送方式によれば、所望のラインか
らの再送が可能になる。すなわち、第3図に示す(ア)
の部分にあるデータにエラーが発生した場合にも、この
(ア)の部分にあるデータの先頭から再送が可能にな
る。これに対し、従来のHDLCフレームによりブロック化
している場合は、(イ)のところのデータから再送を行
なう必要があった。このように、受信画像にエラーが発
生した場合にも、そのエラーの発生したラインから再送
が可能になり、データを重複して伝送する必要がなくな
った。Ii) Effect of Bit Position where Error Occurs The error retransmission method according to the present invention enables retransmission from a desired line. That is, as shown in FIG.
Even when an error occurs in the data in the portion (a), it is possible to retransmit from the beginning of the data in the portion (a). On the other hand, in the case of blocking with the conventional HDLC frame, it was necessary to retransmit from the data in (a). In this way, even if an error occurs in the received image, it is possible to retransmit from the line in which the error occurred, and there is no need to duplicately transmit the data.
【0231】iii)通信回線が有する伝播遅延特性に基づ
く影響について 本発明に従って誤り再送を行う場合には、データをブロ
ック化していないので、回線が固有的に有する遅延時間
が長い場合にも、誤り再送が可能になる。 iv) 符号化の容易さについて 上記“EOL ”に後続する一定長のビットをラインナンバ
ーと定義しているので、従来の符号化, 復号化技術をそ
のまま使用することができ、本発明に係る符号化を容易
に実現することが可能である。Iii) Regarding the influence based on the propagation delay characteristic of the communication line When error retransmission is performed according to the present invention, since data is not divided into blocks, an error is generated even if the delay time inherent in the line is long. It can be retransmitted. iv) Ease of encoding Since the constant number of bits following "EOL" is defined as a line number, conventional encoding and decoding techniques can be used as they are, and the code according to the present invention can be used. Can be easily realized.
【0232】[0232]
【発明の効果】以上説明した通り、本発明によれば、受
信側から再送要求された画像データがメモリに格納され
ていなければ、エラー処理へ移行するので、再送すべき
画像データをメモリ内で探し続け、その間の回線保持に
よる通信コストの増大を防止できる。As described above, according to the present invention, if the image data requested to be retransmitted by the receiving side is not stored in the memory, the error processing is performed, so that the image data to be retransmitted is stored in the memory. It is possible to keep on searching and prevent an increase in communication cost due to line maintenance during that period.
【図1】HDLCのフレームフォーマットを示す図である。FIG. 1 is a diagram showing an HDLC frame format.
【図2】図1に示したHDLCフレームデータを用いて誤り
再送を行なった具体例を示す図である。FIG. 2 is a diagram showing a specific example in which error retransmission is performed using the HDLC frame data shown in FIG.
【図3】2つのHDLCフレームを示す図である。FIG. 3 is a diagram showing two HDLC frames.
【図4】回線に遅延があった場合のHDLCフレームの伝送
例を示す図である。FIG. 4 is a diagram showing an example of transmission of an HDLC frame when there is a delay in a line.
【図5】ラインナンバーの具体例を示すビット構成図で
ある。FIG. 5 is a bit configuration diagram showing a specific example of a line number.
【図6】符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す図
である。FIG. 6 is a diagram showing an example in which encoded data and a retransmission start address corresponding to each line number are stored in a memory.
【図7】FIFOメモリと各種ポインタとの関係を説明する
図である。FIG. 7 is a diagram illustrating a relationship between a FIFO memory and various pointers.
【図8】各伝送スピードにおいて3秒間に送出されるビ
ット数およびバイト数を示す図である。FIG. 8 is a diagram showing the number of bits and the number of bytes transmitted in 3 seconds at each transmission speed.
【図9】FIFOメモリと各種ポインタとの関係を示す図で
ある。FIG. 9 is a diagram showing a relationship between a FIFO memory and various pointers.
【図10】受信側から送信側に再送開始アドレスを連絡
するための300b/sの信号の一例を示す図である。FIG. 10 is a diagram showing an example of a 300 b / s signal for communicating a retransmission start address from a receiving side to a transmitting side.
【図11】再送開始アドレスのセット方法を説明する図
である。FIG. 11 is a diagram illustrating a method of setting a retransmission start address.
【図12】本発明を適用したファクシミリ装置における
送信側の一実施例を示すブロック図である。FIG. 12 is a block diagram showing an example of a transmitting side in a facsimile apparatus to which the present invention is applied.
【図13】再送開始アドレス格納メモリを示す構成図で
ある。FIG. 13 is a configuration diagram showing a retransmission start address storage memory.
【図14】図12に示した制御回路30の符号化処理(す
なわちメイン処理)を示すフローチャートである。14 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図15】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。15 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図16】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。16 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図17】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。17 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図18】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。18 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図19】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。19 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図20】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。20 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図21】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。21 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図22】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。22 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図23】図12に示した制御回路30の符号化処理(す
なわち、メイン処理)を示すフローチャートである。23 is a flowchart showing an encoding process (that is, a main process) of the control circuit 30 shown in FIG.
【図24】図12に示した制御回路30が制御する符号化
データの伝送手順(すなわち、インタラプト処理)を示
すフローチャートである。24 is a flowchart showing a transmission procedure (that is, interrupt processing) of encoded data controlled by the control circuit 30 shown in FIG.
【図25】本発明を適用したファクシミリ装置における
受信側の一実施例を示すブロック図である。FIG. 25 is a block diagram showing an embodiment of a receiving side in a facsimile apparatus to which the present invention is applied.
【図26】図25に示した制御回路66が制御する復調デ
ータの受信処理(すなわち、インタラプト処理)を示す
フローチャートである。26 is a flowchart showing a demodulated data reception process (that is, an interrupt process) controlled by the control circuit 66 shown in FIG.
【図27】図25に示した制御回路66が制御する復号処
理(すなわち、メイン処理)を示すフローチャートであ
る。27 is a flowchart showing a decoding process (that is, a main process) controlled by the control circuit 66 shown in FIG.
【図28】図25に示した制御回路66が制御する復号処
理(すなわち、メイン処理)を示すフローチャートであ
る。28 is a flowchart showing a decoding process (that is, a main process) controlled by the control circuit 66 shown in FIG. 25.
【図29】図25に示した制御回路66が制御する復号処
理(すなわち、メイン処理)を示すフローチャートであ
る。29 is a flowchart showing a decoding process (that is, a main process) controlled by the control circuit 66 shown in FIG.
【図30】図25に示した制御回路66が制御する復号処
理(すなわち、メイン処理)を示すフローチャートであ
る。30 is a flowchart showing a decoding process (that is, a main process) controlled by the control circuit 66 shown in FIG. 25.
【図31】図25に示した制御回路66が制御する復号処
理(すなわち、メイン処理)を示すフローチャートであ
る。31 is a flowchart showing a decoding process (that is, a main process) controlled by the control circuit 66 shown in FIG. 25.
2 NCU 4 ハイブリッド回路 6 再送要求信号検出回路 8 バイナリー信号受信回路 10 読取装置 12 ダブルバッファ回路 14 ラインナンバーのカウンタ回路 16 符号化回路 18 FIFOメモリ 20 再送開始アドレス格納メモリ 22 P/S 変換回路 24 変調器 26 DCN 信号送出回路 28 加算回路 30 制御回路 40 NCU 42 ハイブリッド回路 44 信号有無検出回路 46 復調器 48 S/P 変換回路 50 NSF 信号送出回路 52 再送要求信号送出回路 54 加算回路 56 FIFOメモリ 58 ラインナンバー格納メモリ 60 復号器 62 ダブルバッファ回路 64 記録装置 2 NCU 4 Hybrid circuit 6 Retransmission request signal detection circuit 8 Binary signal reception circuit 10 Reader 12 Double buffer circuit 14 Line number counter circuit 16 Encoding circuit 18 FIFO memory 20 Retransmission start address storage memory 22 P / S conversion circuit 24 Modulation 26 DCN signal transmission circuit 28 Addition circuit 30 Control circuit 40 NCU 42 Hybrid circuit 44 Signal presence / absence detection circuit 46 Demodulator 48 S / P conversion circuit 50 NSF signal transmission circuit 52 Resend request signal transmission circuit 54 Addition circuit 56 FIFO memory 58 lines Number storage memory 60 Decoder 62 Double buffer circuit 64 Recording device
Claims (1)
手段と、 前記送信された画像データに対する誤り再送要求信号を
受信する受信手段と、前記誤り再送要求信号で指示された画像データが前記メ
モリに格納されているか否かを判定する判定手段と、 前記誤り再送要求信号で指示された画像データを前記メ
モリ手段から読み出して前記送信手段に送信させる制御
手段とを有し、 前記制御手段は、前記判定手段の判定結果に基づいて前
記誤り再送要求信号で指示された画像データが前記メモ
リに格納されていないと判定された場合、エラー処理へ
移行することを特徴とするファクシミリ装置。1. A memory means for storing image data, a transmitting means for transmitting the image data stored in the memory means, a receiving means for receiving an error resending request signal for the transmitted image data, and the error. The image data specified by the resend request signal is
And a control unit for reading the image data instructed by the error resend request signal from the memory unit and transmitting the image data to the transmission unit. If it is determined that the image data instructed by the error retransmission request signal is not stored in the memory based on the determination result of the determination means , the error processing is performed.
Facsimile machine characterized by transition .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5062186A JP2510822B2 (en) | 1993-03-22 | 1993-03-22 | Fax machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5062186A JP2510822B2 (en) | 1993-03-22 | 1993-03-22 | Fax machine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59277635A Division JP2763527B2 (en) | 1984-12-29 | 1984-12-29 | Facsimile machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0662208A JPH0662208A (en) | 1994-03-04 |
JP2510822B2 true JP2510822B2 (en) | 1996-06-26 |
Family
ID=13192861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5062186A Expired - Lifetime JP2510822B2 (en) | 1993-03-22 | 1993-03-22 | Fax machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2510822B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5927666U (en) * | 1982-08-13 | 1984-02-21 | 富士ゼロックス株式会社 | data transmission equipment |
-
1993
- 1993-03-22 JP JP5062186A patent/JP2510822B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0662208A (en) | 1994-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829524A (en) | Data communication apparatus | |
JP2871704B2 (en) | Image communication method | |
JP2801259B2 (en) | Facsimile machine | |
JPH066500A (en) | Facsimile equipment | |
JP2510821B2 (en) | Facsimile communication method | |
JP2510822B2 (en) | Fax machine | |
JPH0671245B2 (en) | Equipment | |
JP2572028B2 (en) | Facsimile communication system | |
JP2503203B2 (en) | Fax machine | |
JPH0618427B2 (en) | Image communication device | |
US5949552A (en) | Image transmission using error retransmission | |
JP2572027B2 (en) | Facsimile machine | |
JPH0646769B2 (en) | Image communication device | |
JP2749821B2 (en) | Facsimile machine | |
JPH0787523B2 (en) | Image communication device | |
JP2505832B2 (en) | Data communication device | |
JP2763527B2 (en) | Facsimile machine | |
JP2840250B2 (en) | Facsimile machine | |
US5748333A (en) | Image communication apparatus having the function of ECM (error correction mode communication) | |
JP3491916B2 (en) | Facsimile machine | |
JP2641883B2 (en) | Image communication device | |
JP2568254B2 (en) | Data communication device | |
JPH0797805B2 (en) | Equipment | |
JPS61198870A (en) | Picture communication equipment | |
JPH09200487A (en) | Facsimile equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |