JP2501625B2 - ヘテロ接合バイポ―ラ・トランジスタ - Google Patents

ヘテロ接合バイポ―ラ・トランジスタ

Info

Publication number
JP2501625B2
JP2501625B2 JP63203976A JP20397688A JP2501625B2 JP 2501625 B2 JP2501625 B2 JP 2501625B2 JP 63203976 A JP63203976 A JP 63203976A JP 20397688 A JP20397688 A JP 20397688A JP 2501625 B2 JP2501625 B2 JP 2501625B2
Authority
JP
Japan
Prior art keywords
emitter
band
base
collector
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63203976A
Other languages
English (en)
Other versions
JPH01136368A (ja
Inventor
デヴイド・ジェームズ・フランク
ローナルド・フランクリン・マークス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01136368A publication Critical patent/JPH01136368A/ja
Application granted granted Critical
Publication of JP2501625B2 publication Critical patent/JP2501625B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、ヘテロ接合バイポーラ・トランジスタ、ま
た特に材料の選択とヘテロ接合におけるエネルギー帯に
対する材料の影響に向けられている。
B.従来技術 ヘテロ接合バイポーラ・トランジスタ（HBT）は、エ
ミッタ又は、コレクタについてとベースについて異なる
半導体物質を用いることによって作られる。異なる物質
の層の間の接合はヘテロ接合といい、また共通の半導体
物質の間の接合はホモ接合という。エミッタとベース間
にヘテロ接合を持つ単一ヘテロ接合バイポーラ・トラン
ジスタにおいて、電子はエミッタからベースに容易に注
入され、一方ベースからエミッタへの正孔の注入はエミ
ッタとベース層の間の価電子帯オフセットによって制限
され、従来のホモ構造装置よりも高い電流電達率に帰結
する。第６図は、飽和状態の単一ヘテロ接合バイポーラ
・トランジスタのバンドギャップ、伝導帯、並びに価電
子帯を示すエネルギ帯ダイヤグラムである。エミッタお
よびベース間の障壁はエミッタ領域への正孔の逆注入に
よる再結合の可能性をかなり減らしてはいるが、ベース
とコレクタの間の接合への閉じ込めの不足による、トラ
ンジスタの利得に悪い影響を及ぼす過剰な正孔チャージ
のコレクタへの移動がみられる。単一ヘテロ接合バイポ
ーラ・トランジスタの例は、米国特許第4593305号に見
い出すだすことができる。最近、二重ヘテロ接合バイポ
ーラ・トランジスタ（DHBT）が大きな関心を集めた。単
一ヘテロ接合バイポーラ・トランジスタに伴う過剰正孔
チャージ問題を解決するため、エミッタとコレクタの双
方がベースと異質の物質で作られ、従ってエミッタ／ベ
ース・インターフェース及びコレクタ／ベース・インタ
ーフェースの双方にヘテロ接合をもたらすトランジスタ
が作られた。第７図は、ヘテロ接合の双方に急激な障壁
を含む価電子帯におけるバンドギャップ存在を示す、飽
和状態のDHBTのエネルギ帯ダイヤフラムである。DHBT
は、ベース領域への正孔の良好な閉じ込めをもたらす。
しかしながら、ベース／コレクタ接合部の追加のヘテロ
接合の存在は、装置の中の電子の流れ、従って、電流の
流れを妨げる、伝導帯の中のこのヘテロ接合部分に急激
な障壁をもたらす。二重ヘテロ接合バイポーラ・トラン
ジスタに関する研究の１例は、スー（Su）他の「エレク
トロン・レターズ（Electron Letters）」、Vol、21,N
o.21,1985年10月10日に載ったPNPタイプのIP/InGaAsP/I
nPバイポーラ・トランジスタに見出すことができる。ス
ー他は、ヘテロ接合の１つに一定の量のグレーディング
を得ることができることを示しているが、最大の利得の
実現及び最小のエミッタ・コレクタ飽和電圧の実現を妨
げる電子の流れに対する障壁が依然として存在する。
C.発明が解決しようとする問題点 バンドギャップ差の全てがエネルギ帯の１つで生じる
一方で他のエネルギ帯が実質的に整合されたままである
ヘテロ接合バイポーラ・トランジスタを提供することが
本発明の１つの目的である。
D.問題点を解決するための手段 コレクタ、ベース、エミッタの各領域は、領域間の接
合の少なくとも１つが異なる半導体物質間にあるように
構成され、少なくとも１つのヘテロ接合を持つトランジ
スタをもたらす。コレクタ、ベース、エミッタの各領域
の半導体物質は、伝導帯または価電子帯の何れかのエネ
ルギ順位がヘテロ接合の所で整合されるように、またベ
ースのバンドギャップがエミッタ又はコレクタのバンド
ギャップを越えないように選択される。NPN型単一ヘテ
ロ接合トランジスタにおいて、ヘテロ接合はエミッタと
ベース間に設けられ、伝導帯は整合されているバンドで
あり、バンドギャップ差は価電子帯だけである。NPN型
二重ヘテロ接合トランジスタにおいては、コレクタ層と
ベース層が第１のヘテロ接合を構成し、エミッタ層とベ
ース層が第２のヘテロ接合を構成する。コレクタ、ベー
ス、エミッタのための半導体物質は、エネルギ帯オフセ
ットの全てが価電子帯にあるように、また伝導帯が第１
と第２のヘテロ接合において実質的に境界合せされてい
るように選択される。
本発明の境界合せされた伝導帯ヘテロ接合バイポーラ
・トランジスタは、少なくとも以下の如き利点を与え
る。
（１）バンド・オフセットのため普通のHBTによく生じ
る。伝導帯にポテンシャルの谷がないことによる再結合
の減少。
（２）同じくバンド・オフセットの欠如による、改善さ
れたエミッタ・コレクタ飽和電圧特性。実際、正孔がベ
ースから漏れださないので飽和電圧は恐らくホモ接合バ
イポーラ・トランジスタよりも低くなるであろう。
（３）双方のヘテロ接合が段階状というよりも寧ろ急な
ものであるので、また価電子帯オフセットがGaAs/AlGaA
s構造において通常見られるものよりも大きなものとな
りうることによる、正孔のベースへの効率の良い閉じ込
め。このことは、高いエミッタ効率、高いベータ（電流
増幅率）低いデバイス容量、並びに高速をもたらすこと
になる。以下それぞれの効果について説明する。
・エミッタ効率（電流利得α） コレクタ電流をIc、エッタ電流をIeとすると、エミッ
タ効率はα＝Ic/Ieで表される。「正孔のベースへの効
率の良い封じ込め」により、コレクタ領域（又はベース
領域）への正孔の流出は抑えられるため、コレクタ領域
またはベース領域で電子が正孔と再結合を回避して、キ
ャリアである電子の減少を抑える効果がある。
つまり、コレクタ電流Icは、ほとんどエッタ電流Ie
（エミッタに注入された電子）と等しく、例えばエミッ
タ効率α＝1.0〜0.99とすることができることを意味す
る。
・ベータ（電流増幅率β） ベース電流をIbとすると、Ie＝Ib＋Icの関係がある。
エミッタ効率αが殆ど1.0のときは、Ibは非常に小さな
値となる。つまり、高いエミッタ効率の場合に、電流増
幅率β（＝Ic/Ib）は、非常に大きな値となることを意
味している。動作的に言うならば、小さなベース電流Ib
で、大きなコレクタ電流Icを制御できる効果を有するこ
とを意味している。
・低いデバイス容量 「正孔のベースへの効率の良い封じ込め」により正孔
がエミッタへ注入を抑えることができるため、ベースの
正孔濃度を高くしてベース抵抗をさげ、逆にエミッタの
電子濃度を低くすることができる。その結果、エミッタ
−ベース間の接合容量（デバイス容量）を下げることが
でき、CR時定数を小さくすることができる。この時定数
を小さくできるため、周波数応答性が高められることが
できる、即ち最後の効果「高速」を発揮することができ
ることになる。
（４）二重ヘテロ接合構造の対称的な構造はエミッタと
コレクタの交換を可能にし、正孔が両側のベースに閉じ
込められるという結果をもたらす。
（５）飽和状態を伴う回路における高速。
（６）本願発明は、適当な物質の組み合わせにより、性
能要求に応じて、ヘテロ結合の伝導帯が整合されたヘテ
ロ接合型バイポーラ・トランジスタの設計が可能であ
り、例えば低電力動作のヘテロ接合型バイポーラ・トラ
ンジスタが実現できる。かかるヘテロ接合型バイポーラ
・トランジスタ設計において時間的・経済的に効率向上
が達成される。
ショトキー障壁の高さ及びバンド・キャップのデータ
に基づく計算から、発明者達は、２つの物質の間の伝導
帯オフセットが０に近づく物質の組をエミッタ／コレク
タ及びベースについて選択することを確認した。しかし
ながら、本発明は、物質の組がトランジスタを増大させ
るための既知の技術の如き実際的な検討事項に基づくも
のであったので、この中で説明する特定の例に限定され
るものではない。トランジスタを増大させるための技術
において前進がなされているので、本発明の範囲内に入
るその他の物質の組み合わせが実現されるかもしれな
い。第３族から第５族の化合物を用いるNPN型HBTの１実
施例において、ガリウム化合物がベースの中に用いられ
ており、アルミニューム化合物及び（又は）インジウム
化合物がエミッタ及びコレクタにおいて利用されてい
る。ガリウム、インジウム、並びにアルミニュームに加
えて、第３族から第５族の半導体化合物は少なくともリ
ン、ヒ素、あるいはアンチモンの内の１つを含んでい
る。別の好適な実施例において、ベース材料とエミッタ
／コレクタ材料は半導体材料の成長を容易にするように
格子整合される。更に、材料の選択は特定の用途、並び
に要求されるトランジスタ特性に基づいて行うことがで
きる。例えば、約400meV以上の価電子オフセット、並び
に実質的に境界合せされた伝導帯を提供する物質を選択
することができる。
上述したような、境界合せされた伝導帯を持ち且つバ
ンドギャップの全てが価電子帯にあるヘテロ接合バイポ
ーラ・トランジスタは、NPN型トランジスタについて説
明されている。本発明は価電子帯が境界合せされ且つバ
ンドギャップ差の全てが伝導帯に存在するであろうPNP
型ヘテロ接合バイポーラ・トランジスタとは相補的な形
式で実現することができることを了解すべきである。本
発明に従うPNP型トランジスタは電子のベースへの閉じ
込めを強化し、正孔の移動を改善するであろう。このこ
とは、境界合せされた伝導帯NPN型トランジスタの利得
の改善に似た利得の改善を伴うトランジスタに帰結する
であろう。更に、NPN型トランジスタについて上で特に
言及したその他の利点は、これらの利点は上で説明した
ものとは相補的な形式で実現されるであろうということ
を除いて、PNP型トランジスタにも当てはまるであろ
う。
E.実施例 本発明の好適な実施例において、バイポーラ・トラン
ジスタは、ヘテロ接合バイポーラ・トランジスタの中に
作りこまれた時に、エネルギ帯の１つがヘテロ接合の部
分で実質的に整合され且つバンドギャップ差の全てが他
のエネルギ帯に存するバンド構成を独自に提供する第３
族から第５族の中の半導体材料の組み合わせを利用する
ことによって作られる。第１図は、チャージのないNPN
型二重ヘテロ接合バイポーラ・トランジスタについての
バンド構成を示す。DHBTにおいては、エミッタとコレク
タを作る半導体材料は同一であり、ベースは異なる物質
から作られている。エミッタとベース間の接合、並びに
ベースとコレクタ間の接合は異なる物質同士の接合とな
っており、従って双方の接合ともヘテロ接合である。第
１図に示されたように、伝導帯はヘテロ接合12と14の部
分で実質的に境界合せされており、バンドギャップ差の
全ては価電子帯に存在する。示されてはいないが、単一
ヘテロ接合バイポーラ・トランジスタ（SHBT）は異なる
物質同士の接合となっている領域インターフェースの１
つを有しており、この接合はエミッタとベースの間の接
合であることが望ましい。NPN型SHBTもまた、境界合せ
された伝導帯を持ち、バンドギャップ差が価電子帯に存
することになるであろう。DHBTとの主な相違は価電子帯
にあり、価電子帯においてはSHBTのエミッタ・ベース接
合部分にだけオフセットが存在するであろう。
再度第１図に言及すると、エミッタ・ベースヘテロ接
合12且つコレクタ・ベースヘテロ接合14における伝導帯
は実質的に整合されている。整合された伝導部を持つ本
発明のDHBTは、先行技術のDBHTに見られる電子の流れの
問題を解消するものである。整合された伝導帯バイポー
ラ・ヘテロ接合トランジスタは、強化された電子の注入
及びコレクションを持ち、装置における改善された電流
の流れをもたらす。更に、境界合せされた伝導帯DHBTに
おけるバンドギャップ差の全ては価電子帯オフセット16
と18に存在する。従って、正孔はベース内にうまく閉じ
込められ、その結果高いエミッタ効率、高いベータ（電
流増幅率）、低い装置キャパシタンス、並びに高速をも
たらす。
第１図のDHBTの図解的実施例において、コレクタ相は
n+ドープト領域２及び領域２上で増大したｎドープト領
域４で構成される。ベースは、４領域４上で増大した単
一層p+ドープト領域６によって作られる。エミッタ層
は、領域６上で成長した。ｎドープト領域８、並びに領
域８上で成長したｎ＋ドープト領域10から構成される。
破線20は、装置の各領域のドーピングに相当する擬フェ
ルミ準位を示す。発明の図解的実施例において、大体の
ドーピング集中は以下のようである。領域２と10は５×
1018、領域４と８は1017、そして領域６は1019cm-3であ
る。各領域についての層の深さは、おおよそ100nmであ
る。ドーピング集中及び層の深さは例として与えられて
いるだけであり、本発明は決してこれらのパラメータに
限定されない。
コレクタが正のバイアスをかけられた場合の、本発明
の境界合せされた伝導帯DHBTのバンド構成は、第２図に
示されている。バイアスをかけた状態のトランジスタで
は伝導帯に僅かなバンドギャップ差が存するが、ヘテロ
接合12と14は、エネルギに急激なシフトがなく寧ろスム
ーズな遷移が存するので、実質的に境界合せされている
と見做される。これは、価電子帯の中のヘテロ接合16と
18における急激なエネルギのシフトと対比しうる。エミ
ックからコレクタへの電子の流れは、伝導帯に急激な障
壁が存在しないので本来、抑制されないであろう。第３
図は、飽和状態にあるトランジスタを用いた本発明の境
界合せされた伝導帯DBHTについてのバンド構成を示す。
伝導帯はヘテロ接合12と14の所で実質的にに境界合せさ
れており、伝導帯オフセットがないため、改善されたエ
ミッタ・コレクタ飽和電圧を提供する。更に、ベース領
域は電子を閉じ込めるか再結合を増加させるポテンシャ
ルの谷を持たない。エミッタからコレクタへの電子の移
動に対する唯一の障壁は、領域４と８の中の伝導帯の中
の僅かなバンプとして見ることができる空間電荷効果に
よるものである。空間電荷効果は境界合せされていない
HBTにも存在するが、しかし双方のバンドにおけるオフ
セットによって引き起こされる大きな効果のため弱めら
れる。
好適な実施例において、本発明の境界合せされたバン
ドDHBTは、第３族から第５族の化合物を用いて組み立て
られている。第４図は、第３族から第５族の化合物につ
いてのバンドギャップ、ならびにヘテロ接合バンドオフ
セットの電気的計測値に関する現在あるデータから導き
出されたグラフである。このグラフは、本発明を具体化
する物質の組み合わせの選択についての基準を与える。
第４図のグラフは、オングストロームを単位とする格子
定数に対する電子ボルトを単位とするAuに関するエネル
ギの表示である。格子定数は、無ひずみ半導体物質の１
つの結晶の基本周期である。Auに対するエネルギは第３
族から第５族の化合物のショトキーバリアの高さに基づ
くものであり、これらの物質についてのバンドオフセッ
トの現在の知識を示すものである。グラフの上部は伝導
帯を表し、グラフの下側の部分は価電子帯を表してい
る。伝導帯は点線で示され、一方価電子帯は実線で示さ
れている。
第３族からの物質の選択は、好ましくはAl、Ga、並び
にInの合金であり、一方第５族の化合物はＰ、As、並び
にSbのグループから選択される。第４図のグラフは、ベ
ースのためのガリウム化合物、エミッタ及びコレクタの
ためのアルミニューム及び（又は）インジウム化合物の
選択に基づく。従って、ベースの材はGa（Ｐ、As、Sb）
グループから選択され、エミッタとコレクタの材料は
（Al、In）（Ｐ、As、Sb）のグループから選択される。
ガリウム化合物は、右上りのハッチングで価電子帯及び
伝導帯の中に描かれており、またAlとIn化合物は右下り
のハッチングで価電子帯及び伝導帯の中に描かれてい
る。伝導帯の中のハッチングの交差した部分は、ベース
とエミッタ・コレクタの化合物が等しい伝導帯エネルギ
準位を持っている可能な物質の組み合わせを示してい
る。従って、ハッチングの交差した箇所の各点につい
て、実質的に境界合せされた伝導帯を示してそれについ
て少なくとも１つのトランジスタを作ることができる適
当な化合物の組み合わせが存在する。
第４図のハッチングの交差した部分は、物質の選択が
おおよそ400meV以上の価電子帯オフセットを持つ化合物
を組み込む発明の好適な実施例に向けられている。これ
より小さいオフセットを持つ他の物質の組みも役立つ可
能性があること、また本発明は特定の価電子オフセット
を持つ物質に限定されるものではないことを理解すべき
である。
好適な実施例を組み込む物質の組の４つの例は、第４
図の点22、24、26、28に見い出すことができ、以下の表
に記載されている。
最初の表の記載物質を詳細な例として取ると、InPの
室温バンドギャップは1.35eVであり、一方GaAsSbのバン
ドギャップは0.77eVである。従って、価電子オフセット
は0.58eVである。第３図において見ることができるよう
に、このオフセットは可能な最大の価電子帯オフセット
に近いものであり、正孔は最大限にうまく閉じ込められ
るであろうことを示している。エミッタ及びコレクタの
ためにInPを利用することの別の利点は、AlGaAsを用い
て獲得されるものと比べて達成可能なものであり、従っ
てトランジスタ特性を改善する高い電子移動度である。
更に、ベースのバンドギャップは0.77eVにすぎないの
で、本発明のDHBTは低いエミッタ・ベースターンオン電
圧、従ってまた低電力を持つであろう。
上の表の第３族から第５族の化合物は全て境界合せさ
れた伝導帯DBHTに結びつく。更に、ベースとエミッタ・
コレクタの物質の組はトランジスタの組立てを容易にす
るために格子整合されることが望ましい。しかしなが
ら、境界合せされた伝導帯DBHTは歪まされた物質の層で
組み立てられる。
三元・四元化合物半導体は、ランダム合金かあるいは
１単分子層の最低周期を持つ非常に近接して間隔をあけ
た二元超格子の何れかでありうる。超格子技法は分子線
エピタキシ（MBE）システムにおいて一層容易に成長す
るであろう。しかしながら、金属有機気相化学付着（MO
CVD）及びMBEの如き、トランジスタを作るための既知の
処理技術の何れかは、必要なドーピングを持つ層を成長
させるために利用できる。
物質の選択についての実際的な検討事項は、トランジ
スタ層の基板への格子整合を含む。
GaAs基板への格子突合わされた物質の組は、エミッタ及
びコレクタのためのIn.48Ga.52Pであり、ベースのため
のGa.87Al.13Asであり、大体0.27eVのバンドオフセッ
ト、並びに実質的に境界合せされた伝導帯を提供する。
この物質の組は第４図に点30として示されており、バン
ドオフセットが400meV未満である実施態様の１例であ
る。上で言及したように、本発明は、本発明の精神から
逸脱しないであろう歪み層を持つ実質的に境界合せされ
た伝導帯を持つ物質を見つけることができることが想定
されているので、格子整合された、即ち基板に格子整合
した物質の組に限定されるものではない。本発明の上記
の説明の大部分はNPN型トランジスタに向けられてい
る。しかしながら、上で言及したように、類似のPNP型H
BTも想定されている。PNP型装置は実質的に整合された
価電子帯を持ち、全てのバンドギャップ差は伝導帯に存
在する。第５図は、第４図に似たグラフであるが、PNP
型トランジスタについて物質を選択させている。第５図
の伝導帯領域は、少なくとも400mVのオフセットが２つ
の領域に存在するように２つの領域に分割されている。
上の部分はエミッタ・コレクタ物質を示しており、下の
方の部分はベース物質を示している。400mVのギャップ
について他の位置も同様に可能である。伝導帯の区画を
与えられているので、境界合せされた価電子帯に相当す
る物質がつきとめられた。ハッチングの交差した部分
は、境界合せされた価電子帯に選択された伝導帯オフセ
ットを与えるであろう物質の組を描いている。PNP型の
整合された価電子帯DHBTの１例は第５図の点32に示され
ており、ベースのためにInPを、またエミッタ及びコレ
クタのためにはAlAsSbを用いている。伝導帯オフセット
は、おおよそ0.6eVとなるであろう。
F.発明の効果 以上説明したように、本発明はバンドギャップ差の全
てがエネルギ帯の１つに発生する一方でその他のバンド
が実質的に整合されたままであるヘテロ接合バイポーラ
・トランジスタを提供するものである。そして、本願
は、性能要求に応じて、ヘテロ結合の伝導帯が整合され
たヘテロ接合型バイポーラ・トランジスタの設計が可能
であり、かかるヘテロ接合型バイポーラ・トランジスタ
設計の時間的・経済的な効率の向上が図られる効果を有
する。
【図面の簡単な説明】
第１図は、チャージやドーピングのない本発明の二重ヘ
テロ接合バイポーラ・トランジスタのエネルギ帯ダイヤ
グラムである。 第２図は、正のバイアスをかけられたコレクタと共に作
用する本発明のDHBTのエネルギ帯ダイヤグラムである。 第３図は、飽和状態にある本発明のDHBTのエネルギ帯ダ
イヤグラムである。 第４図は、本発明に利用できる物質を示す、第３族から
第５族の物質についてのエネルギ帯構成のグラフであ
る。 第５図は、PNP型トランジスタ材料についての第４図に
類似したグラフである。 第６図と第７図はそれぞれ、先行技術の単一及び二重の
ヘテロ接合バイポーラ・トランジスタのエネルギ帯ダイ
ヤグラムである。 ２……コレクタ、６……ベース、10……エミッタ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−203675（ＪＰ，Ａ) 特開 昭59−211268（ＪＰ，Ａ) 特開 昭61−150373（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】（ａ）Ｎ型のコレクタ領域と、 （ｂ）上記コレクタ領域と第１の接合を形成するＰ型の
    ベース領域と、 （ｃ）上記ベース領域と第２の接合を形成する上記Ｎ型
    のエミッタ領域を具備し、 （ｄ）上記ベース領域はGaと（P,As,Sb）の群から選ば
    れた成分とよりなる半導体材料で形成され、また上記エ
    ミッタ領域及びコレクタ領域のうちの少なくとも１つは
    （Al,In）の群から選ばれた成分と（P,As,Sb）の群から
    選ばれた成分とよりなる半導体材料で形成されて、上記
    ベース領域とヘテロ接合を形成しており、 （ｅ）上記エミッタ領域及び上記コレクタ領域と、上記
    ベース領域の各々の上記半導体材料は、伝導帯エネルギ
    ・レベルと価電子帯エネルギ・レベルの両方のエネルギ
    ・レベルをもち、上記伝導帯のエネルギ・レベルは上記
    ヘテロ接合において実質的に整合しており、上記価電子
    帯のエネルギ・レベルは上記ヘテロ接合においてエネル
    ギ・バンド・オフセットを有することを特徴とする、 ヘテロ接合バイポーラ・トランジスタ。
JP63203976A 1987-10-30 1988-08-18 ヘテロ接合バイポ―ラ・トランジスタ Expired - Lifetime JP2501625B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115778 1987-10-30
US07/115,778 US4821082A (en) 1987-10-30 1987-10-30 Heterojunction bipolar transistor with substantially aligned energy levels

Publications (2)

Publication Number Publication Date
JPH01136368A JPH01136368A (ja) 1989-05-29
JP2501625B2 true JP2501625B2 (ja) 1996-05-29

Family

ID=22363335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63203976A Expired - Lifetime JP2501625B2 (ja) 1987-10-30 1988-08-18 ヘテロ接合バイポ―ラ・トランジスタ

Country Status (4)

Country Link
US (1) US4821082A (ja)
EP (1) EP0313749B1 (ja)
JP (1) JP2501625B2 (ja)
DE (1) DE3888085T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630445B2 (ja) * 1988-10-08 1997-07-16 富士通株式会社 半導体装置
US5164800A (en) * 1990-08-30 1992-11-17 Sumitomo Electric Industries, Ltd. Semiconductor device
US5027182A (en) * 1990-10-11 1991-06-25 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High-gain AlGaAs/GaAs double heterojunction Darlington phototransistors for optical neural networks
JPH0766984B2 (ja) * 1992-02-13 1995-07-19 インターナショナル・ビジネス・マシーンズ・コーポレイション ヘテロ超格子ｐｎ接合
JPH05243256A (ja) * 1992-03-02 1993-09-21 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
US5610086A (en) * 1995-06-06 1997-03-11 Hughes Aircraft Company Method of making an AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications
JP3628873B2 (ja) * 1998-04-28 2005-03-16 富士通株式会社 半導体装置及びその製造方法
WO2000079600A1 (en) * 1999-06-22 2000-12-28 Hrl Laboratories, Llc SINGLE HETEROJUNCTION InP-COLLECTOR BJT DEVICE AND METHOD
US6670653B1 (en) * 1999-07-30 2003-12-30 Hrl Laboratories, Llc InP collector InGaAsSb base DHBT device and method of forming same
US6762480B2 (en) 2001-02-27 2004-07-13 Agilent Technologies, Inc. Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain
US6696710B2 (en) 2001-02-27 2004-02-24 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having an improved emitter-base junction
WO2003009396A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor
US6992337B2 (en) * 2004-04-02 2006-01-31 Agilent Technologies, Inc. Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability
US7242038B2 (en) * 2004-07-01 2007-07-10 Nippon Telegraph And Telephone Corporation Heterojunction bipolar transistor
JP5098193B2 (ja) * 2005-03-23 2012-12-12 ソニー株式会社 ヘテロ接合バイポーラトランジスタ
JP2006303222A (ja) * 2005-04-21 2006-11-02 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器
US7868335B1 (en) * 2008-08-18 2011-01-11 Hrl Laboratories, Llc Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs
US9040929B2 (en) * 2012-07-30 2015-05-26 International Business Machines Corporation Charge sensors using inverted lateral bipolar junction transistors
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same
US9548408B2 (en) 2014-04-15 2017-01-17 L-3 Communications Cincinnati Electronics Corporation Tunneling barrier infrared detector devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195305A (en) * 1978-09-25 1980-03-25 Varian Associates, Inc. Lattice constant grading in the Aly Ga1-y As1-x Sbx alloy system
FR2493047A1 (fr) * 1980-10-28 1982-04-30 Thomson Csf Transistor emetteur-recepteur de lumiere pour telecommunications a l'alternat sur fibre optique
US4573064A (en) * 1981-11-02 1986-02-25 Texas Instruments Incorporated GaAs/GaAlAs Heterojunction bipolar integrated circuit devices
US4538165A (en) * 1982-03-08 1985-08-27 International Business Machines Corporation FET With heterojunction induced channel
US4728616A (en) * 1982-09-17 1988-03-01 Cornell Research Foundation, Inc. Ballistic heterojunction bipolar transistor
US4672404A (en) * 1982-09-17 1987-06-09 Cornell Research Foundation, Inc. Ballistic heterojunction bipolar transistor
EP0106724B1 (fr) * 1982-09-17 1989-06-07 ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) Transistor bipolaire balistique à hétérojonction
US4583105A (en) * 1982-12-30 1986-04-15 International Business Machines Corporation Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
US4529996A (en) * 1983-04-14 1985-07-16 Allied Coporation Indium phosphide-boron phosphide heterojunction bipolar transistor
JPS59211268A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
US4593305A (en) * 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor
US4617724A (en) * 1983-06-30 1986-10-21 Fujitsu Limited Process for fabricating heterojunction bipolar transistor with low base resistance
US4586071A (en) * 1984-05-11 1986-04-29 International Business Machines Corporation Heterostructure bipolar transistor
US4581621A (en) * 1984-07-02 1986-04-08 Texas Instruments Incorporated Quantum device output switch
US4559696A (en) * 1984-07-11 1985-12-24 Fairchild Camera & Instrument Corporation Ion implantation to increase emitter energy gap in bipolar transistors
JPS61107758A (ja) * 1984-10-31 1986-05-26 Fujitsu Ltd ＧａＡｓ集積回路及びその製造方法
JPH0763065B2 (ja) * 1984-12-25 1995-07-05 日本電気株式会社 低閾値電圧のバイポーラトランジスタ
JPS61203675A (ja) * 1985-03-07 1986-09-09 Nec Corp 半導体装置
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
JPH0621591A (ja) * 1992-07-06 1994-01-28 Mitsubishi Electric Corp プリント配線板

Also Published As

Publication number Publication date
US4821082A (en) 1989-04-11
EP0313749B1 (en) 1994-03-02
DE3888085D1 (de) 1994-04-07
EP0313749A2 (en) 1989-05-03
JPH01136368A (ja) 1989-05-29
DE3888085T2 (de) 1994-09-15
EP0313749A3 (en) 1990-05-16

Similar Documents

Publication Publication Date Title
JP2501625B2 (ja) ヘテロ接合バイポ―ラ・トランジスタ
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
US6563145B1 (en) Methods and apparatus for a composite collector double heterojunction bipolar transistor
US5349201A (en) NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
JP2804095B2 (ja) ヘテロ接合バイボーラトランジスタ
US4768074A (en) Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region
JPH0665216B2 (ja) 半導体装置
JP2007128989A (ja) ヘテロ接合バイポーラトランジスタ
JPH0750714B2 (ja) バイポーラトランジスタ
JPH05283673A (ja) 共振トンネル半導体装置
JP3030070B2 (ja) 半導体装置
JPH01171269A (ja) 半導体装置
JP2003309128A (ja) ダブルヘテロ接合バイポーラ・トランジスタ
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2770583B2 (ja) コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
JP2522358B2 (ja) ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ
JPS61292365A (ja) ヘテロ接合バイポ−ラトランジスタ
JP3247961B2 (ja) ヘテロ接合バイポーラトランジスタ
JP3183882B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2557613B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH063805B2 (ja) ヘテロ接合バイポ−ラトランジスタ
JP2692559B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0453108B2 (ja)
JPH0453110B2 (ja)
JPH0738392B2 (ja) 半導体装置