JP2021177392A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2021177392A JP2021177392A JP2021101692A JP2021101692A JP2021177392A JP 2021177392 A JP2021177392 A JP 2021177392A JP 2021101692 A JP2021101692 A JP 2021101692A JP 2021101692 A JP2021101692 A JP 2021101692A JP 2021177392 A JP2021177392 A JP 2021177392A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- electrodes
- signal line
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 378
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000012905 input function Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 104
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 58
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 58
- 229910004444 SUB1 Inorganic materials 0.000 description 58
- 238000000034 method Methods 0.000 description 52
- 239000010408 film Substances 0.000 description 46
- 229910004438 SUB2 Inorganic materials 0.000 description 22
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 101150018444 sub2 gene Proteins 0.000 description 22
- 230000005684 electric field Effects 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000005674 electromagnetic induction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102100025032 Dynein regulatory complex protein 1 Human genes 0.000 description 1
- 101000908373 Homo sapiens Dynein regulatory complex protein 1 Proteins 0.000 description 1
- 101100499939 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cdm1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04101—2.5D-digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface and also measures the distance of the input means within a short range in the Z direction, possibly with a separate measurement setup
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Networks & Wireless Communication (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Position Input By Displaying (AREA)
Abstract
【課題】入力機能を備えた単純な構造の表示装置を提供する。【解決手段】表示装置は、基板SUB1上に2次元的に配列された複数の電極Rx/CEを備える表示部と、基板と外部装置とを接続するフレキシブル配線板FPC1に形成され、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出チップTSCと、基板上に形成され、複数の電極のうちの少なくとも1つを選択する複数のトランジスタを備えるスイッチ回路SWGと、を備える。フレキシブル配線板は、基板との接続箇所に複数の電極と夫々接続される複数のパッドを備える。タッチ検出チップは、複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部SEを備える。複数の検出部は、複数の信号線を介して、少なくとも2か所に纏められている複数のパッドに接続される。【選択図】図4
Description
本発明の実施形態は入力機能を有する表示装置に関する。
スマートフォン、タブレットパーソナルコンピュータ及びノート型パーソナルコンピュータ等の携帯端末が普及している。携帯端末は液晶又は有機EL素子などを用いた平面型の表示装置を備える。表示装置は、画素データやコマンド等を出力するホスト装置と接続され、表示パネルとコマンドを処理し表示パネルを駆動するドライバとを備える。
表示装置では、表示パネルに2次元配列された画素が共通電極と画素電極を備え、共通電極と画素電極との間に液晶又は有機EL素子が配置される。ドライバが表示パネルの画素に画素信号を書き込むと、共通電極及び画素電極との間の液晶又は有機EL素子が制御され、画像が表示される。
一方、画面に指やタッチペン(スタイラスペンとも称する)等の入力物体が近接又は接触していることを検出する表示装置が広く使用されている。画面に入力物体を近接又は接触させる動作をタッチ動作又はタッチと称し、入力物体の位置検出をタッチ検出と称する。タッチ検出方式には光学式、抵抗式、静電容量方式、電磁誘導方式等の種々の方式がある。静電容量方式は一対の電極(駆動電極と検出電極と称する)間の静電容量が入力物体の近接又は接触により変化することを利用する検出方式であり、比較的単純な構造であることと、消費電力が少ない利点がある。
タッチ検出機能を備える表示装置は、画像表示動作やタッチ検出動作の性能を向上させるために、駆動電極や検出電極の数を増加させると、電極に接続される配線のレイアウト、あるいは画像表示動作やタッチ検出動作を制御する半導体チップの端子レイアウトが複雑化する。これに伴い、半導体チップの端子数が増加し、半導体チップが大型化し、構造が複雑になる。
本発明の目的は入力機能を備えた単純な構造の表示装置を提供することである。
実施形態によれば、表示装置は、基板の上に2次元的に配列された複数の電極を備える表示部と、基板と外部装置とを接続するフレキシブル配線板に形成され、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路と、基板の上に形成され、複数の電極のうちの少なくとも1つを選択する複数のトランジスタを備えるスイッチ回路と、を具備する。フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備する。タッチ検出回路は、複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備する。複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続される。複数のパッドは少なくとも2か所に纏められている。
以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実物通りではなく変更して模式的に表す場合もあるし、構造物を区別するために付したハッチングを省略する場合もある。複数の図面において、対応する要素には同じ参照数字を付して詳細な説明を省略する場合もある。
タッチ検出機能付き表示装置は、表示装置とタッチ機能を実現するタッチパネルを別々に製造し、表示装置の画面にタッチパネルを貼り付けるオンセルタイプ(外付けタイプとも称する)及び表示装置とタッチパネルが一体となっているインセルタイプ(内蔵タイプとも称する)を含む。インセルタイプの表示装置は、タッチ検出機能を有する部品の一部又は全部が表示機能を有する部品の一部又は全部と兼用される装置や、タッチ検出機能を有する部品と表示機能を有する部品とが互いに兼用されない装置を含む。インセルタイプの表示装置では、例えばカラーフィルタと偏光板の間に検出電極が形成され、TFT基板上に形成される共通電極が駆動電極としても使用される。インセルタイプの表示装置は、外付けタッチパネルが無いので、全体が薄型・軽量化されるとともに、表示の視認性も向上する。実施形態はインセルタイプの表示装置を説明する。しかし、本発明はオンセルタイプの表示装置にも適用可能である。
タッチ検出方式には光学式、抵抗式、静電容量方式、電磁誘導方式等の種々の方式がある。静電容量方式は一対の電極(駆動電極と検出電極と称する)間の静電容量が入力物体の近接又は接触により変化することを利用する検出方式であり、比較的単純な構造であることと、消費電力が少ない利点がある。実施形態として、静電容量方式のタッチ検出機能付きの表示装置を説明する。しかし、本発明は静電容量方式のタッチ検出に限らず、電磁誘導方式等の他の方式のタッチ検出にも適用可能である。
静電容量方式は、互いに離間した状態で対向配置された2つの検出電極の間の静電容量を検出する相互容量方式(Mutual Capacitive Sensing)及び1つの検出電極と例えば接地電位等の基準電位との間の静電容量を検出する自己容量方式(Self Capacitive Sensing)を含む。一例として自己容量方式を説明するが、本発明は相互容量方式のタッチ検出を行う表示装置にも適用可能である。自己容量方式においては、基準電位が供給される電極は、検出電極との間で検出可能な静電容量を形成できる程度の離間距離で検出電極の周囲に配置される導体パターンであって、固定電位の供給経路が接続されていればよく、形状等は特に限定されない。タッチ検出機能を有する表示装置は、入力装置の一態様であって、指、タッチペン等の入力器具がタッチ面に近づく又は接触すると入力信号を検出すると共にタッチ位置を算出する。タッチ位置はタッチ面の入力信号を検出した点の座標である。
表示装置は液晶表示装置、有機EL表示装置、プラズマディスプレイ表示装置等を利用することができるが、一例として、液晶表示装置を用いた実施形態を説明するが、本発明は有機EL表示装置、プラズマディスプレイ表示装置等にも適用可能である。液晶表示装置の表示モードは、表示機能層である液晶層の液晶分子の配向を変化させるための電界の印加方向により大きく2つに分類される。第1は表示装置の厚さ方向(あるいは面外方向)に電界が印加される所謂縦電界モードである。縦電界モードは、例えばTN(Twisted Nematic)モードや、VA(Vertical Alignment)モード等を含む。第2は表示装置の平面方向(あるいは面内方向)に電界が印加される所謂横電界モードである。横電界モードは、例えばIPS(In-Plane Switching)モードや、IPSモードの一つであるFFS(Fringe Field Switching)モード等を含む。以下で説明する技術は縦電界モードおよび横電界モードのいずれにも適用できるが、実施形態としては、横電界モードの表示装置を説明するが、本発明は縦電界モードの表示装置にも適用可能である。
[第1実施形態(概略構成)]
図1は実施形態によるタッチ検出機能付きの表示装置の一例の全体的な概略構成を示す斜視図である。表示装置はタッチ検出機構を有する表示パネルPNLとタッチ検出チップTSCとドライバチップDRCと備える。表示パネルPNLは、ガラスや樹脂等の透明な第1基板SUB1と、第1基板SUB1に対向配置されたガラスや樹脂等の透明な第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に配置された液晶層(図示せず)とを備える。第1基板SUB1には画素(図5に示す)がX方向およびY方向に2次元アレイ状(マトリクス状とも称する)に配置されるので、第1基板SUB1は画素基板又はアレイ基板とも称する。第2基板SUB2は対向基板とも称する。表示パネルPNLは第2基板SUB2側から観察される。このため、第2基板SUB2は上側基板、第1基板SUB1は下側基板と称することもある。
図1は実施形態によるタッチ検出機能付きの表示装置の一例の全体的な概略構成を示す斜視図である。表示装置はタッチ検出機構を有する表示パネルPNLとタッチ検出チップTSCとドライバチップDRCと備える。表示パネルPNLは、ガラスや樹脂等の透明な第1基板SUB1と、第1基板SUB1に対向配置されたガラスや樹脂等の透明な第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に配置された液晶層(図示せず)とを備える。第1基板SUB1には画素(図5に示す)がX方向およびY方向に2次元アレイ状(マトリクス状とも称する)に配置されるので、第1基板SUB1は画素基板又はアレイ基板とも称する。第2基板SUB2は対向基板とも称する。表示パネルPNLは第2基板SUB2側から観察される。このため、第2基板SUB2は上側基板、第1基板SUB1は下側基板と称することもある。
表示パネルPNLは矩形の平板形状であり、短辺が沿う方向をX方向、長辺が沿う方向をY方向とする。第1基板SUB1と第2基板SUB2は短辺のサイズは略同じであるが、長辺のサイズは異なる。第1基板SUB1の長辺は第2基板SUB2の長辺より長い。長辺が沿うY方向において第1基板SUB1の一端と第2基板SUB2の一端の位置が揃っているので、第1基板SUB1の他端は第2基板SUB2の他端より突出する。Y方向において第2基板SUB2より突出している第1基板SUB1の部分には表示パネルPNLを画像表示のために駆動するドライバチップDRCが搭載される。ドライバチップDRCはドライバIC又は表示コントローラICとも称する。画素が2次元アレイ状に配置される領域は表示領域又はアクティブエリアDAと称し、表示領域DA以外の非表示領域NDAは額縁領域とも称する。
表示装置はホスト装置HOSTに接続され得る。表示パネルPNLとホスト装置HOSTとは2つのフレキシブル配線基板FPC1、FPC2を介して接続される。ホスト装置HOSTはフレキシブル配線基板FPC1を介して第1基板SUB1に接続される。タッチ検出を制御するタッチ検出チップTSCはフレキシブル配線基板FPC1上に配置されるCOF(Chip on Film)チップである。タッチ検出チップTSCはタッチ検出IC又はタッチコントローラICとも称する。タッチ検出チップTSCはフレキシブル配線基板FPC1上ではなく、第1基板SUB1上に配置されるCOG(Chip on Glass)チップでもよい。
ドライバチップDRCとタッチ検出チップTSCはタイミングパルス等で互いに電気的に接続され、動作タイミングが連携している。ドライバチップDRCとタッチ検出チップTSCは別々のICではなく、同一のICとして構成されても良い。この場合、単一のICは第1基板SUB1上に配置しても良いし、フレキシブル配線基板FPC1上に配置しても良い。ドライバチップDRCも第1基板SUB1上ではなく、フレキシブル配線基板FPC1上に配置しても良い。
第1基板SUB1の裏側(つまり、表示パネルPNLの背面側)には表示パネルPNLを照明する照明装置としてのバックライトユニットBLが設けられる。ホスト装置HOSTはフレキシブル配線基板FPC2を介してバックライトユニットBLに接続される。バックライトユニットBLとして、種々の形態のバックライトユニットが利用可能であり、光源として発光ダイオード(LED)を利用したもの及び冷陰極管(CCFL)を利用したもの等がある。バックライトユニットBLとして、表示パネルPNLの背面側に配置される導光板とその側面側に配置されるLED又は冷陰極管を用いた照明装置が使用可能であるし、表示パネルPNLの背面側に発光素子を平面的に配列した点状光源を用いた照明装置も使用可能である。照明装置としては、バックライトに限らず、表示パネルPNLの表示面側に配置されるフロントライトも使用可能である。表示装置が反射型の表示装置である場合、又は表示パネルPNLが有機ELを用いる場合、照明装置を備えない構成でも良い。図示していないが、表示装置は2次電池と電源回路等を備える。
なお、図1の例はY方向の長さがX方向の長さより長く、X方向を左右方向とした場合の縦長の画面を説明したが、X方向の長さがY方向の長さより長い横長の画面に応用しても良い。
[回路構成]
図2は実施形態の表示装置の一例を示す平面図である。図3は表示領域DAの一部分の一例を示す断面図である。図4は共通電極の配置の一例を示す平面図である。図5は画素の一例を示す等価回路図である。見易さのため表示パネルPNLの構成部材を図2と図4に分けて記載する。図3では第1基板SUB1の厚さ方向における走査線GLと信号線SLとの位置関係の例を示すために、説明の便宜上、図3とは異なる断面に設けられた走査線GLを一緒に示す。
図2は実施形態の表示装置の一例を示す平面図である。図3は表示領域DAの一部分の一例を示す断面図である。図4は共通電極の配置の一例を示す平面図である。図5は画素の一例を示す等価回路図である。見易さのため表示パネルPNLの構成部材を図2と図4に分けて記載する。図3では第1基板SUB1の厚さ方向における走査線GLと信号線SLとの位置関係の例を示すために、説明の便宜上、図3とは異なる断面に設けられた走査線GLを一緒に示す。
図2に示すように、ドライバチップDRCは表示パネルPNLを駆動する信号線駆動回路SDを備える。タッチ検出チップTSCは静電容量方式でタッチ検出する機能を有する検出部SEを備える。検出部SEはタッチ検出動作を制御するとともに検出電極Rx(図4に示す)から出力された信号を処理する検出回路DCP(図4)を備える。タッチ検出回路としての検出部SEの構成及び検出部SEによる検出方法については後述する。図示は省略するが、表示装置は表示パネルPNLの外部に設けられた制御モジュール等を備え、制御モジュールがフレキシブル配線板FPC1を介して表示パネルPNLと電気的に接続されても良い。検出回路DCPはドライバチップDRCの内部に配置されても良い。
図3に示すように、バックライトユニットBLは第1基板SUB1の背面側に配置される。バックライトユニットBLと第1基板SUB1との間には光学素子OD1が設けられる。第1基板SUB1は絶縁基板10、絶縁膜11、12、13、14、共通電極CE(検出電極Rxとも称する)、画素電極PE、配向膜AL1を備える。第2基板SUB2は配向膜AL2、オーバーコート層OCL、カラーフィルタCFR、CFG、CFB、ブラックマトリクスBM、絶縁基板20、導電膜CDFを備える。第1基板SUB1と第2基板SUB2との間に電気光学層としての液晶層LQが配置される。光学素子OD2が第2基板SUB2の表面側に配置される。光学素子OD2の面は画像が表示される表示面DS又はタッチ検出面TDSである。
図4に示すように、表示パネルPNLは表示領域DA内においてX方向およびY方向に2次元アレイ状に配置された複数の検出電極Rxを備える。詳細は後述するが、検出部SEは複数の検出電極Rxの各々の静電容量の変化を検出する。複数の検出電極Rxが表示パネルPNLの内部に設けられているので、実施形態はインセルタイプのタッチ検出機能付き表示装置である。検出電極Rxの平面形状の一例は正方形であるが、正方形の角が若干切り取られた8角形、正方形の角が円弧状にされた形状等でもよい。
図2に示すように、ドライバチップDRCは第1基板SUB1上の表示パネルPNLの表示領域DAの外側の領域である非表示領域NDAに設けられる。ドライバチップDRCは信号線配線SCLと信号線SLを介して電気光学層である液晶層LQ(図3に示す)を駆動する信号線駆動回路SD等を備える。信号線駆動回路SDは図5に示すように、信号線配線SCLと信号線SLを介して画素PXが備える画素電極PEに映像信号Spicを供給する。
表示領域DAにおいて、m×n個の画素PXはX方向およびY方向に2次元アレイ状に配列される。ただし、mおよびnは任意の正整数である。Y方向に延びる複数の信号線SLはX方向に互いに間隔を空けて配列される。m本の信号線SL1、SL2、…SLm(SLと総称することもある)が、SL1、SL2、…SLmの順で、X方向の一方の側から他方の側に向かって配列される。複数の信号線SLの一端は表示領域DAの外側の非表示領域NDAに引き出され、接続配線(引き出し配線とも称する)としての信号用接続配線SCLを介してドライバチップDRCと電気的に接続される。
信号線SLおよび信号用接続配線SCLは映像信号を伝送する映像信号配線であるが、信号線SLと信号用接続配線SCLとは以下のように区別することができる。ドライバチップDRCに接続され、複数の画素PXに映像信号を供給する信号伝送経路のうち、表示領域DA内に配置されるものを信号線SLと称し、表示領域DAの外側にあるものを信号用接続配線SCLと称する。複数の信号線SLはY方向に直線的に互いに平行に延びる。信号用接続配線SCLは信号線SLとドライバチップDRCとを接続する配線なので、信号線SLとドライバチップDRCとの間に全体として扇状の屈曲部を含む。
信号線SLとドライバチップDRCとは信号用接続配線SCLを介して直接的に接続されても良いし、信号線SLとドライバチップDRCとの間に他の回路が配置されても良い。例えば信号線SLとドライバチップDRCとの間に、赤色の映像信号、緑色の映像信号、あるいは青色の映像信号を選択するRGB選択スイッチが介在しても良い。RGB選択スイッチは例えばマルチプレクサ回路であり、赤色の映像信号、緑色の映像信号、青色の映像信号が多重化された信号を入力し、入力された映像信号を各色用の信号線SLに選択的に出力する。この場合、RGB選択スイッチとドライバチップDRCとを接続する信号用接続配線SCLの数は信号線SLの数より少ない。
複数の走査線GLに対して走査信号を順次出力する走査信号出力回路としての走査線駆動回路GDは第1基板SUB1上の非表示領域NDAに設けられる。ドライバチップDRCは配線W1を介して走査線駆動回路GDに接続され、配線W1を介してクロック信号やイネーブル信号等の制御信号を走査線駆動回路GDに供給する。X方向に延びる複数の走査線GLはY方向に互いに間隔を空けて配列される。n本の走査線GL1、GL2、…GLn(GLと総称することもある)が、GL1、GL2、…GLnの順で、Y方向の一方の側から他方の側に向かって配列される。複数の走査線GLの一端は表示領域DAの外側の非表示領域NDAに引き出され、走査線駆動回路GDに接続される。複数の走査線GLは複数の信号線SLと互いに交差する。
走査線駆動回路GDは、例えば図示しない複数のシフトレジスタ回路と、シフトレジスタ回路に接続され、制御信号に基づいて走査線GLに供給する電位を選択するスイッチ(スイッチング素子とも呼ぶ)とを備えても良い。図2は、X方向において一方の側に走査線駆動回路GDが配置され、他方の側には走査線駆動回路GDが配置されない例を示すが、走査線駆動回路GDのレイアウトには種々の変形例が可能である。例えばX方向において一方の側および他方の側にそれぞれ走査線駆動回路GDが配置され、2つの走査線駆動回路GDの間に表示領域DAが配置されても良い。ドライバチップDRCと走査線駆動回路GDとの間に、制御信号の波形を整形するバッファ回路が接続されても良い。
図4に示すように、複数の共通電極CEはX方向およびY方向に2次元アレイ状に配列される。複数の共通電極CEのそれぞれにはコモン線CMLが接続される。共通電極CEはコモン線CMLを介してスイッチ回路部SWGに接続される。画像表示の際共通電極CEを駆動する共通電極駆動回路(共通電位回路とも称する)は、フレキシブル配線板FPC1上に配置され、コモン電位供給線VCDLとスイッチ回路部とコモン線CMLとを介して複数の共通電極CEと電気的に接続される。
実施形態では、共通電極CEが自己容量方式のタッチ検出用の検出電極Rxを兼ねる。このため、複数のコモン線CMLは検出電極Rxで検出された信号を検出部SEに伝送する検出信号伝送用の配線としての機能も含む。
詳細は後述するが、検出電極Rxを利用して自己容量方式によるタッチ検出が行われるため、複数のコモン線CMLは複数の検出電極Rxに対して、書き込み信号である駆動波形を入力するための信号伝送用の配線としての機能も含む。
共通電極CEの数は図2に示す画素PXの数と同じでも良いし、画素PXより少なくても良い。検出電極Rxとして動作する共通電極CEの数が画素PXの数と同じである場合、タッチ検出の解像度が表示画像の解像度と同程度になる。共通電極CEの数が画素PXの数より少ない場合、タッチ検出の解像度は表示画像の解像度より低いが、コモン線CMLの数を少なくすることができる。一般に、表示画像の解像度はタッチ検出の解像度と比較して高い。したがって、共通電極CEの数は画素PXの数より少なくても良い。例えば検出電極Rx一個分の平面積が、4mm2〜36mm2程度であった場合、1つの検出電極Rxは数十個〜数百個程度の画素PXと重なる。
詳細は後述するが、複数のコモン線CMLが接続されるスイッチ回路部SWGはドライバチップDRCの外部に配置される。スイッチ回路部SWGは第1基板SUB1上の非表示領域NDAに配置される。スイッチ回路部SWGに制御パルス発生回路CPGが接続される。
制御パルス発生回路CPGはスイッチ回路部SWGが有する複数のスイッチ(詳細は後述する)を選択的にオン、オフする回路である。制御パルス発生回路CPGはドライバチップDRCの外部、例えば第1基板SUB1上の非表示領域NDAに配置される。制御パルス発生回路CPGがドライバチップDRCの外部に配置される場合、ドライバチップDRCの汎用性が向上する。制御パルス発生回路CPGはドライバチップDRCの内部に配置されても良い。複数の検出電極Rxのそれぞれと検出部SEとを接続するスイッチ回路部SWGのレイアウトの詳細は図13等を参照して後述する。制御パルス発生回路CPGはドライバチップDRCの内部に配置されても良い。
走査線駆動回路GD(図2)や共通電極駆動回路CD(図4)の配置は図2や図4に示す態様に限られない。例えば走査線駆動回路GDおよび共通電極駆動回路CDのうちのいずれか一方又は両方がドライバチップDRCに配置されても良い。共通電極駆動回路CDが図2に示す第1基板SUB1上に配置されても良い。共通電極駆動回路CDが非表示領域NDAに配置されても良い。共通電極駆動回路CDが表示パネルPNLの外部に配置され、フレキシブル配線板FPC1を介して表示パネルPNLに接続されても良い。
図5に示すように、各画素PXは画素スイッチPSWと画素電極PEを備える。複数の画素PXが1つの共通電極CEを共有してもよい。画素スイッチPSWは例えば薄膜トランジスタ(Thin Film Transistor:TFT)を備える。画素スイッチPSWは走査線GLおよび信号線SLと電気的に接続される。画素スイッチPSWの半導体層は例えば多結晶シリコン(ポリシリコン)からなるが、アモルファスシリコンからなるものでも良い。
画素電極PEは画素スイッチPSWに電気的に接続される。画素電極PEは絶縁膜を介して共通電極CEと対向する。画素電極PEと共通電極CEとの間に液晶層LQが配置される。共通電極CE、絶縁膜および画素電極PEは保持容量CSを形成する。
映像信号に基づいて表示画像を形成する表示期間(図15に示す)に各電極に印加される駆動信号に基づいて画素電極PEと共通電極CEとの間に電界が形成される。電気光学層である液晶層LQを構成する液晶分子は、画素電極PEと共通電極CEとの間に形成される電界により駆動される。横電界モードを利用する表示装置では、図3に示すように、画素電極PEおよび共通電極CEは第1基板SUB1に設けられる。液晶層LQを構成する液晶分子は、画素電極PEと共通電極CEとの間に形成される電界(例えばフリンジ電界のうちの基板の主面にほぼ平行な電界)を利用して回転される。
表示期間に画素電極PEおよび共通電極CEのそれぞれは電気光学層である液晶層LQを駆動する駆動電極として動作する。複数の画素電極PEは電気光学層を駆動する第1駆動電極とも称する。複数の共通電極CEは電気光学層を駆動する第2駆動電極とも称する。上述したように、共通電極CEは自己容量方式のタッチ検出用の検出電極Rxを兼ねるため、複数の検出電極Rxは電気光学層を駆動する第2駆動電極とも称する。以下において、格別に説明する場合を除き、検出電極Rxは共通電極CE又は電気光学層を駆動する駆動電極と同義である。
図3に示すように、第1基板SUB1と第2基板SUB2とは一定の間隔で互いに離れた状態で貼り合わされる。液晶層LQは第1基板SUB1と第2基板SUB2との間に封入される。第1基板SUB1はガラス基板や樹脂基板等の光透過性を有する絶縁基板10を備える。第1基板SUB1は絶縁基板10の第2基板SUB2に対向する側に複数の導体パターンを有する。複数の導体パターンは、複数の走査線GL、複数の信号線SL、複数のコモン線CML、複数の共通電極CEと複数の画素電極PEを含む。絶縁膜が複数の導体パターンのそれぞれの間に介在する。隣り合う導体パターンの間に配置され、導体パターンを互いに絶縁する絶縁膜は、絶縁膜11、絶縁膜12、絶縁膜13、絶縁膜14及び配向膜AL1を含む。図3では走査線GLと共通電極CEとコモン線CMLとについてはそれぞれ1個ずつ示す。
上記した複数の導体パターンは積層された複数の配線層にそれぞれ形成される。共通電極CEと画素電極PEはそれぞれ異なる層に形成される。共通電極CEが形成された層の下層に三層の配線層WL1、WL2、WL3が配置される。絶縁基板10上に形成された三層の配線層のうち、最も絶縁基板10側に設けられた第1層目の配線層WL1には主に走査線GLが形成される。配線層WL1に形成された導体パターンは例えばクロム(Cr)、チタン(Ti)もしくはモリブデン(Mo)等の金属又はそれらの合金からなる。
絶縁膜11は配線層WL1と絶縁基板10の上に形成される。絶縁膜11は例えば窒化シリコン又は酸化シリコン等からなる透明な絶縁膜を含む。走査線GLの他に画素スイッチのゲート電極や半導体層等が絶縁基板10と絶縁膜11との間に配置される。
第2層目の配線層WL2が絶縁膜11上に形成される。主に信号線SLが配線層WL2に形成される。配線層WL2に形成された導体パターンは例えばアルミニウム(Al)をモリブデン(Mo)やチタン(Ti)等で挟んだ多層構造の金属膜を含む。配線層WL2の配線材料は配線層WL1の配線材料よりも比抵抗が低くても良い。画素スイッチのソース電極やドレイン電極等も絶縁膜11上に形成される。信号線SLおよび絶縁膜11の各々の上に絶縁膜12が配置される。信号線SLはX方向に延びる。絶縁膜12は例えばアクリル系の感光性樹脂を含む。
第3層目の配線層WL3が絶縁膜12上に形成される。主にコモン線CMLが配線層WL3に形成される。配線層WL3に形成された導体パターンは配線層WL2と同様に、例えばアルミニウム(Al)をモリブデン(Mo)やチタン(Ti)等で挟んだ多層構造の金属膜を含む。コモン線CMLはY方向に延びる。絶縁膜13はコモン線CMLおよび絶縁膜12の各々の上に形成される。絶縁膜13は例えばアクリル系の感光性樹脂からなる。
複数の共通電極CEは絶縁膜13上に形成される。共通電極CEはタッチ検出用の検出電極Rxを兼ねる。共通電極CEはITO(Indium tin oxide)又はIZO(Indium Zinc Oxide)等の透明な導電材料により構成されても良い。表示装置が縦電界モード(例えばTNモード又はVAモード)の表示装置である場合、共通電極CEは第2基板SUB2に形成されても良い。絶縁膜13が共通電極CEとコモン線CMLとの間に介在する。ただし、図4に示すように、コモン線CMLの一部分と共通電極CEの一部分は電気的に接続される。表示装置が外光の反射を利用する反射型表示装置である場合、共通電極CEは金属材料であっても良い。
絶縁膜14は共通電極CEの上に形成される。画素電極PEは絶縁膜14上に形成される。各画素電極PEは互いに隣り合う2つの信号線SLの間に配置され、共通電極CEと対向する。画素電極PEは例えばITO又はIZO等の透明な導電材料又は金属材料からなる。配向膜AL1は画素電極PEおよび絶縁膜14を覆っている。
第2基板SUB2はガラス基板や樹脂基板等の光透過性を有する絶縁基板20を備える。第2基板SUB2は絶縁基板20の第1基板SUB1に対向する側に、遮光膜であるブラックマトリクスBM、カラーフィルタCFR、CFG、CFB、オーバーコート層OCL、配向膜AL2及び導電膜CDFを備える。
ブラックマトリクスBMは絶縁基板20の第1基板SUB1側の面に形成され、各画素を区画する遮光領域である。カラーフィルタCFR、CFG、CFBはそれぞれ絶縁基板20の第1基板SUB1側の面に形成される。表示パネルPNLの表示面をその面に垂直な方向から視ると、カラーフィルタCFR、CFG、CFBの各々の一部がブラックマトリクスBMと重なっている。カラーフィルタCFRは赤色成分の波長の光を透過するカラーフィルタであり、カラーフィルタCFGは緑色成分の波長の光を透過するカラーフィルタであり、カラーフィルタCFBは青色成分の波長の光を透過するカラーフィルタである。オーバーコート層OCLはカラーフィルタCFR、CFG、CFBを覆っている。オーバーコート層OCLは透明な樹脂材料からなる。配向膜AL2はオーバーコート層OCLを覆っている。
共通電極CEはITO等の透明な材料からなるが、抵抗値が高い。この共通電極の抵抗値を下げるために、配線層WL3のブラックマトリクスBMで遮光されている領域に第3メタル配線と称するメタル配線3Mが設けられる。
導電膜CDFは絶縁基板20が有する平面のうち、液晶層LQと対向する面の反対側の平面に配置される。導電膜CDFは例えばITO又はIZO等の透明な導電材料からなる。導電膜CDFは外部からの電磁波の影響が液晶層LQ等に及ぶことを抑制するシールド層として機能する。液晶層LQを駆動する方式が、TNモードや、VAモード等の縦電界モードの場合、電極が第2基板SUB2に設けられ、この電極がシールド層としても機能するので、導電膜CDFは省略できる。相互容量方式によるタッチ検出を行う場合、パターニングされた複数の導電膜CDFが絶縁基板20に形成される。この複数の導電膜CDFがタッチ検出用の検出電極として用いられても良い。
表示パネルPNLは光学素子OD1、OD2を備える。光学素子OD1は絶縁基板10とバックライトユニットBLとの間に配置される。光学素子OD2は絶縁基板20の上方、すなわち絶縁基板20を挟んで第1基板SUB1と反対側に配置される。光学素子OD1と光学素子OD2はそれぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。
[タッチ検出]
表示パネルPNLが検出電極Rxを利用して指、タッチペン等の入力物体の位置、すなわち入力位置を検出する方法について説明する。表示パネルPNLは自己容量方式を用いて検出電極Rxにて検出した静電容量の変化に基づいて入力位置情報を判断することができる。これにより、表示パネルPNLのタッチ検出面TDS(図3)に指が接触する又は近接することを検出することができる。タッチ検出面TDSは光学素子OD2の一方の面であって、第2基板SUB2と反対側の面である。
表示パネルPNLが検出電極Rxを利用して指、タッチペン等の入力物体の位置、すなわち入力位置を検出する方法について説明する。表示パネルPNLは自己容量方式を用いて検出電極Rxにて検出した静電容量の変化に基づいて入力位置情報を判断することができる。これにより、表示パネルPNLのタッチ検出面TDS(図3)に指が接触する又は近接することを検出することができる。タッチ検出面TDSは光学素子OD2の一方の面であって、第2基板SUB2と反対側の面である。
以下、自己容量方式を用いたタッチ検出の原理および方法について説明する。ただし、表示パネルPNLは相互容量方式を用いて検出電極Rxにて検出した静電容量の変化に基づいて入力位置情報を判断してもよい。自己容量方式の検出と相互容量方式の検出が交互に実施されてもよい。表示装置が自己容量方式用の検出電極と相互容量方式用の検出電極をそれぞれ独立して有する場合、自己容量方式と相互容量方式が同時に実施されてもよい。自己容量方式によるタッチ検出は、検出電極Rx自身に駆動信号を入力し、検出電極Rx自身から出力される信号の変化に基づいて行われる。
自己容量方式を用いたタッチ検出方法の原理を説明する。自己容量方式は検出電極Rxが有する容量Cx1及び検出電極Rxにタッチする利用者の指等により生じる容量Cx2を利用する。図6〜図9は自己容量方式によるタッチ検出の回路動作を模式的に示す説明図である。
図6および図7は表示パネルPNLのタッチ検出面に利用者の指がタッチしていない状態を示す。この状態では、検出電極Rxと指との間に静電容量結合は生じていない。図6はスイッチSW1により検出電極Rxが電源Vddに接続された状態を示す。図7はスイッチSW1により検出電極Rxが電源Vddとは分離され、検出電極Rxがコンデンサとしての容量Cy1に接続された状態を示す。
図6に示す状態において、電源Vddから容量Cx1に向かって電荷Q1が流れ、容量Cx1は充電される。図7に示す状態において、容量Cx1から容量Cy1に向かって電荷Q2が流れ、容量Cx1は放電される。容量Cx1が充電されることは検出電極Rxに対して書込み信号が書込まれることを意味する。容量Cx1が放電されることは検出電極Rxに生じた静電容量の変化を示す読取り信号を読取ることを意味する。
図8および図9は表示パネルPNLのタッチ検出面TDSに利用者の指がタッチしている状態を示す。この状態では、検出電極Rxと指との間に静電容量結合が生じている。図8はスイッチSW1により検出電極Rxが電源Vddに接続された状態を示す。図9はスイッチSW1により検出電極Rxが電源Vddから遮断され、検出電極Rxが容量Cy1に接続された状態を示す。
図8に示す状態において、電源Vddから容量Cx1に向かって電荷Q3が流れ、容量Cx1は充電される。図9に示す状態において、容量Cx1から容量Cy1に向かって電荷Q4が流れ、容量Cx1は放電される。
図7に示す容量Cx1の放電時に容量Cy1に充電される電圧の時間依存性と、図9に示す容量Cx1の放電時に容量Cy1に充電される電圧の時間依存性とは、図9の状態は容量Cx2が存在するために異なる。したがって、自己容量方式では容量Cy1の電圧の時間依存性が容量Cx2の有無により異なることを利用して、入力位置情報(例えば操作入力の有無)を判断する。
自己容量方式を実現する回路の例について説明する。図10は自己容量方式を実現する回路の一例を示す。図11は図10に示す回路において、電源Vddから出力される交流矩形波、検出電極Rxの電圧及び検出器DETの出力としての電圧の時間依存性の例を示す。図10では検出電極Rxの容量を容量Cx1と称する。図4に示すスイッチ回路部SWGが検出部SEと検出電極Rxとの間の検出信号線DSLの途中に接続される。
図10に示すように、スイッチSW1をオン、オフすることにより、検出電極Rxは電源Vddとの電気的な接続状態がオン、オフされる。スイッチSW2をオン、オフすることにより、検出電極Rxは検出器DET(例えば電圧検出器)との電気的な接続状態がオン、オフされる。検出器DETは積分回路であって、例えばオペアンプOPdと容量CdとスイッチSW3を備える。オペアンプOPdの非反転入力端子はスイッチSW2を介して検出電極Rxと接続される。オペアンプOPdの反転入力端子には参照信号Vrefが入力される。
図11に示すように、電源Vddは時刻T01と時刻T02との時間差を周期とし、電圧Vdrの波形高さを有する交流矩形波Sgを出力する。交流矩形波Sgは例えば数kHz〜数百kHz程度の周波数を有する。検出器DETは交流矩形波Sgに応じた電流の変動を電圧の変動(波形Vdet0と波形Vdet1)に変換する。波形Vdet0と波形Vdet1は波形Vdetと総称する。
図10を用いて説明したように、スイッチSW1およびスイッチSW2をオン、オフすることにより検出電極Rxと電源Vddおよび検出器DETとの電気的な接続状態を切り替えることができる。図11において、時刻T01で交流矩形波Sgは電圧Vdr分だけ上昇する。時刻T01でスイッチSW1をオンし、スイッチSW2をオフする。このため、時刻T01で検出電極Rxの電圧Vxも電圧Vdr分だけ上昇する。時刻T11より前にスイッチSW1をオフする。このとき、スイッチSW1およびスイッチSW2の両方がオフであれば、検出電極Rxは電気的に浮遊した状態、すなわちフローティング状態である。しかし、検出電極Rxの容量Cx1(図6)又は検出電極Rxの容量Cx1に指等のタッチにより追加された容量Cx2(図8)を加えた容量Cx1+Cx2によって、検出電極Rxの電圧Vxは電圧Vdrの上昇が維持された電圧である。さらに、時刻T11より前にスイッチSW3をオンし、その後時刻T11より前にスイッチSW3をオフする。この動作により、検出器DETの出力としての電圧Vdetがリセットされる。このリセット動作を行った後、検出器DETの電圧Vdetは参照信号Vrefと略等しい電圧となる。
続いて、時刻T11でスイッチSW2をオンする。これにより、検出器DETの非反転入力端子に入力される電圧は検出電極Rxの電圧Vxに等しくなる。その後、検出器DETの反転入力部の電圧は検出電極Rxの容量Cx1(又は上記した容量Cx1+Cx2)及び検出器DETに含まれる容量Cdに起因した時定数に応じた応答速度で参照信号Vrefと同程度の値まで低下する。検出電極Rxの容量Cx1(又は容量Cx1+Cx2)に蓄積されていた電荷が検出器DETに含まれる容量Cdに移動するので、検出器DETの電圧Vdetが上昇する。電圧Vdetは検出電極Rxに指等の物体がタッチしていないときは実線で示す波形Vdet0となる。Vdet0=Cx1×Vdr/Cdである。電圧Vdetは指等の物体がタッチしてその物体の影響による容量が付加されたときは破線で示す波形Vdet1となる。Vdet1=(Cx1+Cx2)×Vdr/Cdである。
その後、検出電極Rxの容量Cx1(又は容量Cx1+Cx2)の電荷が容量Cdに十分移動した後の時刻T31でスイッチSW2をオフし、スイッチSW1およびスイッチSW3をオンする。この動作により、検出電極Rxの電圧は交流矩形波Sgのローレベル、すなわち矩形波のうち相対的に低い方の電圧レベルと等しい電圧になる。スイッチSW2をオフしスイッチSW3をオンするリセット動作により、検出器DETからの出力としての電圧はリセットされる。なお、スイッチSW1をオンするタイミングはスイッチSW2をオフした後、時刻T02以前であればいずれのタイミングでもよい。また、検出器DETをリセットさせるタイミングはスイッチSW2をオフした後、時刻T12以前であればいずれのタイミングでもよい。
タッチ検出を行う期間では図4に示す複数の検出電極Rxのそれぞれに対して図6〜図11を用いて説明した動作を所定の周波数(例えば数kHz〜数百kHz程度)で繰り返す。波形Vdet0と波形Vdet1との差分の絶対値|ΔV|に基づいて、外部からタッチ検出面にタッチした物体の有無(タッチの有無)を測定することができる。
上記では自己容量方式の動作原理及び自己容量方式を実現する回路の代表的な例を説明した。しかし、自己容量方式を実現する方法には種々の変形例がある。例えば上記した自己容量方式によるタッチ検出に代えて、あるいは上記した自己容量方式によるタッチ検出に加えて、以下のような変形例のタッチ検出を実施してもよい。指等の物体がタッチ検出面にタッチしていない場合には検出電極Rxの電圧Vxの波形は実線で示す波形Vx0となる。指等の物体がタッチしてその物体の影響による容量Cx2が付加されたときは検出電極Rxの電圧Vxの波形は破線で示す波形Vx1となる。このため、波形Vx0と波形Vx1がそれぞれ図11に二点鎖線を用いて例示的に示す閾値電圧Vthまで下がる時間を測定し比較すれば、外部からタッチ検出面にタッチした物体の有無(タッチの有無)を判定できる。
[CDM駆動]
実施形態は、タッチ検出のための検出電極の駆動法として、検出感度を高めタッチ検出精度を向上させることにより短い時間でタッチ検出を行うことができる符号分割選択(CDM:Code Division Multiplexing)駆動法を用いてもよい。CDM駆動法では、各行又は各列において所定数の検出電極をグループ化し、グループ内で複数の検出電極を同時に駆動及び検出し、同時に駆動する複数の検出電極の組み合わせを変えて同時駆動を数回行う。同時駆動で得られた信号を演算することにより、個々の検出信号の検出値の増幅された値を得ることができる。
実施形態は、タッチ検出のための検出電極の駆動法として、検出感度を高めタッチ検出精度を向上させることにより短い時間でタッチ検出を行うことができる符号分割選択(CDM:Code Division Multiplexing)駆動法を用いてもよい。CDM駆動法では、各行又は各列において所定数の検出電極をグループ化し、グループ内で複数の検出電極を同時に駆動及び検出し、同時に駆動する複数の検出電極の組み合わせを変えて同時駆動を数回行う。同時駆動で得られた信号を演算することにより、個々の検出信号の検出値の増幅された値を得ることができる。
図12はCDM駆動のためのスイッチ回路部SWG(図4に概略を示す)の動作を示す。行毎の駆動信号線TSpL1、TSpL2、…の一端がタッチ検出チップTSC(検出部SE)に接続され、行毎の駆動信号線TSpL1、TSpL2、…の他端が行毎の検出素子Rxに接続される行毎のスイッチ回路SWの第1入力端に接続される。全検出電極Rxに共通のガード信号線TSnLの一端がタッチ検出チップTSC(検出部SE)に接続され、ガード信号線TSnLの他端が全部の検出素子Rxに接続される全スイッチ回路SWの第2入力端に接続される。一端が共通電極駆動回路CDに接続される共通電位供給線VDCLの他端が全検出素子Rxに接続される全スイッチ回路SWの第3入力端に接続される。各スイッチ回路SWは制御パルス発生回路CPGからの駆動信号により列毎に制御される。図12では、説明の便宜上、各スイッチ回路SWを各行の検出素子Rxの下に記載するが、実際には、図4に示すように、全部のスイッチ回路SWは検出素子Rxのアレイ全体の下、非表示領域NDAに纏めてスイッチ回路部SWGとして設けられる。駆動信号線TSpL1、TSpL2、…が図10の検出信号線DSLに対応する。
スイッチ回路SWの切り替えに応じて選択された検出電極Rxに駆動信号線TSpL1、TSpL2、…を介して駆動信号が供給される。検出素子Rxのアレイにおいて、一部の検出電極に駆動信号が供給給されると、駆動信号が供給される検出電極と供給されない検出電極との間に電位差が生じ、寄生容量が発生する場合がある。実施形態では、駆動信号が供給されない非選択の検出電極に対して、駆動信号と同じ波形の信号を供給し、寄生容量の発生を抑える。この非選択の検出電極に対して入力される駆動信号と同じ波形を有する信号をガード信号と称する。ガード信号は全ての検出電極に対して共通である。
表示期間にスイッチ回路SWは共通電極駆動回路CDから共通電位供給線VDCLを介して供給される一定の直流電圧を全検出素子Rxに供給するように制御される。タッチ検出期間にスイッチ回路SWは、選択された検出電極には検出部SEから駆動信号線TSpL1、TSpL2、…を介して供給される駆動信号を供給し、選択されない検出電極には検出部SEからガード信号線TSnLを介して供給されるガード信号を供給するように制御される。
図13は図4のスイッチ回路部SWGのうちの1行分のスイッチ回路SWの回路図である。説明の便宜上、検出素子アレイは6列を含むとする。各列jのスイッチ回路SWは3つのスイッチSWdj、SWpj、SWnjからなる。説明の便宜上、スイッチはオン/オフスイッチとして示すが、TFTにより構成される。各行の検出素子Rxに接続されるスイッチSWdj、SWpj、SWnjの第1端子はそれぞれ共通電位供給線VDCL、駆動信号線TSpL1、ガード信号線TSnLに接続される。スイッチSWdj、SWpj、SWnjの第2端子は共通に接続され、共通接続点がコモン線CMLを介して検出電極Rxjに接続される。
全列のスイッチSWdjは制御パルス発生回路CPGから制御信号線CSdLを介して供給される制御信号により、タッチ検出期間にオフされ、表示期間にオンされる。この結果、表示期間に共通電位供給線VDCLからの共通電位が検出電極Rxに供給される。スイッチSWpjとスイッチSWnjは制御パルス発生回路CPGから制御信号線CSnLを介して供給される制御信号により列毎に相補的に駆動(一方がオンの時、他方はオフ)される。スイッチSWpj、SWnjは表示期間にオフされ、タッチ検出期間は各列毎に選択的に順次オンされる。この結果、タッチ検出期間に駆動信号又はガード信号が検出電極Rxに供給される。他の行の検出電極も図13と同様にそれぞれの行のスイッチ回路SWに接続され、行毎のスイッチ回路SWは行毎の検出部SEに接続される。
図14を参照してCDMの原理を説明する。説明の便宜上、4行6列の検出電極Rxを“CDM3”で駆動する場合を説明する。“CDM3”は3個の検出電極を1グループとし、2個の検出電極の同時駆動を3回行う駆動方法である。各回の駆動をスキャンと称する。3回のスキャンで1グループの駆動が完了する。CDM駆動では、全ての行の同じ列の検出電極は同時に駆動される。なお、検出電極を1個ずつ駆動することを“CDM1”とも称する。
1回目のscan1では1列目、2列目の検出電極Rx11〜Rx41、Rx12〜Rx42は駆動信号線TSpL1〜TSpL4に接続され、他の検出電極はガード信号線TSnLに接続される。このため、scan1で検出部SEが各行iについて検出するのは、1列目、2列目の検出電極Rxi1、Rxi2の検出値の合計である。2回目のscan2では2列目、3列目の検出電極Rx12〜Rx42、Rx13〜Rx43は駆動信号線TSpL1〜TSpL4に接続され、他の検出電極はガード信号線TSnLに接続される。このため、scan2で検出部SEが各行iについて検出するのは、2列目、3列目の検出電極Rxi2、Rxi3の検出値の合計である。3回目のscan3では1列目、3列目の検出電極Rx11〜Rx41、Rx13〜Rx43は駆動信号線TSpL1〜TSpL4に接続され、他の検出電極はガード信号線TSnLに接続される。このため、scan3で検出部SEが各行iについて検出するのは、1列目、3列目の検出電極Rxi1、Rxi3の検出値の合計である。3回のスキャンの間に1列目、2列目、3列目の検出電極は2回ずつ駆動される。
次に、4列目〜6列目の検出電極のスキャンが1列目〜3列目のスキャンと同様に行われる。すなわち、4回目のscan4では4列目、5列目の検出電極Rx14〜Rx44、Rx15〜Rx45は駆動信号線TSpL1〜TSpL4に接続され、他の検出電極はガード信号線TSnLに接続される。このため、scan4で検出部SEが各行iについて検出するのは、4列目、5列目の検出電極Rxi4、Rxi5の検出値の合計である。5回目のscan5では5列目、6列目の検出電極Rx15〜Rx45、Rx16〜Rx46は駆動信号線TSpL1〜TSpL4に接続され、他の検出電極はガード信号線TSnLに接続される。このため、scan5で検出部SEが各行iについて検出するのは、5列目、6列目の検出電極Rxi5、Rxi6の検出値の合計である。6回目のscan6では4列目、6列目の検出電極Rx14〜Rx44、Rx16〜Rx46は駆動信号線TSpL1〜TSpL4に接続され、他の検出電極はガード信号線TSnLに接続される。このため、scan6で検出部SEが各行iについて検出するのは、4列目、6列目の検出電極Rxi4、Rxi6の検出値の合計である。3回のスキャンの間に4列目、5列目、6列目の検出電極は2回ずつ駆動される。もしも、7列目以降の検出電極Rxがあれば、3列分の検出電極のスキャンが1列目〜3列目のスキャンと同様に行われる。
図15は図14の“CDM3”駆動を説明するためのスイッチのオン/オフを示すタイミングチャートである。図のハイレベルはスイッチがオンされることを示し、ローレベルはオフされることを示す。言い換えると、図15はスイッチを制御する制御パルス発生回路CPGの制御を示すタイミングチャートでもある。実施形態の表示装置は、表示面DS(図3参照)に表示される画像を形成する表示動作を実施する表示動作期間FLD及びタッチ検出面TDSへの指などの物体のタッチを検出するタッチ検出動作を実施するタッチ検出動作期間FLTを有する。表示動作期間FLDは表示期間とも称する。タッチ検出動作期間FLTは検出期間とも称する。表示動作FLDとタッチ検出動作FLTは繰り返し実施される。このため、図15に示すタイムチャートでは、複数の表示期間FLDと複数の検出期間FLTが時間軸(横方向)に沿って交互に繰り返し実施される。
全ての行の全ての列の検出素子に関するスイッチSWdは、検出期間FLTにオフされ、表示期間FLDにオンされる。全ての行の全ての列の検出素子に関するスイッチSWp、SWnは、表示期間FLDにオフされる。そのため、表示期間FLDに、共通電位供給線VDCLからの共通電位がスイッチSWdを介して全ての検出電極Rxに供給される。表示期間FLDに、電気光学層である液晶層LQ(図2参照)は映像信号に基づいて駆動され、表示画像が形成される。
検出期間FLTに、各行の検出素子に関するスイッチSWp、SWnは図14に示すように2列分ずつがオンされ、オンされるスイッチが順次変更される。スイッチSWpjがオン(又はオフ)される時は、スイッチSWnjはオフ(又はオン)される。検出電極Rxが6列とすると、scan6の次に、scan1が繰り返される。検出部SEは検出期間FLTに高周波パルス状の駆動信号DSpと駆動信号と同じ波形のガード信号DSnを駆動信号線TSpLとガード信号線TSnLにそれぞれ出力する。このため、オンされる2つのスイッチSWpにより選択された2列の検出電極Rxには駆動信号DSpが供給され、それ以外の列の検出電極Rxにはガード信号DSnが供給される。これにより、図6〜図11を用いて説明した自己容量方式によるタッチ検出動作が実施される。検出部SEが検出信号線DSLとしての駆動信号線TSpLを介して検出するのは各行の2列の検出電極Rxの検出値の合計であり、次のような演算処理により合計の検出値から個々の検出電極Rxの検出値が求められる。
タッチ検出期間において、各行の1グループを構成する3列の検出電極Rxのうちいずれか2列の検出電極Rxが駆動信号線TSpLを介して駆動信号DSpにより駆動されることは、駆動信号DSpが符号パターン(1は駆動信号DSp、0はガード信号DSn)により符号化されていると言える。符号パターンはスイッチSWpのオン、オフに対応する。
駆動信号DSpが符号化されているので、式2に示すように、複数の検出電極Rxの検出値の合計検出値Sc1、Sc2、Sc3に駆動信号DSpの符号パターンの逆行列を演算することにより、個々の検出電極の検出値s11、s12、s13の2倍の値を得ることができる。
検出部SEが式2の演算を行うことにより、2つの検出電極Rxの合計検出値から個々の検出電極Rxの検出値を求めることができ、しかも求めた検出値は実際の検出値の2倍の値である。これにより、検出信号の振幅を増幅することができ、検出感度を上げることができる。
一例として、タッチ部の検出値が1.2、非タッチ部の検出値が1.0であり、検出電極Rx12がタッチ部とする。検出電極Rx12の検出値s12は1.2であり、他の検出電極Rx11、Rx13の検出値s11、s13は1.0であるので、スキャン1、2、3毎の合計検出値Sc1、Sc2、Sc3は次のようになる。
Sc1=1x1.0+1x1.2+0x1.0=2.2
Sc2=0x1.0+1x1.2+0x1.0=2.2
Sc3=1x1.0+0x1.2+1x1.0=2.0
符号パターンの逆行列を演算すると、検出器Rx11、Rx12、Rx13の信号は次のようになる。
Sc2=0x1.0+1x1.2+0x1.0=2.2
Sc3=1x1.0+0x1.2+1x1.0=2.0
符号パターンの逆行列を演算すると、検出器Rx11、Rx12、Rx13の信号は次のようになる。
検出器Rx11の信号=1xSc1+(−1)xSc2+1xSc3=2.2−2.2+2.0=2.0
検出器Rx12の信号=1xSc1+1xSc2+(−1)xSc3=2.2+2.2−2.0=2.4
検出器Rx13の信号=(−1)xSc1+1xSc2+1xSc3=−2.2+2.2+2.0=2.0
このように検出器Rx11、Rx12、Rx13の信号は検出値の2倍の値となる。検出電極Rx12の信号が他の検出電極の信号より高いので、検出電極Rx12がタッチ電極であると判断できる。以下、同様に3列の検出電極の検出値が3回のスキャンで得られる。
検出器Rx12の信号=1xSc1+1xSc2+(−1)xSc3=2.2+2.2−2.0=2.4
検出器Rx13の信号=(−1)xSc1+1xSc2+1xSc3=−2.2+2.2+2.0=2.0
このように検出器Rx11、Rx12、Rx13の信号は検出値の2倍の値となる。検出電極Rx12の信号が他の検出電極の信号より高いので、検出電極Rx12がタッチ電極であると判断できる。以下、同様に3列の検出電極の検出値が3回のスキャンで得られる。
タッチが検出された検出電極Rxがある場合、タッチ検出面TDS(図2参照)においてタッチが検出された検出電極Rxの位置の座標が算出され、座標データが外部回路に出力される。図示しない外部回路は、取得した座標データに基づいて表示領域DAの画像を変更する。位置座標の算出および座標データの出力は、例えば検出部SE1に含まれる回路(例えば、演算処理回路などのデータ処理回路)が行っても良い。データ処理回路は基板SUB1上に形成されても良いし、ドライバチップDRC1内に形成されても良い。データ処理回路がフレキシブル配線板FPC1上に形成されても良いし、表示パネルPNLとは離れた場所に形成され、フレキシブル配線板FPC1を介して接続されても良い。
タッチが検出された検出電極Rxがない場合、外部回路に座標データは出力されない。あるいは、上記したデータ処理回路が、タッチが検出された検出電極Rxがない事を意味する信号を外部回路に出力しても良い。
CDM3に限らず、CDM4、CDM5、…等も可能である。例えば、CDM4では、4個の検出電極を1グループとし、3個の検出電極の同時駆動を4回行うことがある。ここでは、3つの検出電極Rxの合計検出値から個々の検出電極Rxの検出値を求めると、実際の検出値の4倍の値が求められる。CDM9では、5個の検出電極の同時駆動を9回行うことがある。同時に駆動する電極の数と同時駆動の回数は任意に選択できる。同時駆動する電極の数が大きいほど感度は向上する。
[スイッチ回路部SWG]
図4に示すように、検出電極Rxアレイは表示領域DAに配置され、スイッチ回路部SWGは非表示領域NDAに配置される。そのため、図16に示すように、各行の検出電極Rxとスイッチ回路部SWGとの距離は行毎に異なる。スイッチ回路部SWGから一番離れた検出電極Rx、例えば1行目の検出電極Rx11〜Rx16とスイッチ回路部SWGとを接続するコモン線CMLは一番長く、一番近い検出電極Rx、例えば4行目の検出電極Rx41〜Rx46とスイッチ回路部SWGとを接続するコモン線CMLは一番短い。コモン線の抵抗は長さに比例するので、スイッチ回路部SWGと各行の検出電極との間の抵抗は行毎に異なる。そのため、スイッチ回路部SWGに含まれる各スイッチSWd、SWp、SWnを構成するTFTのオン抵抗は全て同じである必要は無く、離れた検出電極に長い配線を介して接続されるTFTのオン抵抗は小さくする必要があるが、近い検出電極に短い配線を介して接続されるTFTのオン抵抗は大きくても良い。TFTのオン抵抗はチャネル幅に反比例する。そのため、1行目〜4行目の検出電極に接続されるTFT161、162、163、164のチャネル幅は全て同じである必要は無く、異なっていてもよい。1行目の検出電極Rx11〜Rx16に接続されるTFT161のチャネル幅が最も広く、2行目、3行目の検出電極に接続されるTFT162、163のチャネル幅は順次狭くなり、4行目の検出電極Rx41〜Rx46に接続されるTFT164のチャネル幅は最も狭くてもよい。図17はTFTの一例の平面図である。図17(a)は4行目の検出電極に接続されるTFT164の一例を示す。図17(b)は1行目の検出電極に接続されるTFT161の一例を示す。このようにゲート配線Gaに沿ったTFT164のチャネル幅W1はTFT161のチャネル幅W2より狭い。
図4に示すように、検出電極Rxアレイは表示領域DAに配置され、スイッチ回路部SWGは非表示領域NDAに配置される。そのため、図16に示すように、各行の検出電極Rxとスイッチ回路部SWGとの距離は行毎に異なる。スイッチ回路部SWGから一番離れた検出電極Rx、例えば1行目の検出電極Rx11〜Rx16とスイッチ回路部SWGとを接続するコモン線CMLは一番長く、一番近い検出電極Rx、例えば4行目の検出電極Rx41〜Rx46とスイッチ回路部SWGとを接続するコモン線CMLは一番短い。コモン線の抵抗は長さに比例するので、スイッチ回路部SWGと各行の検出電極との間の抵抗は行毎に異なる。そのため、スイッチ回路部SWGに含まれる各スイッチSWd、SWp、SWnを構成するTFTのオン抵抗は全て同じである必要は無く、離れた検出電極に長い配線を介して接続されるTFTのオン抵抗は小さくする必要があるが、近い検出電極に短い配線を介して接続されるTFTのオン抵抗は大きくても良い。TFTのオン抵抗はチャネル幅に反比例する。そのため、1行目〜4行目の検出電極に接続されるTFT161、162、163、164のチャネル幅は全て同じである必要は無く、異なっていてもよい。1行目の検出電極Rx11〜Rx16に接続されるTFT161のチャネル幅が最も広く、2行目、3行目の検出電極に接続されるTFT162、163のチャネル幅は順次狭くなり、4行目の検出電極Rx41〜Rx46に接続されるTFT164のチャネル幅は最も狭くてもよい。図17はTFTの一例の平面図である。図17(a)は4行目の検出電極に接続されるTFT164の一例を示す。図17(b)は1行目の検出電極に接続されるTFT161の一例を示す。このようにゲート配線Gaに沿ったTFT164のチャネル幅W1はTFT161のチャネル幅W2より狭い。
このように、スイッチ回路部SWGに含まれるTFTの中でスイッチ回路部SWGに近い距離にある検出電極Rxに接続されるTFTは他のTFTよりチャネル幅を狭くすることができる。そのため、TFTの占有面積が減り、第1基板SUB1にスペースの余裕が生まれ、回路の実装、配線が容易になる。配線の自由度が上がり、配線の密度が下がると、寄生容量や寄生抵抗の発生も抑えることができる。
[検出電極と検出部との配線例]
図13に示すように、行方向にCDM駆動する場合、1つの駆動信号線TSpLはスイッチSWpを介して各行の全ての列の検出電極に接続される。列方向にCDM駆動する場合、図18、図20に示すような接続も可能である。
図13に示すように、行方向にCDM駆動する場合、1つの駆動信号線TSpLはスイッチSWpを介して各行の全ての列の検出電極に接続される。列方向にCDM駆動する場合、図18、図20に示すような接続も可能である。
図18は1つの駆動信号線TSpLがスイッチ回路部SWG内のスイッチSWpを介して各列の全ての行の検出電極Rxに接続される変形例を示す。例えば、駆動信号TSpL1がスイッチ回路部SWGを介して全ての行の1列目の検出電極Rx11〜Rx41に接続される。図19は、比較のために図13に対応する配線、すなわち1つの駆動信号線TSpLがスイッチ回路部SWGを介して各行の全ての列の検出電極Rxに接続される配線例を示す。例えば、駆動信号TSpL1がスイッチ回路部SWGを介して1行目の全ての列の検出電極Rx11〜Rx14に接続される。図18では、1つの駆動信号線TSpLに接続される検出電極Rxが縦方向(Y方向)に並んでいる。この場合、図18では、スイッチ回路部SWGより下の非表示領域NDAでは駆動信号線TSpL1、TSpL2、TSpL3、TSpL4はそれぞれ各列の駆動電極に接続されているだけであるので、非表示領域NDAを狭くすることができる。図19では、スイッチ回路部SWGより下の非表示領域NDAでは駆動信号線TSpL1、TSpL2、TSpL3、TSpL4がそれぞれ1列目〜4列目の駆動電極に接続されているので、非表示領域NDAを狭くすることが困難である。
さらに、図18の構成は、駆動電極を所定数ずつ時分割的に順次選択し、その選択された駆動電極に対して駆動信号DSpを印加することにより、走査ピッチが選択された所定数の駆動電極の全長さよりも小さくなるように走査駆動する所謂束ね駆動の場合、X方向(横方向)の解像度を高くすることができる。
図20は1つの駆動信号線TSpLがスイッチ回路部SWGを介して、複数行×複数列、例えば2×2の検出電極Rxに接続される変形例を示す。例えば、駆動信号TSpL1がスイッチ回路部SWGを介して2行×2列の4つの検出電極Rx11、Rx12、Rx21、Rx22に接続される。図20では、1つの駆動信号線TSpLに接続される検出電極RxがX、Y方向にアレイ状に並んでいる。この構成は、所謂束ね駆動の場合、X、Y方向の解像度は均一である。そのため、完全なタッチではなく、ある程度の距離だけ離れている状態を検出するホバーモードの検出にも適用可能である。
[第1基板SUB1上の配線レイアウト例]
図2や図4に示すように、検出部SEはフレキシブル配線板FPC1上に配置されるCOFチップであるタッチ検出チップTSCに含まれる。検出電極RxがCDM方式で駆動される場合、図13に示すように行毎の検出電極に接続される多数の検出部SEがタッチ検出チップTSC内に形成される。多数の検出部SEから出力される駆動信号が多数の駆動信号線TSpLとスイッチSWpをそれぞれ介して多数の検出電極Rxに供給される。多数の検出電極Rxからの検出信号もスイッチSWp、駆動信号線TSpLをそれぞれ介して多数の検出部SEに供給される。多数の検出部SEから出力されるガード信号は共通のガード信号線TSnLと多数のスイッチSWnを介して多数の検出電極Rxに供給される。 第1基板SUB1上の駆動信号線TSpLとガード信号線TSnLと映像信号のレイアウトを説明する。図21(a)は比較例における配線レイアウトを示す。タッチ検出チップTSC内の多数の検出部SE(説明の便宜上、図21では1つのみ示す)に接続される出力端子群222に接続される多数の駆動信号線TSpLと、1本のガード信号線TSnLがフレキシブル配線板FPC1上を直線的にY方向に延され、第1基板SUB1との接続点に形成されたFOG(Film on Glass)パッド群224に接続される。フレキシブル配線板FPC1上には映像信号線も形成される。第1基板SUB1上の破線210a、210bは多数の映像信号線の集合を示し、図示しないが、第1基板SUB1上の多数の映像信号線210a、210bはフレキシブル配線板FPC1上にも延される。映像信号線210a、210bの上端は第1基板SUB1のガラス基板上のセレクタスイッチに接続され、下端は信号線駆動回路SDに接続される。フレキシブル配線板FPC1上で駆動信号線TSpLとガード信号線TSnLは映像信号線と交差できないので、多数の検出部SEに接続される出力端子群222はタッチ検出チップTSC内の端部、例えば右端又は左端に纏められていることが多い。そのため、フレキシブル配線板FPC1のFOGパッド224も右端又は左端に纏められている。
図2や図4に示すように、検出部SEはフレキシブル配線板FPC1上に配置されるCOFチップであるタッチ検出チップTSCに含まれる。検出電極RxがCDM方式で駆動される場合、図13に示すように行毎の検出電極に接続される多数の検出部SEがタッチ検出チップTSC内に形成される。多数の検出部SEから出力される駆動信号が多数の駆動信号線TSpLとスイッチSWpをそれぞれ介して多数の検出電極Rxに供給される。多数の検出電極Rxからの検出信号もスイッチSWp、駆動信号線TSpLをそれぞれ介して多数の検出部SEに供給される。多数の検出部SEから出力されるガード信号は共通のガード信号線TSnLと多数のスイッチSWnを介して多数の検出電極Rxに供給される。 第1基板SUB1上の駆動信号線TSpLとガード信号線TSnLと映像信号のレイアウトを説明する。図21(a)は比較例における配線レイアウトを示す。タッチ検出チップTSC内の多数の検出部SE(説明の便宜上、図21では1つのみ示す)に接続される出力端子群222に接続される多数の駆動信号線TSpLと、1本のガード信号線TSnLがフレキシブル配線板FPC1上を直線的にY方向に延され、第1基板SUB1との接続点に形成されたFOG(Film on Glass)パッド群224に接続される。フレキシブル配線板FPC1上には映像信号線も形成される。第1基板SUB1上の破線210a、210bは多数の映像信号線の集合を示し、図示しないが、第1基板SUB1上の多数の映像信号線210a、210bはフレキシブル配線板FPC1上にも延される。映像信号線210a、210bの上端は第1基板SUB1のガラス基板上のセレクタスイッチに接続され、下端は信号線駆動回路SDに接続される。フレキシブル配線板FPC1上で駆動信号線TSpLとガード信号線TSnLは映像信号線と交差できないので、多数の検出部SEに接続される出力端子群222はタッチ検出チップTSC内の端部、例えば右端又は左端に纏められていることが多い。そのため、フレキシブル配線板FPC1のFOGパッド224も右端又は左端に纏められている。
多数の駆動信号線TSpLと1本のガード信号線TSnLは一箇所に形成されたFOGパッド群224から第1基板SUB1上で放射状に広がり、スイッチSWp、SWnに接続される。スイッチSWp、SWnは検出電極にそれぞれ接続される。FOGパッド群224が右端に纏められている場合、FOGパッド群224から左端のスイッチSWp、SWnまでの信号線は長く。長い信号線は抵抗値が高い。例えば、駆動信号線TSpLとガード信号線TSnLの総数を36本とすると、36個の検出部SEのスイッチSWp、SWnに接続される36本の駆動信号線TSpL、ガード信号線TSnLの抵抗値の合計は下記のように求められる。駆動信号線とガード信号線の抵抗値は低い方が好ましい。
抵抗値の合計=(RxL1)/((D/(L1/(L1+L2)xN)−Sep)≒555Ω (式3)
Rは駆動信号線TSpLの配線層のシート抵抗、L1,L2はFOGパッド群224のX方向の位置を規定するパラメータ、Dは第1基板SUB1上での駆動信号線TSpL/ガード信号線TSnLのY方向の長さ、Sepは駆動信号線TSpL/ガード信号線TSnLの配線間のセパレーション、Nは駆動信号線TSpL/ガード信号線TSnLの総数(ここでは、36)とする。
Rは駆動信号線TSpLの配線層のシート抵抗、L1,L2はFOGパッド群224のX方向の位置を規定するパラメータ、Dは第1基板SUB1上での駆動信号線TSpL/ガード信号線TSnLのY方向の長さ、Sepは駆動信号線TSpL/ガード信号線TSnLの配線間のセパレーション、Nは駆動信号線TSpL/ガード信号線TSnLの総数(ここでは、36)とする。
実施形態では、映像信号線210a、210bの領域がX方向において二分割されているので、図21(b)に示すように、フレキシブル配線版FPC1のFOGパッド224a、224b、224cは3箇所、例えば中央、左端、右端の3カ所に分散される。駆動信号線TSpLとガード信号線TSnLの総数を36本とすると、中央に18個のFOGパッド群224b、左端、右端に夫々9個のFOGパッド群224a、224cが形成される。FOGパッドが3分割されることに対応して、検出部SEが接続されるタッチ検出チップTSCの出力端子群も9本の駆動信号線/ガード信号線、18本の駆動信号線/ガード信号線、9本の駆動信号線/ガード信号線が接続される3グループの出力端子群222a、222b、222cに分割されるが、出力端子群222a、222b、222cは比較例と同様にタッチ検出チップTSC内の端部、例えば右端又は左端に纏められている。
出力端子群222cからの9本の駆動信号線/ガード信号線はフレキシブル配線板FPC1上を直線的にY方向に延び、右端のFOGパッド群224cに接続され、さらに第1基板SUB1上で放射状に広がり、右側に位置するスイッチSWp、SWnに接続される。出力端子群222bからの18本の駆動信号線/ガード信号線はタッチ検出チップTSC上で直線的にX方向に延ばされ、タッチ検出チップTSCの中央からタッチ検出チップTSC上で直線的にY方向に延ばされ、中央のFOGパッド群224bに接続される。18本の駆動信号/ガード信号線は中央のFOGパッドから第1基板SUB1上で放射状に広がり、中央部に位置するスイッチSWp、SWnに接続される。出力端子222aからの9本の駆動信号線/ガード信号線はタッチ検出チップTSCの周囲(上、右、下、左)のフレキシブル配線FPC1上を迂回され、タッチ検出チップTSCの左端の外縁に沿ってY方向に直線的に延ばされ、左端のFOGパッド224aに接続される。9本の駆動信号/ガード信号線は左端のFOGパッド224aから放射状に広がり、左側に位置するスイッチSWp、SWnに接続される。
FOGパッド群224a、224b、224cを三箇所に分散配置したことにより、各FOGパッド群からスイッチSWp、SWnまでの駆動信号線とガード信号線の長さが図21(a)に比べると短くすることができる。このように、36本の駆動信号線/ガード信号線を9本、18本、8本と分割すると、(式3)のL1が短くなるので、駆動信号線TSpL/ガード信号線TSnLの抵抗値の合計は最大で約50Ωと小さくなる。図示しないが、中央には設けず、FOGパッドの位置を左端、右端の2箇所とし、36本の駆動信号線とガード信号線を18本ずつに分割すると、駆動信号線とガード信号線の抵抗値の合計値は約135Ωである。
図3に示したように、第1基板SUB1では、絶縁基板10上に3つの配線層WL1、WL2、WL3が順に配置される。絶縁基板10に最も近い最も下の配線層WL1に走査線GLが形成される。その上の配線層WL2に信号線SLが形成される。最も上の配線層WL3にコモン線CMLと第3メタル配線3Mが形成される。
図21(b)に示すように、FOGパッド群が中央、左端、右端の3カ所に分散して配置される場合の第1基板SUB1上の駆動信号線TSpL、ガード信号線TSnL、映像信号線のレイアウトを図22に示す。
図22(a)に示す例では、駆動信号線TSpL、ガード信号線TSnLは、配線層WL3の第3メタル配線3M(図3参照)により形成され、映像信号線210a、210bは配線層WL2の信号線SL(図3参照)により形成される。このように、駆動信号線TSpL、ガード信号線TSnLと映像信号線が第1基板SUB1の異なる配線層に形成されるので、図21(b)と同様にFOGパッド群224a、224b、224cからスイッチSWp、SWnに放射状に広がる駆動信号線TSpLとガード信号線TSnLを映像信号線210a、210b上に形成することができる。
図22(a)では、映像信号線210a、210bは単層の配線により形成されるが、映像信号線を多層化してもよい。例えば、映像信号線を配線層WL2の信号線SLと配線層WL3の第3メタル配線3Mによる2層化構造、あるいは映像信号線を配線層W1の走査線GLと配線層WL2の信号線SLと配線層WL3の第3メタル配線3Mによる3層化構造としてもよい。その場合、映像信号線と同じ配線層により形成される駆動信号線とガード信号線は映像信号線上に形成することは出来ず、図22(b)または(c)に示すように駆動信号線とガード信号線は映像信号線を避けて形成される。
図22(b)に示す例では、駆動信号線TSpLとガード信号線TSnLは配線層WL2の信号線SLにより形成され、映像信号線210a、210bは大部分が配線層WL2の信号線SLにより形成されるが、一部で2層化構造とされる。例えば、X方向に一定間隔で配列される複数本の映像信号線は配線層WL2の信号線SLと配線層WL3の第3メタル配線3Mにより二層化される。このため、映像信号線210a、210bが形成される領域のY方向の長さ、すなわち額縁の幅が図22(a)の例に比べて小さくできる。このように、駆動信号線TSpL、ガード信号線TSnLと映像信号線が第1基板SUB1の同じ配線層WL2に形成されるので、図21(b)のようにFOGパッド群224a、224b、224cからスイッチSWp、SWnに駆動信号線TSpLとガード信号線TSnLを映像信号線210a、210b上に放射状に形成することができない。そのため、図22(b)に示すように、左右のFOGパッド群224a、224cからの駆動信号線とガード信号線は映像信号線210a、210bが形成される領域の周囲に沿って映像信号線210a、210bを迂回するように配線され、映像信号線210a、210bが形成される領域の上側(表示領域DAに近い側)から左右のスイッチSWp、SWnに接続される。中央のFOGパッド群224bからの駆動信号線とガード信号線は映像信号線210a、210bが形成される領域の間を直線的にY方向に延ばされ、映像信号線210a、210bが形成される領域の上側(表示領域DAに近い側)から中央のスイッチSWp、SWnに接続される。映像信号線210a、210bは上端から第1基板SUB1の走査線線GL層の配線によりスイッチSWp、SWnに接続される。
図22(c)に示すさらに他の例では、駆動信号線TSpLとガード信号線TSnLは配線層WL3の第3メタル配線3Mにより形成され、映像信号線210a、210bは大部分が配線層WL2の信号線SLにより形成されるが、一部の領域220a、220bでは映像信号線が配線層WL2の信号線SLと配線層WL3の第3メタル配線3Mにより2層化される。このため、図22(b)の例と同様に額縁の幅が図22(a)の例に比べて小さくできる。FOGパッド群224a、224b、224cからの駆動信号線TSpLとガード信号線TSnLは領域220a、220bを覆わないように領域220a、220b以外の映像信号線210a、210b上に放射状に形成される。
図23(a)は図22(c)の領域220a(220bも同様)の平面図である。実線は配線層WL2の信号線SLによる映像信号線を示し、破線は配線層WL3の第3メタル配線3Mによる映像信号線を示す。このように、配線層WL2の信号線SLによる映像信号線は部分的に途中で配線層WL3の第3メタル配線3Mに接続され、2層化される。図23(b)、(c)は図23(a)のb領域、c領域を拡大して示す。図23(b)、(c)の実線は配線層WL3の第3メタル配線3Mによる映像信号線を示し、破線は配線層WL2の信号線SLによる映像信号線を示す。
[実施形態の纏め]
実施形態によれば、以下の表示装置が提供される。
実施形態によれば、以下の表示装置が提供される。
(1)基板SUB1上に2次元的に配列された複数の電極Rx/CEを備える表示部と、
タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路SEと、
タッチ検出回路と複数の電極の間に接続され、複数の電極のうちの少なくとも1つを選択する複数のトランジスタSWd、SWn、SWpを備えるスイッチ回路SWGと、
を具備し、
複数のトランジスタは、第1長さの配線を介して複数の電極のうちの第1電極に接続される第1トランジスタ164と、第1長さより長い第2長さの配線を介して複数の電極のうちの第2電極に接続される第2トランジスタ161とを具備し、第1トランジスタ164のチャネル幅W1は第2トランジスタ161のチャネル幅W2より狭い表示装置。
タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路SEと、
タッチ検出回路と複数の電極の間に接続され、複数の電極のうちの少なくとも1つを選択する複数のトランジスタSWd、SWn、SWpを備えるスイッチ回路SWGと、
を具備し、
複数のトランジスタは、第1長さの配線を介して複数の電極のうちの第1電極に接続される第1トランジスタ164と、第1長さより長い第2長さの配線を介して複数の電極のうちの第2電極に接続される第2トランジスタ161とを具備し、第1トランジスタ164のチャネル幅W1は第2トランジスタ161のチャネル幅W2より狭い表示装置。
(2) (1)記載の表示装置であって、
基板は表示エリアDAと表示エリアの外周の額縁エリアとを含み、
表示部は表示エリアに形成され、
スイッチ回路は額縁エリアに形成される表示装置。
基板は表示エリアDAと表示エリアの外周の額縁エリアとを含み、
表示部は表示エリアに形成され、
スイッチ回路は額縁エリアに形成される表示装置。
(3) (2)記載の表示装置であって、
タッチ検出回路は、基板とホスト装置とを接続するフレキシブル配線板FPC1に形成される表示装置。
タッチ検出回路は、基板とホスト装置とを接続するフレキシブル配線板FPC1に形成される表示装置。
(4) (3)記載の表示装置であって、
フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備し、
タッチ検出回路は複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備し、
複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続され、
複数のパッドは少なくとも2か所に纏められている表示装置。
フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備し、
タッチ検出回路は複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備し、
複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続され、
複数のパッドは少なくとも2か所に纏められている表示装置。
(5) (4)記載の表示装置であって、
複数の電極に映像信号を供給する映像信号線が基板に形成され、
映像信号線は2領域に形成され、
複数のパッドは、2領域の中間と、2領域の外側に纏められている表示装置。
複数の電極に映像信号を供給する映像信号線が基板に形成され、
映像信号線は2領域に形成され、
複数のパッドは、2領域の中間と、2領域の外側に纏められている表示装置。
(6) (5)記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成され、複数の信号線は第2配線層に形成され、
複数の信号線は映像信号線に重なって形成される表示装置。
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成され、複数の信号線は第2配線層に形成され、
複数の信号線は映像信号線に重なって形成される表示装置。
(7) (5)記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成される部分と、第1配線層と第2配線層に形成される部分とを具備し、複数の信号線は第1配線層又は第2配線層に形成され、
複数の信号線は映像信号線に重ならず、映像信号線を避けて形成される表示装置。
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成される部分と、第1配線層と第2配線層に形成される部分とを具備し、複数の信号線は第1配線層又は第2配線層に形成され、
複数の信号線は映像信号線に重ならず、映像信号線を避けて形成される表示装置。
(8) (2)記載の表示装置であって、
額縁エリアに形成され、複数のトランジスタの導通を制御する制御信号発生器CPGをさらに具備する表示装置。
額縁エリアに形成され、複数のトランジスタの導通を制御する制御信号発生器CPGをさらに具備する表示装置。
(9) (8)記載の表示装置であって、
制御信号発生器は、符号化パターンに基づいて、1行に配列される第1の数:3の電極のうちの第2の数:2の電極を同時に選択し、選択する電極を変更して各電極を第2の数だけ駆動させ、
タッチ検出回路は、第1の数の電極からの信号を符号化パターンの逆行列に基づいて演算する表示装置。
制御信号発生器は、符号化パターンに基づいて、1行に配列される第1の数:3の電極のうちの第2の数:2の電極を同時に選択し、選択する電極を変更して各電極を第2の数だけ駆動させ、
タッチ検出回路は、第1の数の電極からの信号を符号化パターンの逆行列に基づいて演算する表示装置。
(10) (1)記載の表示装置であって、
タッチ検出回路は、外部物体の有無に応じて複数の電極の静電容量が変化することを検出する表示装置。
タッチ検出回路は、外部物体の有無に応じて複数の電極の静電容量が変化することを検出する表示装置。
(11) (1)記載の表示装置であって、
タッチ検出回路は複数の検出部を具備し、各検出部は、各行に配列される電極、各列に配列される電極、あるいは複数行×複数列に配列される電極に接続される表示装置。
タッチ検出回路は複数の検出部を具備し、各検出部は、各行に配列される電極、各列に配列される電極、あるいは複数行×複数列に配列される電極に接続される表示装置。
(12) 基板SUB1の上に2次元的に配列された複数の電極Rx/CEを備える表示部と、
基板と外部装置とを接続するフレキシブル配線板に形成され、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路SEと、
基板の上に形成され、複数の電極のうちの少なくとも1つを選択する複数のトランジスタSWd、SWn、SWpを備えるスイッチ回路SWGと、
を具備し、
フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備し、
タッチ検出回路は複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備し、
複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続され、
複数のパッドは少なくとも2か所に纏められている表示装置。
基板と外部装置とを接続するフレキシブル配線板に形成され、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路SEと、
基板の上に形成され、複数の電極のうちの少なくとも1つを選択する複数のトランジスタSWd、SWn、SWpを備えるスイッチ回路SWGと、
を具備し、
フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備し、
タッチ検出回路は複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備し、
複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続され、
複数のパッドは少なくとも2か所に纏められている表示装置。
(13) (12)記載の表示装置であって、
基板上に複数の電極に映像信号を供給する映像信号線が形成され、
映像信号線は2領域に形成され、
複数のパッドは、2領域の中間と、2領域の外側に纏められている表示装置。
基板上に複数の電極に映像信号を供給する映像信号線が形成され、
映像信号線は2領域に形成され、
複数のパッドは、2領域の中間と、2領域の外側に纏められている表示装置。
(14) (13)記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成され、複数の信号線は第2配線層に形成され、
複数の信号線は映像信号線に重なって形成される表示装置。
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成され、複数の信号線は第2配線層に形成され、
複数の信号線は映像信号線に重なって形成される表示装置。
(15) (13)記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成される部分と、第1配線層と第2配線層に形成される部分とを具備し、複数の信号線は第1配線層又は第2配線層に形成され、
複数の信号線は映像信号線に重ならず、映像信号線を避けて形成される表示装置。
基板は複数の配線層を具備し、
映像信号線は第1配線層に形成される部分と、第1配線層と第2配線層に形成される部分とを具備し、複数の信号線は第1配線層又は第2配線層に形成され、
複数の信号線は映像信号線に重ならず、映像信号線を避けて形成される表示装置。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
SUB1、SUB2…基板、TSC…タッチ検出チップ、DRC…ドライバチップ、FPC1、FPC2…フレキシブル配線基板、SE…検出部、CE…共通電極、CML…コモン線、DS…ガード信号、DS…駆動信号、GL…走査線、SL…信号線、PE…画素電極、PX…画素、Rx…検出電極、SWG…スイッチ回路部、SWd,SWn,SWp…スイッチ。
Claims (4)
- 基板の上に2次元的に配列された複数の電極を備える表示部と、
前記基板と外部装置とを接続するフレキシブル配線板に形成され、タッチ検出のための駆動信号を前記複数の電極に供給し、前記複数の電極からの信号を受信するタッチ検出回路と、
前記基板の上に形成され、前記複数の電極のうちの少なくとも1つを選択する複数のトランジスタを備えるスイッチ回路と、を具備し、
前記フレキシブル配線板は、前記基板との接続箇所に、前記複数の電極と夫々接続される複数のパッドを具備し、
前記タッチ検出回路は前記複数のパッドに夫々接続され、前記複数のパッドに複数の駆動信号を夫々供給し、前記複数のパッドから供給された前記複数の電極からの信号を検出する複数の検出部を具備し、
前記複数の検出部は複数の信号線を介して前記複数のパッドにそれぞれ接続され、
前記複数のパッドは少なくとも2か所に纏められている表示装置。 - 前記基板の上に前記複数の電極に映像信号を供給する映像信号線が形成され、
前記映像信号線は2領域に形成され、
前記複数のパッドは、前記2領域の中間と、前記2領域の外側に纏められている請求項1記載の表示装置。 - 前記基板は第1配線層と第2配線層を具備し、
前記映像信号線は前記第1配線層に形成され、前記複数の信号線は前記第2配線層に形成され、
前記複数の信号線は前記映像信号線に重なって形成される請求項2記載の表示装置。 - 前記基板は第1配線層と第2配線層を具備し、
前記映像信号線は前記第1配線層に形成される部分と、前記第1配線層と前記第2配線層に形成される部分とを具備し、前記複数の信号線は前記第1配線層又は前記第2配線層に形成され、
前記複数の信号線は前記映像信号線に重ならず、前記映像信号線を避けて形成される請求項2記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021101692A JP7106722B2 (ja) | 2017-04-20 | 2021-06-18 | 表示装置 |
JP2022110472A JP7267490B2 (ja) | 2017-04-20 | 2022-07-08 | 表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017083862A JP6903476B2 (ja) | 2017-04-20 | 2017-04-20 | 表示装置 |
JP2021101692A JP7106722B2 (ja) | 2017-04-20 | 2021-06-18 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083862A Division JP6903476B2 (ja) | 2017-04-20 | 2017-04-20 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022110472A Division JP7267490B2 (ja) | 2017-04-20 | 2022-07-08 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021177392A true JP2021177392A (ja) | 2021-11-11 |
JP7106722B2 JP7106722B2 (ja) | 2022-07-26 |
Family
ID=63854554
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083862A Active JP6903476B2 (ja) | 2017-04-20 | 2017-04-20 | 表示装置 |
JP2021101692A Active JP7106722B2 (ja) | 2017-04-20 | 2021-06-18 | 表示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083862A Active JP6903476B2 (ja) | 2017-04-20 | 2017-04-20 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (5) | US10664094B2 (ja) |
JP (2) | JP6903476B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106843621A (zh) * | 2017-02-27 | 2017-06-13 | 武汉华星光电技术有限公司 | 柔性触控显示屏及其制作方法 |
JP6885134B2 (ja) * | 2017-03-24 | 2021-06-09 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、電子機器 |
JP2018190095A (ja) * | 2017-04-28 | 2018-11-29 | 株式会社ジャパンディスプレイ | 検出装置、表示装置及び検出方法 |
CN107422902B (zh) * | 2017-05-11 | 2018-07-27 | 京东方科技集团股份有限公司 | 一种触控显示面板及其驱动方法、显示装置 |
JP2019003026A (ja) * | 2017-06-15 | 2019-01-10 | 株式会社ジャパンディスプレイ | 表示装置 |
CN107315500B (zh) * | 2017-06-29 | 2020-03-20 | 厦门天马微电子有限公司 | 阵列基板和触控显示面板 |
US10684731B2 (en) * | 2017-08-03 | 2020-06-16 | Himax Technologies Limited | Touch apparatus and sensing method and touch sensing circuit thereof |
KR102421143B1 (ko) * | 2017-12-27 | 2022-07-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102522290B1 (ko) * | 2018-04-05 | 2023-04-19 | 삼성디스플레이 주식회사 | 표시 장치 |
CN108595050B (zh) * | 2018-04-25 | 2021-01-26 | 京东方科技集团股份有限公司 | 触控显示装置及其驱动方法 |
JP7085915B2 (ja) * | 2018-06-25 | 2022-06-17 | 株式会社ジャパンディスプレイ | 表示装置 |
CN109599404B (zh) * | 2018-12-28 | 2021-06-11 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
CN109541867B (zh) * | 2018-12-28 | 2022-01-07 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
CN109901752A (zh) * | 2019-03-26 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种触控模组及其驱动方法、触控显示装置 |
TWI699691B (zh) * | 2019-05-27 | 2020-07-21 | 友達光電股份有限公司 | 觸控顯示面板與其驅動方法 |
CN110764653B (zh) * | 2019-10-28 | 2020-10-16 | 厦门天马微电子有限公司 | 阵列基板及驱动方法、显示面板及触控显示装置 |
CN110992834A (zh) * | 2019-12-19 | 2020-04-10 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
KR20210085811A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 터치 디스플레이 장치, 터치 구동 회로 및 터치 구동 방법 |
CN113805719A (zh) * | 2020-06-17 | 2021-12-17 | 禾瑞亚科技股份有限公司 | 触控处理装置与其方法、以及触控***与面板 |
TWI749596B (zh) * | 2020-06-17 | 2021-12-11 | 禾瑞亞科技股份有限公司 | 觸控處理方法、裝置與觸控系統 |
KR20230052088A (ko) * | 2021-10-12 | 2023-04-19 | 엘지디스플레이 주식회사 | 터치 구동 회로 및 터치 디스플레이 장치 |
CN115167703A (zh) * | 2022-06-28 | 2022-10-11 | 北京奕斯伟计算技术股份有限公司 | 触摸驱动装置、触控装置和触摸驱动方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011257831A (ja) * | 2010-06-07 | 2011-12-22 | Panasonic Corp | タッチパネル装置 |
JP2012084025A (ja) * | 2010-10-14 | 2012-04-26 | Hitachi Displays Ltd | タッチパネル付き表示装置 |
WO2014050202A1 (ja) * | 2012-09-27 | 2014-04-03 | シャープ株式会社 | タッチパネル |
US20150022741A1 (en) * | 2012-03-30 | 2015-01-22 | Sharp Kabushiki Kaisha | Display device, electronic device, and touch panel |
US20160179273A1 (en) * | 2014-12-22 | 2016-06-23 | Lg Display Co., Ltd. | Touch Sensing Device, Touch Sensing Circuit, Data Driving Circuit, and Display Device Driving Method |
KR20170015418A (ko) * | 2017-01-25 | 2017-02-08 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3183328B2 (ja) * | 1996-10-21 | 2001-07-09 | 日本電気株式会社 | 半導体記憶装置 |
JP4483341B2 (ja) * | 2004-02-25 | 2010-06-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
TWI642043B (zh) * | 2009-09-10 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置和顯示裝置 |
US20120206395A1 (en) * | 2009-10-30 | 2012-08-16 | Sharp Kabushiki Kaisha | Touch panel-equipped display device |
WO2011089843A1 (en) * | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device |
KR101165456B1 (ko) * | 2011-03-07 | 2012-07-12 | 이성호 | 전압변동을 이용한 정전식 터치 검출수단, 검출방법 및 터치스크린패널과, 그러한 정전식 터치스크린패널을 내장한 표시장치 |
KR101606874B1 (ko) * | 2012-12-28 | 2016-03-28 | 엘지디스플레이 주식회사 | 터치스크린 일체형 표시장치 및 그 구동 방법 |
US9612677B2 (en) * | 2013-06-28 | 2017-04-04 | Atmel Corporation | Pseudo driven shield |
US10073571B2 (en) * | 2014-05-02 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor and touch panel including capacitor |
JP2015230599A (ja) | 2014-06-05 | 2015-12-21 | 株式会社ジャパンディスプレイ | センサ付き表示装置及びその駆動方法 |
JP2015232819A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社ジャパンディスプレイ | センサ付き表示装置 |
JP2016081486A (ja) * | 2014-10-22 | 2016-05-16 | アルプス電気株式会社 | 静電容量式検知装置 |
JP2016218216A (ja) * | 2015-05-19 | 2016-12-22 | パナソニック液晶ディスプレイ株式会社 | 表示パネル |
JP6514593B2 (ja) * | 2015-07-17 | 2019-05-15 | パナソニック液晶ディスプレイ株式会社 | タッチ検出機能付表示装置 |
JP6503275B2 (ja) * | 2015-10-09 | 2019-04-17 | 株式会社ジャパンディスプレイ | センサ及びセンサ付き表示装置 |
US10067585B2 (en) * | 2015-12-28 | 2018-09-04 | Lg Display Co., Ltd. | Display device with multilayered capacitor |
-
2017
- 2017-04-20 JP JP2017083862A patent/JP6903476B2/ja active Active
-
2018
- 2018-04-18 US US15/956,329 patent/US10664094B2/en active Active
-
2020
- 2020-04-21 US US16/854,436 patent/US11022851B2/en active Active
-
2021
- 2021-04-28 US US17/242,910 patent/US11435628B2/en active Active
- 2021-06-18 JP JP2021101692A patent/JP7106722B2/ja active Active
-
2022
- 2022-08-30 US US17/899,109 patent/US11686983B2/en active Active
-
2023
- 2023-05-15 US US18/197,321 patent/US12044941B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011257831A (ja) * | 2010-06-07 | 2011-12-22 | Panasonic Corp | タッチパネル装置 |
JP2012084025A (ja) * | 2010-10-14 | 2012-04-26 | Hitachi Displays Ltd | タッチパネル付き表示装置 |
US20150022741A1 (en) * | 2012-03-30 | 2015-01-22 | Sharp Kabushiki Kaisha | Display device, electronic device, and touch panel |
WO2014050202A1 (ja) * | 2012-09-27 | 2014-04-03 | シャープ株式会社 | タッチパネル |
US20160179273A1 (en) * | 2014-12-22 | 2016-06-23 | Lg Display Co., Ltd. | Touch Sensing Device, Touch Sensing Circuit, Data Driving Circuit, and Display Device Driving Method |
KR20170015418A (ko) * | 2017-01-25 | 2017-02-08 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
US20180307368A1 (en) | 2018-10-25 |
US11686983B2 (en) | 2023-06-27 |
JP2018181203A (ja) | 2018-11-15 |
US20200249787A1 (en) | 2020-08-06 |
US10664094B2 (en) | 2020-05-26 |
JP6903476B2 (ja) | 2021-07-14 |
US20210247642A1 (en) | 2021-08-12 |
JP7106722B2 (ja) | 2022-07-26 |
US12044941B2 (en) | 2024-07-23 |
US20230288762A1 (en) | 2023-09-14 |
US20230004037A1 (en) | 2023-01-05 |
US11022851B2 (en) | 2021-06-01 |
US11435628B2 (en) | 2022-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7106722B2 (ja) | 表示装置 | |
JP6657312B2 (ja) | 表示装置 | |
US10534465B2 (en) | Display device | |
US10712878B2 (en) | Touch sensor integrated type display device | |
JP6224658B2 (ja) | タッチセンサ一体型表示装置 | |
EP2985681B1 (en) | Touch sensor integrated type display device | |
US10013091B2 (en) | Display device | |
JP6138876B2 (ja) | タッチセンサ内蔵型液晶表示装置 | |
JP6698324B2 (ja) | 表示装置および入力装置 | |
US20150042908A1 (en) | Touch panel and touch display apparatus | |
JP2016024292A (ja) | センサ付き表示装置 | |
JP6620058B2 (ja) | 表示装置 | |
JP7267490B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7106722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |