JP2021027297A - エピタキシャル基板およびその製造方法 - Google Patents

エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
JP2021027297A
JP2021027297A JP2019146694A JP2019146694A JP2021027297A JP 2021027297 A JP2021027297 A JP 2021027297A JP 2019146694 A JP2019146694 A JP 2019146694A JP 2019146694 A JP2019146694 A JP 2019146694A JP 2021027297 A JP2021027297 A JP 2021027297A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
observed
substrate
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019146694A
Other languages
English (en)
Inventor
圭太郎 池尻
Keitaro Ikejiri
圭太郎 池尻
剛規 長田
Takenori Osada
剛規 長田
田中　光浩
Mitsuhiro Tanaka
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2019146694A priority Critical patent/JP2021027297A/ja
Priority to PCT/JP2020/026401 priority patent/WO2021024671A1/ja
Priority to TW109126472A priority patent/TW202107712A/zh
Publication of JP2021027297A publication Critical patent/JP2021027297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ＡｌＧａＮで構成された半導体層の表面における荒れが抑制されたエピタキシャル基板を提供する。【解決手段】エピタキシャル基板は、下地基板と、下地基板の上方に形成され、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層と、を有し、第１半導体層の表面の原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される。【選択図】図４

Description

本発明は、エピタキシャル基板およびその製造方法に関する。
シリコン（Ｓｉ）基板上にＩＩＩ族窒化物半導体層を成長させたエピタキシャル基板の開発が進められている。このようなエピタキシャル基板は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）の作製に用いられる（特許文献１参照）。
ＨＥＭＴの作製に用いられるエピタキシャル基板は、ＨＥＭＴのチャネルとなる２次元電子ガス（２ＤＥＧ）を含むデバイス形成層を有する。デバイス形成層は、例えば、窒化ガリウム（ＧａＮ）で構成された活性層の上方に、窒化アルミニウムガリウム（ＡｌＧａＮ）で構成されたショットキ層が積層された構造を有する。ショットキ層を構成するＡｌＧａＮは、高品質であることが望まれる。
特開２０１８−８８５０２号公報
本発明の一目的は、ＡｌＧａＮで構成された半導体層の表面における荒れが抑制されたエピタキシャル基板を提供することである。
本発明の一態様によれば
下地基板と、
前記下地基板の上方に形成され、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層と、
を有し、
前記第１半導体層の表面の原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される、エピタキシャル基板
が提供される。
本発明の他の態様によれば、
下地基板を準備する工程と、
前記下地基板の上方に、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層を形成する工程と、
基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ＧａＮが成長する条件で供給することにより、前記第１半導体層上に、ＧａＮで構成される犠牲層を成長させる工程と、
基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ＧａＮがエッチングされる条件で供給することにより、前記犠牲層をエッチングする工程と、
を有し、
室温まで降温された状態での前記第１半導体層の表面を、原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される表面とする、エピタキシャル基板の製造方法
が提供される。
本発明のさらに他の態様によれば、
下地基板を準備する工程と、
前記下地基板の上方に、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層を形成する工程と、
基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、前記第１半導体層上に、ＧａＮが成長もせずエッチングもされない条件で供給する工程と、
を有し、
室温まで降温された状態での前記第１半導体層の表面を、原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される表面とする、エピタキシャル基板の製造方法
が提供される。
ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層の表面における荒れが抑制されたエピタキシャル基板が提供される。
図１は、本発明の一実施形態によるエピ基板を示す概略断面図である。 図２は、一実施形態における、ショットキ層の成長からエピ基板を室温に降温させるまでの工程を示すタイミングチャートである。 図３（ａ）は、Ｇａ供給量と、ＧａＮの成長レート（またはエッチングレート）との対応関係の傾向を概念的に示すグラフであり、図３（ｂ）は、犠牲層を示す概略断面図である。 図４（ａ）および図４（ｂ）は、実施例によるショットキ層の表面の５μｍ角の領域を示すＡＦＭ像である。 図５（ａ）および図５（ｂ）は、比較例によるショットキ層の表面の５μｍ角の領域を示すＡＦＭ像である。 図６（ａ）は、実施例のＡＦＭ像で観察される段の縁の輪郭線を示す概略平面図であり、図６（ｂ）は、比較例のＡＦＭ像で観察される段の縁の輪郭線を示す概略平面図である。 図７（ａ）および図７（ｂ）は、他の実施例によるショットキ層の表面の５μｍ角の領域を示すＡＦＭ像である。 図８は、他の実施形態における、ショットキ層の成長からエピ基板を室温に降温させるまでの工程を示すタイミングチャートである。
＜本発明の一実施形態＞
本発明の一実施形態によるエピタキシャル基板１００について説明する。図１は、エピタキシャル基板１００（以下、エピ基板１００ともいう）を示す概略断面図である。エピ基板１００は、下地基板１１０と、反応抑制および初期核形成層１２０と、中間層１３０と、応力発生層１４０と、活性層１５０と、ショットキ層１６０と、を有する。活性層１５０およびショットキ層１６０が、デバイス形成層１７０を構成する。以下に説明するように、本実施形態によるエピ基板１００は、ショットキ層１６０の表面１６１の荒れが抑制されていることを特徴とする。
下地基板１１０としては、シリコン（Ｓｉ）基板が好ましく用いられ、Ｓｉ基板の主面は、好ましくは（１１１）面である。反応抑制および初期核形成層１２０、中間層１３０、応力発生層１４０、およびデバイス形成層１７０は、下地基板１１０上にヘテロエピタキシャル成長されたＩＩＩ族窒化物半導体層で構成される。下地基板１１０としてＳｉ基板を用いることは、大口径（例えば直径１５０ｍｍ以上）で高品質な基板を低コストで得られる点で好ましい。
下地基板１１０上に、反応抑制および初期核形成層１２０が形成されている。反応抑制および初期核形成層１２０は、下地基板１１０が含むＳｉと、反応抑制および初期核形成層１２０よりも上方に形成されるＩＩＩ族窒化物半導体層に含まれるガリウム（Ｇａ）との反応を（合金化を）抑制することで、下地基板１１０の表面を保護する。反応抑制および初期核形成層１２０は、また、反応抑制および初期核形成層１２０よりも上方に成長されるＩＩＩ族窒化物半導体層の初期核を形成する働きも有する。以下、表現の煩雑さを避けるため、反応抑制および初期核形成層１２０を、反応抑制層１２０ともいう。反応抑制層１２０は、好ましくは窒化アルミニウム（ＡｌＮ）で構成される。反応抑制層１２０の厚さは、例えば、３０ｎｍ以上３００ｎｍ以下である。なお、反応抑制層１２０を構成する材料として、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．９≦ｘ１≦１）を用いてよい。
反応抑制層１２０上に、中間層１３０が形成されている。中間層１３０は、中間層１３０のバルク結晶における格子定数が、反応抑制層１２０のバルク結晶における格子定数よりも大きい材料で構成される。具体的には、中間層１３０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）で構成され、中間層１３０のＡｌ組成ｘ２は、反応抑制層１２０のＡｌ組成ｘ１よりも小さい値に選択される。中間層１３０は、反応抑制層１２０に対しコヒーレントに成長していることが好ましい。これにより、反応抑制層１２０の格子定数と中間層１３０の格子定数との差に起因して、中間層１３０に圧縮応力を発生させることができる。なお、中間層１３０が反応抑制層１２０に対し完全にコヒーレント成長していることが必須ではなく、格子緩和が生じていてもよい。
中間層１３０の厚さは、例えば、４０ｎｍ以上１０００ｎｍ以下である。中間層１３０は、反応抑制層１２０に形成された初期核を拡大し、中間層１３０の上方に成長される応力発生層１４０の下地面を構成する。中間層１３０は、反応抑制層１２０の上面よりも平坦な上面を有する平坦化層ということもできる。なお、中間層１１０は、省略されてもよい。
中間層１３０上に、応力発生層１４０が形成されている。応力発生層１４０は、下地基板１１０とデバイス形成層１７０との間に位置し、エピ基板１００全体の反りを低減する圧縮応力を発生させる。圧縮応力は、応力発生層１４０が有する歪超格子構造により発生させることができる。
応力発生層１４０は、第１結晶層１４１および第２結晶層１４２からなる多重結晶層１４３が複数積層された、多重結晶層積層構造を有する。第１結晶層１４１は、バルク結晶における格子定数がａ１であり、第２結晶層１４２は、バルク結晶における格子定数がａ２（ａ１＜ａ２）である。これにより、多重結晶層１４３において、第２結晶層１４２に圧縮応力を発生させることができる。応力発生層１４０が発生する圧縮応力の大きさは、多重結晶層１４３の積層数により制御することができ、多重結晶層１４３の積層数を増やすことで大きくすることができる。
第１結晶層１４１は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）で構成され、第２結晶層１４２は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１）で構成される。第１結晶層１４１のＡｌ組成ｘ３は、例えば、０．９≦ｘ３≦１を満たすことが好ましく、第２結晶層１４２のＡｌ組成ｘ４は、例えば、０≦ｘ４≦０．３を満たすことが好ましい。第１結晶層１４１の厚さは、例えば、１ｎｍ以上２０ｎｍ以下（好ましくは５．０ｎｍ以上２０ｎｍ以下）である。第２結晶層１４２の厚さは、例えば、５ｎｍ以上３００ｎｍ以下（好ましく１０ｎｍ以上３００ｎｍ以下）である。多重結晶層１４３の積層数は、例えば、２以上５００以下である。
なお、応力発生層１４０の態様は、上述の例のものに限定されない。例えば、多重結晶層１４３は、複数積層されなくてもよく、１層であってもよい。また例えば、応力発生層１４０は、第１結晶層１４１および第２結晶層１４２に加え、バルク結晶における格子定数がａ３（ａ２＜ａ３）である第３結晶層を含む多重結晶層により構成されてもよい。また例えば、応力発生層１４０は、バルク結晶における格子定数が、下地基板１１０から遠ざかるに従い（上方に行くに従い）連続的またはステップ的に大きくなるグレーディッド結晶層で構成されてもよい。
応力発生層１４０上に、活性層１５０が形成され、活性層１５０上に（活性層１５０上方に）、ショットキ層（障壁層）１６０が形成されている。活性層１５０およびショットキ層１６０により、デバイス形成層１７０が構成されている。なお、デバイス形成層１７０において、必要に応じ、活性層１５０とショットキ層１６０との間に、他のＩＩＩ族窒化物半導体層（例えばＡｌＮ層）が形成されていてもよい。活性層１５０の上方にショットキ層１６０が形成されていることで、活性層１５０内に２次元電子ガス（２ＤＥＧ）が生成されている。エピ基板１００は、例えば、デバイス形成層１７０が有する２ＤＥＧをチャネルとする高電子移動度トランジスタ（ＨＥＭＴ）を作製するための部材として、好ましく用いられる。
活性層１５０は、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０≦ｘ５＜１）で構成される。活性層１５０のＡｌ組成ｘ５は、例えば、０≦ｘ５≦０．１を満たし、結晶性を高めるために、好ましくは、活性層１５０は、ＧａＮで構成される。活性層１５０の厚さは、例えば、１００ｎｍ以上２０００ｎｍ以下（例えば８００ｎｍ）である。
活性層１５０は、上層部分においては、つまりショットキ層１６０との界面近傍部分においては、炭素等の不純物の濃度が極力減らされていることが好ましい。不純物に起因するキャリア散乱を抑制することで、移動度を高めるためである。活性層１５０は、下層部分においては、炭素濃度が高められた層であってもよい。炭素添加により、耐電圧を高めることができる。
ショットキ層１６０は、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０＜ｘ６＜１）で構成される。ショットキ層１６０のＡｌ組成ｘ６は、ショットキ層１６０におけるバンドギャップが活性層１５０におけるバンドギャップよりも大きくなり、活性層１５０内に２ＤＥＧが生成されるように、活性層１５０のＡｌ組成ｘ５よりも大きい値に選択される。ショットキ層１６０のＡｌ組成ｘ６は、例えば、０．１＜ｘ６≦０．３を満たすことが好ましい。ショットキ層１６０の膜厚とともに２ＤＥＧ濃度が高まることが知られており、ショットキ層１６０の厚さは、例えば１０ｎｍ以上にすることが好ましい。一方、ショットキ層１６０が厚すぎると、格子定数差および転位密度で決まる臨界膜厚を超えることにより、活性層１５０上にヘテロエピタキシャル成長されたショットキ層１６０の結晶性が低下する。このため、ショットキ層１６０の厚さは、例えば１００ｎｍ以下とすることが好ましい。ショットキ層１６０の厚さは、例えば２５ｎｍである。
デバイス形成層１７０は、後述のように、例えば有機金属気相成長（ＭＯＶＰＥ）により、高温環境下（例えば１０００℃以上）で形成される。結晶成長温度から室温（例えば２５℃）まで降温させる際、デバイス形成層１７０の熱収縮が下地基板１１０の熱収縮よりも大きいため、デバイス形成層１７０に、引張応力が発生する。応力発生層１４０に発生させた圧縮応力により、デバイス形成層１７０に発生する引張応力を相殺させることにより、室温への降温後のエピ基板１００における反りを抑制することができる。
ショットキ層１６０は、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０＜ｘ６＜１）、つまり、含有するＩＩＩ族元素がＡｌおよびＧａである窒化物であるＡｌＧａＮで構成されている。ここで、ショットキ層１６０を高温環境下で形成した後、そのまま室温まで降温させる態様を、比較形態と呼ぶ。比較形態では、ショットキ層１６０の形成後の降温工程において、ショットキ層１６０を構成するＡｌＧａＮが、その熱分解、あるいは雰囲気中の水素により、エッチングされる。当該エッチングにおいて、ＡｌよりもＧａおよびＮが抜けやすいため、比較形態では、ショットキ層１６０の表面１６１が荒れる。特にＡｌＧａＮの熱的および化学的安定性は、結晶異方性を持つことが知られており、格子定数差が大きいＳｉ基板上の本エピタキシャル成長においては、格子定数差に起因する転位が結晶中に多く存在するため、当該エッチングの影響が著しい。本実施形態では、以下に説明するように、ショットキ層１６０の表面１６１におけるこのような荒れが、抑制されている。
次に、本実施形態によるエピ基板１００の製造方法について説明する。下地基板１１０としてＳｉ基板を準備する。下地基板１１０の上方に、反応抑制層１２０、中間層１３０、応力発生層１４０、活性層１５０およびショットキ層１６０を、例えばＭＯＶＰＥにより成長させることで、エピ基板１００を形成する。ＩＩＩ族原料ガスのうちＧａ原料ガスとしては、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。ＩＩＩ族原料ガスのうちＡｌ原料ガスとしては、例えばトリメチルアルミニウム（Ａｌ（ＣＨ３）３、ＴＭＡ）ガスが用いられる。Ｖ族原料ガスである窒素（Ｎ）原料ガスとしては、例えばアンモニア（ＮＨ３）が用いられる。成長温度は、例えば、９００℃〜１２６０℃の範囲で選択可能であり、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比Ｖ／ＩＩＩ比は、例えば、１０〜１００００の範囲で選択可能である。形成する各層の組成に応じて、各原料ガスの供給量の比率が調整される。形成する各層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出し、成長時間により厚さを制御できる。
ショットキ層１６０を成長させた後、以下のような工程を行うことで、ショットキ層１６０の表面１６１の荒れが抑制される。図２は、本実施形態における、ショットキ層１６０の成長からエピ基板１００を室温に降温させるまでの工程を示すタイミングチャートであり、基板温度、Ｇａ原料ガスの供給量（以下、Ｇａ供給量ともいう）、Ａｌ原料ガスの供給量（以下、Ａｌ供給量ともいう）、および、Ｎ原料ガスの供給量（以下、Ｎ供給量ともいう）の時間変化を示す。
図３（ａ）は、Ｇａ供給量と、ＧａＮの成長レート（またはエッチングレート）との対応関係の傾向を概念的に示すグラフである。Ｇａ原料ガスとして、ＴＭＧを例示している。図３（ａ）では、ＧａＮの成長またはエッチングが生じる程度の高温であって、Ｎ原料ガスは充分に供給されている条件を想定している。図３（ａ）に示す数値は例示である。また、Ｇａ供給量とＧａＮの成長レートとの正確な数値的関係は、基板温度等によって変わり得る。
図３（ａ）に示すように、ＴＭＧ供給量が０では、ＧａＮの成長レートは負であって、熱によるＧａＮのエッチングが生じる。ＴＭＧ供給量を増加させるにつれ、成長レートは大きくなり、つまり、エッチングレートは小さくなり、図３（ａ）の例ではＴＭＧ供給量が１０ｓｃｃｍ程度において、成長レートおよびエッチングレートは０となる。ＴＭＧ供給量をさらに増加させると、ＧａＮの成長レートは、正に転じ、ＴＭＧ供給量に応じて大きくなる。ここでＴＭＧ供給量とはＴＭＧを収納しているバブラーに流す水素の流量を示す。実際のＴＭＧ供給量はＴＭＧの温度、バブラーの内圧、水素の流量から算出されるが、ここでは水素の流量をＴＭＧ供給量と記載する。ＧａＮの成長レートおよびエッチングレートを０とするような、つまりＧａＮの成長とエッチングとが切り替わる境界となるようなＴＭＧ供給量を、閾値供給量と呼ぶこととする。
図２において、まず、時刻ｔ１までは、所定の基板温度Ｔ１において、Ｇａ原料ガス、Ａｌ原料ガスおよびＮ原料ガスを、それぞれ所定の供給量で供給することにより、ＡｌＧａＮで構成されるショットキ層１６０を成長させる。
ショットキ層１６０を成長させたら、時刻ｔ１において、Ａｌ供給量を０とし、Ｇａ供給量をＦ１に減少させる。また、Ｇａ供給量の変化に応じて、Ｖ／ＩＩＩ比が所定の値となるように、Ｎ供給量を調整する。Ｇａ供給量Ｆ１は、ＧａＮの成長レートが正となるように（例えば図３（ａ）においてＴＭＧ供給量２０ｓｃｃｍ程度となるように）選択される。以下、主として、時刻ｔ１以後のＧａ供給量の変化について説明する。なお、図２のＮ供給量のタイミングチャートでは、Ｇａ原料ガスとともにＮ原料ガスも供給されているということを簡略的に示すために、Ｎ供給量を一定値で示しているが、Ｎ供給量は、必要に応じ適宜調整されてよい。
時刻ｔ１以後、Ｇａ供給量は、Ｆ１から、時刻ｔ２において閾値供給量であるＦ２となるように減少させ、その後さらに０まで減少させる。時刻ｔ１以後、基板温度は、Ｔ１から降温させ、時刻ｔ２よりも後の時刻ｔ３において、ＧａＮのエッチングが生じる下限温度であるＴ２となるように降温させる。Ｇａ供給量は、例えば、時刻ｔ３で０となるように減少させる。基板温度は、時刻ｔ３の後、室温までさらに降温させる。
時刻ｔ１から時刻ｔ２までの間は、Ｇａ供給量が閾値供給量Ｆ２を超えているため、ショットキ層１６０上に、犠牲層２００を構成するＧａＮが成長する（図３（ｂ）参照）。これに対し、時刻ｔ２より後、時刻ｔ３までの間は、Ｇａ供給量が閾値供給量Ｆ２未満であるため、犠牲層２００を構成するＧａＮがエッチングされる。時刻ｔ３において犠牲層２００の全厚さが過不足なくエッチングされているように、時刻ｔ２から時刻ｔ３までの時間およびエッチングレートが調整されていることが好ましい。このような、犠牲層２００の成長およびエッチングに適当な各種条件は、例えば予備実験により導くことができる。
図２では、Ｇａ供給量を時刻ｔ１から時刻ｔ３まで一定の傾きで減少させる態様を例示しているが、Ｇａ供給量の減少のさせ方は、必要に応じて調整されてよい。例えば、犠牲層２００を成長させる期間である時刻ｔ１から時刻ｔ２までのＧａ供給量の減少の傾きに対して、犠牲層２００をエッチングする期間である時刻ｔ２から時刻ｔ３までのＧａ供給量の減少の傾きを、異ならせるようにしてもよい。なお、図２のＧａ供給量のタイミングチャートでは、Ｇａ供給量を減少させるという概念を簡略的に示すために、時間に比例して（直線的に）Ｇａ供給量を減少させているが、Ｇａ供給量の変化は、時間に比例した（直線的な）ものであることが必須ではなく、適宜調整されてよい。
本実施形態によれば、犠牲層２００によりショットキ層１６０の表面１６１が保護された状態で降温が行われるので、降温中のエッチングに起因してショットキ層１６０の表面１６１が荒れることが抑制される。犠牲層２００は、降温中にエッチングされ、時刻ｔ３においてその全厚さのエッチングが終了する。時刻ｔ３において犠牲層２００が無くなることでショットキ層１６０の表面１６１が露出しても、時刻ｔ３より後は基板温度がＴ２未満に低下しているため、表面１６１がエッチングされて荒れることを、抑制できる。なお、ショットキ層１６０の表面１６１の荒れをより抑制するために、Ｎ原料ガスの供給は、Ｇａ原料ガスの供給量が０になる時刻以降も続けることが好ましい。
本実施形態では、時刻ｔ１から時刻ｔ２までの間に、基板温度を降温させながら、Ｎ原料ガスとともに閾値供給量Ｆ２を超えるＧａ原料ガスを供給することにより、つまり、Ｇａ原料ガスおよびＮ原料ガスをＧａＮが成長する条件で供給することにより、ＧａＮで構成される犠牲層２００を成長させる。ショットキ層１６０は、外周クラックの発生等による品質低下を抑制するために、成長後はできるだけ高温の雰囲気に曝したくない。つまり、ショットキ層１６０の成長後は、少しでも早く降温を開始することが好ましい。本実施形態では、犠牲層２００の成長を降温中に行うことで、ショットキ層１６０が高温の雰囲気に曝されることを抑制しつつ、犠牲層２００を成長させることができる。
本実施形態では、犠牲層２００の成長時に、Ｇａ供給量を、閾値供給量Ｆ２に向けて減少させていく。これにより、ＧａＮの成長レートを非常に小さく制御することができるので、犠牲層２００としてごく薄いＧａＮを成長させることができる。例えば、時刻ｔ１から時刻ｔ２までを１２０秒とし、時刻ｔ１での成長レート０．０２ｎｍ／秒から、時刻ｔ２での成長レート０．００ｎｍ／秒まで、時間に比例して成長レートを減少させていく態様を考えると、成長するＧａＮの厚さは１．２ｎｍと見積もられる。
本実施形態では、時刻ｔ２の後、時刻ｔ３までの間に、基板温度を降温させながら、Ｎ原料ガスとともに閾値供給量Ｆ２未満のＧａ原料ガスを供給することにより、つまり、Ｇａ原料ガスおよびＮ原料ガスをＧａＮがエッチングされる条件で供給することにより、犠牲層２００をエッチングする。これにより、Ｇａ原料ガスをまったく供給せずに犠牲層２００をエッチングする態様と比べて、エッチングレートを非常に小さく（例えば、好ましくは０．０２ｎｍ／秒未満、より好ましくは０．０１ｎｍ／秒未満に）制御することができるので、犠牲層２００としてごく薄く成長させたＧａＮを過不足なく全厚さ除去するエッチングを、精密に行うことができる。犠牲層２００をごく薄く形成することで、非常に小さなエッチングレートであっても、犠牲層２００の全厚さをエッチングすることが容易になる。犠牲層２００の精密なエッチングが可能となることで、ショットキ層１６０の表面１６１の荒れを、適正に抑制することができる。
以上説明したように、本実施形態によれば、ショットキ層１６０の表面１６１の荒れが抑制されたエピ基板１００を得ることができる。ショットキ層１６０の表面１６１は、デバイス形成層１７０の表面を構成するため、ショットキ層１６０の表面１６１の荒れを抑制することで、エピ基板１００を用いて形成される半導体装置の特性向上を図ることができる。例えば、ショットキ層１６０の表面１６１の荒れを抑制することで、エピ基板１００を用いて形成されるＨＥＭＴのゲート電極のリーク電流などの抑制が図られる。このように、本実施形態のエピ基板１００を用いることで、ＩＩＩ族窒化物半導体で構成され省エネルギー効果等に優れた半導体装置の高品質化を図ることができる。
本実施形態によるショットキ層１６０の、室温まで降温された状態での表面１６１における荒れの抑制は、以下に説明するように、原子間力顕微鏡（ＡＦＭ）での観察により評価される。
＜実施例＞
次に、実施例および比較例を参照して、上述の実施形態によるショットキ層１６０の表面１６１の特徴を、上述の比較形態によるショットキ層１６０の表面１６１の特徴と対比しつつ、説明する。図４（ａ）および図４（ｂ）は、実施例によるショットキ層１６０の表面１６１の５μｍ角の領域を示すＡＦＭ像であり、図５（ａ）および図５（ｂ）は、比較例によるショットキ層１６０の表面１６１の５μｍ角の領域を示すＡＦＭ像である。各表面１６１の表面粗さとして、５μｍ角の領域に対するＡＦＭ像から、二乗平均平方根粗さＲＭＳ（以下単に、ＲＭＳともいう）を求めた。
実施例のＡＦＭ像および比較例のＡＦＭ像の両方において、段状構造（あるいは、層が重なったように見える構造、鱗状に見える構造）が観察される。なお、これらの段状構造は、原子レベルの段状構造であるステップ・テラス構造と比べると、不規則である。
図５（ａ）および図５（ｂ）に示すように、比較例のＡＦＭ像では、段状構造が観察されるものの、段状構造を構成する段の縁が、平面視において細かな凹凸（山と谷と）を有する波状である。このように、比較例によるショットキ層１６０の表面１６１は、荒れた表面となっている。比較例の表面１６１のＲＭＳは、０．３１ｎｍである。図５（ｂ）では、図５（ａ）のＡＦＭ像で観察される段の縁の一部上に、例示的に、輪郭線を重ねて示している。
図４（ａ）および図４（ｂ）に示すように、実施例のＡＦＭ像では、段状構造を構成する段の縁が、おおむね、比較例の段の縁に見られるような（平面視における）細かな凹凸を有さず、荒れが抑制された表面となっている。実施例の表面１６１のＲＭＳは、０．２７ｎｍである。図４（ｂ）では、図４（ａ）のＡＦＭ像で観察される段の縁の一部上に、例示的に、輪郭線を重ねて示している。
図６（ａ）は、図４（ｂ）に例示した、実施例のＡＦＭ像で観察される段の縁の輪郭線１１〜１６を示す概略平面図である。図６（ｂ）は、図５（ｂ）に例示した、比較例のＡＦＭ像で観察される段の縁の輪郭線２１、２２を示す概略平面図である。図６（ａ）および図６（ｂ）に、０．５μｍのスケールバー３１と、半径０．２μｍの円３２と、半径０．１５μｍの円３３と、を示す。
輪郭線１１〜１６に対応する段の縁は、実施例のＡＦＭ像で観察される複数の段のうちの一部の段の縁を、例示的に任意に選択したものである。各輪郭線１１等は、それに対応する各段の縁の、例示的に任意に選択された少なくとも一部を示す。輪郭線２１、２２に対応する段の縁は、比較例のＡＦＭ像で観察される複数の段のうちの一部の段の縁を、例示的に任意に選択したものである。各輪郭線２１等は、それに対応する各段の縁の、例示的に任意に選択された少なくとも一部を示す。
図６（ａ）からわかるように、実施例のＡＦＭ像で観察される段状構造を構成する段の縁として、長さが例えば０．５μｍ以上、また例えば０．７μｍ以上の弧状部分を有する縁が、例えば２つ以上、また例えば５つ以上観察される。輪郭線１１〜１６のそれぞれは、このような弧状部分を示す。ここで、弧状部分とは、当該部分上で凸方向が反転しないような形状の部分を示す。つまり、当該部分が、（平面視において）当該部分上で凹凸（山と谷と）を有するように波状に湾曲した形状でないことを示す。なお、段の縁は、原子レベルに拡大すればジグザグ状（鋸歯状）に見えると推測されるが、ここでは例えば、図示の輪郭線の太さである０．０２μｍの幅内に収まる凹凸は無視するように平滑化して、段の縁の形状を評価する。また、段の縁の長さとは、縁に沿った長さをいう。
実施例では、比較例と比べて、段の縁の曲がり方が緩やかである。図６（ａ）に例示した輪郭線１１〜１６のうちでは、輪郭線１４が、曲がり方が最も急な部分を有している。一つの代表例として、輪郭線１４の曲率半径を評価する。輪郭線１４の曲がり方が最も急な部分の曲率半径は、円３２との比較から０．２μｍと見積もられ、円３３との比較から０．１５μｍを超えていると見積もられる。これを踏まえると、輪郭線１１〜１６で示した弧状部分は、それぞれ、曲率半径が例えば０．１５μｍ以上、また例えば０．２μｍ以上である。弧状部分の曲率半径とは、当該弧状部分のうち曲率半径が最も小さい位置の曲率半径をいう。なお、段の縁のうち、どの部分を、（長さが例えば０．５μｍ以上、また例えば０．７μｍ以上の）弧状部分として捉えるかは任意性を有する。例えば、図６（ａ）に示す輪郭線１４のうち、紙面上端側を除いて紙面下端側の部分を弧状部分として捉え直すと、捉え直された弧状部分の曲率半径は、０．２μｍを超えている。
このように、実施例では、ショットキ層１６０の表面１６１のＡＦＭ像で観察される５μｍ角の領域において、段状構造が観察され、段状構造を構成する段の縁として、曲率半径が例えば０．１５μｍ以上（また例えば０．２μｍ以上）で長さが例えば０．５μｍ以上（また例えば０．７μｍ以上）の弧状部分を有するという特徴を示す縁が、例えば２つ以上（また例えば５つ以上）観察される。このような特徴を、以下、弧状の特徴ともいう。
実施例において、荒れが抑制された段状構造が観察されているものの、ＡＦＭ像の５μｍ角の領域全域で（または１μｍ角以上の領域で）一方向に延びる縁が平行に並んだ縞状のパターンが観察されるような、規則的な段状構造までは得られていない。
実施例の段状構造が有する不規則性は、例えば以下のように表現される。ＡＦＭ像の５μｍ角の領域において、弧状の特徴を示すある縁のある位置における延在方向と、弧状の特徴を示す他の縁のある位置における延在方向と、のなす角が、例えば４５°以上、また例えば６０°以上、さらに例えば７５°以上であるような、ある縁および他の縁が観察される。つまり、平行から（なす角が０°から）大きく外れた関係にある、ある縁および他の縁が観察される。
図６（ａ）では、このような、ある縁および他の縁として、輪郭線１４で示される縁、および、輪郭線１５で示される縁が例示される。輪郭線１４で示される縁のある位置における延在方向を示す破線１４ｔと、輪郭線１５で示される縁のある位置における延在方向を示す破線１５ｔと、のなす角４０は、本例では８０°である。
実施例の段状構造が有する不規則性は、また例えば以下のように表現される。ＡＦＭ像の５μｍ角の領域において、弧状の特徴を示すある縁と、弧状の特徴を示す他の縁とが、（平面視上で）重なる箇所が観察される。つまり、ある縁と他の縁とが、（平面視上で）枝分かれするように見える箇所が観察される。
図６（ａ）では、このような、ある縁および他の縁として、輪郭線１１で示される縁、および、輪郭線１２で示される縁が例示される。輪郭線１１で示される縁と、輪郭線１２で示される縁とが、重なる箇所（枝分かれするように見える箇所）を、矢印５０で示す。
図６（ｂ）からわかるように、比較例のＡＦＭ像で観察される段状構造を構成する段の縁として、長さが例えば０．５μｍ以下の範囲内に波状に湾曲した波状部分を有する縁が、観察される。また、このような波状部分は、例えば０．１５μｍ以下、また例えば０．２μｍ以下の曲率半径で湾曲する部分を有する。輪郭線２１、２２のそれぞれは、このような波状部分を有する。このような波状部分を有するという特徴を、以下、波状の特徴ともいう。
図４（ａ）および図４（ｂ）からわかるように、実施例の段状構造においては、波状の特徴を示す縁は、観察されないか、または、比較例の段状構造と比べて非常に少ない。つまり、実施例の段状構造においては、波状の特徴を示す縁が、弧状の特徴を示す縁よりも少ない。
図７（ａ）および図７（ｂ）は、他の実施例によるショットキ層１６０の表面１６１の５μｍ角の領域を示すＡＦＭ像である。他の実施例の表面１６１のＲＭＳは、０．２０ｎｍである。図７（ｂ）では、図７（ａ）のＡＦＭ像で観察される段の縁の一部上に、例示的に、輪郭線を重ねて示している。
他の実施例においても、上述の実施例と同様に、弧状の特徴を示す縁が、例えば２つ以上（また例えば５つ以上）観察される。また、他の実施例においても、上述の実施例に対して説明した不規則性が、観察される。また、他の実施例においても、波状の特徴を示す縁が、弧状の特徴を示す縁よりも少ない。
なお、５μｍ角の領域におけるＲＭＳは、比較例の０．３１ｎｍに対し、２つの実施例で０．２７ｎｍおよび０．２０ｎｍであり、比較例と実施例とでほぼ変わらない（他の比較例において０．１９ｎｍというＲＭＳも得られている）。このため、実施例による表面１６１の荒れの抑制効果をＲＭＳの差によって評価することは難しい。しかし、ＡＦＭ像は比較例と実施例とで明確に異なっており、上述のように、段状構造を構成する段の縁の形状的特徴によって、実施例による表面１６１の荒れの抑制効果を評価することが可能となる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、ショットキ層１６０の成長後、基板温度を降温させながら、犠牲層２００を成長させ、成長させた犠牲層２００をエッチングすることで、ショットキ層１６０の表面１６１の荒れを抑制する態様を例示した。しかし、ショットキ層１６０の表面１６１の荒れを抑制するために、犠牲層２００を成長させることが必須ではない。以下、他の実施形態として、犠牲層２００を成長させずにショットキ層１６０の表面１６１の荒れを抑制する態様について例示する。
図８は、他の実施形態における、ショットキ層１６０の成長からエピ基板１００を室温に降温させるまでの工程を示すタイミングチャートであり、基板温度、Ｇａ供給量、Ａｌ供給量およびＮ供給量の時間変化を示す。上述の実施形態で説明した図２との違いは、Ｇａ供給量のタイミングチャートである。なお、図２と同様に、Ｎ供給量を簡略的に一定値で示すが、Ｎ供給量は、必要に応じ適宜調整されてよい。
本実施形態では、Ｇａ供給量を、時刻ｔ１から時刻ｔ３まで、ＧａＮの成長レートおよびエッチングレートを０とするような閾値供給量Ｆ２とする。つまり、時刻ｔ１から時刻ｔ３まで、基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ショットキ層１６０上に、ＧａＮが成長もせずエッチングもされない条件で供給する。なお、図８のＧａ供給量のタイミングチャートでは、Ｇａ原料ガスを閾値供給量Ｆ２で供給するという概念を簡略的に示すために、Ｇａ供給量を一定値で示しているが（つまり、閾値供給量Ｆ２を一定値として示しているが）、閾値供給量Ｆ２は、温度に応じて変動し得る。このため、実際のＧａ原料ガス供給において、温度に応じて変動する閾値供給量Ｆ２に合わせるように、Ｇａ供給量は調整されてよい。
本実施形態では、降温中のＧａ供給量を閾値供給量Ｆ２に維持することで、ＧａＮが成長せず犠牲層２００は形成されないが、一方でＧａＮのエッチングも抑制されるため、ショットキ層１６０の表面１６１におけるＧａおよびＮの抜けが抑制される。これにより、上述の実施形態と同様に、ショットキ層１６０の表面１６１の荒れを抑制することができる。
さらに他の実施形態として、以下のような態様も挙げられる。ショットキ層１６０の上には、必要に応じ、キャップ層１６５が形成されてもよい（図１参照）。つまり、ショットキ層１６０の形成後に、さらにキャップ層１６５を成長させてもよい。キャップ層１６５は、Ａｌｘ７Ｇａ１−ｘ７Ｎ（０≦ｘ７＜ｘ６、ｘ６はショットキ層１６０のＡｌ組成）で構成され、好ましくは、ＧａＮで構成される。キャップ層１６５の厚さは、例えば、２ｎｍ以上２００ｎｍ以下（好ましくは５ｎｍ以下１００ｎｍ以下）である。キャップ層１６５は、厚さ方向の一部にｐ型不純物を含んでいてもよく、全厚さにｐ型不純物を含んでいてもよい。キャップ層１６５の成長中に マグネシウム（Ｍｇ）などのｐ型不純物をドーパントとして供給することで、キャップ層１６５を、ｐ型不純物を含む層とすることができる。なお、ドープ量をあまりに高濃度にすると、キャップ層１６５の結晶性の悪化が懸念されるので、ｐ型不純物のドープ量は、例えば４×１０１９ｃｍ−２以下が好ましい。キャップ層１６５は、例えば、ＨＥＭＴのデバイス特性（閾値電圧の制御性等）を向上させるために設けられる。キャップ層１６５を、デバイス形成層１７０の一部と捉えてもよい。上述の実施形態で説明したようにショットキ層１６０の表面１６１の荒れが抑制されていることで、表面１６１の上に形成されるキャップ層１６５の膜厚を、精密に制御することが可能となる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
下地基板と、
前記下地基板の上方に形成され、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層と、
を有し、
前記第１半導体層の表面の原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が例えば０．１５μｍ以上（また例えば０．２μｍ以上）で長さが例えば０．５μｍ以上（また例えば０．７μｍ以上）の弧状部分を有するという第１の特徴を示す縁が、例えば２つ以上（また例えば５つ以上）観察される、エピタキシャル基板。
（付記２）
前記領域において、前記第１の特徴を示す第１の縁のある位置における延在方向と、前記第１の特徴を示す第２の縁のある位置における延在方向と、のなす角が、例えば４５°以上（また例えば６０°以上、さらに例えば７５°以上）であるような、前記第１の縁および前記第２の縁が観察される、付記１に記載のエピタキシャル基板。
（付記３）
前記領域において、前記第１の特徴を示す第３の縁と、前記第１の特徴を示す第４の縁と、が重なる箇所が観察される、付記１または２に記載のエピタキシャル基板。
（付記４）
前記領域において、前記段状構造を構成する段の縁のうち、長さが０．５μｍ以下の範囲内に波状に湾曲した波状部分を有し前記波状部分は例えば０．１５μｍ以下（また例えば０．２μｍ以下）の曲率半径で湾曲する部分を有する、という第２の特徴を示す縁が、前記第１の特徴を示す縁よりも少ない、付記１〜３のいずれか１つに記載のエピタキシャル基板。
（付記５）
前記第１半導体層のＡｌ組成ｘは、０．１＜ｘ≦０．３の範囲内の値である、付記１〜４のいずれか１つに記載のエピタキシャル基板。
（付記６）
前記第１半導体層の厚さは、１０ｎｍ以上である、付記１〜５のいずれか１つに記載のエピタキシャル基板。
（付記７）
前記第１半導体層の厚さは、１００ｎｍ以下である、付記１〜６のいずれか１つに記載のエピタキシャル基板。
（付記８）
前記下地基板と前記第１半導体層との間に形成され、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１）で構成された第２半導体層、
を有し、
前記第２半導体層の上方に前記第１半導体層が形成されていることで、前記第２半導体層内に２次元電子ガスが生成されている、付記１〜７のいずれか１つに記載のエピタキシャル基板。
（付記９）
前記第２半導体層のＡｌ組成ｙは、０≦ｙ≦０．１の範囲内の値である、付記８に記載のエピタキシャル基板。
（付記１０）
前記下地基板は、Ｓｉ基板であり、
前記下地基板と前記第１半導体層との間に、圧縮応力を発生する応力発生層が形成されている、付記１〜９のいずれか１つに記載のエピタキシャル基板。
（付記１１）
前記下地基板は、Ｓｉ基板であり、
前記下地基板と前記第１半導体層との間に、ＳｉとＧａとの反応を抑制する反応抑制層が形成されている、付記１〜１０のいずれか１つに記載のエピタキシャル基板。
（付記１２）
前記第１半導体層上に形成され、ＡｌｚＧａ１−ｚＮ（０≦ｚ＜ｘ）で構成された第３半導体層、を有する、付記１〜１１のいずれか１つに記載のエピタキシャル基板。
（付記１３）
下地基板を準備する工程と、
前記下地基板の上方に、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層を形成する工程と、
基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ＧａＮが成長する条件で供給することにより、前記第１半導体層上に、ＧａＮで構成される犠牲層を成長させる工程と、
基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ＧａＮがエッチングされる条件で供給することにより、前記犠牲層をエッチングする工程と、
を有し、
室温まで降温された状態での前記第１半導体層の表面を、原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が例えば０．１５μｍ以上（また例えば０．２μｍ以上）で長さが例えば０．５μｍ以上（また例えば０．７μｍ以上）の弧状部分を有するという第１の特徴を示す縁が、例えば２つ以上（また例えば５つ以上）観察される表面とする、エピタキシャル基板の製造方法。
（付記１４）
前記犠牲層を成長させる工程では、前記Ｇａ原料ガスの供給量を減少させていく、付記１２に記載のエピタキシャル基板の製造方法。
（付記１５）
下地基板を準備する工程と、
前記下地基板の上方に、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層を形成する工程と、
基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、前記第１半導体層上に、ＧａＮが成長もせずエッチングもされない条件で供給する工程と、
を有し、
室温まで降温された状態での前記第１半導体層の表面を、原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が例えば０．１５μｍ以上（また例えば０．２μｍ以上）で長さが例えば０．５μｍ以上（また例えば０．７μｍ以上）の弧状部分を有するという第１の特徴を示す縁が、例えば２つ以上（また例えば５つ以上）観察される表面とする、エピタキシャル基板の製造方法。
（付記１６）
前記第１半導体層上に、ＡｌｚＧａ１−ｚＮ（０≦ｚ＜ｘ）で構成された第３半導体層を形成する工程、
を有する、付記１３〜１５のいずれか１つに記載のエピタキシャル基板の製造方法。
１００…エピ基板、１１０…下地基板、１２０…反応抑制層、１３０…中間層、１４０…応力発生層、１４１…第１結晶層、１４２…第２結晶層、１４３…多重結晶層、１５０…活性層、１６０…ショットキ層、１６１…（ショットキ層の）表面、１７０…デバイス形成層、２００…犠牲層、１１、１２、１３、１４、１５、１６、２１、２２…輪郭線

Claims (11)

  1. 下地基板と、
    前記下地基板の上方に形成され、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層と、
    を有し、
    前記第１半導体層の表面の原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される、エピタキシャル基板。
  2. 前記領域において、前記第１の特徴を示す第１の縁のある位置における延在方向と、前記第１の特徴を示す第２の縁のある位置における延在方向と、のなす角が、４５°以上であるような、前記第１の縁および前記第２の縁が観察される、請求項１に記載のエピタキシャル基板。
  3. 前記領域において、前記第１の特徴を示す第３の縁と、前記第１の特徴を示す第４の縁と、が重なる箇所が観察される、請求項１または２に記載のエピタキシャル基板。
  4. 前記領域において、前記段状構造を構成する段の縁のうち、長さが０．５μｍ以下の範囲内に波状に湾曲した波状部分を有し前記波状部分は０．１５μｍ以下の曲率半径で湾曲する部分を有する、という第２の特徴を示す縁が、前記第１の特徴を示す縁よりも少ない、請求項１〜３のいずれか１項に記載のエピタキシャル基板。
  5. 前記下地基板と前記第１半導体層との間に形成され、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１）で構成された第２半導体層、
    を有し、
    前記第２半導体層の上方に前記第１半導体層が形成されていることで、前記第２半導体層内に２次元電子ガスが生成されている、請求項１〜４のいずれか１項に記載のエピタキシャル基板。
  6. 前記下地基板は、Ｓｉ基板であり、
    前記下地基板と前記第１半導体層との間に、圧縮応力を発生する応力発生層が形成されている、請求項１〜５のいずれか１項に記載のエピタキシャル基板。
  7. 前記第１半導体層上に形成され、ＡｌｚＧａ１−ｚＮ（０≦ｚ＜ｘ）で構成された第３半導体層、を有する、請求項１〜６のいずれか１項に記載のエピタキシャル基板。
  8. 下地基板を準備する工程と、
    前記下地基板の上方に、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層を形成する工程と、
    基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ＧａＮが成長する条件で供給することにより、前記第１半導体層上に、ＧａＮで構成される犠牲層を成長させる工程と、
    基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、ＧａＮがエッチングされる条件で供給することにより、前記犠牲層をエッチングする工程と、
    を有し、
    室温まで降温された状態での前記第１半導体層の表面を、原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される表面とする、エピタキシャル基板の製造方法。
  9. 前記犠牲層を成長させる工程では、前記Ｇａ原料ガスの供給量を減少させていく、請求項７に記載のエピタキシャル基板の製造方法。
  10. 下地基板を準備する工程と、
    前記下地基板の上方に、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で構成された第１半導体層を形成する工程と、
    基板温度を降温させながら、Ｇａ原料ガスおよびＮ原料ガスを、前記第１半導体層上に、ＧａＮが成長もせずエッチングもされない条件で供給する工程と、
    を有し、
    室温まで降温された状態での前記第１半導体層の表面を、原子間力顕微鏡で観察される５μｍ角の領域において、段状構造が観察され、前記段状構造を構成する段の縁として、曲率半径が０．１５μｍ以上で長さが０．５μｍ以上の弧状部分を有するという第１の特徴を示す縁が、２つ以上観察される表面とする、エピタキシャル基板の製造方法。
  11. 前記第１半導体層上に、ＡｌｚＧａ１−ｚＮ（０≦ｚ＜ｘ）で構成された第３半導体層を形成する工程、
    を有する、請求項８〜１０のいずれか１項に記載のエピタキシャル基板の製造方法。
JP2019146694A 2019-08-08 2019-08-08 エピタキシャル基板およびその製造方法 Pending JP2021027297A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019146694A JP2021027297A (ja) 2019-08-08 2019-08-08 エピタキシャル基板およびその製造方法
PCT/JP2020/026401 WO2021024671A1 (ja) 2019-08-08 2020-07-06 エピタキシャル基板およびその製造方法
TW109126472A TW202107712A (zh) 2019-08-08 2020-08-05 磊晶基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019146694A JP2021027297A (ja) 2019-08-08 2019-08-08 エピタキシャル基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2021027297A true JP2021027297A (ja) 2021-02-22

Family

ID=74502911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019146694A Pending JP2021027297A (ja) 2019-08-08 2019-08-08 エピタキシャル基板およびその製造方法

Country Status (3)

Country Link
JP (1) JP2021027297A (ja)
TW (1) TW202107712A (ja)
WO (1) WO2021024671A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291250B2 (ja) * 1998-07-15 2002-06-10 農畜産業振興事業団 ホエー飲料とその製造法
JP5201437B2 (ja) * 2006-11-30 2013-06-05 国立大学法人 名古屋工業大学 絶縁ゲート電界効果トランジスタ
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
EP3435407A4 (en) * 2016-03-24 2019-11-06 Stanley Electric Co., Ltd. METHOD FOR PRODUCING A GROUP III NITRIDE LAMINATE
JP6815278B2 (ja) * 2017-05-26 2021-01-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2021024671A1 (ja) 2021-02-11
TW202107712A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
JP5095064B2 (ja) シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
JP4954298B2 (ja) 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
JP5473445B2 (ja) エピタキシャルウェハ
JP5165264B2 (ja) 窒化物半導体基板
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
CN102859695A (zh) 外延基板以及外延基板的制造方法
JP2010219490A (ja) 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2006080497A (ja) 化合物半導体デバイス、及び化合物半導体デバイスの製造方法
JP7260089B2 (ja) 窒化物半導体
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4482490B2 (ja) Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
WO2021024671A1 (ja) エピタキシャル基板およびその製造方法
US11908902B2 (en) Group III nitride laminate, semiconductor element, and method for producing group III nitride laminate
JP2012174705A (ja) 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP3544958B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP5340984B2 (ja) 窒化物半導体薄膜の成長方法および窒化物半導体規則混晶
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法