JP2020039001A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2020039001A JP2020039001A JP2019217895A JP2019217895A JP2020039001A JP 2020039001 A JP2020039001 A JP 2020039001A JP 2019217895 A JP2019217895 A JP 2019217895A JP 2019217895 A JP2019217895 A JP 2019217895A JP 2020039001 A JP2020039001 A JP 2020039001A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- semiconductor device
- type
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000015556 catabolic process Effects 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 17
- 238000005516 engineering process Methods 0.000 abstract 1
- 238000010992 reflux Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 154
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000010248 power generation Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、電力用半導体装置などの半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device such as a power semiconductor device and a method for manufacturing the same.
電力用半導体装置であるパワーデバイスは、家電製品、電気自動車及び鉄道といった分野から、再生可能エネルギーの発電として注目が高まっている太陽光発電及び風力発電の分野まで幅広く用いられている。これらの分野では、パワーデバイスで構築されたインバータ回路によって、誘導モータなどの誘導性負荷を駆動する場合が多い。誘導性負荷を駆動する構成においては、誘導性負荷の逆起電力により生じる電流を還流させるための還流ダイオード(以下「FWD」と記す)が備えられる。なお、通常のインバータ回路は、複数の絶縁ゲート型バイポーラトランジスタ(以下「IGBT」と記す)と複数のFWDとによって構成される。 Power devices, which are power semiconductor devices, are widely used in fields such as home electric appliances, electric vehicles, and railways, as well as in fields of solar power generation and wind power generation, which are attracting attention as power generation of renewable energy. In these fields, an inductive load such as an induction motor is often driven by an inverter circuit constructed with a power device. In the configuration for driving the inductive load, a return diode (hereinafter, referred to as “FWD”) for returning a current generated by the back electromotive force of the inductive load is provided. Note that a normal inverter circuit includes a plurality of insulated gate bipolar transistors (hereinafter, referred to as “IGBTs”) and a plurality of FWDs.
しかしながら、インバータ回路においては、小型軽量化及び低コスト化が強く望まれており、複数のIGBTと複数のFWDとをインバータ回路に個別に搭載することは望ましくない。その解決手段の一つとして、IGBTとFWDとを一体化した逆導通型IGBT(以下「RC−IGBT」と記す)の開発が進められており、それらを適用した構成では、半導体装置の搭載面積縮小や低コスト化が可能となっている。 However, in the inverter circuit, reduction in size and weight and reduction in cost are strongly desired, and it is not desirable to individually mount a plurality of IGBTs and a plurality of FWDs in the inverter circuit. As one of the solutions, a reverse conducting IGBT (hereinafter, referred to as “RC-IGBT”) in which an IGBT and an FWD are integrated is being developed. Reduction and cost reduction are possible.
RC−IGBTでは、逆導通性能を持たない通常のIGBTにおけるp型コレクタ層のみが配設されている面に、IGBTとしてのp型コレクタ層とFWDとしてのn型カソード層とが配設されている。そしてRC−IGBTの当該面と逆側の面には、IGBTとしてのp型ベース層と、FWDとしてのp型アノード層と、これらを平面視で囲む耐圧保持領域におけるp型拡散層とが配設されている。なお、RC−IGBTは、例えば、非特許文献1、特許文献1〜3などに開示されている。 In the RC-IGBT, a p-type collector layer serving as an IGBT and an n-type cathode layer serving as an FWD are provided on a surface of a normal IGBT having no reverse conduction performance where only a p-type collector layer is provided. I have. On the surface of the RC-IGBT opposite to the surface, a p-type base layer as an IGBT, a p-type anode layer as an FWD, and a p-type diffusion layer in a breakdown voltage holding region surrounding these in plan view are arranged. Has been established. The RC-IGBT is disclosed in, for example, Non-Patent Document 1, Patent Documents 1 to 3, and the like.
しかしながら、RC−IGBTでは、FWDがオン状態からオフ状態になる際に、ダイオードとして通常流れるべき電流(順方向電流)と逆向きの電流であるリカバリ電流が流れ、このリカバリ電流がエネルギーロスの原因となるというという問題があった。 However, in the RC-IGBT, when the FWD changes from the on state to the off state, a recovery current flows in a direction opposite to a current (forward current) that normally flows as a diode, and this recovery current causes energy loss. There was a problem that it becomes.
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、リカバリ電流の低減が可能な技術を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and has as its object to provide a technique capable of reducing a recovery current.
本発明に係る半導体装置は、第1主面及び第2主面を有し、還流ダイオードが配設された第1領域と、IGBT(Insulated Gate Bipolar Transistor)が配設された第2領域と、平面視で前記第1領域及び前記第2領域を囲む耐圧保持領域とが規定された半導体基板と、前記第1領域及び前記第2領域の前記第1主面上に配設された表面電極と、前記第1領域、前記第2領域及び前記耐圧保持領域の前記第2主面上に配設された裏面電極とを備え、前記半導体基板は、前記第1領域の前記第1主面に配設された、第1導電型を有するアノード層と、前記アノード層と隣接して前記耐圧保持領域の前記第1主面に配設された、前記第1導電型を有する拡散層と、前記第1領域の前記第2主面に配設された、第2導電型を有するカソード層とを備え、前記表面電極は前記拡散層と非接触である。 A semiconductor device according to the present invention includes a first region having a first main surface and a second main surface, in which a return diode is provided, and a second region in which an IGBT (Insulated Gate Bipolar Transistor) is provided; A semiconductor substrate in which a breakdown voltage holding region surrounding the first region and the second region is defined in a plan view; and a surface electrode provided on the first main surface of the first region and the second region. And a back electrode disposed on the second main surface of the first region, the second region, and the breakdown voltage holding region, wherein the semiconductor substrate is disposed on the first main surface of the first region. An anode layer having a first conductivity type, a diffusion layer having the first conductivity type disposed on the first main surface of the breakdown voltage holding region adjacent to the anode layer, and A cathode layer having a second conductivity type, the cathode layer being disposed on the second main surface of one region; Electrode is a non-contact with the diffusion layer.
本発明によれば、表面電極は前記拡散層と非接触である。これにより、リカバリ電流を低減することができる。 According to the present invention, the surface electrode is not in contact with the diffusion layer. Thereby, the recovery current can be reduced.
<関連半導体装置>
まず、本発明の実施の形態に係る半導体装置について説明する前に、これと関連する電力用半導体装置(以下、「関連半導体装置」と記す)について説明する。
<Related semiconductor devices>
First, before describing a semiconductor device according to an embodiment of the present invention, a power semiconductor device related thereto (hereinafter, referred to as a “related semiconductor device”) will be described.
図9は、関連半導体装置の構成を示す平面図であり、図10は、図9のA1−A2線に沿った当該構成を示す断面図である。 9 is a plan view illustrating a configuration of the related semiconductor device, and FIG. 10 is a cross-sectional view illustrating the configuration along line A1-A2 in FIG.
図9に示すように、関連半導体装置は、FWDが配設された第1領域であるFWD領域1と、IGBTが配設された第2領域であるIGBT領域2と、耐圧保持領域3とが規定された半導体基板11を備える。2つのIGBT領域2は、平面視でFWD領域1を挟んでおり、耐圧保持領域3は、平面視でFWD領域1及び当該2つのIGBT領域2を囲んでいる。また、関連半導体装置は、IGBT領域2に配設されたゲートパッド51を備える。
As shown in FIG. 9, the related semiconductor device includes an FWD region 1 as a first region in which the FWD is provided, an
以下では、第1導電型をn型とし、第2導電型をp型として説明する。また以下では、半導体基板11の第1主面を、図10における半導体基板11の上面、ひいてはFWD領域1、IGBT領域2及び耐圧保持領域3のそれぞれの上面とし、半導体基板11の第2主面を、図10における半導体基板11の下面、ひいてはFWD領域1、IGBT領域2及び耐圧保持領域3のそれぞれの下面として説明する。
Hereinafter, the first conductivity type is described as n-type, and the second conductivity type is described as p-type. In the following, the first main surface of
図10に示すように、関連半導体装置の半導体基板11は、n型ドリフト層12と、p型アノード層13と、拡散層である第1p型拡散層14と、n型バッファ層15と、n型カソード層16と、第2p型拡散層17とを備える。また図示しないが、半導体基板11は、例えばn型エミッタ層、p型ベース層及びp型コレクタ層などのIGBTの構成要素を備える。
As shown in FIG. 10, the
n型ドリフト層12は、n型の不純物濃度が相対的に低く、FWD領域1、IGBT領域2及び耐圧保持領域3に跨って配設されている。
The n-
FWDのp型アノード層13は、FWD領域1の上面に配設され、n型ドリフト層12の上面上に配設されている。
The FWD p-
図示しないIGBTのn型エミッタ層及びp型ベース層は、IGBT領域2の上面に配設され、n型ドリフト層12の上面上に配設されている。これらn型エミッタ層及びp型ベース層は、IGBTの一部であるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を構成している。また、IGBTのp型ベース層は、FWDのp型アノード層13と隣接している。
The n-type emitter layer and the p-type base layer of the IGBT (not shown) are provided on the upper surface of the
第1p型拡散層14は、耐圧保持領域3の上面に配設され、n型ドリフト層12の上面上に配設されている。また、第1p型拡散層14は、FWDのp型アノード層13と隣接している。そして、第1p型拡散層14のp型の不純物濃度は、p型アノード層13の当該不純物濃度よりも高くなっており、第1p型拡散層14は、p型アノード層13の不純物よりも深い。なお、第1p型拡散層14とp型アノード層13との間の境界は、耐圧保持領域3とFWD領域1との間の境界に対応し、図10に示す上下に延びた点線は、第1p型拡散層14を形成する際における注入領域の境界、言い換えるとマスクと開口領域との境界を示す。
The first p-
n型バッファ層15は、FWD領域1、IGBT領域2及び耐圧保持領域3の下面に配設され、n型ドリフト層12の下面上に配設されている。n型バッファ層15のn型の不純物濃度は、n型ドリフト層12の当該不純物濃度よりも高くなっている。
N-
FWDのn型カソード層16は、FWD領域1の下面に配設され、n型バッファ層15の下面上に配設されている。n型カソード層16のn型の不純物濃度は、n型バッファ層15の当該不純物濃度よりも高くなっている。
The FWD n-
IGBTのp型コレクタ層は、IGBT領域2の下面に配設され、n型バッファ層15の下面上に配設されている。また、IGBTのp型コレクタ層は、FWDのn型カソード層16と隣接している。
The p-type collector layer of the IGBT is provided on the lower surface of
第2p型拡散層17は、耐圧保持領域3の下面に配設され、n型バッファ層15の下面上に配設されている。また、第2p型拡散層17は、FWDのn型カソード層16と隣接している。関連半導体装置では、第2p型拡散層17のうちFWD領域1側の端部は、FWD領域1に突出している。第2p型拡散層17のFWD領域1側の端部と、図10に示す上下に延びた点線との間の長さPWは、n型ドリフト層12のうち第1p型拡散層14の下側部分の厚さよりも大きくしている。これにより、第1p型拡散層14からn型ドリフト層12を通ってn型カソード層16にキャリアが到達することを抑制することが可能となっている。なお、この第2p型拡散層17は、FLR(Field Limiting Ring)構造、または、RESURF(REduced SURface Field)構造などを構成するが、ここでは詳細な構成の説明は省略する。
The second p-
関連半導体装置は、上述した半導体基板11だけでなく、層間絶縁膜21,23と、ポリシリコンからなるゲート電極層22と、表面電極24と、裏面電極25とを備える。
The related semiconductor device includes not only the
層間絶縁膜21は、半導体基板11の端部に配設されている。ゲート電極層22は層間絶縁膜21上に配設され、層間絶縁膜23はゲート電極層22を覆う。
The
表面電極24は、FWD領域1、IGBT領域2及び耐圧保持領域3の上面上に配設され、図9のゲートパッド51と電気的に接続されている。裏面電極25は、FWD領域1、IGBT領域2及び耐圧保持領域3の下面上に配設されている。
以上のように構成された関連半導体装置は、RC−IGBTとして機能する。具体的には、IGBTがオン状態の場合に、p型コレクタ層からn型エミッタ層に向う電流(図10の下から上に向かう電流)が流れる。IGBTがオン状態からオフ状態になる場合には、RC−IGBTに接続された図示しない誘導性負荷によって、RC−IGBTに逆電圧が印加される。この結果、表面電極24側が高電位となってFWDがオン状態となり、p型アノード層13からn型カソード層16に向かう電流(図10の上から下に向かう電流)、つまりIGBTがオン状態の場合と逆向きの電流が流れる。このように逆電圧を逃がすことにより、当該逆電圧による故障が抑制されるとともに、逆電圧が誘導性負荷において有効利用される。
The related semiconductor device configured as described above functions as an RC-IGBT. Specifically, when the IGBT is in the ON state, a current flows from the p-type collector layer to the n-type emitter layer (current from the bottom to the top in FIG. 10). When the IGBT changes from the on state to the off state, a reverse voltage is applied to the RC-IGBT by an inductive load (not shown) connected to the RC-IGBT. As a result, the
次に、IGBTがオフ状態からオン状態に切り替えられたことによって、FWDがオン状態からオフ状態に切り替えられた際には、それまでに注入されていたp型アノード層13のホールなどのキャリアが原因で、FWDがオン状態に流れていた電流と逆方向にリカバリ電流がしばらく流れ続けてしまう。このリカバリ電流は、IGBTがオン状態の場合にRC−IGBTにおいて流れるべき電流と同じ向きであることから、エネルギーロスの原因となる。
Next, when the IGBT is switched from the off state to the on state, when the FWD is switched from the on state to the off state, carriers such as holes in the p-
特に、上述した関連半導体装置では、濃度が比較的高い第1p型拡散層14が、p型アノード層13と隣接している。このような構成では、IGBTがオフ状態からオン状態に切り替えられ、FWDがオン状態からオフ状態に切り替えられた際に、第1p型拡散層14からp型アノード層13にホールが注入される。この結果、排出されるべきホールが増加するので、ホールの移動方向とは逆方向の電流、つまり図10の矢印Irrに示されるリカバリ電流が増大してしまう。これに対して、耐圧保持領域3の下面に第2p型拡散層17が設けられたり、当該第2p型拡散層17をFWD領域1に突出させたりすることによって、リカバリ電流を低減することは可能であるが、さらにリカバリ電流を低減することが望まれる。ここで、以下で説明するように、実施の形態1〜7に係る半導体装置によればリカバリ電流を低減することが可能となっている。
In particular, in the related semiconductor device described above, the first p-
<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置の構成を示す断面図である。以下、本実施の形態1で説明する構成要素のうち、関連半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<First Embodiment>
FIG. 1 is a sectional view showing a configuration of the semiconductor device according to the first embodiment of the present invention. Hereinafter, among the components described in the first embodiment, the same or similar components as those described in the related semiconductor device are denoted by the same reference numerals, and different components will be mainly described.
図1に示すように、本実施の形態1に係る半導体装置では、p型アノード層13と第1p型拡散層14との間の境界よりもp型アノード層13側の半導体基板11の上面に第1トレンチ31が配設されている。つまり、第1トレンチ31は、第1p型拡散層14と接触されずに、p型アノード層13のうちの第1p型拡散層14側の部分に配設されている。なお、本実施の形態1では、第1トレンチ31は、少なくともFWD領域1及びIGBT領域2に形成されている図示しないゲート電極構造と同様に形成される。このため、第1トレンチ31内にはゲート絶縁膜と同じ絶縁膜を介して、ゲート電極層と同じ電極層が配設されている。
As shown in FIG. 1, in the semiconductor device according to the first embodiment, the upper surface of the
以上のような本実施の形態1に係る半導体装置によれば、FWDがオン状態からオフ状態に切り替えられた際に、第1p型拡散層14からp型アノード層13にホールが注入されることを抑制することができる。この結果、第1p型拡散層14からp型アノード層13を介してn型カソード層16に流れるリカバリ電流を低減することができる。
According to the semiconductor device according to the first embodiment as described above, holes are injected from the first p-
なお本実施の形態1において、半導体基板11は、珪素(Si)などの半導体から構成されてもよいし、炭化珪素(SiC)、窒化ガリウム(GaN)、ダイヤモンドなどのワイドバンドギャップ半導体から構成されてもよい。このことは、実施の形態2以降においても同様である。
In the first embodiment,
<実施の形態2>
図2は、本発明の実施の形態2に係る半導体装置の構成を示す平面図である。以下、本実施の形態2で説明する構成要素のうち、関連半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<
FIG. 2 is a plan view showing a configuration of the semiconductor device according to the second embodiment of the present invention. Hereinafter, among the components described in the second embodiment, the same or similar components as those described in the related semiconductor device are denoted by the same reference numerals, and different components will be mainly described.
図2に示すように、本実施の形態2に係る半導体装置では、p型アノード層13に、第1トレンチ31と交差する第2トレンチ32が配設されている。なお、第2トレンチ32内には、第1トレンチ31と同様に、ゲート絶縁膜と同じ絶縁膜を介して、ゲート電極層と同じ電極層が配設されている。
As shown in FIG. 2, in the semiconductor device according to the second embodiment, a
以上のような本実施の形態2に係る半導体装置によれば、第1トレンチ31の下側において集中していた電界が、第2トレンチ32の下側に分散される。これにより、トレンチに電界が集中することを抑制することができるので、耐圧性を高めることができ、かつ、トレンチのデメリットを抑制することができる。
According to the semiconductor device according to the second embodiment as described above, the electric field concentrated below the
<実施の形態3>
図3は、本発明の実施の形態3に係る半導体装置の構成を示す断面図である。以下、本実施の形態3で説明する構成要素のうち、関連半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<Embodiment 3>
FIG. 3 is a sectional view showing a configuration of the semiconductor device according to the third embodiment of the present invention. Hereinafter, among the components described in the third embodiment, the same or similar components as those described in the related semiconductor device are denoted by the same reference numerals, and different components will be mainly described.
本実施の形態3に係る半導体装置では、p型アノード層13のp型の不純物濃度は、第1p型拡散層14に近づくにつれて低くなっている。なお、p型アノード層13として濃度に勾配を有する不純物層を形成する方法としては、例えば一般的に知られているVLD(Variation of Lateral Doping)を用いてもよいし、これ以外の方法を用いてもよい。
In the semiconductor device according to the third embodiment, the p-type impurity concentration of p-
以上のような本実施の形態3に係る半導体装置によれば、p型アノード層13の濃度に勾配を設けたことにより、p型アノード層13と第1p型拡散層14との間の、図3の想像線で示される抵抗33を高くすることができる。これにより、第1p型拡散層14からp型アノード層13を介してn型カソード層に流れるリカバリ電流を低減することができる。
According to the semiconductor device according to the third embodiment as described above, the gradient between the p-
<実施の形態4>
図4は、本発明の実施の形態4に係る半導体装置の構成を示す断面図である。以下、本実施の形態4で説明する構成要素のうち、関連半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<Embodiment 4>
FIG. 4 is a sectional view showing a configuration of the semiconductor device according to the fourth embodiment of the present invention. Hereinafter, among the components described in the fourth embodiment, the same or similar components as those described in the related semiconductor device are denoted by the same reference numerals, and different components will be mainly described.
図4に示すように、本実施の形態4に係る半導体装置では、表面電極24は、耐圧保持領域3の上方に配設されており、第1p型拡散層14と非接触となっている。ここでは、層間絶縁膜23のうちFWD領域1側の端部がFWD領域1に突出し、その突出部分によって表面電極24と第1p型拡散層14とが離間されている。なお、表面電極24は、FWD領域1及びIGBT領域2上に配設されており、p型アノード層13、p型ベース層及びn型エミッタ層と接触されている。
As shown in FIG. 4, in the semiconductor device according to the fourth embodiment,
以上のような本実施の形態4に係る半導体装置によれば、FWDがオン状態の際に第1p型拡散層14においてキャリアであるホールの発生を抑制することができる。このため、FWDがオン状態からオフ状態に切り替えられた際に、第1p型拡散層14からp型アノード層13にホールが注入されることを抑制することができるので、リカバリ電流を低減することができる。
According to the semiconductor device according to the fourth embodiment as described above, generation of holes as carriers in first p-
<実施の形態5>
図5は、本発明の実施の形態5に係る半導体装置の構成を示す断面図である。以下、本実施の形態5で説明する構成要素のうち、実施の形態4に係る半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<Embodiment 5>
FIG. 5 is a sectional view showing a configuration of the semiconductor device according to the fifth embodiment of the present invention. Hereinafter, among the components described in the fifth embodiment, the same or similar components as those described in the semiconductor device according to the fourth embodiment are denoted by the same reference numerals, and different components are mainly described. explain.
図5に示すように、本実施の形態5に係る半導体装置では、p型アノード層13と第1p型拡散層14とは、n型ドリフト層12の一部分によって離間されており、n型ドリフト層12の当該一部分は、層間絶縁膜23の突出部分によって表面電極24と離間されている。
As shown in FIG. 5, in the semiconductor device according to the fifth embodiment, the p-
以上のような本実施の形態5に係る半導体装置によれば、p型アノード層13と第1p型拡散層14との間の、図5の想像線で示される抵抗34を高くすることができる。これにより、第1p型拡散層14からp型アノード層13を介してn型カソード層に流れるリカバリ電流を低減することができる。
According to the semiconductor device according to the fifth embodiment as described above, the
<実施の形態6>
図6は、本発明の実施の形態6に係る半導体装置の構成を示す断面図である。以下、本実施の形態6で説明する構成要素のうち、実施の形態4に係る半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<Embodiment 6>
FIG. 6 is a sectional view showing the configuration of the semiconductor device according to the sixth embodiment of the present invention. Hereinafter, among the components described in the sixth embodiment, the same or similar components as those described in the semiconductor device according to the fourth embodiment are denoted by the same reference numerals, and different components are mainly described. explain.
図6に示すように、本実施の形態6に係る半導体基板11は、n型を有する分離領域35をさらに備えており、分離領域35は、p型アノード層13と第1p型拡散層14との間に挟まれて半導体基板11の上面上に配設されており、分離領域35の上部は、層間絶縁膜23の突出部分によって表面電極24と離間されている。なお本実施の形態6では、分離領域35のn型の不純物濃度は、n型ドリフト層12の当該不純物濃度よりも高くしている。
As shown in FIG. 6, the
以上のような本実施の形態6に係る半導体装置によれば、分離領域35を形成する分だけ、実施の形態5よりも製造工程が増えるが、p型アノード層13と第1p型拡散層14との間の、図6の想像線で部分示される抵抗36の抵抗値を、意図する値にすることができる。これにより、リカバリ電流を適切に低減することができる。
According to the semiconductor device according to the sixth embodiment as described above, the number of manufacturing steps is increased by the amount corresponding to the formation of the
<実施の形態7>
図7は、本発明の実施の形態7に係る半導体装置の構成を示す平面図であり、図8は、当該構成を示す断面図である。以下、本実施の形態7で説明する構成要素のうち、関連半導体装置で説明した構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
<Embodiment 7>
FIG. 7 is a plan view illustrating a configuration of a semiconductor device according to a seventh embodiment of the present invention, and FIG. 8 is a cross-sectional view illustrating the configuration. Hereinafter, among the components described in the seventh embodiment, the same or similar components as those described in the related semiconductor device are denoted by the same reference numerals, and different components will be mainly described.
図7及び図8に示すように、本実施の形態7に係る半導体装置では、第1p型拡散層14は、複数の選択注入層14aと、複数の選択注入層14aが配設された半導体層14bとを含んでいる。図7に示すように、複数の四角形状の選択注入層14aは、耐圧保持領域3の周方向に沿って千鳥状のパターンで配設されており、図8に示すように、選択注入層14aは、半導体層14bの上部に配設されている。ただし、複数の選択注入層14aの形状、位置及び範囲は、図7及び図8に示すものに限ったものではない。
As shown in FIGS. 7 and 8, in the semiconductor device according to the seventh embodiment, the first p-
本実施の形態7では、第1p型拡散層14は、第1p型拡散層14を形成すべき領域内において選択的に不純物を注入することによって形成される。これにより、複数の選択注入層14aには不純物が注入されるが、半導体層14bには不純物は注入されない。しかしながら、熱拡散等により複数の選択注入層14aの不純物が、半導体層14bに拡散する。このため、概ね、半導体層14bの不純物濃度は、選択注入層14aの不純物濃度よりも低くなっている。なお、選択注入層14a及び半導体層14bに一方から他方に向かう方向に沿った不純物濃度の変化は、急峻であってもよいし緩慢であってもよい。このように構成された本実施の形態7では、第1p型拡散層14は、不純物濃度が不均一となる。
In the seventh embodiment, the first p-
以上のような本実施の形態7に係る半導体装置によれば、第1p型拡散層14全体の平均的な不純物濃度を、選択注入層14aの不純物濃度よりも低くすることができる。これにより、FWDがオン状態の際に第1p型拡散層14においてホールの発生を抑制することができるので、リカバリ電流を低減することができる。
According to the semiconductor device according to the seventh embodiment described above, the average impurity concentration of the entire first p-
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。 In the present invention, each embodiment and each modified example can be freely combined, and each embodiment and each modified example can be appropriately modified or omitted within the scope of the invention.
1 FWD領域、2 IGBT領域、3 耐圧保持領域、11 半導体基板、13 p型アノード層、14 第1p型拡散層、16 n型カソード層、24 表面電極、25 裏面電極、31 第1トレンチ、32 第2トレンチ、35 分離領域。 Reference Signs List 1 FWD region, 2 IGBT region, 3 breakdown voltage holding region, 11 semiconductor substrate, 13 p-type anode layer, 14 first p-type diffusion layer, 16 n-type cathode layer, 24 surface electrode, 25 back surface electrode, 31 first trench, 32 Second trench, 35 isolation region.
Claims (4)
前記第1領域及び前記第2領域の前記第1主面上に配設された表面電極と、
前記第1領域、前記第2領域及び前記耐圧保持領域の前記第2主面上に配設された裏面電極と
を備え、
前記半導体基板は、
前記第1領域の前記第1主面に配設された、第1導電型を有するアノード層と、
前記アノード層と隣接して前記耐圧保持領域の前記第1主面に配設された、前記第1導電型を有する拡散層と、
前記第1領域の前記第2主面に配設された、第2導電型を有するカソード層と
を備え、
前記表面電極は前記拡散層と非接触である、半導体装置。 A first region having a first main surface and a second main surface, in which a return diode is disposed; a second region in which an IGBT (Insulated Gate Bipolar Transistor) is disposed; A semiconductor substrate defining a breakdown voltage holding region surrounding the second region;
A surface electrode disposed on the first main surface of the first region and the second region;
A back electrode disposed on the second main surface of the first region, the second region, and the breakdown voltage holding region;
The semiconductor substrate,
An anode layer having a first conductivity type disposed on the first main surface of the first region;
A diffusion layer having the first conductivity type, the diffusion layer being disposed on the first main surface of the breakdown voltage holding region adjacent to the anode layer;
A cathode layer having a second conductivity type, the cathode layer being disposed on the second main surface of the first region.
The semiconductor device, wherein the surface electrode is not in contact with the diffusion layer.
前記表面電極は、前記耐圧保持領域の前記第1主面上にも配設され、
前記アノード層の不純物濃度は、前記拡散層に近づくにつれて低くなる、半導体装置。 The semiconductor device according to claim 1, wherein:
The surface electrode is also provided on the first main surface of the withstand voltage holding region,
The semiconductor device, wherein an impurity concentration of the anode layer decreases as approaching the diffusion layer.
前記表面電極は、前記耐圧保持領域の前記第1主面上にも配設され、
前記半導体基板は、
前記アノード層と前記拡散層との間に挟まれて前記第1主面に配設された、第2導電型を有する分離領域をさらに備える、半導体装置。 The semiconductor device according to claim 1, wherein:
The surface electrode is also provided on the first main surface of the withstand voltage holding region,
The semiconductor substrate,
A semiconductor device further comprising an isolation region having a second conductivity type, which is disposed on the first main surface and sandwiched between the anode layer and the diffusion layer.
前記半導体装置は、
第1主面及び第2主面を有し、還流ダイオードが配設された第1領域と、IGBT(Insulated Gate Bipolar Transistor)が配設された第2領域と、平面視で前記第1領域及び前記第2領域を囲む耐圧保持領域とが規定された半導体基板と、
前記第1領域、前記第2領域及び前記耐圧保持領域の前記第1主面上に配設された表面電極と、
前記第1領域、前記第2領域及び前記耐圧保持領域の前記第2主面上に配設された裏面電極と
を備え、
前記半導体基板は、
前記第1領域の前記第1主面に配設された、第1導電型を有するアノード層と、
前記アノード層と隣接して前記耐圧保持領域の前記第1主面に配設された、前記第1導電型を有する拡散層と、
前記第1領域の前記第2主面に配設された、第2導電型を有するカソード層と
を備え、
前記拡散層は、当該拡散層を形成すべき領域内において選択的に不純物を注入することによって形成され、
前記表面電極は前記拡散層と非接触である、半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
The semiconductor device includes:
A first region having a first main surface and a second main surface, in which a return diode is disposed; a second region in which an IGBT (Insulated Gate Bipolar Transistor) is disposed; A semiconductor substrate defining a breakdown voltage holding region surrounding the second region;
A surface electrode disposed on the first main surface of the first region, the second region, and the breakdown voltage holding region;
A back electrode disposed on the second main surface of the first region, the second region, and the breakdown voltage holding region;
The semiconductor substrate,
An anode layer having a first conductivity type disposed on the first main surface of the first region;
A diffusion layer having the first conductivity type, disposed on the first main surface of the breakdown voltage holding region adjacent to the anode layer;
A cathode layer having a second conductivity type, the cathode layer being disposed on the second main surface of the first region.
The diffusion layer is formed by selectively implanting impurities in a region where the diffusion layer is to be formed,
The method of manufacturing a semiconductor device, wherein the surface electrode is not in contact with the diffusion layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019217895A JP6843952B2 (en) | 2019-12-02 | 2019-12-02 | Manufacturing method of semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019217895A JP6843952B2 (en) | 2019-12-02 | 2019-12-02 | Manufacturing method of semiconductor devices |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017085001A Division JP6804379B2 (en) | 2017-04-24 | 2017-04-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020039001A true JP2020039001A (en) | 2020-03-12 |
JP6843952B2 JP6843952B2 (en) | 2021-03-17 |
Family
ID=69738256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019217895A Active JP6843952B2 (en) | 2019-12-02 | 2019-12-02 | Manufacturing method of semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6843952B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112021001471T5 (en) | 2020-03-06 | 2022-12-15 | Mitsubishi Heavy Industries, Ltd. | ammonia engine |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363327A (en) * | 2003-06-04 | 2004-12-24 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2006173437A (en) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | Semiconductor device |
JP2011204710A (en) * | 2010-03-24 | 2011-10-13 | Fuji Electric Co Ltd | Semiconductor device |
JP2014038937A (en) * | 2012-08-16 | 2014-02-27 | Mitsubishi Electric Corp | Semiconductor device |
WO2014054319A1 (en) * | 2012-10-02 | 2014-04-10 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
JP2014103376A (en) * | 2012-09-24 | 2014-06-05 | Toshiba Corp | Semiconductor device |
JP2016219772A (en) * | 2015-05-15 | 2016-12-22 | 富士電機株式会社 | Semiconductor device |
JP2017022381A (en) * | 2015-07-14 | 2017-01-26 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Semiconductor device with switchable and non-switchable diode regions |
-
2019
- 2019-12-02 JP JP2019217895A patent/JP6843952B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363327A (en) * | 2003-06-04 | 2004-12-24 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2006173437A (en) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | Semiconductor device |
JP2011204710A (en) * | 2010-03-24 | 2011-10-13 | Fuji Electric Co Ltd | Semiconductor device |
JP2014038937A (en) * | 2012-08-16 | 2014-02-27 | Mitsubishi Electric Corp | Semiconductor device |
JP2014103376A (en) * | 2012-09-24 | 2014-06-05 | Toshiba Corp | Semiconductor device |
WO2014054319A1 (en) * | 2012-10-02 | 2014-04-10 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
JP2016219772A (en) * | 2015-05-15 | 2016-12-22 | 富士電機株式会社 | Semiconductor device |
JP2017022381A (en) * | 2015-07-14 | 2017-01-26 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Semiconductor device with switchable and non-switchable diode regions |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112021001471T5 (en) | 2020-03-06 | 2022-12-15 | Mitsubishi Heavy Industries, Ltd. | ammonia engine |
Also Published As
Publication number | Publication date |
---|---|
JP6843952B2 (en) | 2021-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6678810B2 (en) | Silicon carbide semiconductor device and power converter | |
KR101309674B1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
JP5875680B2 (en) | Insulated gate bipolar transistor | |
JP2014056942A (en) | Power semiconductor device | |
US20230106654A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20150187877A1 (en) | Power semiconductor device | |
US9018633B2 (en) | Semiconductor device | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
JP2021052078A (en) | Semiconductor device and manufacturing method thereof | |
JP5865860B2 (en) | Semiconductor device | |
US9153678B2 (en) | Power semiconductor device and method of manufacturing the same | |
JP6598756B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP6843952B2 (en) | Manufacturing method of semiconductor devices | |
KR20140118541A (en) | Power semiconductor device and fabricating of the same | |
JP5465937B2 (en) | Semiconductor device, semiconductor device control method, and semiconductor module | |
JP6002387B2 (en) | Diode and power conversion system using the same | |
US9356116B2 (en) | Power semiconductor device and method of fabricating the same | |
KR101928395B1 (en) | Power semiconductor device and manufacturing method thereof | |
WO2012042640A1 (en) | Semiconductor device | |
WO2020006848A1 (en) | Vdmosfet device having u-type source groove and integrating schottky diode | |
KR102013226B1 (en) | A insulated gate bipolar transistor | |
US9147757B2 (en) | Power semiconductor device and method for manufacturing the same | |
JP2012244049A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6843952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |