JP2019537153A - サービス・レイヤ・アダプタを用いる、コヒーレンシの最低点(lpc)メモリの管理方法、アダプタ、プログラム - Google Patents
サービス・レイヤ・アダプタを用いる、コヒーレンシの最低点(lpc)メモリの管理方法、アダプタ、プログラム Download PDFInfo
- Publication number
- JP2019537153A JP2019537153A JP2019528145A JP2019528145A JP2019537153A JP 2019537153 A JP2019537153 A JP 2019537153A JP 2019528145 A JP2019528145 A JP 2019528145A JP 2019528145 A JP2019528145 A JP 2019528145A JP 2019537153 A JP2019537153 A JP 2019537153A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- memory
- memory access
- access instruction
- lpc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
- G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
- Computer Security & Cryptography (AREA)
Abstract
Description
・ AFUに、コヒーレント・インターフェースから独立したオープン・プロセッサ・メモリ・インターフェースをAFUに備えることによって、コンピュータ・システムのオペレーションを改良し、ストレージ・アクセス効率を向上し、
・ アダプタに取付けられたLPCメモリへの保護されたアクセスをAFUに備えることによって、コンピュータ・システムのオペレーションを改良し、待ち時間を低減し、
・ AFUにより、アダプタにローカルなおよびリモートなメモリへのメモリ・アクセスを管理することによって、コンピュータ・システムのオペレーションを改良し、メモリの整合性を向上する。
このメモリ・アクセス命令は、プロセッサ上のベース・アドレス・レジスタを介してサービス・レイヤ・アダプタ(192)に向かわせることができる。
・ コヒーレント・インターフェースから独立したオープン・プロセッサ・メモリ・インターフェースをAFUに備えることによって、コンピュータ・システムのオペレーションを改良し、ストレージ・アクセス効率を向上する。
・ アダプタに取付けられたLPCメモリへの保護されたアクセスをAFUに備えることによって、コンピュータ・システムのオペレーションを改良し、待ち時間を低減する。
・ AFUにより、アダプタにローカルなおよびリモートなメモリへのメモリ・アクセスを管理することによって、コンピュータ・システムのオペレーションを改良し、メモリの整合性を向上する。
Claims (20)
- サービス・レイヤ・アダプタを用いてコヒーレンシの最低点(LPC)メモリを管理する方法であって、前記アダプタは、ホスト・コンピューティング・システム上のプロセッサおよびアクセラレータに連結され、前記プロセッサは、対称型マルチプロセッシング用に構成され、前記方法は、
前記アダプタによって、前記アクセラレータからメモリ・アクセス命令を受信するステップと、
前記アダプタによって、前記メモリ・アクセス命令に対する実アドレスを読み出すステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記実アドレスが前記LPCメモリを対象としていることを判断するステップであって、前記ベース・アドレス・レジスタが、メモリ・アクセス要求を、前記LPCメモリ位置と前記ホスト・コンピューティング・システム上の他のメモリ位置との間で振り分ける、前記判断するステップと、
前記アダプタによって、前記メモリ・アクセス命令および前記実アドレスを、前記LPCメモリに対するメディア・コントローラに送信するステップであって、前記LPCメモリに対する前記メディア・コントローラはメモリ・インターフェースを介して前記アダプタに取付けられている、前記送信するステップと、
を含む、方法。 - 前記プロセッサから、後続のメモリ・アクセス命令を受信するステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記後続のメモリ・アクセス命令が前記LPCメモリを対象としていることを判断するステップと、
前記アダプタによって、前記後続のメモリ・アクセス命令および前記後続のメモリ・アクセス命令に対する前記実アドレスを、前記LPCメモリに対する前記メディア・コントローラに送信するステップと、
をさらに含む、請求項1に記載の方法。 - 前記アクセラレータから、後続のメモリ・アクセス命令を受信するステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記後続のメモリ・アクセス命令が前記LPCメモリを対象としていないことを判断するステップと、
前記アダプタによって、前記後続のメモリ・アクセス命令および前記後続のメモリ・アクセス命令に対する前記実アドレスを、前記プロセッサに送信するステップと、
をさらに含む、請求項1に記載の方法。 - 前記アクセラレータから、前記LPCメモリを対象としているメモリ・アクセス命令を受信するステップが、
前記アダプタによって、前記アクセラレータから、有効アドレスを含む、メモリ・アクセス・オペレーションを開始する要求を受信するステップと、
前記有効アドレスを前記実アドレスに変換するステップと、
前記アダプタによって、前記実アドレスに対応する変換タグ(「XTAG」)を前記アクセラレータに提供するステップと、
前記アダプタによって、前記アクセラレータから前記XTAGを含む前記メモリ・アクセス命令を受信するステップと、
を含む、請求項1に記載の方法。 - 前記他のメモリ位置が、プロセッサ・メモリ、および前記ホスト・コンピューティング・システム上のさらなるアダプタに連結されたメモリを含む、請求項1に記載の方法。
- 前記LPCメモリが、前記アクセラレータと前記プロセッサとの間で分割される、請求項1に記載の方法。
- 前記メモリ・アクセス命令が、前記アダプタ上のコヒーレンシ・インターフェースを介して、前記アダプタによって受信される、請求項1に記載の方法。
- サービス・レイヤ・アダプタを用いてコヒーレンシの最低点(LPC)メモリを管理するためのアダプタであって、前記アダプタは、ホスト・コンピューティング・システム上のプロセッサおよびアクセラレータに連結され、前記プロセッサは、対称型マルチプロセッシング用に構成され、前記アダプタが、
前記アダプタによって、前記アクセラレータからメモリ・アクセス命令を受信するステップと、
前記アダプタによって、前記メモリ・アクセス命令に対する実アドレスを読み出すステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記実アドレスが前記LPCメモリを対象としていることを判断するステップであって、前記ベース・アドレス・レジスタが、メモリ・アクセス要求を、前記LPCメモリ位置と前記ホスト・コンピューティング・システム上の他のメモリ位置との間で振り分ける、前記判断するステップと、
前記アダプタによって、前記メモリ・アクセス命令および前記実アドレスを、前記LPCメモリに対するメディア・コントローラに送信するステップであって、前記LPCメモリに対する前記メディア・コントローラはメモリ・インターフェースを介して前記アダプタに取付けられている、前記送信するステップと、
を実行するように構成される、アダプタ。 - 前記ステップ群が、
前記プロセッサから、後続のメモリ・アクセス命令を受信するステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記後続のメモリ・アクセス命令が前記LPCメモリを対象としていることを判断するステップと、
前記アダプタによって、前記後続のメモリ・アクセス命令および前記後続のメモリ・アクセス命令に対する前記実アドレスを、前記LPCメモリに対する前記メディア・コントローラに送信するステップと、
をさらに含む、請求項8に記載のアダプタ。 - 前記ステップ群が、
前記アクセラレータから、後続のメモリ・アクセス命令を受信するステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記後続のメモリ・アクセス命令が前記LPCメモリを対象としていないことを判断するステップと、
前記アダプタによって、前記後続のメモリ・アクセス命令および前記後続のメモリ・アクセス命令に対する前記実アドレスを、前記プロセッサに送信するステップと、
をさらに含む、請求項8に記載のアダプタ。 - 前記アクセラレータから、前記LPCメモリを対象としているメモリ・アクセス命令を受信するステップが、
前記アダプタによって、前記アクセラレータから、有効アドレスを含む、メモリ・アクセス・オペレーションを開始する要求を受信するステップと、
前記有効アドレスを前記実アドレスに変換するステップと、
前記アダプタによって、前記実アドレスに対応する変換タグ(「XTAG」)を前記アクセラレータに提供するステップと、
前記アダプタによって、前記アクセラレータから前記XTAGを含む前記メモリ・アクセス命令を受信するステップと、
を含む、請求項8に記載のアダプタ。 - 前記他のメモリ位置が、プロセッサ・メモリ、および前記ホスト・コンピューティング・システム上のさらなるアダプタに連結されたメモリを含む、請求項8に記載のアダプタ。
- 前記LPCメモリが、前記アクセラレータと前記プロセッサとの間で分割される、請求項8に記載のアダプタ。
- 前記メモリ・アクセス命令が、前記アダプタ上のコヒーレンシ・インターフェースを介して、前記アダプタによって受信される、請求項8に記載のアダプタ。
- サービス・レイヤ・アダプタを用いてコヒーレンシの最低点(LPC)メモリを管理するためのコンピュータ・プログラム製品であって、前記アダプタは、ホスト・コンピューティング・システム上のプロセッサおよびアクセラレータに連結され、前記プロセッサは、対称型マルチプロセッシング用に構成され、前記コンピュータ・プログラム製品は、コンピュータ可読媒体上に配置され、前記コンピュータ・プログラム製品は、実行されると、前記アダプタに、
前記アダプタによって、前記アクセラレータからメモリ・アクセス命令を受信するステップと、
前記アダプタによって、前記メモリ・アクセス命令に対する実アドレスを読み出すステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記実アドレスが前記LPCメモリを対象としていることを判断するステップであって、前記ベース・アドレス・レジスタが、メモリ・アクセス要求を、前記LPCメモリ位置と、前記ホスト・コンピューティング・システム上の他のメモリ位置との間で振り分ける、前記判断するステップと、
前記アダプタによって、前記メモリ・アクセス命令および前記実アドレスを、前記LPCメモリに対するメディア・コントローラに送信するステップであって、前記LPCメモリに対する前記メディア・コントローラはメモリ・インターフェースを介して前記アダプタに取付けられている、前記送信するステップと、
を実行させるコンピュータ・プログラム命令を含む、
コンピュータ・プログラム製品。 - 前記ステップ群が、
前記プロセッサから、後続のメモリ・アクセス命令を受信するステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記後続のメモリ・アクセス命令が前記LPCメモリを対象としていることを判断するステップと、
前記アダプタによって、前記後続のメモリ・アクセス命令および前記後続のメモリ・アクセス命令に対する前記実アドレスを、前記LPCメモリに対する前記メディア・コントローラに送信するステップと、
をさらに含む、請求項15に記載のコンピュータ・プログラム製品。 - 前記ステップ群が、
前記アクセラレータから、後続のメモリ・アクセス命令を受信するステップと、
前記アダプタ上のベース・アドレス・レジスタを使って、前記後続のメモリ・アクセス命令が前記LPCメモリを対象としていないことを判断するステップと、
前記アダプタによって、前記後続のメモリ・アクセス命令および前記後続のメモリ・アクセス命令に対する前記実アドレスを、前記プロセッサに送信するステップと、
をさらに含む、請求項15に記載のコンピュータ・プログラム製品。 - 前記アクセラレータから、前記LPCメモリを対象としているメモリ・アクセス命令を受信するステップが、
前記アダプタによって、前記アクセラレータから、有効アドレスを含む、メモリ・アクセス・オペレーションを開始する要求を受信するステップと、
前記有効アドレスを前記実アドレスに変換するステップと、
前記アダプタによって、前記実アドレスに対応する変換タグ(「XTAG」)を前記アクセラレータに提供するステップと、
前記アダプタによって、前記アクセラレータから前記XTAGを含む前記メモリ・アクセス命令を受信するステップと、
を含む、請求項15に記載のコンピュータ・プログラム製品。 - 前記他のメモリ位置が、プロセッサ・メモリ、および前記ホスト・コンピューティング・システム上のさらなるアダプタに連結されたメモリを含む、請求項15に記載のコンピュータ・プログラム製品。
- 前記LPCメモリが、前記アクセラレータと前記プロセッサとの間で分割される、請求項15に記載のコンピュータ・プログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/364,458 | 2016-11-30 | ||
US15/364,458 US10394711B2 (en) | 2016-11-30 | 2016-11-30 | Managing lowest point of coherency (LPC) memory using a service layer adapter |
PCT/IB2017/057408 WO2018100478A1 (en) | 2016-11-30 | 2017-11-27 | Managing lowest point of coherency (lpc) memory using service layer adapter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019537153A true JP2019537153A (ja) | 2019-12-19 |
JP6982618B2 JP6982618B2 (ja) | 2021-12-17 |
Family
ID=62190141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019528145A Active JP6982618B2 (ja) | 2016-11-30 | 2017-11-27 | サービス・レイヤ・アダプタを用いる、コヒーレンシの最低点(lpc)メモリの管理方法、アダプタ、プログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US10394711B2 (ja) |
JP (1) | JP6982618B2 (ja) |
CN (1) | CN109964214B (ja) |
DE (1) | DE112017005063T5 (ja) |
GB (1) | GB2572287B (ja) |
WO (1) | WO2018100478A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10394711B2 (en) * | 2016-11-30 | 2019-08-27 | International Business Machines Corporation | Managing lowest point of coherency (LPC) memory using a service layer adapter |
US10846235B2 (en) | 2018-04-28 | 2020-11-24 | International Business Machines Corporation | Integrated circuit and data processing system supporting attachment of a real address-agnostic accelerator |
US11221957B2 (en) * | 2018-08-31 | 2022-01-11 | International Business Machines Corporation | Promotion of ERAT cache entries |
CN110058931B (zh) | 2019-04-19 | 2022-03-22 | 上海兆芯集成电路有限公司 | 用以任务调度的处理***及其加速方法 |
CN110083387B (zh) | 2019-04-19 | 2021-11-12 | 上海兆芯集成电路有限公司 | 使用轮询机制的处理***及其访存方法 |
CN110032453B (zh) | 2019-04-19 | 2022-05-03 | 上海兆芯集成电路有限公司 | 用以任务调度与分配的处理***及其加速方法 |
CN110046053B (zh) | 2019-04-19 | 2021-11-12 | 上海兆芯集成电路有限公司 | 用以分配任务的处理***及其访存方法 |
US20210173784A1 (en) * | 2019-12-06 | 2021-06-10 | Alibaba Group Holding Limited | Memory control method and system |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553920A (ja) * | 1991-08-26 | 1993-03-05 | Toshiba Corp | 構造化アドレス生成装置 |
US5497494A (en) * | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
US5914730A (en) * | 1997-09-09 | 1999-06-22 | Compaq Computer Corp. | System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests |
US5933158A (en) * | 1997-09-09 | 1999-08-03 | Compaq Computer Corporation | Use of a link bit to fetch entries of a graphic address remapping table |
US5936640A (en) * | 1997-09-30 | 1999-08-10 | Compaq Computer Corporation | Accelerated graphics port memory mapped status and control registers |
JP2004500608A (ja) * | 1998-11-16 | 2004-01-08 | インフィネオン・テクノロジーズ・アーゲー | ユニバーサルリソースアクセスコントローラ |
US6405289B1 (en) | 1999-11-09 | 2002-06-11 | International Business Machines Corporation | Multiprocessor system in which a cache serving as a highest point of coherency is indicated by a snoop response |
US6986052B1 (en) * | 2000-06-30 | 2006-01-10 | Intel Corporation | Method and apparatus for secure execution using a secure memory partition |
US6750870B2 (en) * | 2000-12-06 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Multi-mode graphics address remapping table for an accelerated graphics port device |
US6973526B2 (en) * | 2002-06-28 | 2005-12-06 | Intel Corporation | Method and apparatus to permit external access to internal configuration registers |
US7606974B2 (en) * | 2004-05-26 | 2009-10-20 | Intel Corporation | Automatic caching generation in network applications |
EP1617335A1 (fr) * | 2004-07-12 | 2006-01-18 | Stmicroelectronics SA | Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé |
DE602005003987T2 (de) * | 2004-07-23 | 2008-12-11 | Stmicroelectronics S.A. | Verfahren zur Programmierung einer System auf Chip DMA Steuerung, sowie ein System auf Chip dafür. |
US7340582B2 (en) * | 2004-09-30 | 2008-03-04 | Intel Corporation | Fault processing for direct memory access address translation |
US8843727B2 (en) * | 2004-09-30 | 2014-09-23 | Intel Corporation | Performance enhancement of address translation using translation tables covering large address spaces |
TWI270803B (en) | 2004-10-08 | 2007-01-11 | Via Tech Inc | Adapter for memory simulator |
US20060288130A1 (en) * | 2005-06-21 | 2006-12-21 | Rajesh Madukkarumukumana | Address window support for direct memory access translation |
US7853744B2 (en) * | 2007-05-23 | 2010-12-14 | Vmware, Inc. | Handling interrupts when virtual machines have direct access to a hardware device |
US7925857B2 (en) * | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | Method for increasing cache directory associativity classes via efficient tag bit reclaimation |
US8954685B2 (en) * | 2008-06-23 | 2015-02-10 | International Business Machines Corporation | Virtualized SAS adapter with logic unit partitioning |
US8381032B2 (en) * | 2008-08-06 | 2013-02-19 | O'shantel Software L.L.C. | System-directed checkpointing implementation using a hypervisor layer |
US8131935B2 (en) * | 2009-04-07 | 2012-03-06 | International Business Machines Corporation | Virtual barrier synchronization cache |
US8589600B2 (en) | 2009-12-14 | 2013-11-19 | Maxeler Technologies, Ltd. | Method of transferring data with offsets |
US9081657B2 (en) * | 2011-10-13 | 2015-07-14 | Conexant Systems, Inc. | Apparatus and method for abstract memory addressing |
US9176888B2 (en) | 2012-10-04 | 2015-11-03 | International Business Machines Corporation | Application-managed translation cache |
US9766916B2 (en) | 2014-05-05 | 2017-09-19 | International Business Machines Corporation | Implementing coherent accelerator function isolation for virtualization |
US9842075B1 (en) * | 2014-09-12 | 2017-12-12 | Amazon Technologies, Inc. | Presenting multiple endpoints from an enhanced PCI express endpoint device |
KR102320044B1 (ko) * | 2014-10-02 | 2021-11-01 | 삼성전자주식회사 | Pci 장치, 이를 포함하는 인터페이스 시스템, 및 컴퓨팅 시스템 |
US9842081B2 (en) | 2015-01-27 | 2017-12-12 | International Business Machines Corporation | Implementing modal selection of bimodal coherent accelerator |
US20160291887A1 (en) * | 2015-03-30 | 2016-10-06 | Kabushiki Kaisha Toshiba | Solid-state drive with non-volatile random access memory |
US10394711B2 (en) * | 2016-11-30 | 2019-08-27 | International Business Machines Corporation | Managing lowest point of coherency (LPC) memory using a service layer adapter |
-
2016
- 2016-11-30 US US15/364,458 patent/US10394711B2/en active Active
-
2017
- 2017-11-27 JP JP2019528145A patent/JP6982618B2/ja active Active
- 2017-11-27 GB GB1909219.6A patent/GB2572287B/en active Active
- 2017-11-27 WO PCT/IB2017/057408 patent/WO2018100478A1/en active Application Filing
- 2017-11-27 CN CN201780071417.9A patent/CN109964214B/zh active Active
- 2017-11-27 DE DE112017005063.4T patent/DE112017005063T5/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US20180150396A1 (en) | 2018-05-31 |
US10394711B2 (en) | 2019-08-27 |
CN109964214B (zh) | 2022-07-29 |
CN109964214A (zh) | 2019-07-02 |
GB2572287A8 (en) | 2019-10-09 |
WO2018100478A1 (en) | 2018-06-07 |
GB201909219D0 (en) | 2019-08-14 |
GB2572287A (en) | 2019-09-25 |
DE112017005063T5 (de) | 2019-07-04 |
JP6982618B2 (ja) | 2021-12-17 |
GB2572287B (en) | 2020-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019537153A (ja) | サービス・レイヤ・アダプタを用いる、コヒーレンシの最低点(lpc)メモリの管理方法、アダプタ、プログラム | |
US10169247B2 (en) | Direct memory access between an accelerator and a processor using a coherency adapter | |
US9880941B2 (en) | Sharing an accelerator context across multiple processes | |
US9417899B2 (en) | Memory page de-duplication in a computer system that includes a plurality of virtual machines | |
US11068418B2 (en) | Determining memory access categories for tasks coded in a computer program | |
US8650342B2 (en) | System and method for distributed address translation in virtualized information handling systems | |
US10901910B2 (en) | Memory access based I/O operations | |
JP7089333B2 (ja) | 仮想マシンの動的アドレス変換のためのコンピュータ実装方法、システム、およびコンピュータ・プログラム | |
US20150277782A1 (en) | Cache Driver Management of Hot Data | |
US10204060B2 (en) | Determining memory access categories to use to assign tasks to processor cores to execute | |
US20150261681A1 (en) | Host bridge with cache hints | |
US20160292088A1 (en) | Dynamic storage key assignment | |
US10866895B2 (en) | Steering tag support in virtualized environments | |
CN112764668A (zh) | 扩展gpu存储器的方法、电子设备和计算机程序产品 | |
US20160217076A1 (en) | Speculative cache reading using shared buffer | |
US9213644B2 (en) | Allocating enclosure cache in a computing system | |
US10528399B2 (en) | Techniques for faster loading of data for accelerators | |
US20180300256A1 (en) | Maintaining agent inclusivity within a distributed mmu | |
US11860797B2 (en) | Peripheral device protocols in confidential compute architectures | |
US11221957B2 (en) | Promotion of ERAT cache entries |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6982618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |