JP2019091731A - パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 - Google Patents
パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2019091731A JP2019091731A JP2016046449A JP2016046449A JP2019091731A JP 2019091731 A JP2019091731 A JP 2019091731A JP 2016046449 A JP2016046449 A JP 2016046449A JP 2016046449 A JP2016046449 A JP 2016046449A JP 2019091731 A JP2019091731 A JP 2019091731A
- Authority
- JP
- Japan
- Prior art keywords
- inorganic layer
- sic
- sic semiconductor
- semiconductor module
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920001296 polysiloxane Polymers 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 229910003460 diamond Inorganic materials 0.000 claims 1
- 239000010432 diamond Substances 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 239000012044 organic layer Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 9
- 238000003825 pressing Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 25
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 12
- 229910010272 inorganic material Inorganic materials 0.000 description 8
- 239000011147 inorganic material Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
【課題】 耐圧特性を確保しつつ、ウェハ大口径化にも対応できると共に、個片化した素子全面を加圧しながら接合可能な、高耐熱性接合に有利なＳｉＣ半導体素子、並びにＳｉＣ半導体素子搭載パワー半導体モジュールを提供する。【解決手段】 ＳｉＣ半導体素子搭載パワー半導体モジュールを、周縁部（素子端部１２０）に終端構造領域を有すると共にＳｉＣを含んでなるＳｉＣ半導体素子１Ｂと、ＳｉＣ半導体素子１Ｂを封止するシリコーンゲル３と、終端構造領域上に配置された第一の無機層２Ａと、第一の無機層２Ａとシリコーンゲル３との間に配置された第二の無機層２Ｂとを備えた構成とする。【選択図】 図３
Description
本発明は、ＳｉＣ半導体素子を搭載した高耐圧パワー半導体モジュールのＳｉＣ半導体素子の実装構造及びその製造方法に関する。
省エネルギー化、省資源、環境保全などへの規制・要請を背景に、パワー半導体モジュールを用いた電力制御システムが不可欠なものになっている。特に、低損失性、高絶縁特性、高温動作特性に優れるＳｉＣ半導体素子を用いたパワー半導体モジュールの開発が進められている。しかし、ＳｉＣ半導体素子を高耐圧の用途で用いようとすると、電位の分布が集中してしまう素子端部で、絶縁破壊が起こり易くなる。
そこで、従来の素子では、素子上面周辺領域（終端領域）を取り囲むようにガードリングを形成したり、ＦＬＲ（Field Limiting Ring）やＪＴＥ（Junction Termination Extension）などの技術が適用されている。
従来、ＳｉＣ半導体素子搭載パワー半導体モジュールの耐圧特性を確保する技術として、絶縁性樹脂ワニスやペーストを用いて、ＳｉＣ半導体素子周辺部に絶縁性樹脂被膜を形成して耐圧特性を確保するものがあった（例えば、特許文献１参照）。
ＳｉＣ半導体素子を用いたパワー半導体モジュールにおいても低コスト化の観点から、電流を流すアクティブ面積を広くすることが望まれている。このためには、素子周辺の終端領域を狭める必要がある。しかし、素子の終端構造を縮小すると、発生電界強度が増加し耐圧特性を確保できない。そこで特許文献１に開示されているパワー半導体モジュールでは、高耐圧性樹脂を素子終端部に配置して発生電界を緩和している。しかし、製造工程合理化のためにこの手法をダイシング前のウェハ状態で適用すると、樹脂膜の収縮応力によりウェハに反りが発生する。この発生反りは、樹脂膜の密着性や、ダイシング時のプロセス安定性などへの悪影響が懸念される。今後、ウェハのサイズが大きくなると発生反りは増加する方向なのでますます悪影響が懸念される。
一方、今後の傾向として高温動作化が進められているが、そのためにはＳｉＣ半導体素子接合部の高耐熱化が必要になる。高耐熱接合材料として、例えば焼結金属系の接合材料の開発が進められているが、緻密な接合状態を実現させるには、接合時に素子を加圧することが有利である。しかし、特許文献１の樹脂膜を形成した素子では、貼り付きが発生するため、樹脂部分を加圧することができない。このため、樹脂膜を形成した素子周縁部を避け、素子中央部のみを加圧せざるを得ないため、均一な接合状態を実現することが難しい。
そこで、ウェハ状態で適用してもウェハ変形発生を抑制でき、個片化した素子では回路基板に接合する際に加圧領域の制限の無い耐圧特性を確保したＳｉＣ半導体素子並びにＳｉＣ半導体素子搭載パワー半導体モジュール装置を提供することが課題となる。
上記課題を解決するために、本発明に係るパワー半導体モジュールは、周縁部に終端構造領域を有すると共にＳｉＣを含んでなるＳｉＣ半導体素子と、前記ＳｉＣ半導体素子を封止するシリコーンゲルと、前記終端構造領域上に配置された第一の無機層と、前記第一の無機層と前記シリコーンゲルとの間に配置された第二の無機層とを備えることを特徴とする。
また、上記課題を解決するために、本発明に係るＳｉＣ半導体素子は、周縁部に終端構造領域を有すると共にＳｉＣを含んでなるＳｉＣ半導体素子であって、前記終端構造領域上に第一の無機層を備えると共に、最表部に第二の無機層を備えることを特徴とする。
また、上記課題を解決するために、本発明に係るＳｉＣ半導体素子の製造方法は、上記の本発明のＳｉＣ半導体素子を製造する方法であって、前記ＳｉＣ半導体素子を形成するＳｉＣウェハに前記第二の無機層を接着する工程と、表面に前記第二の無機層が配置されたＳｉＣウェハを個々のチップに切り離すダイシング工程とを含むことを特徴とする。
本発明によれば、耐圧特性を確保し、ウェハ大口径化にも対応できると共に、個片化した素子全面を加圧しながら接合可能な、高耐熱性接合に有利なＳｉＣ半導体素子、並びにＳｉＣ半導体素子を搭載したパワー半導体モジュールを提供することができる。
以下、本発明の実施形態のいくつかの例を図面に基づき説明する。
（第一の実施形態）
本発明の実施形態に係るＳｉＣ半導体素子搭載パワー半導体モジュール１００の模式断面を図１に示す。ＳｉＣ半導体素子搭載パワー半導体モジュールは、ＳｉＣ半導体素子がスイッチング素子として搭載されていても良いし、フリーホイールダイオード素子として搭載されていても良いし、両方の素子として搭載されていても良い。
本発明の実施形態に係るＳｉＣ半導体素子搭載パワー半導体モジュール１００の模式断面を図１に示す。ＳｉＣ半導体素子搭載パワー半導体モジュールは、ＳｉＣ半導体素子がスイッチング素子として搭載されていても良いし、フリーホイールダイオード素子として搭載されていても良いし、両方の素子として搭載されていても良い。
図１では、スイッチング素子とダイオード素子の両方にＳｉＣ半導体素子を用いたものを例に説明する。本実施形態に係るパワー半導体モジュール１００は、放熱ベース１１、セラミックス回路基板６、ＳｉＣダイオード素子１Ａ、ＳｉＣスイッチング素子１Ｂ、外部出力端子９Ａ、９Ｂ、及びモジュールケース１０を有している。セラミックス回路基板６は、一方の面に、配線パターン６Ａ１、６Ａ２が設けられ、他方の面に、配線パターン６Ｃを備える。配線パターン６Ｃと放熱ベース１１は、はんだ接合層５Ｂを介して接合される。一方、配線パターン６Ａ１とＳｉＣ半導体素子１Ａ、１Ｂとは、はんだ接合層５Ａを介して接合される。また、正極側と接続される外部出力端子９Ａ（９）は、配線パターン６Ａ１（６Ａ）と直接超音波接合で接合されており、負極側と接続される外部出力端子９Ｂ（９）は、配線パターン６Ａ２（６Ａ）と直接超音波接合で接合されている。なお、ここでは外部出力端子９と配線パターン６Ａとの接続方法は超音波接合としたが、他の接合方法を用いても良い。なお、スイッチング素子１Ｂのゲート及びセンス配線の結線の様子は図中では省略している。
この外部出力端子９Ａ及び９Ｂは、モジュールケース１０の外部に引き出されて他の機器と接続される。
ＳｉＣ半導体素子１Ａ、１Ｂにおける配線パターン６Ａ１側と反対側の面は、ボンディングワイヤー４を介して、外部出力端子９Ｂが接続される配線パターン６Ａ２に接続されている。なお、ＳｉＣスイッチング素子１Ｂの詳細構造については、下記で詳細に説明する。
モジュールケース１０は、放熱ベース１１に接着剤などを用いて固定されており、内部がシリコーンゲル３で満たされている。
図２は図１のＳｉＣ半導体素子搭載部１１０を拡大したものである。ＳｉＣ半導体素子１Ｂの表面周縁部には無機材２Ｂが配置されている。図２のＳｉＣ半導体素子端部１２０のより詳細な構造を図３に示す。図３に示す素子周縁部の終端構造領域には、ガードリング、ＦＬＲ、ＪＴＥ等を含めた電界緩和構造が設けられており（詳細は省略する）、この領域内で電界集中が発生するため、この領域に厚膜絶縁層を配置する必要がある。本発明者らが特許文献１に開示した技術は、前記厚膜絶縁層として高耐電圧性樹脂を適用している。この材料は比較的低温度の処理で厚膜形成できるため有用な手法である。ただ前記課題を解決するためには、前記高耐電圧性樹脂と同等以上の絶縁破壊強さを有する絶縁材料を適することが可能である。前記高耐電圧樹脂の絶縁破壊強さは２００〜３００ｋＶ/ｍｍである。本発明で取り上げた無機材料の絶縁破壊強さは、シリカ系ガラス：〜２００ｋＶ/ｍｍ、アルミナ：〜６００ｋＶ/ｍｍ、窒化珪素：〜１０００ｋＶ/ｍｍ、ＳｉＣ：２５０ｋＶ/ｍｍと前記高耐電圧樹脂と同等以上の特性を有しており、前記高耐電圧樹脂厚膜と同程度の厚さ（５０〜５００μｍ）のこれら材料を用いれば同等以上の耐圧特性を確保することができる。さらに、これら無機材料の熱膨張率は高耐電圧樹脂の１/１０程度と低熱膨張性である上に、軟化温度は１０００℃以上と耐熱性にも優れている。これらの特性を有するため、前記無機材料を用いることにより、前記課題を解決することができた。後述する加工性の面からはシリカ系ガラスを用いることが有利であるが、低熱膨張性並びに耐熱性が上記材料並みの材料であれば適用可能であり、上記材料に限定されるものではない。
上記無機材料を図３の第二の無機層２Ｂに適用する構成としていくつかの手法がある。図３に示す構成では、ＳｉＣ２５の上にＳｉＯ２などの第一の無機層２Ａが配置し、その上に保護層２０が形成されている。保護層には、ポリイミドなどの有機物や窒化珪素などの無機物が用いられているが、これら材料に限定されるものではない。第二の無機層２Ｂの厚さは、耐圧確保の面から５０μｍ以上は必要であり、厚さ数μｍ程度の第一の無機層２Ａの場合に適用可能な、蒸着、スパッタ、ＣＶＤなどの手法で素子上に直接堆積させることは困難である。本発明では、接着層８で第二の無機層２Ｂを配置する方法を開発した。
具体的な製造方法を図６及び図７を用いて説明する。これらの図では、工程順に模式図を示しており、各工程毎に平面図と断面図を配置している。ＳｉＣウェハ上に、所定形状の接着剤８Ａを塗布する（図６(2)）。接着剤としては、例えばポリイミド系樹脂、ポリアミドイミド系樹脂、有機無機ハイブリッド系材料などを用いることができる。耐熱性に優れ、不純物含有量が少ない材料であれば、上記材料に限定されるものではない。接着剤８Ａの塗布手法としては、印刷手法、ディスペンス手法を用いて実施することができる。
この上に、接着剤塗布パターンに合せて予め加工された〔Ａ〕パターン形成無機板を、位置合せして載置して接着する（図６(3)）。〔Ａ〕パターン形成無機板は、上記無機材料で構成されている。上記無機材料の板状材料を作製し、これに所定形状の開口を形成して、〔Ａ〕パターン形成無機板を得ることができる。このパターン形成無機板が、図５の２Ｂの第二の無機層に相当するため、必要な耐圧レベルに応じて、パターン形成無機板の板厚を調整する。
開口形成方法としては、上記板材にホトリソグラフィ手法で所定形状のマスクパターンを形成後、材料に応じたエッチング薬剤でエッチング処理して開口する方法、ハードマスクを上記板材に被せてからサンドブラストで開口する方法、レーザ照射して開口する方法、所定形状のケガキラインを設けてから機械的又は熱的ストレスを加えて開口する方法など含めていくつかの方法から適当な手法を適用することができる。
〔Ａ〕パターン形成無機板の接着は、真空ホットプレス装置を用いて、減圧雰囲気下、加熱しながら前記無機板を加圧して貼り付けても良いし、ラミネータを用いて貼り付けても良い。ホットプレスで接着層８Ａの融点以上に加熱しながら加圧して接着する。接着剤の種類によって貼付け条件は異なるが、例えば、不活性雰囲気中、３２０℃、面圧０．３ＭＰａ、加圧時間１分である。このようにして、所定パターンの開口を有する無機板を接着したＳｉＣウェハが完成する。
次に、ＳｉＣウェハの所定のラインでダイシングすることにより、個片化されたＳｉＣ半導体素子を得ることができる（図７(4)）。個片化したＳｉＣ半導体素子の平面図を図４Ａ、図４Ｂ、図４Ｃに示す。図４Ａはダイオード素子の場合、図４Ｂはゲートパッド及びセンスパッドが素子周辺部に配置される場合、図４Ｃはゲートパッドが素子中央部に配置されると共にセンスパッドが素子周辺部に配置される場合である。
ここでは、ＳｉＣ半導体素子の構成として図３の構成で説明したが、各種構成が可能であり、例えば図５に示すように保護層を除いた構成も可能である。
以上のように、第一の実施形態によれば、ＳｉＣ半導体素子周縁部の終端構造領域上に厚膜無機層を配置することが可能となる。その結果、耐圧特性を確保しつつ、ウェハ状態でも反り発生を抑えられ、大口径ウェハにも適用可能な生産性に優れる構成である。
（第二の実施形態）
本発明の第二の実施形態に係わるＳｉＣ半導体素子搭載パワー半導体モジュールを図１及び図２を用いて説明する。第二の実施形態は第一の実施形態の変形例であって、第一の実施形態と異なるのは、ＳｉＣ半導体素子１Ａ、１Ｂを接合する接合層５の接合材料である。第一の実施形態では接合層５にはんだを用いているが、第二の実施形態では接合層５に焼結金属を用いている。この点で、第二の実施形態は第一の実施形態と異なるが、それ以外の点は第一の実施形態と共通である。
本発明の第二の実施形態に係わるＳｉＣ半導体素子搭載パワー半導体モジュールを図１及び図２を用いて説明する。第二の実施形態は第一の実施形態の変形例であって、第一の実施形態と異なるのは、ＳｉＣ半導体素子１Ａ、１Ｂを接合する接合層５の接合材料である。第一の実施形態では接合層５にはんだを用いているが、第二の実施形態では接合層５に焼結金属を用いている。この点で、第二の実施形態は第一の実施形態と異なるが、それ以外の点は第一の実施形態と共通である。
セラミックス回路基板６の配線パターン６Ａ１上に、焼結用金属ペーストの所定パターンを、印刷手法あるいはディスペンス手法で形成する。 この上に、第一の実施形態と同じＳｉＣ半導体素子を載置する。この構成で、所定の加熱処理を行うことにより、焼結金属層が形成され、ＳｉＣ半導体素子が接合される。但し、この方法では、焼結層の緻密性が低目であるため、より高信頼用途への応用の場合は、上記加熱処理時にＳｉＣ半導体素子を加圧することにより、焼結層をより緻密なものにすることが有効である。本発明によるＳｉＣ半導体素子では、最表層周縁部に耐熱性に優れる無機層２Ｂを配置しているため、加熱時に２Ｂ部分を加圧しても貼り付きなどの異常は発生しない。このため、素子接合部の全域に渡って緻密な焼結金属層を実現可能である。
以上のように、第二の実施形態によれば、耐圧特性を確保しつつ、耐熱性に優れるＳｉＣ半導体素子接合を実現することが可能となる。
１Ａ…ダイオード素子、１Ｂ…スイッチング素子、
１Ｂ１…主電流パッド、１Ｂ２…ゲートパッド、１Ｂ３…センスパッド、
２…無機層、２Ａ…第一の無機層、２Ｂ…第二の無機層、
３…シリコーンゲル、
４…ボンディングワイヤー、
４Ａ…主電流を流すワイヤー、４Ｂ…ゲートやセンス用ワイヤー、
５Ａ、５Ｂ…接合層、
６…セラミックス回路基板、
６Ａ１、６Ａ２…配線パターン、６Ｂ…セラミックス絶縁板、６Ｃ…金属パターン、
７Ａ、７Ｂ、７Ｃ…金属層、
８…接着層、８Ａ…接着剤、
９…外部出力電極端子、
１０…ケース、１１…放熱ベース、
２０…保護層、２５…ＳｉＣ、
３０…開口部、
４０…ダイシングライン
１Ｂ１…主電流パッド、１Ｂ２…ゲートパッド、１Ｂ３…センスパッド、
２…無機層、２Ａ…第一の無機層、２Ｂ…第二の無機層、
３…シリコーンゲル、
４…ボンディングワイヤー、
４Ａ…主電流を流すワイヤー、４Ｂ…ゲートやセンス用ワイヤー、
５Ａ、５Ｂ…接合層、
６…セラミックス回路基板、
６Ａ１、６Ａ２…配線パターン、６Ｂ…セラミックス絶縁板、６Ｃ…金属パターン、
７Ａ、７Ｂ、７Ｃ…金属層、
８…接着層、８Ａ…接着剤、
９…外部出力電極端子、
１０…ケース、１１…放熱ベース、
２０…保護層、２５…ＳｉＣ、
３０…開口部、
４０…ダイシングライン
Claims (13)
- 周縁部に終端構造領域を有すると共にＳｉＣを含んでなるＳｉＣ半導体素子と、
前記ＳｉＣ半導体素子を封止するシリコーンゲルと、
前記終端構造領域上に配置された第一の無機層と、
前記第一の無機層と前記シリコーンゲルとの間に配置された第二の無機層と
を備えることを特徴とするパワー半導体モジュール。 - 請求項１に記載のパワー半導体モジュールにおいて、
前記第二の無機層は、ＳｉＯ２材料、セラミックス材料、ダイヤモンド材料、Ｓｉ材料、およびＳｉＣ材料の中から選ばれる材料である
ことを特徴とするパワー半導体モジュール。 - 請求項１または２に記載のパワー半導体モジュールにおいて、
前記第二の無機層は、前記第一の無機層よりも厚い
ことを特徴とするパワー半導体モジュール。 - 請求項１ないし３のいずれか１項に記載のパワー半導体モジュールにおいて、
前記第二の無機層と前記第一の無機層との間に少なくとも１層の有機物層が介在している
ことを特徴とするパワー半導体モジュール。 - 請求項１ないし３のいずれか１項に記載のパワー半導体モジュールにおいて、
前記第二の無機層と前記第一の無機層との間に、前記第一の無機層とも前記第二の無機層とも異なる少なくとも１層の無機物層が介在している
ことを特徴とするパワー半導体モジュール。 - 請求項１ないし５のいずれか１項に記載のパワー半導体モジュールにおいて、
前記第二の無機層はシリカ系ガラス材料である
ことを特徴とするパワー半導体モジュール。 - 請求項１ないし６のいずれか１項に記載のパワー半導体モジュールにおいて、
前記ＳｉＣ半導体素子は、ダイオード素子およびスイッチング素子の少なくともいずれか一方である
ことを特徴とするパワー半導体モジュール。 - 請求項１ないし７のいずれか１項に記載のパワー半導体モジュールにおいて、
前記ＳｉＣ半導体素子は、焼結金属材料で接合されている
ことを特徴とするパワー半導体モジュール。 - 周縁部に終端構造領域を有すると共にＳｉＣを含んでなるＳｉＣ半導体素子であって、
前記終端構造領域上に第一の無機層を備えると共に、最表部に第二の無機層を備える
ことを特徴とするＳｉＣ半導体素子。 - 請求項９に記載のＳｉＣ半導体素子において、
前記第二の無機層と前記第一の無機層との間に少なくとも１層の有機物層が介在している
ことを特徴とするＳｉＣ半導体素子。 - 請求項９に記載のＳｉＣ半導体素子において、
前記第二の無機層と前記第一の無機層との間に、前記第一の無機層とも前記第二の無機層とも異なる少なくとも１層の無機物層が介在している
ことを特徴とするＳｉＣ半導体素子。 - 請求項９ないし１１のいずれか１項に記載のＳｉＣ半導体素子において、
前記第二の無機層はシリカ系ガラス材料である
ことを特徴とするＳｉＣ半導体素子。 - 請求項９ないし１２のいずれか１項に記載のＳｉＣ半導体素子を製造する方法であって、
前記ＳｉＣ半導体素子を形成するＳｉＣウェハに前記第二の無機層を接着する工程と、
表面に前記第二の無機層が配置されたＳｉＣウェハを個々のチップに切り離すダイシング工程と
を含むことを特徴とするＳｉＣ半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016046449A JP2019091731A (ja) | 2016-03-10 | 2016-03-10 | パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 |
| PCT/JP2017/003260 WO2017154408A1 (ja) | 2016-03-10 | 2017-01-31 | パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016046449A JP2019091731A (ja) | 2016-03-10 | 2016-03-10 | パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019091731A true JP2019091731A (ja) | 2019-06-13 |
Family
ID=59790282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016046449A Pending JP2019091731A (ja) | 2016-03-10 | 2016-03-10 | パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2019091731A (ja) |
| WO (1) | WO2017154408A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022157823A1 (ja) * | 2021-01-19 | 2022-07-28 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756887B2 (ja) * | 1988-04-04 | 1995-06-14 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
| JP2000340719A (ja) * | 1999-05-26 | 2000-12-08 | Hitachi Ltd | パワー半導体装置 |
| JP5628765B2 (ja) * | 2011-08-19 | 2014-11-19 | 株式会社日立製作所 | 半導体装置 |
| JP5600698B2 (ja) * | 2012-03-14 | 2014-10-01 | 株式会社 日立パワーデバイス | ＳｉＣ素子搭載パワー半導体モジュール |
| US9257511B2 (en) * | 2013-03-26 | 2016-02-09 | Infineon Technologies Ag | Silicon carbide device and a method for forming a silicon carbide device |
-
2016
- 2016-03-10 JP JP2016046449A patent/JP2019091731A/ja active Pending
-
2017
- 2017-01-31 WO PCT/JP2017/003260 patent/WO2017154408A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022157823A1 (ja) * | 2021-01-19 | 2022-07-28 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017154408A1 (ja) | 2017-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846699B2 (ja) | 半導体パワーモジュールおよびその製造方法 | |
| CN103828079B (zh) | 承载设备、具有承载设备的电气设备和其制造方法 | |
| JP2016012741A (ja) | 半導体装置およびその形成方法 | |
| US8987875B2 (en) | Balanced stress assembly for semiconductor devices | |
| CN102881665A (zh) | 用于晶片级封装的***和方法 | |
| KR102558905B1 (ko) | 고열전도성의 디바이스 기판 및 그 제조 방법 | |
| US20220369468A1 (en) | Substrate structures and methods of manufacture | |
| JP2014150203A (ja) | パワーモジュール、およびパワーモジュールの製造方法 | |
| JP6150718B2 (ja) | 半導体装置およびその製造方法 | |
| JP2019091731A (ja) | パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法 | |
| JP2008270465A (ja) | マイクロトランスの製造方法 | |
| TW201731037A (zh) | 半導體封裝件及其製造方法 | |
| JP3721175B2 (ja) | 半導体装置の製造方法 | |
| JP2017005007A (ja) | 半導体装置、および半導体装置の製造方法 | |
| WO2016111127A1 (ja) | パワー半導体モジュール装置及びその製造方法 | |
| US11437338B2 (en) | Semiconductor device, sintered metal sheet, and method for manufacturing sintered metal sheet | |
| JP3618060B2 (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JP2015019003A (ja) | パワーモジュール及びその製造方法 | |
| JP2015144257A (ja) | 回路基板およびその製造方法 | |
| JP2015164167A (ja) | 回路基板、その製造方法、および電子装置 | |
| JP7332528B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI748852B (zh) | 電路板結構及其製作方法 | |
| JP2932995B2 (ja) | 半導体装置の製造方法と半導体素子実装用基板保持具 | |
| JP6605991B2 (ja) | 電子デバイスの製造方法 | |
| JP2003234451A (ja) | 半導体装置およびその製造方法 |