JP2017147637A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2017147637A JP2017147637A JP2016028818A JP2016028818A JP2017147637A JP 2017147637 A JP2017147637 A JP 2017147637A JP 2016028818 A JP2016028818 A JP 2016028818A JP 2016028818 A JP2016028818 A JP 2016028818A JP 2017147637 A JP2017147637 A JP 2017147637A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- converters
- unit
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000005070 sampling Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
前記信号処理装置は、複数の前記領域のそれぞれの前記第2線路の線路長が等しくてもよい。
前記信号処理装置は、前記分配部において、前記入力部から前記出力部までの配線パターンがツリー状であってもよい。
前記生成部は、前記クロック信号として、複数の前記変換部の同期をとるためのサンプリング信号と、前記変換する際に用いられる同期用信号とを生成し、前記分配部は、前記サンプリング信号を一の基板の第1の面で分配し、前記同期用信号を、前記基板の第1の面と反対側の第2の面で分配してもよい。
発振器12は、例えばPLL(Phase Locked Loop)回路等によって構成されている。発振器12は、生成部として機能し、基準発振器11から入力された基準信号に基づいて、クロック信号として、複数の変換器14の同期をとるための同期用信号と、複数の変換器14において、アナログ信号をデジタル信号に変換する際に用いられるサンプリング信号とを生成する。例えば、サンプリング信号の周波数は、3.6GHzである。また、同期用信号は、サンプリング信号の分周信号であり、同期用信号の周波数は22.5MHzである。発振器12は、サンプリング信号を分配器13A及び集積回路19に出力するとともに、同期用信号を分配器13B及び集積回路19に出力する。
分配器13Aは、分配されたサンプリング信号を、第2線路17を介して、複数の変換器14に出力する。
分配器13Bは、分配された同期用信号を、第2線路18を介して、複数の変換器14に出力する。
複数の変換器14は、分配器13から出力されたクロック信号に基づいて、アナログ信号をデジタル信号に変換し、当該デジタル信号をシリアルデータとして集積回路19に出力するAD変換器である。本実施形態において、信号処理装置1には、複数の変換器14として、図1に示すように、変換器14A〜14Dが設けられている。
以上説明したように、本実施形態に係る信号処理装置1は、クロック信号に基づいて、アナログ信号をデジタル信号に変換して出力する複数の変換器14と、クロック信号を、複数の変換器14に分配する分配器13と、複数の変換器14のそれぞれに割り当てられた領域のみを通り、アナログ信号を変換器14に供給する第1線路16と、当該領域のみを通り、分配されたクロック信号を変換器14に供給する第2線路17、18とを備える。このようにすることで、領域内の変換器14に接続される線路と、当該領域とは異なる領域内の変換器14に接続される線路とが、交差したり近接したりすることを抑制することができる。これにより、信号処理装置1は、それぞれの変換器14に入力されるアナログ信号が、クロック信号を供給する線路を介して、他の変換器14に入力されるアナログ信号と干渉することを抑制することができる。
11 基準発振器
12 発振器
13 分配器
14 変換器
15 シールドケース
16 第1線路
17、18 第2線路
19 集積回路
20 基板
Claims (7)
- クロック信号に基づいて、アナログ信号をデジタル信号に変換して出力する複数の変換部と、
基準信号に基づいて、前記クロック信号を生成する生成部と、
生成された前記クロック信号を、複数の前記変換部に分配する分配部と、
複数の前記変換部のそれぞれに割り当てられた領域のみを通り、前記アナログ信号を前記変換部に供給する第1線路と、
前記領域のみを通り、分配された前記クロック信号を前記変換部に供給する第2線路と、
を備える信号処理装置。 - 複数の前記領域のそれぞれに、当該領域に配置される前記変換部と、他の前記領域に配置される前記変換部に入力する信号とが干渉することを防ぐ遮蔽部をさらに備える、
請求項1に記載の信号処理装置。 - 複数の前記領域のそれぞれの前記第2線路の線路長が等しい、
請求項1又は2に記載の信号処理装置。 - 前記分配部において、生成された前記クロック信号が入力される入力部から、複数の前記変換部のそれぞれに前記クロック信号を出力する複数の出力部のそれぞれまでの線路長が等しい、
請求項1から3のいずれか1項に記載の信号処理装置。 - 前記分配部において、前記入力部から前記出力部までの配線パターンがツリー状である、
請求項4に記載の信号処理装置。 - 前記生成部は、前記クロック信号として、複数の前記変換部の同期をとるためのサンプリング信号と、前記変換する際に用いられる同期用信号とを生成し、
前記分配部は、前記サンプリング信号と、前記同期用信号とを、それぞれ異なる基板上で分配する、
請求項1から5のいずれか1項に記載の信号処理装置。 - 前記生成部は、前記クロック信号として、複数の前記変換部の同期をとるためのサンプリング信号と、前記変換する際に用いられる同期用信号とを生成し、
前記分配部は、前記サンプリング信号を一の基板の第1の面で分配し、前記同期用信号を、前記基板の第1の面と反対側の第2の面で分配する、
請求項1から6のいずれか1項に記載の信号処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016028818A JP6694728B2 (ja) | 2016-02-18 | 2016-02-18 | 信号処理装置 |
US15/434,058 US9716511B1 (en) | 2016-02-18 | 2017-02-16 | Signal processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016028818A JP6694728B2 (ja) | 2016-02-18 | 2016-02-18 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147637A true JP2017147637A (ja) | 2017-08-24 |
JP6694728B2 JP6694728B2 (ja) | 2020-05-20 |
Family
ID=59350388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016028818A Active JP6694728B2 (ja) | 2016-02-18 | 2016-02-18 | 信号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9716511B1 (ja) |
JP (1) | JP6694728B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018042167A (ja) * | 2016-09-09 | 2018-03-15 | 日本電波工業株式会社 | クロック発生回路及び信号処理装置 |
US10509104B1 (en) * | 2018-08-13 | 2019-12-17 | Analog Devices Global Unlimited Company | Apparatus and methods for synchronization of radar chips |
US10598729B1 (en) | 2019-08-08 | 2020-03-24 | Xilinx, Inc. | Device monitoring using satellite ADCs having local voltage reference |
US11271581B1 (en) * | 2020-05-18 | 2022-03-08 | Xilinx, Inc. | Time-multiplexed distribution of analog signals |
CN116301199B (zh) * | 2023-05-12 | 2023-09-29 | 中星联华科技(北京)有限公司 | 信号生成***及方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6046099A (ja) * | 1984-07-25 | 1985-03-12 | 株式会社日立製作所 | プラグイン実装体 |
JP2004226313A (ja) * | 2003-01-24 | 2004-08-12 | Canon Inc | 放射線検出装置 |
JP2005209168A (ja) * | 2003-12-25 | 2005-08-04 | Hitachi Ltd | 半導体メモリモジュール、メモリシステム、回路、半導体装置、およびdimm |
JP2006190240A (ja) * | 2004-12-09 | 2006-07-20 | Hitachi Ltd | 情報処理装置 |
JP2008245002A (ja) * | 2007-03-28 | 2008-10-09 | Anritsu Corp | A/d変換装置 |
JP2010141721A (ja) * | 2008-12-12 | 2010-06-24 | Anritsu Corp | A/d変換装置 |
WO2010095232A1 (ja) * | 2009-02-19 | 2010-08-26 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
US20100277354A1 (en) * | 2009-04-30 | 2010-11-04 | Jaesik Lee | Technique for photonic analog-to-digital signal conversion |
JP2012163452A (ja) * | 2011-02-07 | 2012-08-30 | Tanita Corp | 体重計 |
JP2012199769A (ja) * | 2011-03-22 | 2012-10-18 | Canon Inc | Ad変換回路、光電変換装置、撮像システム、およびad変換回路の駆動方法 |
JP2013055598A (ja) * | 2011-09-06 | 2013-03-21 | Hitachi Ltd | アナログデジタル変換器及び無線受信機 |
JP2014160045A (ja) * | 2013-02-21 | 2014-09-04 | Toyota Motor Corp | 部分放電検査装置及び検査方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5039623B2 (ja) | 2008-03-28 | 2012-10-03 | アンリツ株式会社 | A/d変換装置 |
EP2465201A1 (en) * | 2009-08-11 | 2012-06-20 | Arctic Silicon Devices As | Adc with enhanced and/or adjustable accuracy |
FR2975247B1 (fr) * | 2011-05-11 | 2013-06-07 | St Microelectronics Sa | Circuit de synchronisation de donnees |
-
2016
- 2016-02-18 JP JP2016028818A patent/JP6694728B2/ja active Active
-
2017
- 2017-02-16 US US15/434,058 patent/US9716511B1/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6046099A (ja) * | 1984-07-25 | 1985-03-12 | 株式会社日立製作所 | プラグイン実装体 |
JP2004226313A (ja) * | 2003-01-24 | 2004-08-12 | Canon Inc | 放射線検出装置 |
JP2005209168A (ja) * | 2003-12-25 | 2005-08-04 | Hitachi Ltd | 半導体メモリモジュール、メモリシステム、回路、半導体装置、およびdimm |
JP2006190240A (ja) * | 2004-12-09 | 2006-07-20 | Hitachi Ltd | 情報処理装置 |
JP2008245002A (ja) * | 2007-03-28 | 2008-10-09 | Anritsu Corp | A/d変換装置 |
JP2010141721A (ja) * | 2008-12-12 | 2010-06-24 | Anritsu Corp | A/d変換装置 |
WO2010095232A1 (ja) * | 2009-02-19 | 2010-08-26 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
US20100277354A1 (en) * | 2009-04-30 | 2010-11-04 | Jaesik Lee | Technique for photonic analog-to-digital signal conversion |
JP2012163452A (ja) * | 2011-02-07 | 2012-08-30 | Tanita Corp | 体重計 |
JP2012199769A (ja) * | 2011-03-22 | 2012-10-18 | Canon Inc | Ad変換回路、光電変換装置、撮像システム、およびad変換回路の駆動方法 |
JP2013055598A (ja) * | 2011-09-06 | 2013-03-21 | Hitachi Ltd | アナログデジタル変換器及び無線受信機 |
JP2014160045A (ja) * | 2013-02-21 | 2014-09-04 | Toyota Motor Corp | 部分放電検査装置及び検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US9716511B1 (en) | 2017-07-25 |
JP6694728B2 (ja) | 2020-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6694728B2 (ja) | 信号処理装置 | |
US8422619B2 (en) | Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method | |
JP2007087380A (ja) | クロックスキュー管理方法および装置 | |
JP7263539B2 (ja) | クロック分配共振器システム | |
US6696863B2 (en) | Clock signal distribution circuit | |
JP2006010695A (ja) | ピンごとのクロック合成方法およびシステム | |
JP2007020101A (ja) | クロック生成器及びこれを用いた無線受信装置 | |
US9935052B1 (en) | Power line layout in integrated circuits | |
CN115061394A (zh) | 一种基于数字同步控制的多通道高精度相参信号生成*** | |
JP2010178156A (ja) | クロック制御回路及び送信機 | |
KR101794139B1 (ko) | 반도체 테스트를 위한 클럭 동기 회로 시스템 | |
AU2021215359A1 (en) | Control arrangement and method | |
US8565293B2 (en) | Method for synchronizing a plurality of measuring channel assemblies and/or measuring devices, and appropriate measuring device | |
CN205378339U (zh) | 晶振在pcb板中的接地结构 | |
CN104363015A (zh) | 小数分频器电路 | |
JP6363450B2 (ja) | 通信装置 | |
CN105162542A (zh) | 一种分布式多路高速同步时钟电路及产生方法 | |
KR20100037387A (ko) | 메모리 모듈 및 회로 기판의 토폴로지 | |
JP2010032401A (ja) | 半導体試験装置 | |
JP7195048B2 (ja) | 信号処理回路 | |
CN108307580A (zh) | 一种pcb电路板及其布线方法 | |
JP6121690B2 (ja) | クロック並走型シリアライザ回路 | |
JP2013102417A5 (ja) | ||
WO2023074740A1 (ja) | 量子コンピュータの制御装置 | |
JP2008286660A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6694728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |