JP2017092419A - 半導体検出器 - Google Patents
半導体検出器 Download PDFInfo
- Publication number
- JP2017092419A JP2017092419A JP2015224737A JP2015224737A JP2017092419A JP 2017092419 A JP2017092419 A JP 2017092419A JP 2015224737 A JP2015224737 A JP 2015224737A JP 2015224737 A JP2015224737 A JP 2015224737A JP 2017092419 A JP2017092419 A JP 2017092419A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- electrode
- substrate
- semiconductor chip
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
- Measurement Of Radiation (AREA)
Abstract
【課題】半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる半導体検出器を提供することを目的とする。【解決手段】この発明の放射線検出器は、バンプ電極3と半導体チップ1上の画素電極15との接触面積をA1とするとともに、バンプ電極3と対向基板2上の対向画素電極21との接触面積をA2とすると、A1>A2の条件を満たすバンプ電極3の形状を有するように形成している。したがって、接合面圧が一定の場合に、対向基板2から半導体チップ1にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。【選択図】図1
Description
この発明は、医療分野、工業分野、さらには原子力分野等に用いられる半導体検出器に関する。
半導体チップの電極とパッケージ基板上の電極とを向かい合わせにして、導電性バンプ(バンプ電極)を介して両者を電気的に接続する、いわゆる「フリップチップボンディング」は図6のような構造である。図6の符号101は信号読出し基板であり、符号102は半導体チップであり、符号103は画素電極であり、符号104は導電性バンプであり、符号105は絶縁層である。
信号読出し基板101は、例えば画素電極103を2次元マトリックス状に配置したCMOS集積回路等の信号読出し基板である。なお、半導体チップの替わりに対向基板などに代表される基板を用いてもよい。画素電極103は信号読出し基板101に形成されている。導電性バンプ104は、画素電極103に対向した位置に対向画素電極として半導体チップ102に形成されている。
図6に示すフリップチップボンディングは光検出器や放射線検出器に用いられ、光や放射線を検出し、検出されて得られた信号を取り出す。なお、フリップチップボンディングは、はんだバンプや金バンプなどを用いた金属接合方式の他に、有機材料を用いた接合である導電性樹脂接合や、異方性導電部材接合などの接着接合方式もある。フリップチップボンディング以外に、接合の対象として基板を両方用いる場合にも適用することができる。
なお、光や放射線を検出する半導体チップや基板は光電変換半導体層を有している。光や放射線の入射側にバイアス電圧を印加する共通電極を有し、当該共通電極と上述した画素電極とで光電変換半導体層を挟持して構成されている(例えば、特許文献1参照)。
対向画素電極にバンプ電極が形成される場合には、金バンプなどを用いた金属接合では、バンプ電極と画素電極との接合面に、圧力,熱または超音波等のエネルギーを加えることにより、バンプ材料および電極材料間の金属の相互拡散により接合する圧着方式を用いることにより、強度および信頼性の高い接合が得られる。
しかしながら、圧着方式で接合を行う際には、以下のような問題点がある。すなわち、圧着方式で接合を行う際に、柔らかい,もしくは耐熱温度の低い半導体チップに過大な圧力を加えると、機械的破壊や電気特性劣化を生じるので、圧着方式で対向基板とのバンプ接続を行うためには、接合時に半導体チップにかかる応力を耐圧以下に抑える必要がある。
この発明は、このような事情に鑑みてなされたものであって、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる半導体検出器を提供することを目的とする。
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明に係る半導体検出器(「第1の発明」と呼ぶ)は、光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造、あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、前記バンプ電極と前記画素電極との接触面積をA1、前記バンプ電極と前記対向画素電極との接触面積をA2とすると、A1>A2の条件を満たすものである。
すなわち、この発明に係る半導体検出器(「第1の発明」と呼ぶ)は、光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造、あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、前記バンプ電極と前記画素電極との接触面積をA1、前記バンプ電極と前記対向画素電極との接触面積をA2とすると、A1>A2の条件を満たすものである。
この発明に係る半導体検出器(第1の発明)によれば、バンプ電極と一方の半導体チップまたは基板上の画素電極との接触面積をA1とするとともに、バンプ電極と対向した他方の半導体チップまたは基板上の対向画素電極との接触面積をA2とすると、A1>A2の条件を満たすバンプ電極の形状を有するように形成している。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板から一方の半導体チップまたは基板にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第1の発明とは別の発明に係る半導体検出器(「第2の発明」と呼ぶ)は、第1の発明に係る半導体検出器において、ヤング率をE(GPa)、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を前記画素電極が有するものである。
この発明に係る半導体検出器(第2の発明)によれば、上述した第1の発明における条件(A1>A2の条件)の他に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率E(GPa)に基づいて画素電極の厚みt(μm)が設計されているので、画素電極が緩衝材(クッション)の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板から一方の半導体チップまたは基板にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第1の発明・第2の発明とは別の発明に係る半導体検出器(「第3の発明」と呼ぶ)は、光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造,あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、ヤング率をE(GPa)、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を前記画素電極が有するものである。
この発明に係る半導体検出器(第3の発明)によれば、上述した第2の発明と同様に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率E(GPa)に基づいて画素電極の厚みt(μm)が設計されているので、画素電極が緩衝材(クッション)の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板から一方の半導体チップまたは基板にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。なお、上述した第1の発明・第2の発明と相違して、第1の発明・第2の発明における条件(A1>A2の条件)を満たさない。
この発明に係る半導体検出器(第1の発明)によれば、バンプ電極と一方の半導体チップまたは基板上の画素電極との接触面積をA1とするとともに、バンプ電極と対向した他方の半導体チップまたは基板上の対向画素電極との接触面積をA2とすると、A1>A2の条件を満たすバンプ電極の形状を有するように形成している。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第1の発明とは別の発明に係る半導体検出器(第2の発明)によれば、上述した第1の発明における条件(A1>A2の条件)の他に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率E(GPa)に基づいて画素電極の厚みt(μm)が設計されているので、画素電極が緩衝材(クッション)の機能を有する。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第1の発明・第2の発明とは別の発明に係る半導体検出器(第3の発明)によれば、上述した第2の発明と同様に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率E(GPa)に基づいて画素電極の厚みt(μm)が設計されているので、画素電極が緩衝材(クッション)の機能を有する。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第1の発明とは別の発明に係る半導体検出器(第2の発明)によれば、上述した第1の発明における条件(A1>A2の条件)の他に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率E(GPa)に基づいて画素電極の厚みt(μm)が設計されているので、画素電極が緩衝材(クッション)の機能を有する。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第1の発明・第2の発明とは別の発明に係る半導体検出器(第3の発明)によれば、上述した第2の発明と同様に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率E(GPa)に基づいて画素電極の厚みt(μm)が設計されているので、画素電極が緩衝材(クッション)の機能を有する。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
以下、図面を参照してこの発明の実施例1を説明する。図1は、実施例1に係る半導体検出器(放射線検出器)の概略断面図であり、図2は、各実施例に係る半導体検出器(放射線検出器)の半導体チップおよび対向基板(信号読出し基板)の具体的な構成を示した概略断面図であり、図3は、各実施例に係る半導体検出器(放射線検出器)の対向基板(信号読出し基板)の単位画素当たりの等価回路である。後述する実施例2,3も含めて、本実施例1では、半導体検出器は、放射線検出器として用いられる。なお、図2ではバンプ電極の図示を省略する。
放射線検出器は、図1〜図3に示すように、半導体チップ1と、半導体チップ1に対向配置した対向基板2とを備えている。半導体チップ1は、共通電極11,光電変換半導体層13,画素電極15の順に積層形成されて構成されている。一方、対向基板2は、2次元マトリックス状に配置された各々の対向画素電極21およびそれらを配列する画素配列層を含んだ信号読出し基板で構成されている。対向画素電極21は、画素電極15に対向した位置に形成されている。具体的には、スパッタ蒸着もしくはスクリーン印刷,めっき等によって形成されたバンプ電極3により半導体チップ1の画素電極15と対向基板2の対向画素電極21とを互いに対向させて貼り合わせる。
対向基板2はSi(シリコン)あるいはガラス基板で形成されている。対向基板2には、上述の対向画素電極21の他に、画素容量22,スイッチングトランジスタ23が2次元マトリックス状に形成され、走査線24(図3を参照)および信号読出線25(図3を参照)が行および列方向にそれぞれ縦横にパターン形成されている。
具体的には、図2に示すように、対向基板2上に画素容量22の基準電極22aおよびスイッチングトランジスタ23のゲート電極23aが積層形成され層間絶縁膜31で覆われている。その層間絶縁膜31に、画素容量22の容量電極22bが、層間絶縁膜31を介在させて基準電極22aに対向するように積層形成され、スイッチングトランジスタ23のソース電極23bおよびドレイン電極23cが積層形成され、対向画素電極21が存在する部分を除いて封止材料32で覆われている。なお、容量電極22bとソース電極23bとは相互に電気的に接続される。図2に示すように、容量電極22bおよびソース電極23bを一体的に同時形成すればよい。基準電極22aについては接地する。層間絶縁膜31には、例えばプラズマSiNが使用される。
図3に示すように、走査線24は、スイッチングトランジスタ23のゲート電極23a(図2を参照)に電気的に接続され、信号読出線25は、スイッチングトランジスタ23のドレイン電極23c(図2を参照)に電気的に接続されている。走査線24は、各々の画素の行方向にそれぞれ延びており、信号読出線25は、各々の画素の列方向にそれぞれ延びている。走査線24および信号読出線25は互いに直交している。図3の符号13は、光電変換半導体層の等価回路である。これら走査線24や信号読出線25を含めて、画素容量22、スイッチングトランジスタ23および層間絶縁膜31は、半導体薄膜製造技術や微細加工技術を用いて対向基板2の表面に画素配列層としてパターン形成されている。
放射線検出する半導体チップ1として、CdTe(テルル化カドミウム),ZnTe(テルル化亜鉛),CdZnTe(テルル化カドミウム亜鉛),GaAs(ガリウムヒ素)等を用いる。
上述したように、半導体チップ1の画素電極15と対向基板2の対向画素電極21とは、互いに対向させて貼り合わされる。層間絶縁膜31で覆われていない箇所の対向画素電極21に、スパッタ蒸着もしくはスクリーン印刷,メッキ等により形成されたバンプ電極3を接続することにより、半導体チップ1の画素電極15と対向基板2の対向画素電極21とを互いに対向させて貼り合わせる。具体的な画素電極15や対向画素電極21の構造,製造方法,材料および寸法(サイズ)については詳しく後述する。
このようにして放射線検出器は、放射線の入射により放射線の情報を電荷情報(電子−正孔対キャリア)に変換することで放射線を検出する。以上をまとめると、放射線検出器は、半導体チップ1と対向基板2とを備えており、半導体チップ1の光電変換半導体層13が放射線を検出し、検出されて得られた信号を対向基板2のスイッチングトランジスタ23を介して読み出す。半導体チップ1は、バイアス電圧(各実施例では−0.1V/μm〜1V/μmの負のバイアス電圧)を印加する共通電極11、および放射線の情報を電荷情報(電子−正孔対キャリア)に変換する光電変換半導体層13を含んでいる。対向基板2は、電荷情報(電子−正孔対キャリア)をそれぞれ読み出す2次元マトリックス状に配置された各々の対向画素電極21およびそれらを配列する画素配列層を含んでいる。
放射線検出器の動作を、図1〜図3を参照して説明する。共通電極11にバイアス電圧を印加した状態で、放射線(例えばX線)が入射することにより光電変換半導体層13で電子−正孔対キャリアが生成され、画素容量22に一旦蓄積される。必要なタイミングで走査線24を駆動させることで、当該走査線24に接続されたスイッチングトランジスタ23がON状態に移行し、画素容量22に蓄積された電子−正孔対キャリアが信号電荷として読み出され、スイッチングトランジスタ23に接続された信号読出線25を介して後段の信号収集回路(図示省略)に読み出される。
各々の画素電極15や対向画素電極21は各々の画素にそれぞれ対応しているので、画素電極15や対向画素電極21に対応して読み出された信号電荷を画素値に変換することで、画素に応じた画素値を2次元に並べて2次元画像(2次元分布を有した放射線画像)を取得することができる。
画素電極15や対向画素電極21の構造,製造方法,材料および寸法(サイズ)について、図4を参照して説明する。図4は、実施例1に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図である。各電極の実際の厚み比率については、図示の便宜上、上述した図1も含め、図4および後述する図5とは相違して図示することに留意されたい。例えば、本実施例1におけるAl(アルミニウム)の実際の厚みが0.5μmであるのに対してTi(チタン)の実際の厚みが0.05μmであり、TiがAlの1/10の厚みであるが、各図面ではAlおよびTiをほぼ同じ厚みで図示する。なお、図4では共通電極の図示を省略する。
例えば、CdTe結晶の裏面にPtの共通電極を形成し、Alの電極,Tiの電極およびAu(金)の電極の積層構造からなる画素電極をCdTe結晶の対向面(表面)に形成する場合について説明する。先ず、ショットキーバリアを立たせるために、CdTe結晶の対向面に対してプラズマ処理または上述した特許文献1:特開2001−177141号公報のようにBr(臭素)メタノール処理で化学反応により不純物を除去することで、CdTe結晶の対向面(界面)を洗浄する。
次に、CdTe結晶の裏面(略全面)にPtの共通電極11(図1を参照)を形成し、裏面(略全面)にPtの共通電極11を形成したCdTe結晶からなる光電変換半導体層13(図1も参照)の対向面に、□20μmピッチ,□15μmのAuの電極15a(図1も参照),Tiの電極15b(図1も参照)およびAlの電極15c(図1も参照)からなる(Au/Ti/Al)画素電極15(図1も参照)を形成する。さらに、各画素電極15の中心に、後述する底面がφ8μm,後述する頂面がφ3μm×t1.2μmのAuバンプ電極3(図1も参照)を形成する。なお、□は平方を表し、φは直径を表し、tは厚みを表す。例えば、「□10μm」は10μm平方(=10μm×10μm)を表す。
画素電極15については、フォトリソグラフィーにより画素電極が形成されていない箇所(非画素電極)にレジストパターンを形成した後、蒸着もしくはスパッタリング法によりAlの電極15c,Tiの電極15b,Auの電極15aを所定の膜厚で順次に成膜する。本実施例1では、t0.5μmのAlの電極15cを形成した後、t0.05μmのTiの電極15bを形成し、t0.1μmのAuの電極15aを形成する。
一方、Siの対向基板2にも、画素電極15と同様の方法で、□20μmピッチ,□15μm×t0.1μmの(Au/Ti)対向画素電極21(図1も参照)を形成する。さらに、図4に示すように、各画素電極15の中心に、バンプ電極3と画素電極15との接触面積をA1とするとともに、バンプ電極3と対向画素電極21との接触面積をA2とすると、A1>A2の条件を満たすAuバンプ電極3(図1および図4を参照)を形成する。具体的には、画素電極側のバンプ電極の面を底面とするとともに、対向画素電極側のバンプ電極の面を頂面とすると、底面がφ8μmのA1,頂面がφ3μmのA2,t1.2μmの円錐状のAuバンプ電極3を形成する。なお、後述する実施例2,3も含めて、本実施例1では、Auバンプ電極3をCdTe結晶(一方の半導体チップ)の画素電極15に形成したが、Siの対向基板2の対向画素電極21に形成してもよい。
また、後述する実施例2,3も含めて、本実施例1では、画素電極15や対向画素電極21は積層構造により形成されていたが、必ずしも画素電極や対向画素電極は積層構造により形成される必要はない。単一の金属層で画素電極や対向画素電極を形成してもよい。
また、後述する実施例2も含めて、本実施例1では、バンプ電極3は錐状であったが、A1>A2の条件を満たすのであれば、バンプ電極は錐状に限定されない。径の異なる多段のバンプを積層することで代用してもよい。また、バンプ電極をSiの対向基板の対向画素電極に形成する場合には、対向画素電極側の接触面積(A2)が画素電極側(表面)の接触面積(A1)よりも小さい逆テーパーの錐状とするか、Auバンプ電極をCdTe結晶の画素電極に形成する場合と同様に、径の異なる多段のバンプを積層することで代用してもよい。
なお、CdTe結晶の画素電極およびSiの対向基板の対向画素電極に、A1>A2の条件を満たすバンプ電極をそれぞれ形成してもよい。また、画素電極や対向画素電極やバンプ電極の材料については、半導体チップの材料特性や素子の要求仕様に応じて、適宜、他の材料に変更してもよい。
いずれの場合も、フリップチップボンダーを用いてCdTe結晶およびSi対向基板を加熱しつつ対向位置で近接させ、CdTe結晶の画素電極とSi対向基板の対向画素電極との位置を合わせた後に両電極を接触させ、一定時間荷重を加え両者を接合する。
上述の構成を備えた本実施例1に係る放射線検出器によれば、バンプ電極3と一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15との接触面積をA1とするとともに、バンプ電極3と対向した他方の半導体チップまたは基板(各実施例では対向基板2)上の対向画素電極21との接触面積をA2とすると、A1>A2の条件を満たすバンプ電極3の形状を有するように形成している。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板(対向基板2)から一方の半導体チップまたは基板(半導体チップ1)にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
本実施例1では、バンプ電極3としてAuを用いたが、Au以外では、バンプ電極の材料として、Cu(銅),Al,Ni(ニッケル),In(インジウム),Pb(鉛),Zn(亜鉛)のいずれかを含んでもよい。
画素ピッチが50μm未満(各実施例では20μm)になるように、画素電極15,対向画素電極21およびバンプ電極3が1次元もしくは2次元(各実施例では2次元)に配置されている。
一方の半導体チップまたは基板(各実施例では半導体チップ1)の光電変換半導体層13は、化合物半導体で構成され、CdTe,ZnTe,CdZnTe,GaAsのいずれかである。
次に、図面を参照してこの発明の実施例2を説明する。図5(c)は、実施例2に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図である。上述した実施例1と共通する構成については、同じ符号を付して、その説明を省略するとともに、図示を省略する。
上述した実施例1では、図1および図4に示すように、A1>A2の条件を満たすバンプ電極3の形状を有するように形成しているのに対して、本実施例2では、図5(c)に示すように、上述した条件(A1>A2の条件)の他に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成している。
具体的には、図5(c)に示すように、接合時にかかる接合応力(負荷応力)、光電変換半導体層13にかかる最大応力およびヤング率E(GPa)に基づいて設計された厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成している。好ましくは、t>0.01×Eの条件を満足する厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成する。厚みtの単位が(μm)であり、ヤング率Eの単位が(GPa)であるので、当該条件「t>0.01×E」中の「0.01」の単位は(μm/GPa)となる。
また、当該条件は、後述する表1における、接合時にかかる接合応力(負荷応力)、光電変換半導体層にかかる最大応力に基づいて決定される。ヤング率Eや最大応力が一定で、厚みtが増すと接合応力(負荷応力)が大きくなる。一方、ヤング率Eや接合応力(負荷応力)が一定で、厚みtが増すと最大応力が小さくなる。
画素電極15は、上述した実施例1では、t0.1μmのAuの電極15a,t0.05μmのTiの電極15b,t0.5μmのAlの電極15cからなる積層構造により形成されており、画素電極15の主たる材料はAlである。そこで、Alのヤング率Eは70.3GPaであるので、本実施例2では、t>0.01×Eの条件を満足するようにt>0.703μm、より好ましくはt1.5μmのAlの電極15cを有するように画素電極15を形成する。
Al以外のAuの電極15aの厚みやTiの電極15bの厚みについては、上述した実施例1と同じ厚みにする。なお、Auの電極15aの厚みやTiの電極15bの厚みについても、Auのヤング率EやTiのヤング率Eに基づいて、t>0.01×Eの条件を満足するようにAuの電極15aやTiの電極15bを形成してもよい。
なお、本実施例2では、画素電極15を厚膜化したのに合わしてAuバンプ電極3の厚みも厚膜化して、t3μmのバンプ電極3を形成する。Auバンプ電極3の底面のサイズや頂面のサイズについては、上述した実施例1と同じサイズである、底面がφ8μm,頂面がφ3μmにする。以上をまとめると、本実施例2では、各画素電極15の中心に、底面がφ8μm,頂面がφ3μm×t3μmのAuバンプ電極3を形成する。
画素電極15の厚みやAuバンプ電極3の厚み以外(例えばSiの対向基板2)の厚みやサイズについては、上述した実施例1と同じ厚みやサイズにする。なお、上述した実施例1でも述べたように、本実施例2においても、Auバンプ電極3をCdTe結晶(一方の半導体チップ)の画素電極15に形成したが、Siの対向基板2の対向画素電極21に形成してもよい。
また、上述した実施例1でも述べたように、本実施例2では、画素電極15や対向画素電極21は積層構造により形成されていたが、本実施例2においても、必ずしも画素電極や対向画素電極は積層構造により形成される必要はない。単一の金属層で画素電極や対向画素電極を形成してもよい。
また、上述した実施例1でも述べたように、本実施例2では、バンプ電極3は錐状であったが、A1>A2の条件を満たすのであれば、本実施例2においても、バンプ電極は錐状に限定されない。径の異なる多段のバンプを積層することで代用してもよい。また、バンプ電極をSiの対向基板の対向画素電極に形成する場合には、対向画素電極側の接触面積(A2)が画素電極側(表面)の接触面積(A1)よりも小さい逆テーパーの錐状とするか、Auバンプ電極をCdTe結晶の画素電極に形成する場合と同様に、径の異なる多段のバンプを積層することで代用してもよい。
本実施例2においても、CdTe結晶の画素電極およびSiの対向基板の対向画素電極に、A1>A2の条件を満たすバンプ電極をそれぞれ形成してもよい。また、画素電極や対向画素電極やバンプ電極の材料については、半導体チップの材料特性や素子の要求仕様に応じて、適宜、他の材料に変更してもよい。
いずれの場合も、上述した実施例1と同様に、フリップチップボンダーを用いてCdTe結晶およびSi対向基板を加熱しつつ対向位置で近接させ、CdTe結晶の画素電極とSi対向基板の対向画素電極との位置を合わせた後に両電極を接触させ、一定時間荷重を加え両者を接合する。
上述の構成を備えた本実施例2に係る放射線検出器によれば、上述した実施例1における条件(A1>A2の条件)の他に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成している。ヤング率E(GPa)に基づいて画素電極15の厚みt(μm)が設計されているので、画素電極15が緩衝材(クッション)の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板(各実施例では対向基板2)から一方の半導体チップまたは基板(半導体チップ1)にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
本実施例2でも、バンプ電極3としてAuを用いたが、上述した実施例1と同様に、Au以外では、バンプ電極の材料として、Cu(銅),Al,Ni(ニッケル),In(インジウム),Pb(鉛),Zn(亜鉛)のいずれかを含んでもよい。
上述した実施例1と同様に、画素ピッチが50μm未満(各実施例では20μm)になるように、画素電極15,対向画素電極21およびバンプ電極3が1次元もしくは2次元(各実施例では2次元)に配置されている。
上述した実施例1と同様に、一方の半導体チップまたは基板(各実施例では半導体チップ1)の光電変換半導体層13は、化合物半導体で構成され、CdTe,ZnTe,CdZnTe,GaAsのいずれかである。
次に、図面を参照してこの発明の実施例3を説明する。図5(d)は、実施例3に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図である。上述した実施例1,2と共通する構成については、同じ符号を付して、その説明を省略するとともに、図示を省略する。
上述した実施例1では、図1および図4に示すように、A1>A2の条件を満たすバンプ電極3の形状を有するように形成しているのに対して、本実施例3では、上述した実施例2と同様に、図5(d)に示すように、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成している。
具体的には、上述した実施例2と同様に、図5(d)に示すように、接合時にかかる接合応力(負荷応力)、光電変換半導体層13にかかる最大応力およびヤング率E(GPa)に基づいて設計された厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成している。好ましくは、t>0.01×Eの条件を満足する厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成する。
上述した実施例2と同様に、本実施例3での画素電極15の主たる材料はAlである。そこで、Alのヤング率Eは70.3GPaであるので、本実施例2では、t>0.01×Eの条件を満足するようにt>0.703μm、より好ましくはt1.5μmのAlの電極15cを有するように画素電極15を形成する。
上述した実施例2でも述べたように、本実施例3では、Al以外のAuの電極15aの厚みやTiの電極15bの厚みについては、上述した実施例1と同じ厚みにする。なお、Auの電極15aの厚みやTiの電極15bの厚みについても、Auのヤング率EやTiのヤング率Eに基づいて、t>0.01×Eの条件を満足するようにAuの電極15aやTiの電極15bを形成してもよい。
なお、本実施例3では、上述した実施例1,2と相違して、Auバンプ電極3については、底面がφ8μm,頂面がφ3μmの錐状でなく、従来と同じ円筒状で、従来と同じサイズである。したがって、従来と同じサイズであるφ3μm×t0.25μmの円筒状のAuバンプ電極3を形成する。このように、本実施例3では、バンプ電極3の底面を上述した実施例1,2でのφ8μmから頂面と同じサイズであるφ3μmにしたので、画素電極15やSiの対向基板2の対向画素電極21については、従来と同じ□10μmにする。
なお、上述した実施例1,2でも述べたように、本実施例3においても、Auバンプ電極3をCdTe結晶(一方の半導体チップ)の画素電極15に形成したが、Siの対向基板2の対向画素電極21に形成してもよい。
また、上述した実施例1,2でも述べたように、本実施例3では、画素電極15や対向画素電極21は積層構造により形成されていたが、本実施例3においても、必ずしも画素電極や対向画素電極は積層構造により形成される必要はない。単一の金属層で画素電極や対向画素電極を形成してもよい。
いずれの場合も、上述した実施例1,2と同様に、フリップチップボンダーを用いてCdTe結晶およびSi対向基板を加熱しつつ対向位置で近接させ、CdTe結晶の画素電極とSi対向基板の対向画素電極との位置を合わせた後に両電極を接触させ、一定時間荷重を加え両者を接合する。
上述の構成を備えた本実施例3に係る放射線検出器によれば、上述した実施例2と同様に、ヤング率をE(GPa)とするとともに、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を一方の半導体チップまたは基板(各実施例では半導体チップ1)上の画素電極15が有するように形成している。ヤング率E(GPa)に基づいて画素電極15の厚みt(μm)が設計されているので、画素電極15が緩衝材(クッション)の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板(各実施例では対向基板2)から一方の半導体チップまたは基板(半導体チップ1)にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。なお、本実施例3では、上述した実施例1,2と相違して、上述した実施例1,2における条件(A1>A2の条件)を満たさない。
本実施例3でも、バンプ電極3としてAuを用いたが、上述した実施例1,2と同様に、Au以外では、バンプ電極の材料として、Cu(銅),Al,Ni(ニッケル),In(インジウム),Pb(鉛),Zn(亜鉛)のいずれかを含んでもよい。
上述した実施例1,2と同様に、画素ピッチが50μm未満(各実施例では20μm)になるように、画素電極15,対向画素電極21およびバンプ電極3が1次元もしくは2次元(各実施例では2次元)に配置されている。
上述した実施例1,2と同様に、一方の半導体チップまたは基板(各実施例では半導体チップ1)の光電変換半導体層13は、化合物半導体で構成され、CdTe,ZnTe,CdZnTe,GaAsのいずれかである。
[従来例・各実施例での最大応力の結果]
表1に従来例・各実施例での最大応力の結果を示す。試料として、図5(a)〜図5(d)に示す放射線検出器の4種類を準備している。図5(a)は、各実施例との比較のための従来例に係る接合前における半導体検出器(放射線検出器)の1画素分の概略図であり、図5(b)は、実施例1に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図(図4も参照)であり、図5(c)は、実施例2に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図であり、図5(d)は、実施例3に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図である。
表1に従来例・各実施例での最大応力の結果を示す。試料として、図5(a)〜図5(d)に示す放射線検出器の4種類を準備している。図5(a)は、各実施例との比較のための従来例に係る接合前における半導体検出器(放射線検出器)の1画素分の概略図であり、図5(b)は、実施例1に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図(図4も参照)であり、図5(c)は、実施例2に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図であり、図5(d)は、実施例3に係る接合前における半導体検出器(放射線検出器)の1画素分の概略断面図である。
図5(a)に示す従来例の放射線検出器における各電極の厚みやサイズについては、表1に示す通りである。図5(b)〜図5(d)に示す各実施例の放射線検出器における各電極の厚みやサイズについては、各実施例でも述べた通りであり、表1に示す通りである。
各々の構造について、バンプ接合面に49.5MPaの圧力(負荷応力)を加えた場合のCdTe結晶にかかる最大応力を計算した。CdTe結晶にかかる最大応力は、従来例の場合に22.5MPaであるのに対し、実施例1〜実施例3の構造では各々15.7MPa,14.9MPa,5.2MPaに軽減する結果が得られた。
CdTe結晶に過大な圧力(負荷応力)を加えると(5.9MPa程度で)機械的破壊や電気特性劣化を生じるので、接合時にかかる応力(最大応力)を耐圧以下に抑える必要があるが、実施例1〜実施例3の構造によって緩和軽減することで、接合面に加える圧力(荷重)を増すことができる。
このように、接合時にかかる接合応力(負荷応力)が一定(表1では49.5MPaで一定)の場合には、表1の結果から、厚みtが増すと最大応力が小さくなることが確認される。逆に、CdTe結晶にかかる最大応力が一定の場合には、厚みtが増すと接合応力(負荷応力)を大きくすることができ、機械的強度・信頼性の高い接合が得られる。
また、従来例の場合(画素電極のAlがt0.5μmの場合)と、実施例1,2における条件(A1>A2の条件)を満たさずに画素電極を単に厚膜化した実施例3の場合(画素電極のAlがt1.5μmの場合)とを比較すると、表1の結果から、CdTe結晶にかかる最大応力は、従来例の22.5MPaから実施例3の15.7MPaに軽減することが確認される。このように、実施例3のように実施例1,2における条件(A1>A2の条件)を満たさずに画素電極を単に厚膜化した場合でも最大応力を低減することができる。よって、Alのヤング率Eが70.3GPaであるのを用いて、t>0.01×Eの条件を満足するように画素電極のAlがt>0.703μm、より好ましくはt1.5μmとなるように形成すればよい。
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
(1)上述した各実施例では、半導体検出器は、放射線検出器として用いられていたが、光を検出する光検出器として用いられてもよい。具体的には、一方の半導体チップまたは基板(各実施例では半導体チップ1)の光電変換半導体層が光を検出し、検出されて得られた信号を他方の半導体チップまたは基板(各実施例では対向基板2)から取り出して読み出す構造の光検出器に適用する。
(2)上述した各実施例では、光電変換半導体層を有し、画素電極を形成する対象は半導体チップであるとともに、対向画素電極を形成し、光電変換半導体層で検出されて得られた信号を読み出す対象は基板(各実施例では対向基板2)であったが、半導体チップ・基板を互いに入れ替えてもよい。例えば、半導体チップ・基板を互いに入れ替えることにより、光電変換半導体層を有し、画素電極を形成する対象として基板を用いて、対向画素電極を形成し、光電変換半導体層で検出されて得られた信号を読み出す対象として半導体チップを用いてもよい。また、半導体チップを両方用いてもよいし、基板を両方用いてもよい。
(3)上述した各実施例では、画素ピッチが50μm未満(各実施例では20μm)になるように、画素電極,対向画素電極およびバンプ電極が2次元に配置されていたが、画素電極,対向画素電極およびバンプ電極が1次元に配置された構造の半導体検出器にも適用することができる。
(4)半導体検出器において、一方の半導体チップ/基板と、対向した他方の半導体チップ/基板とを接合する際には、接合面に、圧力,熱または超音波等のエネルギーを加えることにより行う。
1 … 半導体チップ
11 共通電極
13 … 光電変換半導体層
15 … 画素電極
2 … 対向基板
21 … 対向画素電極
22 … 画素容量
23 … スイッチングトランジスタ
24 … 走査線
25 … 信号読出線
3 … バンプ電極
31 … 層間絶縁膜
32 … 封止材料
101 … 信号読出し基板
102 … 半導体チップ
11 共通電極
13 … 光電変換半導体層
15 … 画素電極
2 … 対向基板
21 … 対向画素電極
22 … 画素容量
23 … スイッチングトランジスタ
24 … 走査線
25 … 信号読出線
3 … バンプ電極
31 … 層間絶縁膜
32 … 封止材料
101 … 信号読出し基板
102 … 半導体チップ
Claims (7)
- 光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、
各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、
前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、
前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造、あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、
前記バンプ電極と前記画素電極との接触面積をA1、前記バンプ電極と前記対向画素電極との接触面積をA2とすると、A1>A2の条件を満たす、半導体検出器。 - 請求項1に記載の半導体検出器において、
ヤング率をE(GPa)、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を前記画素電極が有する、半導体検出器。 - 光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、
各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、
前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、
前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造,あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、
ヤング率をE(GPa)、ヤング率E(GPa)に基づいて設計された厚みをt(μm)とすると、当該厚みt(μm)を前記画素電極が有する、半導体検出器。 - 請求項2または請求項3に記載の半導体検出器において、
接合時にかかる接合応力、前記光電変換半導体層にかかる最大応力および前記ヤング率E(GPa)に基づいて設計された前記厚みt(μm)を前記一方の半導体チップまたは基板上の前記画素電極が有する、半導体検出器。 - 請求項4に記載の半導体検出器において、
t>0.01×Eの条件を満足する、半導体検出器。 - 請求項1から請求項5のいずれかに記載の半導体検出器において、
前記バンプ電極の材料として、Au(金),Cu(銅),Al(アルミニウム),Ni(ニッケル),In(インジウム),Pb(鉛),Zn(亜鉛)のいずれかを含む、半導体検出器。 - 請求項1から請求項6のいずれかに記載の半導体検出器において、
前記光電変換半導体層が、CdTe(テルル化カドミウム)、ZnTe(テルル化亜鉛)、CdZnTe(テルル化カドミウム亜鉛)、又はGaAs(ガリウムヒ素)で形成されている、半導体検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015224737A JP2017092419A (ja) | 2015-11-17 | 2015-11-17 | 半導体検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015224737A JP2017092419A (ja) | 2015-11-17 | 2015-11-17 | 半導体検出器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017092419A true JP2017092419A (ja) | 2017-05-25 |
Family
ID=58768588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015224737A Pending JP2017092419A (ja) | 2015-11-17 | 2015-11-17 | 半導体検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017092419A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098269A (ja) * | 1995-06-26 | 1997-01-10 | Fujitsu Ltd | ハイブリッド型固体撮像装置及びその製造方法 |
JP2002181944A (ja) * | 2000-12-12 | 2002-06-26 | Canon Inc | 放射線撮像装置及びシステム |
JP2003142670A (ja) * | 2001-11-05 | 2003-05-16 | Mitsubishi Heavy Ind Ltd | ホール型電極を有する半導体イメージセンサ及びその製造方法 |
JP2004071638A (ja) * | 2002-08-01 | 2004-03-04 | Canon Inc | 放射線撮像装置及びそれを用いた放射線撮像システム |
JP2007081380A (ja) * | 2005-08-30 | 2007-03-29 | Commissariat A L'energie Atomique | 異なる大きさのはんだ突起物を用いる2つの部材のハイブリッド形成方法及びこの方法によりハイブリッド形成された2つの部材を用いる装置 |
JP2010141257A (ja) * | 2008-12-15 | 2010-06-24 | Shimadzu Corp | 放射線検出器の製造方法 |
WO2011125277A1 (ja) * | 2010-04-07 | 2011-10-13 | 株式会社島津製作所 | 放射線検出器およびそれを製造する方法 |
WO2012004908A1 (ja) * | 2010-07-06 | 2012-01-12 | 株式会社島津製作所 | 放射線検出器の製造方法 |
JP2014007201A (ja) * | 2012-06-21 | 2014-01-16 | Fujitsu Ltd | 赤外線検知素子の製造方法、および赤外線検知素子 |
-
2015
- 2015-11-17 JP JP2015224737A patent/JP2017092419A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098269A (ja) * | 1995-06-26 | 1997-01-10 | Fujitsu Ltd | ハイブリッド型固体撮像装置及びその製造方法 |
JP2002181944A (ja) * | 2000-12-12 | 2002-06-26 | Canon Inc | 放射線撮像装置及びシステム |
JP2003142670A (ja) * | 2001-11-05 | 2003-05-16 | Mitsubishi Heavy Ind Ltd | ホール型電極を有する半導体イメージセンサ及びその製造方法 |
JP2004071638A (ja) * | 2002-08-01 | 2004-03-04 | Canon Inc | 放射線撮像装置及びそれを用いた放射線撮像システム |
JP2007081380A (ja) * | 2005-08-30 | 2007-03-29 | Commissariat A L'energie Atomique | 異なる大きさのはんだ突起物を用いる2つの部材のハイブリッド形成方法及びこの方法によりハイブリッド形成された2つの部材を用いる装置 |
JP2010141257A (ja) * | 2008-12-15 | 2010-06-24 | Shimadzu Corp | 放射線検出器の製造方法 |
WO2011125277A1 (ja) * | 2010-04-07 | 2011-10-13 | 株式会社島津製作所 | 放射線検出器およびそれを製造する方法 |
WO2012004908A1 (ja) * | 2010-07-06 | 2012-01-12 | 株式会社島津製作所 | 放射線検出器の製造方法 |
JP2014007201A (ja) * | 2012-06-21 | 2014-01-16 | Fujitsu Ltd | 赤外線検知素子の製造方法、および赤外線検知素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6818721B2 (ja) | イメージセンシング装置の製造方法 | |
US6933505B2 (en) | Low temperature, bump-bonded radiation imaging device | |
TWI517375B (zh) | 半導體裝置及其製作方法 | |
EP3105794B1 (en) | A semiconductor bump-bonded x-ray imaging device | |
US6630735B1 (en) | Insulator/metal bonding island for active-area silver epoxy bonding | |
WO2015146253A1 (ja) | 固体撮像装置 | |
JP5798181B2 (ja) | コリメータ結合構造及びコリメータ結合方法 | |
CA2482279C (en) | Radiation detector | |
JP6430658B2 (ja) | 半導体装置、半導体検出器並びにそれらの製造方法、半導体チップまたは基板 | |
JP7097639B2 (ja) | 積層型半導体装置及びこれに用いる複数のチップ | |
WO2023008026A1 (en) | Backside illuminated single photon avalanche diode | |
JP2017092419A (ja) | 半導体検出器 | |
JP2017208376A (ja) | 固体撮像素子及びその製造方法 | |
US10254417B2 (en) | Semiconductor detector | |
JP2018006375A (ja) | 固体撮像素子およびその製造方法 | |
WO2022004269A1 (ja) | 光検出装置、及び電子機器 | |
KR102685464B1 (ko) | 감지 디바이스 | |
WO2016035184A1 (ja) | 固体撮像装置 | |
JP2014211383A (ja) | 放射線検出器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191001 |