JP2016504774A - 超薄型ＰｏＰパッケージ - Google Patents

超薄型ＰｏＰパッケージ Download PDF

Info

Publication number
JP2016504774A
JP2016504774A JP2015555197A JP2015555197A JP2016504774A JP 2016504774 A JP2016504774 A JP 2016504774A JP 2015555197 A JP2015555197 A JP 2015555197A JP 2015555197 A JP2015555197 A JP 2015555197A JP 2016504774 A JP2016504774 A JP 2016504774A
Authority
JP
Japan
Prior art keywords
die
package
layer
intervening layer
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015555197A
Other languages
English (en)
Inventor
ジュン ジャイ，
ジュン ジャイ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2016504774A publication Critical patent/JP2016504774A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

ＰｏＰ（パッケージ・オン・パッケージ）パッケージ（１００）は、上部パッケージ（１３０）に結合された下部パッケージ（１２０）を含む。下部パッケージは、接着剤層（１１０）を用いて介在層（１０２）に結合された、ダイ（１０８）を含む。１つ以上の端子（１０４）は、ダイの外周で介在層に結合される。端子及びダイは、カプセル材（１１２）中に少なくとも部分的に封入される。端子及びダイは、再分配層（ＲＤＬ）（１１４）に結合される。ＲＤＬ（１１４）の下部の端子（１１６）は、マザーボード又はプリント回路板（ＰＣＢ）にＰｏＰパッケージを結合するために使用される。１つ以上の追加の端子（１３２）は、介在層を上部パッケージに結合する。追加の端子は、介在層の表面に沿ってどこに配置してもよい。

Description

技術分野
本発明は、半導体のパッケージング及び半導体素子（半導体デバイス、半導体装置）のパッケージング方法に関する。より詳細には、本発明は、ＰｏＰ（パッケージ・オン・パッケージ）の下部パッケージに関する。
関連技術
半導体産業では、コストの削減、性能の向上、集積回路の高密度化及びパッケージの高密度化が現在も求められており、それに伴い、パッケージ・オン・パッケージ（ＰｏＰ）技術が次第に普及している。パッケージを狭小化する取り組みは更に進められ、ダイとパッケージの統合（例えば、プリスタック技術（pre-stacking）又はメモリ技術とシステムオンチップ（systemon a chip、「ＳｏＣ」）技術の統合）により、パッケージの薄型化が実現されている。このようなプリスタック技術は、薄型で微細なピッチのＰｏＰパッケージのための、非常に重要な要素となった。
パッケージ（例えば、ＰｏＰパッケージの上部パッケージ（メモリパッケージ）又は下部パッケージ（ＳｏＣパッケージ）のいずれか）のサイズの縮小における１つの限界は、パッケージにおいて使用される基板のサイズである。パッケージのサイズを特定のレベルまで縮小するために、薄型基板及び／又はコアレス基板（例えば、ラミネート基板）が使用されてきた。しかしながら、次世代の装置に更に小型のパッケージを提供するためには、更なるサイズの縮小が求められうる。
パッケージのサイズの縮小時に生じる潜在的な問題は、パッケージがより薄型になるにつれてパッケージが反りやくすくなることである。反りの問題は、ＰｏＰパッケージの損傷若しくは性能低下、及び／又は、そのＰｏＰパッケージを利用する素子の信頼性低下を招くおそれがある。例えば、ＰｏＰパッケージの上部パッケージと下部パッケージとの反り挙動の違いにより、パッケージを結合しているはんだ接合部において収率損失（歩留まり損失）を引き起こすことがある。ＰｏＰ構造の大部分は、上部パッケージ及び下部パッケージに課される厳格な反り仕様を理由に廃棄（拒絶）されることがある。拒絶されたＰｏＰ構造は、プリスタック収率を低下させ、材料を無駄にし、製造コストを増大させる原因となる。
一方で、薄型基板又はコアレス基板を使用してパッケージにおける反りを抑制するために、多大な進歩及び／又は設計修正が行われ、企図されている。小型のパッケージにおける反りを薄型基板又はコアレス基板の場合よりも更に低減することは、更なる進歩又は設計修正を必要としうる。
ある実施形態では、ＰｏＰパッケージは、下部パッケージ及び上部パッケージを含む。下部パッケージは、介在層と再分配層（ＲＤＬ）との間に結合されたダイを含み得る。ダイは、介在層と再分配層との間でカプセル材中に少なくとも部分的に封入され得る。ダイは、接着剤層を用いて介在層に結合され得る。ダイの外周の１つ以上の端子は、介在層を再分配層に結合し得る。端子は、カプセル材中に少なくとも部分的に封入され得る。
１つ以上の端子は、介在層の上部を上部パッケージの下部に結合し得る。上部パッケージは、メモリパッケージであり得る（例えば、１つ以上のメモリダイを含み得る）。介在層と上部パッケージとを結合する端子は、介在層の表面上のどこに分散されていてもよい（例えば、端子は、下部パッケージのダイの外周には制限されない）。下部パッケージの介在層及びＲＤＬは、下部パッケージにおける反りを抑制し、ＰｏＰパッケージの全厚を低減するのに役立つ。
本発明の方法及び装置の特徴及び利点は、本発明に係る、現時点で好適ではあるが、例示的に過ぎない実施形態に関する、以下の詳細な説明を添付図面と併せて参照することで、より完全に理解されるであろう。
ＰｏＰパッケージを形成するためのプロセスフローの一実施形態の断面図を示す。 ＰｏＰパッケージを形成するためのプロセスフローの一実施形態の断面図を示す。 ＰｏＰパッケージを形成するためのプロセスフローの一実施形態の断面図を示す。 ＰｏＰパッケージを形成するためのプロセスフローの一実施形態の断面図を示す。 ＰｏＰパッケージを形成するためのプロセスフローの一実施形態の断面図を示す。
本発明は様々の変更及び代替的な形態を受け入れる余地があるが、その特定の実施形態が図面には例として示されており、本明細書において詳細に説明されることになる。図面は原寸に比例していない場合がある。図面及びそれらに対する詳細な説明は、本発明を、開示されている特定の形態に限定することを意図しているのではなく、逆に、その意図は、添付の請求項によって定義されているとおりの本発明の趣旨及び範囲内に入る全ての変更、均等物及び代替物を範囲に含むものであることを理解されたい。
図１Ａ〜図１Ｅは、ＰｏＰパッケージを形成するためのプロセスフローの一実施形態の断面図を示す。図１Ａは、介在層の底面（側）に端子１０４が結合された介在層１０２の一実施形態の断面図を示す。特定の実施形態では、介在層１０２に端子１０４が既に取り付けられた（例えば、あらかじめ取り付けられた）状態で、介在層／端子の結合体がプロセスフローに提供される。端子１０４は、例えば、アルミニウム製のボール又は別の好適な導電材料のボールであり得る。いくつかの実施形態において、端子１０４は、はんだコーティング又はＳｎコーティングされている。
ある実施形態において、介在層１０２は、介在層が２層介在層となるように、２つの活性層１０６（例えば２つの活性金属層）を含む。いくつかの実施形態において、介在層１０２は、３つ以上の活性層１０６を含む。介在層１０２の複数の活性層１０６は、介在層を通る非垂直方向のルーティング（経路）を提供するように設計され得る（例えば、介在層の活性層は、それらが多層ＰＣＢ（プリント回路板）であるかのように設計される）。したがって、介在層１０２は、互いの鏡像ではない端子同士を結合するように設計され得る（例えば、端子は、介在層の両側で互いに直接対向していない）。
ある実施形態において、介在層１０２は、ラミネート材を含む。例えば、介在層１０２は、ＢＴ（ビスマレイミド／トリアジン）ラミネート又は任意の他の好適なプリプレグ（あらかじめ含浸された）ラミネート材を含み得る。活性層１０６は、銅、アルミニウム又は金のような導電性金属層を含み得る。介在層１０２は、ラミネート材を形成するための当技術分野における公知技術を使用して形成することができる。
端子１０４が取り付けられた介在層１０２の形成／提供後、介在層にダイを結合することができる。図１Ｂは、ダイ１０８に結合された介在層１０２の一実施形態の断面図を示す。ある実施形態では、ダイ１０８は、プロセッサ又は論理ダイであり、あるいは、ダイ１０８は、システムオンチップ（「ＳｏＣ」）である。ダイ１０８は、例えば、フリップチップダイのような半導体チップダイであり得る。
ダイ／ラミネートのインターフェースに関する既知のボンディング技術を使用して、介在層１０２にダイ１０８を結合する（例えば、取り付ける）ことができる。ある実施形態において、ダイは、接着剤層１１０を用いて介在層１０２に結合される。接着剤層１１０は、例えば、硬化可能なエポキシ又は別の好適なダイアタッチフィルムであり得る。
介在層１０２にダイ１０８が結合された後、ダイ及び端子１０４は、介在層に結合されたカプセル材中に少なくとも部分的にカプセル化（封入）される。図１Ｃは、カプセル材１１２中にカプセル化されたダイ１１０及び端子１０４の一実施形態の断面図を示す。カプセル材１１２は、例えば、ポリマー又は成形コンパウンドであり得る。いくつかの実施形態において、介在層１０２、端子１０４及びダイ１０８は再構成され、カプセル材（モールド）が端子及びダイを覆って形成され、それらをカプセル化する。端子１０４及びダイ１０８の底面の少なくとも一部の部分は、ＰｏＰパッケージのその後形成される層への端子及びダイの結合（例えば、ボンディング）が可能になるように、カプセル材１１２から露出されうる。
ダイ１０８及び端子１０４のカプセル化後、再分配層（ＲＤＬ）が形成され、再分配層は、下部パッケージを形成するためにダイ及び／又は端子に結合され得る。図１Ｄは、下部パッケージ１２０を形成するためにダイ１０８及び端子１０４に結合された再分配層（ＲＤＬ）１１４の一実施形態の断面図を示す。また、ＲＤＬ １１４は、カプセル材１１２と結合され得る。ＲＤＬ １１４は、限定はしないが、ＰＩ（ポリイミド）、ＰＢＯ（ポリベンゾオキサゾール）、ＢＣＢ（ベンゾシクロブテン）、並びに、ＷＰＲ−１０２０、ＷＰＲ−１０５０及びＷＰＲ−１２０１を含む商品名ＷＰＲ（ＷＰＲは、ＪＳＲ株式会社（日本、東京）の登録商標である）で市販されているノボラック樹脂及びポリ（ヒドロキシスチレン）（ＰＨＳ）のようなＷＰＲ（ウエハフォトレジスト）などの材料を含み得る。ＲＤＬ １１４は、当技術分野の公知技術（例えば、ポリマー堆積に使用される技術）を使用して、ダイ１０８、端子１０４及びカプセル材１１２上に形成され得る。ある実施形態において、ＲＤＬ １１４は、端子１０４に結合するための１つ以上のランディングパッドを含む。例えば、ＲＤＬ １１４は、端子１０４に結合するための、アルミニウム製のランディングパッド、あるいは、はんだコーティング又はＳｎコーティングされたアルミニウム製のランディングパッドを含み得る。
ＲＤＬ １１４の形成後、図１Ｄに示すように、ＲＤＬに端子１１６が結合され得る。端子１１６は、マザーボード又はプリント回路板（ＰＣＢ）に下部パッケージ１２０を結合するために使用され得る。端子１１６は、アルミニウム又は別の好適な導電材料を含み得る。いくつかの実施形態において、端子１１６は、はんだコーティング又はＳｎコーティングされている。
ある実施形態において、ＲＤＬ １１４は、端子１１６のうちの１つ以上とダイ１０８との間のルーティング（例えば、配線若しくは接続）、及び／又は、端子１１６のうちの１つ以上と端子１０４との間のルーティングを含む。したがって、ＲＤＬ １１４により、端子１１６を介したダイ及び端子から離れた位置でのダイ１０８及び／又は端子１０４のマザーボード又はＰＣＢへのボンディング及び電気結合が可能になる。
ＲＤＬ １１４は、ＳＯＣパッケージ（例えば、ＰｏＰパッケージの下部パッケージ）のために通常使用される基板と比較して、比較的薄い層とすることができる。例えば、一般的な薄型基板が、約３００〜４００μｍの厚さを有し、コアレス基板が、約２００μｍの範囲内の厚さを有する一方で、ＲＤＬ １１４は、約５０μｍ未満（例えば、約２５μｍ）の厚さを有し得る。したがって、下部パッケージ１２０においてＲＤＬ １１４を使用すると、下部パッケージ及び下部パッケージを含んでいるＰｏＰパッケージの全厚が低減される。例えば、下部パッケージ１２０は、約３５０μｍ以下の厚さを有し得る。
更に、下部パッケージ１０２の上で介在層１０２を使用し、下部パッケージの下でＲＤＬ １１４を使用すると、下部パッケージにおける反り問題を低減することができる。例えば、介在層１０２及びＲＤＬ １１４は、下部パッケージ１２０における反りを抑制するために介在層及びＲＤＬが比較的類似したレートで膨張／収縮するように、類似する熱的性質（例えば、熱膨張係数（「ＣＴＥ」）及び／又は収縮率）を有し得る。いくつかの実施形態において、下部パッケージ１２０は、介在層１０２及びＲＤＬ １１４の使用を理由に、（例えば、圧縮力を使用して）平坦化され得る。下部パッケージ１２０を平坦化することにより、下部パッケージにおける反りを低減し、又は、該反りをなくすことができる。下部パッケージ１２０における反り問題を低減することにより、ＰｏＰパッケージの収率をより高めること（例えば、反り問題に起因して拒絶されるパッケージの数を低減すること）ができ、それにより、信頼性が増大し、製造コストが減少する。
ある実施形態において、図１Ｅに示すように、ＰｏＰパッケージ１００を形成するために、上部パッケージ１３０が下部パッケージ１２０に結合される。上部パッケージ１３０は、１つ以上の端子１３２を使用して下部パッケージ１２０に結合され得る。端子１３２は、介在層１０２の開口部（例えば、介在層中の活性層１０６への開口部）と結合することができる。介在層１０２は、活性層１０６に端子１３２を結合するための開口部と共にプリフォームされ得る（例えば、介在層１０２は、図１Ａに示すように、開口部を既に有し得る）。端子１３２は、例えば、上部パッケージ１３０と介在層１０２との間の接触のためのはんだボール、銅ピラー又は他の好適な端子であり得る。
典型的なＰｏＰパッケージの上部パッケージは、上部パッケージの外周に配置された端子を有する（例えば、端子のための配線はダイからファンアウトする）。下部パッケージ中のカプセル材の上方で下部パッケージ中のダイが通常は露出しているので、下部パッケージ中のダイの外周に接続が作成されるように端子はファンアウトしている。上部パッケージ１３０の端子１３２は、介在層１０２に結合され、介在層は、実質的に、下部パッケージ１２０の上面を覆い、ダイ１０８を覆うので、端子１３２は、外周にのみ配置されるとは限らない（例えば、端子は、介在層の表面のどこに配置されてもよい）。したがって、ＰｏＰパッケージ１００は、上部パッケージ１３０を下部パッケージ１２０に結合するために、典型的なＰｏＰパッケージと比べて多数の端子１３２を使用することができる。より多くの端子１３２の使用し、端子のために利用可能な位置を増やすことにより、上部パッケージ１３０の設計におけるフレキシビリティを高めることが可能になり、したがって、ＰｏＰパッケージ１００の完全性を向上させることが可能になる。例えば、上部パッケージ１３０は、典型的なＰｏＰパッケージとは異なるサイズのメモリダイを有することができ、及び／又は、上部パッケージは、ファンアウトワイヤボンドパターンではなく、ファンインワイヤボンドパターンを有することができる。
上部パッケージ１３０は、基板、及び、カプセル材に封入された１つ以上のダイを含みうる。例えば、１つ以上のワイヤボンドを使用して、上部パッケージ１３０中のダイを基板に結合（例えば、接続）することができる。上部パッケージ１３０中のダイは、例えば、ワイヤボンドダイ又はフリップチップダイのような半導体チップであり得る。ある実施形態において、上部パッケージ１３０中のダイは、メモリダイ（例えば、ＤＲＡＭダイ）である。
ある実施形態において、上部パッケージ１３０は、最小層数のメモリダイを含む。例えば、上部パッケージ１３０は、２層（２Ｌ）層数のメモリダイを含み得る。上部パッケージ１３０の層数を最小にすることにより、ＰｏＰパッケージ１００の全厚が最小限に抑えられる。ある実施形態において、上部パッケージ１３０は、約４５０μｍの厚さを有する。したがって、下部パッケージ１２０が約３５０μｍの厚さを有する場合、ＰｏＰパッケージは、約８００μｍの全厚を有し得る。例えば、上部パッケージ１３０又は下部パッケージ１２０の平坦化により、ＰｏＰパッケージの厚さを更に低減させることができる。
ある実施形態において、上部パッケージ１３０及び介在層１０２は、一緒にデザインされる（例えば、各々のレイアウト／ルーティングが互いに関連して設計される）。上部パッケージ１３０と介在層１０２とを一緒にデザインすることにより、上部パッケージと介在層との間のシグナルインテグリティを改善し及び／又は最大化し、したがって、ＰｏＰパッケージ１００の性能を向上させることができる。
本発明の種々の態様の更なる変更及び代替実施形態は、この説明を参照することにより、当業者には明らかになるであろう。したがって、この説明は単なる例示とみなすべきであり、その目的は、本発明の一般的な実施方法を当業者に教示することである。本明細書に図示及び説明されている本発明の形態は、現時点で好適な実施形態として解釈すべきであることを理解されたい。本明細書に例示及び説明されている要素及び材料は、他のものに置き換えることができ、部品及び工程は相互に入れ替えることができ、本発明の一部の特徴は単独で利用することができる。これら全てのことは、本発明のこの説明から利益を得た当業者には明らかになるであろう。本明細書で説明されている要素は、以下の請求項で説明されている本発明の趣旨及び範囲から逸脱することなく変更することができる。

Claims (14)

  1. 半導体素子パッケージであって、
    再分配層と、
    前記再分配層の上方のカプセル材と、
    前記カプセル材の上方の介在層と、
    前記カプセル材中に少なくとも部分的に封入されたダイであって、前記ダイが、前記再分配層の上側表面及び前記介在層の下側表面に結合される、ダイと、
    前記再分配層の少なくとも一部に前記介在層の少なくとも一部を結合する１つ以上の端子と、
    を備え、前記端子が、前記ダイの外周で前記カプセル材中に配置される
    ことを特徴とする半導体素子パッケージ。
  2. 前記ダイが、接着剤層を用いて前記介在層の前記下側表面に結合される
    ことを特徴とする請求項１に記載の半導体素子パッケージ。
  3. 前記介在層の前記ダイとは反対側に配置された１つ以上の追加の端子を介して前記介在層に結合されたメモリパッケージを更に備える
    ことを特徴とする請求項１に記載の半導体素子パッケージ。
  4. 前記追加の端子が、前記ダイの前記外周と前記ダイの上方の両方に配置される
    ことを特徴とする請求項３に記載の半導体素子パッケージ。
  5. 前記介在層が、前記再分配層の少なくとも一部に前記介在層の少なくとも一部を結合する前記１つ以上の端子の位置と、前記介在層の前記ダイとは反対側に配置された前記１つ以上の追加の端子の位置とに対応するルーティングを含む
    ことを特徴とする請求項３に記載の半導体素子パッケージ。
  6. 半導体素子パッケージを形成する方法であって、
    介在層を提供することであって、１つ以上の第１の端子が前記介在層の第１の面に結合される、介在層を提供することと、
    ダイの外周に配置された前記端子を用いて、前記介在層の前記第１の面に前記ダイを結合することと、
    前記ダイ及び前記端子をカプセル材中に少なくとも部分的にカプセル化することと、
    前記ダイ及び前記端子に再分配層を結合することと、
    を含む
    ことを特徴とする半導体素子パッケージを形成する方法。
  7. 接着剤層を用いて前記ダイを前記介在層に結合することを更に含む
    ことを特徴とする請求項６に記載の半導体素子パッケージを形成する方法。
  8. 前記介在層の前記第１の面とは反対側の第２の面に配置された１つ以上の追加の端子を使用して、前記介在層にメモリパッケージを結合することを更に含む
    ことを特徴とする請求項６に記載の半導体素子パッケージを形成する方法。
  9. 前記再分配層の下側表面に１つ以上の追加の端子を結合することと、マザーボード又はプリント回路板に前記追加の端子を結合することと、を更に含む
    ことを特徴とする請求項６に記載の半導体素子パッケージを形成する方法。
  10. 半導体素子パッケージであって、
    介在層と再分配層との間に配置されたモールド材と、
    前記モールド材中に少なくとも部分的に封入されたダイであって、前記ダイが、前記再分配層及び前記介在層に結合される、ダイと、
    前記再分配層に前記介在層を結合する１つ以上の端子と、
    を備え、前記端子が、前記ダイの外周で前記モールド材に配置される
    ことを特徴とする半導体素子パッケージ。
  11. 前記ダイが、接着剤層を用いて前記介在層に結合される
    ことを特徴とする請求項１０に記載の半導体素子パッケージ。
  12. 前記介在層の前記ダイとは反対側に配置された１つ以上の追加の端子を更に備え、前記追加の端子が、メモリパッケージに前記パッケージを結合するように構成される
    ことを特徴とする請求項１０に記載の半導体素子パッケージ。
  13. 前記再分配層が、前記ダイの前記外周で１つ以上の追加の端子に前記ダイを結合する電気ルーティングを含む
    ことを特徴とする請求項１０に記載の半導体素子パッケージ。
  14. 前記介在層が、２層介在層を含む
    ことを特徴とする請求項１０に記載の半導体素子パッケージ。
JP2015555197A 2013-01-29 2014-01-17 超薄型ＰｏＰパッケージ Pending JP2016504774A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/753,014 US20140210106A1 (en) 2013-01-29 2013-01-29 ULTRA THIN PoP PACKAGE
US13/753,014 2013-01-29
PCT/US2014/012050 WO2014120483A1 (en) 2013-01-29 2014-01-17 ULTRA THIN PoP PACKAGE

Publications (1)

Publication Number Publication Date
JP2016504774A true JP2016504774A (ja) 2016-02-12

Family

ID=50070699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015555197A Pending JP2016504774A (ja) 2013-01-29 2014-01-17 超薄型ＰｏＰパッケージ

Country Status (6)

Country Link
US (1) US20140210106A1 (ja)
JP (1) JP2016504774A (ja)
KR (1) KR20150109477A (ja)
CN (1) CN104969347A (ja)
TW (1) TWI585906B (ja)
WO (1) WO2014120483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006030B1 (en) * 2013-12-09 2015-04-14 Xilinx, Inc. Warpage management for fan-out mold packaged integrated circuit
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
TWI566356B (zh) 2015-10-15 2017-01-11 力成科技股份有限公司 封裝結構及其製造方法
CN108928802A (zh) * 2017-05-27 2018-12-04 北京万应科技有限公司 芯片晶圆封装方法、微机电***封装方法及微机电***
US10515936B1 (en) 2018-06-25 2019-12-24 Powertech Technology Inc. Package structure and manufacturing method thereof
US10770433B1 (en) 2019-02-27 2020-09-08 Apple Inc. High bandwidth die to die interconnect with package area reduction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296065A1 (en) * 2006-06-27 2007-12-27 Advanced Chip Engineering Technology Inc. 3D electronic packaging structure having a conductive support substrate
US20090014858A1 (en) * 2007-07-09 2009-01-15 Micron Technology, Inc. Packaged semiconductor assemblies and methods for manufacturing such assemblies
JP2010205851A (ja) * 2009-03-02 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
JP2012175099A (ja) * 2011-02-17 2012-09-10 Samsung Electronics Co Ltd スルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
DE102004058395A1 (de) * 2004-12-03 2006-06-08 Infineon Technologies Ag Verfahren zum Verdrahten von einem stapelbaren Halbleiterchip und eine Halbleitervorrichtung mit gestapelten Halbleiterchips
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US7858440B2 (en) * 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7960827B1 (en) * 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8035235B2 (en) * 2009-09-15 2011-10-11 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8587126B2 (en) * 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8597986B2 (en) * 2011-09-01 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. System in package and method of fabricating same
US8552556B1 (en) * 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296065A1 (en) * 2006-06-27 2007-12-27 Advanced Chip Engineering Technology Inc. 3D electronic packaging structure having a conductive support substrate
US20090014858A1 (en) * 2007-07-09 2009-01-15 Micron Technology, Inc. Packaged semiconductor assemblies and methods for manufacturing such assemblies
JP2010205851A (ja) * 2009-03-02 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
JP2012175099A (ja) * 2011-02-17 2012-09-10 Samsung Electronics Co Ltd スルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール

Also Published As

Publication number Publication date
CN104969347A (zh) 2015-10-07
TWI585906B (zh) 2017-06-01
KR20150109477A (ko) 2015-10-01
WO2014120483A1 (en) 2014-08-07
US20140210106A1 (en) 2014-07-31
TW201438159A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
TWI718314B (zh) 具有虛設晶粒的封裝結構、半導體裝置及其形成方法
US11289346B2 (en) Method for fabricating electronic package
TWI713129B (zh) 半導體元件及其形成方法
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
TWI671861B (zh) 半導體封裝結構及其製作方法
JP2016504774A (ja) 超薄型ＰｏＰパッケージ
CN113140519A (zh) 采用模制中介层的晶圆级封装
TWI754839B (zh) 封裝結構及其形成方法
TWI691040B (zh) 半導體裝置之封裝結構及其製造方法
TWI594382B (zh) 電子封裝件及其製法
TWI791881B (zh) 電子封裝件及其組合式基板與製法
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
TWI777358B (zh) 半導體封裝
TW202133376A (zh) 半導體封裝及其製造方法
TWI647798B (zh) 電子封裝件及其製法
CN113314505A (zh) 半导体封装及其制造方法
CN109427725B (zh) 中介基板及其制法
US20080237831A1 (en) Multi-chip semiconductor package structure
TWI567843B (zh) 封裝基板及其製法
US20140099755A1 (en) Fabrication method of stacked package structure
TWI426588B (zh) 封裝結構以及封裝製程
TWI691041B (zh) 電子封裝件及其封裝基板與製法
TWI718801B (zh) 電子封裝件之製法
TWI736736B (zh) 電子封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170220