JP2015094672A - Sensor device, sensor unit and electronic apparatus - Google Patents
Sensor device, sensor unit and electronic apparatus Download PDFInfo
- Publication number
- JP2015094672A JP2015094672A JP2013234285A JP2013234285A JP2015094672A JP 2015094672 A JP2015094672 A JP 2015094672A JP 2013234285 A JP2013234285 A JP 2013234285A JP 2013234285 A JP2013234285 A JP 2013234285A JP 2015094672 A JP2015094672 A JP 2015094672A
- Authority
- JP
- Japan
- Prior art keywords
- sensor device
- sensor
- terminal
- wirings
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 12
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Gyroscopes (AREA)
Abstract
Description
本発明は、センサーデバイス、センサーユニット及び電子機器等に関する。 The present invention relates to a sensor device, a sensor unit, an electronic apparatus, and the like.
マスター−スレーブ間の通信方式として、SPI(Serial Peripheral Interface)という通信規格が知られている。特許文献1の図3は、マスターデバイスと複数のスレーブデバイスとを、SPI方式の3本の配線にチップセレクト配線を追加した計4本(クロック、データイン、データアウト、チップセレクト)の配線で接続することを開示している。
As a master-slave communication method, a communication standard called SPI (Serial Peripheral Interface) is known. FIG. 3 of
特許文献1の図3に示すように、3つのスレーブデバイスがホストデバイスと4本の配線に共通接続されるためには、3つのスレーブデバイスの向きを揃えなければならない。もし一つのスレーブデバイスの向きを異ならせると、その一つのスレーブデバイスへの配線のために4本の配線を引き回さなくてはならない。冗長な配線を回避するには、配線が交差して短絡しないように多層配線としなければならない。センサーデバイスのように検出軸が異なると、複数のセンサーデバイスの向きを変える必要があり、冗長な配線の引き回しや多層配線基板の使用が余儀なくされる。
As shown in FIG. 3 of
本発明の幾つかの態様は、デバイスの向きに応じて端子の配列を変更することで、冗長な配線の引き回しや多層配線基板の使用を不要としたセンサーデバイス及びセンサーユニット等を提供することを目的とする。 Some aspects of the present invention provide a sensor device, a sensor unit, and the like that eliminate the need for redundant wiring and use of a multilayer wiring board by changing the arrangement of terminals according to the orientation of the device. Objective.
本発明の他の幾つかの態様は、SPIを採用しながらホストデバイスと複数のセンサーデバイスとの間で一斉に送受信することができるセンサーユニット等を提供することを目的とする。 Another object of the present invention is to provide a sensor unit or the like that can simultaneously transmit and receive between a host device and a plurality of sensor devices while adopting SPI.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or modes.
(1)本発明の一態様は、
矩形の輪郭の一辺と平行な第1方向に沿って設けられたN(Nは複数)個の外部端子と、
前記N個の外部端子と対応するN個の内部ノードと、
前記N個の外部端子と前記N個の内部ノードとの間に配置された接続切り替え部と、
前記N個の外部端子と前記N個の内部ノードとの間に配置され、前記N個の外部端子の各々を、入力端子、出力端子及びハイインピース状態の一つに切り替えるN個の端子切り替え部と、
前記接続切り替え部と前記N個の端子切り替え部との切り替え状態を設定する設定部と、
を有し、
前記接続切り替え部は、前記設定部により第1接続状態と第2接続状態とに切り替えられ、前記第1接続状態では、前記第1方向の上流から下流に向かう正順方向でn(1≦n≦N)番目に位置する内部ノード及び外部端子同士を接続し、前記第2接続状態では、前記正順方向でn番目に位置する内部ノードと、前記第1方向の下流から上流に向かう逆順方向でn番目に位置する外部端子とを接続するセンサーデバイスに関する。
(1) One aspect of the present invention is
N (N is a plurality) external terminals provided along a first direction parallel to one side of the rectangular outline;
N internal nodes corresponding to the N external terminals;
A connection switching unit disposed between the N external terminals and the N internal nodes;
N terminal switching arranged between the N external terminals and the N internal nodes, and switching each of the N external terminals to one of an input terminal, an output terminal, and a high-in-piece state. And
A setting unit for setting a switching state between the connection switching unit and the N terminal switching units;
Have
The connection switching unit is switched between the first connection state and the second connection state by the setting unit. In the first connection state, n (1 ≦ n) in the forward direction from upstream to downstream in the first direction. ≦ N) The internal node and external terminals located in the nth are connected to each other, and in the second connection state, the nth internal node located in the forward direction and the reverse forward direction from downstream to upstream in the first direction The present invention relates to a sensor device that connects to an nth external terminal.
本発明の一態様では、接続切り替え部が第1接続状態と第2接続状態とに切り替えることで、N個の外部端子とN個の内部ノードとの接続が切り換えられ、N個の外部端子の機能を変更できる。よつて、センサーデバイスの取付向きを変更しても、他のセンサーデバイスと同じ並びでN個の外部端子を機能させることが可能となる。それにより、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。 In one aspect of the present invention, the connection switching unit switches between the first connection state and the second connection state, thereby switching the connection between the N external terminals and the N internal nodes. Function can be changed. Therefore, even if the mounting direction of the sensor device is changed, N external terminals can be made to function in the same arrangement as other sensor devices. This eliminates the need for redundant wiring and the use of a multilayer wiring board.
(2)本発明の一態様では、前記一辺と対向する対向辺側に少なくとも一つの外部端子をさらに設けることができる。こうすると、矩形の一辺から対向辺に向けてセンサーデバイスの下面に配線を通すと、一辺上のN個の外部端子と対向辺上の少なくとも一つの外部端子とが、配線を介して短絡する虞がある。本発明の一態様によれば、センサーデバイスの下面を迂回させることなく、配線を最短としながら第1,第2のセンサーデバイス同士を接続することができる。 (2) In one aspect of the present invention, at least one external terminal can be further provided on the opposite side facing the one side. In this case, when wiring is passed through the lower surface of the sensor device from one side of the rectangle toward the opposite side, N external terminals on one side and at least one external terminal on the opposite side may be short-circuited via the wiring. There is. According to one aspect of the present invention, the first and second sensor devices can be connected to each other while making the wiring as short as possible without bypassing the lower surface of the sensor device.
(3)本発明の一態様では、前記N個の端子切り替え部の各々は、前記N個の外部端子の一つに共通接続される入力素子及び出力素子を含むことができ、前記設定部は、前記入力素子を入力可能状態/入力不能状態に切り替える入力イネーブル信号と、前記出力素子を出力可能状態/ハイインピーダンス状態に切り替える出力イネーブル信号とを出力することができる。 (3) In one aspect of the present invention, each of the N terminal switching units may include an input element and an output element commonly connected to one of the N external terminals, and the setting unit includes An input enable signal for switching the input element to an input enable / disable state and an output enable signal for switching the output element to an output enable / high impedance state can be output.
こうすると、このような構成を有する2つの第1及び第2のセンサーデバイスを用いる場合、第1及び第2のセンサーデバイスの一方に入力されるべきデータが、共通配線を介して第1及び第2のセンサーデバイスの他方に誤入力されることを防止できる。 Thus, when two first and second sensor devices having such a configuration are used, data to be input to one of the first and second sensor devices is transmitted via the common wiring to the first and second sensor devices. It is possible to prevent erroneous input to the other of the two sensor devices.
(4)本発明の一態様では、前記N個の外部端子は、チップセレクト端子CS、シリアルデータイン端子SDI、シリアルデータアウト端子SDO及びクロック端子CLKの4端子を含むことができる。 (4) In one aspect of the present invention, the N external terminals may include four terminals: a chip select terminal CS, a serial data in terminal SDI, a serial data out terminal SDO, and a clock terminal CLK.
(5)本発明の一態様では、前記N個の外部端子は、チップセレクト端子CS、シリアルデータイン/アウト双方向端子SDIO及びクロック端子CLKの3端子を含むことができる。 (5) In one aspect of the present invention, the N external terminals may include three terminals: a chip select terminal CS, a serial data in / out bidirectional terminal SDIO, and a clock terminal CLK.
上述した(4)または(5)の構成によれば、最小の配線でセンサーデバイスをホストデバイスと接続することができる。 According to the configuration of (4) or (5) described above, the sensor device can be connected to the host device with the minimum wiring.
(6)本発明の他の態様は、
N本の配線が形成された配線基板と、
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、上述した(1)〜(5)のいずれ記載のセンサーデバイスにて構成され、
前記第1のセンサーデバイスが前記第1接続状態に設定され、前記前記第2のセンサーデバイスが前記第2接続状態に設定されるセンサーユニットに関する。
(6) Another aspect of the present invention is:
A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
Have
Each of the first and second sensor devices is constituted by the sensor device according to any one of (1) to (5) described above,
The present invention relates to a sensor unit in which the first sensor device is set in the first connection state and the second sensor device is set in the second connection state.
本発明の他の態様によれば、第1及び第2のセンサーデバイスの各N個の外部端子が接近する位置関係で配置しても、第1方向の上流から下流に向かう正順方向でn(1≦n≦N)番目に位置する外部端子同士を共通配線に接続することができる。それにより、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。 According to another aspect of the present invention, even if each of the N external terminals of the first and second sensor devices is arranged in a close positional relationship, n in the forward direction from upstream to downstream in the first direction. The external terminals located at the (1 ≦ n ≦ N) th position can be connected to the common wiring. This eliminates the need for redundant wiring and the use of a multilayer wiring board.
(7)本発明のさらに他の態様は、
N本の配線が形成された配線基板と、
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
前記配線基板の前記N本の配線に接続されるホストデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、上述した(3)〜(5)のいずれか記載のセンサーデバイスにて構成され、
前記第1のセンサーデバイスにて前記正順方向にてn番目の外部端子に前記ホストデバイスからデータインされる時には、前記第2のセンサーデバイスにて前記正順方向にてn番目の外部端子はハイインピーダンス状態に設定されるセンサーユニットに関する。
(7) Still another aspect of the present invention is
A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
A host device connected to the N wirings of the wiring board;
Have
Each of the first and second sensor devices is configured by the sensor device according to any one of (3) to (5) described above,
When data is input from the host device to the nth external terminal in the forward direction in the first sensor device, the nth external terminal in the forward direction in the second sensor device is The present invention relates to a sensor unit set to a high impedance state.
こうすると、第1及び第2のセンサーデバイスの一方に入力されるべきデータが、共通配線を介して第1及び第2のセンサーデバイスの他方に誤入力されることを防止できる。 This prevents data to be input to one of the first and second sensor devices from being erroneously input to the other of the first and second sensor devices via the common wiring.
(8)本発明のさらに他の態様は、
N本の配線が形成された配線基板と、
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
前記配線基板の前記N本の配線に接続されるホストデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、上述した(4)記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第1及び第2のセンサーデバイスの前記チップセレクト端子CSにアクティブ信号が入力され、前記第1のセンサーデバイスの前記シリアルデータイン端子に、前記第1及び第2のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第1及び第2のセンサーデバイスにデータが一斉に送信されるセンサーユニットに関する。
(8) Still another aspect of the present invention provides:
A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
A host device connected to the N wirings of the wiring board;
Have
Each of the first and second sensor devices is composed of the sensor device according to (4) described above,
An active signal is input from the host device to the chip select terminal CS of the first and second sensor devices, and the first and second sensor devices are input to the serial data-in terminal of the first sensor device. The present invention relates to a sensor unit in which a global address signal and a command signal for specifying both are input and data is transmitted from the host device to the first and second sensor devices all at once.
(9)本発明のさらに他の態様は、
N本の配線が形成された配線基板と、
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
前記配線基板の前記N本の配線に接続されるホストデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、上述した(5)記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第1及び第2のセンサーデバイスの前記チップセレクト端子CSにアクティブ信号が入力され、前記第1のセンサーデバイスの前記シリアルデータイン/アウト双方向端子に、前記第1及び第2のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第1及び第2のセンサーデバイスにデータが一斉に送信されるセンサーユニットに関する。
(9) Still another aspect of the present invention provides:
A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
A host device connected to the N wirings of the wiring board;
Have
Each of the first and second sensor devices is composed of the sensor device described in (5) above,
An active signal is input from the host device to the chip select terminal CS of the first and second sensor devices, and the first and second bidirectional data terminals of the first sensor device are connected to the first and second serial data in / out terminals. The present invention relates to a sensor unit in which a global address signal and a command signal specifying both of the two sensor devices are input, and data is simultaneously transmitted from the host device to the first and second sensor devices.
上述した(8)または(9)によれば、ホストデバイスが第1,第2のセンサーデバイスをグローバルアドレスにより同時に指定することで、ホストデバイスから前記第1及び第2のセンサーデバイスにデータが一斉に送信することができ、SPI規格以上の送信効率を達成できる。 According to the above (8) or (9), when the host device simultaneously designates the first and second sensor devices by the global address, data is simultaneously transmitted from the host device to the first and second sensor devices. And transmission efficiency higher than the SPI standard can be achieved.
(10)本発明のさらに他の態様は、上述した(6)〜(9)のいずれか記載のセンサーユニットを有する電子機器を定義している。 (10) Still another aspect of the present invention defines an electronic device having the sensor unit according to any one of (6) to (9) described above.
以下、図面を参照して、本発明の好適な実施形態の一例について説明する。但し、本発明を適用可能な実施形態が以下説明する実施形態に限定されるわけでないことは勿論である。 Hereinafter, an example of a preferred embodiment of the present invention will be described with reference to the drawings. However, it goes without saying that embodiments to which the present invention can be applied are not limited to the embodiments described below.
1.センサーデバイス
図1に本発明の一態様に係るセンサーデバイス10のブロック図を示す。図1において、センサーデバイス10は、センサー素子例えばジャイロセンサー20と、センサーIC100とを含んでいる。センサーデバイス10は、ジャイロセンサー20の検出軸の周りの角速度信号を検出する。
1. Sensor Device FIG. 1 is a block diagram of a
センサーIC100は、ジャイロセンサー20からの角速度信号をQ−V回路等で検出して増幅する検出回路、駆動回路を含むアナログ回路110を含む。アナログ回路110からのアナログ信号はアナログ−デジタル変換器120にてデジタル信号に変換される。デジタル信号処理回路(DSP)130は、デジタル信号にフィルタ処理等を実施する。これらアナログ回路110、AD変換器120及びDSP130は、MPU140により制御される。
The
ジャイロセンサーIC100は、矩形のデバイス輪郭の一辺11に、第1方向D1に沿ってN=4個の外部端子P1〜P4を有する。なお、ジャイロセンサーIC100は、一辺11と対向する対向辺12に、ジャイロセンサー20との接続端子や、他の外部端子P5〜P7を有することができる。外部端子P5はVDD端子、外部端子P6はVSS端子、外部端子P7はメモリ書込み用高電圧端子VPPとすることができる。
The
N個の外部端子P1〜P4は、端子切り換え機能により2つの機能に切り替え可能である。外部端子P1はチップセレクト端子CS/シリアルデータアウト端子SDOに切り替え可能である。外部端子P2は、シリアルクロック端子SCLK/シリアルデータイン端子SDIに切り替え可能である。外部端子P3は、シリアルデータイン端子SDI/シリアルクロック端子SCLKに切り替え可能である。外部端子P4は、シリアルデータアウト端子SDO/チップセレクト端子CSに切り替え可能である。 The N external terminals P1 to P4 can be switched to two functions by a terminal switching function. The external terminal P1 can be switched to the chip select terminal CS / serial data out terminal SDO. The external terminal P2 can be switched to the serial clock terminal SCLK / serial data in terminal SDI. The external terminal P3 can be switched to the serial data-in terminal SDI / serial clock terminal SCLK. The external terminal P4 can be switched to the serial data out terminal SDO / chip select terminal CS.
ジャイロセンサーIC100には、N個の外部端子P1〜P4と対応するN個の内部ノードN1〜N4が設けられている。内部ノードN1はチップセレクト用ノードであり、内部ノードN2はシリアルクロック用ノードであり、内部ノードN3はシリアルデータイン用ノードであり、内部ノードN4はシリアルデータアウト用ノードである。
The
N個の外部端子P1〜P4とN個の内部ノードN1〜N4との間には、N個の外部端子P1〜P4の各々を、入力端子、出力端子及びハイインピース状態の一つに切り替えるN個のI/O回路(端子切り替え部)151〜154が設けられている。N個の外部端子P1〜P4とN個の内部ノードN1〜N4との間にはさらに、マルチプレクサ(接続切り替え部)160が設けられている。また、N個のI/O回路151〜154とマルチプレクサ160との切り替え状態を設定する設定部として、不揮発性メモリ170が設けられている。
Between the N external terminals P1 to P4 and the N internal nodes N1 to N4, each of the N external terminals P1 to P4 is switched to one of an input terminal, an output terminal, and a high-in-piece state. N I / O circuits (terminal switching units) 151 to 154 are provided. A multiplexer (connection switching unit) 160 is further provided between the N external terminals P1 to P4 and the N internal nodes N1 to N4. In addition, a
不揮発性メモリ170の設定により、マルチプレクサ160はN個の外部端子P1〜P4とN個の内部ノードN1〜N4との接続を第1接続状態と第2接続状態とに切り替えることができる。第1接続状態では、第1方向D1の上流から下流に向かう正順方向D1でn(1≦n≦N)番目に位置する内部ノード及び外部端子同士を接続する。これにより、P1−N1、P2−N2、P3−N3及びP4−N4の接続状態が実現される。第2接続状態では、第1方向D1の上流から下流に向かう正順方向D1でn番目に位置する内部ノードと、第1方向D1の下流から上流に向かう逆順方向D2でn番目に位置する外部端子とを接続する。これにより、P1−N4、P2−N3、P3−N2及びP4−N1の接続状態が実現される。
By setting the
マルチプレクサ160が第1接続状態と第2接続状態とに切り替えることで、N個の外部端子P1〜P4とN個の内部ノードN1〜N4との接続が切り換えられ、N個の外部端子P1〜P4の機能を変更できる。よつて、図2に示すように、第1接続状態に設定される第1のセンサーデバイス10Aに対して、左回りに180°回転させて配置される第2のセンサーデバイス10Bは、第2の接続状態に切り替えられる。こうすると、図2に示すように、第1,第2のセンサーデバイス10A,10Bを最短の配線で接続するために外部端子P1〜P4同士を対向させることができる。それにより、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。
By switching the
図3は、N個のI/O回路151〜154に共通の構成を示す図である。I/O回路151は、出力バッファ155とアンドゲート156を有する。出力バッファ155の出力線とアンドゲート156の第1入力線とが外部端子P1に共通接続されている。アンドゲート156の第2入力線には、不揮発性メモリ170からのインプットイネーブル信号IEが入力される。出力バッファ155は、不揮発性メモリ170からのアウトプットイネーブル信OEにより出力能状態/Hi−z(ハイインピーダンス状態)が切り替えられる。図4に、IE/OEの論理とI/O回路151の状態との関係を示した。
FIG. 3 is a diagram showing a configuration common to N I / O circuits 151-154. The I /
次に、MPU140について図1を参照して説明する。MPU140は、内部ノードN3(SDI)に接続されるシリアルパラレル(S/P)変換回路141と、内部ノードN4(SDO)に接続されるにパラレルシリアル(P/S)変換回路142とを有する。P/S変換回路142はDSP130に接続され、検出された角速度信号を内部ノードN2(SCLK)に同期し、シリアル変換して内部ノードN4(SDO)を介して外部にシリアル出力する。S/P変換回路141は、内部ノードN3を介してコマンド/データが入力され、内部ノードN2(SCLK)に同期し、パラレル変換してコマンドデコーダ143またはスレーブ選択レジスタ144に出力する。コマンドデコーダ143はコマンドをデコードし、コマンドの後に入力されるデータを格納するレジスタ145〜147を指定する。スレーブ選択レジスタ144は、内部ノードN1に接続されるチップセレクト端子CSへの信号がアクティブとなった後に入力されるスレーブアドレスと、予め設定されたアドレスとを比較し、その後の動作を制御する。レジスタ145〜147は、例えばアナログ回路110、AD変換器120及びDSP130の制御データを格納する領域として用いられる。
Next, the
2.センサーユニット
図5は、本発明の一態様に係る3軸センサーユニット200の概略斜視図である。3軸センサーユニット200は、第1〜第3のセンサーデバイス10A〜10Cと、N=4本の配線(CS,SCK,SDI,SDO)が形成された配線基板210(210A,210B210C)とを有する。配線基板210は一枚のフレキシブル印刷回路基板でも良いが、本実施例では互いに直交関係にある3枚のリジット基板210A,20B,210Cとしている。第1〜第3のセンサーデバイス10A〜10Cは検出軸をX,Y,Z軸とする。このため、X軸ジャイロセンサーデバイス10A、Y軸ジャイロセンサーデバイス10B、Z軸ジャイロセンサーデバイス10Cとも称する。3軸センサーユニット20は、撮像装置等の各種電子機器に搭載して姿勢制御などに用いることができる。
2. Sensor Unit FIG. 5 is a schematic perspective view of a three-
3枚のリジット基板210A,20B,210Cの外表面にはN=4本の配線(CS,SCK,SDI,SDO)が形成される。配線の一部は第1のセンサーデバイス10Aの下面に延びているが、対向辺12に到達する前にスルーホール211を介して裏面に引き出されている。第1〜第3のセンサーデバイスをスレーブとするホストデバイス30は、基板210Aの裏面にて4本の配線と接続されている。
N = 4 wirings (CS, SCK, SDI, SDO) are formed on the outer surfaces of the three
図5に示す構造を得るために、第1及び第3のセンサーデバイス10A,10Cはマルチプレクサ160により第1の接続状態に設定される一方で、第2のセンサーデバイス10Bは第2の接続状態に設定される。こうして、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。
In order to obtain the structure shown in FIG. 5, the first and
図6は、ホストデバイス30をマスターとし、第1〜第3のセンサーデバイス10A〜10Cをスレーブとし、マスター−スレーブ間の通信方式を説明するための図である。本実施形態では、2ビットのスレーブアドレスとし、第1のセンサーデバイス10Aは(01)、第2のセンサーデバイス10Bは(10)、第3のセンサーデバイス10Cは(11)とし、グローバルアドレスを(00)としている。グローバルアドレス(00)は、第1〜第3のセンサーデバイス10A〜10Cを同時に指定するものである。
FIG. 6 is a diagram for explaining a communication system between a master and a slave, with the
図7は、反転チップセレクトXCS、シリアルクロックSCLK、シリアルデータインSDI及びシリアルデータアウトSDOの一例を示している。反転チップセレクトXCSがアクティブLOWとなると、シリアルクロックSCLKに同期して、シリアルデータインSDIにコマンド(R/W)、スレーブアドレスA[1:0]、コマンドC[4:0]、レジスタへの転送データP[7:0]が送信される。コマンド(R/W)はスレーブアドレスa[1:0]の後でも良い。 FIG. 7 shows an example of the inverted chip select XCS, the serial clock SCLK, the serial data in SDI, and the serial data out SDO. When the inverted chip select XCS becomes active LOW, a command (R / W), a slave address A [1: 0], a command C [4: 0], and a register to the serial data in SDI are synchronized with the serial clock SCLK. Transfer data P [7: 0] is transmitted. The command (R / W) may be after the slave address a [1: 0].
ここで、センサーユニット200への電源投入後、不揮発性メモリ170に格納されている値から、外部端子P1〜P4がSPI通信のどの機能(CS、SCLK、SDI、SDO)に割り当てられているか判断し、マルチプレクサ160およびI/O回路151〜154の設定を行う。なお、不揮発性メモリ170に限らず、外部端子により設定しても良い。その後、図7の通りSPI通信を行う。通信開始直後にセンサーデバイス10A〜10Cに設定してあるスレーブアドレスと、通信で入力された値とを例えばスレーブ選択レジスタ144が比較し、合致した場合はその後の通信を行う。コマンドデコーダ143がライトコマンドをデコーダすると、スレーブ選択レジスタ144で選択されたレジスタ145〜147の値が書き換えられる。コマンドデコーダ143がリードコマンドをデコーダすると、内部ノードN4のSDOと接続された外部端子が不揮発性メモリ170の設定により出力可能状態となり、角速度データがホストデバイス30に送信される。
Here, after turning on the power to the
スレーブアドレスと通信で入力された値とが合致しなかった場合では、コマンドデコーダ143がリードコマンドをデコーダしても、レジスタ145〜147の値は変更されない(書き込みは強制的にディセーブルされる)。コマンドデコーダ143がライトコマンドをデコーダすると、内部ノードN4のSDOと接続された外部端子が不揮発性メモリ170の設定によりハイインピーダンス状態とされる。
If the slave address and the value input by communication do not match, even if the
次に、コマンドが入力された場合のセンサーデバイスの具体的な内部処理の例として、スリープモードにするための処理について説明する。先ず、スリープさせるためのコマンドデータがS/P変換回路141に入力される。S/P変換回路141は、シリアルのコマンドデータをパラレルデータに変換し、コマンドデコーダ143に出力する。コマンドデコーダ143は、スリープコマンドに対応するレジスタを選択し、選択されたレジスタにコマンドデータを出力する。スリープコマンドに対するレジスタは、スリープコマンドが書き込まれたら、スリープ動作させるための信号を、IC100内のスリープ動作に関係する部分に出力する。例えば、スリープ動作させるための信号を、アナログ回路110のセンサー素子を駆動するための駆動回路やAD変換器120に出力する。アナログ回路110内のセンサー素子を駆動するための駆動回路では、例えば、特許第5104094号に記載されているようなスリープ動作を行う。AD変換器120では、AD変換の処理を停止する処理を行う。なお、スレーブアドレスとしてグローバルアドレスが指定されれば、上述したスリープ動作は全てのスレーブデバイス10A〜10Cにて一斉に実施される。このグローバルアドレスの指定は、外部端子P1〜P4と内部ノードN1〜N4との接続切り替えを実施するマスター−スレーブ装置やセンサーデバイスの通信に限らず、マスター−スレーブ間の通信に広く適用できる。
Next, a process for setting the sleep mode will be described as an example of a specific internal process of the sensor device when a command is input. First, command data for causing sleep is input to the S /
図8は、マスター−スレーブ間の他のSPI通信形式を説明するための図である。図8では、図6とは異なりN=3本の配線(XCS,SDIO,SCLK)を有する。図6に示すシリアルデータインSDIとシリアルデータアウトSDOとが1本のシリアルデータイン/アウトSDIOに統一されている。この場合、第1〜第3のセンサーデバイス10A〜10Cにも外部端子P1〜P3の一つが、シリアルデータイン/アウト双方向端子となる。
FIG. 8 is a diagram for explaining another SPI communication format between the master and the slave. In FIG. 8, unlike FIG. 6, N = 3 wirings (XCS, SDIO, SCLK). The serial data in SDI and serial data out SDO shown in FIG. 6 are unified into one serial data in / out SDIO. In this case, one of the external terminals P1 to P3 is also a serial data in / out bidirectional terminal in the first to
ここで、コマンドでライト(W)が指定された場合、図6と同様にホストデバイス30から第1〜第3のセンサーデバイス10A〜10Cの少なくとも一つにデータが書き込まれる。コマンドでリード(R)が指定された場合、図9に示すように1バイト目はホストデバイス30からスレーブ(第1〜第3のセンサーデバイス10A〜10C)への入力となり、次の1バイトはスレーブアドレスで指定されたスレーブ(例えば第1のセンサーデバイス10A)からホストデバイス30への読み出しとなり、他の第2および第3のセンサーデバイス10B,10Cのシリアルデータイン/アウト双方向端子はハイインピーダンス状態となる。
Here, when write (W) is designated by the command, data is written from the
本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、上述の実施形態では、通信方式としてSPIを例として説明したが、SPIと類似の通信方式に対しても本発明を適用可能である。 Those skilled in the art will readily appreciate that many variations are possible without substantially departing from the novel features and advantages of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, a term described with a different term having a broader meaning or the same meaning at least once in the specification or the drawings can be replaced with the different term in any part of the specification or the drawings. In the above-described embodiment, the SPI has been described as an example of the communication method. However, the present invention can be applied to a communication method similar to the SPI.
10,10A〜10B センサーデバイス、20 センサー素子、100 センサーIC、151〜154 N個の端子切り替え部(I/O回路)、160 接続切り替え部(マルチプレクサ)、170 設定部(不揮発性メモリ)、200 センサーユニット、210,210A〜210C 基板、N1〜N4 N個の内部ノード、P1〜P4 N個の外部端子 10, 10A to 10B sensor device, 20 sensor elements, 100 sensor ICs, 151 to 154 N terminal switching unit (I / O circuit), 160 connection switching unit (multiplexer), 170 setting unit (nonvolatile memory), 200 Sensor unit, 210, 210A to 210C substrate, N1 to N4 N internal nodes, P1 to P4 N external terminals
Claims (10)
前記N個の外部端子と対応するN個の内部ノードと、
前記N個の外部端子と前記N個の内部ノードとの間に配置された接続切り替え部と、
前記N個の外部端子と前記N個の内部ノードとの間に配置され、前記N個の外部端子の各々を、入力端子、出力端子及びハイインピース状態の一つに切り替えるN個の端子切り替え部と、
前記接続切り替え部と前記N個の端子切り替え部との切り替え状態を設定する設定部と、
を有し、
前記接続切り替え部は、前記設定部により第1接続状態と第2接続状態とに切り替えられ、前記第1接続状態では、前記第1方向の上流から下流に向かう正順方向でn(1≦n≦N)番目に位置する内部ノード及び外部端子同士を接続し、前記第2接続状態では、前記正順方向でn番目に位置する内部ノードと、前記第1方向の下流から上流に向かう逆順方向でn番目に位置する外部端子とを接続することを特徴とするセンサーデバイス。 N (N is a plurality) external terminals provided along a first direction parallel to one side of the rectangular outline;
N internal nodes corresponding to the N external terminals;
A connection switching unit disposed between the N external terminals and the N internal nodes;
N terminal switching arranged between the N external terminals and the N internal nodes, and switching each of the N external terminals to one of an input terminal, an output terminal, and a high-in-piece state. And
A setting unit for setting a switching state between the connection switching unit and the N terminal switching units;
Have
The connection switching unit is switched between the first connection state and the second connection state by the setting unit. In the first connection state, n (1 ≦ n) in the forward direction from upstream to downstream in the first direction. ≦ N) The internal node and external terminals located in the nth are connected to each other, and in the second connection state, the nth internal node located in the forward direction and the reverse forward direction from downstream to upstream in the first direction A sensor device connected to the nth external terminal.
前記一辺と対向する対向辺側に少なくとも一つの外部端子がさらに設けられていることを特徴とするセンサーデバイス。 The sensor device according to claim 1.
A sensor device, wherein at least one external terminal is further provided on the side opposite to the one side.
前記N個の端子切り替え部の各々は、前記N個の外部端子の一つに共通接続される入力素子及び出力素子を含み、
前記設定部は、前記入力素子を入力可能状態/入力不能状態に切り替える入力イネーブル信号と、前記出力素子を出力可能状態/ハイインピーダンス状態に切り替える出力イネーブル信号とを出力することを特徴とするセンサーデバイス。 The sensor device according to claim 1 or 2,
Each of the N terminal switching units includes an input element and an output element commonly connected to one of the N external terminals,
The setting unit outputs an input enable signal for switching the input element to an input enable state / input disable state and an output enable signal for switching the output element to an output enable state / high impedance state. .
前記N個の外部端子は、チップセレクト端子CS、シリアルデータイン端子SDI、シリアルデータアウト端子SDO及びクロック端子CLKの4端子を含むことを特徴とするセンサーデバイス。 The sensor device according to claim 3.
The N external terminals include four terminals of a chip select terminal CS, a serial data in terminal SDI, a serial data out terminal SDO, and a clock terminal CLK.
前記N個の外部端子は、チップセレクト端子CS、シリアルデータイン/アウト双方向端子SDIO及びクロック端子CLKの3端子を含むことを特徴とするセンサーデバイス。 The sensor device according to claim 3.
The N external terminals include three terminals: a chip select terminal CS, a serial data in / out bidirectional terminal SDIO, and a clock terminal CLK.
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、請求項1〜5のいずれか1項記載のセンサーデバイスにて構成され、
前記第1のセンサーデバイスが前記第1接続状態に設定され、前記前記第2のセンサーデバイスが前記第2接続状態に設定されていることを特徴とするセンサーユニット。 A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
Have
Each of the first and second sensor devices is constituted by the sensor device according to any one of claims 1 to 5,
The sensor unit, wherein the first sensor device is set to the first connection state, and the second sensor device is set to the second connection state.
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
前記配線基板の前記N本の配線に接続されるホストデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、請求項3〜5のいずれか1項記載のセンサーデバイスにて構成され、
前記第1のセンサーデバイスにて前記正順方向にてn番目の外部端子に前記ホストデバイスからデータインされる時には、前記第2のセンサーデバイスにて前記正順方向にてn番目の外部端子はハイインピーダンス状態に設定されることを特徴とするセンサーユニット。 A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
A host device connected to the N wirings of the wiring board;
Have
Each of the first and second sensor devices is constituted by the sensor device according to any one of claims 3 to 5,
When data is input from the host device to the nth external terminal in the forward direction in the first sensor device, the nth external terminal in the forward direction in the second sensor device is A sensor unit that is set to a high impedance state.
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
前記配線基板の前記N本の配線に接続されるホストデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、請求項4項記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第1及び第2のセンサーデバイスの前記チップセレクト端子CSにアクティブ信号が入力され、前記第1のセンサーデバイスの前記シリアルデータイン端子に、前記第1及び第2のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第1及び第2のセンサーデバイスにデータが一斉に送信されることを特徴とするセンサーユニット。 A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
A host device connected to the N wirings of the wiring board;
Have
Each of the first and second sensor devices comprises a sensor device according to claim 4,
An active signal is input from the host device to the chip select terminal CS of the first and second sensor devices, and the first and second sensor devices are input to the serial data-in terminal of the first sensor device. A sensor unit, wherein a global address signal and a command signal designating both are input, and data is transmitted simultaneously from the host device to the first and second sensor devices.
前記配線基板の第1面に搭載され、前記N本の配線に接続される第1センサーデバイスと、
前記配線基板の前記第1面と交差する第2面に搭載され、前記N本の配線に接続される前記第1センサーデバイスとは異なる検出軸を有する第2センサーデバイスと、
前記配線基板の前記N本の配線に接続されるホストデバイスと、
を有し、
前記第1及び第2のセンサーデバイスの各々が、請求項5項記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第1及び第2のセンサーデバイスの前記チップセレクト端子CSにアクティブ信号が入力され、前記第1のセンサーデバイスの前記シリアルデータイン/アウト双方向端子に、前記第1及び第2のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第1及び第2のセンサーデバイスにデータが一斉に送信されることを特徴とするセンサーユニット。 A wiring board on which N wirings are formed;
A first sensor device mounted on the first surface of the wiring board and connected to the N wirings;
A second sensor device mounted on a second surface intersecting the first surface of the wiring board and having a detection axis different from the first sensor device connected to the N wirings;
A host device connected to the N wirings of the wiring board;
Have
Each of the first and second sensor devices comprises a sensor device according to claim 5,
An active signal is input from the host device to the chip select terminal CS of the first and second sensor devices, and the first and second bidirectional data terminals of the first sensor device are connected to the first and second serial data in / out terminals. A sensor unit, wherein a global address signal and a command signal designating both of the two sensor devices are input, and data is simultaneously transmitted from the host device to the first and second sensor devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013234285A JP6241216B2 (en) | 2013-11-12 | 2013-11-12 | Sensor device, sensor unit and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013234285A JP6241216B2 (en) | 2013-11-12 | 2013-11-12 | Sensor device, sensor unit and electronic device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015094672A true JP2015094672A (en) | 2015-05-18 |
JP2015094672A5 JP2015094672A5 (en) | 2016-12-28 |
JP6241216B2 JP6241216B2 (en) | 2017-12-06 |
Family
ID=53197164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013234285A Active JP6241216B2 (en) | 2013-11-12 | 2013-11-12 | Sensor device, sensor unit and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6241216B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10415969B2 (en) | 2017-03-27 | 2019-09-17 | Seiko Epson Corporation | Detection device, physical quantity measuring device, detection system, electronic device, and vehicle |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05307514A (en) * | 1992-04-30 | 1993-11-19 | Ricoh Co Ltd | Input/output controller |
JPH09179682A (en) * | 1995-12-27 | 1997-07-11 | Toshiba Corp | Coordinate input device to be applied to computer system |
JP2011516898A (en) * | 2008-04-14 | 2011-05-26 | ハネウェル・インターナショナル・インコーポレーテッド | Method and system for forming an electronic assembly with an installed inertial sensor |
WO2012173732A1 (en) * | 2011-06-16 | 2012-12-20 | The Boeing Company | Dynamically reconfigurable electrical interface |
JP2013104707A (en) * | 2011-11-11 | 2013-05-30 | Panasonic Corp | Angular velocity sensor |
-
2013
- 2013-11-12 JP JP2013234285A patent/JP6241216B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05307514A (en) * | 1992-04-30 | 1993-11-19 | Ricoh Co Ltd | Input/output controller |
JPH09179682A (en) * | 1995-12-27 | 1997-07-11 | Toshiba Corp | Coordinate input device to be applied to computer system |
JP2011516898A (en) * | 2008-04-14 | 2011-05-26 | ハネウェル・インターナショナル・インコーポレーテッド | Method and system for forming an electronic assembly with an installed inertial sensor |
WO2012173732A1 (en) * | 2011-06-16 | 2012-12-20 | The Boeing Company | Dynamically reconfigurable electrical interface |
JP2013104707A (en) * | 2011-11-11 | 2013-05-30 | Panasonic Corp | Angular velocity sensor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10415969B2 (en) | 2017-03-27 | 2019-09-17 | Seiko Epson Corporation | Detection device, physical quantity measuring device, detection system, electronic device, and vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP6241216B2 (en) | 2017-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10445285B2 (en) | Integrated data concentrator for multi-sensor MEMS systems | |
US11049532B2 (en) | Memory module and system supporting parallel and serial access modes | |
US6192431B1 (en) | Method and apparatus for configuring the pinout of an integrated circuit | |
US6742098B1 (en) | Dual-port buffer-to-memory interface | |
US10762032B2 (en) | Adaptive interface high availability storage device | |
US20130194881A1 (en) | Area-efficient multi-modal signaling interface | |
US20070133247A1 (en) | Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices | |
JP2010147938A (en) | Semiconductor device, and operating mode switching method | |
US8242802B2 (en) | Location-based bus termination for multi-core processors | |
US20130021857A1 (en) | Memory controller with adjustable width strobe interface | |
US8122173B2 (en) | Serial peripheral interface (SPI) circuit having driving circuit with data input and output common pin and display using the same | |
US20100262729A1 (en) | Configurable bus termination for multi-core/multi-package processor configurations | |
JP6241216B2 (en) | Sensor device, sensor unit and electronic device | |
US7372298B2 (en) | Chip with adjustable pinout function and method thereof | |
EP1832985A2 (en) | Reconfigurable circuit | |
CN113840077A (en) | OIS circuit, OIS data sharing apparatus, and operating method thereof | |
EP1074991A2 (en) | Semiconductor memory device | |
US20100262733A1 (en) | Protocol-based bus termination for multi-core processors | |
US7738496B1 (en) | Device that provides the functionality of dual-ported memory using single-ported memory for multiple clock domains | |
JP2003271538A (en) | Memory system using directional coupler for address | |
US7767492B1 (en) | Location-based bus termination for multi-core/multi-package processor configurations | |
JP2009086830A (en) | Memory controller | |
TWI810815B (en) | Controller and memory system | |
JP2012003812A (en) | Semiconductor device | |
EP1701384A1 (en) | Network chip design for grid communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161110 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6241216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |