JP2015009241A - 接合構造物、及び接合構造物の製造方法 - Google Patents

接合構造物、及び接合構造物の製造方法 Download PDF

Info

Publication number
JP2015009241A
JP2015009241A JP2013134053A JP2013134053A JP2015009241A JP 2015009241 A JP2015009241 A JP 2015009241A JP 2013134053 A JP2013134053 A JP 2013134053A JP 2013134053 A JP2013134053 A JP 2013134053A JP 2015009241 A JP2015009241 A JP 2015009241A
Authority
JP
Japan
Prior art keywords
solder
groove
manufacturing
joining
joining member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013134053A
Other languages
English (en)
Inventor
公洋 小野
Kimihiro Ono
公洋 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2013134053A priority Critical patent/JP2015009241A/ja
Publication of JP2015009241A publication Critical patent/JP2015009241A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】はんだ内のボイドの大きさを十分に小さくする。【解決手段】第1の接合部材と第2の接合部材とをはんだにて接合する接合構造物の製造方法は、表面の所定箇所に溝を有する第2の接合部材の上であって、当該溝の少なくとも一部の上を含む第2の接合部材の表面にはんだを設置する工程と、はんだの上に第1の接合部材を設置する工程と、はんだの融点以上の温度に昇温する工程と、はんだが融解する時点よりも高い圧力に加圧する工程と、加圧した状態で温度を低下させる工程とを備える。【選択図】図2

Description

本発明は、接合構造物、及び接合構造物の製造方法に関する。
従来、第1の接合部材としての半導体素子と、第2の接合部材としての基板またはリードフレームとをはんだにて接合する方法が知られている。このはんだ付け工程において、はんだの中にボイド(空洞)が形成されると、半導体素子の放熱性の低下や、はんだの接合性低下等の問題が生ずる。この問題を解決するため、特許文献1には、はんだ溶融前に減圧し、溶融後に、減圧状態の圧力よりも高い圧力まで加圧した後、加圧状態にてはんだを固化させる方法が開示されている。この方法によれば、ボイドを消滅または小さくすることができる。
特開2005−205418号公報
しかしながら、特許文献1に記載の方法では、特に半導体素子のサイズが大きい場合等に、ボイドに圧力が伝わりにくいため、ボイドの大きさを十分に小さくすることができないという問題が生じる。
本発明は、はんだ内のボイドの大きさを十分に小さくすることができる技術を提供することを目的とする。
本発明による接合構造物の製造方法は、第1の接合部材と第2の接合部材とをはんだにて接合する接合構造物の製造方法であって、表面の所定箇所に溝を有する第2の接合部材の上であって、当該溝の少なくとも一部の上を含む第2の接合部材の表面にはんだを設置する工程と、はんだの上に第1の接合部材を設置する工程と、はんだの融点以上の温度に昇温する工程と、はんだが融解する時点よりも高い圧力に加圧する工程と、加圧した状態で温度を低下させる工程とを備える。
本発明によれば、表面の所定箇所に溝を有する第2の接合部材の上であって、当該溝の少なくとも一部の上を含む第2の接合部材の表面にはんだを設置するので、はんだの融点以上に昇温させてから、はんだが融解する時点よりも高い圧力に加圧する工程において、はんだの内部に存在するボイドに圧力が伝わりやすくなり、ボイドを消滅または十分に小さくすることができる。
図1は、半導体装置の斜視図である。 図2は、第1の実施形態における接合構造物である半導体装置の構成を示す図であって、図2(a)は鉛直方向の平面で切断した場合の断面図を、図2(b)は上面図を、図2(c)は、図2(b)のA−A断面を分解した図をそれぞれ示している。 図3は、はんだの外部とつながる部位がはんだの四隅を回避した箇所に位置するように溝を設けた例を説明するための図であり、図3(a)は上面図、図3(b)は、図3(a)のB−B断面図である。 図4は、溝の断面の拡大図である。 図5(a)は、ボイド測定装置を用いて、はんだに作り込まれたボイドを測定する様子を示す図であり、図5(b)は、ボイド測定装置を用いて撮像されたボイド測定画像を示す図である。 図6は、第2の実施形態における接合構造物である半導体装置の構成を示す図であって、図6(a)は上面図を、図6(b)は図6(b)のC−C断面図である。 図7は、半導体素子の中心からの距離と、半導体素子の温度との関係を示す図である。 図8は、第3の実施形態における接合構造物である半導体装置の構成を示す図であって、図8(a)は上面図を、図8(b)は電極に設けられた溝の形状を示す図である。 図9は、第3の実施形態における接合構造物である半導体装置の別の構成を示す図であって、図9(a)は上面図を、図9(b)は電極に設けられた溝の形状を示す図である。 図10は、第3の実施形態における接合構造物である半導体装置のさらに別の構成を示す図であって、図10(a)は上面図を、図10(b)は電極に設けられた溝の形状を示す図である。 図11は、第4の実施形態における接合構造物である半導体装置の構成を示す図であって、図11(a)は上面図を、図11(b)は電極に設けられた溝の形状を示す図である。 図12は、第5の実施形態における接合構造物である半導体装置の構成を示す図であって、図12(a)は上面図を、図12(b)は、図12(a)のD−D断面図を示す。 図13は、第6の実施形態における接合構造物である半導体装置の構成を示す図であって、図13(a)は上面図を、図13(b)は、電極に設けられた溝の形状を示す上面図である。
図1は、各実施形態に共通の接合構造物である半導体装置4の斜視図である。この半導体装置4は、第2の接合部材である電極3に、接合材としてのはんだ(ろう材)2を介して接合された第1の接合部材である半導体素子1を備える。この半導体装置は、例えば、電気自動車やハイブリッド車等の電動車に搭載されるインバータに用いられる。ただし、半導体装置の適用先が電動車に搭載されるインバータに限定されることはなく、様々な機器等に適用することができる。
なお、図1に示す半導体装置4は、複数の半導体素子1を備えているが、以下では、半導体素子1と電極3がはんだ2を介して接合された構造物を半導体装置と呼ぶ。
<第1の実施形態>
図2は、第1の実施形態における接合構造物である半導体装置の構成を示す図であって、図2(a)は鉛直方向の平面で切断した場合の断面図を、図2(b)は上面図を、図2(c)は、図2(b)のA−A断面を分解した図をそれぞれ示している。ただし、図2(a)は、後述する製造方法における加圧工程前の状態を示しているため、はんだ2の内部にボイド5が存在するのが分かる。
第1の接合部材である半導体素子1と、第2の接合部材である電極3は、接合材としてのはんだ(ろう材)2を介して接合される。より具体的には、電極3の上部に、はんだ2を介して半導体素子1が接合される。
電極3には、銅やアルミニウム等のような、電気伝導率、熱伝導率の良い金属材料を用い、その表面には、はんだ2に対して濡れの良い表面処理を施す。はんだ2に対して濡れの良い表面処理とは、例えば、ニッケルメッキである。
電極3には、半導体素子1が接合される領域において、溝6が設けられている。この溝6は、半導体素子1が接合される領域だけでなく、はんだ2の外部とつながる部位7を有する。すなわち、溝6には、その上部に、はんだ2および半導体素子1が存在しない部位7が存在する。
図2に示す例では、電極3に直線上の二本の溝6が設けられており、それぞれの溝6の端部が、その上部にはんだ2および半導体素子1が存在しない部位7となっている。
この溝6は、はんだ2の外部とつながる部位7がはんだ2の四隅を回避した箇所に位置するように設ける。図3は、はんだ2の外部とつながる部位7がはんだ2の四隅を回避した箇所に位置するように溝6を設けた例を説明するための図であり、図3(a)は上面図、図3(b)は、図3(a)のB−B断面図である。図3(a)、(b)に示すように、はんだ2の外部とつながる部位7は、上面から見た形状が四角形のはんだ2の四隅部8を回避した箇所に位置している。一般的に、はんだ2の最大応力歪みは、はんだ2を上面から見た四隅部8に分布するので、はんだ2の外部とつながる部位7が四隅部8を回避した箇所に位置することで、溝6によって、はんだ2の最大応力歪みに悪影響が及ぶのを防ぐことができる。
上述したように、電極3には、はんだ2に対して濡れの良い表面処理を施すが、溝6には、はんだ2が濡れ広がらない処理を施す。具体的には、溝6には、はんだ2に対して濡れの良い表面処理は施さずに、電極3の母材金属を露出させる。これにより、溝6に露出した電極3の母材金属がはんだ2をはじくため、溶融したはんだ2が溝6に濡れ広がるのを防ぐことができる。図4は、溝6の断面の拡大図である。図4に示すように、溝6には、はんだ2に対して濡れの良い表面処理を施さないことにより、溶融したはんだ2は、溝6に濡れ広がらない。
溝6にははんだ2に対して濡れの良い表面処理は施さない方法としては、例えば、ニッケルメッキを施した金属板に対して、プレスで溝6を形成すれば、溝6の表面のニッケルメッキが剥がれて、電極3の母材金属を露出させることができる。
電極3の上に半導体素子1を接合する方法について説明する。まず始めに、電極3にはんだ2と半導体素子1を載置した後、はんだ2の融点以上まで温度を上昇させる。続いて、雰囲気圧を、はんだ2が溶融した時点よりも高い圧力に増圧する。最後に、増圧した雰囲気圧を維持しながら、はんだ2の溶融温度以下まで温度を低下させることによって、はんだ2を固化させる。
本実施形態では、電極3に、はんだ2の外部とつながる部位7を有する溝6が半導体素子1の下部の領域に設けられている。従って、半導体素子1の接合工程において、はんだ2を溶融させてから、雰囲気圧を高い圧力に増圧した際に、はんだ2の内部に存在するボイド、特に、溝6の周辺に形成されているボイドに対して圧力が伝わりやすくなるので、半導体素子1のサイズが大きい場合でも、ボイドを効果的に低減または消滅することができる。また、ボイドに対して圧力が伝わりやすいので、電極3に溝6を設けていない従来の構成に比べて、短時間でボイドの大きさを小さくすることができる。
また、はんだ2の外部とつながる部位7を有する溝6が設けられていることにより、半導体素子1の接合工程におけるはんだ2の溶融時に、還元雰囲気が伝わりやすくなり、はんだ2の濡れ性を向上させることができるので、良好なはんだ付け性を得ることができる。
また、溝6には、はんだ2が濡れ広がらない処理を施すので、はんだ2の接合後の厚さばらつきを抑制することができる。半導体素子1と電極3との間のはんだ2の厚さばらつきについては、半導体装置の信頼性に大きな影響を与えることから、溝6には、はんだ2に対して濡れの良い表面処理を施さないことは、非常に有効な手段となる。
なお、半導体装置の製造時には、電極3の上にはんだ2や半導体素子1をロボットで自動搭載する際に、位置決めのためのマークを設けていたが、本実施形態の構成によれば、電極3に設けた溝6を位置決めのためのマーク代わりに用いることができるので、位置決めのためのマークを別途設ける必要がなくなる。
図5(a)は、ボイド測定装置40を用いて、はんだ2に作り込まれたボイドを測定する様子を示す図であり、図5(b)は、ボイド測定装置40を用いて撮像されたボイド測定画像を示す図である。また、図5(c)は、ボイド率と半導体素子1の発熱温度との関係を調べた実験結果の図である。ボイド率とは、はんだ2の内部に存在するボイドの割合のことである。
半導体素子1の接合時にはんだ2に作り込まれたボイドにおいて、円状ボイドの場合は、図5(c)に示すように、その径が大きくなるにつれて、半導体装置の駆動時の半導体素子1の発熱温度は大きくなる。しかし、線状ボイドの場合には、ボイドの幅が一定であれば、図5(c)に示すように、長さに関わらず、半導体素子1の発熱温度が同等レベルとなる。
上述したように、電極3の溝6には、はんだ2が濡れ広がらない処理を施すので、溝6にははんだ2が充填接合されず、はんだ2の外部とつながる空洞を設けることができる。すなわち、電極3に、はんだ2が充填されない溝6が存在していても、半導体素子1の発熱温度の悪化を最低限に押さえることができる。
以上、第1の実施形態における接合構造物の製造方法は、第1の接合部材(半導体素子1)と第2の接合部材(電極3)とをはんだにて接合する方法であって、表面の所定箇所に溝6を有する第2の接合部材の上であって、当該溝6の少なくとも一部の上を含む第2の接合部材の表面にはんだを設置する工程と、はんだ2の上に第1の接合部材を設置する工程と、はんだ2の融点以上の温度に昇温する工程と、はんだ2が融解する時点よりも高い圧力に加圧する工程と、加圧した状態で温度を低下させる工程とを備える。表面の所定箇所に溝6を有する第2の接合部材の上であって、溝6の少なくとも一部の上を含む第2の接合部材の表面にはんだを設置するので、加圧工程において、はんだ2の内部に存在するボイドに圧力が加わりやすくなり、ボイドを効果的に低減または消滅することができる。また、ボイドに対して圧力が伝わりやすいので、第2の接合部材に溝6を設けていない従来の構成に比べて、短時間でボイドの大きさを小さくすることができる。
第2の接合部材に設けられている溝の一部は、はんだ2および第1の接合部材の外側に通じているので、加圧工程において、はんだ2の内部に存在するボイドに圧力が加わりやすくなり、ボイドをより効果的に低減または消滅することができる。
また、第2の接合部材の上にはんだ2を設置する工程の前に、第2の接合部材に設けられている溝6に対して、はんだ2が濡れ広がらない処理を施すので、溝6ははんだ2で充填接合されず、はんだ2の外部とつながる空洞を確保することができる。これにより、加圧工程において、はんだ2の内部に存在するボイドに圧力が加わりやすくなり、ボイドをより効果的に低減または消滅することができる。また、はんだ2が溝6に濡れ広がらないので、はんだ2の接合後の厚さばらつきを抑制することができる。さらに、上述したように、線状ボイドの場合には、ボイドの幅が一定であれば、長さに関わらず、第1の接合部材である半導体素子1の発熱温度は同等レベルとなるので、溝6によって、半導体素子1の発熱温度が大幅に悪化することはない。
さらに、第2の接合部材に設けられている溝6の一部がはんだ2および第1の接合部材の外側に通じている部位7は、略矩形形状であるはんだの四隅を回避した箇所に設けられている。はんだ2の最大応力歪みは、一般的にはんだ2の四隅部8に分布するので、四隅を回避することによって、はんだ2の最大応力歪みへの悪影響を与えることなく、ボイドを低減させることができる。
<第2の実施形態>
図6は、第2の実施形態における接合構造物である半導体装置の構成を示す図であって、図6(a)は上面図を、図6(b)は図6(a)のC−C断面図である。
第2の実施形態では、電極3に設ける溝6の幅を、半導体素子1の中心部に対して距離が離れるほど大きくする。
図7は、半導体素子1の中心からの距離と、半導体素子1の温度との関係を示す図である。図7に示すように、半導体装置の駆動時には、半導体素子1の中心部が最も温度が高くなり、中心部から離れるに従って温度は低くなる。
はんだ2の内部に存在するボイドを効果的に低減または消滅させるためには、電極3に設ける溝6の幅を大きくすればよい。しかし、溝6の幅が大きくなると、半導体装置4の駆動時に半導体素子1発生した熱が電極3を介して、電極3の下部に設けた冷却装置(不図示)に伝熱する径路が減るため、半導体素子1の冷却性能が低下し、半導体素子1の温度が耐熱温度を超える可能性がある。
本実施の形態では、半導体素子1の中心部に対して距離が離れるほど、電極3に設ける溝6の幅を大きくする。図7に示すように、半導体素子1の中心部に対して、中心部から離れるに従って、半導体素子1の温度は低くなるので、半導体素子1の中心部から離れるほど、溝6の幅を大きくしても、半導体素子1の温度が耐熱温度より高くなることはない。
なお、溝6の幅を大きくし過ぎると、はんだ2の自重で溝6にはんだ2が充填されてしまう可能性があるが、所定の大きさ(例えば1〜2mm)までであれば、はんだ2の自重で溝6にはんだ2が充填されることはない。
なお、図6に示す例では、半導体素子1の中心部と端部との間に、左右それぞれ2本の溝6しか設けられていないが、3本以上設けるようにしてもよい。
以上、第2の実施形態によれば、第2の接合部材(電極3)には、複数の溝6が設けられており、第1の接合部材(半導体素子1)の中心位置から距離が遠い溝ほど、その幅が大きいので、半導体素子1の温度が耐熱温度より高くなるのを防ぎつつ、ボイドを低減させるために効果的な溝6を設けることができる。
<第3の実施形態>
第3の実施形態では、電極3のうち、半導体素子1の中心部に対応する位置が溝6で囲まれるように、電極3に溝6を設ける。図7を用いて説明したように、半導体素子1の温度分布は、中心部が最も温度が高く、中心部から離れるにつれて温度は低くなる。従って、半導体素子1の中心部に対応する位置が溝6で囲まれるように、電極3に溝6を設けることによって、半導体素子1の中心部の温度が耐熱温度を超えるのを防ぎつつ、中心部の周囲に設けられた溝6によって、はんだ2の中心部およびその周辺に存在するボイドを効果的に低減または消滅することができる。
図8は、第3の実施形態における接合構造物である半導体装置の構成を示す図であって、図8(a)は上面図を、図8(b)は電極3に設けられた溝6の形状を示す図である。図8に示す構成では、電極3のうち、半導体素子1の中心部に対応する位置が溝6によって囲まれるようにするために、図面の上下方向に延びる2本の溝6と、左右方向に延びる2本の溝6が電極3に設けられている。上下方向に延びる2本の溝6および左右方向に延びる2本の溝はそれぞれ、はんだ2の外部とつながる部位7を有する。
図9は、第3の実施形態における接合構造物である半導体装置の別の構成を示す図であって、図9(a)は上面図を、図9(b)は電極3に設けられた溝6の形状を示す図である。図9に示す構成では、図8に示す構成と同様に、図面の上下方向に延びる2本の溝6と、左右方向に延びる2本の溝6が電極3に設けられているが、溝6の全体形状が梯子形状となっている。すなわち、上下方向に延びる2本の溝6はそれぞれ、その両端部がはんだ2の外部とつながる位置まで延びているが、左右方向に延びる2本の溝はそれぞれ、はんだ2の外部とつながる部位を有さず、その端部は、上下方向に延びる溝6の位置となっている。
図10は、第3の実施形態における接合構造物である半導体装置のさらに別の構成を示す図であって、図10(a)は上面図を、図10(b)は電極3に設けられた溝6の形状を示す図である。図10に示す構成では、電極3のうち、半導体素子1の中心部に対応する位置が囲まれるように、矩形形状の溝6が設けられており、さらに、矩形を構成する4辺の溝は、はんだ2の外部とつながる位置まで延びる4本の溝と接続されている。
以上、第3の実施形態によれば、第2の接合部材(電極3)に設けられている溝6は、第2の接合部材のうち、第1の接合部材(半導体素子1)の中心位置に対応する位置を囲むように設けられているので、温度が最も高くなる第1の接合部材の中心部の温度が耐熱温度を超えるのを防ぎつつ、はんだ2の中心部およびその周辺に存在するボイドを効果的に低減または消滅することができる。
<第4の実施形態>
第4の実施形態では、電極3のうち、半導体素子1の中心部に対応する位置が、その位置を中心とする円形状の溝6で囲まれるように、電極3に溝6を設ける。図7を用いて説明したように、半導体素子1の温度は、中心部が最も高く、中心部から離れるにつれて低くなる同心円状の温度分布を示す。従って、半導体素子1の中心部に対応する位置を中心とする円形状(リング状)の溝6を設ければ、円形状の溝6の直上の半導体素子1の温度は同一となるため、熱設計が容易となる。
図11は、第4の実施形態における接合構造物である半導体装置の構成を示す図であって、図11(a)は上面図を、図11(b)は電極3に設けられた溝6の形状を示す図である。図11に示す構成では、電極3のうち、半導体素子1の中心部に対応する位置を囲むように、その位置を中心とする円形状の溝6が設けられており、円形状の溝6は、はんだ2の外部とつながる位置まで延びる4本の溝と接続されている。
以上、第4の実施形態によれば、第2の接合部材(電極3)に設けられている溝は、第2の接合部材(電極3)のうち、第1の接合部材(半導体素子1)の中心位置に対応する位置を中心とする円形状であるので、第3の実施形態の構成により得られる効果に加えて、円形状の溝6の直上の第1の接合部材の温度は同一となるため、熱設計が容易となる。
<第5の実施形態>
図12は、第5の実施形態における接合構造物である半導体装置の構成を示す図であって、図12(a)は上面図を、図12(b)は、図12(a)のD−D断面図を示す。また、図12(c)は、電極3に設けられた溝6の形状を示す上面図である。
第1〜第4の実施形態では、溝6が有する、はんだ2の外部とつながる部位7は、溝6の端部の位置となっていたが、第5の実施形態では、はんだ2の外部とつながる部位7を、円状に形成した溝6の直下に設けた貫通孔とする。すなわち、電極3に設けられた溝6は、溝6の直下に設けられた貫通孔7を介して、電極3の下部と通じている。貫通孔の径の大きさは、円状の溝6の幅と同じとする。
図12に示す例では、半導体素子1の中心部に対応する位置を中心として、半径の小さい円状の溝6と、半径の大きい円状の溝6が電極3に設けられている。半径の大きい円状の溝6の幅は、半径の小さい円状の溝6の幅よりも大きい。また、それぞれの円状の溝6には、円形の時計の3、6、9、12の数字の位置に対応する位置(図12(c)参照)に貫通孔7が設けられている。
第5の実施形態の構成によれば、溝6を延ばしてはんだ2の外部とつながる部位7を設ける第1〜第4実施形態の構成に比べて、はんだ2の外部とつながる部位7とつなぐために溝6を延伸させる必要がなくなる。これにより、半導体装置を駆動させた時の半導体素子1の発熱温度を、電極3の下部に設けた冷却装置によって冷却する際に、はんだ2の外部とつながる部位7とつなぐための溝によって冷却効果が低減することを防いで、冷却性能を向上させることができる。
なお、はんだ2の外部とつながる部位7として設ける貫通孔は、半導体装置の製造時に、電極3の上にはんだ2や半導体素子1をロボットで自動搭載する際の位置決めのためのマークや、半導体装置を別のユニットに組み付ける際の位置決めのためのマークとして用いることができる。
以上、第5の実施形態によれば、第2の接合部材(電極3)に設けられている溝6の直下には、第2の接合部材(電極3)の表面のうち、はんだ2が設けられている面と反対側の面に通じる貫通孔7が設けられているので、半導体装置4を駆動させた時の半導体素子1の発熱温度を、電極3の下部に設けた冷却装置によって冷却する際に、はんだ2の外部とつながる部位7とつなぐための溝によって冷却効果が低減することを防いで、冷却性能を向上させることができる。
<第6の実施形態>
図13は、第6の実施形態における接合構造物である半導体装置の構成を示す図であって、図13(a)は上面図を、図13(b)は、電極3に設けられた溝6の形状を示す上面図である。
上述した第3の実施形態では、半導体素子1の中心部に対応する位置が溝6で囲まれるように、電極3に溝6を設けたが、複数本の溝6が交わる交点が存在する。複数本の溝6が交わる交点の部位は、半導体素子1の冷却性能が低減する。このため、第6の実施形態では、複数本の溝6が交わらない状態で、半導体素子1の中心部に対応する位置が溝6で囲まれるように、電極3に溝6を設ける。
図13に示す例では、4本の溝6のそれぞれが、矩形形状の半導体素子1の2辺と交わるように設けられており、その両端がはんだ2の外部とつながる部位7となっている。
第6の実施形態の構成によれば、溝6の交点が無くなるので、半導体装置を駆動させた時の半導体素子1の発熱温度を、半導体装置の下部に設けた冷却装置によって冷却する際に、溝6の交点が存在する構成と比べて、交点の位置の伝熱径路が確保されるので、冷却効果を向上させつつ、半導体素子1の中心付近に存在するボイドを低減または消滅させることができる。
本発明は、上述した実施形態に限定されることはない。例えば、第1の接合部材を半導体素子1として説明したが、第1の接合部材が半導体素子に限定されることはない。同様に、第2の接合部材も電極3に限定されることはない。
1…半導体素子
2…はんだ
3…電極
4…半導体装置
6…溝
7…溝がはんだの外部とつながる部位

Claims (10)

  1. 第1の接合部材と第2の接合部材とをはんだにて接合する接合構造物の製造方法であって、
    表面の所定箇所に溝を有する前記第2の接合部材の上であって、当該溝の少なくとも一部の上を含む第2の接合部材の表面にはんだを設置する工程と、
    前記はんだの上に前記第1の接合部材を設置する工程と、
    前記はんだの融点以上の温度に昇温する工程と、
    前記はんだが融解する時点よりも高い圧力に加圧する工程と、
    前記加圧した状態で温度を低下させる工程と、
    を備えることを特徴とする接合構造物の製造方法。
  2. 請求項1に記載の接合構造物の製造方法において、
    前記第2の接合部材に設けられている溝の一部は、前記はんだおよび前記第1の接合部材の外側に通じていることを特徴とする接合構造物の製造方法。
  3. 請求項1または請求項2に記載の接合構造物の製造方法において、
    前記第2の接合部材の上にはんだを設置する工程の前に、前記第2の接合部材に設けられている溝に対して、前記はんだが濡れ広がらない処理を施す工程をさらに備えることを特徴とする接合構造物の製造方法。
  4. 請求項2に記載の接合構造物の製造方法において、
    前記第2の接合部材に設けられている溝の一部が前記はんだおよび前記第1の接合部材の外側に通じている部位は、略矩形形状である前記はんだの四隅を回避した箇所に設けられていることを特徴とする接合構造物の製造方法。
  5. 請求項1から請求項4のいずれか一項に記載の接合構造物の製造方法において、
    前記第2の接合部材には、複数の溝が設けられており、前記第1の接合部材の中心位置から距離が遠い溝ほど、その幅が大きいことを特徴とする接合構造物の製造方法。
  6. 請求項1から請求項4のいずれか一項に記載の接合構造物の製造方法において、
    前記第2の接合部材に設けられている溝は、前記第2の接合部材のうち、前記第1の接合部材の中心位置に対応する位置を囲むように設けられていることを特徴とする接合構造物の製造方法。
  7. 請求項6に記載の接合構造物の製造方法において、
    前記第2の接合部材に設けられている溝は、前記第2の接合部材のうち、前記第1の接合部材の中心位置に対応する位置を中心とする円形状であることを特徴とする接合構造物の製造方法。
  8. 請求項7に記載の接合構造物の製造方法において、
    前記第2の接合部材に設けられている溝の直下には、前記第2の接合部材の表面のうち、前記はんだが設けられている面と反対側の面に通じる貫通孔が設けられていることを特徴とする接合構造物の製造方法。
  9. 請求項6に記載の接合構造物の製造方法において、
    前記第2の接合部材には、前記第1の接合部材の中心位置に対応する位置を囲むように複数の溝が設けられており、当該複数の溝はそれぞれ交わらない配置となっていることを特徴とする接合構造物の製造方法。
  10. 第1の接合部材と第2の接合部材とがはんだで接合されることによって構成された接合構造物であって、
    前記第2の接合部材の表面には溝が設けられており、当該溝の少なくとも一部を含む前記第2の接合部材の表面に前記はんだが載置されている、
    ことを特徴とする接合構造物。
JP2013134053A 2013-06-26 2013-06-26 接合構造物、及び接合構造物の製造方法 Pending JP2015009241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013134053A JP2015009241A (ja) 2013-06-26 2013-06-26 接合構造物、及び接合構造物の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013134053A JP2015009241A (ja) 2013-06-26 2013-06-26 接合構造物、及び接合構造物の製造方法

Publications (1)

Publication Number Publication Date
JP2015009241A true JP2015009241A (ja) 2015-01-19

Family

ID=52302927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013134053A Pending JP2015009241A (ja) 2013-06-26 2013-06-26 接合構造物、及び接合構造物の製造方法

Country Status (1)

Country Link
JP (1) JP2015009241A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028271A (ja) * 2015-07-23 2017-02-02 アナログ・デバイシズ・インコーポレーテッド 積層ダイのための応力隔離特徴
CN107431050A (zh) * 2016-01-06 2017-12-01 新电元工业株式会社 半导体器件的载置台以及车载装置
JP2020136431A (ja) * 2019-02-18 2020-08-31 株式会社東芝 半導体デバイスの製造方法および半導体デバイス
CN112992691A (zh) * 2021-04-23 2021-06-18 度亘激光技术(苏州)有限公司 半导体器件的焊接方法及半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028271A (ja) * 2015-07-23 2017-02-02 アナログ・デバイシズ・インコーポレーテッド 積層ダイのための応力隔離特徴
CN107431050A (zh) * 2016-01-06 2017-12-01 新电元工业株式会社 半导体器件的载置台以及车载装置
JP2020136431A (ja) * 2019-02-18 2020-08-31 株式会社東芝 半導体デバイスの製造方法および半導体デバイス
CN112992691A (zh) * 2021-04-23 2021-06-18 度亘激光技术(苏州)有限公司 半导体器件的焊接方法及半导体器件

Similar Documents

Publication Publication Date Title
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP5384913B2 (ja) 半導体装置およびその製造方法
JP4438489B2 (ja) 半導体装置
JP5598386B2 (ja) 半導体装置
JPWO2012157583A1 (ja) 半導体装置とその製造方法
JP4893303B2 (ja) 半導体装置
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
JP6610590B2 (ja) 半導体装置とその製造方法
JP3988735B2 (ja) 半導体装置及びその製造方法
CN113454774B (zh) 封装芯片及封装芯片的制作方法
JP4730181B2 (ja) 半導体装置
JP6206494B2 (ja) 半導体装置
JP4882234B2 (ja) 半導体装置およびその製造方法
JP2015009241A (ja) 接合構造物、及び接合構造物の製造方法
JP6314433B2 (ja) 半導体装置及びその製造方法
JP6008750B2 (ja) 半導体装置
JP2012164880A (ja) 半導体装置及びその製造方法
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010287651A (ja) 半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP2014187245A (ja) 半導体装置および半導体装置の製造方法
JP2015142052A (ja) 接合方法
JP2011249636A (ja) 半導体装置及び半導体装置の製造方法