JP2014510396A - Electrode structure and method for nanostructure arrays - Google Patents

Electrode structure and method for nanostructure arrays Download PDF

Info

Publication number
JP2014510396A
JP2014510396A JP2013552585A JP2013552585A JP2014510396A JP 2014510396 A JP2014510396 A JP 2014510396A JP 2013552585 A JP2013552585 A JP 2013552585A JP 2013552585 A JP2013552585 A JP 2013552585A JP 2014510396 A JP2014510396 A JP 2014510396A
Authority
JP
Japan
Prior art keywords
contact layer
contact
range
another example
thermoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013552585A
Other languages
Japanese (ja)
Other versions
JP2014510396A5 (en
Inventor
エル. スカリン,マシュー
カリ,マダブ,エイ.
ロリマー,アダム
マッケンヒルン,シルヴェイン
マタス,ガブリエル
カーデル,ジャスティン,タインズ
ワッカー,バーバラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alphabet Energy Inc
Original Assignee
Alphabet Energy Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/331,768 external-priority patent/US20120152295A1/en
Application filed by Alphabet Energy Inc filed Critical Alphabet Energy Inc
Publication of JP2014510396A publication Critical patent/JP2014510396A/en
Publication of JP2014510396A5 publication Critical patent/JP2014510396A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0676Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/81Structural details of the junction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/855Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/857Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material

Abstract

熱電素子およびその方法。熱電素子は、ナノワイヤー、接触層、およびシャントを備える。上記各ナノワイヤーは、第1の端部および第2の端部を有する。上記接触層は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的に接続する。上記シャントは、上記接触層に電気的に接続される。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満である。上記接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。Thermoelectric element and method thereof. The thermoelectric element includes a nanowire, a contact layer, and a shunt. Each of the nanowires has a first end and a second end. The contact layer electrically connects the nanowires through at least the first end of each nanowire. The shunt is electrically connected to the contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the contact layer ranges from 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the contact layer is less than 0.8 electron volts. The contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

Description

発明の詳細な説明Detailed Description of the Invention

〔関連出願の相互参照〕
本願は、同一出願人による米国仮出願第61/438,709号(出願日:2011年2月2日)に優先権を主張するものであり、この米国仮出願を参照することによりその開示内容を全ての目的のために援用する。本出願はまた、米国特許出願第13/331,768号(出願日:2011年12月20日)の一部継続出願でもある。なお、上記米国出願は、同一出願人による米国仮出願第61/425,362号(出願日:2010年12月21日)に優先権を主張するものであり、この米国仮出願を参照することによりその開示内容を全ての目的のために援用する。
[Cross-reference of related applications]
The present application claims priority from US Provisional Application No. 61 / 438,709 (filing date: February 2, 2011) by the same applicant, and the contents of the disclosure are referred to by referring to this US provisional application. Is incorporated for all purposes. This application is also a continuation-in-part of US patent application Ser. No. 13 / 331,768 (filing date: December 20, 2011). Note that the above US application claims priority from US Provisional Application No. 61 / 425,362 (filing date: December 21, 2010) by the same applicant. The disclosure of which is incorporated by reference for all purposes.

本出願はさらに、米国特許出願第13/299,179号および第13/308,945号に関連するものであり、これら米国特許出願を参照することによりそれらの開示内容を全ての目的のために援用する。   This application is further related to U.S. Patent Application Nos. 13 / 299,179 and 13 / 308,945, and these disclosures are incorporated herein by reference for all purposes. Incorporate.

〔連邦政府後援の研究開発の下でなされた発明に対する権利に関する声明〕
本願に記載の研究は、米国陸軍中小企業革新技術研究契約(US Army SBIR contract)第W911QY10−C−0063号および第W11QY−11−C−0027号により一部支援されたものである。したがって、発明の特定の権利については、米国連邦政府に帰属するものとする。
[Statement concerning rights to inventions made under federal-sponsored research and development]
The work described in this application was supported in part by US Army SBIR contracts W911QY10-C-0063 and W11QY-11-C-0027. Accordingly, certain rights in the invention shall belong to the US federal government.

〔背景技術〕
本発明はナノ構造に関する。より詳細には、本発明はナノ構造アレイ用の電極構造およびその方法を提供する。本発明は単なる一例として、1つ以上の充填材によって埋め込まれ、熱電素子用の電極構造を設けられたナノ構造アレイに適用される。しかし、本発明はより広範囲に適用可能であり、その適用可能な範囲は、太陽熱発電、電池電極および/またはエネルギー貯蔵、触媒作用、および/または発光ダイオードへの使用を含むが、これに限定されないことが理解されるであろう。
[Background Technology]
The present invention relates to nanostructures. More particularly, the present invention provides electrode structures and methods for nanostructure arrays. The present invention is applied by way of example only to a nanostructure array embedded with one or more fillers and provided with an electrode structure for a thermoelectric element. However, the present invention is more widely applicable, including but not limited to solar power generation, battery electrodes and / or energy storage, catalysis, and / or use in light emitting diodes. It will be understood.

熱電材料は、固形状態で可動部を含まずに、例えば、温度勾配が印加された場合に大量の熱エネルギーを電気に変換すること(例えば、ゼーベック効果)または電解が印加された場合に熱を汲み上げること(例えば、ペルチェ効果)が可能な材料である。半導体の熱機関への適用は数多く存在し、こうした適用は、一次熱または廃熱に関わらず多様な熱源からの電気の発生だけでなく、空間または対象物(マイクロチップおよびセンサーなど)の冷却を含む。熱電性能を向上させた(例えば、効率、出力密度、または「熱電性能指数」ZI(ここでZIはSσ/kと等しく、Sはゼーベック係数を示し、σは電気伝導率を示し、kは熱電材料の熱伝導率を示す))ナノ構造化材料の発展、および、廃熱を電気として回収することでエネルギー効率を向上させるか、または集積回路を冷却することでその性能を向上させるシステムへの増大する必要性を部分的な理由として、熱電材料を備える熱電素子を使用することへの関心は近年高まりを見せている。 Thermoelectric materials do not contain moving parts in the solid state, for example, convert a large amount of thermal energy into electricity when a temperature gradient is applied (eg Seebeck effect) or heat when an electrolysis is applied. It is a material that can be pumped up (for example, Peltier effect). There are many applications for semiconductor heat engines, such as not only generating electricity from a variety of heat sources, whether primary or waste heat, but also cooling space or objects (such as microchips and sensors). Including. Improved thermoelectric performance (eg, efficiency, power density, or “thermoelectric figure of merit” ZI, where ZI is equal to S 2 σ / k, S represents the Seebeck coefficient, σ represents electrical conductivity, k Shows the thermal conductivity of thermoelectric materials)) A system that improves energy efficiency by developing nanostructured materials and recovering waste heat as electricity, or improving its performance by cooling integrated circuits Partly because of the growing need for, the interest in using thermoelectric elements with thermoelectric materials has increased in recent years.

熱電技術は、同様のエネルギー発生手段または冷却手段を達成する他の技術と比較した場合に、素子の費用性能比が劣るため、今日に至るまで商業的な利用可能性が限られてきた。軽量で設置面積の小さい対象への適用について、他の技術が熱電素子ほど好適でない場合であっても、熱電素子は、その非常に高額な費用のために制限されることが多い。熱電素子の商業用途での実用性を実現するうえで重要なことは、高性能の熱電材料を含む素子(例えば、モジュール)の製造可能性である。これらのモジュールは、好ましくは、例えば最小限の費用で最大限の性能が確実に得られるように作製される。   Thermoelectric technology has limited commercial applicability to date due to the lower cost-performance ratio of the device when compared to other technologies that achieve similar energy generation or cooling means. For applications to objects that are lightweight and have a small footprint, thermoelectric elements are often limited due to their very high cost, even when other technologies are not as suitable as thermoelectric elements. An important factor in realizing the practical use of thermoelectric elements in commercial applications is the possibility of manufacturing elements (for example, modules) containing high-performance thermoelectric materials. These modules are preferably made to ensure maximum performance, for example at minimal cost.

現在利用可能な市販の熱電モジュールの熱電材料は通常、テルル化ビスマスまたはテルル化鉛からなるが、これら何れもが有毒であり、作製が難しく、且つ、調達費用および処理費用が高い。エネルギー生成の代替法および微小の冷却性能に対する昨今の強い必要性により、製造性が高く、費用が安く、且つ高性能な熱電技術への要望が高まりを見せている。   Currently available thermoelectric materials for commercially available thermoelectric modules typically consist of bismuth telluride or lead telluride, both of which are toxic, difficult to make, and expensive to procure and process. The recent strong need for energy generation alternatives and micro-cooling performance has increased the demand for high manufacturability, low cost and high performance thermoelectric technology.

熱電素子は多くの場合、電気的に接触したBiTeおよびPbTeなどの従来の熱電材料から構成される熱電性の枝部に分割され、冷却(例えば、ペルチェ)素子またはエネルギー変換(例えば、ゼーベック)素子に組み立てられる。こうしたことは多くの場合、全ての枝部に渡って温度勾配を同時に確立できるように、直列の電気接続を可能にする一方で、熱的に並列な構成を提供する構成において熱電性の枝部を金属接触に結合させることを伴う。しかし、従来の熱電素子の製造には多くの難点もある。例えば、外部で製造した熱電性の枝部の処理または組み立てに掛かる費用は多くの場合では高額である。従来の処理法または組み立て法を使用した場合では、通常、多くの熱電用途に必要とされる小型の熱電素子を製造することが困難になる。従来の熱電材料は通常、有毒且つ高額である。 Thermoelectric elements are often divided into thermoelectric branches composed of conventional thermoelectric materials such as Bi 2 Te 3 and PbTe that are in electrical contact, and are cooled (eg, Peltier) elements or energy conversion (eg, Seebeck) assembled into the element. This often results in thermoelectric branches in a configuration that allows a series electrical connection while providing a thermal parallel configuration so that a temperature gradient can be established simultaneously across all branches. With bonding to the metal contact. However, there are many difficulties in manufacturing conventional thermoelectric elements. For example, the cost of processing or assembling an externally manufactured thermoelectric branch is often high. When conventional processing or assembly methods are used, it is usually difficult to produce small thermoelectric elements that are required for many thermoelectric applications. Conventional thermoelectric materials are usually toxic and expensive.

ナノ構造は多くの場合において、少なくとも1つの構造の寸法がナノ単位(例えば、0.1nm〜1000nmの範囲)で測定される構造のことを指す。例えばナノワイヤーは、長さについては著しく長くなることもあるが、断面部分の直径がナノスケールで測定されるものとして特徴付けられている。他の例では、ナノチューブ(または中空状のナノワイヤー)は、長さが著しく長くなることがあっても、壁の厚さおよび断面部分の直径がナノ単位で測定されるものとして特徴付けられている。さらに他の例では、ナノ孔は、孔の深さが著しく深くなることがあっても、断面部分の直径がナノ単位で測定される空洞として特徴付けられている。さらに他の例では、ナノメッシュは、ナノワイヤー、ナノチューブ、および/またはナノ孔などのナノメッシュ以外の複数のナノ構造を含むアレイであり、場合によってはこれらナノメッシュ以外の複数のナノ構造が連結されたものである。   Nanostructures often refer to structures in which at least one structure dimension is measured in nanounits (eg, in the range of 0.1 nm to 1000 nm). For example, nanowires can be significantly longer in length, but are characterized as having a cross-sectional diameter measured at the nanoscale. In other examples, nanotubes (or hollow nanowires) are characterized as having wall thicknesses and cross-sectional diameters measured in nanometers, even though the length can be significantly longer Yes. In yet another example, nanopores are characterized as cavities where the diameter of the cross-sectional portion is measured in nanometers, even though the depth of the pores can be significantly deeper. In yet another example, the nanomesh is an array that includes a plurality of nanostructures other than a nanomesh, such as nanowires, nanotubes, and / or nanopores, and in some cases, a plurality of nanostructures other than the nanomesh are connected. It has been done.

ナノ構造に関しては、熱電性能の向上が見込まれてきた。熱電材料を用いてゼロ次元、1次元または2次元のナノ構造の作成は、ある場合では、この熱電材料の熱電子発電効率または冷却効率を向上させることがある。また、他の場合では、熱電材料の熱電子発電効率または冷却効率が、非常に大きく(100以上の係数)向上することがある。しかし、数多くのナノ構造を含む実際の巨視的熱電素子に要求されるナノ構造の位置合わせ、スケール、および機械的強度には多くの制限がある。シリコンの処理法に類似の方法を用いたナノ構造の処理法は、非常に大きな費用優位をもたらす。例えば、平坦な表面を有するナノ構造アレイの作成は、メタライゼーションのような、二次元半導体プロセスの利用を可能にする。   For nanostructures, thermoelectric performance has been expected to improve. The creation of zero-dimensional, one-dimensional, or two-dimensional nanostructures using a thermoelectric material may in some cases improve the thermoelectric generation efficiency or cooling efficiency of the thermoelectric material. In other cases, the thermoelectric power generation efficiency or cooling efficiency of the thermoelectric material may be greatly increased (coefficient of 100 or more). However, there are many limitations on the nanostructure alignment, scale, and mechanical strength required for an actual macroscopic thermoelectric device containing a large number of nanostructures. Nanostructure processing methods using methods similar to silicon processing methods offer significant cost advantages. For example, the creation of a nanostructure array with a flat surface allows the use of two-dimensional semiconductor processes, such as metallization.

したがって、熱電素子への使用に好都合な電気特性、熱特性、および機械特性を有する材料から、これらのナノ構造アレイを形成することが大いに望まれている。   Therefore, it is highly desirable to form these nanostructure arrays from materials that have electrical, thermal, and mechanical properties that are advantageous for use in thermoelectric elements.

〔発明の概要〕
本発明はナノ構造に関する。より詳細には、本発明はナノ構造アレイ用の電極構造およびその方法を提供する。本発明は単なる一例として、1つ以上の充填材によって埋め込まれ、熱電素子用の電極構造を設けられたナノ構造アレイに適用される。しかし、本発明はより広範囲に適用可能であり、その適用可能な範囲は、太陽熱発電、電池電極および/またはエネルギー貯蔵、触媒作用、および/または発光ダイオードへの使用を含むが、これに限定されないことが理解されるであろう。
[Summary of the Invention]
The present invention relates to nanostructures. More particularly, the present invention provides electrode structures and methods for nanostructure arrays. The present invention is applied by way of example only to a nanostructure array embedded with one or more fillers and provided with an electrode structure for a thermoelectric element. However, the present invention is more widely applicable, including but not limited to solar power generation, battery electrodes and / or energy storage, catalysis, and / or use in light emitting diodes. It will be understood.

一実施形態によれば、熱電素子は、ナノワイヤー、接触層、およびシャントを備える。上記ナノワイヤーの各々は、第1の端部および第2の端部を有する。上記接触層は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的に接続する。上記シャントは、上記接触層と電気的にカップリングされる。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。 According to one embodiment, the thermoelectric element comprises nanowires, a contact layer, and a shunt. Each of the nanowires has a first end and a second end. The contact layer electrically connects the nanowires through at least the first end of each nanowire. The shunt is electrically coupled with the contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the contact layer is less than 0.8 electron volts. The contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

他の実施形態によれば、熱電素子は、ナノワイヤー、第1の電極構造、および第2の電極構造を備える。上記ナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的に接続する第1の接触層、および前記第1の接触層に電気的にカップリングされる第1のシャントを備える。上記第2の電極構造は、上記各ナノワイヤーにおける少なくとも上記第2の端部を介して該ナノワイヤーを電気的に接続する第2の接触層、および、前記第2の接触層に電気的にカップリングされる第2のシャントを備える。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第2の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第2の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。 According to another embodiment, the thermoelectric element comprises a nanowire, a first electrode structure, and a second electrode structure. Each of the nanowires has a first end and a second end opposite thereto. The first electrode structure includes a first contact layer that electrically connects the nanowires through at least the first end of each nanowire, and an electrical cup to the first contact layer. A first shunt to be ringed is provided. The second electrode structure includes a second contact layer that electrically connects the nanowires through at least the second end portion of each nanowire, and the second contact structure is electrically connected to the second contact layer. A second shunt is provided that is coupled. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the second end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the second end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

他の実施形態によれば、熱電素子は、第1のナノワイヤー、第1の電極構造、前記第1のナノワイヤーと異なる第2のナノワイヤー、および第2の電極構造を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的に接続する第1の接触層、および前記第1の接触層に電気的にカップリングされる第1のシャントを備える。上記第2のナノワイヤーの各々は、第3の端部およびその反対側の第4の端部を有する。上記第2の電極構造は、少なくとも上記第2の端部のそれぞれを介して上記第2のナノワイヤーを電気的に接続する第2の接触層、および前記第2の接触層に電気的にカップリングされる第2のシャントを備える。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記第2の端部は上記第4の端部と電気的にカップリングされる。 According to another embodiment, the thermoelectric element comprises a first nanowire, a first electrode structure, a second nanowire different from the first nanowire, and a second electrode structure. Each of the first nanowires has a first end and a second end opposite thereto. The first electrode structure includes a first contact layer that electrically connects the first nanowire through at least each of the first ends, and an electrical cup to the first contact layer. A first shunt to be ringed is provided. Each of the second nanowires has a third end and a fourth end opposite thereto. The second electrode structure includes at least a second contact layer that electrically connects the second nanowire through each of the second ends, and an electrical cup to the second contact layer. A second shunt to be ringed. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second end is electrically coupled to the fourth end.

さらに他の実施形態によれば、熱電素子は、基板の第1の側に関連付けられる第1のナノワイヤー、第1の電極構造、前記基板の第2の側に関連付けられる第2のナノワイヤー、および第2の電極構造を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的に接続する第1の接触層、および前記第1の接触層に電気的にカップリングされる第1のシャントを備える。上記第2のナノワイヤーは上記第1のナノワイヤーと異なるナノワイヤーである。上記第2の側は上記第1の側の反対側である。上記第2のナノワイヤーの各々は、第3の側およびその反対側の第4の側を有する。上記第2の電極構造は、少なくとも上記第3の端部のそれぞれを介して上記第2のナノワイヤーを電気的に接続する第2の接触層、および前記第2の接触層と電気的にカップリングされる第2のシャントを備える。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。 According to yet another embodiment, the thermoelectric element comprises a first nanowire associated with the first side of the substrate, a first electrode structure, a second nanowire associated with the second side of the substrate, And a second electrode structure. Each of the first nanowires has a first end and a second end opposite thereto. The first electrode structure includes a first contact layer that electrically connects the first nanowire through at least each of the first ends, and an electrical cup to the first contact layer. A first shunt to be ringed is provided. The second nanowire is a nanowire different from the first nanowire. The second side is the opposite side of the first side. Each of the second nanowires has a third side and a fourth side opposite thereto. The second electrode structure includes: a second contact layer that electrically connects the second nanowire through at least each of the third ends; and an electrical cup with the second contact layer A second shunt to be ringed. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

さらに他の実施形態によれば、熱電素子を製造する方法は、ナノワイヤーを形成する工程、接触層を堆積させる工程、およびシャントを形成する方法を備える。上記ナノワイヤーの各々は第1の端部および第2の端部を有する。上記接触層は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的に接続する。上記シャントは上記接触層に電気的にカップリングされる。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。 According to yet another embodiment, a method of manufacturing a thermoelectric device includes forming nanowires, depositing a contact layer, and forming a shunt. Each of the nanowires has a first end and a second end. The contact layer electrically connects the nanowires through at least the first end of each nanowire. The shunt is electrically coupled to the contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the contact layer is less than 0.8 electron volts. The contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

さらに他の実施形態によれば、熱電素子の製造方法は、ナノワイヤーを形成する工程、第1の電極構造を形成する工程、および第2の電極構造を形成する工程を備える。上記ナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造を形成する上記工程は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的に接続する第1の接触層を堆積させる工程、および前記第1の接触層に電気的にカップリングされる第1のシャントを形成する工程を備える。上記第2の電極構造を形成する上記工程は、少なくとも上記第2の端部を介して該ナノワイヤーを電気的に接続する第2の接触層を堆積させる工程、および前記第2の接触層に電気的にカップリングされる第2のシャントを形成する工程を備える。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第2の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第2の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。 According to yet another embodiment, a method for manufacturing a thermoelectric element includes a step of forming a nanowire, a step of forming a first electrode structure, and a step of forming a second electrode structure. Each of the nanowires has a first end and a second end opposite thereto. The step of forming the first electrode structure includes depositing a first contact layer that electrically connects the nanowires through at least the first end of each nanowire; and Forming a first shunt that is electrically coupled to the one contact layer. The step of forming the second electrode structure includes depositing a second contact layer that electrically connects the nanowires through at least the second end, and the second contact layer. Forming a second shunt that is electrically coupled. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the second end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the second end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

さらに他の実施形態によれば、熱電素子の製造方法は、第1のナノワイヤーを形成する工程、第1の電極構造を形成する工程、前記第1のナノワイヤーと異なる第2のナノワイヤーを形成する工程、第2の電極構造を形成する工程、および第2の端部を第4の端部と電気的に接続する工程を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極を形成する上記工程は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的に接続する第1の接触層を堆積させる工程、および前記第1の接触層に電気的にカップリングされる第1のシャントを形成する工程を備える。上記第2のナノワイヤーの各々は、第3の端部およびその反対側の第4の端部を有する。上記第2の電極構造を形成する上記工程は、少なくとも上記第3の端部のそれぞれを介して上記第2のナノワイヤーを電気的に接続する第2の接触層を堆積させる工程、および前記第2の接触層に電気的にカップリングされる第2のシャントを形成する工程を備える。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。 According to still another embodiment, a method for manufacturing a thermoelectric device includes a step of forming a first nanowire, a step of forming a first electrode structure, and a second nanowire different from the first nanowire. Forming, forming a second electrode structure, and electrically connecting the second end to the fourth end. Each of the first nanowires has a first end and a second end opposite thereto. The step of forming the first electrode includes depositing a first contact layer that electrically connects the first nanowires through at least each of the first ends, and the first Forming a first shunt that is electrically coupled to the contact layer. Each of the second nanowires has a third end and a fourth end opposite thereto. The step of forming the second electrode structure includes depositing a second contact layer that electrically connects the second nanowire through at least each of the third ends, and the first Forming a second shunt that is electrically coupled to the two contact layers. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

さらに他の実施形態によれば、熱電素子の製造方法は、基板の第1の側に関連付けられる第1のナノワイヤーを形成する工程、第1の電極構造を形成する工程、前記基板の第2の側に関連付けられる第2のナノワイヤーを形成する工程、および第2の電極構造を形成する工程を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造を形成する工程は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的に接続する第1の接触層を堆積させる工程、および前記第1の接触層に電気的にカップリングされる第1のシャントを形成する工程を備える。上記第2のナノワイヤーは上記第1のナノワイヤーと異なるナノワイヤーである。上記第2の側は上記第1の側の反対側である。上記第2のナノワイヤーの各々は、第3の端部およびその反対側の第4の端部を有する。上記第2の電極構造を形成する工程は、少なくとも上記第3の端部のそれぞれを介して上記第2のナノワイヤーを電気的に接続する第2の接触層を堆積させる工程、および前記第2の接触層に電気的にカップリングされる第2のシャントを形成する工程を備える。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記方法は例えば、図19の記載にしたがって実行される。 According to yet another embodiment, a method for manufacturing a thermoelectric device includes: forming a first nanowire associated with a first side of a substrate; forming a first electrode structure; Forming a second nanowire associated with the second side, and forming a second electrode structure. Each of the first nanowires has a first end and a second end opposite thereto. The step of forming the first electrode structure includes depositing a first contact layer that electrically connects the first nanowires through at least each of the first ends, and the first Forming a first shunt that is electrically coupled to the contact layer. The second nanowire is a nanowire different from the first nanowire. The second side is the opposite side of the first side. Each of the second nanowires has a third end and a fourth end opposite thereto. The step of forming the second electrode structure includes depositing a second contact layer that electrically connects the second nanowire through at least each of the third ends, and the second Forming a second shunt that is electrically coupled to the contact layer. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The above method is executed, for example, according to the description of FIG.

実施形態に応じて、上述の利点の1つ以上が実現される。本発明の上述の利点、およびさらなる多様な目的、特徴、および長所は、以下の発明の詳細な説明および添付の図面を参照することで十分に理解されるであろう。   Depending on the embodiment, one or more of the advantages described above are realized. The foregoing advantages and further various objects, features and advantages of the present invention will be more fully appreciated with reference to the following detailed description of the invention and the accompanying drawings.

〔図面の簡単な説明〕
図1は、本発明の一実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a nanowire array provided with an electrode structure according to an embodiment of the present invention.

図2は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。   FIG. 2 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention.

図3は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。   FIG. 3 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention.

図4は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。   FIG. 4 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention.

図5は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。   FIG. 5 is a schematic diagram showing a nanowire array provided with an electrode structure according to another embodiment of the present invention.

図6は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。   FIG. 6 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention.

図7Aは、本発明の一実施形態に係る熱電素子の枝部を示す略図である。   FIG. 7A is a schematic diagram showing branches of a thermoelectric element according to an embodiment of the present invention.

図7Bは、本発明の一実施形態に係る熱電素子の一部を示す略図である。   FIG. 7B is a schematic diagram showing a part of a thermoelectric element according to an embodiment of the present invention.

図8Aは、本発明の他の実施形態に係る熱電素子の枝部を示す略図である。   FIG. 8A is a schematic diagram illustrating a branch portion of a thermoelectric element according to another embodiment of the present invention.

図8Bは、本発明の他の実施形態に係る熱電素子の一部を示す略図である。   FIG. 8B is a schematic diagram showing a part of a thermoelectric element according to another embodiment of the present invention.

図9Aは、本発明の他の実施形態に係る熱電素子の枝部を示す略図である。   FIG. 9A is a schematic diagram showing branches of a thermoelectric element according to another embodiment of the present invention.

図9Bは、本発明の他の実施形態に係る熱電素子の一部を示す略図である。   FIG. 9B is a schematic diagram showing a part of a thermoelectric element according to another embodiment of the present invention.

図10は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法を示す略図である。   FIG. 10 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array according to an embodiment of the present invention.

図11は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、1つ以上の基板にナノ構造アレイを形成する工程を示す略図である。   FIG. 11 is a schematic diagram illustrating a process of forming a nanostructure array on one or more substrates as part of a method of forming an electrode structure on a nanostructure array according to an embodiment of the present invention.

図12Aは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、基板を用意する工程に用いる基板を示す略図である。   FIG. 12A is a schematic diagram illustrating a substrate used in a step of preparing a substrate as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention.

図12Bは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、図11に示すような工程によって形成する基板内のナノ構造アレイを示す略図である。   FIG. 12B is a schematic diagram illustrating a nanostructure array in a substrate formed by a process as shown in FIG. 11 as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention.

図13は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、基板内のナノ構造アレイを充填する工程を示す略図である。   FIG. 13 is a schematic diagram illustrating a process of filling a nanostructure array in a substrate as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention.

図14は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、図13の工程が形成する基板内の充填したナノ構造アレイの略図である。   FIG. 14 is a schematic diagram of a filled nanostructure array in a substrate formed by the process of FIG. 13 as part of a method of forming an electrode structure on a nanostructure array according to an embodiment of the present invention.

図15は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造アレイ上に1つ以上の接触層を形成する工程を示す略図である。   FIG. 15 is a schematic diagram illustrating a process of forming one or more contact layers on a nanostructure array as part of a method for forming an electrode structure on the nanostructure array according to an embodiment of the present invention.

図16Aは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、平坦化工程が形成する基板内の充填および平坦化されたナノ構造アレイの略図である。   FIG. 16A is a schematic illustration of a filled and planarized nanostructure array in a substrate formed by a planarization process as part of a method of forming an electrode structure on a nanostructure array according to one embodiment of the present invention. .

図16Bは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造セグメントを露出させる工程によって露出セグメントが形成されている、充填および平坦化されたナノ構造アレイの略図である。   FIG. 16B is a filled and planarized structure where exposed segments are formed by exposing nanostructure segments as part of a method of forming an electrode structure on a nanostructure array according to one embodiment of the invention. 1 is a schematic representation of a nanostructure array.

図17Aは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造アレイの露出セグメントの露出前の表面を示す走査型電子顕微鏡像である。   FIG. 17A is a scanning electron microscope image showing the surface of an exposed segment of a nanostructure array before exposure as part of a method for forming an electrode structure on the nanostructure array according to one embodiment of the present invention.

図17Bは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造アレイの露出セグメントの露出後の表面を示す走査型電子顕微鏡像である。   FIG. 17B is a scanning electron microscope image showing the exposed surface of an exposed segment of a nanostructure array as part of a method for forming an electrode structure on a nanostructure array according to one embodiment of the invention.

図18は、本発明の他の実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。   FIG. 18 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array according to another embodiment of the present invention.

図19は、本発明の他の実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。   FIG. 19 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array according to another embodiment of the present invention.

図20は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、基板の一方の側およびその反対側にナノ構造アレイを形成する工程により基板の一方の側およびその反対側にナノワイヤーアレイを形成した基板の略図である。   FIG. 20 illustrates a method of forming a nanostructure array on one side of a substrate and on the opposite side as part of a method of forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 1 is a schematic view of a substrate with a nanowire array formed on one side and on the opposite side.

図21Aおよび21Bは、熱電素子の断面積を一定とした場合における、電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。   FIGS. 21A and 21B are schematic diagrams showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area of the thermoelectric element is constant.

図22Aおよび22Bは、断面積を一定とした場合における、電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。   FIGS. 22A and 22B are schematic diagrams showing TEG power plotted against element size for different thicknesses of the electrode structure for a constant cross-sectional area.

〔発明を実施するための形態〕
本発明はナノ構造に関する。より詳細には、本発明はナノ構造アレイ用の電極構造およびその方法を提供する。本発明は単に一例として、1つ以上の充填材によって埋め込まれ、熱電素子用の電極構造を設けられたナノ構造アレイに適用される。しかし、本発明はより広範囲に適用可能であり、その適用可能な範囲は、太陽熱発電、電池電極および/またはエネルギー貯蔵、触媒作用、および/または発光ダイオードへの使用を含むが、これに限定されないことが理解されるであろう。
[Mode for Carrying Out the Invention]
The present invention relates to nanostructures. More particularly, the present invention provides electrode structures and methods for nanostructure arrays. The present invention is applied by way of example only to a nanostructure array embedded with one or more fillers and provided with an electrode structure for a thermoelectric element. However, the present invention is more widely applicable, including but not limited to solar power generation, battery electrodes and / or energy storage, catalysis, and / or use in light emitting diodes. It will be understood.

熱電材料は一般に、その物理的形状に基づいて実用性が決定される。例えば、熱電素子の高温側および低温側に配置される熱電材料の表面積が大きくなるほど、出力密度が上昇して、熱伝達および/またはエネルギー伝達をサポートする熱電素子の能力が向上する。熱電素子の高温側および低温側の間の距離を最適な最短距離(すなわち、熱電ナノ構造の長さ)にすることは、熱電素子全体の温度勾配の向上をより良好にサポートするうえで役立つ。これにより出力密度を増大させて、熱伝達および/またはエネルギー伝達をサポートする熱電材料の能力を向上させてもよい。   Thermoelectric materials are generally determined to be useful based on their physical shape. For example, as the surface area of the thermoelectric material disposed on the high temperature side and low temperature side of the thermoelectric element increases, the power density increases and the ability of the thermoelectric element to support heat transfer and / or energy transfer improves. Making the distance between the high temperature side and the low temperature side of the thermoelectric element the optimum shortest distance (ie, the length of the thermoelectric nanostructure) helps to better support the improvement of the temperature gradient of the entire thermoelectric element. This may increase the power density and improve the ability of the thermoelectric material to support heat transfer and / or energy transfer.

熱電性のナノ構造の1つの種類は、好適な熱電特性を有するナノワイヤーアレイである。ナノワイヤーを使用することで有利な熱電特性を得ることが可能であるものの、従来のナノワイヤーおよびナノワイヤーアレイは、アレイサイズが比較的小さく、製造後のナノワイヤーの長さが短いために、今日に至るまでその技術的応用性が限られていた。熱電用途に適用可能なナノ構造の他の種類はナノ孔またはナノメッシュである。しかし、ナノ孔またはナノメッシュのアレイに関してもまた、ナノ構造の形成または合成が可能な体積が小さいことから、その適用性が限られていた。例えば、100μm未満の長さの従来のアレイ構造では、このような長さの短いアレイ構造全体に利用可能な熱交換技術を適用した場合でも、温度勾配を保持または確立する能力は著しく低いため、発電および/または熱ポンピングへの適用性が限られていた。また、10μm未満の長さの従来のナノ構造については、この適用性が一層限定されていた。さらに、他の例では、4インチ、6インチ、8インチ、および12インチのウェハ寸法より小さいアレイは、市販されているものが限られている。   One type of thermoelectric nanostructure is a nanowire array with suitable thermoelectric properties. Although it is possible to obtain advantageous thermoelectric properties by using nanowires, conventional nanowires and nanowire arrays have a relatively small array size and the length of nanowires after manufacture is short, To date, its technical applicability has been limited. Another type of nanostructure applicable for thermoelectric applications is nanopores or nanomesh. However, the applicability of nanopore or nanomesh arrays has also been limited due to the small volume in which nanostructures can be formed or synthesized. For example, a conventional array structure with a length of less than 100 μm has a significantly low ability to maintain or establish a temperature gradient even when applying heat exchange techniques available to such a short array structure as a whole, Limited applicability to power generation and / or heat pumping. Also, this applicability has been more limited for conventional nanostructures with a length of less than 10 μm. In addition, in other examples, arrays that are smaller than 4 inch, 6 inch, 8 inch, and 12 inch wafer dimensions are limited to those that are commercially available.

半導体材料を用いて形成した極めて長いナノ構造の大きなアレイの開発は、熱電素子の形成にとって有益になり得る。例えば、ナノ構造系の熱電材料は、好適な熱電特性を有することが可能であるが、今日に至るまで、作業素子内に効果的に組み込まれていなかった。他の例では、低熱伝導率を有し、半導体基板の内部に形成されたシリコンナノ構造を用いて、熱電素子を作製するための複数の熱電要素を形成することが可能である。さらに他の例では、シリコンナノワイヤーを半導体基板の所定領域内に形成し、組み立て熱電素子のn型枝部またはp型枝部またはその両方として使用することが可能である。   The development of large arrays of very long nanostructures formed using semiconductor materials can be beneficial for the formation of thermoelectric elements. For example, nanostructured thermoelectric materials can have suitable thermoelectric properties, but to date, they have not been effectively incorporated into work elements. In another example, it is possible to form a plurality of thermoelectric elements for making thermoelectric elements using silicon nanostructures having low thermal conductivity and formed inside a semiconductor substrate. In yet another example, silicon nanowires can be formed in a predetermined region of a semiconductor substrate and used as an n-type branch or a p-type branch or both of an assembled thermoelectric element.

しかし、ナノ構造アレイの形成および使用に関しては、しばしば多くの困難が存在する。例えば、ナノ構造は、しばしば脆いため、簡単に曲がるか または壊れてしまうことがある。他の例では、拡散および/または腐食が生じるため、ナノ構造を高温の表面に直接適用することは不可能である。他の例では、ナノ構造を過酷な環境下へ突き出させたり、晒したりすることはできない。さらに他の例では、ナノ構造は、熱電応用に必要とされる信頼性の高い面状の金属接触を形成するために、支持材を必要とする。さらに他の例では、ナノ構造は、熱電素子および他の素子に実用されるために、好適な電極構造を必要とする。   However, there are often many difficulties associated with the formation and use of nanostructure arrays. For example, nanostructures are often fragile and can easily bend or break. In other examples, nanostructures cannot be applied directly to hot surfaces because of diffusion and / or corrosion. In other examples, nanostructures cannot be exposed or exposed to harsh environments. In yet another example, the nanostructures require a support material to form the reliable planar metal contacts required for thermoelectric applications. In yet another example, nanostructures require suitable electrode structures in order to be used in thermoelectric devices and other devices.

より詳しくは、ナノ構造は、特定の実施形態に係る複雑で互いに競合する可能性のある条件を満たす電極構造を必要とする。例えば、電極構造は、ナノ構造に対する接触抵抗を低くすべきである。他の例では、電極構造は、ナノ構造の境界における仕事関数を低くすべきである。さらに他の例では、電極構造によって、熱電素子の同一の枝部に設けられたナノ構造の端部間に良好な電気伝導率を付与すできである。さらに他の例では、電極構造によって、低抵抗の熱電素子の異なる枝部の間に相互接続を付与すべきである。さらに他の例では、電極構造は、熱伝導率を高くし、および/または熱抵抗率を低くすべきである。さらに他の例では、電極構造は、熱電素子が晒されるであろう高温に耐えるものとすべきである。残念なことに、所望の温度範囲、表面形状、サイズ、電気特性、および熱特性の組み合わせを考慮すると、熱電素子への使用に理想的な物理的および化学的特性を有する単一の材料を見つけることは困難である。したがって、複数の協働材料を設けた電極構造は、幾つかの実施形態に係る所望の目標を達成するうえで有用になる。   More specifically, nanostructures require electrode structures that meet complex and potentially competing conditions according to certain embodiments. For example, the electrode structure should have a low contact resistance to the nanostructure. In other examples, the electrode structure should have a low work function at the boundaries of the nanostructure. In yet another example, the electrode structure can provide good electrical conductivity between the ends of the nanostructures provided on the same branch of the thermoelectric element. In yet another example, the electrode structure should provide interconnection between different branches of the low resistance thermoelectric element. In yet another example, the electrode structure should have high thermal conductivity and / or low thermal resistivity. In yet another example, the electrode structure should be able to withstand the high temperatures that the thermoelectric element will be exposed to. Unfortunately, given a combination of desired temperature range, surface shape, size, electrical properties, and thermal properties, find a single material with the ideal physical and chemical properties for use in thermoelectric elements It is difficult. Thus, an electrode structure provided with a plurality of cooperating materials is useful in achieving the desired goals according to some embodiments.

特定の実施形態によれば、電極構造に複数の材料を使用する場合では、さらなる物理的、電気的、および化学的問題が発生する。例えば、複数の材料間の界面点における結合および/または接着を良好なものにすべきである。他の例では、複数の材料間の熱膨張の不一致を低くすべきである。さらに他の例では、複数の材料間の拡散を制限されたものにすべきである。したがって、ナノ構造アレイは、幾つかの実施形態に係る慎重に形成された電極構造から恩恵を享受することになる。   According to certain embodiments, additional physical, electrical, and chemical issues arise when using multiple materials for the electrode structure. For example, bonding and / or adhesion at interface points between multiple materials should be good. In other examples, the thermal expansion mismatch between the materials should be low. In yet another example, diffusion between multiple materials should be limited. Thus, the nanostructure array will benefit from carefully formed electrode structures according to some embodiments.

図1は、本発明の一実施形態に係る、電極構造を設けたナノワイヤーアレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図1では、ナノワイヤーアレイ110は、半導体材料(例えば、半導体基板)ブロックの内部に形成されている。一例では、上記半導体基板によってウェハ全体が構成されている。他の例では、上記半導体基板は4インチウェハである。さらに他の例では、上記半導体基板は、4インチウェハより大きなパネルである。さらに他の例では、上記半導体基板は6インチウェハである。さらに他の例では、上記半導体基板は8インチウェハである。さらに他の例では、上記半導体基板は12インチウェハである。さらに他の例では、上記半導体基板は、8インチウェハより大きなパネルである。さらに他の例では、上記半導体基板は、ウェハと異なる形状で形成されている。さらに他の例では、上記半導体基板は単結晶である。さらに他の例では、上記半導体基板は多結晶である。さらに他の例では、上記半導体基板はシリコンを含む。   FIG. 1 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to an embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 1, the nanowire array 110 is formed inside a semiconductor material (eg, semiconductor substrate) block. In one example, the entire wafer is constituted by the semiconductor substrate. In another example, the semiconductor substrate is a 4 inch wafer. In yet another example, the semiconductor substrate is a panel larger than a 4 inch wafer. In yet another example, the semiconductor substrate is a 6 inch wafer. In yet another example, the semiconductor substrate is an 8-inch wafer. In yet another example, the semiconductor substrate is a 12 inch wafer. In yet another example, the semiconductor substrate is a panel larger than an 8-inch wafer. In still another example, the semiconductor substrate is formed in a shape different from that of the wafer. In yet another example, the semiconductor substrate is a single crystal. In yet another example, the semiconductor substrate is polycrystalline. In yet another example, the semiconductor substrate includes silicon.

幾つかの実施形態では、上記半導体基板は機能化される。例えば、上記半導体基板にドーピングを施してn型の半導体を形成する。他の例では、上記半導体基板にドーピングを施してp型の半導体を形成する。さらに他の例では、上記半導体基板に、III族元素および/またはV族元素を用いてドーピングを施す。他の例では、上記半導体基板を機能化させて、その電気特性および/または熱特性を制御する。さらに他の例では、上記半導体基板は、ホウ素および/またはリンを用いてドーピングを施したシリコンを含む。さらに他の例では、上記半導体基板にドーピングを施して、その抵抗を0.00001Ω‐mから3000Ω‐mの間に調節する。さらに他の例では、上記半導体基板を機能化して、ナノワイヤーアレイ110に0.1W/(m・K)(ワット毎メートル毎ケルビン)から500W/(m・K)の範囲の熱伝導率を付与する。   In some embodiments, the semiconductor substrate is functionalized. For example, an n-type semiconductor is formed by doping the semiconductor substrate. In another example, the semiconductor substrate is doped to form a p-type semiconductor. In yet another example, the semiconductor substrate is doped with a group III element and / or a group V element. In another example, the semiconductor substrate is functionalized to control its electrical and / or thermal characteristics. In yet another example, the semiconductor substrate includes silicon doped with boron and / or phosphorus. In yet another example, the semiconductor substrate is doped to adjust its resistance between 0.00001 Ω-m and 3000 Ω-m. In yet another example, the semiconductor substrate is functionalized so that the nanowire array 110 has a thermal conductivity in the range of 0.1 W / (m · K) (watts per meter Kelvin) to 500 W / (m · K). Give.

他の実施形態では、上記ナノワイヤーアレイ110は半導体基板の内部に形成されている。例えば、上記ナノワイヤーアレイ110は、半導体基板のほぼ全体に形成される。他の例では、上記ナノワイヤーアレイ110は複数のナノワイヤー120を含む。他の例では、各ナノワイヤーアレイ120は端部130を有する。さらに他の例では、上記複数のナノワイヤー120のそれぞれの端部130をまとめるとアレイ部分になる。さらに他の例では、上記アレイ部分は0.01mm×0.01mmの大きさである。さらに他の例では、上記アレイ部分は0.1mm×0.1mmの大きさである。さらに他の例では、上記アレイ部分の直径は450mmである。さらに他の例では、各ナノワイヤー120の一方の端部130と反対側の端部140との間の距離は少なくとも200μmである。さらに他の例では、各ナノワイヤー120の一方の端部130と他方の端部140との間の距離は少なくとも300μmである。さらに他の例では、各ナノワイヤー120の一方の端部130と他方の端部140との間の距離は少なくとも400μmである。さらに他の例では、各ナノワイヤー120の一方の端部130と他方の端部140との間の距離は少なくとも500μmである。さらに他の例では、各ナノワイヤー120の一方の端部130と他方の端部140との間の距離は少なくとも525μmである。   In another embodiment, the nanowire array 110 is formed inside a semiconductor substrate. For example, the nanowire array 110 is formed on almost the entire semiconductor substrate. In another example, the nanowire array 110 includes a plurality of nanowires 120. In other examples, each nanowire array 120 has an end 130. In yet another example, the end portions 130 of the plurality of nanowires 120 are combined to form an array portion. In yet another example, the array portion is 0.01 mm × 0.01 mm in size. In yet another example, the array portion is 0.1 mm × 0.1 mm in size. In yet another example, the array portion has a diameter of 450 mm. In yet another example, the distance between one end 130 and the opposite end 140 of each nanowire 120 is at least 200 μm. In yet another example, the distance between one end 130 and the other end 140 of each nanowire 120 is at least 300 μm. In yet another example, the distance between one end 130 and the other end 140 of each nanowire 120 is at least 400 μm. In yet another example, the distance between one end 130 and the other end 140 of each nanowire 120 is at least 500 μm. In yet another example, the distance between one end 130 and the other end 140 of each nanowire 120 is at least 525 μm.

さらに他の例では、上記複数のナノワイヤー120の全ナノワイヤーは実質的に、互いに並行である。さらに他の例では、上記複数のナノワイヤー120は実質的に、上記半導体基板の内部で垂直方向に形成されている。さらに他の例では、上記複数のナノワイヤー120は実質的に、上記アレイ部分に対して垂直方向に配向されている。さらに他の例では、上記複数のナノワイヤー120の各々は粗面を有する。さらに他の例では、上記複数のナノワイヤー120の各々は実質的に均一な断面部分を有し、各ナノワイヤー120の断面部分に対する長さの比が大きい。さらに他の例では、上記複数のナノワイヤー120の各々の断面部分は実質的に円形である。さらに他の例では、上記複数のナノワイヤー120の各々の断面部分の幅は1mm〜250mmである。   In yet another example, all nanowires of the plurality of nanowires 120 are substantially parallel to each other. In still another example, the plurality of nanowires 120 are substantially formed in the vertical direction inside the semiconductor substrate. In yet another example, the plurality of nanowires 120 are oriented substantially perpendicular to the array portion. In yet another example, each of the plurality of nanowires 120 has a rough surface. In yet another example, each of the plurality of nanowires 120 has a substantially uniform cross-sectional portion, and the ratio of the length of each nanowire 120 to the cross-sectional portion is large. In yet another example, the cross-sectional portion of each of the plurality of nanowires 120 is substantially circular. In yet another example, the width of each cross-sectional portion of the plurality of nanowires 120 is 1 mm to 250 mm.

さらに他の例では、上記複数のナノワイヤー120の各々の間に間隙150が形成される。例えば、上記間隙150の各々は25mm〜1,000mmである。他の例では、上記間隙150は実質的に、1つ以上の充填材160で充填されている。さらに他の例では、上記1つ以上の充填材160はマトリクスを形成している。さらに他の例では、上記マトリクスは多孔質である。さらに他の例では、上記1つ以上の充填材160は、低い熱伝導率を有する。さらに他の例では、上記熱伝導率は、0.0001W/(m・K)〜50W/(m・K)である。さらに他の例では、上記熱伝導率は1W/(m・K)未満である。さらに他の例では、上記1つ以上の充填材160は、上記複数のナノワイヤー120にさらなる機械的安定性を付与する。さらに他の例では、上記1つ以上の充填材160は、長時間の素子動作期間中に350℃を超える温度に耐えることが可能である。さらに他の例では、上記1つ以上の充填材160は、長時間の素子動作期間中に550℃を超える温度に耐えることが可能である。さらに他の例では、上記1つ以上の充填材160は、長時間の素子動作期間中に650℃を超える温度に耐えることが可能である。さらに他の例では、上記1つ以上の充填材160は、長時間の素子動作期間中に750℃を超える温度に耐えることが可能である。さらに他の例では、上記1つ以上の充填材160は、長時間の素子動作期間中に800℃を超える温度に耐えることが可能である。さらに他の例では、上記1つ以上の充填材160は線形熱膨張係数を有する。さらに他の例では、上記線形熱膨張係数は、0.01μm/m・K〜30μm/m・Kである。さらに他の例では、上記1つ以上の充填材160を平坦化処理されることが可能である。さらに他の例では、上記1つ以上の充填材160を研磨されることが可能である。さらに他の例では、上記1つ以上の充填材160は、その上方にさらなる材料を重畳するための支持基盤を提供する。さらに他の例では、上記1つ以上の充填材160は伝導性である。さらに他の例では、上記1つ以上の充填材160は、上記複数のナノワイヤー120との良好な電気接触の形成をサポートする。他の例では、上記1つ以上の充填材160は、上記複数のナノワイヤー120との良好な熱接触の形成をサポートする。   In yet another example, a gap 150 is formed between each of the plurality of nanowires 120. For example, each of the gaps 150 is 25 mm to 1,000 mm. In other examples, the gap 150 is substantially filled with one or more fillers 160. In yet another example, the one or more fillers 160 form a matrix. In yet another example, the matrix is porous. In yet another example, the one or more fillers 160 have a low thermal conductivity. In still another example, the thermal conductivity is 0.0001 W / (m · K) to 50 W / (m · K). In yet another example, the thermal conductivity is less than 1 W / (m · K). In yet another example, the one or more fillers 160 provide additional mechanical stability to the plurality of nanowires 120. In yet another example, the one or more fillers 160 can withstand temperatures in excess of 350 ° C. during extended device operation periods. In yet another example, the one or more fillers 160 can withstand temperatures in excess of 550 ° C. during extended device operation periods. In yet another example, the one or more fillers 160 can withstand temperatures in excess of 650 ° C. during extended device operation periods. In yet another example, the one or more fillers 160 can withstand temperatures in excess of 750 ° C. during extended device operation periods. In yet another example, the one or more fillers 160 can withstand temperatures in excess of 800 ° C. during extended device operation periods. In yet another example, the one or more fillers 160 have a linear coefficient of thermal expansion. In still another example, the linear thermal expansion coefficient is 0.01 μm / m · K to 30 μm / m · K. In yet another example, the one or more fillers 160 can be planarized. In yet another example, the one or more fillers 160 can be polished. In yet another example, the one or more fillers 160 provide a support base for overlaying additional material thereon. In yet another example, the one or more fillers 160 are conductive. In yet another example, the one or more fillers 160 support the formation of good electrical contact with the plurality of nanowires 120. In other examples, the one or more fillers 160 support the formation of good thermal contact with the plurality of nanowires 120.

さらに他の例では、上記1つ以上の充填材160の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、および酸化物などからなる一群から選択される少なくとも1つを含む。例えば、上記フォトレジストは、長いUV波長のG線(例えば、436mm)フォトレジストを含む。他の例では、上記フォトレジストはネガ型のフォトレジスト特性を有する。さらに他の例では、上記フォトレジストは、Si、GaAs、InP、およびガラスを含む多様な基板物質との良好な接着性を示す。さらに他の例では、上記フォトレジストは、Au、Cu、およびAlを含む多様な金属にとの良好な接着性を示す。さらに他の例では、上記スピンオンガラスは高い誘電率を有する。さらに他の例では、上記スピンオンドーパントは、n型ドーパントおよび/またはp型ドーパントを含む。さらに他の例では、上記スピンオンドーパントは、上記ナノワイヤーアレイ110の異なる部分に、異なるドーパントと一緒に局所的に塗布される。さらに他の例では、上記スピンオンドーパントは、ホウ素および/またはリンなどを含む。さらに他の例では、上記スピンオンガラスは1つ以上のスピンオンドーパントを含む。さらに他の例では、上記エアロゲルは、約0.1W/(m・K)以下という極めて低い熱伝導率によって特徴付けられるシリカゲルに由来のエアロゲルである。さらに他の例では、上記1つ以上の充填材は、1つ以上の酸化物の長鎖を含む。他の例では、上記1つ以上の充填材は、Al、FeO、FeO、Fe、TiO、TiO、ZrO、ZnO、HfO、CrO、Ta、SiN、TiN、BN、SiO、AlN、および/またはCNなどからなる一群から選択される少なくとも1つを含む。 In yet another example, each of the one or more fillers 160 includes at least one selected from the group consisting of photoresist, spin-on glass, spin-on dopant, aerogel, xerogel, oxide, and the like. For example, the photoresist includes a long UV wavelength G-line (eg, 436 mm) photoresist. In another example, the photoresist has negative photoresist characteristics. In yet another example, the photoresist exhibits good adhesion to a variety of substrate materials including Si, GaAs, InP, and glass. In yet another example, the photoresist exhibits good adhesion to a variety of metals including Au, Cu, and Al. In yet another example, the spin-on glass has a high dielectric constant. In yet another example, the spin-on dopant includes an n-type dopant and / or a p-type dopant. In yet another example, the spin-on dopant is locally applied to different portions of the nanowire array 110 with different dopants. In yet another example, the spin-on dopant includes boron and / or phosphorus. In yet another example, the spin-on glass includes one or more spin-on dopants. In yet another example, the airgel is an aerogel derived from silica gel characterized by a very low thermal conductivity of about 0.1 W / (m · K) or less. In yet another example, the one or more fillers include one or more long oxide chains. In another example, the one or more fillers, Al 2 O 3, FeO, FeO 2, Fe 2 O 3, TiO, TiO 2, ZrO 2, ZnO, HfO 2, CrO, Ta 2 O 5, SiN , TiN, BN, SiO 2 , AlN, and / or CN, and / or the like.

幾つかの実施形態によれば、上記1つ以上の充填材160は、上記複数のナノワイヤー120の間に形成される上記間隙150を完全には充填しない。一例では、上記端部130は、上記1つ以上の充填材160を超えて延伸して突出セグメント135を形成する。さらに他の例では、上記端部130、上記反対側の端部140、および上記1つ以上の充填材160は、各ナノワイヤー120の長さに沿って、複数の領域を定義する。さらに他の例では、上記端部130からこれに最も近い上記1つ以上の充填材160の表面まで延伸する領域は、上記突出セグメント135に対応する。   According to some embodiments, the one or more fillers 160 do not completely fill the gaps 150 formed between the plurality of nanowires 120. In one example, the end 130 extends beyond the one or more fillers 160 to form a protruding segment 135. In yet another example, the end 130, the opposite end 140, and the one or more fillers 160 define a plurality of regions along the length of each nanowire 120. In yet another example, the region extending from the end 130 to the surface of the one or more fillers 160 closest to it corresponds to the protruding segment 135.

幾つかの実施形態によれば、上記1つ以上の充填材160内に埋め込まれた上記ナノワイヤーアレイ110は有用な特徴を有する。例えば、埋め込まれた上記ナノワイヤーアレイ110は、よく位置決めされている。他の例では、埋め込まれた上記ナノワイヤーアレイ110は、破壊されることなく、高い温度勾配に耐える。さらに他の例では、埋め込まれた上記ナノワイヤーアレイ110は、上記複数のナノワイヤー120の屈曲または破壊を伴うことなく、高い温度勾配に耐える。さらに他の例では、埋め込まれた上記ナノワイヤーアレイ110は機械的強度が向上するので、上記ナノワイヤーアレイ110の1つ以上の表面に対して1つ以上の表面研磨処理および/または平坦化処理を行うことが可能になる。さらに他の例では、埋め込まれた上記ナノワイヤーアレイ110は機械的強度が向上するので、当該ナノワイヤーアレイ110の取扱い処理、機械加工処理、および/または製造処理がサポートされる。さらに他の例では、上記突出セグメント135によって、上記ナノワイヤーアレイ110との1つ以上の電気接触および/または1つ以上の熱接触の形成がサポートされる。   According to some embodiments, the nanowire array 110 embedded within the one or more fillers 160 has useful characteristics. For example, the embedded nanowire array 110 is well positioned. In another example, the embedded nanowire array 110 withstands high temperature gradients without being destroyed. In yet another example, the embedded nanowire array 110 withstands a high temperature gradient without bending or breaking of the plurality of nanowires 120. In yet another example, since the embedded nanowire array 110 has improved mechanical strength, one or more surface polishing and / or planarization processes for one or more surfaces of the nanowire array 110 are performed. It becomes possible to do. In yet another example, the embedded nanowire array 110 has improved mechanical strength so that handling, machining, and / or manufacturing processes of the nanowire array 110 are supported. In yet another example, the protruding segment 135 supports the formation of one or more electrical contacts and / or one or more thermal contacts with the nanowire array 110.

幾つかの実施形態によれば、電極構造195は上記ナノワイヤーアレイ110上に形成される。例えば、各突出セグメント135は半導体接触材170によってそれぞれ部分的または全体的に覆われる。さらに他の例では、上記半導体接触材170は、各突出セグメント135の上にそれぞれの絶縁保護コーティングを形成する。さらに他の例では、上記半導体接触材170は層を形成する。幾つかの実施形態では、上記半導体接触材170の各々は1つ以上の導電材料を含む。例えば、上記1つ以上の導電材料は、半導体、半金属、および金属などからなる一群から選択される少なくとも1つを含む。他の例では、各半導体は、Si、Ge、C、B、P、N、Ga、As、およびInなどからなる一群から選択される。さらに他の例では、半導体にはドーピングが施されている。さらに他の例では、半金属は、B、Ge、Si、およびSnなどからなる一群から選択される。さらに他の例では、金属は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、およびWSiなどからなる一群から選択される。   According to some embodiments, the electrode structure 195 is formed on the nanowire array 110. For example, each protruding segment 135 is partially or totally covered by the semiconductor contact material 170, respectively. In yet another example, the semiconductor contact material 170 forms a respective insulating protective coating on each protruding segment 135. In yet another example, the semiconductor contact material 170 forms a layer. In some embodiments, each of the semiconductor contact materials 170 includes one or more conductive materials. For example, the one or more conductive materials include at least one selected from the group consisting of semiconductors, metalloids, metals, and the like. In another example, each semiconductor is selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, In, and the like. In yet another example, the semiconductor is doped. In yet another example, the metalloid is selected from the group consisting of B, Ge, Si, Sn, and the like. In yet another example, the metal may be Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, WSi, etc. Selected from the group consisting of

さらに他の例では、上記半導体接触材170は、上記複数のナノワイヤー120の上記端部130と1つ以上の電気接触を形成する。さらに他の例では、上記半導体接触材170は、上記複数のナノワイヤー120の上記端部130と1つ以上の抵抗接触を形成する。さらに他の例では、上記半導体接触材170は、1つ以上の上記複数のナノワイヤー120を通過する1つ以上の熱経路を確立する一方で上記1つ以上の充填材160内で発生する熱漏洩を制限するために、1つ以上の表面との間に1つ以上の良好な熱接触を形成するように構成される。さらに他の例では、上記半導体接触材170は、上記突出セグメント135との接触抵抗率が低い。さらに他の例では、上記接触抵抗率は10−7Ω‐m未満である。さらに他の例では、上記接触抵抗率は10−13Ω‐m〜10−7Ω‐mである。さらに他の例では、上記半導体接触材170は、上記半導体接触材170と上記突出セグメント135との間の仕事関数が低い。さらに他の例では、上記仕事関数は0.8エレクトロンボルト未満である。さらに他の例では、上記半導体接触材170は、上記複数のナノワイヤー120の熱膨張と略同一な熱膨張を有する。さらに他の例では、上記半導体接触材170は0.4μm/(m・K)〜25μm/(m・K)の範囲の熱膨張を有する。 In yet another example, the semiconductor contact material 170 forms one or more electrical contacts with the end portions 130 of the plurality of nanowires 120. In yet another example, the semiconductor contact material 170 forms one or more resistive contacts with the end portions 130 of the plurality of nanowires 120. In yet another example, the semiconductor contact material 170 establishes one or more thermal paths through the one or more nanowires 120 while generating heat in the one or more fillers 160. In order to limit leakage, it is configured to make one or more good thermal contacts with one or more surfaces. In yet another example, the semiconductor contact material 170 has a low contact resistivity with the protruding segment 135. In yet another example, the contact resistivity is less than 10 −7 Ω-m 2 . In yet another example, the contact resistivity is 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . In yet another example, the semiconductor contact material 170 has a low work function between the semiconductor contact material 170 and the protruding segment 135. In yet another example, the work function is less than 0.8 electron volts. In yet another example, the semiconductor contact material 170 has substantially the same thermal expansion as that of the plurality of nanowires 120. In yet another example, the semiconductor contact material 170 has a thermal expansion in the range of 0.4 μm / (m · K) to 25 μm / (m · K).

幾つかの実施形態によれば、接触層174を形成して、上記ナノワイヤーアレイ110の各突出セグメント135の間に電気接続を供与する。例えば、上記ナノワイヤーアレイは、熱電素子の枝部の一部を形成する。他の例では、上記接触層174は、10S/m〜10S/mの範囲の導電率を有する。さらに他の例では、上記導電率は1W/(m・K)より大きい。さらに他の例では、上記接触層は、低い熱抵抗を有する。さらに他の例では、上記熱抵抗は10−2K/W〜1010K/Wである。さらに他の例では、上記接触層174は、1つ以上の導体材料を含む。例えば、上記1つ以上の導体材料は、半導体、半金属、および金属などからなる一群から選択される少なくとも1つを含む。さらに他の例では、各半導体は、Si、Ge、C、B、P、N、Ga、As、およびInなどからなる一群から選択される。さらに他の例では、上記半導体にはドーピングが施されている。さらに他の例では、半金属は、B、Ge、Si、およびSnなどからなる一群から選択される。さらに他の例では、金属は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、およびWSiなどからなる一群から選択される。さらに他の例では、上記接触層174の厚さは約50nmである。さらに他の例では、上記接触層174は1nm〜100,000nmの厚さを有する。 According to some embodiments, a contact layer 174 is formed to provide electrical connection between each protruding segment 135 of the nanowire array 110. For example, the nanowire array forms part of a branch of a thermoelectric element. In another example, the contact layer 174 has a conductivity in the range of 10 6 S / m to 10 8 S / m. In yet another example, the conductivity is greater than 1 W / (m · K). In yet another example, the contact layer has a low thermal resistance. In still another example, the thermal resistance is 10 −2 K / W to 10 10 K / W. In yet another example, the contact layer 174 includes one or more conductive materials. For example, the one or more conductive materials include at least one selected from the group consisting of semiconductors, metalloids, metals, and the like. In yet another example, each semiconductor is selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, In, and the like. In yet another example, the semiconductor is doped. In yet another example, the metalloid is selected from the group consisting of B, Ge, Si, Sn, and the like. In yet another example, the metal may be Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, WSi, etc. Selected from the group consisting of In yet another example, the contact layer 174 has a thickness of about 50 nm. In yet another example, the contact layer 174 has a thickness of 1 nm to 100,000 nm.

幾つかの実施形態によれば、上記接触層174は、1つ以上の結合材172を用いて上記半導体接触材170に取り付けられる。一例では、上記結合剤172は層を形成する。他の例では、上記結合材172は半田を含む。さらに他の例では、上記半田は、Ag、Cu、Sn、Pb、Au、In、Cd、Zn、およびBiなどからなる一群の1つの材料を含む。さらに他の例では、上記結合材172は、Ga、Ge、Ag、Au、およびPtなどからなる一群の少なくとも1つの材料を含むろう材を含む。さらに他の例では、上記結合材172は銀系の金属接着剤を含む。さらに他の例では、上記結合材172は100nm以下の厚さを有する。さらに他の例では、上記結合材172は1000nm以下の厚さを有する。さらに他の例では、上記結合材172は0.4μm/(m・K)〜25μm/(m・K)の範囲の熱膨張を有する。さらに他の例では、上記結合材172は低い熱抵抗を有する。さらに他の例では、上記熱抵抗は10−2K/W〜1010K/Wである。さらに他の例では、上記結合材172は低いシート抵抗を有する。さらに他の例では、上記シート抵抗は10−10Ω/□〜10Ω/□(Ω毎平方)である。 According to some embodiments, the contact layer 174 is attached to the semiconductor contact material 170 using one or more bonding materials 172. In one example, the binder 172 forms a layer. In another example, the bonding material 172 includes solder. In yet another example, the solder includes a group of one material consisting of Ag, Cu, Sn, Pb, Au, In, Cd, Zn, Bi, and the like. In yet another example, the bonding material 172 includes a brazing material including at least one material of a group of Ga, Ge, Ag, Au, Pt, and the like. In yet another example, the binder 172 includes a silver-based metal adhesive. In yet another example, the binder 172 has a thickness of 100 nm or less. In yet another example, the binder 172 has a thickness of 1000 nm or less. In yet another example, the binder 172 has a thermal expansion in the range of 0.4 μm / (m · K) to 25 μm / (m · K). In yet another example, the binder 172 has a low thermal resistance. In still another example, the thermal resistance is 10 −2 K / W to 10 10 K / W. In yet another example, the binder 172 has a low sheet resistance. In still another example, the sheet resistance is 10 −10 Ω / □ to 10 Ω / □ (Ω per square).

幾つかの実施形態によれば、シャント180を形成して、上記接触層174と熱電素子内の他の素子との間に電気接続を供与する。例えば、上記他の素子は、熱電素子の他の枝部の1つ以上の接触層を含む。他の例では、上記シャント180は層を形成する。さらに他の例では、上記シャント180は低いシート抵抗を有する。さらに他の例では、上記シート抵抗は10−10Ω/□〜10Ω/□である。さらに他の例では、上記シャント180は、1つ以上の導体材料を含む。さらに他の例では、1つ以上の導体材料は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、NiSi、WSi、グラファイト、スチール、ニッケルと鉄の合金、および、コバルトと、クロムと、ニッケルと、鉄と、モリブデンと、マンガンとの合金などからなる一群から選択される少なくとも1つを含む。さらに他の例では、ニッケルと鉄の合金は、ニッケルを約42重量パーセント、鉄を約57重量パーセント、炭素、マンガン、リン、硫黄、シリコン、クロム、アルミニウム、および/またはコバルトを微量に含む合金42である。さらに他の例では、コバルトと、クロムち、ニッケルと、鉄と、モリブデンと、マンガンとの合金は、コバルトを約39〜41重量パーセント、クロムを約19〜21重量パーセント、ニッケルを約14〜16重量パーセント、鉄を約11.3〜20.5重量パーセント、モリブデンを約6〜8重量パーセント、および/またはマンガンを約1.5〜2.5重量パーセント含むエルジロイ(Egiloy)である。さらに他の例では、上記シャント180は1nm〜100,000nmの範囲の厚さを有する。 According to some embodiments, a shunt 180 is formed to provide electrical connection between the contact layer 174 and other elements in the thermoelectric element. For example, the other element includes one or more contact layers of other branches of the thermoelectric element. In other examples, the shunt 180 forms a layer. In yet another example, the shunt 180 has a low sheet resistance. In still another example, the sheet resistance is 10 −10 Ω / □ to 10 Ω / □. In yet another example, the shunt 180 includes one or more conductive materials. In yet another example, the one or more conductor materials are Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, Including at least one selected from the group consisting of MoSi, NiSi, WSi, graphite, steel, an alloy of nickel and iron, and an alloy of cobalt, chromium, nickel, iron, molybdenum, manganese, and the like . In yet another example, the nickel and iron alloy is about 42 weight percent nickel, about 57 weight percent iron, and a trace amount of carbon, manganese, phosphorus, sulfur, silicon, chromium, aluminum, and / or cobalt. 42. In yet another example, the alloy of cobalt, chromium, nickel, iron, molybdenum, and manganese is about 39 to 41 weight percent cobalt, about 19 to 21 weight percent chromium, and about 14 to about nickel. Egiloy containing 16 weight percent, about 11.3 to 20.5 weight percent iron, about 6 to 8 weight percent molybdenum, and / or about 1.5 to 2.5 weight percent manganese. In yet another example, the shunt 180 has a thickness in the range of 1 nm to 100,000 nm.

幾つかの実施形態によれば、上記シャント180は、1つ以上の結合材185を用いて上記接触層170に取り付けられる。一例では、上記結合材185は、層を形成する。他の例では、上記結合材185は、半田を含む。さらに他の例では、半田は、Ag、Cu、Sn、Pb、Au、In、Cd、Zn、およびBiなどからなる一群の少なくとも1つの材料を含む。さらに他の例では、上記結合材185は、Ga、Ge、Si,Ag、Au、およびPtなどからなる一群の少なくとも1つの材料を含むろう材を含む。さらに他の例では、上記結合材185は、銀系の金属接着剤を含む。さらに他の例では、上記結合材185は、100nm以下の厚さを有する。さらに他の例では、上記結合材185は、1000nm以下の厚さを有する。さらに他の例では、上記結合材185は、0.4μm/(m・K)〜25μm/(m・K)の範囲の熱膨張を有する。さらに他の例では、上記結合材185は、低い熱抵抗を有する。さらに他の例では、上記熱抵抗は10−2K/W〜1010K/Wである。さらに他の例では、上記結合材185は、低いシート抵抗を有する。さらに他の例では、上記シート抵抗は10−10Ω/□〜10Ω/□である。 According to some embodiments, the shunt 180 is attached to the contact layer 170 using one or more binders 185. In one example, the binder 185 forms a layer. In another example, the bonding material 185 includes solder. In yet another example, the solder includes a group of at least one material consisting of Ag, Cu, Sn, Pb, Au, In, Cd, Zn, Bi, and the like. In yet another example, the bonding material 185 includes a brazing material including a group of at least one material made of Ga, Ge, Si, Ag, Au, Pt, and the like. In still another example, the binding material 185 includes a silver-based metal adhesive. In yet another example, the binder 185 has a thickness of 100 nm or less. In yet another example, the binder 185 has a thickness of 1000 nm or less. In yet another example, the binder 185 has a thermal expansion in the range of 0.4 μm / (m · K) to 25 μm / (m · K). In yet another example, the bonding material 185 has a low thermal resistance. In still another example, the thermal resistance is 10 −2 K / W to 10 10 K / W. In yet another example, the binder 185 has a low sheet resistance. In still another example, the sheet resistance is 10 −10 Ω / □ to 10 Ω / □.

幾つかの実施形態によれば、絶縁層190は上記シャント180を保護する。例えば、上記絶縁層190は、上記シャント180に電気絶縁を付与する。他の例では、上記絶縁層190は、上記シャント180が他の導電面と短絡(ショート)する可能性を低減する。さらに他の例では、上記絶縁層190は、少なくとも1MΩの高い電気抵抗を有する。さらに他の例では、上記絶縁層190は、少なくとも2W(m・K)(ワット毎メートル毎ケルビン)の高い熱伝導率を有する。さらに他の例では、上記絶縁層190は100nm以下の厚さを有する。さらに他の例では、上記絶縁層190は、SiO、Si、SiN、およびAlなどからなる一群から選択される1つ以上の材料を含む。さらに他の例では、上記絶縁層190は上記シャント180に取り付けられる。さらに他の例では、上記絶縁層190は、熱電素子を内部で使用する熱交換器の一部である。 According to some embodiments, the insulating layer 190 protects the shunt 180. For example, the insulating layer 190 provides electrical insulation to the shunt 180. In another example, the insulating layer 190 reduces the likelihood that the shunt 180 is shorted to other conductive surfaces. In yet another example, the insulating layer 190 has a high electrical resistance of at least 1 MΩ. In yet another example, the insulating layer 190 has a high thermal conductivity of at least 2 W (m · K) (Watts per meter per Kelvin). In still another example, the insulating layer 190 has a thickness of 100 nm or less. In yet another example, the insulating layer 190 includes one or more materials selected from the group consisting of SiO 2 , Si 3 N 4 , SiN, Al 2 O 3 , and the like. In yet another example, the insulating layer 190 is attached to the shunt 180. In yet another example, the insulating layer 190 is part of a heat exchanger that uses thermoelectric elements internally.

幾つかの実施形態によれば、半導体接触材170、結合材172、接触層172、結合材185、シャント180、および絶縁層190からなる一群から選択される各層は、熱電素子への使用に好適な材料特性を有する。例えば、これらの層は全体として、熱電素子の枝部の端部にとって好適な電極構造195を形成する。他の例では、上記電極構造195の全体的な厚さは、数十ミクロンから10cmを超える値までの範囲である。さらに他の例では、上記電極構造195は、所望の熱交換条件、標的表面温度、および/またはナノワイヤー特性に基づいて最適化される。さらに他の例では、上記電極構造195を最適化させて、熱電発電機(TEG)の最大出力を得る。   According to some embodiments, each layer selected from the group consisting of semiconductor contact material 170, bonding material 172, contact layer 172, bonding material 185, shunt 180, and insulating layer 190 is suitable for use in a thermoelectric element. Material characteristics. For example, these layers together form an electrode structure 195 suitable for the ends of the thermoelectric element branches. In another example, the overall thickness of the electrode structure 195 ranges from a few tens of microns to values exceeding 10 cm. In yet another example, the electrode structure 195 is optimized based on desired heat exchange conditions, target surface temperature, and / or nanowire characteristics. In yet another example, the electrode structure 195 is optimized to obtain the maximum output of the thermoelectric generator (TEG).

さらに他の例では、上記層の各々は、上記電極構造195の隣接層内の材料に対する良好な接着性を有する。さらに他の例では、互いに隣接する層のそれぞれの線形熱膨張係数間の差は小さい。さらに他の例では、上記層の各々は0.01μm/(m・K)〜30μm/(m・K)の範囲の線形熱膨張係数を有する。   In yet another example, each of the layers has good adhesion to materials in adjacent layers of the electrode structure 195. In yet another example, the difference between the linear thermal expansion coefficients of adjacent layers is small. In yet another example, each of the layers has a linear thermal expansion coefficient in the range of 0.01 μm / (m · K) to 30 μm / (m · K).

さらに他の例では、上記電極構造の熱伝導率は1W/(m・K)〜1000W/(m・K)である。さらに他の例では、上記電極構造195は、長時間の素子の動作期間中に350℃を超える温度に耐えることが可能である。さらに他の例では、上記電極構造195は、長時間の素子の動作期間中に550℃を超える温度に耐えることが可能である。さらに他の例では、上記電極構造195は、長時間の素子の動作期間中に650℃を超える温度に耐えることが可能である。さらに他の例では、上記電極構造195は、長時間の素子の動作期間中に750℃を超える温度に耐えることが可能である。さらに他の例では、上記電極構造195は、長時間の素子の動作期間中に800℃を超える温度に耐えることが可能である。   In still another example, the thermal conductivity of the electrode structure is 1 W / (m · K) to 1000 W / (m · K). In yet another example, the electrode structure 195 can withstand temperatures in excess of 350 ° C. during long device operation periods. In yet another example, the electrode structure 195 can withstand temperatures in excess of 550 ° C. during long device operation periods. In yet another example, the electrode structure 195 can withstand temperatures in excess of 650 ° C. during long device operation periods. In yet another example, the electrode structure 195 can withstand temperatures in excess of 750 ° C. during long device operation periods. In yet another example, the electrode structure 195 can withstand temperatures in excess of 800 ° C. during long device operation periods.

さらに他の例では、拡散障壁層は、他の2つの層のうちいずれかの層の間に形成される。さらに他の例では、半導体接触材170、結合材172、接触層172、結合材185、シャント180からなる一群から選択されるいずれかの層は、拡散障壁層である。   In yet another example, the diffusion barrier layer is formed between any one of the other two layers. In yet another example, any layer selected from the group consisting of the semiconductor contact material 170, the bonding material 172, the contact layer 172, the bonding material 185, and the shunt 180 is a diffusion barrier layer.

他の実施形態によれば、半導体接触材170、結合材172、接触層172、結合材185、シャント180、および絶縁層190からなる一群から選択される上記電極構造195の上記層の1つ以上は、任意の層である。   According to another embodiment, one or more of the layers of the electrode structure 195 selected from the group consisting of a semiconductor contact material 170, a bond material 172, a contact layer 172, a bond material 185, a shunt 180, and an insulating layer 190. Is an optional layer.

図2は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図2では、上記結合材185は電極構造295から省略されている。例えば、電極構造295は、半導体接触材170、結合材172、接触層174、シャント180、および絶縁層190を備える。他の例では、上記絶縁層190は省略される。   FIG. 2 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 2, the bonding material 185 is omitted from the electrode structure 295. For example, the electrode structure 295 includes a semiconductor contact material 170, a bonding material 172, a contact layer 174, a shunt 180, and an insulating layer 190. In another example, the insulating layer 190 is omitted.

図3は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図3では、上記結合材172は電極構造395から省略されている。例えば、電極構造295は、半導体接触材170、接触層174、結合材185、シャント180、および絶縁層190を備える。他の例では、上記絶縁層190は省略される。   FIG. 3 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 3, the bonding material 172 is omitted from the electrode structure 395. For example, the electrode structure 295 includes a semiconductor contact material 170, a contact layer 174, a bonding material 185, a shunt 180, and an insulating layer 190. In another example, the insulating layer 190 is omitted.

図4は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図4では、上記結合材172および185は電極構造495から省略されている。例えば、電極構造295は、半導体接触材170、接触層174、シャント180、および絶縁層190を備える。他の例では、上記絶縁層190は省略される。   FIG. 4 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 4, the binders 172 and 185 are omitted from the electrode structure 495. For example, the electrode structure 295 includes a semiconductor contact material 170, a contact layer 174, a shunt 180, and an insulating layer 190. In another example, the insulating layer 190 is omitted.

さらに他の実施形態によれば、半導体接触材170および接触層174は適宜組み合わされる。   According to yet another embodiment, the semiconductor contact material 170 and the contact layer 174 are combined as appropriate.

図5は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図5では、半導体接触材および接触層が組み合わされて、電極構造595の一部として複合接触層570を形成している。例えば、上記電極構造595は、複合接触層570、結合材185、シャント180、および絶縁層190を備える。他の例では、上記複合接触層570によって各突出セグメント135が覆われている。幾つかの実施形態では、上記複合接触層570は1つ以上の導体材料を含む。例えば、1つ以上の導体材料は、半導体、半金属、および金属などからなる一群から選択される少なくとも1つを含む。他の例では、各半導体は、Si、Ge、C、B、P、N、Ga、As、およびInなどからなる一群から選択される。さらに他の例では、半導体にはドーピングが施されている。さらに他の例では、半金属は、B、Ge、Si、およびSnなどからなる一群から選択される。さらに他の例では、金属は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、およびWSiなどからなる一群から選択される。   FIG. 5 is a schematic diagram showing a nanowire array provided with an electrode structure according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 5, the semiconductor contact material and the contact layer are combined to form a composite contact layer 570 as part of the electrode structure 595. For example, the electrode structure 595 includes a composite contact layer 570, a bonding material 185, a shunt 180, and an insulating layer 190. In another example, each protruding segment 135 is covered by the composite contact layer 570. In some embodiments, the composite contact layer 570 includes one or more conductive materials. For example, the one or more conductive materials include at least one selected from the group consisting of semiconductors, metalloids, metals, and the like. In another example, each semiconductor is selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, In, and the like. In yet another example, the semiconductor is doped. In yet another example, the metalloid is selected from the group consisting of B, Ge, Si, Sn, and the like. In yet another example, the metal may be Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, WSi, etc. Selected from the group consisting of

さらに他の例では、上記複合接触層570は、上記複数のナノワイヤー120の端部130と1つ以上の電気接触を形成する。さらに他の例では、上記複合接触層570は、上記複数のナノワイヤー120の端部130と1つ以上のオーム接触を形成する。さらに他の例では、複合接触層570は、1つ以上の上記複数のナノワイヤー120を通過する1つ以上の熱経路を確立する一方で上記1つ以上の充填材160内で発生する熱漏洩を制限するために、1つ以上の表面との間に1つ以上の良好な熱接触を形成するように構成される。さらに他の例では、上記複合接触層570および上記突出セグメントの間の接触抵抗率は10−8Ω‐m未満である。さらに他の例では、上記複合接触層570は、上記複合接触層570および上記突出セグメント135の間において低い仕事関数を有する。さらに他の例では、上記仕事関数は0.8電子ボルト未満である。さらに他の例では、上記複合接触層570は、上記複数のナノワイヤー120の熱膨張率と略同一の熱膨張率を有する。さらに他の例では、上記複合接触層570は、0.4μm/(m・K)〜25μm/(m・K)の範囲の熱膨張率を有する。さらに他の例では、上記複合接触層570の厚さは約50nmである。さらに他の例では、上記複合接触層570は、1nm〜100,000nmの範囲の厚さを有する。他の例では、上記絶縁層190は省略される。 In yet another example, the composite contact layer 570 forms one or more electrical contacts with the ends 130 of the plurality of nanowires 120. In yet another example, the composite contact layer 570 forms one or more ohmic contacts with the ends 130 of the plurality of nanowires 120. In yet another example, the composite contact layer 570 establishes one or more thermal paths through the one or more of the plurality of nanowires 120 while generating heat leakage that occurs within the one or more fillers 160. Is configured to form one or more good thermal contacts with one or more surfaces. In yet another example, the contact resistivity between the composite contact layer 570 and the protruding segment is less than 10 −8 Ω-m 2 . In yet another example, the composite contact layer 570 has a low work function between the composite contact layer 570 and the protruding segment 135. In yet another example, the work function is less than 0.8 eV. In yet another example, the composite contact layer 570 has a thermal expansion coefficient substantially the same as the thermal expansion coefficient of the plurality of nanowires 120. In yet another example, the composite contact layer 570 has a coefficient of thermal expansion in the range of 0.4 μm / (m · K) to 25 μm / (m · K). In yet another example, the composite contact layer 570 has a thickness of about 50 nm. In yet another example, the composite contact layer 570 has a thickness in the range of 1 nm to 100,000 nm. In another example, the insulating layer 190 is omitted.

図6は、本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図6では、半導体接触材および接触層を組み合わせて複合接触層570を形成する一方で、結合材185を電極構造695の一部として省略している。例えば、上記電極構造695は、上記複合接触層570、シャント180、および絶縁層190を備える。他の例では、上記絶縁層190は省略されている。   FIG. 6 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 6, the composite contact layer 570 is formed by combining the semiconductor contact material and the contact layer, while the bonding material 185 is omitted as part of the electrode structure 695. For example, the electrode structure 695 includes the composite contact layer 570, a shunt 180, and an insulating layer 190. In another example, the insulating layer 190 is omitted.

上述の記載で説明し、且つここでさらに強調するように、図1〜6は一例に過ぎず、発明の範囲を不当に限定すべきでない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、ナノワイヤー以外のナノ構造を形成する。特定の実施形態では、ナノ構造は、上記1つ以上の充填材160に完全に埋め込まれる。例えば、各間隙150は上記1つ以上の充填材160によってそれぞれ完全に充填される。他の例では、複数のナノワイヤーの端部130は、実質的に、上記1つ以上の充填材の表面に対して位置合わせされている。さらに他の例では、突出セグメント135は実質的に省略されている一方で、半導体接触材172および/または複合接触層570は端部130と接触している。特定の実施形態では、上記1つ以上の充填材160は、省略されている。   As explained in the foregoing description and as further emphasized herein, FIGS. 1-6 are merely examples and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, nanostructures other than nanowires are formed. In certain embodiments, the nanostructures are completely embedded in the one or more fillers 160. For example, each gap 150 is completely filled with the one or more fillers 160, respectively. In another example, the plurality of nanowire ends 130 are substantially aligned with the surface of the one or more fillers. In yet another example, the protruding segment 135 is substantially omitted while the semiconductor contact material 172 and / or the composite contact layer 570 is in contact with the end 130. In certain embodiments, the one or more fillers 160 are omitted.

図7Aは、本発明の一実施形態に係る熱電素子の枝部を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図7Aでは、熱電素子の枝部700はナノワイヤーアレイ710を備える。例えば、上記ナノワイヤーアレイ710の各ナノワイヤーは、突出セグメント720および突出セグメント725を有する。他の例では、上記突出セグメント720は、図1〜6の上記突出セグメント135に対応する。さらに他の例では、上記突出セグメント725は、図1〜6の上記突出セグメント135に対応する。さらに他の例では、上記突出セグメント720の上に電極構造730が形成される。さらに他の例では、上記電極構造730は上述の電極構造195であり、図1に示すような半導体接触材、結合材、接触層、他の結合材、シャント、および絶縁層を備える。さらに他の例では、上記突出セグメント730の上に電極構造735が形成される。さらに他の例では、上記電極構造735は上述の電極構造195であり、図1に示すような半導体接触材、結合材、接触層、他の結合材、シャント、および絶縁層を備える。   FIG. 7A is a schematic diagram showing branches of a thermoelectric element according to an embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 7A, the thermoelectric element branch 700 comprises a nanowire array 710. For example, each nanowire of the nanowire array 710 has a protruding segment 720 and a protruding segment 725. In another example, the protruding segment 720 corresponds to the protruding segment 135 of FIGS. In yet another example, the protruding segment 725 corresponds to the protruding segment 135 of FIGS. In yet another example, an electrode structure 730 is formed on the protruding segment 720. In yet another example, the electrode structure 730 is the electrode structure 195 described above and includes a semiconductor contact material, a bonding material, a contact layer, another bonding material, a shunt, and an insulating layer as shown in FIG. In yet another example, an electrode structure 735 is formed on the protruding segment 730. In yet another example, the electrode structure 735 is the electrode structure 195 described above, and includes a semiconductor contact material, a bonding material, a contact layer, another bonding material, a shunt, and an insulating layer as shown in FIG.

図7Bは、本発明の一実施形態に係る熱電素子の一部を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図7Bでは、熱電素子790は、複数の熱電素子の枝部700A、700B、および700Cを備える。例えば、上記熱電素子の枝部700A、700B、および700Cの各々は、上述の熱電素子の枝部700である。他の例では、上記熱電素子の枝部700Aは、電極構造730Aを備える。さらに他の例では、上記熱電素子の枝部700Aは、電極構造735Aを備える。さらに他の例では、上記熱電素子の枝部700Bは、電極構造730Bを備える。さらに他の例では、上記熱電素子の枝部700Bは、電極構造735Bを備える。さらに他の例では、上記熱電素子の枝部700Cは、電極構造730Cを備える。さらに他の例では、上記熱電素子の枝部700Cは、電極構造735Cを備える。   FIG. 7B is a schematic diagram showing a part of a thermoelectric element according to an embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 7B, thermoelectric element 790 includes a plurality of thermoelectric element branches 700A, 700B, and 700C. For example, each of the thermoelectric element branches 700A, 700B, and 700C is the thermoelectric element branch 700 described above. In another example, the thermoelectric element branch 700A includes an electrode structure 730A. In yet another example, the thermoelectric element branch 700A includes an electrode structure 735A. In still another example, the thermoelectric element branch 700B includes an electrode structure 730B. In still another example, the thermoelectric element branch 700B includes an electrode structure 735B. In yet another example, the thermoelectric element branch 700C includes an electrode structure 730C. In yet another example, the thermoelectric element branch 700C includes an electrode structure 735C.

さらに他の例では、上記電極構造730Aおよび上記電極構造730Bは、シャント740ABを共有する。さらに他の例では、上記電極構造730Aおよび上記電極構造730Bは、絶縁層750ABを共有する。さらに他の例では、上記電極構造735Bおよび上記電極構造735Cはシャント745BCを共有する。さらに他の例では、上記電極構造735Bおよび上記電極構造735Cは、絶縁層755BCを共有する。   In yet another example, the electrode structure 730A and the electrode structure 730B share a shunt 740AB. In yet another example, the electrode structure 730A and the electrode structure 730B share an insulating layer 750AB. In yet another example, the electrode structure 735B and the electrode structure 735C share a shunt 745BC. In yet another example, the electrode structure 735B and the electrode structure 735C share an insulating layer 755BC.

さらに他の例では、上記熱電素子の枝部700A,700B、および700Cの各々は、同一の半導体基板から形成されている。さらに他の例では、上記熱電素子の枝部700A,700B、および700Cの各々は、2つ以上の半導体基板から形成されている。さらに他の例では、上記熱電素子の枝部700A,700B、および700Cの各々は、異なる電気特性を有する。さらに他の例では、上記熱電素子の枝部700A,700B、および700Cの各々は、異なる熱特性を有する。   In yet another example, each of the thermoelectric element branches 700A, 700B, and 700C is formed of the same semiconductor substrate. In still another example, each of the branch portions 700A, 700B, and 700C of the thermoelectric element is formed of two or more semiconductor substrates. In yet another example, each of the thermoelectric element branches 700A, 700B, and 700C has different electrical characteristics. In yet another example, each of the thermoelectric element branches 700A, 700B, and 700C has different thermal characteristics.

上述の記載で説明し、且つここでさらに強調するように、図7Aおよび7Bは一例に過ぎず、発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、ナノワイヤー以外のナノ構造を用いる。他の実施形態では、電極構造730および/または電極構造735に異なる電極を用いる。例えば、上記電極構造730、730A,730B、730C、735、735A,735B、および/または735Cの1つ以上に代えて、図2に示すような電極構造295、図3に示すような電極構造395、図4に示すような電極構造495、図5に示すような電極構造595、および/または図6に示すような電極構造695を用いる。他の例では、異なる電極構造の任意の組み合わせを上記電極構造730、730A,730B、730C、735、735A,735B、および/または735Cの各々に用いる。特定の実施形態では、多様な熱電素子の枝部に1つ以上の基板を用いる。例えば、上記熱電素子の枝部700A、700B、および700Cの各々は、同一の基板に形成される。他の例では、上記熱電素子の枝部700A、700B、および700Cの1つ以上は異なる基板に形成される。幾つかの実施形態では、上記絶縁層750ABおよび/または上記絶縁層755BCは省略されている。   As explained in the above description and as further emphasized herein, FIGS. 7A and 7B are merely examples and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, nanostructures other than nanowires are used. In other embodiments, different electrodes are used for electrode structure 730 and / or electrode structure 735. For example, instead of one or more of the electrode structures 730, 730A, 730B, 730C, 735, 735A, 735B, and / or 735C, an electrode structure 295 as shown in FIG. 2 and an electrode structure 395 as shown in FIG. 4, an electrode structure 495 as shown in FIG. 4, an electrode structure 595 as shown in FIG. 5, and / or an electrode structure 695 as shown in FIG. In other examples, any combination of different electrode structures is used for each of the electrode structures 730, 730A, 730B, 730C, 735, 735A, 735B, and / or 735C. In certain embodiments, one or more substrates are used for the branches of various thermoelectric elements. For example, each of the branch portions 700A, 700B, and 700C of the thermoelectric element is formed on the same substrate. In another example, one or more of the thermoelectric element branches 700A, 700B, and 700C are formed on different substrates. In some embodiments, the insulating layer 750AB and / or the insulating layer 755BC are omitted.

図8Aは、本発明の他の実施形態に係る熱電素子の枝部を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図8Aでは、熱電素子の枝部800は、ナノワイヤーセグメント810およびナノワイヤーセグメント815を備える。例えば、上記ナノワイヤーセグメント810は、結合材880を用いて上記ナノワイヤーセグメント815に結合されている。他の例では、上記結合材880は、半田を含む。さらに他の例では、半田は、Ag、Cu、Sn、Pb、Au、In、Cd、Zn、およびBiなどからなる一群の少なくとも1つの材料を含む。さらに他の例では、上記セグメント結合材880は、Ga、Ge、Si、Ag、Au、およびPtなどからなる一群の少なくとも1つの材料を含むろう付け材を含む。さらに他の例では、上記セグメント結合材880は、銀系の金属接着剤を含む。さらに他の例では、上記セグメント結合材880は、100nm以下の厚さを有する。さらに他の例では、上記セグメント結合材880は、1000nm以下の厚さを有する。さらに他の例では、上記セグメント結合材880は、0.4μm/(m・K)〜25μm/(m・K)の範囲の熱膨張率を有する。さらに他の例では、上記セグメント結合材880は、低い熱抵抗を有する。さらに他の例では、上記熱抵抗は、10−2K/W〜1010K/Wである。さらに他の例では、上記セグメント結合材880は、低いシート抵抗を有する。さらに他の例では、上記シート抵抗は10−10Ω/□〜10Ω/□である。 FIG. 8A is a schematic diagram illustrating a branch portion of a thermoelectric element according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 8A, thermoelectric element branch 800 comprises nanowire segment 810 and nanowire segment 815. For example, the nanowire segment 810 is bonded to the nanowire segment 815 using a bonding material 880. In another example, the bonding material 880 includes solder. In yet another example, the solder includes a group of at least one material consisting of Ag, Cu, Sn, Pb, Au, In, Cd, Zn, Bi, and the like. In yet another example, the segment bonding material 880 includes a brazing material including a group of at least one material made of Ga, Ge, Si, Ag, Au, Pt, and the like. In yet another example, the segment bonding material 880 includes a silver-based metal adhesive. In yet another example, the segment bonding material 880 has a thickness of 100 nm or less. In yet another example, the segment bonding material 880 has a thickness of 1000 nm or less. In still another example, the segment bonding material 880 has a coefficient of thermal expansion in the range of 0.4 μm / (m · K) to 25 μm / (m · K). In yet another example, the segment bonding material 880 has a low thermal resistance. In still another example, the thermal resistance is 10 −2 K / W to 10 10 K / W. In yet another example, the segment bonding material 880 has a low sheet resistance. In still another example, the sheet resistance is 10 −10 Ω / □ to 10 Ω / □.

さらに他の例では、上記ナノワイヤーセグメント810の各ナノワイヤーは、突出セグメント820を有する。さらに他の例では、上記突出セグメント820は、図1〜6の上述の突出セグメント135に対応する。さらに他の例では、上記ナノワイヤーセグメント815の各ナノワイヤーは、突出セグメント825を有する。さらに他の例では、上記突出セグメント825は、図1〜6の上述の突出セグメント135に対応する。   In yet another example, each nanowire of the nanowire segment 810 has a protruding segment 820. In yet another example, the protruding segment 820 corresponds to the protruding segment 135 described above in FIGS. In yet another example, each nanowire of the nanowire segment 815 has a protruding segment 825. In yet another example, the protruding segment 825 corresponds to the protruding segment 135 described above in FIGS.

さらに他の例では、上記突出セグメント820の上に電極構造830が形成される。さらに他の例では、上記電極構造830は上述の電極構造195であり、図1に示すような半導体接触材、結合材、接触層、他の結合材、シャント、および絶縁層を備える。さらに他の例では、上記突出セグメント830の上に電極構造835が形成される。さらに他の例では、上記電極構造835は上述の電極構造195であり、図1に示すような半導体接触材、結合材、接触層、他の結合材、シャント、および絶縁層を備える。   In yet another example, an electrode structure 830 is formed on the protruding segment 820. In yet another example, the electrode structure 830 is the electrode structure 195 described above, and includes a semiconductor contact material, a bonding material, a contact layer, another bonding material, a shunt, and an insulating layer as shown in FIG. In yet another example, an electrode structure 835 is formed on the protruding segment 830. In yet another example, the electrode structure 835 is the electrode structure 195 described above, and includes a semiconductor contact material, a bonding material, a contact layer, another bonding material, a shunt, and an insulating layer as shown in FIG.

図8Bは、本発明の他の実施形態に係る熱電素子の一部を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図8Bでは、熱電素子890は、複数の熱電素子の枝部800A、800B、および800Cを備える。例えば、上記熱電素子の枝部800A、800B、および800Cの各々は、上述の熱電素子の枝部800である。他の例では、上記熱電素子の枝部800Aは、電極構造830Aを備える。さらに他の例では、上記熱電素子の枝部800Aは、電極構造835Aを備える。さらに他の例では、上記熱電素子の枝部800Bは、電極構造830Bを備える。さらに他の例では、上記熱電素子の枝部800Bは、電極構造835Bを備える。さらに他の例では、上記熱電素子の枝部800Cは、電極構造830Cを備える。さらに他の例では、上記熱電素子の枝部800Cは、電極構造835Cを備える。   FIG. 8B is a schematic diagram showing a part of a thermoelectric element according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 8B, thermoelectric element 890 includes a plurality of thermoelectric element branches 800A, 800B, and 800C. For example, each of the thermoelectric element branches 800A, 800B, and 800C is the thermoelectric element branch 800 described above. In another example, the thermoelectric element branch 800A includes an electrode structure 830A. In yet another example, the thermoelectric element branch 800A includes an electrode structure 835A. In still another example, the thermoelectric element branch 800B includes an electrode structure 830B. In yet another example, the thermoelectric element branch 800B includes an electrode structure 835B. In yet another example, the thermoelectric element branch 800C includes an electrode structure 830C. In yet another example, the thermoelectric element branch 800C includes an electrode structure 835C.

さらに他の例では、上記電極構造830Aおよび上記電極構造830Bは、シャント840ABを共有する。さらに他の例では、上記電極構造830Aおよび上記電極構造830Bは、絶縁層850ABを共有する。さらに他の例では、上記電極構造835Bおよび上記電極構造835Cは、シャント845BCを共有する。さらに他の例では、上記電極構造835Bおよび上記電極構造835Cは、絶縁層855BCを共有する。   In yet another example, the electrode structure 830A and the electrode structure 830B share a shunt 840AB. In yet another example, the electrode structure 830A and the electrode structure 830B share the insulating layer 850AB. In yet another example, the electrode structure 835B and the electrode structure 835C share a shunt 845BC. In yet another example, the electrode structure 835B and the electrode structure 835C share an insulating layer 855BC.

さらに他の例では、上記熱電素子の枝部800A、800B、および800Cの各々は、異なる電気特性を有する。さらに他の例では、上記熱電素子の枝部800A、800B、および800Cの各々は、異なる熱特性を有する。   In yet another example, each of the thermoelectric element branches 800A, 800B, and 800C has different electrical characteristics. In yet another example, each of the thermoelectric element branches 800A, 800B, and 800C has different thermal characteristics.

上述の記載で説明し、且つここでさらに強調するように、図8Aおよび8Bは、一例に過ぎず、発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、ナノワイヤー以外のナノ構造を用いる。他の実施形態では、電極構造830および/または電極構造835に異なる電極を用いる。例えば、上記電極構造830、830A,830B、830C、835、835A,835B、および/または835Cの1つ以上に代えて、図2に示すような電極構造295、図3に示すような電極構造395、図4に示すような電極構造495、図5に示すような電極構造595、および/または図6に示すような電極構造695を用いる。他の例では、異なる電極構造の任意の組み合わせを上記電極構造830、830A,830B、830C、835、835A,835B、および/または835Cの各々に用いる。幾つかの実施形態では、上記熱電素子の枝部に2つより多くのナノワイヤーアレイセグメントを用いる。例えば、上記ナノワイヤーセグメント810および上記ナノワイヤーセグメント815の間にさらなるナノワイヤーセグメントが結合される。特定の実施形態では、多様な熱電素子の枝部に1つ以上の基板を用いる。例えば、上記ナノワイヤーセグメント810および上記ナノワイヤーセグメント815は同一の基板に形成される。他の例では、上記ナノワイヤーセグメント810および上記ナノワイヤーセグメント815は異なる2つの基板に形成される。さらに他の例では、上記熱電素子の枝部800A、800B、および800Cの各々は同一の基板に形成される。他の例では、上記熱電素子の枝部800A、800B、および/または800Cの1つ以上は異なる基板に形成される。幾つかの実施形態では、上記絶縁層850ABおよび/または上記絶縁層855BCは省略される。   As explained in the above description and as further emphasized here, FIGS. 8A and 8B are merely examples and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, nanostructures other than nanowires are used. In other embodiments, different electrodes are used for electrode structure 830 and / or electrode structure 835. For example, instead of one or more of the electrode structures 830, 830A, 830B, 830C, 835, 835A, 835B, and / or 835C, an electrode structure 295 as shown in FIG. 2 and an electrode structure 395 as shown in FIG. 4, an electrode structure 495 as shown in FIG. 4, an electrode structure 595 as shown in FIG. 5, and / or an electrode structure 695 as shown in FIG. In other examples, any combination of different electrode structures is used for each of the electrode structures 830, 830A, 830B, 830C, 835, 835A, 835B, and / or 835C. In some embodiments, more than two nanowire array segments are used in the thermoelectric element branches. For example, a further nanowire segment is coupled between the nanowire segment 810 and the nanowire segment 815. In certain embodiments, one or more substrates are used for the branches of various thermoelectric elements. For example, the nanowire segment 810 and the nanowire segment 815 are formed on the same substrate. In another example, the nanowire segment 810 and the nanowire segment 815 are formed on two different substrates. In yet another example, each of the branch portions 800A, 800B, and 800C of the thermoelectric element is formed on the same substrate. In another example, one or more of the thermoelectric element branches 800A, 800B, and / or 800C are formed on different substrates. In some embodiments, the insulating layer 850AB and / or the insulating layer 855BC are omitted.

図9Aは、本発明の他の実施形態に係る熱電素子の枝部を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図9Aでは、熱電素子の枝部900は、半導体基板980の一方側に形成されたナノワイヤーアレイ910、および前記半導体基板980の反対側に形成されたナノワイヤーアレイ915を備える。例えば、上記ナノワイヤーアレイ910の各ナノワイヤーは、突出セグメント920を有する。他の例では、上記ナノワイヤーアレイ915の各ナノワイヤーは、突出セグメント925を有する。他の例では、上記突出セグメント920は、図1〜6の上述の突出セグメント135に対応する。さらに他の例では、上記突出セグメント925は、図1〜6の上述の突出セグメント135に対応する。さらに他の例では、上記突出セグメント920の上に電極構造930が形成される。さらに他の例では、上記電極構造930は上述の電極構造195であり、図1に示すような半導体接触材、結合材、接触層、他の結合材、シャント、および絶縁層を備える。さらに他の例では、上記突出セグメント930の上に電極構造935が形成される。さらに他の例では、上記電極構造935は、上述の電極構造195であり、図1に示すような半導体接触材、結合材、接触層、他の結合材、シャント、および絶縁層を備える。   FIG. 9A is a schematic diagram showing branches of a thermoelectric element according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 9A, the thermoelectric element branch 900 includes a nanowire array 910 formed on one side of the semiconductor substrate 980 and a nanowire array 915 formed on the opposite side of the semiconductor substrate 980. For example, each nanowire of the nanowire array 910 has a protruding segment 920. In another example, each nanowire of the nanowire array 915 has a protruding segment 925. In another example, the protruding segment 920 corresponds to the protruding segment 135 described above in FIGS. In yet another example, the protruding segment 925 corresponds to the protruding segment 135 described above in FIGS. In yet another example, an electrode structure 930 is formed on the protruding segment 920. In yet another example, the electrode structure 930 is the electrode structure 195 described above, and includes a semiconductor contact material, a bonding material, a contact layer, another bonding material, a shunt, and an insulating layer as shown in FIG. In yet another example, an electrode structure 935 is formed on the protruding segment 930. In still another example, the electrode structure 935 is the electrode structure 195 described above, and includes a semiconductor contact material, a bonding material, a contact layer, another bonding material, a shunt, and an insulating layer as shown in FIG.

図9Bは、本発明の他の実施形態に係る熱電素子の一部を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図9Bでは、熱電素子990は、複数の熱電素子の枝部900A、900B、および900Cを備える。例えば、上記熱電子の枝部900A、900B、および900Cの各々は、上述の熱電素子の枝部900である。他の例では、上記熱電素子の枝部900Aは電極構造930Aを備える。さらに他の例では、上記熱電素子の枝部900Aは、電極構造935Aを備える。さらに他の例では、上記熱電素子の枝部900Bは電極構造930Bを備える。さらに他の例では、上記熱電素子の枝部900Bは、電極構造935Bを備える。さらに他の例では、上記熱電素子の枝部900Cは、電極構造930Cを備える。さらに他の例では、上記熱電素子の枝部900Cは電極構造935Cを備える。   FIG. 9B is a schematic diagram showing a part of a thermoelectric element according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In FIG. 9B, thermoelectric element 990 includes a plurality of thermoelectric element branches 900A, 900B, and 900C. For example, each of the thermoelectron branches 900A, 900B, and 900C is the thermoelectric element branch 900 described above. In another example, the thermoelectric element branch 900A includes an electrode structure 930A. In yet another example, the thermoelectric element branch 900A includes an electrode structure 935A. In yet another example, the thermoelectric element branch 900B includes an electrode structure 930B. In yet another example, the thermoelectric element branch 900B includes an electrode structure 935B. In yet another example, the thermoelectric element branch 900C includes an electrode structure 930C. In yet another example, the thermoelectric element branch 900C includes an electrode structure 935C.

さらに他の例では、上記電極構造930Aおよび上記電極構造930Bは、シャント940ABを共有する。さらに他の例では、上記電極構造930Aおよび上記電極構造930Bは、絶縁層950ABを共有する。さらに他の例では、上記電極構造935Bおよび上記電極構造935Cは、シャント945BCを共有する。さらに他の例では、上記電極構造935Bおよび上記電極構造935Cは、絶縁層955BCを共有する。   In yet another example, the electrode structure 930A and the electrode structure 930B share a shunt 940AB. In yet another example, the electrode structure 930A and the electrode structure 930B share an insulating layer 950AB. In yet another example, the electrode structure 935B and the electrode structure 935C share a shunt 945BC. In yet another example, the electrode structure 935B and the electrode structure 935C share an insulating layer 955BC.

さらに他の例では、上記熱電素子の枝部900A,900B、および900Cの各々は、同一の半導体基板から形成されている。さらに他の例では、上記熱電素子の枝部900A、900B、および900Cの各々は、2つ以上の半導体基板から形成されている。さらに他の例では、上記熱電素子の枝部900A,900B、および900Cの各々は、異なる電気特性を有する。さらに他の例では、上記熱電素子の枝部900A,900B、および900Cの各々は、異なる熱特性を有する。   In yet another example, each of the branch portions 900A, 900B, and 900C of the thermoelectric element is formed from the same semiconductor substrate. In yet another example, each of the branch portions 900A, 900B, and 900C of the thermoelectric element is formed of two or more semiconductor substrates. In yet another example, each of the thermoelectric element branches 900A, 900B, and 900C has different electrical characteristics. In yet another example, each of the thermoelectric element branches 900A, 900B, and 900C has different thermal properties.

上述の記載で説明し、且つここでさらに強調するように、図9Aおよび9Bは、一例に過ぎず、発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、ナノワイヤー以外のナノ構造を用いる。他の実施形態では、電極構造930および/または電極構造935に異なる電極を用いる。例えば、上記電極構造930、930A,930B、930C、935、935A,935B、および/または935Cの1つ以上に代えて、図2に示すような電極構造295、図3に示すような電極構造395、図4に示すような電極構造495、図5に示すような電極構造595、および/または図6に示すような電極構造695を用いる。他の例では、上記電極構造930、930A,930B、930C、935、935A,935B、および/または935Cの各々に異なる電極構造の任意の組み合わせを用いる。特定の実施形態では、多様な熱電素子の枝部に1つ以上の基板を用いる。例えば、上記熱電素子の枝部900A、900B、および900Cの各々は、同一の基板に形成される。他の例では、上記熱電素子の枝部900A、900B、および/または900Cの1つ以上は、異なる基板に形成される。幾つかの実施形態では、上記絶縁層950ABおよび/または上記絶縁層955BCは、省略される。   As explained in the above description and as further emphasized here, FIGS. 9A and 9B are merely examples and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, nanostructures other than nanowires are used. In other embodiments, different electrodes are used for electrode structure 930 and / or electrode structure 935. For example, instead of one or more of the electrode structures 930, 930A, 930B, 930C, 935, 935A, 935B, and / or 935C, an electrode structure 295 as shown in FIG. 2 and an electrode structure 395 as shown in FIG. 4, an electrode structure 495 as shown in FIG. 4, an electrode structure 595 as shown in FIG. 5, and / or an electrode structure 695 as shown in FIG. In other examples, any combination of different electrode structures is used for each of the electrode structures 930, 930A, 930B, 930C, 935, 935A, 935B, and / or 935C. In certain embodiments, one or more substrates are used for the branches of various thermoelectric elements. For example, each of the branch portions 900A, 900B, and 900C of the thermoelectric element is formed on the same substrate. In another example, one or more of the thermoelectric element branches 900A, 900B, and / or 900C are formed on different substrates. In some embodiments, the insulating layer 950AB and / or the insulating layer 955BC are omitted.

上述の記載で説明し、且つここでさらに強調するように、図7A、7B、8A、8B、9A、および9Bは、一例に過ぎず、発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、同一の熱電素子に異なる種類の熱電素子の枝部を用いる。例えば、熱電素子は、熱電素子の枝部700A、熱電素子の枝部800B、および熱電素子の枝部900Cを備える。他の例では、熱電素子の枝部700、800、および/または900の任意の組み合わせが同一の熱電素子に含まれる。   As explained in the above description and further emphasized here, FIGS. 7A, 7B, 8A, 8B, 9A, and 9B are merely examples and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, different types of thermoelectric element branches are used for the same thermoelectric element. For example, the thermoelectric element includes a thermoelectric element branch 700A, a thermoelectric element branch 800B, and a thermoelectric element branch 900C. In other examples, any combination of thermoelectric element branches 700, 800, and / or 900 are included in the same thermoelectric element.

図10は、本発明の一実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。この方法1000は、1つ以上の基板にナノ構造アレイを形成する工程1005、前記ナノ構造アレイを充填する工程1010、前記ナノ構造アレイ上に1つ以上の接触層を形成する工程1015、前記ナノ構造アレイの間に1つ以上のシャントを形成する工程1020、絶縁層を形成する工程1025、前記1つ以上の基板から材料を除去する工程1030、前記ナノ構造アレイ上に他の1つ以上の接触層を形成する工程1035、前記ナノ構造アレイの間に他の1つ以上のシャントを形成する工程1040、および他の絶縁層を形成する工程1045を備える。例えば、上記方法100を用いて、図7Aに示すような熱電素子の枝部700および図7Bに示すような熱電素子790を形成する。他の例では、上記工程1025および/または上記工程1045の1つ以上を省略する。さらに他の例では、上記工程1010を省略する。   FIG. 10 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array, according to one embodiment of the invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. The method 1000 includes a step 1005 of forming a nanostructure array on one or more substrates, a step 1010 of filling the nanostructure array, a step 1015 of forming one or more contact layers on the nanostructure array, and the nanostructure array. Forming one or more shunts between the structural arrays 1020; forming an insulating layer 1025; removing material 1030 from the one or more substrates; and one or more other on the nanostructure array Forming a contact layer 1035, forming one or more other shunts 1040 between the nanostructure arrays, and forming another insulating layer 1045. For example, the method 100 is used to form a thermoelectric element branch 700 as shown in FIG. 7A and a thermoelectric element 790 as shown in FIG. 7B. In other examples, one or more of step 1025 and / or step 1045 is omitted. In yet another example, step 1010 is omitted.

図11は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、1つ以上の基板にナノ構造アレイを形成する上記工程1005を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。上記工程1005は、上記基板を用意する工程1110、上記基板を機能化する工程1120、上記基板を洗浄する工程1130、上記基板の一部にマスキング処理を施す工程1140、上記基板にメタライズドフィルムを塗布する工程1150、上記基板にエッチング処理を施す工程1160、上記エッチング処理を施した上記基板を洗浄する工程1170、および上記エッチング処理を施した基板を乾燥させる工程1180を備える。   FIG. 11 is a schematic diagram illustrating the step 1005 of forming a nanostructure array on one or more substrates as part of the method 1000 of forming an electrode structure on a nanostructure array according to an embodiment of the present invention. . The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. The step 1005 includes a step 1110 for preparing the substrate, a step 1120 for functionalizing the substrate, a step 1130 for cleaning the substrate, a step 1140 for masking a part of the substrate, and applying a metallized film to the substrate. Step 1150 for performing the etching process on the substrate, Step 1170 for cleaning the substrate subjected to the etching process, and Step 1180 for drying the substrate subjected to the etching process.

図12は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、基板を用意する上記工程1110に用いる基板を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、基板1210は半導体材料(例えば、半導体基板)のブロックである。他の例では、上記半導体基板1210はウェハ全体を構成する。さらに他の例では、上記半導体基板1210は4インチウェハである。さらに他の例では、上記半導体基板は4インチウェハより大きなパネルである。さらに他の例では、上記半導体基板1210は6インチウェハである。さらに他の例では、上記半導体基板1210は8インチウェハである。さらに他の例では、上記半導体基板1210は12インチウェハである。さらに他の例では、上記半導体基板は12インチウェハより大きなパネルである。さらに他の例では、上記半導体基板は、ウェハの形状と異なる形状に形成されている。さらに他の例では、上記半導体基板1210は単結晶である。さらに他の例では、上記半導体基板1210は多結晶である。さらに他の例では、上記半導体基板1210はシリコンを含む。   FIG. 12 is a schematic diagram illustrating a substrate used in step 1110 of preparing a substrate as part of the method 1000 for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, the substrate 1210 is a block of semiconductor material (eg, a semiconductor substrate). In another example, the semiconductor substrate 1210 constitutes the entire wafer. In yet another example, the semiconductor substrate 1210 is a 4-inch wafer. In yet another example, the semiconductor substrate is a panel larger than a 4 inch wafer. In yet another example, the semiconductor substrate 1210 is a 6 inch wafer. In yet another example, the semiconductor substrate 1210 is an 8-inch wafer. In yet another example, the semiconductor substrate 1210 is a 12 inch wafer. In yet another example, the semiconductor substrate is a panel larger than a 12 inch wafer. In still another example, the semiconductor substrate is formed in a shape different from the shape of the wafer. In yet another example, the semiconductor substrate 1210 is a single crystal. In yet another example, the semiconductor substrate 1210 is polycrystalline. In yet another example, the semiconductor substrate 1210 includes silicon.

幾つかの実施形態では、上記半導体基板1210は機能化される。例えば、上記半導体基板1210はドーピングを施されてn型の半導体を形成する。他の例では、上記半導体基板1210はドーピングを施されてp型の半導体を形成する。さらに他の例では、上記半導体基板1210は、III族元素および/またはV族元素を用いてドーピングが施される。さらに他の例では、上記半導体基板1210は機能化されて、その電気特性および/または熱特性が制御される。さらに他の例では、上記半導体基板1210は、ホウ素を用いてドーピングを施したシリコンを含む。さらに他の例では、上記半導体基板1210はドーピングを施されて、その抵抗率が約0.00001〜10Ω‐mの範囲に調節される。さらに他の例では、上記半導体基板1210は機能化されて、その熱伝導率が0.1W/(m・K)(ワット毎メートル毎ケルビン)〜500W/(m・K)の範囲に調節される。   In some embodiments, the semiconductor substrate 1210 is functionalized. For example, the semiconductor substrate 1210 is doped to form an n-type semiconductor. In another example, the semiconductor substrate 1210 is doped to form a p-type semiconductor. In yet another example, the semiconductor substrate 1210 is doped with a group III element and / or a group V element. In yet another example, the semiconductor substrate 1210 is functionalized to control its electrical and / or thermal characteristics. In yet another example, the semiconductor substrate 1210 includes silicon doped with boron. In yet another example, the semiconductor substrate 1210 is doped to adjust its resistivity to a range of about 0.00001 to 10 Ω-m. In yet another example, the semiconductor substrate 1210 is functionalized and its thermal conductivity is adjusted to a range of 0.1 W / (m · K) (watts per meter Kelvin) to 500 W / (m · K). The

図12Bは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、図11に示すような上記工程1005によって基板内に形成するナノ構造アレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、上記工程1005を用いてナノ構造アレイ1220を形成する。他の例では、上記ナノ構造アレイ1220は、図1〜6に示すような上述のナノ構造アレイ110および/または図7Aに示すような上述のナノ構造アレイ710である。さらに他の例では、上記ナノ構造アレイ1220はナノ孔アレイである。さらに他の例では、上記ナノ構造アレイ1220はナノチューブアレイである。さらに他の例では、上記ナノ構造アレイ1220はナノメッシュである。   FIG. 12B shows a nanostructure array formed in a substrate by the above step 1005 as shown in FIG. 11 as part of the method 1000 for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. It is a schematic diagram. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, the nanostructure array 1220 is formed using the step 1005. In other examples, the nanostructure array 1220 is the above-described nanostructure array 110 as shown in FIGS. 1-6 and / or the above-described nanostructure array 710 as shown in FIG. 7A. In yet another example, the nanostructure array 1220 is a nanopore array. In yet another example, the nanostructure array 1220 is a nanotube array. In yet another example, the nanostructure array 1220 is a nanomesh.

図13は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、基板内のナノ構造アレイを充填する上記工程1010を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。上記工程1010は、ナノ構造アレイに前処置を施す工程1320、1つ以上の充填材を調製する工程1330、前記ナノ構造アレイを充填する工程1340、および前記1つ以上の充填材を硬化する工程1350を備える。例えば、上記工程1010を用いて、図1〜6示すような上述のナノ構造アレイ110および/または図7Aに示すような上述のナノ構造アレイ710を少なくとも部分的に充填する。さらに他の例では、上記工程1010は、図1〜6に示すような上記1つ以上の充填材を形成する。さらに他の例では、上記工程1010を用いて、ナノ孔アレイ、ナノチューブアレイ、および/またはナノメッシュを充填する。さらに他の例では、上記工程1320および/または1350を省略する。   FIG. 13 is a schematic diagram illustrating the above-described step 1010 of filling a nanostructure array in a substrate as part of the above-described method 1000 for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. Step 1010 includes pre-treating the nanostructure array 1320, preparing one or more fillers 1330, filling the nanostructure array 1340, and curing the one or more fillers. 1350. For example, the above step 1010 is used to at least partially fill the nanostructure array 110 as shown in FIGS. 1-6 and / or the nanostructure array 710 as shown in FIG. 7A. In yet another example, the step 1010 forms the one or more fillers as shown in FIGS. In yet another example, step 1010 above is used to fill a nanopore array, a nanotube array, and / or a nanomesh. In yet another example, steps 1320 and / or 1350 are omitted.

図14は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、図13の上記工程1010によって充填した基板内のナノ構造アレイの略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、基板1410に形成したようなナノ構造アレイ1420を、1つ以上の充填材1430で充填する。他の例では、上記1つ以上の充填材1430は、上述の1つ以上の充填材160である。さらに他の例では、上記ナノ構造アレイ1420は、上述のナノ構造アレイ110および/または上述のナノ構造アレイ710である。さらに他の例では、上記1つ以上の充填材1430の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、および酸化物からなる一群から選択される少なくとも1つを含む。例えば、フォトレジストは、長いUV波長(例えば、約436mm)のG線フォトレジストを含む。他の例では、フォトレジストは、ネガ型のフォトレジスト特性を有する。さらに他の例では、フォトレジストは、Si、GaAs、InP、およびガラスを含む多様な基板材料に対して良好な接着性を示す。さらに他の例では、フォトレジストは、Au、Cu、およびAlを含む多様な金属に対して良好な接着性を示す。さらに他の例では、スピンオンガラスは、高い誘電定数を有する。さらに他の例では、スピンオンドーパントは、n型のドーパントおよび/またはp型のドーパントを含む。さらに他の例では、スピンオンドーパントは、上記ナノワイヤーアレイ1420の異なる部分に異なるドーパントと一緒に局所的に塗布される。さらに他の例では、スピンオンドーパントは、ホウ素および/またはリンなどを含む。さらに他の例では、スピンオンガラスは1つ以上のスピンオンドーパントを含む。さらに他の例では、エアロゲルは、約0.1W/(m・K)以下の極めて低い熱伝導率に特徴付けられるシリカゲルに由来する。さらに他の例では、上記1つ以上の充填材は1つ以上の酸化物の長鎖を含む。さらに他の例では、上記1つ以上の充填材は、Al、FeO、FeO、Fe、TiO、TiO、ZrO、ZnO、HfO、CrO、Ta、SiN、TiN、BN、SiO、AlN、および/またはCNなどからなる一群から選択される少なくとも1つを含む。 FIG. 14 is a schematic diagram of a nanostructure array in a substrate filled by the above-described step 1010 of FIG. 13 as part of the method 1000 for forming an electrode structure on the nanostructure array according to an embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, a nanostructure array 1420 as formed on a substrate 1410 is filled with one or more fillers 1430. In other examples, the one or more fillers 1430 are the one or more fillers 160 described above. In yet another example, the nanostructure array 1420 is the nanostructure array 110 described above and / or the nanostructure array 710 described above. In yet another example, each of the one or more fillers 1430 includes at least one selected from the group consisting of a photoresist, a spin-on glass, a spin-on dopant, an airgel, a xerogel, and an oxide. For example, the photoresist includes a long UV wavelength (eg, about 436 mm) G-ray photoresist. In other examples, the photoresist has negative photoresist characteristics. In yet another example, the photoresist exhibits good adhesion to a variety of substrate materials including Si, GaAs, InP, and glass. In yet another example, the photoresist exhibits good adhesion to a variety of metals including Au, Cu, and Al. In yet another example, the spin-on glass has a high dielectric constant. In yet another example, the spin-on dopant includes an n-type dopant and / or a p-type dopant. In yet another example, spin-on dopants are locally applied to different portions of the nanowire array 1420 with different dopants. In still other examples, the spin-on dopant includes boron and / or phosphorus. In yet another example, the spin-on glass includes one or more spin-on dopants. In yet another example, the airgel is derived from silica gel characterized by a very low thermal conductivity of about 0.1 W / (m · K) or less. In yet another example, the one or more fillers include one or more long oxide chains. In yet another example, the one or more fillers are Al 2 O 3 , FeO, FeO 2 , Fe 2 O 3 , TiO, TiO 2 , ZrO 2 , ZnO, HfO 2 , CrO, Ta 2 O 5 , It includes at least one selected from the group consisting of SiN, TiN, BN, SiO 2 , AlN, and / or CN.

図15は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、ナノ構造アレイ上に1つ以上の接触層を形成する工程1015および/または工程1035を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。上記工程1015および/または上記工程1035は、ナノ構造の表面を平坦化する工程1510、上記ナノ構造のセグメントを露出させる工程1520、露出させた上記ナノ構造のセグメント上に半導体接触層を形成する工程1530、結合材を塗布する工程1540、および接触層を形成する工程1550を備える。例えば、上記工程1015および/または上記工程1035を用いて、図1〜6に示すような上述の半導体接触層160、結合材162、および/または接触層164を形成する。他の例では、上記工程1510、1520、および/または1540の1つ以上を省略する。さらに他の例では、上記工程1530および1550を組み合わせて1つの工程とする。   FIG. 15 illustrates a step 1015 and / or step of forming one or more contact layers on a nanostructure array as part of the above method 1000 of forming an electrode structure on a nanostructure array according to one embodiment of the invention. FIG. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. The step 1015 and / or the step 1035 include a step 1510 for planarizing a surface of the nanostructure, a step 1520 for exposing the segment of the nanostructure, and a step of forming a semiconductor contact layer on the exposed segment of the nanostructure. 1530, a step 1540 of applying a binder, and a step 1550 of forming a contact layer. For example, the above-described semiconductor contact layer 160, the bonding material 162, and / or the contact layer 164 as shown in FIGS. 1 to 6 are formed using the step 1015 and / or the step 1035. In other examples, one or more of the above steps 1510, 1520, and / or 1540 are omitted. In yet another example, the above steps 1530 and 1550 are combined into one step.

図16Aは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、充填および上記平坦化工程1510による平坦化を行った基板内のナノ構造アレイの略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、任意の上記工程1510では、充填後のナノ構造アレイ1420を平坦化する。他の例では、上記充填後のナノ構造アレイ1420の少なくとも1つの表面1640を略平面状にする。さらに他の例では、上記平坦化工程1510は上記ナノ構造アレイ1420の端部を露出させる。さらに他の例では、上記平坦化工程1510は、プラズマエッチング法、湿式化学的エッチング法、ラッピング法、機械的研摩法、化学的機械的研磨法、および自発的ドライエッチング法などからなる一群から選択される少なくとも1つの処理を含む。さらに他の例では、ラッピング法は、6μmダイアモンドスラリーを銅製のベースプレートと共に使用することを含む。さらに他の例では、プラズマエッチング法は、真空室内でSFを使用する。さらに他の例では、自発ドライエッチング法は、プラズマエッチング法を含むXeF平坦化法1510を用いる。さらに他の例では、上記平坦化工程1510は、さらなる取扱い処理、機械処理、および/または製造処理に向けて上記充填後のナノ構造アレイ1420を整備する。 FIG. 16A illustrates a nanostructure array in a substrate that has been filled and planarized by the planarization step 1510 as part of the method 1000 for forming an electrode structure on a nanostructure array according to an embodiment of the invention. It is a schematic diagram. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, in optional step 1510, the filled nanostructure array 1420 is planarized. In another example, at least one surface 1640 of the filled nanostructure array 1420 is substantially planar. In yet another example, the planarization step 1510 exposes the ends of the nanostructure array 1420. In still another example, the planarization step 1510 is selected from the group consisting of a plasma etching method, a wet chemical etching method, a lapping method, a mechanical polishing method, a chemical mechanical polishing method, and a spontaneous dry etching method. At least one process to be performed. In yet another example, the wrapping method includes using a 6 μm diamond slurry with a copper base plate. In yet another example, the plasma etching method uses SF 6 in a vacuum chamber. In yet another example, the spontaneous dry etching method uses the XeF 2 planarization method 1510 including the plasma etching method. In yet another example, the planarization step 1510 prepares the filled nanostructure array 1420 for further handling, mechanical, and / or manufacturing processes.

図16Bは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、ナノ構造セグメントを露出させる上記工程1520によって露出セグメントが形成される、充填して平坦化を行ったナノ構造アレイを示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、任意の上記工程1520では、上記ナノ構造アレイ1420の各ナノ構造の露出セグメント1650を形成する。他の例では、上記露出セグメント1650は、図1〜6に示すような上述の突出セグメント135、図7Aに示すような上述の突出セグメント720、および/または図7Aに示すような上述の突出セグメント725である。さらに他の例では、ナノ構造セグメントを露出させる上記工程1520は、上記1つ以上の充填材1430の一部を除去することを備える。さらに他の例では、ナノ構造セグメントを露出させる上記工程1520は、HF溶液を用いてエッチング処理を行うことを備える。さらに他の例では、HF溶液は、緩衝剤、界面活性剤、および他の添加材からなる一群から選択される少なくとも1つを含む。さらに他の例では、ナノ構造セグメントを露出させる上記工程1520は、反応性イオンエッチング器内でエッチング処理を行うことを備える。   FIG. 16B illustrates that as part of the method 1000 for forming an electrode structure on a nanostructure array according to an embodiment of the present invention, the exposed segment is formed by the step 1520 of exposing the nanostructure segment, and filled. 1 is a schematic diagram showing a planarized nanostructure array. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, in optional step 1520, an exposed segment 1650 of each nanostructure of the nanostructure array 1420 is formed. In other examples, the exposed segment 1650 may be the protruding segment 135 as shown in FIGS. 1-6, the protruding segment 720 as shown in FIG. 7A, and / or the protruding segment as shown in FIG. 7A. 725. In yet another example, the step 1520 of exposing the nanostructure segment comprises removing a portion of the one or more fillers 1430. In yet another example, the step 1520 of exposing the nanostructure segment comprises performing an etching process using an HF solution. In yet another example, the HF solution includes at least one selected from the group consisting of a buffer, a surfactant, and other additives. In yet another example, the step 1520 of exposing the nanostructure segment comprises performing an etching process in a reactive ion etcher.

図17Aは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、ナノ構造アレイの露出セグメントの露出前の表面を示す走査型電子顕微鏡像である。上記像は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図17Aに示すように、ナノ構造アレイの露出セグメントは十分に露出されない。例えば、図17Aの複数の暗い領域はナノ構造を示す。他の例では、図17Aの複数の明るい領域は1つ以上の充填材を示す。さらに他の例では、上記1つ以上の充填材の存在により、高品質の電気接触および/または熱接触を形成することが困難になる。さらに他の例では、図17Aは、ナノ構造セグメントを露出させる上記工程1520を行う前の上記ナノ構造アレイ1420を示している。   FIG. 17A is a scanning electron microscope image showing the unexposed surface of an exposed segment of a nanostructure array as part of the method 1000 for forming an electrode structure on a nanostructure array according to one embodiment of the invention. . The above image is only an example and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. As shown in FIG. 17A, the exposed segments of the nanostructure array are not fully exposed. For example, the dark areas in FIG. 17A indicate nanostructures. In other examples, the multiple bright areas in FIG. 17A indicate one or more fillers. In yet another example, the presence of the one or more fillers makes it difficult to form high quality electrical and / or thermal contacts. In yet another example, FIG. 17A shows the nanostructure array 1420 before performing step 1520 to expose nanostructure segments.

図17Bは、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1000の一部として、ナノ構造アレイの露出セグメントの露出後の表面を示す走査型電子顕微鏡像である。上記像は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。図17Bに示すように、ナノ構造アレイの露出セグメントは十分に露出される。例えば、上記ナノ構造アレイの上記露出セグメントは効果的に突出している。他の例では、図17Bは、ナノ構造セグメントを露出させる上記工程1520を行った後の上記ナノ構造アレイ1420を示している。   FIG. 17B is a scanning electron microscope image showing the exposed surface of an exposed segment of a nanostructure array as part of the method 1000 for forming an electrode structure on the nanostructure array according to one embodiment of the invention. . The above image is only an example and should not unduly limit the scope of the invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. As shown in FIG. 17B, the exposed segments of the nanostructure array are fully exposed. For example, the exposed segments of the nanostructure array effectively protrude. In another example, FIG. 17B shows the nanostructure array 1420 after performing step 1520 to expose nanostructure segments.

図15を再度参照する。幾つかの実施形態によれば、上記工程1530では半導体接触層を形成する。例えば、上記工程1530では、ナノ構造の上記露出セグメント1650はその上に形成された半導体接触材を有する。他の例では、上記半導体接触材は、図1〜4に示すような上述の半導体接触材170である。さらに他の例では、半導体接触層を形成する上記工程1530は、電解メッキ法、化学メッキ法、蒸着法、スパッタリング法、分子線エピタキシー法、化学気相堆積法、原子層成長法、ディッピング法、および選択的コーティング法などからなる一群から選択される少なくとも1つの工程を含む。   Reference is again made to FIG. According to some embodiments, step 1530 forms a semiconductor contact layer. For example, in step 1530, the exposed segment 1650 of nanostructures has a semiconductor contact material formed thereon. In another example, the semiconductor contact material is the above-described semiconductor contact material 170 as shown in FIGS. In still another example, the step 1530 for forming the semiconductor contact layer includes an electrolytic plating method, a chemical plating method, a vapor deposition method, a sputtering method, a molecular beam epitaxy method, a chemical vapor deposition method, an atomic layer growth method, a dipping method, And at least one step selected from the group consisting of a selective coating method and the like.

特定の実施形態によれば、上記半導体接触材は1つ以上の導体材料を含む。例えば、1つ以上の導体材料は、半導体、半金属、および金属などからなる一群から選択される少なくとも1つを含む。他の例では、各半導体は、Si、Ge、C、B、P、N、Ga、As、およびInなどからなる一群から選択される。さらに他の例では、半導体にはドーピングが施される。さらに他の例では、半金属は、Be、Ge、Si、およびSnなどからなる一群から選択される。さらに他の例では、金属は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、およびWSiなどからなる一群から選択される。さらに他の例では、上記半導体接触材はTiWを10〜90の比で含有する。さらに他の例では、上記半導体接触材はTiWを10〜90の比で含有するとともに、Niを含有する。   According to a particular embodiment, the semiconductor contact material comprises one or more conductor materials. For example, the one or more conductive materials include at least one selected from the group consisting of semiconductors, metalloids, metals, and the like. In another example, each semiconductor is selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, In, and the like. In yet another example, the semiconductor is doped. In yet another example, the semimetal is selected from the group consisting of Be, Ge, Si, Sn, and the like. In yet another example, the metal may be Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, WSi, etc. Selected from the group consisting of In yet another example, the semiconductor contact material contains TiW in a ratio of 10-90. In still another example, the semiconductor contact material contains TiW in a ratio of 10 to 90 and Ni.

さらに他の例では、上記半導体接触材は上記セグメント1650と1つ以上の電気接触を形成する。さらに他の例では、上記半導体接触材は、上記セグメント1650と1つ以上のオーム接触を形成する。さらに他の例では、上記半導体接触材は、上記ナノ構造アレイ1420を通過する1つ以上の熱経路を確立する一方で上記1つ以上の充填材1430内で発生する熱漏洩を制限するために、1つ以上の表面との間に1つ以上の良好な熱接触を形成するように構成されている。   In yet another example, the semiconductor contact material makes one or more electrical contacts with the segment 1650. In yet another example, the semiconductor contact material forms one or more ohmic contacts with the segment 1650. In yet another example, the semiconductor contact material establishes one or more thermal paths through the nanostructure array 1420 while limiting heat leakage that occurs within the one or more fillers 1430. It is configured to make one or more good thermal contacts with one or more surfaces.

幾つかの実施形態によれば、任意の上記工程1540では、上記半導体接触材に結合材を塗布する。一例では、上記結合材は、上記半導体接触材および接触層の間に層を形成する。他の例では、上記結合材は、図1および2に示すような上述の結合材172である。さらに他の例では、上記結合材は半田を含む。さらに他の例では、半田は、Ag、Cu、Sn、Pb、Au、In、Cd、Zn、およびBiなどからなる一群の少なくとも1つの材料を含む。さらに他の例では、上記結合材は、Ga、Ge、Si、Ag、Au、およびPtなどからなる一群の少なくとも1つの材料を含むろう付け材を含む。さらに他の例では、上記結合材は、銀を主材とする金属接着剤を含む。さらに他の例では、上記結合材は、100nm以下の厚さを有する。さらに他の例では、上記結合材は、スクリーン印刷法、スパッタリング法、蒸着法、ペーストディスペンシング法および金属箔などからなる一群から選択される1つ以上の処理法を用いて形成される。   According to some embodiments, in optional step 1540, a binder is applied to the semiconductor contact material. In one example, the bonding material forms a layer between the semiconductor contact material and the contact layer. In another example, the binder is the aforementioned binder 172 as shown in FIGS. In yet another example, the bonding material includes solder. In yet another example, the solder includes a group of at least one material consisting of Ag, Cu, Sn, Pb, Au, In, Cd, Zn, Bi, and the like. In yet another example, the bonding material includes a brazing material including a group of at least one material such as Ga, Ge, Si, Ag, Au, and Pt. In still another example, the binding material includes a metal adhesive mainly composed of silver. In yet another example, the binder has a thickness of 100 nm or less. In yet another example, the binder is formed using one or more processing methods selected from the group consisting of screen printing, sputtering, vapor deposition, paste dispensing, metal foil, and the like.

幾つかの実施形態によれば、上記工程1550では接触層を形成する。例えば、ナノワイヤーアレイは、熱電素子の枝部の一部を形成する。例えば、上記接触層は、図1〜4に示すような上述の接触層174である。他の例では、接触層を形成する上記工程1550は、電解メッキ法、化学メッキ法、蒸着法、スパッタリング法、分子線エピタキシー法、化学気相堆積法、原子層成長法、ディッピング法、および選択的コーティング法などからなる一群から選択される少なくとも1つの処理法を含む。   According to some embodiments, step 1550 forms a contact layer. For example, the nanowire array forms part of a thermoelectric element branch. For example, the contact layer is the contact layer 174 described above as shown in FIGS. In other examples, the step 1550 for forming the contact layer includes electrolytic plating, chemical plating, vapor deposition, sputtering, molecular beam epitaxy, chemical vapor deposition, atomic layer deposition, dipping, and selection. At least one processing method selected from the group consisting of, for example, a general coating method.

特定の実施形態によれば、上記接触層は1つ以上の導体材料を含む。例えば、1つ以上の導体材料は、半導体、半金属、および金属などからなる一群から選択される少なくとも1つを含む。他の例では、各半導体は、Si、Ge、C、B、P、N、Ga、As、およびInなどからなる一群から選択される。さらに他の例では、半導体にはドーピングが施される。さらに他の例では、半金属は、Be、Ge、Si、およびSnなどからなる一群から選択される。さらに他の例では、金属は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、およびWSiなどからなる一群から選択される。   According to a particular embodiment, the contact layer comprises one or more conductor materials. For example, the one or more conductive materials include at least one selected from the group consisting of semiconductors, metalloids, metals, and the like. In another example, each semiconductor is selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, In, and the like. In yet another example, the semiconductor is doped. In yet another example, the semimetal is selected from the group consisting of Be, Ge, Si, Sn, and the like. In yet another example, the metal may be Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, WSi, etc. Selected from the group consisting of

上述の記載で説明し、且つここでさらに強調するように、図15は一例に過ぎず、本発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、1つ以上の拡散障壁層を形成する1つ以上の工程も行われる。例えば、拡散障壁層は、上述のナノ構造の突出セグメントおよび上述の半導体接触層の間に形成される。他の例では、拡散障壁層は、上述の半導体接触層および上述の結合材の間に形成される。さらに他の例では、拡散障壁層は、上述の結合材および上述の接触層の間に形成される。幾つかの実施形態では、結合材を塗布する上記工程1540を省略する一方で、半導体接触層を形成する上記工程1530および接触層を形成する上記工程1550を組み合わせている。例えば、これらを組み合わせた工程では、図5および6に示すような上述の複合接触層570を形成する。   As explained in the foregoing description and further emphasized herein, FIG. 15 is only an example and should not unduly limit the scope of the present invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, one or more steps of forming one or more diffusion barrier layers are also performed. For example, a diffusion barrier layer is formed between the nanostructured protruding segment described above and the semiconductor contact layer described above. In other examples, a diffusion barrier layer is formed between the semiconductor contact layer described above and the binder described above. In yet another example, the diffusion barrier layer is formed between the bonding material described above and the contact layer described above. In some embodiments, the step 1540 for applying a binder is omitted, while the step 1530 for forming a semiconductor contact layer and the step 1550 for forming a contact layer are combined. For example, in the combined process, the above-described composite contact layer 570 as shown in FIGS. 5 and 6 is formed.

図10を再度参照する。幾つかの実施形態によれば、上記工程1020では上記ナノ構造アレイの間に1つ以上のシャントを形成する。例えば、上記1つ以上のシャントの各々は、図1〜6に示すような上述のシャント180、図7Bに示すような上述のシャント740AB、および/または図7Bに示すような上述のシャント745BCである。他の例では、上記1つ以上のシャントの各々によって、上記1つ以上の接触層と熱電素子の他の素子との間に電気接続を供与する。さらに他の例では、上記他の素子は、熱電素子の他の枝部の1つ以上の接触層の1つ以上を含む。さらに他の例では、上記1つ以上のシャントの各々は低いシート抵抗を有する。さらに他の例では、上記シート抵抗は10−10Ω/□〜10Ω/□の範囲である。さらに他の例では、上記工程1020は、電解メッキ法、化学メッキ法、蒸着法、スパッタリング法、分子線エピタキシー法、化学気相堆積法、および原子層成長法などからなる一群から選択される少なくとも1つの処理法を含む。さらに他の例では、化学気相堆積法は低圧で発生する。さらに他の例では、化学気相堆積法はプラズマによって促進されるものである。さらに他の例では、上記1つ以上のシャントの各々は1つ以上の導体材料を含む。さらに他の例では、1つ以上の導体材料は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、NiSi、WSi、グラファイト、スチール、ニッケルと鉄の合金、および、コバルトと、クロムと、ニッケルと、鉄と、モリブデンと、マンガンとの合金などからなる一群から選択される少なくとも1つを含む。さらに他の例では、ニッケルと鉄の合金は、ニッケルを約42重量パーセント、鉄を約57重量パーセント、および、炭素、マンガン、リン、硫黄、シリコン、クロム、アルミニウム、および/またはコバルトを微量に含む合金42である。さらに他の例では、コバルトと、クロムと、ニッケルと、鉄と、モリブデンと、マンガンとの合金は、コバルトを約39〜41重量パーセント、クロムを約19〜21重量パーセント、ニッケルを約14〜16重量パーセント、鉄を約11.3〜20.5重量パーセント、モリブデンを約6〜8重量パーセント、および/またはマンガンを約1.5〜2.5重量パーセント含むエルジロイである。さらに他の例では、上記1つ以上のシャントの各々は、1nm〜100,000nmの厚さを有する。 Refer to FIG. 10 again. According to some embodiments, the step 1020 forms one or more shunts between the nanostructure arrays. For example, each of the one or more shunts is the above-described shunt 180 as shown in FIGS. 1-6, the above-described shunt 740AB as shown in FIG. 7B, and / or the above-mentioned shunt 745BC as shown in FIG. 7B. is there. In another example, each of the one or more shunts provides an electrical connection between the one or more contact layers and other elements of the thermoelectric element. In yet another example, the other element includes one or more of one or more contact layers of other branches of the thermoelectric element. In yet another example, each of the one or more shunts has a low sheet resistance. In yet another example, the sheet resistance is in the range of 10 −10 Ω / □ to 10 Ω / □. In yet another example, the step 1020 is at least selected from the group consisting of electrolytic plating, chemical plating, vapor deposition, sputtering, molecular beam epitaxy, chemical vapor deposition, atomic layer deposition, and the like. Includes one treatment method. In yet another example, chemical vapor deposition occurs at low pressure. In yet another example, chemical vapor deposition is promoted by plasma. In yet another example, each of the one or more shunts includes one or more conductive materials. In yet another example, the one or more conductor materials are Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, Including at least one selected from the group consisting of MoSi, NiSi, WSi, graphite, steel, an alloy of nickel and iron, and an alloy of cobalt, chromium, nickel, iron, molybdenum, manganese, and the like . In yet another example, an alloy of nickel and iron is about 42 weight percent nickel, about 57 weight percent iron, and trace amounts of carbon, manganese, phosphorus, sulfur, silicon, chromium, aluminum, and / or cobalt. Alloy 42 containing. In yet another example, an alloy of cobalt, chromium, nickel, iron, molybdenum, and manganese is about 39 to 41 weight percent cobalt, about 19 to 21 weight percent chromium, and about 14 to about nickel. Elgi Roy containing 16 weight percent, about 11.3 to 20.5 weight percent iron, about 6 to 8 weight percent molybdenum, and / or about 1.5 to 2.5 weight percent manganese. In yet another example, each of the one or more shunts has a thickness of 1 nm to 100,000 nm.

幾つかの実施形態によれば、ナノ構造アレイの間に1つ以上のシャントを形成する上記工程1020は、1つ以上の結合材を塗布する任意のサブ工程を含む。一例では、上記結合材は、上述の1つ以上の接触層および上記1つ以上のシャントの間に層を形成する。他の例では、上記結合材は、図1、3、および5に示すような上述の結合材185である。さらに他の例では、上記結合材は半田を含む。さらに他の例では、半田は、Ag、Cu、Sn、Pb、Au、In、Cd、Zn、およびBiなどからなる一群の少なくとも1つの材料を含む。さらに他の例では、上記結合材は、Ga、Ge、Si,Ag、Au、およびPtなどからなる一群の少なくとも1つの材料を含むろう材を含む。さらに他の例では、上記結合材は銀系の金属接着剤を含む。さらに他の例では、上記結合材は100nm以下の厚さを有する。さらに他の例では、上記結合材は、スクリーン印刷法、スパッタリング法、蒸着法、ペーストディスペンシング法、および金属箔などからなる一群から選択される1つ以上の処理法を用いて形成される。さらに他の例では、上記1つ以上のシャントによって、さらなる処理工程の期間に熱電素子の枝部を支持する二次基板を供与する。   According to some embodiments, the above step 1020 of forming one or more shunts between nanostructure arrays includes an optional sub-step of applying one or more binders. In one example, the bonding material forms a layer between the one or more contact layers and the one or more shunts. In another example, the binder is the aforementioned binder 185 as shown in FIGS. In yet another example, the bonding material includes solder. In yet another example, the solder includes a group of at least one material consisting of Ag, Cu, Sn, Pb, Au, In, Cd, Zn, Bi, and the like. In yet another example, the bonding material includes a brazing material including at least one material of a group consisting of Ga, Ge, Si, Ag, Au, Pt, and the like. In yet another example, the binder includes a silver-based metal adhesive. In yet another example, the binder has a thickness of 100 nm or less. In still another example, the binding material is formed using one or more processing methods selected from the group consisting of a screen printing method, a sputtering method, a vapor deposition method, a paste dispensing method, and a metal foil. In yet another example, the one or more shunts provide a secondary substrate that supports the branches of the thermoelectric element during further processing steps.

幾つかの実施形態によれば、任意の上記工程1025では、上記1つ以上のシャントの各々の上に絶縁層を形成する。例えば、上記絶縁層は、化学気相堆積法、低圧化学気相堆積法、プラズマ促進型化学気相成長法、および陽極処理法などからなる一群から選択される1つ以上の処理法を含む。例えば、上記絶縁層は、上記シャントの少なくとも1つを保護する。例えば、上記絶縁層は、上述の絶縁層750ABおよび/または上述の絶縁層755BCである。他の例では、上記絶縁層は、上記シャントの少なくとも1つに電気絶縁を供与する。他の例では、上記絶縁層により、上記シャントの少なくとも1つが他の導電面と短絡(ショート)してしまう可能性を低減させる。さらに他の例では、上記絶縁層は、少なくとも1MΩの高い電気抵抗を有する。さらに他の例では、上記絶縁層は、少なくとも2W/(m・K)(ワット毎メートル毎ケルビン)の熱伝導率を有する。さらに他の例では、上記絶縁層は100nm以下の厚さを有する。さらに他の例では、SiO、Si、SiN、およびAlなどからなるリストから選択される1つ以上の材料を含む。 According to some embodiments, the optional step 1025 forms an insulating layer over each of the one or more shunts. For example, the insulating layer includes one or more processing methods selected from the group consisting of chemical vapor deposition, low pressure chemical vapor deposition, plasma enhanced chemical vapor deposition, and anodizing. For example, the insulating layer protects at least one of the shunts. For example, the insulating layer is the above-described insulating layer 750AB and / or the above-described insulating layer 755BC. In another example, the insulating layer provides electrical insulation to at least one of the shunts. In another example, the insulating layer reduces the possibility that at least one of the shunts is short-circuited with another conductive surface. In yet another example, the insulating layer has a high electrical resistance of at least 1 MΩ. In yet another example, the insulating layer has a thermal conductivity of at least 2 W / (m · K) (watts per meter per kelvin). In yet another example, the insulating layer has a thickness of 100 nm or less. In yet another example, including SiO 2, Si 3 N 4, SiN, and Al 2 O 1 or more material 3 is selected from the list consisting of a.

幾つかの実施形態によれば、上記工程1030では、上記1つ以上の基板から材料を除去する。例えば、1つ以上のナノ構造アレイが形成される上記1つ以上の基板から材料を除去する。他の例では、上記1つ以上の基板を実質的に除去する。さらに他の例では、上記1つ以上の基板の何れかは、図14および16に示すような上述の基板1410である。   According to some embodiments, step 1030 removes material from the one or more substrates. For example, material is removed from the one or more substrates on which one or more nanostructure arrays are formed. In other examples, the one or more substrates are substantially removed. In yet another example, any of the one or more substrates is the substrate 1410 described above as shown in FIGS.

他の例では、材料を除去する上記工程1530は、粗い薄膜化法を含む。さらに他の例では、上記粗い薄膜化法は、ラッピング法、研削法、研磨法、湿式化学エッチング法、プラズマエッチング法、および自発的ドライエッチング法などからなる一群から選択される1つ以上の処理法を含む。他の例では、自発的ドライエッチング法は、圧力を制御した室内でのXeFガスの使用することを含む。さらに他の例では、上記粗い薄膜化法は、上記1つ以上の基板の大部分を除去する。さらに他の例では、上記粗い薄膜化法は、上記1つ以上の基板のほぼ全てを除去する。さらに他の例では、上記粗い薄膜化法を施した後の上記1つ以上の基板の厚さは150μm未満である。 In another example, the step 1530 for removing material includes a rough thinning method. In still another example, the rough thinning method is one or more processes selected from the group consisting of a lapping method, a grinding method, a polishing method, a wet chemical etching method, a plasma etching method, and a spontaneous dry etching method. Including the law. In another example, the spontaneous dry etching method includes the use of XeF 2 gas in a pressure controlled chamber. In yet another example, the rough thinning method removes most of the one or more substrates. In yet another example, the rough thinning method removes substantially all of the one or more substrates. In yet another example, the thickness of the one or more substrates after the rough thinning method is less than 150 μm.

幾つかの実施形態によれば、材料を除去する上記工程1530は微細な薄膜化法を含む。例えば、微細な薄膜化法は、プラズマエッチング法、湿式化学エッチング法、ラッピング法、機械研摩法、化学機械研磨法、および自発的ドライエッチング法などからなる一群から選択される1つ以上の処理法を含む。他の例では、自発的ドライエッチング法は、圧力を制御した室内でのXeFガスの使用を含む。さらに他の例では、プラズマエッチング法は真空室内でのSFガスの使用を含む。さらに他の例では、プラズマエッチング法は反応性イオンエッチング器内でのSFの使用を含む。さらに他の例では、プラズマエッチング法は所定の期間行われる。さらに他の例では、上記微細な薄膜化法は、上記1つ以上の基板の残存する部分のほぼ全てを除去する。さらに他の例では、上記微細な薄膜化法は、上記1つ以上の基板を最大で150μm除去する。さらに他の例では、上記微細な薄膜化法は、下層に配置される1つ以上のナノ構造アレイの少なくとも幾つかの部分を露出させる。さらに他の例では、上記微細な薄膜化法は、下層に配置される1つ以上のナノ構造アレイの一部を除去する。 According to some embodiments, the step 1530 of removing material includes a fine thinning process. For example, the thin film forming method is one or more processing methods selected from the group consisting of a plasma etching method, a wet chemical etching method, a lapping method, a mechanical polishing method, a chemical mechanical polishing method, a spontaneous dry etching method, and the like. including. In another example, the spontaneous dry etching method involves the use of XeF 2 gas in a pressure controlled chamber. In yet another example, the plasma etching method includes the use of SF 6 gas in a vacuum chamber. In yet another example, the plasma etching method includes the use of SF 6 in a reactive ion etcher. In yet another example, the plasma etching method is performed for a predetermined period. In yet another example, the thinning method removes substantially all of the remaining portion of the one or more substrates. In yet another example, the fine thinning method removes the one or more substrates by up to 150 μm. In yet another example, the fine thinning method exposes at least some portions of one or more nanostructure arrays disposed in the underlying layer. In yet another example, the fine thinning method removes a portion of one or more nanostructure arrays disposed in the underlying layer.

幾つかの実施形態によれば、上記工程1035では、上記ナノ構造アレイ上に1つ以上の接触層を形成する。例えば、上記工程1035は、図15に示すような上述の工程1015と実質手的に同様な工程である。他の例では、上記工程1035で形成する上記1つ以上の接触層は、上述の工程1015で形成する1つ以上の接触層と同一の材料を使用する。さらに他の例では、上記工程1035で形成する上記1つ以上の接触層は、上述の工程1015で形成する1つ以上の接触層と異なる材料を使用する。さらに他の例では、上記工程1035で形成する上記1つ以上の接触層は、上述の工程1015で形成する1つ以上の接触層と同一の層状構造を有する。さらに他の例では、上記工程1035で形成する上記1つ以上の接触層は、上述の工程1015で形成する1つ以上の接触層と異なる層状構造を有する。さらに他の例では、上述の工程1015で形成する1つ以上の接触層は複合接触層のみを含む一方で、上記工程1035で形成する上記1つ以上の接触層は、半導体接触材、結合材、および接触層を含む。   According to some embodiments, step 1035 forms one or more contact layers on the nanostructure array. For example, the step 1035 is substantially the same as the step 1015 described above as shown in FIG. In another example, the one or more contact layers formed in step 1035 use the same material as the one or more contact layers formed in step 1015 described above. In yet another example, the one or more contact layers formed in step 1035 use a different material than the one or more contact layers formed in step 1015 described above. In yet another example, the one or more contact layers formed in step 1035 have the same layered structure as the one or more contact layers formed in step 1015 described above. In yet another example, the one or more contact layers formed in step 1035 have a layered structure different from the one or more contact layers formed in step 1015 described above. In yet another example, the one or more contact layers formed in step 1015 described above include only a composite contact layer, while the one or more contact layers formed in step 1035 include a semiconductor contact material, a binder. And a contact layer.

幾つかの実施形態によれば、上記工程1040では、上記ナノ構造アレイの間に1つ以上のシャントを形成する。例えば、上記工程1040は上述の工程1020と実質的に同様の工程である。他の例では、上記工程1040では、図7Bに示すような上述のシャント745BCおよび/または上述のシャント740ABを形成する。さらに他の例では、上記工程1040で形成する1つ以上のシャントは、上述の工程1020で形成する1つ以上のシャントと同一の材料を使用する。さらに他の例では、上記工程1040で形成する1つ以上のシャントは、上述の工程1020で形成する1つ以上のシャントと異なる材料を使用する。さらに他の例では、上記工程1040で形成する1つ以上のシャントは、上述の工程1020で形成する1つ以上のシャントと同一の層状構造を有する。さらに他の例では、上記工程1040で形成する1つ以上のシャントは、上述の工程1020で形成する1つ以上のシャントと異なる層状構造を有する。さらに他の例では、上述の工程1020で形成する1つ以上のシャントは1つ以上のシャントのみを含む一方で、上記工程1040で形成する1つ以上のシャントは結合材および1つ以上のシャントを含む。   According to some embodiments, the step 1040 forms one or more shunts between the nanostructure arrays. For example, the step 1040 is substantially similar to the step 1020 described above. In another example, step 1040 forms the above-described shunt 745BC and / or the above-described shunt 740AB as shown in FIG. 7B. In yet another example, the one or more shunts formed in step 1040 above use the same material as the one or more shunts formed in step 1020 above. In yet another example, the one or more shunts formed in step 1040 above use a different material than the one or more shunts formed in step 1020 above. In yet another example, the one or more shunts formed in step 1040 have the same layered structure as the one or more shunts formed in step 1020 described above. In yet another example, the one or more shunts formed in step 1040 have a different layered structure than the one or more shunts formed in step 1020 described above. In yet another example, the one or more shunts formed in step 1020 described above include only one or more shunts, while the one or more shunts formed in step 1040 include a binder and one or more shunts. including.

幾つかの実施形態によれば、任意の上記工程1045では、1つ以上のシャント上に絶縁層を形成する。例えば、上記工程1045は、上述の工程1025と実質的に同様の工程である。他の例では、上記工程1045では、図7Bに示すような上述の絶縁層755BCおよび/または絶縁層750ABを形成する。さらに他の例では、上記工程1045で形成する絶縁層は、上述の工程1025で形成する絶縁層と同一の材料を使用する。さらに他の例では、上記工程1045で形成する絶縁層は、上述の工程1025で形成する絶縁層と異なる材料を使用する。   According to some embodiments, in any of the above steps 1045, an insulating layer is formed on one or more shunts. For example, the process 1045 is substantially the same as the process 1025 described above. In another example, in the step 1045, the above-described insulating layer 755BC and / or insulating layer 750AB as shown in FIG. 7B is formed. In still another example, the insulating layer formed in Step 1045 is formed using the same material as the insulating layer formed in Step 1025 described above. In still another example, the insulating layer formed in Step 1045 is formed using a material different from that of the insulating layer formed in Step 1025 described above.

上述の記載で説明し、且つここでさらに強調するように、図10は一例に過ぎず、本発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、1つ以上の拡散障壁層を形成する1つ以上の工程も行われる。例えば、1つ以上の拡散障壁層は、上述の1つ以上の接触層および/または上述の1つ以上のシャントの間に形成される。   As explained in the foregoing description and as further emphasized herein, FIG. 10 is only an example and should not unduly limit the scope of the present invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, one or more steps of forming one or more diffusion barrier layers are also performed. For example, one or more diffusion barrier layers are formed between the one or more contact layers described above and / or the one or more shunts described above.

図18は、本発明の他の実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。この方法1800は、1つ以上の基板にナノ構造アレイを形成する工程1805、前記ナノ構造アレイを充填する工程1810、前記ナノ構造アレイ上に1つ以上の接触層を形成する工程1815、前記ナノ構造アレイの間に1つ以上のシャントを形成する工程1820、絶縁層を形成する工程1825、前記1つ以上の基板から材料を除去する工程1830、前記ナノ構造アレイを互いに結合させる工程1835、前記ナノ構造アレイ上に他の1つ以上の接触層を形成する工程1840、前記ナノ構造アレイの間に他の1つ以上のシャントを形成する工程1845、および他の絶縁層を形成する工程1850を備える。例えば、上記方法1800を用いて、図8Aに示すような上述の熱電素子の枝部800および図8Bに示すような上述の熱電素子890を形成する。他の例では、上記工程1810、1825、および/または1850の1つ以上を省略する。   FIG. 18 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. The method 1800 includes a step 1805 of forming a nanostructure array on one or more substrates, a step 1810 of filling the nanostructure array, a step 1815 of forming one or more contact layers on the nanostructure array, Forming one or more shunts between the structural arrays 1820, forming an insulating layer 1825, removing material 1830 from the one or more substrates, bonding the nanostructure arrays together 1835, Forming 1840 other one or more contact layers on the nanostructure array, 1845 forming one or more other shunts between the nanostructure array, and 1850 forming another insulating layer. Prepare. For example, the method 1800 is used to form the thermoelectric element branch 800 as shown in FIG. 8A and the thermoelectric element 890 as shown in FIG. 8B. In other examples, one or more of the above steps 1810, 1825, and / or 1850 are omitted.

幾つかの実施形態では、上記工程1805において、1つ以上の基板にナノ構造アレイを形成する。例えば、上記工程1805は、図11に示すような上述の工程1005と実質的に同様の工程である。他の例では、上記工程1805の最中に上述の工程1005を用いて上記ナノ構造アレイの各々を独立して形成する。さらに他の例では、上記工程1805の最中に上述の工程1005を用いて上記ナノ構造アレイの全てを同時に形成する。さらに他の例では、上記ナノ構造アレイは、図8Aに示すような上述のナノワイヤーアレイ(例えば、熱電セグメント)810および上述のナノワイヤーアレイ815である。   In some embodiments, in step 1805 above, nanostructure arrays are formed on one or more substrates. For example, the step 1805 is substantially the same as the above-described step 1005 as shown in FIG. In another example, each of the nanostructure arrays is independently formed using step 1005 described above during step 1805. In yet another example, all of the nanostructure arrays are formed simultaneously using step 1005 described above during step 1805. In yet another example, the nanostructure arrays are the above-described nanowire arrays (eg, thermoelectric segments) 810 and the above-described nanowire arrays 815 as shown in FIG. 8A.

幾つかの実施形態では、適宜行われる上記工程1810において、上記ナノ構造アレイを充填する。例えば、上記工程1810は、図13に示すような上述の工程1010と実質的に同様の工程である。他の例では、上記工程1810の最中に上述の工程1010を用いて上記ナノ構造アレイを同一の1つ以上の充填材で充填する。さらに他の例では、上記工程1810の最中に上述の工程1010を用いて上記ナノ構造アレイを異なる1つ以上の充填材で充填する。   In some embodiments, the nanostructure array is filled in step 1810, as appropriate. For example, the step 1810 is substantially the same as the above-described step 1010 as shown in FIG. In another example, the nanostructure array is filled with the same one or more fillers during the step 1810 using the step 1010 described above. In yet another example, during the step 1810, the nanostructure array is filled with one or more different fillers using the step 1010 described above.

特定の実施形態では、上記工程1815において、上記ナノ構造アレイ上に1つ以上の接触層を形成する。例えば、上記工程1815は図15に示すような上述の工程1015である。他の例では、上記工程1815では、図8Aに示すような上述の突出セグメント820および/または突出セグメント825上に1つ以上の接触層を形成する。   In certain embodiments, in step 1815, one or more contact layers are formed on the nanostructure array. For example, the step 1815 is the step 1015 described above as shown in FIG. In another example, the step 1815 forms one or more contact layers on the protruding segments 820 and / or protruding segments 825 as shown in FIG. 8A.

幾つかの実施形態によれば、上記工程1820では、上記ナノ構造アレイの間に1つ以上のシャントを形成する。例えば、上記工程1820は上述の工程1020である。他の例では、上記工程1820では、図8Bに示すような上述のシャント840ABおよび/またはシャント845BCを形成する。   According to some embodiments, the step 1820 forms one or more shunts between the nanostructure arrays. For example, the process 1820 is the process 1020 described above. In another example, step 1820 forms the above-described shunt 840AB and / or shunt 845BC as shown in FIG. 8B.

特定の実施形態によれば、適宜行われる上記工程1825では、1つ以上の絶縁層を形成する。例えば、上記工程1825は上述の工程1025である。他の例では、上記工程1825では、図8Bに示すような上述の絶縁層850ABおよび/または絶縁層855BCを形成する。   According to certain embodiments, one or more insulating layers are formed in step 1825, which is performed as appropriate. For example, step 1825 is step 1025 described above. In another example, in the step 1825, the above-described insulating layer 850AB and / or insulating layer 855BC as shown in FIG. 8B is formed.

幾つかの実施形態では、上記工程1830では、上記1つ以上の基板から材料を除去する。例えば、上記工程1830は上述の工程1030と実質的に同様の工程である。他の例では、上記工程1830の最中に、上述の工程1030を用いて、上記ナノワイヤー810の充填セグメントの複数のナノワイヤーの端部であって図8Aに示すような上述の突出セグメント820の反対側の端部を露出させる。さらに他の例では、上記工程1830の最中に、上述の工程1030を用いて、上記ナノワイヤー815の充填させたセグメントの複数のナノワイヤーの端部であって図8Aに示すような上述の突出セグメント825の反対側の端部を露出させる。   In some embodiments, the step 1830 removes material from the one or more substrates. For example, step 1830 is substantially the same as step 1030 described above. In another example, during the step 1830, the above-described protruding segment 820 as shown in FIG. 8A, using the above-described step 1030, is the end of a plurality of nanowires of the filled segment of the nanowire 810. Expose the opposite end of. In yet another example, during the step 1830, using the step 1030 described above, the ends of a plurality of nanowires of the segment filled with the nanowire 815, as shown in FIG. The opposite end of the protruding segment 825 is exposed.

特定の実施形態では、上記工程1840において2つ以上のナノ構造アレイを互いに結合する。例えば、スクリーン印刷法、スパッタリング法、蒸着法、ペーストディスペンシング法、およびホイルなどからなる一群から選択される1つ以上の処理法を用いて、上記2つ以上のナノ構造アレイを互いに結合する。さらに他の例では、セグメント結合材を用いて上記2つ以上のナノ構造アレイを互いに結合する。さらに他の例では、セグメント結合材は半田を含む。さらに他の例では、半田は、Ag、Cu、Sn、Pb、Au、In、Cd、Zn、およびBiなどからなる一群から選択される少なくとも1つの材料を含む。さらに他の例では、セグメント結合材は、Ga、Ge、Si、Ag,Au、およびPtなどからなる一群から選択される少なくとも1つの材料を含むろう付け材を含む。さらに他の例では、セグメント結合材は銀系の金属接着剤を含む。   In certain embodiments, two or more nanostructure arrays are bonded together in step 1840 above. For example, the two or more nanostructure arrays are bonded together using one or more processing methods selected from the group consisting of screen printing, sputtering, vapor deposition, paste dispensing, and foil. In yet another example, the two or more nanostructure arrays are bonded together using a segment bonding material. In yet another example, the segment bonding material includes solder. In yet another example, the solder includes at least one material selected from the group consisting of Ag, Cu, Sn, Pb, Au, In, Cd, Zn, Bi, and the like. In yet another example, the segment bonding material includes a brazing material including at least one material selected from the group consisting of Ga, Ge, Si, Ag, Au, Pt, and the like. In yet another example, the segment binder includes a silver-based metal adhesive.

特定の実施形態では、上記工程1840において上記ナノ構造アレイ上に1つ以上の接触層を形成する。例えば、上記工程1840は図15に示すような上述の工程1035である。他の例では、上記工程1840によって、図8Aに示すような上述の突出セグメント825および/または上述の突出セグメント820上に1つ以上の接触層を形成する。   In certain embodiments, at step 1840, one or more contact layers are formed on the nanostructure array. For example, step 1840 is step 1035 described above as shown in FIG. In another example, the step 1840 forms one or more contact layers on the protruding segments 825 and / or the protruding segments 820 as shown in FIG. 8A.

幾つかの実施形態によれば、上記工程1845において上記ナノ構造アレイの間に他の1つ以上のシャントを形成する。例えば、上記工程1845は上述の工程1040である。他の例では、上記工程1845によって、図8Bに示すような上述のシャント845BCおよび/または上述のシャント840ABを形成する。   According to some embodiments, in step 1845, one or more other shunts are formed between the nanostructure arrays. For example, step 1845 is step 1040 described above. In another example, step 1845 forms the above-described shunt 845BC and / or the above-described shunt 840AB as shown in FIG. 8B.

特定の実施形態によれば、任意の上記工程1850において他の1つ以上の絶縁層を形成する。例えば、上記工程1850は上述の工程1045である。他の例では、上記工程1850によって、図8Bに示すような上述の絶縁層855BCおよび/または上述の絶縁層850ABを形成する。   According to certain embodiments, any other step 1850 forms one or more other insulating layers. For example, step 1850 is step 1045 described above. In another example, the above-described insulating layer 855BC and / or the above-described insulating layer 850AB as shown in FIG.

上述の記載で説明し、且つここでさらに強調するように、図18は一例に過ぎず、本発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、1つ以上の拡散障壁層を形成する1つ以上の工程も実施される。例えば、1つ以上の拡散障壁層は、上記1つ以上の接触層および/または上記1つ以上のシャントの間に形成される。幾つかの実施形態では、工程1815において、工程1040で形成する上述の1つ以上の接触層と異なる変形例である1つ以上の接触層を形成する。幾つかの実施形態では、工程1820において、工程1845で形成する上記他の1つ以上のシャントと異なる変形例である1つ以上のシャントを形成する。特定の実施形態では、ナノワイヤーアレイの2つ以上のセグメントを熱電素子の枝部に用いる。例えば、図8Aに示すような上述のナノワイヤー810のセグメントおよび上述のナノワイヤー815のセグメントの間に、ナノワイヤーのさらなるセグメントを形成する。   As explained in the foregoing description and as further emphasized herein, FIG. 18 is only an example and should not unduly limit the scope of the present invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, one or more steps of forming one or more diffusion barrier layers are also performed. For example, one or more diffusion barrier layers are formed between the one or more contact layers and / or the one or more shunts. In some embodiments, in step 1815, one or more contact layers are formed that are different from the one or more contact layers described above formed in step 1040. In some embodiments, in step 1820, one or more shunts are formed that are different from the one or more other shunts formed in step 1845. In certain embodiments, two or more segments of a nanowire array are used for thermoelectric element branches. For example, a further segment of nanowire is formed between the segment of nanowire 810 and the segment of nanowire 815 described above as shown in FIG. 8A.

図19は、本発明の他の実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。この方法1900は、1つ以上の基板の一方の側およびその反対側にナノ構造アレイを形成する工程1905、前記ナノ構造アレイを充填する工程1910、前記ナノ構造アレイ上に1つ以上の接触層を形成する工程1915、前記ナノ構造アレイの間に1つ以上のシャントを形成する工程1920、絶縁層を形成する工程1925、前記ナノ構造アレイ上に他の1つ以上の接触層を形成する工程1930、前記ナノ構造アレイの間に他の1つ以上のシャントを形成する工程1935、および他の絶縁層を形成する工程1940を備える。例えば、上記方法1900を用いて、図9Aに示すような上述の熱電素子の枝部900および図9Bに示すような上述の熱電素子990を形成する。他の例では、上記工程1910、1925、および/または1940の1つ以上を省略する。   FIG. 19 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array according to another embodiment of the present invention. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. The method 1900 includes a step 1905 of forming a nanostructure array on one side and the opposite side of one or more substrates, a step 1910 of filling the nanostructure array, and one or more contact layers on the nanostructure array. Forming 1919, forming one or more shunts between the nanostructure arrays 1920, forming an insulating layer 1925, forming one or more other contact layers on the nanostructure arrays. 1930, forming 1935 other one or more shunts between the nanostructure arrays, and forming 1940 other insulating layers. For example, the method 1900 is used to form the thermoelectric element branch 900 as shown in FIG. 9A and the thermoelectric element 990 as shown in FIG. 9B. In other examples, one or more of the above steps 1910, 1925, and / or 1940 are omitted.

幾つかの実施形態では、上記工程1905において、1つ以上の基板の一方の側およびその反対側にナノ構造アレイを形成する。例えば、上記工程1905は、図11に示すような上述の工程1005と実質的に同様の工程である。図20は、本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する上記方法1900の一部として、上記工程1905により基板の一方の側およびその反対側にナノ構造アレイを形成した基板の略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、ナノ構造アレイ2020は基板2010の一方の側に形成され、他のナノ構造アレイ2030は前記基板2010の反対側に形成される。他の例では、上記基板2010は、図9Aに示すような上述の基板980である。さらに他の例では、上記ナノ構造アレイ2020は、図9Aに示すような上述のナノワイヤーアレイ910および/または上述のナノワイヤーアレイ915である。さらに他の例では、上記ナノ構造アレイ2030は、図9Aに示すような上述のナノワイヤーアレイ915および/または上述のナノワイヤーアレイ910である。   In some embodiments, in step 1905 above, a nanostructure array is formed on one side and the opposite side of one or more substrates. For example, the step 1905 is substantially the same as the step 1005 as shown in FIG. FIG. 20 illustrates forming a nanostructure array on one side of the substrate and on the other side as part of the method 1900 for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 1 is a schematic diagram of a substrate. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, the nanostructure array 2020 is formed on one side of the substrate 2010 and the other nanostructure array 2030 is formed on the opposite side of the substrate 2010. In another example, the substrate 2010 is the substrate 980 described above as shown in FIG. 9A. In yet another example, the nanostructure array 2020 is the nanowire array 910 and / or the nanowire array 915 described above as shown in FIG. 9A. In yet another example, the nanostructure array 2030 is the nanowire array 915 and / or the nanowire array 910 described above as shown in FIG. 9A.

幾つかの実施形態では、任意の上記工程1910において上記ナノ構造アレイを充填する。例えば、上記工程1910は、図13に示すような上述の工程1010と実質的に同様の工程である。他の例では、上記工程1910の最中に上述の工程1010を用いて上記ナノ構造アレイを同一の1つ以上の充填材で充填する。さらに他の例では、上記工程1910の最中に上述の工程1010を用いて上記ナノ構造アレイを異なる1つ以上の充填材で充填する。   In some embodiments, the nanostructure array is filled in optional step 1910. For example, the step 1910 is substantially the same as the above-described step 1010 as shown in FIG. In another example, during the step 1910, the nanostructure array is filled with the same one or more fillers using the step 1010 described above. In yet another example, during the step 1910, the nanostructure array is filled with one or more different fillers using the step 1010 described above.

特定の実施形態では、上記工程1915において上記ナノ構造アレイ上に1つ以上の接触層を形成する。例えば、上記工程1915は、図15に示すような上述の工程1015である。他の例では、上記工程1915により、図9Aに示すような上述の突出セグメント920および/または上述の突出セグメント925上に1つ以上の接触層を形成する。   In certain embodiments, step 1915 forms one or more contact layers on the nanostructure array. For example, the step 1915 is the step 1015 described above as shown in FIG. In other examples, the step 1915 forms one or more contact layers on the protruding segments 920 and / or the protruding segments 925 as shown in FIG. 9A.

幾つかの実施形態によれば、上記工程1920において上記ナノ構造アレイの間に1つ以上のシャントを形成する。例えば、上記工程1920は上述の工程1020である。他の例では、上記工程1920により、図9Bに示すような上述のシャント940ABおよび/または上述のシャント945BCを形成する。   According to some embodiments, at step 1920, one or more shunts are formed between the nanostructure arrays. For example, the process 1920 is the process 1020 described above. In another example, the above step 1920 forms the above-described shunt 940AB and / or the above-described shunt 945BC as shown in FIG. 9B.

特定の実施形態によれば、任意の上記工程1925において1つ以上の絶縁層を形成する。例えば、上記工程1925は上述の工程1025である。他の例では、上記工程1925により、図9Bに示すような上述の絶縁層950ABおよび/または上述の絶縁層955BCを形成する。   According to certain embodiments, one or more insulating layers are formed in any of the above steps 1925. For example, step 1925 is step 1025 described above. In another example, the above-described insulating layer 950AB and / or the above-described insulating layer 955BC as shown in FIG.

特定の実施形態では、上記工程1930において上記ナノ構造アレイ上に他の1つ以上の接触層を形成する。例えば、上記工程1930は、図15に示すような上述の工程1035である。他の例では、上記工程1930により、図9Aに示すような上述の突出セグメント925および/または上述の突出セグメント920上に1つ以上の接触層を形成する。   In certain embodiments, in step 1930, one or more other contact layers are formed on the nanostructure array. For example, the step 1930 is the step 1035 described above as shown in FIG. In other examples, the step 1930 forms one or more contact layers on the protruding segments 925 and / or the protruding segments 920 as shown in FIG. 9A.

幾つかの実施形態によれば、上記工程1935において上記ナノ構造アレイの間に他の1つ以上のシャントを形成する。例えば、上記工程1935は、上述の工程1040と実質的に同様の工程である。他の例では、上記工程1935により、図9Bに示すような上述のシャント945BCおよび/または上述のシャント940ABを形成する。   According to some embodiments, in step 1935, one or more other shunts are formed between the nanostructure arrays. For example, the step 1935 is substantially the same as the step 1040 described above. In other examples, step 1935 forms the above-described shunt 945BC and / or the above-described shunt 940AB as shown in FIG. 9B.

特定の実施形態によれば、上記工程1940において他の1つ以上の絶縁層を形成する。例えば、上記工程1940は上述の工程1045である。他の例では、上記工程1940により、図9Bに示すような上述の絶縁層955BCおよび/または上述の絶縁層950ABを形成する。   According to certain embodiments, one or more other insulating layers are formed in step 1940 above. For example, step 1940 is step 1045 described above. In another example, the above-described insulating layer 955BC and / or the above-described insulating layer 950AB as shown in FIG.

上述の記載で説明し、且つここでさらに強調するように、図19は一例に過ぎず、本発明の範囲を不当に限定するべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。幾つかの実施形態では、1つ以上の拡散障壁層を形成する1つ以上の工程も実施される。例えば、1つ以上の拡散障壁層は、上記1つ以上の接触層および/または上記1つ以上のシャントの間に形成される。幾つかの実施形態では、上記工程1915において、上記工程1930で形成する上述の1つ以上の接触層と異なる変形例である1つ以上の接触層を形成する。幾つかの実施形態では、上記工程1920において、上記工程1935で形成する1つ以上のシャントと異なる変形例である1つ以上のシャントを形成する。   As explained in the foregoing description and further emphasized herein, FIG. 19 is only an example and should not unduly limit the scope of the present invention. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. In some embodiments, one or more steps of forming one or more diffusion barrier layers are also performed. For example, one or more diffusion barrier layers are formed between the one or more contact layers and / or the one or more shunts. In some embodiments, in step 1915, one or more contact layers, which are different from the above-described one or more contact layers formed in step 1930, are formed. In some embodiments, the step 1920 forms one or more shunts that are different from the one or more shunts formed in the step 1935.

特定の実施形態によれば、ナノワイヤー系の熱電素子には、熱電発電器(TEG)の最適な電力を供給するように配置された一組の電極構造に挟まれた機能化ナノアレイが設けられる。例として、2つの電極構造に挟まれたナノワイヤーアレイを有するように素子モデルを構築する。他の例では、一方の電極構造を高温の吸込温度(例えば、300℃の標的熱源の温度)で排気熱交換器(EHX)と熱接触させ、他方の電極を低温の吸込温度(例えば、略室温の冷却液)で冷却熱交換器(CHX)と接触させる。さらに他の例では、2つの電極構造に挟まれるナノ構造の冗長アレイは、上記EHXの鏡面対称位置である反対側に取り付けられる。さらに他の例では、上記素子は、フローストリームの方向(EHXに逆流する冷却材の方向)に対して並行方向の長さLおよび前記フローストリームの方向に対して垂直方向の幅Lを有する。さらに他の例では、LおよびLの積によって上記素子のサイズAxyが求められる。さらに他の例では、上記アレイおよび上記冗長アレイの両方のナノワイヤーアレイは、約200μmのワイヤー長および100〜0.01mmの範囲の有効断面積を有すると想定される。さらに他の例では、上記アレイおよび上記冗長アレイの両方への電極構造は、1ミクロン〜1000ミクロンの範囲の厚さ、および2×10−9Ωcmの接触抵抗率を有する。さらに他の例では、上記電極構造はタングステンを含み、これに関連付けられる電気特性および熱特性が適用される。さらに他の例では、EHXおよびCHXの両方については、複数の放熱フィンを伴う空間的に配置されたベースプレートを含む、ある種の標準的な特徴と併せて設計することが可能である。さらに他の例では、上記EHXの吸入口の温度は300℃または600℃である。さらに他の例では、上記アレイおよび上記冗長アレイは90W/(m・K)の熱伝導率を有する。 According to certain embodiments, the nanowire-based thermoelectric element is provided with a functionalized nanoarray sandwiched between a set of electrode structures arranged to provide optimal power for a thermoelectric generator (TEG). . As an example, a device model is constructed to have a nanowire array sandwiched between two electrode structures. In another example, one electrode structure is in thermal contact with an exhaust heat exchanger (EHX) at a high suction temperature (eg, a target heat source temperature of 300 ° C.), and the other electrode is placed in a low suction temperature (eg, approximately Room temperature coolant) in contact with the cooling heat exchanger (CHX). In yet another example, a redundant array of nanostructures sandwiched between two electrode structures is attached to the opposite side of the EHX that is mirror-symmetrical. In yet another embodiment, the element is a width L y in the vertical direction to the direction of parallel direction length L x and the flow stream to the direction of flow stream (the direction of the coolant flowing back to the EHX) Have. In yet another example, the element size A xy is determined by the product of L x and L y . In yet another example, both the array and the redundant array of nanowire arrays are assumed to have a wire length of about 200 μm and an effective area in the range of 100-0.01 mm 2 . In yet another example, the electrode structure to both the array and the redundant array has a thickness in the range of 1 micron to 1000 microns and a contact resistivity of 2 × 10 −9 Ωcm 2 . In yet another example, the electrode structure includes tungsten and the electrical and thermal properties associated therewith are applied. In yet another example, both EHX and CHX can be designed in conjunction with certain standard features, including a spatially arranged base plate with multiple radiating fins. In still another example, the temperature of the EHX inlet is 300 ° C. or 600 ° C. In yet another example, the array and the redundant array have a thermal conductivity of 90 W / (m · K).

特定の実施形態によれば、上記アレイおよび上記冗長アレイの素子パラメータについては、得られるTEG電力値に関して評価および最適化することが可能である。例えば、上記電極構造の材料の選択は、異なる材料用のTEG電力を直接比較することで容易に決定することが可能である。他の例では、タングステンはニッケルと鉄の合金(例えば、合金42)と比較してより適した選択肢であることが見出された。さらに他の例では、上記電極構造の最適な厚さを決定することも可能である。   According to certain embodiments, the element parameters of the array and the redundant array can be evaluated and optimized with respect to the resulting TEG power values. For example, the selection of the material for the electrode structure can be easily determined by directly comparing TEG power for different materials. In other examples, tungsten has been found to be a better option compared to nickel and iron alloys (eg, alloy 42). In yet another example, the optimal thickness of the electrode structure can be determined.

図21Aおよび21Bは、熱電素子の断面積を一定にした場合における電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、ナノワイヤーアレイの厚さ(例えば、ワイヤー長)は200μmに設定され、且つ、排気の吸入口の温度は600℃に設定される。他の例では、電極構造の厚さが約500μmである場合、上記素子により得られるTEG電力は、特定の素子サイズAxyにおいてピークを示す。 21A and 21B are schematic diagrams showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area of the thermoelectric element is constant. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, the thickness (for example, wire length) of the nanowire array is set to 200 μm, and the temperature of the exhaust inlet is set to 600 ° C. In another example, when the thickness of the electrode structure is about 500 μm, the TEG power obtained by the device shows a peak at a specific device size A xy .

図22Aおよび22Bは、熱電素子の断面積を一定にした場合における電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。上記略図は一例に過ぎず、発明の範囲を不当に限定すべきではない。当業者であれば、多くの変形例、代替例、および変更例が存在することを認識するであろう。例えば、公称条件下では、ナノワイヤーアレイの厚さが厚くなると、TEG電力が大きくなる。他の例では、排気の吸入口の温度もまた、TEG電力の生成を左右する重要な役割を担っている。さらに他の例では、TEG電力は、排気の吸入口の温度が600℃である場合と300℃である場合を比較すると、たとえ前者のナノワイヤーアレイの厚さが200μmという小さい高さであり、後者のナノワイヤーアレイの厚さが450μmというより大きい高さであったとしても、前者の場合に得られる電力値が後者の場合に得られる電力値と比較して著しく高くなることが可能である。さらに他の例では、上記ナノワイヤーアレイの厚さは450μmであり、且つ上記排気の吸入口の温度は300℃である。   22A and 22B are schematic diagrams showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area of the thermoelectric element is constant. The above schematic diagram is merely an example, and the scope of the invention should not be unduly limited. Those skilled in the art will recognize that there are many variations, alternatives, and modifications. For example, under nominal conditions, the TEG power increases as the thickness of the nanowire array increases. In other examples, the exhaust inlet temperature also plays an important role in determining the generation of TEG power. In still another example, the TEG power has a height as small as 200 μm when the thickness of the former nanowire array is compared between the case where the temperature of the exhaust inlet is 600 ° C. and the case where the temperature is 300 ° C. Even if the thickness of the latter nanowire array is greater than 450 μm, the power value obtained in the former case can be significantly higher than the power value obtained in the latter case. . In still another example, the nanowire array has a thickness of 450 μm and the exhaust inlet temperature is 300 ° C.

一実施形態によれば、熱電素子は、ナノワイヤー、接触層、およびシャントを備える。上記ナノワイヤーの各々は、第1の端部および第2の端部を有する。上記接触層は、上記各ナノワイヤーの少なくとも第1の端部を介して該ナノワイヤーを電気的に接続する。上記シャントは上記接触層に電気的にカップリングされる。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記素子は例えば、少なくとも図1、2、3、4、5、および/または6の記載に応じて実装される。 According to one embodiment, the thermoelectric element comprises nanowires, a contact layer, and a shunt. Each of the nanowires has a first end and a second end. The contact layer electrically connects the nanowires via at least the first end of each nanowire. The shunt is electrically coupled to the contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the contact layer is less than 0.8 electron volts. The contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The element is implemented, for example, in accordance with at least the description of FIGS.

他の例では、上記素子は、上記ナノワイヤーの間に配置された1つ以上の充填材をさらに備え、上記ナノワイヤーは、前記1つ以上の充填材によって互いに相対的な位置に固定される。さらに他の例では、上記ナノワイヤーの各々は、上記第1の端部に関連付けられる第1のセグメント、および上記第2の端部に関連付けられる第2のセグメントをさらに有する。上記第2のセグメントは実質的に、上記1つ以上の充填材に周囲を囲まれる。上記第1のセグメントは上記1つ以上の充填材から突出する。上記接触層は、各ナノワイヤーの少なくとも第1のセグメントを介して上記ナノワイヤーを電気的に接続する。さらに他の例では、上記1つ以上の充填材の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、窒化物、および酸化物からなる一群から選択される少なくとも1つの材料を含む。さらに他の例では、上記1つ以上の充填材の各々は、50ワット毎メートル毎ケルビン未満の熱伝導率を伴う。さらに他の例では、上記第1の端部および上記第2の端部の間の距離は少なくとも300μmである。さらに他の例では、上記距離は少なくとも525μmである。さらに他の例では、上記ナノワイヤーは、0.01mm未満の面積に対応する。さらに他の例では、上記ナノワイヤーは、100mm未満の面積を有する。さらに他の例では、上記素子は、少なくとも、ともに350℃より高温の昇華温度および溶解温度を伴う。さらに他の例では、上記溶解温度および上記昇華温度はともに800℃より高温である。 In another example, the device further comprises one or more fillers disposed between the nanowires, and the nanowires are fixed in a relative position with each other by the one or more fillers. . In yet another example, each of the nanowires further comprises a first segment associated with the first end and a second segment associated with the second end. The second segment is substantially surrounded by the one or more fillers. The first segment protrudes from the one or more fillers. The contact layer electrically connects the nanowires through at least a first segment of each nanowire. In yet another example, each of the one or more fillers includes at least one material selected from the group consisting of photoresist, spin-on glass, spin-on dopant, aerogel, xerogel, nitride, and oxide. In yet another example, each of the one or more fillers has a thermal conductivity of less than 50 watts per meter Kelvin. In yet another example, the distance between the first end and the second end is at least 300 μm. In yet another example, the distance is at least 525 μm. In yet another embodiment, the nanowire corresponds to the area of less than 0.01 mm 2. In yet another embodiment, the nanowire has an area of less than 100 mm 2. In yet another example, the device involves at least a sublimation temperature and a melting temperature both above 350 ° C. In still another example, the melting temperature and the sublimation temperature are both higher than 800 ° C.

さらに他の例では、上記接触層は、半導体、半金属、および金属からなる一群から選択される少なくとも1つ以上の材料を含む。さらに他の例では、半導体は、Si,Ge、C、B、P、N、Ga、As、およびInからなる一群から選択される少なくとも1つを含む。さらに他の例では、半金属は、B、Ge、Si、およびSnからなる一群から選択される少なくとも1つを含む。さらに他の例では、金属は、Ti,Al、Cu、Au、Ag、Pt、Ni,P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、およびWSiからなる一群から選択される少なくとも1つを含む。さらに他の例では、上記接触層は、1nm〜100,000nmの範囲の厚さを伴う。さらに他の例では、上記シャントは、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、NiSi、WSi、グラファイト、スチール、ニッケルと鉄の合金、および、コバルトと、クロムと、ニッケルと、鉄と、モリブデンと、マンガンとの合金からなる一群から選択される少なくとも1つ以上の材料を含む。さらに他の例では、上記シャントは、1nm〜100,000nmの範囲の厚さを伴う。   In yet another example, the contact layer includes at least one material selected from the group consisting of semiconductors, metalloids, and metals. In yet another example, the semiconductor includes at least one selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, and In. In yet another example, the metalloid includes at least one selected from the group consisting of B, Ge, Si, and Sn. In yet another example, the metal is from Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, and WSi. At least one selected from the group consisting of: In yet another example, the contact layer has a thickness in the range of 1 nm to 100,000 nm. In yet another example, the shunt is Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, NiSi, It includes at least one material selected from the group consisting of WSi, graphite, steel, an alloy of nickel and iron, and an alloy of cobalt, chromium, nickel, iron, molybdenum, and manganese. In yet another example, the shunt is associated with a thickness in the range of 1 nm to 100,000 nm.

さらに他の例では、上記素子は、上記接触層および上記シャントをカップリンさせる結合層をさらに備える。上記結合層は、10−10Ω/□〜10Ω/□の範囲のシート抵抗および10−2K/W〜1010K/Wの範囲の熱抵抗を伴う。さらに他の例では、上記結合材は、半田、ろう付け材、および銀系の金属接着剤からなる一群から選択される1つ以上の結合材を含む。さらに他の例では、上記素子は、上記シャント上に形成された絶縁層をさらに備える。さらに他の例では、上記絶縁層は、SiO、Si、およびAlからなる一群から選択される1つ以上の材料を含む。さらに他の例では、上記シャントは、上記ナノワイヤーを1つ以上の素子に電気的に接続するように構成される。 In yet another example, the device further comprises a tie layer that couples the contact layer and the shunt. The tie layer is accompanied by a sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a thermal resistance in the range of 10 −2 K / W to 10 10 K / W. In yet another example, the bonding material includes one or more bonding materials selected from the group consisting of solder, brazing material, and silver-based metal adhesive. In yet another example, the element further includes an insulating layer formed on the shunt. In yet another example, the insulating layer includes one or more materials selected from the group consisting of SiO 2 , Si 3 N 4 , and Al 2 O 3 . In yet another example, the shunt is configured to electrically connect the nanowire to one or more elements.

さらに他の例では、上記接触層は、上記各ナノワイヤーの少なくとも上記第1の端部にカップリングされる1つ以上の第1の接触材、および、少なくとも前記1つ以上の第1の接触材を介して各ナノワイヤーを電気的に接続する1つ以上の第2の接触材を含む。上記第1の端部および上記1つ以上の第1の接触材の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記1つ以上の第1の接触材の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記1つ以上の第1の接触材は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗とを伴う。上記1つ以上の第2の接触材は、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。さらに他の例では、上記素子は、上記1つ以上の第1の接触材を上記1つ以上の第2の接触材にカップリンさせる結合層をさらに備える。上記結合層は、10−10Ω/□〜10Ω/□の範囲のシート抵抗および10−2K/W〜1010K/Wの範囲の熱抵抗を伴う。 In yet another example, the contact layer includes at least one first contact material coupled to at least the first end of each nanowire, and at least the one or more first contacts. One or more second contact materials that electrically connect each nanowire through the material are included. The second contact resistivity between the first end and the one or more first contact materials is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the first end and the one or more first contact materials is less than 0.8 electron volts. The one or more first contact materials are accompanied by a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The one or more second contact materials are accompanied by a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. In yet another example, the device further comprises a tie layer that couples the one or more first contact materials to the one or more second contact materials. The tie layer is accompanied by a sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

さらに他の例では、上記結合層は、半田、ろう付け材、および銀系の金属接着剤からなる一群から選択される1つ以上の結合材を含む。さらに他の例では、上記第1の接触抵抗率および上記第2の接触抵抗率は等価である。さらに他の例では、上記第1の仕事関数および上記第2の仕事関数は等価である。さらに他の例では、上記1つ以上の第1の接触材および上記1つ以上の第2の接触材は同一の接触材である。さらに他の例では、上記1つ以上の第1の接触材および上記1つ以上の第2の接触材は異なる接触材である。   In yet another example, the bonding layer includes one or more bonding materials selected from the group consisting of solder, brazing material, and silver-based metal adhesive. In yet another example, the first contact resistivity and the second contact resistivity are equivalent. In yet another example, the first work function and the second work function are equivalent. In yet another example, the one or more first contact materials and the one or more second contact materials are the same contact material. In yet another example, the one or more first contact materials and the one or more second contact materials are different contact materials.

他の実施形態によれば、熱電素子は、ナノワイヤー、第1の電極構造、および第2の電極構造を備える。上記ナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を備える。上記第1の電極構造は、第1の接触層および第1のシャントを備える。上記第1の接触層は、上記各ナノワイヤーにおける少なくとも第1の端部を介して該ナノワイヤーを電気的に接続する。上記第1のシャントは、上記第1の接触層に電気的にカップリングされる。上記第2の電極構造は、第2の接触層および第2のシャントを備える。上記第2の接触層は、上記各ナノワイヤーにおける少なくとも第2の端部を介して該ナノワイヤーを電気的にカップリンさせる。上記第2のシャントは、上記第2の接触層に電気的にカップリングされる。上記ナノワイヤーの全ては、実質的に互いに並行にである。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満である。上記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第2の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第2の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記素子は例えば、少なくとも図7Aおよび/または7Bの記載に応じて実装される。 According to another embodiment, the thermoelectric element comprises a nanowire, a first electrode structure, and a second electrode structure. Each of the nanowires includes a first end and a second end opposite thereto. The first electrode structure includes a first contact layer and a first shunt. The first contact layer electrically connects the nanowires via at least a first end of each nanowire. The first shunt is electrically coupled to the first contact layer. The second electrode structure includes a second contact layer and a second shunt. The second contact layer electrically couples the nanowires through at least the second end of each nanowire. The second shunt is electrically coupled to the second contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer ranges from 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the second end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the second end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The element is mounted according to at least the description of FIGS. 7A and / or 7B, for example.

他の例では、上記素子は、第1の接触を上記第1のシャントに接続する1つ以上の第1の結合材、および第2の接触を上記第2のシャントに接続する1つ以上の第2の結合材をさらに備える。上記1つ以上の第1の結合材は、10−10Ω/□〜10Ω/□の範囲の第1のシート抵抗および10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。上記1つ以上の第2の結合材は、10−10Ω/□〜10Ω/□の範囲の第2のシート抵抗および10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴う。さらに他の例では、上記第1の接触層は、上記各ナノワイヤーにおける少なくとも上記第1の端部に電気的にカップリングされる1つ以上の第1の接触材、および、少なくとも前記1つ以上の第1の接触材を介して各ナノワイヤーを電気的に接続する1つ以上の第2の接触材を含む。上記第1の端部および上記1つ以上の第1の接触材の間の第3の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記1つ以上の第1の接触材の間の第3の仕事関数は、0.8エレクトロンボルト未満である。上記1つ以上の第1の接触材は、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。上記1つ以上の第2の接触材は、10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴う。 In another example, the element includes one or more first binders that connect a first contact to the first shunt, and one or more ones that connect a second contact to the second shunt. A second binder is further provided. The one or more first binders include a first sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a third heat in the range of 10 −2 K / W to 10 10 K / W. With resistance. The one or more second binders include a second sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a fourth heat in the range of 10 −2 K / W to 10 10 K / W. With resistance. In yet another example, the first contact layer includes one or more first contact materials that are electrically coupled to at least the first end of each nanowire, and at least the one. One or more second contact materials that electrically connect each nanowire via the first contact material described above are included. A third contact resistivity between the first end and the one or more first contact materials ranges from 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . A third work function between the first end and the one or more first contact materials is less than 0.8 electron volts. The one or more first contact materials are accompanied by a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The one or more second contact materials are accompanied by a fourth thermal resistance in the range of 10 −2 K / W to 10 10 K / W.

さらに他の例では、上記第1のシャントは、上記各ナノワイヤーの上記第1の端部を、1つ以上の素子と電気的に接続するように構成される。さらに他の例では、上記第2のシャントは、上記各ナノワイヤーの上記第2の端部を、1つ以上の素子と電気的に接続するように構成される。   In yet another example, the first shunt is configured to electrically connect the first end of each nanowire to one or more elements. In yet another example, the second shunt is configured to electrically connect the second end of each nanowire with one or more elements.

さらに他の実施形態によれば、熱電素子は、第1のナノワイヤー、第1の電極構造、前記第1のナノワイヤーと異なる第2のナノワイヤー、および第2の電極構造を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造は第1の接触層および第1のシャントを備える。上記第1の接触層は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的に接続する。上記第1のシャントは上記第1の接触層に電気的にカップリングされる。上記第2のナノワイヤーの各々は、第3の端部およびその反対側の第4の端部を有する。上記第2の電極構造は第2の接触層および第2のシャントを備える。上記第2の接触層は、少なくとも上記第3の端部のそれぞれを介して上記第2のナノワイヤーを電気的に接続する。上記第2のシャントは上記第2の接触層に電気的にカップリングされる。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記第2の端部は上記第4の端部と電気的にカップリングされる。上記素子は例えば、少なくとも図8Aおよび/または8Bの記載に応じて実装される。 According to yet another embodiment, the thermoelectric element comprises a first nanowire, a first electrode structure, a second nanowire different from the first nanowire, and a second electrode structure. Each of the first nanowires has a first end and a second end opposite thereto. The first electrode structure includes a first contact layer and a first shunt. The first contact layer electrically connects the first nanowire through at least each of the first end portions. The first shunt is electrically coupled to the first contact layer. Each of the second nanowires has a third end and a fourth end opposite thereto. The second electrode structure includes a second contact layer and a second shunt. The second contact layer electrically connects the second nanowire through at least each of the third end portions. The second shunt is electrically coupled to the second contact layer. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second end is electrically coupled to the fourth end. The element is mounted, for example, at least according to the description of FIGS. 8A and / or 8B.

他の例では、上記素子は、第1の側およびその反対側の第2の側を有する1つ以上の結合材を備える。上記第1の側は上記第2の端部に電気的にカップリングされ、上記第2の側は上記第4の端部に電気的にカップリングされる。上記1つ以上の第1の結合材は、10−10Ω/□〜10Ω/□の範囲のシート抵抗および10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。さらに他の例では、上記1つ以上の結合材は、半田、ろう付け材、および銀系の金属接着剤からなる一群から選択される。さらに他の例では、上記素子は、第1の接触を上記第1のシャントに接続する1つ以上の第1の結合材、および第2の接触を上記第2のシャントと接続する1つ以上の第2の結合材を備える。上記1つ以上の第1の結合材は、10−10Ω/□〜10Ω/□の範囲の第1のシート抵抗および10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。上記1つ以上の第2の結合材は、10−10Ω/□〜10Ω/□の範囲の第2のシート抵抗および10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴う。 In another example, the element comprises one or more binders having a first side and a second side opposite thereto. The first side is electrically coupled to the second end, and the second side is electrically coupled to the fourth end. The one or more first binders have a sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. . In yet another example, the one or more bonding materials are selected from the group consisting of solder, brazing material, and silver-based metal adhesive. In yet another example, the element includes one or more first binders that connect a first contact to the first shunt, and one or more that connects a second contact to the second shunt. The second binding material is provided. The one or more first binders include a first sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a third heat in the range of 10 −2 K / W to 10 10 K / W. With resistance. The one or more second binders include a second sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a fourth heat in the range of 10 −2 K / W to 10 10 K / W. With resistance.

さらに他の実施形態によれば、熱電素子は、基板の第1の側に関連付けられる第1のナノワイヤー、第1の電極構造、前記基板の第2の側に関連付けられる第2のナノワイヤー、および第2の電極構造を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造は第1の接触層および第1のシャントを備える。上記第1の接触層は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的に接続する。上記第1のシャントは上記第1の接触層に電気的にカップリングされる。上記第2のナノワイヤーは上記第1のナノワイヤーと異なる。上記第2の側は上記第1の側の反対側である。上記第2のナノワイヤーの各々は、第3の端部およびその反対側の第4の端部を有する。上記第2の電極構造は第2の接触層および第2のシャントを備える。上記第2の接触層は、少なくとも上記第3の端部をそれぞれ介して上記第2のナノワイヤーを電気的に接続する。上記第2のシャントは上記第2の接触層に電気的にカップリングされる。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記素子は例えば、少なくとも図9Aおよび/または9Bの記載に応じて実装される。 According to yet another embodiment, the thermoelectric element comprises a first nanowire associated with the first side of the substrate, a first electrode structure, a second nanowire associated with the second side of the substrate, And a second electrode structure. Each of the first nanowires has a first end and a second end opposite thereto. The first electrode structure includes a first contact layer and a first shunt. The first contact layer electrically connects the first nanowire through at least each of the first end portions. The first shunt is electrically coupled to the first contact layer. The second nanowire is different from the first nanowire. The second side is the opposite side of the first side. Each of the second nanowires has a third end and a fourth end opposite thereto. The second electrode structure includes a second contact layer and a second shunt. The second contact layer electrically connects the second nanowire via at least the third end portion. The second shunt is electrically coupled to the second contact layer. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The element is mounted according to at least the description of FIGS. 9A and / or 9B, for example.

さらに他の例では、上記素子は、第1の接触を上記第1のシャントに接続する1つ以上の第1の結合材、および第2の接触を上記第2のシャントに接続する1つ以上の第2の結合材をさらに備える。上記1つ以上の第1の結合材は、10−10Ω/□〜10Ω/□の範囲の第1のシート抵抗および10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。上記1つ以上の第2の結合材は、10−10Ω/□〜10Ω/□の範囲の第2のシート抵抗および10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴う。 In yet another example, the element includes one or more first binders that connect a first contact to the first shunt, and one or more that connects a second contact to the second shunt. The second binder is further provided. The one or more first binders include a first sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a third heat in the range of 10 −2 K / W to 10 10 K / W. With resistance. The one or more second binders include a second sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a fourth heat in the range of 10 −2 K / W to 10 10 K / W. With resistance.

さらに他の実施形態によれば、熱電素子を製造する方法は、ナノワイヤーを形成する工程、接触層を堆積させる工程、およびシャントを形成する工程を備える。上記ナノワイヤーの各々は、第1の端部および第2の端部を有する。上記接触層は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的に接続する。上記シャントは上記接触層に電気的にカップリングされる。上記ナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記方法は例えば、少なくとも図10の記載に応じて実行される。 According to yet another embodiment, a method of manufacturing a thermoelectric device includes forming nanowires, depositing a contact layer, and forming a shunt. Each of the nanowires has a first end and a second end. The contact layer electrically connects the nanowires through at least the first end of each nanowire. The shunt is electrically coupled to the contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the contact layer is less than 0.8 electron volts. The contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The above method is executed, for example, according to at least the description of FIG.

他の例では、上記方法は、1つ以上の結合材を用いて上記接触層を上記シャントに結合させる工程をさらに備える。さらに他の例では、上記方法は、上記シャント上に絶縁層を形成する工程をさらに備える。さらに他の例では、接触層を堆積させる上記工程は、少なくとも上記各ナノワイヤーにおける上記第1の端部上に、1つ以上の第1の接触材を堆積させる工程、少なくとも前記1つ以上の第1の接触材を介して上記ナノワイヤーを電気的に接続する1つ以上の第2の接触材を堆積させる工程を備える。上記第1の端部および上記1つ以上の第1の接触材の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記1つ以上の第1の接触材の間の第2の仕事関数は、0.8エレクトロンボルト未満である。上記1つ以上の第1の接触材は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記1つ以上の第2の接触材は、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。さらに他の例では、接触層を形成する上記工程は、1つ以上の結合材を用いて上記1つ以上の第1の接触材を上記1つ以上の第2の接触材と結合させる工程をさらに備える。 In another example, the method further comprises bonding the contact layer to the shunt using one or more bonding materials. In yet another example, the method further comprises forming an insulating layer on the shunt. In yet another example, the step of depositing a contact layer includes depositing one or more first contact materials on at least the first end of each nanowire, at least the one or more of the first contact materials. Depositing one or more second contact materials that electrically connect the nanowires through the first contact material. The second contact resistivity between the first end and the one or more first contact materials is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the first end and the one or more first contact materials is less than 0.8 electron volts. The one or more first contact materials are accompanied by a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The one or more second contact materials are accompanied by a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. In yet another example, the step of forming a contact layer comprises the step of combining the one or more first contact materials with the one or more second contact materials using one or more binding materials. Further prepare.

さらに他の実施形態によれば、熱電素子を製造する方法は、ナノワイヤーを形成する工程、第1の電極構造を形成する工程、および第2の電極構造を形成する工程を備える。上記ナノワイヤーの各々は、第1の端部およびこの反対側の第2の端部を有する。上記第1の電極構造の形成は、第1の接触層を堆積させる工程、および第1のシャントを形成する工程を備え、前記第1の接触層は、上記各ナノワイヤーにおける少なくとも上記第1の端部を介して該ナノワイヤーを電気的にカップリングさせ、前記第1のシャントは、前記第1の接触層に電気的にカップリングされる。上記第2の電極構造の形成は、第2の接触層を堆積させる工程、および第2のシャントを形成する工程を備え、前記第2の接触層は、上記各ナノワイヤーにおける少なくとも上記第2の端部を介して該ナノワイヤーを電気的にカップリングさせ、前記第2のシャントは、前記第2の接触層に電気的にカップリングされる。上記ナノワイヤーの全ては、実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満である。上記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第2の端部および上記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲である。上記第2の端部および上記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満である。上記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記方法は例えば、少なくとも図10の記載に応じて実行される。 According to yet another embodiment, a method of manufacturing a thermoelectric element includes a step of forming a nanowire, a step of forming a first electrode structure, and a step of forming a second electrode structure. Each of the nanowires has a first end and an opposite second end. The formation of the first electrode structure comprises a step of depositing a first contact layer and a step of forming a first shunt, wherein the first contact layer includes at least the first contact in each nanowire. The nanowire is electrically coupled through an end, and the first shunt is electrically coupled to the first contact layer. The formation of the second electrode structure includes a step of depositing a second contact layer and a step of forming a second shunt, wherein the second contact layer includes at least the second contact in each nanowire. The nanowire is electrically coupled through an end, and the second shunt is electrically coupled to the second contact layer. All of the nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer ranges from 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the second end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the second end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The above method is executed, for example, according to at least the description of FIG.

さらに他の実施形態によれば、熱電素子を製造する方法は、第1のナノワイヤーを形成する工程、第1の電極構造を形成する工程、前記第1のナノワイヤーと異なる第2のナノワイヤーを形成する工程、第2の電極構造を形成する工程、および第2の端部を第4の端部と電気的に接続する工程を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を備える。上記第1の電極構造の形成は、第1の接触層を堆積させる工程、および第1のシャントを形成する工程を備え、前記第1の接触層は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的にカップリングさせ、前記第1のシャントは前記第1の接触層に電気的にカップリングされる。上記第2のナノワイヤーの各々は、第3の端部およびこれの反対側の第4の端部を有する。上記第2の電極構造の形成は、第2の接触層を堆積させる工程、および第2のシャントを形成する工程を備え、前記第2の接触層は、少なくとも上記第3の端部のそれぞれを介して上記第2のナノワイヤーを電気的にカップリングさせ、前記第2のシャントは前記第2の接触層に電気的にカップリングされる。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記方法は例えば、少なくとも図18の記載に応じて実行される。 According to still another embodiment, a method for manufacturing a thermoelectric device includes a step of forming a first nanowire, a step of forming a first electrode structure, and a second nanowire different from the first nanowire. , Forming a second electrode structure, and electrically connecting the second end to the fourth end. Each of the first nanowires includes a first end and a second end opposite thereto. The formation of the first electrode structure comprises a step of depositing a first contact layer and a step of forming a first shunt, wherein the first contact layer has at least each of the first ends. The first nanowire is electrically coupled to the first shunt, and the first shunt is electrically coupled to the first contact layer. Each of the second nanowires has a third end and a fourth end opposite thereto. The formation of the second electrode structure comprises a step of depositing a second contact layer and a step of forming a second shunt, wherein the second contact layer has at least each of the third ends. The second nanowire is electrically coupled to the second shunt, and the second shunt is electrically coupled to the second contact layer. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The above method is executed at least in accordance with the description of FIG.

さらに他の例では、上記第2の端部を上記第4の端部と接続する上記工程は、1つ以上の結合材を用いて上記第2の端部を上記第4の端部と結合させる工程を備える。上記1つ以上の結合材は、第1の側およびその反対側の第2の側を有する。上記第1の側は上記第2の側と電気的にカップリングされる。上記第2の側は上記第4の端部と電気的にカップリングされる。上記1つ以上の結合材は、10−10Ω/□〜10Ω/□の範囲のシート抵抗および10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴う。さらに他の例では、上記方法は、第5の端部およびその反対側の第6の端部をそれぞれ有する第3のナノワイヤーを形成する工程をさらに備える。上記第2の端部を上記第4の端部と電気的に接続する上記工程は、1つ以上の第1の結合材を用いて上記第2の端部を上記第5の端部と結合させる工程、および1つ以上の第2の結合材を用いて上記第4の端部を上記第6の端部と結合させる工程を備える。上記第3のナノワイヤーの全ては実質的に互いに並行である。 In yet another example, the step of connecting the second end to the fourth end includes coupling the second end to the fourth end using one or more binders. A step of causing The one or more binders have a first side and a second side opposite the first side. The first side is electrically coupled to the second side. The second side is electrically coupled to the fourth end. The one or more binders are accompanied by a sheet resistance in the range of 10 −10 Ω / □ to 10 Ω / □ and a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. In yet another example, the method further comprises forming third nanowires each having a fifth end and a sixth end opposite thereto. The step of electrically connecting the second end to the fourth end includes coupling the second end to the fifth end using one or more first binders. And a step of joining the fourth end to the sixth end using one or more second binding materials. All of the third nanowires are substantially parallel to each other.

さらに他の実施形態によれば、熱電素子を製造する方法は、基板の第1の側に関連付けられる第1のナノワイヤーを形成する工程、第1の電極構造を形成する工程、前記基板の第2の側に関連付けられる第2のワイヤーを形成する工程、および第2の電極構造を形成する工程を備える。上記第1のナノワイヤーの各々は、第1の端部およびその反対側の第2の端部を有する。上記第1の電極構造の形成は、第1の接触層を堆積させる工程、および第1のシャントを形成する工程を備え、前記第1の接触層は、少なくとも上記第1の端部のそれぞれを介して上記第1のナノワイヤーを電気的にカップリングさせ、前記第1のシャントは前記第1の接触層に電気的にカップリングされる。上記第2のナノワイヤーは上記第1のナノワイヤーと異なるナノワイヤーである。上記第2の側は上記第1の側の反対側である。上記第2のナノワイヤーの各々は、第3の端部およびその反対側の第4の端部を有する。上記第2の電極構造の形成は、第2の接触層を堆積させる工程、および第2のシャントを形成する工程を備え、前記第2の接触層は、少なくとも上記第3の端部のそれぞれを介して上記第2のナノワイヤーを電気的にカップリングさせ、前記第2のシャントは前記第2の接触層に電気的にカップリングされる。上記第1のナノワイヤーの全ては実質的に互いに並行である。上記第2のナノワイヤーの全ては実質的に互いに並行である。上記第1の端部および上記第1の接触層の間の第1の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第1の端部および上記第1の接触層の間の第1の仕事関数は0.8エレクトロンボルト未満である。上記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う。上記第3の端部および上記第2の接触層の間の第2の接触抵抗率は10−13Ω‐m〜10−7Ω‐mの範囲である。上記第3の端部および上記第2の接触層の間の第2の仕事関数は0.8エレクトロンボルト未満である。上記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う。上記方法は例えば、少なくとも図19の記載に応じて実行される。 According to yet another embodiment, a method for manufacturing a thermoelectric device includes: forming a first nanowire associated with a first side of a substrate; forming a first electrode structure; Forming a second wire associated with the second side, and forming a second electrode structure. Each of the first nanowires has a first end and a second end opposite thereto. The formation of the first electrode structure comprises a step of depositing a first contact layer and a step of forming a first shunt, wherein the first contact layer has at least each of the first ends. The first nanowire is electrically coupled to the first shunt, and the first shunt is electrically coupled to the first contact layer. The second nanowire is a nanowire different from the first nanowire. The second side is the opposite side of the first side. Each of the second nanowires has a third end and a fourth end opposite thereto. The formation of the second electrode structure comprises a step of depositing a second contact layer and a step of forming a second shunt, wherein the second contact layer has at least each of the third ends. The second nanowire is electrically coupled to the second shunt, and the second shunt is electrically coupled to the second contact layer. All of the first nanowires are substantially parallel to each other. All of the second nanowires are substantially parallel to each other. The first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The first work function between the first end and the first contact layer is less than 0.8 electron volts. The first contact layer has a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 . The second work function between the third end and the second contact layer is less than 0.8 electron volts. The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The above method is executed, for example, according to at least the description of FIG.

本発明の特定の実施形態について説明を行ってきたが、当業者であれば、上に記載した実施形態と同等の他の実施形態があることを理解されるであろう。例えば、本発明の多様な実施形態および/または実施例を組み合わせることが可能である。したがって、本発明は、上で説明した特定の実施形態により限定されるのではなく、添付の特許請求の範囲によってのみ限定される。   While specific embodiments of the present invention have been described, those skilled in the art will appreciate that there are other embodiments that are equivalent to the embodiments described above. For example, various embodiments and / or examples of the present invention can be combined. Accordingly, the invention is not limited by the specific embodiments described above, but only by the scope of the appended claims.

本発明の一実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。1 is a schematic diagram illustrating a nanowire array provided with an electrode structure according to an embodiment of the present invention. 本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。2 is a schematic view showing a nanowire array provided with an electrode structure according to another embodiment of the present invention. 本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。2 is a schematic view showing a nanowire array provided with an electrode structure according to another embodiment of the present invention. 本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。2 is a schematic view showing a nanowire array provided with an electrode structure according to another embodiment of the present invention. 本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。2 is a schematic view showing a nanowire array provided with an electrode structure according to another embodiment of the present invention. 本発明の他の実施形態に係る電極構造を設けたナノワイヤーアレイを示す略図である。2 is a schematic view showing a nanowire array provided with an electrode structure according to another embodiment of the present invention. 本発明の一実施形態に係る熱電素子の枝部を示す略図である。1 is a schematic diagram illustrating a branch portion of a thermoelectric element according to an embodiment of the present invention. 本発明の一実施形態に係る熱電素子の一部を示す略図である。1 is a schematic diagram showing a part of a thermoelectric element according to an embodiment of the present invention. 本発明の他の実施形態に係る熱電素子の枝部を示す略図である。It is the schematic which shows the branch part of the thermoelectric element which concerns on other embodiment of this invention. 本発明の他の実施形態に係る熱電素子の一部を示す略図である。It is the schematic which shows a part of thermoelectric element which concerns on other embodiment of this invention. 本発明の他の実施形態に係る熱電素子の枝部を示す略図である。It is the schematic which shows the branch part of the thermoelectric element which concerns on other embodiment of this invention. 本発明の他の実施形態に係る熱電素子の一部を示す略図である。It is the schematic which shows a part of thermoelectric element which concerns on other embodiment of this invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法を示す略図である。1 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、1つ以上の基板にナノ構造アレイを形成する工程を示す略図である。6 is a schematic diagram illustrating forming a nanostructure array on one or more substrates as part of a method of forming an electrode structure on a nanostructure array according to an embodiment of the invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、基板を用意する工程に用いる基板を示す略図である。1 is a schematic diagram illustrating a substrate used in a step of preparing a substrate as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、図11に示すような工程によって形成する基板内のナノ構造アレイを示す略図である。12 is a schematic diagram illustrating a nanostructure array in a substrate formed by a process as shown in FIG. 11 as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、基板内のナノ構造アレイを充填する工程を示す略図である。1 is a schematic diagram illustrating a step of filling a nanostructure array in a substrate as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、図13の工程が形成する基板内の充填したナノ構造アレイの略図である。14 is a schematic illustration of a filled nanostructure array in a substrate formed by the process of FIG. 13 as part of a method for forming an electrode structure on a nanostructure array in accordance with an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造アレイ上に1つ以上の接触層を形成する工程を示す略図である。FIG. 6 is a schematic diagram illustrating a step of forming one or more contact layers on a nanostructure array as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、平坦化工程が形成する基板内の充填および平坦化されたナノ構造アレイの略図である。FIG. 4 is a schematic illustration of a filled and planarized nanostructure array in a substrate formed by a planarization step as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造セグメントを露出させる工程によって露出セグメントが形成されている、充填および平坦化されたナノ構造アレイの略図である。As part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention, a filled and planarized nanostructure array in which the exposed segment is formed by exposing the nanostructure segment. It is a schematic diagram. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造アレイの露出セグメントの露出前の表面を示す走査型電子顕微鏡像である。FIG. 5 is a scanning electron microscope image showing a surface of an exposed segment of a nanostructure array before exposure as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、ナノ構造アレイの露出セグメントの露出後の表面を示す走査型電子顕微鏡像である。FIG. 4 is a scanning electron microscope image showing the exposed surface of an exposed segment of a nanostructure array as part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention. 本発明の他の実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。6 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array, according to another embodiment of the present invention. 本発明の他の実施形態に係る、ナノ構造アレイ上に電極構造を形成する方法を示す略図である。6 is a schematic diagram illustrating a method of forming an electrode structure on a nanostructure array, according to another embodiment of the present invention. 本発明の一実施形態に係るナノ構造アレイ上に電極構造を形成する方法の一部として、基板の一方の側およびその反対側にナノ構造アレイを形成する工程により基板の一方の側およびその反対側にナノワイヤーアレイを形成した基板の略図である。As part of a method for forming an electrode structure on a nanostructure array according to an embodiment of the present invention, forming the nanostructure array on one side of the substrate and on the opposite side, and on one side of the substrate and vice versa 1 is a schematic view of a substrate having a nanowire array formed on its side. 熱電素子の断面積を一定とした場合における、電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。6 is a schematic diagram showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area of the thermoelectric element is constant. 熱電素子の断面積を一定とした場合における、電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。6 is a schematic diagram showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area of the thermoelectric element is constant. 断面積を一定とした場合における、電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。6 is a schematic diagram showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area is constant. 断面積を一定とした場合における、電極構造の異なる厚さ毎に、素子サイズに対してプロットしたTEG電力を示す略図である。6 is a schematic diagram showing TEG power plotted against element size for different thicknesses of the electrode structure when the cross-sectional area is constant.

Claims (51)

第1の端部および第2の端部をそれぞれ有するナノワイヤー、
前記各ナノワイヤーにおける少なくとも前記第1の端部を介して該ナノワイヤーを電気的に接続する接触層、および
前記接触層と電気的にカップリングされたシャントを備え、
前記ナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う熱電素子。
Nanowires each having a first end and a second end;
A contact layer electrically connecting the nanowires through at least the first end of each nanowire; and a shunt electrically coupled to the contact layer;
All of the nanowires are substantially parallel to each other,
The first contact resistivity between the first end and the contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the contact layer is less than 0.8 electron volts;
The contact layer is a thermoelectric element with a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W.
上記ナノワイヤーの間に配置される1つ以上の充填材をさらに備え、
前記1つ以上の充填材によって、上記ナノワイヤーは互いに相対的な位置に固定されることを特徴とする請求項1に記載の熱電素子。
Further comprising one or more fillers disposed between the nanowires;
The thermoelectric device according to claim 1, wherein the nanowires are fixed at positions relative to each other by the one or more fillers.
上記ナノワイヤーの各々は、上記第1の端部に関連付けられる第1のセグメント、および上記第2の端部に関連付けられる第2のセグメントをさらに備え、
前記第2のセグメントは実質的に、上記1つ以上の充填材によって周囲を囲まれ、
前記第1のセグメントは上記1つ以上の充填材から突出し、
上記接触層は、少なくとも上記第1のセグメントのそれぞれを介して上記ナノワイヤーを電気的に接続することを特徴とする、請求項2に記載の熱電素子。
Each of the nanowires further comprises a first segment associated with the first end, and a second segment associated with the second end,
The second segment is substantially surrounded by the one or more fillers;
The first segment protrudes from the one or more fillers;
The thermoelectric element according to claim 2, wherein the contact layer electrically connects the nanowires through at least each of the first segments.
上記1つ以上の充填材の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、窒化物、および酸化物からなる一群から選択される少なくとも1つの材料を含むことを特徴とする、請求項2に記載の熱電素子。   Each of the one or more fillers comprises at least one material selected from the group consisting of photoresist, spin-on glass, spin-on dopant, aerogel, xerogel, nitride, and oxide. Item 3. The thermoelectric element according to Item 2. 上記1つ以上の充填材の各々は、50ワット毎メートル毎ケルビン未満の熱伝導率を伴うことを特徴とする、請求項2に記載の熱電素子。   The thermoelectric element of claim 2, wherein each of the one or more fillers has a thermal conductivity of less than 50 watts per meter per kelvin. 上記第1の端部および上記第2の端部の間の距離は、少なくとも300μmであることを特徴とする、請求項1に記載の熱電素子。   The thermoelectric element according to claim 1, wherein a distance between the first end and the second end is at least 300 μm. 上記距離は、少なくとも525μmであることを特徴とする、請求項6に記載の熱電素子。   The thermoelectric element according to claim 6, wherein the distance is at least 525 μm. 上記ナノワイヤーは、0.01mm未満のサイズの面積を有することを特徴とする、請求項1に記載の熱電素子。 The thermoelectric device according to claim 1, wherein the nanowire has an area of a size of less than 0.01 mm 2 . 上記ナノワイヤーは、100mmのサイズの面積を有することを特徴とする、請求項1に記載の熱電素子。 The thermoelectric device according to claim 1, wherein the nanowire has an area of a size of 100 mm 2 . 少なくとも、350℃より高温の昇華温度および溶解温度を伴う請求項1に記載の熱電素子。   The thermoelectric device according to claim 1, wherein the thermoelectric device has at least a sublimation temperature and a melting temperature higher than 350 ° C. 上記溶解温度および上記昇華温度は800℃より高温であることを特徴とする、請求項10に記載の熱電素子。   The thermoelectric element according to claim 10, wherein the melting temperature and the sublimation temperature are higher than 800 ° C. 上記接触層は、半導体、半金属、および金属からなる一群から選択される少なくとも1つ以上の材料を含むことを特徴とする、請求項1に記載の熱電素子。   The thermoelectric element according to claim 1, wherein the contact layer includes at least one material selected from the group consisting of a semiconductor, a semimetal, and a metal. 上記半導体は、Si、Ge、C、B、P、N、Ga、As、およびInからなる一群から選択される少なくとも1つを含むことを特徴とする、請求項12に記載の熱電素子。   The thermoelectric element according to claim 12, wherein the semiconductor includes at least one selected from the group consisting of Si, Ge, C, B, P, N, Ga, As, and In. 上記半金属は、B、Ge、Si、およびSnからなる一群から選択される少なくとも1つを含むことを特徴とする、請求項12に記載の熱電素子。   The thermoelectric element according to claim 12, wherein the semimetal includes at least one selected from the group consisting of B, Ge, Si, and Sn. 上記金属は、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、Mo、TiSi、MoSi、およびWSiからなる一群から選択される少なくとも1つを含むことを特徴とする、請求項12に記載の熱電素子。   The metal is at least selected from the group consisting of Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, Mo, TiSi, MoSi, and WSi. The thermoelectric device according to claim 12, comprising one. 上記接触層は、1nm〜100,000nmの範囲の厚さを伴うことを特徴とする、請求項1に記載の熱電素子。   The thermoelectric device according to claim 1, wherein the contact layer has a thickness in the range of 1 nm to 100,000 nm. 上記シャントは、Ti、Al、Cu、Au、Ag、Pt、Ni、P、B、Cr、Li、W、Mg、TiW、TiNi、TiN、Mo、TiSi、MoSi、NiSi、WSi、グラファイト、スチール、ニッケルと鉄の合金、および、コバルトと、クロムと、ニッケルと、鉄と、モリブデンと、マンガンとの合金からなる一群から選択される少なくとも1つ以上の材料を含むことを特徴とする、請求項1に記載の熱電素子。   The shunts are Ti, Al, Cu, Au, Ag, Pt, Ni, P, B, Cr, Li, W, Mg, TiW, TiNi, TiN, Mo, TiSi, MoSi, NiSi, WSi, graphite, steel, An alloy of nickel and iron, and at least one material selected from the group consisting of alloys of cobalt, chromium, nickel, iron, molybdenum, and manganese, The thermoelectric element according to 1. 上記シャントは、1nm〜100,000nmの範囲の厚さを伴うことを特徴とする、請求項1に記載の熱電素子。   The thermoelectric device according to claim 1, wherein the shunt has a thickness in a range of 1 nm to 100,000 nm. 上記接触層を上記シャントと接続する結合層をさらに備え、
前記結合層は、10−10Ω毎平方〜10Ω毎平方の範囲のシート抵抗および10−2K/W〜1010K/Wの範囲の熱抵抗を伴うことを特徴とする、請求項1に記載の熱電素子。
A bond layer connecting the contact layer with the shunt;
2. The bonding layer according to claim 1, wherein the bonding layer has a sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square and a thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The thermoelectric element as described.
上記結合層は、半田、ろう付け材、および銀系の金属接着剤からなる一群から選択される1つ以上の結合材を含むことを特徴とする、請求項19に記載の熱電素子。   The thermoelectric element according to claim 19, wherein the bonding layer includes one or more bonding materials selected from the group consisting of solder, brazing material, and silver-based metal adhesive. 上記シャント上に形成される絶縁層をさらに備える請求項1に記載の熱電素子。   The thermoelectric element according to claim 1, further comprising an insulating layer formed on the shunt. 上記絶縁層は、SiO、Si、SiN、およびAlからなる一群から選択される1つ以上の材料を含むことを特徴とする、請求項21に記載の熱電素子。 The thermoelectric element according to claim 21, wherein the insulating layer includes one or more materials selected from the group consisting of SiO 2 , Si 3 N 4 , SiN, and Al 2 O 3 . 上記シャントは、上記ナノワイヤーを1つ以上の素子と電気的に接続するように構成されることを特徴とする、請求項1に記載の熱電素子。   The thermoelectric device according to claim 1, wherein the shunt is configured to electrically connect the nanowire to one or more devices. 上記接触層は、
上記各ナノワイヤーにおける少なくとも上記第1の端部とカップリンされる1つ以上の第1の接触材、および
前記1つ以上の第1の接触材を介して上記ナノワイヤーの各々を電気的に接続する1つ以上の第2の接触材を含み、
上記第1の端部および前記1つ以上の第1の接触材の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
上記第1の端部および前記1つ以上の第1の接触材の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記1つ以上の第1の接触材は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴い、
前記1つ以上の第2の接触材は、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴うことを特徴とする、請求項1に記載の熱電素子。
The contact layer is
One or more first contact materials coupled to at least the first end of each nanowire, and each of the nanowires electrically via the one or more first contact materials Including one or more second contact materials to connect,
A second contact resistivity between the first end and the one or more first contact materials is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the first end and the one or more first contact materials is less than 0.8 electron volts;
The one or more first contact materials are accompanied by a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
The thermoelectric element according to claim 1, wherein the one or more second contact materials are accompanied by a third thermal resistance in a range of 10 −2 K / W to 10 10 K / W.
上記1つ以上の第1の接触材を上記1つ以上の第2の接触材と接続する結合層をさらに備え、
前記結合層は、10−10Ω毎平方〜10Ω毎平方の範囲のシート抵抗、および、10−2K/W〜1010K/Wの範囲の熱抵抗を伴うことを特徴とする、請求項24に記載の熱電素子。
A bonding layer connecting the one or more first contact materials with the one or more second contact materials;
The bonding layer is characterized by a sheet resistance in the range of 10 -10 Ω per square to 10 Ω per square and a thermal resistance in the range of 10 -2 K / W to 10 10 K / W. 25. The thermoelectric element according to 24.
上記結合層は、半田、ろう付け材、および銀系の金属接着剤からなる一群から選択される1つ以上の結合材を含むことを特徴とする、請求項25に記載の熱電素子。   26. The thermoelectric device according to claim 25, wherein the bonding layer includes one or more bonding materials selected from the group consisting of solder, brazing material, and silver-based metal adhesive. 上記第1の接触抵抗率および上記第2の接触抵抗率は、等しいことを特徴とする、請求項24に記載の熱電素子。   The thermoelectric element according to claim 24, wherein the first contact resistivity and the second contact resistivity are equal. 上記第1の仕事関数および上記第2の仕事関数は、等しいことを特徴とする、請求項24に記載の熱電素子。   The thermoelectric element according to claim 24, wherein the first work function and the second work function are equal. 上記1つ以上の第1の接触材および上記1つ以上の第2の接触材は、同一であることを特徴とする、請求項24に記載の熱電素子。   The thermoelectric element according to claim 24, wherein the one or more first contact materials and the one or more second contact materials are the same. 上記1つ以上の第1の接触材および上記1つ以上の第2の接触材は、異なる接触材であることを特徴とする、請求項24に記載の熱電素子。   The thermoelectric element according to claim 24, wherein the one or more first contact materials and the one or more second contact materials are different contact materials. 第1の端部およびその反対側の第2の端部をそれぞれ有するナノワイヤー、
上記各ナノワイヤーにおける少なくとも前記第1の端部を介して該ナノワイヤーを電気的に接続する第1の接触層と、前記第1の接触層に電気的にカップリングされる第1のシャントとを備える第1の電極構造、および
上記各ナノワイヤーにおける少なくとも前記第2の端部を介して前記ナノワイヤーを電気的に接続する第2の接触層と、前記第2の接触層に電気的にカップリングされる第2のシャントとを備える第2の電極構造を備え、
前記ナノワイヤーの全ては、実質的に互いに並行であり、
前記第1の端部および前記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴い、
前記第2の端部および前記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第2の端部および前記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う熱電素子。
Nanowires each having a first end and a second end opposite thereto,
A first contact layer electrically connecting the nanowires through at least the first end of each nanowire; and a first shunt electrically coupled to the first contact layer; A first electrode structure comprising: a second contact layer that electrically connects the nanowires via at least the second end of each nanowire; and electrically connected to the second contact layer A second electrode structure comprising a second shunt to be coupled;
All of the nanowires are substantially parallel to each other,
A first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the first contact layer is less than 0.8 electron volts;
The first contact layer is accompanied by a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
A second contact resistivity between the second end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the second end and the second contact layer is less than 0.8 electron volts;
The second contact layer is a thermoelectric element with a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W.
上記第1の接触を上記第1のシャントと接続する1つ以上の第1の結合材と、
上記第2の接触を上記第2のシャントと接続する1つ以上の第2の結合材とをさらに備え、
前記1つ以上の第1の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲の第1のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴い、
前記1つ以上の第2の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲の第2のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴うことを特徴とする、請求項31に記載の熱電素子。
One or more first binders connecting the first contact with the first shunt;
One or more second binding materials connecting the second contact with the second shunt;
The one or more first binders include a first sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square, and a third in the range of 10 −2 K / W to 10 10 K / W. With a thermal resistance of
The one or more second binders include a second sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square and a fourth in the range of 10 −2 K / W to 10 10 K / W. The thermoelectric element according to claim 31, wherein the thermoelectric element is accompanied by a thermal resistance of
上記第1の接触層は、
上記各ナノワイヤーの少なくとも上記第1の端部と電気的にカップリングされる1つ以上の第1の接触材、および
少なくとも前記1つ以上の接触材を介して上記ナノワイヤーの各々を電気的に接続する1つ以上の第2の接触材を含み、
上記第1の端部および前記1つ以上の第1の接触材の間の第3の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
上記第1の端部および前記1つ以上の第1の接触材の間の第3の仕事関数は、0.8エレクトロンボルト未満であり、
前記1つ以上の第1の接触材は、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴い、
前記1つ以上の第2の接触材は10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴うことを特徴とする、請求項31に記載の熱電素子。
The first contact layer is
One or more first contact materials electrically coupled to at least the first end of each nanowire; and each of the nanowires is electrically connected via at least the one or more contact materials. Including one or more second contact materials connected to
A third contact resistivity between the first end and the one or more first contact materials is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A third work function between the first end and the one or more first contact materials is less than 0.8 electron volts;
The one or more first contact materials are accompanied by a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
32. The thermoelectric element according to claim 31, wherein the one or more second contact materials are accompanied by a fourth thermal resistance in the range of 10 <-2 > K / W to 10 < 10 > K / W.
上記第1のシャントは、上記各ナノワイヤーにおける上記第1の端部を、1つ以上の素子と電気的に接続するように構成されることを特徴とする、請求項31に記載の熱電素子。   32. The thermoelectric element of claim 31, wherein the first shunt is configured to electrically connect the first end of each nanowire to one or more elements. . 上記第2のシャントは、上記各ナノワイヤーにおける上記第2の端部を、1つ以上の素子と電気的に接続するように構成されることを特徴とする、請求項31に記載の熱電素子。   32. The thermoelectric element of claim 31, wherein the second shunt is configured to electrically connect the second end of each nanowire to one or more elements. . 第1の端部およびその反対側の第2の端部をそれぞれ有する第1のナノワイヤー、
上記各第1のナノワイヤーにおける少なくとも前記第1の端部を介して該第1のナノワイヤーを電気的に接続する第1の接触層と、前記第1の接触層に電気的にカップリングされる第1のシャントとを備える第1の電極構造、
第3の端部およびその反対側の第4の端部をそれぞれ有し、前記第1のナノワイヤーと異なる第2のナノワイヤー、および
上記各第2のナノワイヤーにおける少なくとも前記第3の端部を介して該第2のナノワイヤーを電気的に接続する第2の接触層と、前記第2の接触層に電気的にカップリングされる第2のシャントとを備える第2の電極構造を備える熱電素子であって、
前記第1のナノワイヤーの全ては実質的に互いに並行であり、
前記第2のナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴い、
前記第3の端部および前記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第3の端部および前記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴い、
前記第2の端部は前記第4の端部と電気的にカップリングされる、熱電素子。
First nanowires each having a first end and a second end opposite thereto,
A first contact layer that electrically connects the first nanowires through at least the first end of each first nanowire, and is electrically coupled to the first contact layer. A first electrode structure comprising a first shunt
A second nanowire having a third end and a fourth end opposite to the third end and different from the first nanowire; and at least the third end of each second nanowire A second electrode structure comprising: a second contact layer electrically connecting the second nanowires via the second contact layer; and a second shunt electrically coupled to the second contact layer. A thermoelectric element,
All of the first nanowires are substantially parallel to each other;
All of the second nanowires are substantially parallel to each other;
A first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the first contact layer is less than 0.8 electron volts;
The first contact layer is accompanied by a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the third end and the second contact layer is less than 0.8 electron volts;
The second contact layer has a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
The thermoelectric element, wherein the second end is electrically coupled to the fourth end.
第1の側およびその反対側の第2の側を有する1つ以上の結合材をさらに備え、
前記第1の側は前記第2の側と電気的にカップリングされ、
前記第2の側は上記第4の端部と電気的にカップリングされ、
前記1つ以上の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲のシート抵抗および10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴うことを特徴とする、請求項36に記載の熱電素子。
One or more binders having a first side and a second side opposite thereto;
The first side is electrically coupled to the second side;
The second side is electrically coupled to the fourth end;
The one or more binders are accompanied by a sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square and a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The thermoelectric element according to claim 36.
上記1つ以上の結合材は、半田、ろう付け材、および銀系の金属接着剤からなる一群から選択されることを特徴とする、請求項37に記載の熱電素子。   The thermoelectric element according to claim 37, wherein the one or more binders are selected from the group consisting of solder, brazing material, and silver-based metal adhesive. 上記第1の接触を上記第1のシャントと接続する1つ以上の第1の結合材と、
上記第2の接触を上記第2のシャントと接続する1つ以上の第2の結合材とをさらに備え、
前記1つ以上の第1の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲の第1のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴い、
前記1つ以上の第2の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲の第2のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴うことを特徴とする、請求項36に記載の熱電素子。
One or more first binders connecting the first contact with the first shunt;
One or more second binding materials connecting the second contact with the second shunt;
The one or more first binders include a first sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square, and a third in the range of 10 −2 K / W to 10 10 K / W. With a thermal resistance of
The one or more second binders include a second sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square, and a fourth in the range of 10 −2 K / W to 10 10 K / W. The thermoelectric element according to claim 36, wherein the thermoelectric element is accompanied by a thermal resistance of
第1の端部およびその反対側の第2の端部をそれぞれ有し、基板の第1の側と関連付けられる第1のナノワイヤー、
上記各第1のナノワイヤーにおける少なくとも前記第1の端部を介して該第1のナノワイヤーを電気的に接続する第1の接触層と、前記第1の接触層に電気的にカップリングされる第1のシャントとを備える第1の電極構造、
第3の端部およびその反対側の第4の端部をそれぞれ有し、前記基板の前記第1の側の反対側の第2の側に関連付けられる、前記第1のナノワイヤーと異なる第2のナノワイヤー、および
上記各第2のナノワイヤーにおける少なくとも前記第3の端部を介して該第2のナノワイヤーを電気的に接続する第2の接触層と、前記第2の接触層に電気的に接続する第2のシャントとを備える第2の電極構造を備える熱電素子であって、
前記第1のナノワイヤーの全ては実質的に互いに並行であり、
前記第2のナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴い、
前記第3の端部および前記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第3の端部および前記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う、熱電素子。
A first nanowire, each having a first end and a second end opposite the first end, associated with the first side of the substrate;
A first contact layer that electrically connects the first nanowires through at least the first end of each first nanowire, and is electrically coupled to the first contact layer. A first electrode structure comprising a first shunt
A second, different from the first nanowire, each having a third end and a fourth end opposite the second end and associated with a second side opposite to the first side of the substrate. A second contact layer that electrically connects the second nanowire via at least the third end of each of the second nanowires, and the second contact layer is electrically connected to the second contact layer. A thermoelectric element comprising a second electrode structure comprising a second shunt that is connected electrically,
All of the first nanowires are substantially parallel to each other;
All of the second nanowires are substantially parallel to each other;
A first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the first contact layer is less than 0.8 electron volts;
The first contact layer is accompanied by a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the third end and the second contact layer is less than 0.8 electron volts;
The second contact layer is a thermoelectric element with a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W.
上記第1の接触を上記第1のシャントと接続する1つ以上の第1の結合材と、
上記第2の接触を上記第2のシャントと接続する1つ以上の第2の結合材とをさらに備え、
前記1つ以上の第1の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲の第1のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴い、
前記1つ以上の第2の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲の第2のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第4の熱抵抗を伴うことを特徴とする、請求項40に記載の熱電素子。
One or more first binders connecting the first contact with the first shunt;
One or more second binding materials connecting the second contact with the second shunt;
The one or more first binders include a first sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square, and a third in the range of 10 −2 K / W to 10 10 K / W. With a thermal resistance of
The one or more second binders include a second sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square, and a fourth in the range of 10 −2 K / W to 10 10 K / W. The thermoelectric element according to claim 40, wherein the thermoelectric element is accompanied by a thermal resistance of
第1の端部および第2の端部をそれぞれ有するナノワイヤーを形成する工程、
上記各ナノワイヤーにおける少なくとも前記第1の端部を介して該ナノワイヤーを電気的に接続する接触層を堆積させる工程、および
前記接触層に電気的にカップリングされるシャントを形成する工程を備える熱電素子の作製方法であって、
前記ナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記接触層は10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴う熱電素子の製造方法。
Forming nanowires each having a first end and a second end;
Depositing a contact layer electrically connecting the nanowires through at least the first end of each nanowire; and forming a shunt electrically coupled to the contact layer. A method for producing a thermoelectric device, comprising:
All of the nanowires are substantially parallel to each other,
The first contact resistivity between the first end and the contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the contact layer is less than 0.8 electron volts;
The contact layer is a method for manufacturing a thermoelectric element with a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W.
1つ以上の結合材を用いて上記接触層を上記シャントに結合させる工程をさらに備える請求項42に記載の熱電素子の製造方法。   43. The method of manufacturing a thermoelectric element according to claim 42, further comprising the step of bonding the contact layer to the shunt using one or more bonding materials. 上記シャント上に絶縁層を形成する工程をさらに備える請求項42に記載の熱電素子の製造方法。   43. The method of manufacturing a thermoelectric element according to claim 42, further comprising a step of forming an insulating layer on the shunt. 上記接触層を堆積させる工程は、
上記各ナノワイヤーにおける少なくとも上記第1の端部の上に、1つ以上の第1の接触材を堆積させる工程、および
少なくとも前記1つ以上の第1の接触材を介して上記ナノワイヤーのそれぞれを電気的に接続する1つ以上の第2の接触材を堆積させる工程を備え、
前記第1の端部および前記1つ以上の第1の接触材の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記1つ以上の第1の接触材の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記1つ以上の第1の接触材は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴い、
前記1つ以上の第2の接触材は、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴うことを特徴とする、請求項42に記載の熱電素子の製造方法。
Depositing the contact layer comprises:
Depositing one or more first contact materials on at least the first end of each nanowire; and each of the nanowires via at least the one or more first contact materials Depositing one or more second contact materials that electrically connect
A second contact resistivity between the first end and the one or more first contact materials is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the first end and the one or more first contact materials is less than 0.8 electron volts;
The one or more first contact materials are accompanied by a second thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
43. The thermoelectric element manufacturing of claim 42, wherein the one or more second contact materials are accompanied by a third thermal resistance in the range of 10 <-2 > K / W to 10 < 10 > K / W. Method.
上記接触層を形成する工程は、1つ以上の結合材を用いて上記1つ以上の第1の接触材を上記1つ以上の第2の接触材と結合させる工程をさらに備える、請求項45に記載の熱電素子の製造方法。   46. The step of forming the contact layer further comprises bonding the one or more first contact materials with the one or more second contact materials using one or more bonding materials. The manufacturing method of the thermoelectric element as described in 1 .. 第1の端部およびその反対側の第2の端部をそれぞれ有するナノワイヤーを形成する工程、
第1の電極構造を形成する工程であって、上記各ナノワイヤーにおける少なくとも前記第1の端部を介して該ナノワイヤーを電気的に接続する第1の接触層を堆積させる工程と、前記第1の接触層に電気的にカップリングされる第1のシャントを形成する工程とを備える工程、および
第2の電極構造を形成する工程であって、上記各ナノワイヤーにおける少なくとも前記第2の端部を介して該ナノワイヤーを電気的に接続する第2の接触層を堆積させる工程と、前記第2の接触層に電気的にカップリングされる第2のシャントを形成する工程とを備える工程を備える、熱電素子の製造方法であって、
前記ナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴い、
前記第2の端部および前記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第2の端部および前記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う、熱電素子の製造方法。
Forming nanowires each having a first end and a second end opposite thereto;
Forming a first electrode structure, depositing a first contact layer electrically connecting the nanowires through at least the first end of each nanowire; and Forming a first shunt that is electrically coupled to one contact layer, and forming a second electrode structure, wherein at least the second end of each nanowire Depositing a second contact layer that electrically connects the nanowires via a portion, and forming a second shunt electrically coupled to the second contact layer A method for manufacturing a thermoelectric device comprising:
All of the nanowires are substantially parallel to each other,
A first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the first contact layer is less than 0.8 electron volts;
The first contact layer is accompanied by a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
A second contact resistivity between the second end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the second end and the second contact layer is less than 0.8 electron volts;
The method for manufacturing a thermoelectric element, wherein the second contact layer has a second thermal resistance in a range of 10 −2 K / W to 10 10 K / W.
第1の端部およびその反対側の第2の端部をそれぞれ有する第1のナノワイヤーを形成する工程、
第1の電極構造を形成する工程であって、上記第1のナノワイヤーにおける少なくとも前記第1の端部を介して該第1のナノワイヤーを電気的に接続する第1の接触層と、前記第1の接触層に電気的に接続される第1のシャントとを堆積させる工程とを備える工程、および
第3の端部およびその反対側の第4の端部をそれぞれ有する第2のナノワイヤーを形成する工程、
第2の電極構造を形成する工程であって、上記第2のナノワイヤーにおける少なくとも前記第3の端部を介して該第2のナノワイヤーを電気的に接続する第2の接触層を堆積させる工程と、前記第2の接触層に電気的に接続される第2のシャントを形成する工程とを備える工程、および
前記第2の端部を前記第4の端部と電気的に接続する工程を備える、熱電素子の製造方法であって、
前記第1のナノワイヤーの全ては実質的に互いに並行であり、
前記第2のナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴い、
前記第3の端部および前記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第3の端部および前記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う、熱電素子の製造方法。
Forming first nanowires each having a first end and a second end opposite thereto,
Forming a first electrode structure, wherein the first contact layer electrically connects the first nanowire through at least the first end of the first nanowire; and Depositing a first shunt electrically connected to the first contact layer, and a second nanowire having a third end and a fourth end opposite thereto, respectively. Forming a process,
Forming a second electrode structure, wherein a second contact layer that electrically connects the second nanowire through at least the third end of the second nanowire is deposited; And a step of forming a second shunt electrically connected to the second contact layer, and a step of electrically connecting the second end to the fourth end A method for manufacturing a thermoelectric device comprising:
All of the first nanowires are substantially parallel to each other;
All of the second nanowires are substantially parallel to each other;
A first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the first contact layer is less than 0.8 electron volts;
The first contact layer is accompanied by a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the third end and the second contact layer is less than 0.8 electron volts;
The method for manufacturing a thermoelectric element, wherein the second contact layer has a second thermal resistance in a range of 10 −2 K / W to 10 10 K / W.
上記第2の端部を上記第4の端部と電気的に接続する上記工程は、第1の側およびその反対側の第2の側を有する1つ以上の結合材を用いて上記第2の端部を上記第4の端部と結合させる工程を備え、
前記第1の側は上記第2の端部と電気的に接続され、
前記第2の側は上記第4の端部と電気的に接続され、
前記1つ以上の結合材は、10−10Ω毎平方〜10Ω毎平方の範囲のシート抵抗、および、10−2K/W〜1010K/Wの範囲の第3の熱抵抗を伴うことを特徴とする、請求項48に記載の熱電素子の製造方法。
The step of electrically connecting the second end to the fourth end includes the step of using the one or more binders having a first side and a second side opposite thereto. Joining the end of the second end with the fourth end,
The first side is electrically connected to the second end;
The second side is electrically connected to the fourth end;
The one or more binders are accompanied by a sheet resistance in the range of 10 −10 Ω per square to 10 Ω per square and a third thermal resistance in the range of 10 −2 K / W to 10 10 K / W. The method for manufacturing a thermoelectric element according to claim 48, wherein:
第5の端部およびその反対側の第6の端部をそれぞれ有する第3のナノワイヤーを形成する工程をさらに備え、
上記第2の端部を上記第4の端部と電気的に接続する上記工程は、
1つ以上の第1の結合材を用いて上記第2の端部を前記第5の端部と結合させる工程、および
1つ以上の第2の結合材を用いて上記第4の端部を前記第6の端部と結合させる工程を備え、
前記第3のナノワイヤーの全ては、実質的に互いに並行であることを特徴とする、請求項48に記載の熱電素子の製造方法。
Further comprising forming third nanowires each having a fifth end and a sixth end opposite thereto,
The step of electrically connecting the second end to the fourth end includes:
Joining the second end to the fifth end using one or more first binders; and connecting the fourth end using one or more second binders. Combining with the sixth end,
49. The method of manufacturing a thermoelectric element according to claim 48, wherein all of the third nanowires are substantially parallel to each other.
第1の端部およびその反対側の第2の端部をそれぞれ有し、基板の第1の側に関連付けられる第1のナノワイヤーを形成する工程、
第1の電極構造を形成する工程であって、前記各第1のナノワイヤーにおける少なくとも前記第1の端部を介して該第1のナノワイヤーを電気的に接続する第1の接触層を堆積させる工程と、前記第1の接触層に電気的に接続される第1のシャントを形成する工程とを備える工程、
第3の端部およびその反対側の第4の端部をそれぞれ有し、前記基板の前記第1の側の反対側の第2の側に関連付けられる、前記第1のナノワイヤーと異なる第2のナノワイヤーを形成する工程、および
第2の電極構造を形成する工程であって、前記第2のナノワイヤーにおける少なくとも前記第3の端部を介して該第2のナノワイヤーを電気的に接続する第2の接触層を堆積させる工程と、前記第2の接触層に電気的に接続される第2のシャントを形成する工程とを備える工程、を備える熱電素子の製造方法であって、
前記第1のナノワイヤーの全ては実質的に互いに並行であり、
前記第2のナノワイヤーの全ては実質的に互いに並行であり、
前記第1の端部および前記第1の接触層の間の第1の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第1の端部および前記第1の接触層の間の第1の仕事関数は、0.8エレクトロンボルト未満であり、
前記第1の接触層は、10−2K/W〜1010K/Wの範囲の第1の熱抵抗を伴い、
前記第3の端部および前記第2の接触層の間の第2の接触抵抗率は、10−13Ω‐m〜10−7Ω‐mの範囲であり、
前記第3の端部および前記第2の接触層の間の第2の仕事関数は、0.8エレクトロンボルト未満であり、
前記第2の接触層は、10−2K/W〜1010K/Wの範囲の第2の熱抵抗を伴う、熱電素子の製造方法。
Forming a first nanowire, each having a first end and a second end opposite the first end, associated with the first side of the substrate;
Forming a first electrode structure, depositing a first contact layer electrically connecting the first nanowires through at least the first end of each first nanowire; And a step of forming a first shunt electrically connected to the first contact layer;
A second, different from the first nanowire, each having a third end and a fourth end opposite the second end and associated with a second side opposite to the first side of the substrate. Forming a second nanowire, and forming a second electrode structure, wherein the second nanowire is electrically connected via at least the third end of the second nanowire. A step of depositing a second contact layer, and a step of forming a second shunt electrically connected to the second contact layer.
All of the first nanowires are substantially parallel to each other;
All of the second nanowires are substantially parallel to each other;
A first contact resistivity between the first end and the first contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A first work function between the first end and the first contact layer is less than 0.8 electron volts;
The first contact layer is accompanied by a first thermal resistance in the range of 10 −2 K / W to 10 10 K / W,
The second contact resistivity between the third end and the second contact layer is in the range of 10 −13 Ω-m 2 to 10 −7 Ω-m 2 ;
A second work function between the third end and the second contact layer is less than 0.8 electron volts;
The method for manufacturing a thermoelectric element, wherein the second contact layer has a second thermal resistance in a range of 10 −2 K / W to 10 10 K / W.
JP2013552585A 2011-02-02 2012-02-01 Electrode structure and method for nanostructure arrays Pending JP2014510396A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161438709P 2011-02-02 2011-02-02
US61/438,709 2011-02-02
US13/331,768 2011-12-20
US13/331,768 US20120152295A1 (en) 2010-12-21 2011-12-20 Arrays of filled nanostructures with protruding segments and methods thereof
PCT/US2012/023425 WO2012161757A1 (en) 2011-02-02 2012-02-01 Electrode structures for arrays of nanostructures and methods thereof

Publications (2)

Publication Number Publication Date
JP2014510396A true JP2014510396A (en) 2014-04-24
JP2014510396A5 JP2014510396A5 (en) 2015-03-26

Family

ID=47217566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013552585A Pending JP2014510396A (en) 2011-02-02 2012-02-01 Electrode structure and method for nanostructure arrays

Country Status (7)

Country Link
EP (1) EP2671255A4 (en)
JP (1) JP2014510396A (en)
KR (1) KR20140012073A (en)
CN (1) CN103460387A (en)
BR (1) BR112013019766A2 (en)
CA (1) CA2825888A1 (en)
WO (1) WO2012161757A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992244A (en) * 2016-01-20 2017-07-28 财团法人工业技术研究院 Thermoelectric conversion device and thermoelectric converter
JP2017191816A (en) * 2016-04-11 2017-10-19 学校法人東京理科大学 Conductive film-attached columnar ingot substrate, method for manufacturing the same, silicide-based thermoelectric conversion element, method for manufacturing the same, thermoelectric conversion module, and composition for forming electrode layer of silicide-based thermoelectric conversion element
WO2019003581A1 (en) * 2017-06-27 2019-01-03 株式会社村田製作所 Thermoelectric conversion module and electronic component module
WO2019003582A1 (en) * 2017-06-27 2019-01-03 株式会社村田製作所 Thermoelectric conversion module and electronic component module
KR20210065342A (en) * 2019-11-27 2021-06-04 한국세라믹기술원 Infrared rejecting transparent electrode adhesive and smart window using the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2807682A1 (en) 2012-01-25 2014-12-03 Alphabet Energy, Inc. Modular thermoelectric units for heat recovery systems and methods thereof
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
US9065017B2 (en) 2013-09-01 2015-06-23 Alphabet Energy, Inc. Thermoelectric devices having reduced thermal stress and contact resistance, and methods of forming and using the same
CN103579484A (en) * 2013-11-05 2014-02-12 姚芸 Metallic conductor electrode for thermoelectric generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068746A (en) * 1999-08-24 2001-03-16 Seiko Instruments Inc Thermoelectric conversion element and its manufacture
WO2008060282A1 (en) * 2006-11-17 2008-05-22 General Electric Company Thermal transfer and power generation devices and methods of making the same
JP2009043783A (en) * 2007-08-06 2009-02-26 Denso Corp Multilayer thermoelectric conversion element, and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MXPA03008935A (en) * 2001-03-30 2004-06-30 Univ California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom.
US8154093B2 (en) * 2002-01-16 2012-04-10 Nanomix, Inc. Nano-electronic sensors for chemical and biological analytes, including capacitance and bio-membrane devices
JP2004031696A (en) * 2002-06-26 2004-01-29 Kyocera Corp Thermoelectric module and method for manufacturing the same
US20050060884A1 (en) * 2003-09-19 2005-03-24 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US6969679B2 (en) * 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US8039726B2 (en) * 2005-05-26 2011-10-18 General Electric Company Thermal transfer and power generation devices and methods of making the same
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US20080178920A1 (en) * 2006-12-28 2008-07-31 Schlumberger Technology Corporation Devices for cooling and power
US7905013B2 (en) * 2007-06-04 2011-03-15 Sharp Laboratories Of America, Inc. Method for forming an iridium oxide (IrOx) nanowire neural sensor array
FR2923601B1 (en) * 2007-11-12 2010-01-01 Commissariat Energie Atomique AN ELECTROMAGNETIC RADIATION DETECTOR WITH NANOFIL CONNECTION AND METHOD OF MAKING SAME
TWI401830B (en) * 2008-12-31 2013-07-11 Ind Tech Res Inst Low heat leakage thermoelectric nanowire arrays and manufacture method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068746A (en) * 1999-08-24 2001-03-16 Seiko Instruments Inc Thermoelectric conversion element and its manufacture
WO2008060282A1 (en) * 2006-11-17 2008-05-22 General Electric Company Thermal transfer and power generation devices and methods of making the same
JP2009043783A (en) * 2007-08-06 2009-02-26 Denso Corp Multilayer thermoelectric conversion element, and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992244A (en) * 2016-01-20 2017-07-28 财团法人工业技术研究院 Thermoelectric conversion device and thermoelectric converter
CN106992244B (en) * 2016-01-20 2019-01-18 财团法人工业技术研究院 Thermoelectric conversion device and thermoelectric converter
JP2017191816A (en) * 2016-04-11 2017-10-19 学校法人東京理科大学 Conductive film-attached columnar ingot substrate, method for manufacturing the same, silicide-based thermoelectric conversion element, method for manufacturing the same, thermoelectric conversion module, and composition for forming electrode layer of silicide-based thermoelectric conversion element
WO2019003581A1 (en) * 2017-06-27 2019-01-03 株式会社村田製作所 Thermoelectric conversion module and electronic component module
WO2019003582A1 (en) * 2017-06-27 2019-01-03 株式会社村田製作所 Thermoelectric conversion module and electronic component module
KR20210065342A (en) * 2019-11-27 2021-06-04 한국세라믹기술원 Infrared rejecting transparent electrode adhesive and smart window using the same
KR102265762B1 (en) 2019-11-27 2021-06-15 한국세라믹기술원 Infrared rejecting transparent electrode adhesive and smart window using the same

Also Published As

Publication number Publication date
KR20140012073A (en) 2014-01-29
EP2671255A4 (en) 2015-10-28
WO2012161757A1 (en) 2012-11-29
EP2671255A1 (en) 2013-12-11
CA2825888A1 (en) 2012-11-29
BR112013019766A2 (en) 2019-09-24
CN103460387A (en) 2013-12-18

Similar Documents

Publication Publication Date Title
US20160322554A1 (en) Electrode structures for arrays of nanostructures and methods thereof
US20150147842A1 (en) Arrays of filled nanostructures with protruding segments and methods thereof
JP2014510396A (en) Electrode structure and method for nanostructure arrays
Hochbaum et al. Enhanced thermoelectric performance of rough silicon nanowires
KR101631042B1 (en) Nanostructures having high performance thermoelectric properties
US9514931B2 (en) Low thermal conductivity matrices with embedded nanostructures and methods thereof
US9209375B2 (en) Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
US9240328B2 (en) Arrays of long nanostructures in semiconductor materials and methods thereof
Gadea et al. Silicon-based nanostructures for integrated thermoelectric generators
US20070277866A1 (en) Thermoelectric nanotube arrays
US8569740B2 (en) High efficiency thermoelectric materials and devices
JP2010027895A (en) Thermoelectric conversion element
WO2010010783A1 (en) Thermoelectric conversion element
Kochergin High Efficiency Thermoelectric Materials and Devices
Yoo et al. High Thermoelectric Figure of Merit in Silicon Nanowires Via a Corrugated Surface Modulation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131