JP2014131026A - 印刷回路基板及び印刷回路基板の表面処理方法 - Google Patents
印刷回路基板及び印刷回路基板の表面処理方法 Download PDFInfo
- Publication number
- JP2014131026A JP2014131026A JP2013248923A JP2013248923A JP2014131026A JP 2014131026 A JP2014131026 A JP 2014131026A JP 2013248923 A JP2013248923 A JP 2013248923A JP 2013248923 A JP2013248923 A JP 2013248923A JP 2014131026 A JP2014131026 A JP 2014131026A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- lead
- free solder
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/081—Blowing of gas, e.g. for cooling or for providing heat during solder reflowing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】本発明は、ソルダレジストの高さと同等な高さの鉛フリーはんだ(Pb‐free solder)で表面処理された銅箔層を含む印刷回路基板、及び印刷回路基板の表面処理方法に関する。
【解決手段】本発明によると、超微細ピッチ(300μm以下)サイズのパッケージ基板やインターポーザ基板の表面処理を低価の工程で容易に実現することができる。また、鉛フリーはんだ(Pb‐free solder)を用いることで環境にやさしい工程で印刷回路基板の表面処理を実現することができ、高温に敏感な有機物に基づくパッケージ基板やインターポーザ基板の表面処理を容易にすることができる。
【選択図】図1
【解決手段】本発明によると、超微細ピッチ(300μm以下)サイズのパッケージ基板やインターポーザ基板の表面処理を低価の工程で容易に実現することができる。また、鉛フリーはんだ(Pb‐free solder)を用いることで環境にやさしい工程で印刷回路基板の表面処理を実現することができ、高温に敏感な有機物に基づくパッケージ基板やインターポーザ基板の表面処理を容易にすることができる。
【選択図】図1
Description
本発明は、印刷回路基板及び印刷回路基板の表面処理方法に関する。
電子産業は、次第に軽量化、小型化、高速化、多機能化、及び高性能化され、高い信頼性を有する製品を安価で製造する方向に行われている。これにより、ICのI/O数の急激な増加とともに高密度のパッケージング技術が求められており、これを可能にする重要な技術の一つがSIP(system in package)技術である。
SIP技術において、パッケージ基板の微細ピッチ(Fine pitch)技術は、ICのI/O数の急激な増加による微細ピッチ化に適切に対応できていない。そのため、ICとパッケージ基板との電気的連結(Interconnection)を可能にする基板としてインターポーザ(Interposer)基板が台頭している。
このようなインターポーザ基板は、非常に小さいピッチ(pitch)とパッドサイズを有しており、基板の特性上、非常に薄い厚さを有する。また、有機物に基づくインターポーザは、高温工程時に熱によって深刻な損傷を受ける恐れがある。特に、このようなインターポーザ基板やパッケージ基板は、非常に小さいパッドサイズとピッチを有する。そのため、従来の表面処理方式では、このような特殊な基板において多くの問題が生じると予想される。
PCB表面処理とは、印刷回路基板(PCB)の銅線回路の酸化防止及び搭載部品との接続容易性のために施すPCBの銅露出部位コーティング方式である。このようなPCB表面処理方式は、PCBの表面にIC及び電子部品を配置するために開放しておいた銅箔層の銅露出部位をコーティングして銅露出部位の酸化を防止し、また、電子部品の表面実装時にICや電子部品の接合力を強化する役割をする。
このようなPCBの表面処理方式としては、HASL(Hot Air Solder Leveling)、無電解金(Gold)メッキ、OSP(Organic Solderability Preservative)、無電解スズ(Sn)メッキ、無電解銀(Ag)メッキ、無電解パラジウム(Pd)メッキなどが挙げられる。
このうち、前記HASL(Hot Air Solder Leveling)は、溶融点以上の液体はんだコータ上をPCB製品が通過することではんだの表面張力による濡れ性を用いてPCB銅箔層にはんだがコーティングされる方式である。しかし、前記方法は、はんだを均一にコーティングすることができないため微細ピッチには適用することができず、また、所望しない部位にはんだが付いている場合にその部分のみ微細に除去することも困難であるという問題がある。
本発明の目的は、鉛フリーはんだ(Pb‐free solder)を用いて表面処理された銅箔層を含む印刷回路基板を提供することにある。
また、本発明の他の目的は、従来のHASL処理方式においてスループット(Throughput)の長所を最大化して超微細ピッチ(100μm以下)サイズの基板パッドにも安定した表面処理が可能な印刷回路基板の表面処理方法を提供することにある。
本発明による印刷回路基板は、ソルダレジストの高さと同等な高さの鉛フリーはんだ(Pb‐free solder)で表面処理された銅箔層を含むことを特徴とする。
前記鉛フリーはんだはSnを主成分とし、これにBi、In、Ag、Zn、及びCuから選択される1種以上を含むことができる。
前記鉛フリーはんだは融点110〜220℃であることが好ましい。
前記印刷回路基板はパッケージ基板またはインターポーザ基板であることができる。
前記銅箔層は、パッドサイズが200μm以下であり、パッドピッチが300μm以下である微細ピッチの銅パッドが好ましい。
また、本発明による印刷回路基板の表面処理方法は、銅箔層以外のオープン(open)パッドをマスクで覆う段階と、前記銅箔層に鉛フリーはんだ粉末を加える段階と、前記マスクを除去する段階と、前記銅箔層に加えられた鉛フリーはんだ粉末をリフローして前記鉛フリーはんだ粉末を凝集する段階と、前記凝集された鉛フリーはんだ粉末を高温水蒸気流入噴射法(Hot Air Flux Spray)で平坦化させる段階と、を含むことができる。
前記銅箔は、パッドサイズが200μm以下であり、パッドピッチが300μm以下である微細ピッチの銅パッドが好ましい。
前記鉛フリーはんだ粉末はSnを主成分とし、これにBi、In、Ag、Zn、及びCuから選択される1種以上を含むことができる。
前記鉛フリーはんだ粉末は融点110〜220℃であることが好ましい。
前記鉛フリーはんだ粉末の平均粒径は前記オープンパッド径の1/2以下であることができる。
前記リフローは、前記鉛フリーはんだ粉末の溶融点以上で行われることができる。
本発明によると、超微細ピッチ(300μm以下)サイズのパッケージ基板やインターポーザ基板の表面処理を低価の工程で容易に実現することができる。
また、鉛フリーはんだ(Pb‐free solder)を用いることで環境にやさしい工程で印刷回路基板の表面処理を実現することができ、高温に敏感な有機物に基づくパッケージ基板やインターポーザ基板の表面処理を容易にすることができる。
以下、本発明をより詳細に説明すると次のとおりである。
本明細書で用いられる用語は、特定の実施例を説明するために用いられ、本発明を限定しようとするものではない。本明細書に用いられたように、単数形は文脈上異なる場合を明白に指摘するものでない限り、複数形を含むことができる。また、本明細書で用いられる「含む(comprise)」及び/または「含んでいる(comprising)」は言及された形状、数字、段階、動作、部材、要素、及び/またはこれらの組み合わせが存在することを特定するものであり、一つ以上の他の形状、数字、段階、動作、部材、要素、及び/またはこれらの組み合わせの存在または付加を排除するものではない。
本発明は、印刷回路基板と印刷回路基板の表面処理方法に関する。
本発明による印刷回路基板は、ソルダレジストの高さと同等な高さの鉛フリーはんだ(Pb‐free solder)で表面処理された銅箔層を含むことを特徴とする。
本発明では、印刷回路基板の銅線回路の酸化防止及び搭載部品との接続容易性のためのPCB銅露出部位の表面処理を鉛フリーはんだを用いて施し、前記鉛フリーはんだで表面処理された銅箔層はソルダレジストの高さと同等な高さを有することを特徴とする。
前記鉛フリーはんだで表面処理された銅箔層の高さがソルダレジストの高さと同等になると、プレソルダ(pre‐solder)の上部にバンプを形成する際にディンプル(dimple)形成を防止することでチップと基板との間のインターコネクションボイド(interconnection void)を防止することができるという効果を有する。
本発明による前記鉛フリーはんだ(Pb‐free solder)は、Snを主成分とし、これにBi、In、Ag、Zn、及びCuから選択される1種以上を含むものであり、例えば、SnCu、SnZn、SnBi、SnAg、SnAgCuなどが挙げられるが、これに限定されるものではない。
本発明による表面処理は、鉛(Pb)成分を含まない鉛フリーはんだを用いるものであり、環境にやさしい工程で印刷回路基板の表面処理を実現することができ、高温に敏感な有機物に基づくパッケージ基板やインターポーザ基板の表面処理を容易にすることができる。
また、前記鉛フリーはんだは融点が110〜220℃の低融点はんだを用いることが有機板が受ける熱的ストレスを低減する点において好ましい。
また、本発明による前記鉛フリーはんだは、平均粒径がオープンパッド径の1/2以下であることが好ましく、本発明の鉛フリーはんだが前記銅パッド内に適切にプレソルダリング(pre‐soldering)されるようにそのサイズを調節して用いることが好ましい。
また、本発明による前記印刷回路基板は、パッケージ基板またはインターポーザ基板であってもよく、特にこれに限定されず、微細なピッチサイズを有する全ての基板に用いることができる。
本発明の前記銅箔層は、パッドサイズが200μm以下であり、パッドピッチが300μm以下である微細ピッチの銅パッドが好ましく用いられることができる。
また、本発明による印刷回路基板の表面処理は、銅箔層以外のオープン(open)パッドをマスクで覆う段階と、前記銅箔層に鉛フリーはんだ粉末を加える段階と、前記マスクを除去する段階と、前記銅箔層に加えられた鉛フリーはんだ粉末をリフローして前記鉛フリーはんだを凝集する段階と、前記凝集された鉛フリーはんだ粉末を高温水蒸気流入噴射法(Hot Air Flux Spray)で平坦化させる段階を経て製造されることができる。
具体的には、本発明による印刷回路基板の表面処理工程について記載して図1を参照して説明する。
まず、インターポーザ基板110の微細なピッチA(パッドサイズ200μm以下、パッドピッチ300μm以下)の銅パッド111が適切にプレソルダリング(Pre‐soldering)されるように粉末状の鉛フリーはんだ112を用いる。この際、前記鉛フリーはんだ粉末112のサイズはオープンパッド径(Diameter)の1/2以下のサイズ(オープンパッドは100μm以下)を有するようにしてパッド中に十分な量が入るようにする。
また、前記鉛フリーはんだ粉末112が基板110の不要な部分に付かず、プレソルダリングが施されるべきインターポーザ基板のオープンパッドが存在する適切な箇所に位置するように、マスク113(銅パッドが存在するチップ単位部分がオープンする)でスクリーンする。
既存のはんだディッピング(Solder Dipping)やはんだプリンティング(Solder Printing)を用いて高密度の微細ピッチとサイズを有するPCB(Interposer)にプレソルダリングを施す場合、非常に小さいオープンパッドでははんだが効果的に濡れないこともある。しかし、本発明のようにマスクを用いる場合、微細なピッチとサイズを有するPCBでもプレソルダリングを効果的に行うことができる。
本発明では、鉛フリーはんだ粉末112を吹き付ける前にはんだ付け時に鉛フリーはんだ粉末112をよく濡らす(wetting)ために、油性のフラックスをスプレー方式で噴射し、フラックスが活性化されるように基板を適切な温度に予め昇温させる。
次に、前記マスク113を除去し、適切な温度に昇温してリフローにより鉛フリーはんだ粉末112を銅パッド111上によく濡らして前記鉛フリーはんだ粉末112を凝集する段階である。この際、溶融はんだが形成されて前記銅パッド111を完全に充填し、余分の溶融はんだが基板のパッシベーション層上に溢れ出すようになる。
次に、前記凝集された鉛フリーはんだ粉末112に高温水蒸気流入噴射115(Hot Air Flux Spray)により不要な鉛フリーはんだ粉末112を除去してはんだを平坦化させる。この際、銅パッド111の範囲を限定する外部パッシベーション(Passivation)の適切な厚さと高温水蒸気流入噴射の噴射角度を調節してプレソルダと同一の高さになるように平坦化させる。
前記鉛フリーはんだ粉末112は、各はんだの溶融点以上でリフローを施すことが好ましい。
以下、本発明の好ましい実施例について詳細に説明する。以下の実施例は本発明を例示するためのものにすぎず、本発明の範囲がこれら実施例によって制限されると解釈してはならない。
実施例
以下、図1のような工程によって本発明による印刷回路基板の表面処理を行った。
以下、図1のような工程によって本発明による印刷回路基板の表面処理を行った。
まず、銅回路が印刷された印刷回路基板に、前記銅箔層以外のCuパッドが露出された部分をマスクで覆った。
次に、ソルダ粉末がよく濡れるように油性の特殊フラックスをスプレー方式で前記銅箔層に噴射した。
また、前記銅箔層に前記オープンパッド径の1/3のサイズ(60μm)を有する鉛フリーはんだ粉末(SnBi、融点138℃)を充填し、前記マスクを除去した。
前記銅箔層に加えられた鉛フリーはんだを160℃で1分以下の間リフローさせて前記鉛フリーはんだがよく凝集されるようにし、前記凝集された鉛フリーはんだに高温水蒸気を噴射(Hot Air Flux Spray)して平坦化させると同時に、パッシベーション層に付いている鉛フリーはんだを除去して、ソルダレジストの高さと同等な高さの鉛フリーはんだ(Pb‐free solder)で表面処理された銅箔層を有するように印刷回路基板の表面処理を施した。
比較例
前記凝集された鉛フリーはんだに高温水蒸気を噴射(Hot Air Flux Spray)して平坦化させる代りに従来のHASL(Hot Air Solder Leveling)方法で平坦化させること以外は、前記実施例と同一の方法で印刷回路基板の表面処理を施した。
前記凝集された鉛フリーはんだに高温水蒸気を噴射(Hot Air Flux Spray)して平坦化させる代りに従来のHASL(Hot Air Solder Leveling)方法で平坦化させること以外は、前記実施例と同一の方法で印刷回路基板の表面処理を施した。
実験例:表面処理した印刷回路基板のパターンサイズ測定
前記実施例と比較例によって表面処理された銅箔層を含む印刷回路基板の銅箔層パッドのサイズを測定し、その結果を以下の表1と添付の図2に示した。
前記実施例と比較例によって表面処理された銅箔層を含む印刷回路基板の銅箔層パッドのサイズを測定し、その結果を以下の表1と添付の図2に示した。
前記表1と添付の図2を参照すると、本発明のHAFS方法で表面処理された銅箔層はそのパッドサイズが200μm以下と非常に微細な反面、従来のHASL方法で表面処理された銅箔層のパッドサイズは400μm以上と測定された。
このような結果から本発明の方法で印刷回路基板の銅箔回路に表面処理を効果的に施すことができ、銅線回路の酸化防止及び搭載部品との接続を容易にすることができる。
110 基板
111 銅パッド
112 鉛フリーはんだ
113 マスク
114 フラックス
115 高温水蒸気流入噴射
111 銅パッド
112 鉛フリーはんだ
113 マスク
114 フラックス
115 高温水蒸気流入噴射
Claims (11)
- ソルダレジストの高さと同等な高さの鉛フリーはんだ(Pb‐free solder)で表面処理された銅箔層を含む、印刷回路基板。
- 前記鉛フリーはんだはSnを主成分とし、これにBi、In、Ag、Zn、及びCuから選択される1種以上を含む、請求項1に記載の印刷回路基板。
- 前記鉛フリーはんだは融点110〜220℃の低融点はんだを用いる、請求項2に記載の印刷回路基板。
- 前記印刷回路基板はパッケージ基板またはインターポーザ基板である、請求項1に記載の印刷回路基板。
- 前記銅箔層は、パッドサイズが200μm以下であり、パッドピッチが300μm以下である微細ピッチの銅パッドである、請求項1に記載の印刷回路基板。
- 銅箔層以外のオープン(open)パッドをマスクで覆う段階と、
前記銅箔層に鉛フリーはんだ粉末を加える段階と、
前記マスクを除去する段階と、
前記銅箔層に加えられた鉛フリーはんだ粉末をリフローして前記鉛フリーはんだ粉末を凝集する段階と、
前記凝集された鉛フリーはんだ粉末を高温水蒸気流入噴射法(Hot Air Flux Spray)で平坦化させる段階と、を含む、印刷回路基板の表面処理方法。 - 前記銅箔層は、パッドサイズが200μm以下であり、パッドピッチが300μm以下である微細ピッチの銅パッドである、請求項6に記載の印刷回路基板の表面処理方法。
- 前記鉛フリーはんだ粉末はSnを主成分とし、これにBi、In、Ag、Zn、及びCuから選択される1種以上を含む、請求項6に記載の印刷回路基板の表面処理方法。
- 前記鉛フリーはんだ粉末は融点110〜220℃の低融点はんだを用いる、請求項6に記載の印刷回路基板の表面処理方法。
- 前記鉛フリーはんだ粉末の平均粒径は前記オープンパッド径の1/2以下である、請求項6に記載の印刷回路基板の表面処理方法。
- 前記リフローは、前記鉛フリーはんだ粉末の溶融点以上で行われる、請求項6に記載の印刷回路基板の表面処理方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120157887A KR101431918B1 (ko) | 2012-12-31 | 2012-12-31 | 인쇄회로기판 및 인쇄회로기판의 표면처리방법 |
KR10-2012-0157887 | 2012-12-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014131026A true JP2014131026A (ja) | 2014-07-10 |
Family
ID=51015855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013248923A Pending JP2014131026A (ja) | 2012-12-31 | 2013-12-02 | 印刷回路基板及び印刷回路基板の表面処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140182905A1 (ja) |
JP (1) | JP2014131026A (ja) |
KR (1) | KR101431918B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113260167A (zh) * | 2018-08-17 | 2021-08-13 | 神讯电脑(昆山)有限公司 | 一种防止pcb板上螺孔与铜箔氧化的装置及其方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073872A (ja) * | 2008-09-18 | 2010-04-02 | Sumitomo Bakelite Co Ltd | 半田の接続方法および電子機器 |
JP2011253853A (ja) * | 2010-05-31 | 2011-12-15 | Sony Corp | はんだ接合方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4546065A (en) * | 1983-08-08 | 1985-10-08 | International Business Machines Corporation | Process for forming a pattern of metallurgy on the top of a ceramic substrate |
DE19520700B4 (de) * | 1994-06-09 | 2004-09-09 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbausteinanordnung |
JP3173439B2 (ja) * | 1997-10-14 | 2001-06-04 | 松下電器産業株式会社 | セラミック多層基板及びその製造方法 |
JP3549017B2 (ja) * | 2000-07-21 | 2004-08-04 | 松下電器産業株式会社 | フリップチップ実装方法 |
JP4923336B2 (ja) * | 2001-04-10 | 2012-04-25 | 日本電気株式会社 | 回路基板及び該回路基板を用いた電子機器 |
WO2004047168A1 (ja) * | 2002-11-21 | 2004-06-03 | Hitachi, Ltd. | 電子装置 |
US6924440B2 (en) * | 2003-03-28 | 2005-08-02 | Sony Corporation | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board |
US20060158784A1 (en) * | 2005-01-18 | 2006-07-20 | Arya Satya P | Method and apparatus for extending a cover layer formation with respect to a solder pad portion on an electrical lead suspension |
KR20060091198A (ko) * | 2005-02-14 | 2006-08-18 | 이창석 | 무납 쏠더를 이용한 인쇄회로기판 표면처리 방식 |
US7393770B2 (en) | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
TWI305115B (en) * | 2006-04-14 | 2009-01-01 | Gigno Technology Co Ltd | Glass circuit board and manufacturing method thereof |
US7608484B2 (en) * | 2006-10-31 | 2009-10-27 | Texas Instruments Incorporated | Non-pull back pad package with an additional solder standoff |
JP2008147458A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | プリント配線板およびその製造方法 |
KR100865125B1 (ko) * | 2007-06-12 | 2008-10-24 | 삼성전기주식회사 | 반도체 패키지 및 그 제조방법 |
KR100923501B1 (ko) * | 2007-11-13 | 2009-10-27 | 삼성전기주식회사 | 패키지 기판 제조방법 |
KR100962370B1 (ko) * | 2008-04-02 | 2010-06-10 | 삼성전기주식회사 | 솔더 볼 부착 지그 및 이를 이용한 반도체 장치 제조방법 |
KR20110013902A (ko) * | 2009-08-04 | 2011-02-10 | 삼성전기주식회사 | 패키지 및 그 제조방법 |
KR101060862B1 (ko) * | 2009-09-14 | 2011-08-31 | 삼성전기주식회사 | 인터포저 및 그의 제조방법 |
KR101143358B1 (ko) | 2010-10-21 | 2012-05-09 | 아페리오(주) | 플립칩 에스오피 제조방법 |
US20130069680A1 (en) * | 2011-09-16 | 2013-03-21 | Cascade Microtech, Inc. | Risers including a plurality of high aspect ratio electrical conduits and systems and methods of manufacture and use therof |
-
2012
- 2012-12-31 KR KR1020120157887A patent/KR101431918B1/ko not_active IP Right Cessation
-
2013
- 2013-12-02 JP JP2013248923A patent/JP2014131026A/ja active Pending
- 2013-12-30 US US14/143,475 patent/US20140182905A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073872A (ja) * | 2008-09-18 | 2010-04-02 | Sumitomo Bakelite Co Ltd | 半田の接続方法および電子機器 |
JP2011253853A (ja) * | 2010-05-31 | 2011-12-15 | Sony Corp | はんだ接合方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140182905A1 (en) | 2014-07-03 |
KR20140087509A (ko) | 2014-07-09 |
KR101431918B1 (ko) | 2014-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610285B2 (en) | 3D IC packaging structures and methods with a metal pillar | |
JP4767185B2 (ja) | 半導体パッケージ用プリント基板及びその製造方法 | |
JP5692314B2 (ja) | バンプ電極、バンプ電極基板及びその製造方法 | |
JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
US20060246695A1 (en) | Flip chip method | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
US20120161312A1 (en) | Non-solder metal bumps to reduce package height | |
US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
TWI406342B (zh) | 具有非阻焊限定型防焊層之半導體封裝及其製造方法 | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP2014131026A (ja) | 印刷回路基板及び印刷回路基板の表面処理方法 | |
JP5998875B2 (ja) | はんだバンプの製造方法 | |
US9881813B2 (en) | Mounting structure and method for producing mounting structure | |
JP6784053B2 (ja) | 電子装置の製造方法 | |
JPWO2006134891A1 (ja) | モジュール基板のはんだ付け方法 | |
KR101988890B1 (ko) | 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법 | |
JP6267427B2 (ja) | はんだ付け方法及び実装基板 | |
US9793232B1 (en) | All intermetallic compound with stand off feature and method to make | |
US8604356B1 (en) | Electronic assembly having increased standoff height | |
JP5056674B2 (ja) | 接合不良のないバンプの形成方法 | |
JP6263885B2 (ja) | はんだバンプ製造方法 | |
JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
JP2006320943A (ja) | はんだペースト及びはんだ印刷方法 | |
JP2014103382A (ja) | 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ | |
JP2011199179A (ja) | はんだバンプを有する配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150707 |