JP2013541742A - 動的マルチリンク編集パーティション分割システム及び方法 - Google Patents

動的マルチリンク編集パーティション分割システム及び方法 Download PDF

Info

Publication number
JP2013541742A
JP2013541742A JP2013514268A JP2013514268A JP2013541742A JP 2013541742 A JP2013541742 A JP 2013541742A JP 2013514268 A JP2013514268 A JP 2013514268A JP 2013514268 A JP2013514268 A JP 2013514268A JP 2013541742 A JP2013541742 A JP 2013541742A
Authority
JP
Japan
Prior art keywords
processing unit
interface
connector
dvi
dynamic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013514268A
Other languages
English (en)
Other versions
JP2013541742A5 (ja
Inventor
ジェイソン・エイ・サリヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2013541742A publication Critical patent/JP2013541742A/ja
Publication of JP2013541742A5 publication Critical patent/JP2013541742A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

動的マルチリンク編集パーティション分割システム及び方法。特に、本発明のいくつかの実施態様は、広範囲のビデオディスプレイコネクタを使用してコンピュータ処理ユニットをビデオディスプレイに接続するシステム及び方法に関する。本発明は、USB技術、PCIエクスプレス技術、SATA技術、IC技術、及び電力管理バス(PMBus)技術を組み込んだ動的インタフェースにさらに関する。さらに、本発明のいくつかの実施態様は、介在されて接続される動的インタフェースコネクタを介して追加のストレージ構成要素を処理ユニットに結合することにより、処理ユニットの記憶容量が増大する、オープンに接続された動的ストレージシステムに関する。本発明のいくつかの実施態様はさらに、レーンの柔軟な割り振りを提供して、消費電力を低減し、装置の帯域幅及び速度を向上させ、装置のコストを低減し、直列データ転送アーキテクチャを提供して、複数のバスを提供しながら、基板セットの特徴をカスタマイズするPCIeレーンのカスタマイズ可能なグループ化に関する。

Description

関連出願の相互参照
本願は、「SYSTEMS AND METHODS FOR DYNAMIC MULTI−LINK COMPILATION PARTITIONING」という名称で2011年6月3日に出願された米国特許出願第13/153,189号明細書、「MULTI−LINK DYNAMIC BUS PARTITIONING」という名称で2010年6月7日に出願された米国仮特許出願第61/352,368号明細書、「SYSTEMS AND METHODS FOR PROVIDING MULTI−LINK DYNAMIC VIDEO PARTITIONING」という名称で2010年6月7日に出願された米国仮特許出願第61/352,363号明細書、「SYSTEMS AND METHODS FOR PROVIDING A MULTI−LINK DYNAMIC PCIE PARTITIONING」という名称で2010年6月7日に出願された米国仮特許出願第61/352,351号明細書、及び「MULTI−LINK DYNAMIC STORAGE PARTITIONING」という名称の2010年6月7日に出願された米国仮特許出願第61/352,372号明細書の優先権を主張するものであり、これらの特許出願及び仮特許出願を明示的に参照により本明細書に援用する。
本発明は、動的マルチリンク編集パーティション分割の様々なシステム及び方法に関する。特に、本発明のいくつかの実施形態は、広範囲のビデオディスプレイコネクタを使用してコンピュータ処理ユニットをビデオディスプレイに接続するシステム及び方法に関する。本発明は、USB、PCIエクスプレス、SATA、IC、及び電力管理バス(PMBus)技術を組み込む動的インタフェースにさらに関する。さらに、本発明のいくつかの実施態様は、介在して接続される動的インタフェースコネクタを介して追加のストレージ構成要素を処理ユニットに結合することにより、処理ユニットの記憶容量を増大させる、オープンに接続された動的ストレージシステムに関する。本発明のいくつかの実施態様はさらに、消費電力を低減し、装置の帯域幅及び速度を向上させ、装置のコストを低減し、シリアルデータ転送構造を提供して、複数のバスを提供しながら、レーンの柔軟な割り振りを提供して、基板セットの特徴をカスタマイズするPCIeレーンのカスタマイズ可能なグループ化に関する。
コンピュータ関連技術に関して、数年にわたって技術的進歩がなされた。例えば、コンピュータシステムはかつて、真空管を利用していた。管はトランジスタで置換された。磁心がメモリに使用されていた。その後、パンチカード及び磁気テープが一般に利用された。集積回路及びオペレーティングシステムが導入された。今日、マイクロプロセッサがコンピュータシステムに利用されている。
コンピュータ関連技術の進化が、装置とパーソナルコンピュータ等のホストコントローラとの通信を確立する様々なインタフェース仕様の発展をもたらした。そのようなインタフェース仕様としては、シリアル及びパラレルポート、SCSI、ユニバーサルシリアルバス(USB)、周辺構成要素相互接続(PCI/PCI−X)、PCIエクスプレス(PCIe、PMBus、EIDE、SATA、IEEE1394、及びICが挙げられる。インタフェース仕様は通常、物理的な鍵を含み、それにより、ポート及びコネクタが結合されて、必要なピン及び接点を位置合わせする。
インタフェース仕様は通常、バスサブシステムを介して単一の周辺装置をホストコントローラの様々なコンピュータ構成要素に動作可能に接続するために使用される。接続されると、インタフェース仕様は占有され、それにより、別個の周辺装置との追加の通信を回避する。したがって、ホストコントローラにアクセスする能力は一般に、バスサブシステムに動作可能に接続されるインタフェース仕様の数及び多様性により制限される。
装置によっては、ハイブリッドインタフェース仕様を使用して、物理的な特徴を有するポート及び/又はコネクタを提供し、それにより、1つ又は複数のインタフェース仕様の動作可能な結合を許容する。例えば、いくつかのハイブリッドコネクタは、接続がUSB又はSATAポートのいずれかであることができるようにする接点構成を含む。逆に、いくつかのハイブリッドポートは、USB又はSATAコネクタのいずれかを受ける接点構成を含む。しかし、これらのハイブリッド装置のいずれも、周辺装置とUSB仕様及びSATA仕様の両方との同時アクセス又は通信が不可能である。むしろ、BUSサブシステムへのアクセスは、ポートとコネクタとの適切で動作可能な嵌め合いに応じて、USB仕様又はSATA仕様のいずれかに制限される。
いくつかのハイブリッドインタフェースコネクタは、インタフェース仕様をUSB2.0等の電力線と組み合わせる。しかし、これらのコネクタはなお、ホストコントローラのBUSサブシステムへのアクセスに、単一のインタフェース仕様しか提供しない。さらに、インタフェース仕様が周辺装置により占有されると、別の周辺装置によるホストコントローラへの追加のアクセスは、占有している仕様を通して不可能である。
同様に、近代の従来のコンピュータシステムは、周辺構成要素相互接続(PCI)スロットを利用し、このスロットはコンピュータ構造の一体部分である。PCIは、サウンドカード、ビデオカード、及びネットワークカードをマザーボードに接続する多用途で機能的な方法であった。ネットワーク、プロセッサ、ビデオカード、及びサウンドカードの速度は向上し、より強力になり、PCIは固定幅32ビットに留まり、一度に5つの装置しか処理することができない。これとは対照的に、PCIe技術はPCI規格を超えて進歩し、ポイントツーポイントシリアルリンクを提供する。一対のこれらのリンクがレーンを形成し、装置に従ってグループ化され、したがって、ユーザは関連するグループのPCIe信号をコネクタに伝える。グループを関連させる要件は、必要性に基づいてレーンを割り振る柔軟性を制限する。
従来のラップトップ及びパーソナルコンピュータは多くの場合、特定のディスプレイコネクタを有する1つ又は2つのディスプレイに接続可能であり、多くの場合、ユーザは、追加の表示能力を欲する場合、ビデオプラグインカードをコンピュータに取り付ける必要がある。例えば、ユーザは、1種類のディスプレイコネクタを備えるコンピュータを有し、別の種類のコネクタを必要とするビデオディスプレイを有する場合、コンピュータをディスプレイに電気的に接続できるようにするために、ユーザはまず、プラグインビデオカードを設置する必要があり得る。例えば、ユーザは、2つのS−ビデオコネクタのみを含み、ユーザがラップトップを、HDMIコネクタを必要とするディスプレイに接続したい場合、コンピュータをHDMIディスプレイに接続できるようにするために、ユーザはまず、HDMIプラグインカードをラップトップに配置する必要があり得る。
プラグインカードが、コンピュータシステムを、元々コンピュータシステムに含まれていなかったビデオディスプレイコネクタを必要とするビデオディスプレイに接続できるようにするために有用であることが証明されているが、いくつかのそのようなカードは欠点も有する。例えば、いくつかのプラグインビデオカードは高価であり、ユーザがコンピュータを開いてカードを挿入する必要があり、コンピュータの筐体内で追加のリアルエステートを占有し、且つ/又は他の点で使用が不便であり得る。
さらに、現代の用法では、「ストレージ」という用語は通常、光ディスク及びハードディスクドライブのような磁気ストレージの形態等の大容量ストレージを指す。コンピュータ関連技術のさらなる進化としては、固体状態ドライブ(SSD)の開発が挙げられた。SSDは、固体状態メモリを使用して、持続的なデータを記憶するデータストレージである。SSDは、ハードディスクドライブインタフェースをエミュレートし、したがって、大半の用途ハードディスクドライブインタフェースに容易に取って代わる。可動部がなく、SSDはハードディスクよりも壊れにくく、静かでもある。機械的な遅延がないため、SSDは通常、短いアクセス時間及び待ち時間を享受する。
すべての形態のメモリ又はストレージは、限られたデータ記憶容量を有するため、不要データを削除して、記憶空間を解放するために、コンスタントなアップグレード又はメンテナンスを必要とする。コンピュータユーザの間での一般的な実施は、増大した記憶容量を有する新しい記憶装置で記憶装置をアップグレードすることである。新しいストレージドライブが追加される場合、処理ユニットは、新しいドライブを古いドライブとは別個の独立した記憶装置として認識する。例えば、古いストレージドライブが80ギガバイトの容量を有し、新しいストレージドライブが320ギガバイトの記憶容量を有する場合、処理ユニットは、ストレージを組み合わせて、400ギガバイトのストレージを有する単一のドライブを認識するのではなく、2つの別個のストレージドライブを認識する。したがって、記憶装置のアップグレードプロセスは一般に、データを古いドライブから新しいドライブに転送することを含む。次に、新しいドライブが古いドライブに取って代わる間、古いドライブは破棄されるか、又は二次若しくは補助ドライブとして保持される。このプロセスは高価であり、時間がかかり、重要なデータの無用の損失に繋がるおそれがある。
したがって、周辺装置通信に使用されるように構成された技術が現在存在するが、問題がまだ存在する。したがって、現在の技法を他の技法で強化するか、又は現在の技法を他の技法で置換することは、当分野での改良である。
本発明は、動的マルチリンク編集パーティション分割の様々なシステム及び方法に関する。本発明の様々なシステム及び方法の概要は以下である。
マルチリンク動的ビデオパーティション分割
本発明のいくつかの態様は、コンピュータシステム及びそのようなシステムを電子ビデオディスプレイに接続する方法に関する。特に、本発明のいくつかの態様は、広範囲のビデオディスプレイコネクタを使用して、コンピュータ処理ユニットをビデオディスプレイに接続するシステム及び方法に関する。
本発明のいくつかの特徴の実施態様は、中央演算処理装置を含む第1のプリント回路基板を含むコンピュータ処理ユニットに関連して行われる。いくつかの非限定的な実施態様では、第1の基板は、入/出力基板及び/又は電源基板等の複数の基板に電気的に接続するように配線され、複数の基板のそれぞれは異なる組み合わせ又は構成の1つ又は複数のビデオディスプレイコネクタを有する。そのような実施態様では、処理ユニットは、意図される異なる組み合わせ/構成のビデオディスプレイコネクタのそれぞれのBIOS情報を含む。したがって、入/出力基板及び/又は電源基板が第1の基板に接続される場合、コンピュータ処理ユニットは、追加の基板に問い合わせるか、又は追加の基板を自動的に感知して、その基板がどのビデオコネクタを含むかを特定することができる。追加の基板のビデオコネクタの種類を特定すると、システムは、コネクタに適切なBIOS情報を識別し、そのようなコネクタを通して1つ又は複数の電子ディスプレイを実行することが可能である。
記載されるコンピュータ処理ユニットは、1つ又は複数のDVI、VGA、S−ビデオ、DisplayPort、HDMI、拡張グラフィックス、及び/又は処理ユニットを1つ若しくは複数の電子ビデオディスプレイに電気的に接続可能な他の既知若しくは新規のコネクタを含むが、これらに限定されない任意の適した種類のビデオディスプレイコネクタを含むことができる。しかし、いくつかの非限定的な実施態様では、コンピュータ処理ユニットは、DVIコネクタ及びDisplayPortコネクタを備える。いくつかのそのような実施態様では、DVIコネクタは、同じDVIコネクタを通してDVI信号及びVGA信号の両方を提供するように構成される。
コンピュータ処理ユニットが、DVIコネクタ及びDisplayPortコネクタ等の1つ又は複数のディスプレイコネクタを備える場合、処理ユニットは、様々な異なる種類のビデオコネクタを必要とする1つ又は複数のビデオディスプレイに電気的に取り付けられるように、任意の適した様式で構成することができる。実際には、非限定的な一例では、コンピュータ処理ユニットは、ドングルアダプタ等の1つ又は複数のアダプタを使用して、処理ユニットのディスプレイコネクタ(例えば、DVI及び/又はDisplayPortコネクタ)を、DVI又はDisplayPortコネクタとは異なる種類のビデオコネクタを必要とする1つ又は複数の電子ディスプレイに接続する。
本発明の方法及びプロセスのうちのいくつかは、広範囲のディスプレイコネクタを通して、ラップトップ及びパーソナルコンピュータをビデオディスプレイに電気的に接続する分野で特に有用であることが証明されているが、記載される方法及びプロセスを様々な異なる用途で、任意の適した種類のビデオディスプレイコネクタを使用して任意の適した種類のコンピュータを任意の適した種類のビデオディスプレイに接続する様々な異なる製造分野で使用可能なことを当業者は理解することができる。
マルチリンク動的バスパーティション分割
本発明のいくつかの態様は、複数の技術を組み込んだ動的インタフェースに関する。特に、本発明の少なくともいくつかの実施態様は、USB技術、PCIエクスプレス技術、SATA技術、IC技術、及び電力管理バス(PMBus)技術を組み込んだ動的インタフェースに関する。いくつかの実施態様では、動的インタフェースは、処理ユニットと組み合わせて使用され、処理ユニットは、非周辺ベースのケースと、冷却プロセス(例えば、熱力学対流冷却、強制換気、及び/又は液体冷却)、最適化回路基板構成、最適化処理及びメモリ比率、並びに柔軟性の増大を提供するとともに、周辺装置及びアプリケーションへのサポートを提供する動的バックプレーンを含む。
いくつかの実施態様では、複数のインタフェース技術を組み込む動的インタフェースが提供され、それにより、動的インタフェースは処理ユニットのシステムバスに直接、動作可能に接続される。動的インタフェースは、接続手段をさらに含み、それにより、動的インタフェースは1つ又は複数の周辺装置に動作可能に接続される。1つ又は複数の周辺装置は、任意の所望の機能を含み得、一般に、システムバス及び動的インタフェースを介して処理ユニットと通信する必要がある
いくつかの実施態様では、周辺装置は複数のASICを含み、各ASICは、特定のインタフェース技術を介してシステムバスと通信するように構成される。したがって、いくつかの実施態様では、周辺装置は、複数の多様な回路を含むように構成され、それにより、システムバスへのアクセス及び機能を周辺装置に提供する。
マルチリンク動的ストレージパーティション分割
本発明のいくつかの態様は、拡張可能なストレージドライブを提供するシステム及び方法に関する。特に、本発明のいくつかの態様は、介在して接続される動的インタフェースコネクタを介して処理ユニットに追加のストレージ構成要素を結合することにより、処理ユニットのストレージ容量を増大させる、オープンに接続された動的ストレージシステムに関する。
いくつかの実施態様では、ドライブの記憶容量を拡張可能にする手段を有する動的ストレージドライブが提供される。いくつかの実施態様では、ストレージモジュールを動的に受ける動的ストレージインタフェースを有する処理ユニットが提供される。他の実施態様では、周辺記憶装置を動的に受け取る動的周辺ストレージインタフェースが提供され、ストレージインタフェースは処理ユニットのシステムバスに動作可能に結合される。
本発明のいくつかの態様は、ストレージモジュールを処理ユニットに動的に追加することにより、既存の処理ユニットの記憶容量をより大きな記憶容量に拡張する方法をさらに提供する。
マルチリンク動的PCIEパーティション分割
さらに、本発明のいくつかの態様は、単一のPCIeコネクタ上の非関連レーンの分割及び又はグループ化に柔軟性を提供する。さらに、本発明のいくつかの態様は、消費電力を低減し、装置の帯域幅及び速度を向上させ、装置のコストを低減し、複数のバスを提供しながら、レーンの柔軟な割り振りを提供して、基板セットの特徴をカスタマイズするPCIeレーンのカスタマイズ可能なグループ化に関する。
特に、本発明のいくつかの代表的な実施形態は、既存のコンピュータ並びに計算システム及び方法を改良し、いくつかの場合、そのような既存のシステム及び方法に関連付けられるか、又は関連する1つ又は複数の問題を解消するために使用することができる。
本明細書において実施され、広く説明される本発明によれば、本発明のいくつかの態様は、チップが配置されたマザーボードと、マザーボードに接続されたPCIeスロット及びPCIeスロットに結合されたカードとを備え、チップ上のBIOSを開始し、カード上の素子が必要なレーン数を決定し、レーンをそれらの素子に割り振り、カードの性能を最大化するロバストでカスタマイズ可能な計算システムを特徴とする。
本発明の方法及びプロセスのいくつかは、個人計算企業の分野で特に有用であることが証明されているが、本発明の方法及びプロセスを様々な異なる用途で、制御システム若しくはスマートインタフェースシステムを利用する任意の産業の企業及び/又はそのような装置の実施から利益を得る企業を含むロバストでカスタマイズ可能な企業をもたらす様々な異なる製造分野で使用可能なことを当業者は理解しよう。そのような産業の例としては、自動車産業、航空機産業、油圧制御産業、オート/ビデオ制御産業、通信産業、医療産業、特殊用途産業、及び電子消費者装置産業が挙げられるが、これらに限定されない。したがって、本発明のシステム及び方法は、従来は現在のコンピュータ技法により未開発であった市場を含む市場にカスタマイズ可能で柔軟な計算力を提供する。
本発明のいくつかの態様は、インテリジェンスを外部オブジェクトに導入し、外部オブジェクト内でスマート機能を可能にする方法をさらに特徴とする。この方法は、外部オブジェクトを取得すること、処理制御ユニットを外部オブジェクトに動作可能に接続すること、及び処理制御ユニット内の1つ又は複数の機能を開始して、外部オブジェクトにスマート機能を実行させることを含む。
本発明のこれら及び他の特徴及び利点が、以下の説明及び添付の特許請求の範囲に記載され、又はそれらから十分に明らかになろう。特徴及び利点は、添付の特許請求の範囲において特に指摘される手段及び組み合わせにより実現し取得し得る。さらに、本発明の特徴及び利点は、本発明の実施により学習し得、又は以下に記載の説明から明らかになろう。
本発明の上記及び他の特徴及び利点が得られる様式を説明するために、添付図面に示さる本発明の特定の実施形態を参照することにより、本発明のより具体的な説明を行う。図面が本発明の典型的な実施形態のみを示し、したがって、本発明の範囲の限定として考えられるべきではないことを理解して、本発明について、添付図面を使用してさらに具体的且つ詳細に記載し説明する。
本発明の使用に適した動作環境を提供する代表的なシステムを示す。 本発明の代表的な実施形態と共に使用される代表的なネットワーク化コンピュータシステムを示す。 コンピュータ処理ユニットの代表的な実施形態を示す。 本発明の代表的な実施形態による処理ユニット、動的インタフェース、及び周辺装置の概略図である。 本発明の代表的な実施形態による動的インタフェース及び周辺装置の概略図である。 本発明の代表的な実施形態による動的インタフェース及び周辺装置の概略図である。 本発明の代表的な実施形態による動的インタフェース及び周辺装置の概略図である。 本発明の代表的な実施形態による動的インタフェース、第1の周辺装置、及び第2の周辺装置の概略図である。 本発明の代表的な実施形態による処理ユニット、動的インタフェース、及び周辺装置の概略図である。 本発明の代表的な実施形態による処理ユニットの記憶容量を動的に増大させる方法のフローチャートである。 本発明の代表的な実施形態による動的インタフェース及びストレージモジュールの断面図である。 本発明の代表的な実施形態による動的インタフェース及び周辺装置の概略図である。 本発明の代表的な実施形態による動的インタフェース、第1の周辺装置、及び第2の周辺装置の概略図である。 部分A〜Cに示される、本発明の代表的な実施形態による周辺記憶装置の様々な構成の概略図である。 部分A〜Dに示される、本発明の代表的な実施形態による周辺記憶装置の様々な積み重ね構成の概略図である。 本発明の代表的な実施形態による処理ユニットの記憶容量を動的に増大させる方法のフローチャートである。 代表的なPCIeブリッジ及び対応するレーンの概略である。
本発明は、動的マルチリンク編集パーティション分割の様々なシステム及び方法に関する。
マルチリンク動的ビデオパーティション分割
本発明の少なくともいくつかの実施形態は、コンピュータシステム及びそのようなシステムを電子ビデオディスプレイに接続する方法に関する。特に、本発明は、広範囲のビデオディスプレイコネクタを使用してコンピュータ処理ユニットをビデオディスプレイに接続するシステム及び方法に関する。
本開示及び特許請求の範囲では、電子ビデオディスプレイという用語及びその変形は、コンピュータに接続可能なほぼあらゆる電子視覚表示ユニットを指し得る。適した電子ビデオディスプレイのいくつかの例としては、コンピュータモニタ(すなわち、LCD、CRT、プラズマ、及び他の種類のコンピュータ画面)、テレビセット、プロジェクタ、及び他の既知又は新規の表示ユニットが挙げられるが、これらに限定されない。
さらに、本明細書で使用される場合、ビデオディスプレイコネクタという用語は、コンピュータ処理ユニットをビデオディスプレイに電気的に接続可能な任意の適した接続機構を指すことができる。適したディスプレイコネクタのいくつかの非限定的な例としては、DVI、VGA、S−ビデオ、DisplayPort、HDMI、拡張グラフィックスポート、及び他の既知若しくは新規のディスプレイコネクタが挙げられる。
本発明の以下の開示は、2つの副見出し、すなわち、「代表的な動作環境」及び「マルチリンク動的ビデオパーティション分割」にまとめられる。副見出しの利用は、単に読み手の便宜のためであり、決して限定として解釈されるべきではない。
図1及び対応する考察は、本発明の実施形態による適した動作環境の概説を提供することを目的とする。さらに後述するように、本発明の実施形態は、後述するように、ネットワーク化された構成又は結合構成を含め、様々なカスタマイズ可能な企業構成での1つ又は複数の動的モジュラー処理ユニットの使用を含む。
本発明の実施形態は1つ又は複数のコンピュータ可読媒体を含み、各媒体は、データ若しくはデータを操作するコンピュータ実行可能命令を含むように構成し得、又はそのようなデータ若しくはコンピュータ実行可能命令を含む。コンピュータ実行可能命令は、データ構造、オブジェクト、プログラム、ルーチン、又は様々な異なる機能を実行可能な汎用モジュラー処理ユニットに関連するか、若しくは限られた数の機能を実行可能な専用モジュラー処理ユニットに関連するような、1つ若しくは複数のプロセッサがアクセスし得る他のプログラムモジュールを含む。
コンピュータ実行可能命令は、企業の1つ又は複数のプロセッサに、特定の機能又は機能群を実行させ、処理方法のステップを実施するプログラムコード手段の例である。さらに、特定の順序の実行可能命令は、そのようなステップの実施に使用し得る対応する動作の例を提供する。
コンピュータ可読媒体の例としては、ランダムアクセスメモリ(「RAM」)、読み取り専用メモリ(「ROM」)、プログラマブル読み取り専用メモリ(「PROM」)、消去可能プログラマブル読み取り専用メモリ(「EPROM」)、電気的に消去可能なプログラマブル読み取り専用メモリ(「EEPROM」)、コンパクトディスク読み取り専用メモリ(「CD−ROM」)、任意の固体状態記憶装置(例えば、フラッシュメモリ、スマートメディア等)、又は処理ユニットがアクセスし得るデータ若しくは実行可能命令を提供可能な任意の他の装置若しくは構成要素が挙げられる。
図1を参照すると、代表的な企業は、汎用又は専用処理ユニットとして使用し得るモジュラー処理ユニット10を含む。例えば、モジュラー処理ユニット10は、単独で利用してもよく、又はパーソナルコンピュータ、ノート型コンピュータ、個人情報端末(「PDA」)若しくは他のハンドヘルド装置、ワークステーション、ミニコンピュータ、メインフレーム、スーパーコンピュータ、マルチプロセッサシステム、ネットワークコンピュータ、プロセッサに基づく消費者装置、スマート家電若しくは装置、制御システム等として、1つ若しくは複数の同様の処理ユニットと共に利用してもよい。複数の処理ユニットを同じ企業内で使用することにより、処理能力の増大が提供される。例えば、企業の各処理ユニットを特定のタスク専用にしてもよく、又は各処理ユニットがまとまって分散処理に参加してもよい。
図1では、モジュラー処理ユニット10は、1つ又は複数のバス及び/又は相互接続12を含み、バス及び/又は相互接続12は、様々な構成要素を接続するように構成し得、2つ以上の構成要素間でデータを交換できるようにする。バス/相互接続12は、メモリバス、周辺バス、又は任意の様々なバス構造を使用するローカルバスを含む様々なバス構造の1つを含み得る。バス/相互接続12により接続される典型的な構成要素としては、1つ又は複数のプロセッサ14及び1つ又は複数のメモリ16が挙げられる。以下、「データ操作システム18」と呼ばれる論理、1つ若しくは複数のシステム、1つ若しくは複数のサブシステム、及び/又は1つ若しくは複数のI/Oインタフェースを使用して、他の構成要素もバス/相互接続12に選択的に接続し得る。さらに、論理、1つ若しくは複数のシステム、1つ若しくは複数のサブシステム、及び/又は1つ若しくは複数のI/Oインタフェースを使用して、他の構成要素を外部からバス/相互接続12に接続してもよく、且つ/又は他の構成要素が、1つ若しくは複数のモジュラー処理ユニット30及び/又は独自の装置34等の論理、1つ若しくは複数のシステム、1つ若しくは複数のサブシステム、及び/又は1つ若しくは複数のI/Oインタフェースとして機能してもよい。I/Oインタフェースの例としては、1つ又は複数の大容量記憶装置インタフェース、1つ又は複数の入力インタフェース、1つ又は複数の出力インタフェース等が挙げられる。したがって、本発明の実施形態は、1つ若しくは複数のI/Oインタフェースを使用する能力及び/又は利用される論理若しくは他のデータ操作システムに基づいて製品の有用性を変更する能力を含む。
論理は、インタフェース、システムの部分、サブシステムに結びつけてもよく、且つ/又は特定のタスクの実行に使用されてもよい。したがって、論理又は他のデータ操作システムは、例えば、IEEE1394(ファイアワイヤ)を可能にし得、その場合、論理又は他のデータ操作システムはI/Oインタフェースである。代替又は追加として、モジュラー処理ユニットを別の外部システム又はサブシステムに結びつけられるようにする論理又は他のデータ操作システムを使用し得る。例えば、特別なI/O接続を含むこともあれば、含まないこともある外部システム又はサブシステム。代替又は追加として、外部I/Oに論理が関連付けられない論理又は他のデータ操作システムを使用し得る。本発明の実施形態は、車両のECU、油圧制御システム等の特殊論理及び/又は特定のハードウェアの制御方法をプロセッサに通知する論理の使用も含む。さらに、本発明の実施形態が、論理、システム、サブシステム、及び/又はI/Oインタフェースを利用する沢山の異なるシステム及び/又は構成を包含することを当業者は理解しよう。
上に提示したように、本発明の実施形態は、1つ若しくは複数のI/Oインタフェースを使用する能力及び/又は利用される論理若しくは他のデータ操作システムに基づいて製品の有用性を変更する能力を含む。例えば、モジュラー処理ユニットが、1つ又は複数のI/Oインタフェースと、デスクトップコンピュータとして使用するように設計された論理とを含む個人計算システムの部分である場合、2つの標準RCAを介してアナログオーディオを取得し、IPアドレスにブロードキャストしたい音楽局へのオーディオ符号化を実行するフラッシュメモリ又は論理を含むように、論理又は他のデータ操作システムを変更することができる。したがって、モジュラー処理ユニットは、モジュラー処理システムのバックプレーン上のデータ操作システム(例えば、論理、システム、サブシステム、I/Oインタフェース等)に対して行われた変更により、コンピュータシステムではなく家電として使用されるシステムの部分であり得る。したがって、バックプレーン上のデータ操作システムの変更により、モジュラー処理ユニットの用途を変更することができる。したがって、本発明の実施形態は非常に適応性の高いモジュラー処理ユニットを含む。
上に提供したように、処理ユニット10は、中央プロセッサ等の1つ又は複数のプロセッサ14と、任意選択的に、特定の機能又はタスクを実行するように設計された1つ又は複数の他のプロセッサとを含む。通常、メモリ16、磁気ハードディスク、リムーバブル磁気ディスク、磁気カセット、光ディスク等のコンピュータ可読媒体に提供されるか、又は通信接続からの命令を実行するのはプロセッサ14であり、通信接続はコンピュータ可読媒体として見ることもできる。
メモリ16は、データ若しくはデータを操作する命令を含むように構成し得るか、又はそのようなデータ若しくは命令を含み、バス/相互接続12を通してプロセッサ14がアクセス可能な1つ又は複数のコンピュータ可読媒体を含む。メモリ16は、例えば、情報を永久的に記憶するために使用されるROM20及び/又は情報を一時的に記憶するために使用されるRAM22を含み得る。ROM20は、モジュラー処理ユニット10のスタートアップ中等に通信を確立するために使用される1つ又は複数のルーチンを有する基本入/出力システム(「BIOS」)を含み得る。動作中、RAM22は、1つ又は複数のオペレーティングシステム、アプリケーションプログラム、及び/又はプログラムデータ等の1つ又は複数のプログラムモジュールを含み得る。
示されるように、本発明の少なくともいくつかの実施形態は、ユニットを様々な異なる用途で使用できるようにするよりロバストな処理ユニットを提供する非周辺ケースを含む。図1では、1つ又は複数の大容量記憶装置インタフェース(データ操作システム18として示される)を使用して、1つ又は複数の大容量記憶装置24をバス/相互接続12に接続し得る。大容量記憶装置24は、モジュラー処理ユニット10の周辺にあり、モジュラー処理ユニット10が大量のデータを保持できるようにする。大容量記憶装置の例としては、ハードディスクドライブ、磁気ディスクドライブ、テープドライブ、及び光ディスクドライブが挙げられる。
大容量記憶装置24は、磁気ハードディスク、リムーバブル磁気ディスク、磁気カセット、光ディスク、又は別のコンピュータ可読媒体と読み出し及び/又は書き込みを行い得る。大容量記憶装置24及び対応するコンピュータ可読媒体は、データ並びに/或いはオペレーティングシステム、1つ又は複数のアプリケーションプログラム、他のプログラムモジュール、又はプログラムデータ等の1つ又は複数のプログラムモジュールを含み得る実行可能命令の不揮発性記憶を提供する。そのような実行可能命令は、本明細書に開示される方法のステップを実施するプログラムコード手段の例である。
データ操作システム18を利用して、1つ又は複数の対応する周辺I/O装置26を通して、データ及び/又は命令をモジュラー処理ユニット10と交換できるようにし得る。周辺I/O装置26の例としては、キーボード等の入力装置及び/又はマウス、トラックボール、ライトペン、スタイラス若しくは他のポインティングデバイス、マイクロフォン、ジョイスティック、ゲームパッド、パラボラアンテナ、スキャナ、カムコーダ、デジタルカメラ、センサ等の代替の入力装置、並びに/或いはモニタ若しくは表示画面、スピーカ、プリンタ、制御システム等の出力装置が挙げられる。同様に、周辺I/O装置26をバス/相互接続12に接続するために使用し得る専用論理に結合されたデータ操作システム18の例としては、シリアルポート、パラレルポート、ゲームポート、ユニバーサルシリアルバス(「USB」)、ファイアワイヤ(IEEE1394)、無線受信器、ビデオアダプタ、オーディオアダプタ、パラレルポート、無線送信器、任意の並列又は直列化I/O周辺装置又は別のインタフェースが挙げられる。
データ操作システム18は、1つ又は複数のネットワークインタフェース28を介して情報を交換できるようにする。ネットワークインタフェース28の例としては、情報を処理ユニット間で交換できるようにする接続、ローカルエリアネットワーク(「LAN」)に接続するためのネットワークアダプタ若しくはモデム、無線リンク、又はインターネット等の広域ネットワーク(「WAN」)に接続するための別のアダプタが挙げられる。ネットワークインタフェース28は、モジュラー処理ユニット10に組み込まれてもよく、又はモジュラー処理ユニット10の周辺にあってもよく、LAN、無線ネットワーク、WAN、及び/又は処理ユニット間の任意の接続に関連付け得る。
データ操作システム18は、モジュラー処理ユニット10が1つ又は複数の他のローカル又はリモートモジュラー処理ユニット30又はコンピュータ装置と情報を交換できるようにする。モジュラー処理ユニット10とモジュラー処理ユニット30との接続は、ハードワイヤードリンク及び/又は無線リンクを含み得る。したがって、本発明の実施形態は、直接バス−バス接続を含む。これにより、大規模なバスシステムの作成が可能になる。これは、企業の直接バス−バス接続により、現在知られているハッキングもなくす。さらに、データ操作システム18は、モジュラー処理ユニット10が、1つ若しくは複数の独自のI/O接続32及び/又は1つ若しくは複数の独自の装置34と情報を交換できるようにする。
処理ユニットがアクセス可能なプログラムモジュール又はその部分は、リモートメモリ記憶装置に記憶し得る。さらに、ネットワーク化されたシステム又は結合構成では、モジュラー処理ユニット10は、分散計算環境に参加し得、分散計算環境では、機能又はタスクが複数の処理ユニットにより実行される。或いは、結合構成/企業の各処理ユニットは、特定のタスク専用であってもよい。したがって、例えば、企業の1つの処理ユニットはビデオデータ専用であり、それにより、従来のビデオカードに取って代わることができ、従来の技法よりも優れたそのようなタスクを実行する増大した処理能力を提供する。
したがって、本発明の実施形態を、多くの種類のシステム構成を有する様々な異なる環境で実施し得ることを当業者は理解し、図2は、本発明の特定の実施形態に関連付けて使用し得る代表的なネットワーク化されたシステム構成を提供する。図2の代表的なシステムは、クライアント40として示されるコンピュータ装置を含み、クライアント40は、ネットワーク38を介して1つ又は複数の他のコンピュータ装置(クライアント42及びクライアント44として示される)及び1つ又は複数の周辺装置(多機能周辺装置(MFP)MFP46として示される)に接続される。図2は、ネットワーク38に接続されたクライアント40、2つの追加のクライアントであるクライアント42及びクライアント44、1つの周辺装置MFP46、並びに任意選択的にサーバ48を含む実施形態を示すが、代替の実施形態は、ネットワーク38に接続されたより多数又はより少数のクライアント、2つ以上の周辺装置を含み、周辺装置、サーバ48を含まず、及び/又は2つ以上のサーバ48を含む。本発明の他の実施形態は、1つ又は複数のコンピュータ装置を1つ又は複数のローカル又はリモート周辺装置に接続し得るローカル環境、ネットワーク化された環境、又はピアツーピア環境を含む。さらに、本発明による実施形態は、単一の電子消費者装置、無線ネットワーク化環境、及び/又はインターネット等の広域ネットワーク化環境も含む。
上述したように、記載されるマルチリンク動的ビデオパーティション分割を提供するシステム及び方法を使用して、様々なビデオディスプレイコネクタを使用して、任意の適したコンピュータ処理ユニットをビデオディスプレイに接続することができる。
コンピュータ処理ユニットを特に参照して、いくつかの非限定的な実施形態では、コンピュータ処理ユニットは、1つ又は複数のビデオディスプレイコネクタに電気的に接続された単一のマザーボードを備え、ビデオディスプレイコネクタは1つ又は複数のビデオディスプレイに接続することができる。しかし、他の非限定的な実施形態では、コンピュータ処理ユニットは複数の基板を備え、ユニット内の1つ又は複数の基板は1つ又は複数のビデオディスプレイコネクタに電気的に接続される。いくつかの非限定的なさらなる実施形態では、処理ユニットが2つ以上のプリント回路基板を備える場合、処理ユニットが適宜機能するには、2つ以上のカードが必要である。
コンピュータ処理ユニットが2つ以上の必要な基板を備える場合、ユニットは、2、3、4、5、又は6以上を含むが、これらに限定されない任意の適した数の基板を備えることができる。一例では、図3は、コンピュータ処理ユニット100が3つのプリント回路基板、すなわち、第1の電気プリント回路基板102、第2の電気プリント回路基板104、及び第3の電気プリント回路基板106を備える非限定的な実施形態を示す。
処理ユニット100が3つの基板を含む実施形態では、様々な基板は任意の適した機能を実行し得る。実際には、非限定的な一例では、基板のうちの1つ又は複数(例えば、第1の基板102)は、少なくとも1つの中央演算処理装置(「CPU」)を備えるとともに、任意選択的に、1つ又は複数の特定の機能又はタスクを実行するように設計された1つ又は複数の他の(ビデオコントローラ等)を備える。その結果、処理ユニット100は、動作を実行可能であり、特に、メモリ装置、磁気ハードディスク、リムーバブル磁気ディスク、磁気カセット、拡張可能メモリ装置、ディスク(例えば、CD−ROM、DVD、フロッピー(登録商標)ディスク等)等のコンピュータ可読媒体に提供されるか、又はリモート通信接続から提供される任意の命令を実行可能であり、リモート通信接続はコンピュータ可読媒体として見ることもできる。
複数の基板のうちの1つにより実行可能な機能の別の非限定的な例では、いくつかの非限定的な実施形態では、基板のうちの1つ(例えば、第2の基板104)は、電源基板(「PS基板」)として機能し、1つ又は複数の入/出力ポート(例えば、1つ又は複数のビデオディスプレイ、コネクタ、Ethernet(登録商標)コネクタ、ePCIeコネクタ等)の論理をさらに備える。いくつかの非限定的な実施形態では、この第2の基板104は、CPU、RAM、AGP、及び処理ユニット100の他の電気構成要素間の通信を処理するノースブリッジとしても機能する。
複数の基板のうちの1つにより実行可能な機能のさらに別の非限定的な例では、いくつかの非限定的な実施形態では、基板のうちの1つ又は複数(例えば、第3の基板106)は、入/出力基板(「I/O基板」)として(例えば、サウスブリッジとして)機能する。そのような実施形態では、サウスブリッジ回路基板(例えば、第3の基板106)は、処理ユニット100に電気的に接続される入/出力ポートのうちのいくつか又はすべての論理を備える。さらに、非限定的な一例では、サウスブリッジは、1つ又は複数のXGPコネクタ、eSATAコネクタ、USBコネクタ、オーディオコネクタ、ビデオディスプレイコネクタ等の論理を備える。
コンピュータ処理ユニット100が2つ以上のプリント回路基板を備える場合、限定せずに、基板−基板物理的コネクタ及び/又はリボンコネクタを含め、任意の適した様式で、様々な基板を互いに電気的に接続することができる。しかし、基板−基板物理的コネクタが必要とするスペースはより少なく、より強力な接続を提供することができ、プリント回路基板上でのより効率的な配線を可能にし、そのようなコネクタが、いくつかの非限定的な実施形態では好ましい。
コンピュータ処理ユニットが複数のプリント基板を備えるいくつかの非限定的な実施形態では、処理ユニットは様々なビデオディスプレイコネクタに取り付けられるように構成される。そのような実施形態では、処理ユニットは、任意の適した様式で1つ又は複数のビデオディスプレイアダプタに電気的に接続することができる。
非限定的な一実施形態では、第1の基板(例えば、CPU基板102)は、ディスプレイコネクタの様々な異なる組み合わせに適切なトレースを有するように配線される。換言すれば、いくつかの非限定的な実施形態では、第1の基板は、1つ又は複数のディスプレイコネクタの異なる組み合わせをそれぞれ有する様々な異なるI/O基板(例えば、第3の基板106)及び/又はPS基板(例えば、第2の基板104)に接続するように構成される。そのような実施形態では、第1の基板とPS基板及び/又はI/O基板との間の基板−基板物理的コネクタ、リボンコネクタ、及び/又は他のコネクタは、CPU及び/又はビデオコントローラを複数の組み合わせのディスプレイコネクタに接続するために必要なすべての電気接続を備える。
コンピュータ処理ユニットは、複数の組み合わせのディスプレイコネクタに電気的に接続されるように構成される場合、任意の適した組み合わせのディスプレイコネクタ(例えば、DVI、VGA、S−ビデオ、DisplayPort、HDMI、拡張グラフィックスポート、及び/又は他の既知若しくは新規のディスプレイコネクタに電気的に接続されるように構成することができる。処理ユニットをよりよく説明するために提供される非限定的な一例では、処理ユニット100が、単一のDVIコネクタ及び単一のDisplayPortコネクタを含むI/O基板(例えば、第3の基板106)を備える場合、CPU基板は、これらの2つのコネクタ並びに別のDVIコネクタ、別のDisplayPortコネクタ、及び/又はHDMIコネクタ等の別のディスプレイコネクタに電気的に接続されるように構成することができる。したがって、仮にユーザが、処理ユニットに2つのDVIコネクタ及び2つのDisplayPortコネクタが欲しいと決断した場合、ユーザは単に元のI/O基板を取り外し、2つのDVIコネクタ及び2つのDisplayPortコネクタを有する別のI/O基板で置換することができる。
処理ユニットにより、I/O基板及び/又はPS基板上の異なる組み合わせのディスプレイコネクタが同じCPU基板と共に適宜機能できるようにするために、コンピュータ処理ユニットのいくつかの非限定的な実施形態は、複数の種類のディスプレイコネクタのビデオBIOS情報を含む。実際には、処理ユニットは、限定せずに、すべての種類のDVIコネクタ(例えば、シングルリンクDVI−I、デュアルリンクDVI−I、シングルリンクDVI−D、デュアルリンクDVI−D、DVI−A、M1−DA等)、VGA、S−ビデオ、DisplayPort、HDMI、拡張グラフィックスポート、及び他のディスプレイコネクタのビデオBIOS情報を含め、任意の既知又は新規の種類のディスプレイコネクタのBIOS情報を含むようにプログラムすることができる。
したがって、そのような実施形態では、第1の基板に電気的に取り付けられた1つ又は複数のディスプレイコネクタを有するI/O基板及び/又はPS基板の場合、処理ユニットは様々なコネクタに問い合わせて、処理ユニットに電気的に取り付けられるコネクタの1つ又は複数の種類を判断することができる。処理ユニットが、処理ユニットに電気的に接続される(例えば、I/O基板及び/又はPS基板を介して)コネクタの1つ又は複数の種類を特定すると、処理ユニット(例えば、様々なビデオBIOS情報を含むビデオコントローラ及び/又はCPU)は、ビデオBIOS情報のライブラリから1つ又は複数の該当するビデオBIOS情報を選択することができ、それにより、様々なディスプレイコネクタを適宜機能させることができる。
I/O基板及び/又はPS基板を置換することにより、様々な異なるディスプレイコネクタを含むようにコンピュータ処理ユニット100を構成することへの追加又は代替として、いくつかの非限定的な実施形態では、コンピュータ処理ユニットは、1つ又は複数のアダプタを使用して、様々なビデオディスプレイコネクタを通して処理ユニットを1つ又は複数のビデオディスプレイに電気的に接続する。そのような実施形態では、コンピュータ処理ユニットは、処理ユニット上の1種類のディスプレイコネクタから、ビデオディスプレイに取り付けられるように構成された別の種類のディスプレイコネクタにビデオ信号を送信可能な任意の適したアダプタと併せて使用することができる。
適したアダプタのいくつかの非限定的な例としては、ドングル、ケーブル、及びコネクタが挙げられる。より具体的には、適したアダプタのいくつかの例としては、VGA−DVIドングル、DVI−HDMIドングル、一端部にオスDVIコネクタを有するとともに、他端部にメスDVIコネクタ及びメスVGAコネクタを有するYスプリッタドングル、DisplayPort−HDMIドングル、DisplayPort−DVIドングル(例えば、DisplayPort−単一DVIドングル及びDisplayPort−デュアルリンクDVIドングル)、DisplayPort−VGAドングル、及び処理ユニット上のディスプレイコネクタがビデオディスプレイが必要とする種類のものではない場合、ビデオディスプレイを処理ユニットに接続できるようにすることが可能な任意の他のアダプタドングルが挙げられるが、これらに限定されない。
したがって、アダプタ(例えば、ドングル及びケーブル)を使用して、比較的少数の種類のディスプレイコネクタを備える処理ユニットは、広範囲のディスプレイコネクタを通して1つ又は複数のビデオディスプレイに接続することができる。非限定的な例として、図3及び以下のリストは、処理ユニット100(すなわち、単一のマザーボードを備える処理ユニット並びに複数の回路基板を備える処理ユニット)がDisplayPortコネクタ108及びデュアルリンクDVIコネクタ110を備え、広範囲のディスプレイコネクタを通して処理ユニットを1つ又は複数のビデオディスプレイに接続できることを示す。
非限定的な一例では、処理ユニットがデュアルリンクDVIコネクタを備える場合、デュアルリンクDVI接続を必要とする単一のディスプレイを処理ユニット上のコネクタに差し込むことができる。この例では、YスプリッタDVI−DVI及びVGAケーブルにより、処理ユニットは、1つのデュアルリンクDVIディスプレイ及び1つのVGAディスプレイを制御することもできる。
第2の非限定的な例では、処理ユニットがデュアルリンクDVIコネクタを備える場合、シングルリンクコネクタを必要とする単一のディスプレイは、処理ユニット上のDVIコネクタに接続し、DVIコネクタを通して実行することができる。同様に、この例では、YスプリッタDVI−DVI及びVGAケーブルにより、処理ユニットは、シングルリンクDVIディスプレイ及び単一のVGAディスプレイを制御することもできる。
第3の非限定的な実施形態では、処理ユニットがデュアルリンクDVIコネクタを備える場合、DVI−VGAドングルにより、処理ユニットは単一のVGAディスプレイを制御することができ、YスプリッタDVI−DVI及びVGAケーブルにより、処理ユニットはDVI及びVGAディスプレイを実行することができる。
第4の非限定的な例では、処理ユニットがデュアルリンクDVIコネクタを備える場合、DVI−HDMIドングルにより、コネクタはHDMIディスプレイを実行することができる。同様に、この例では、YスプリッタDVI−HDMI及びDVIケーブルにより、表示ユニット上のコネクタは、HDMIディスプレイ並びにDVI又はVGAディスプレイを制御することができる。
さらに別の非限定的な例では、処理ユニット100がDisplayPortコネクタを備える場合、コネクタは、DisplayPortディスプレイを直接、又はアダプタを使用して制御することができ、DisplayPortは、デュアルリンクDVIディスプレイ、シングルリンクDVIディスプレイ、HDMIディスプレイ、及び/又はVGAディスプレイを制御することができる。したがって、以下の非限定的なリストは、処理ユニットが1つのデュアルリンクDVIコネクタ及び1つのDisplayPortコネクタを備える場合、処理ユニットがディスプレイ種類の少なくとも23の異なる組み合わせを制御できることを示す。
1.デュアルリンクDVI+DP
2.デュアルリンクDVI+デュアルリンクDVI(DP上のアクティブなドングル)
3.デュアルリンクDVI+シングルリンクDVI(DP上のパッシブなドングル)
4.デュアルリンクDVI+HDMI(DP上のパッシブなドングル)
5.デュアルリンクDVI+VGA(DP上のパッシブなドングル)
6.デュアルリンクDVI+VGA(DVI上のYスプリッタケーブル)
7.シングルリンクDVI+DP
8.シングルリンクDVI+デュアルリンクDVI(DP上のアクティブなドングル)
9.シングルリンクDVI+シングルリンクDVI(DP上のパッシブなドングル)
10.シングルリンクDVI+HDMI(DP上のパッシブなドングル)
11.シングルリンクDVI+VGA(DP上のパッシブなドングル)
12.シングルリンクDVI+VGA(DVI上のYスプリッタケーブル)
13.VGA(DVI上のドングル)+DP
14.VGA(DVI上のドングル)+デュアルリンクDVI(DP上のアクティブなドングル)
15.VGA(DVI上のドングル)+シングルリンクDVI(DP上のパッシブなドングル)
16.VGA(DVI上のドングル)+HDMI(DP上のパッシブなドングル)
17.VGA(DVI上のドングル)+VGA(DP上のパッシブなドングル)
18.HDMI(DVI上のドングル)+DP
19.HDMI(DVI上のドングル)+デュアルリンクDVI(DP上のアクティブなドングル)
20.HDMI(DVI上のドングル)+シングルリンクDVI(DP上のパッシブなドングル)
21.HDMI(DVI上のドングル)+HDMI(DP上のパッシブなドングル)
22.HDMI(DVI上のドングル)+VGA(DP上のパッシブなドングル)
23.HDMI(DVI上のYスプリッタケーブル上のDVI上のドングル)+VGA(DVI上のYスプリッタケーブル)
上述した構成に加えて、処理ユニットは、限定せずに、1つ又は複数のDVIコネクタ、DisplayPortコネクタ、拡張グラフィックスコネクタ、及びHDMIコネクタ、S−ビデオコネクタ、及び/又はVGAコネクタを含むディスプレイコネクタの任意の他の適した組み合わせを含むように構成することができる。実際には、いくつかの非限定的な実施形態では、処理ユニットは、DisplayPortコネクタ、DVIコネクタ、及び拡張グラフィックスコネクタを備える。したがって、各コネクタはYスプリッタと共に使用される場合、記載の処理ユニットは最高で6つのモニタを同時に制御することができる。
したがって、本明細書において考察されるように、本発明のいくつかの実施形態は、コンピュータシステム及びそのようなシステムを電子ビデオディスプレイに接続する方法を含む。特に、本発明のいくつかの態様は、広範囲のビデオディスプレイコネクタを使用して、コンピュータ処理ユニットをビデオディスプレイに接続するシステム及び方法に関する。
マルチリンク動的バスパーティション分割
本発明の少なくともいくつかの態様は、複数の技術を組み込んだ動的インタフェースにさらに関する。特に、本発明の少なくともいくつかの実施態様は、USB技術、PCIエクスプレス技術、SATA技術、IC技術、及び電力管理バス(PMBus)技術を組み込んだ動的インタフェースに関する。いくつかの実施態様では、動的インタフェースは、非周辺ベースのケース、冷却プロセス(例えば、熱力学対流冷却、強制換気、及び/又は液体冷却)、最適化回路基板構成、最適化処理及びメモリ比率、並びに柔軟性の増大を提供するとともに、周辺装置及びアプリケーションへのサポートを提供する動的バックプレーンを含む処理ユニットと組み合わせて使用される。
本発明のいくつかの実施形態は、すべての種類のコンピュータ及び/又は電気企業に関連付けて利用し得る動的インタフェースを含む。ポートは、バスレベルでのホストコントローラへの沢山の通信及び高価な変更を可能にする。さらに、動的インタフェースは、単独で機能してもよく、又はモジュラーで1つ又は複数の他の動的インタフェースに関連付けて、強化した柔軟性及び有用性をホストコントローラに提供してもよい。
図4及び対応する考察は、本発明の実施形態による適した動作環境の概説を提供することを目的とする。さらに後述するように、本発明の実施形態は、後述するように、様々なカスタマイズ可能な構成での1つ又は複数の動的インタフェースの使用を含む。
本発明のいくつかの実施形態は、1つ又は複数のコンピュータ可読媒体を含み、各媒体は、データ若しくはデータを操作するコンピュータ実行可能命令を含むように構成し得、又はそのようなデータ若しくはコンピュータ実行可能命令を含む。コンピュータ実行可能命令は、データ構造、オブジェクト、プログラム、ルーチン、又は様々な異なる機能を実行可能な汎用処理ユニットに関連するか、若しくは限られた数の機能を実行可能な専用処理ユニットに関連するような、1つ若しくは複数のプロセッサがアクセスし得る他のプログラムモジュールを含む。
コンピュータ実行可能命令は、企業の1つ又は複数のプロセッサに、特定の機能又は機能群を実行させ、処理方法のステップを実施するプログラムコード手段の例である。さらに、特定の順序の実行可能命令は、そのようなステップの実施に使用し得る対応する動作の例を提供する。
コンピュータ可読媒体の例としては、ランダムアクセスメモリ(「RAM」)、読み取り専用メモリ(「ROM」)、プログラマブル読み取り専用メモリ(「PROM」)、消去可能プログラマブル読み取り専用メモリ(「EPROM」)、電気的に消去可能なプログラマブル読み取り専用メモリ(「EEPROM」)、コンパクトディスク読み取り専用メモリ(「CD−ROM」)、任意の固体状態記憶装置(例えば、フラッシュメモリ、スマートメディア等)、又は処理ユニットがアクセスし得るデータ若しくは実行可能命令を提供可能な任意の他の装置若しくは構成要素が挙げられる。
引き続き図4を参照して、代表的なホストコントローラは処理ユニット200を含み、処理ユニット200は、汎用又は専用処理ユニットとして使用し得る。例えば、処理ユニット200は、単独で利用してもよく、又はパーソナルコンピュータ、ノート型コンピュータ、個人情報端末(「PDA」)若しくは他のハンドヘルド装置、ワークステーション、ミニコンピュータ、メインフレーム、スーパーコンピュータ、マルチプロセッサシステム、ネットワークコンピュータ、プロセッサに基づく消費者装置、スマート家電若しくは装置、制御システム等として、1つ若しくは複数の同様の処理ユニットと共に利用してもよい。複数の処理ユニットをホストコントローラ内で使用することにより、処理能力の増大が提供される。例えば、ホストコントローラの各処理ユニットを特定のタスク専用にしてもよく、又は各処理ユニットがまとまって分散処理に参加してもよい。
図1では、処理ユニット200は、1つ又は複数のバス及び/又は相互接続212を含み、バス及び/又は相互接続212は、様々な構成要素を接続するように構成し得、2つ以上の構成要素間でデータを交換できるようにする。バス/相互接続212は、メモリバス、周辺バス、又は任意の様々なバス構造を使用するローカルバスを含む様々なバス構造の1つを含み得る。バス/相互接続212により接続される典型的な構成要素としては、1つ又は複数のプロセッサ214及び1つ又は複数のメモリ216が挙げられる。
いくつかの実施形態では、周辺構成要素は、1つ又は複数の動的インタフェース218を使用してバス/相互接続212に選択的に接続し得る。いくつかの実施形態では、動的インタフェース218は複数のゾーン回路230を備える。各回路は、高速接続を提供し、したがって、隣接する回路から絶縁されて、無線又は電気の干渉を回避する。各回路230は所望のインタフェース仕様を備え、それにより、独自で有用な組み合わせのインタフェース技術を有する動的インタフェース218を提供する。例えば、いくつかの実施形態では、複数のゾーン回路230を有する動的インタフェース218が提供され、ゾーン回路230は、PCIe232、SATA234及び236、USB238、IC240、及びPMBus242等の様々な仕様インタフェース技術を含む。いくつかの実施形態では、動的インタフェース218は電力回路244をさらに含む。
動的インタフェース218が、特定の用途に望ましい任意の種類又は組み合わせのインタフェース技術を含み得ることを当業者は理解しよう。さらに、計算技術での進歩が、本発明と互換性を有し、したがって本発明の趣旨内に含まれる追加のインタフェース技術を提供し得ることを当業者は理解しよう。
ゾーン回路230は、周辺装置250がシステムバス212にアクセスするために利用し得る複数のインタフェース技術232、234、236、238、240、及び242を提供する。いくつかの実施形態では、ゾーン回路230のインタフェース技術は、予期される周辺装置250又は装置に十分なインタフェース能力を提供するように選択される。周辺装置250は、システムバス212又は電力へのアクセスが必要な任意の電子装置を含み得る。周辺装置250の非限定的な例としては、キーボード等の入力装置及び/又はマウス、トラックボール、ライトペン、スタイラス若しくは他のポインティングデバイス、マイクロフォン、ジョイスティック、ゲームパッド、パラボラアンテナ、スキャナ、カムコーダ、デジタルカメラ、センサ等の代替の入力装置、並びに/或いはモニタ若しくは表示画面、スピーカ、プリンタ、制御システム等の出力装置が挙げられる。いくつかの実施形態では、周辺装置250はドッキングステーションである。他の実施形態では、周辺装置250は、消費者装置を備え、インタフェース技術がバスシステム212にアクセスするために必要な1つ又は複数の機能を有する。
周辺装置250をバス/相互接続212に接続するために使用し得る専用論理に結合されるインタフェース技術のさらなる例としては、シリアルポート、パラレルポート、ゲームポート、ファイアワイヤ(IEEE1394)、無線受信器、ビデオアダプタ、オーディオアダプタ、パラレルポート、無線送信器、任意の並列又は直列化I/O周辺装置又は別のインタフェースが挙げられる。
動的インタフェース218は、処理ユニット200が1つ又は複数の周辺装置250と情報を交換できるようにする。処理ユニット200と周辺装置250との接続は、追加のハードウェア及び/又は無線リンクをさらに含み得る。いくつかの実施形態では、周辺装置250は複数の機能を備え、各機能は、後述するように、独自のインタフェース技術を介してシステムバス212及び処理ユニット200にアクセスする。
いくつかの実施形態では、周辺装置250は、動的ポート218のゾーン回路230のうちの少なくとも1つに対応する複数の接点260を備える。したがって、装置250は、接点260を回路230に相互接続することにより、動的インタフェース218に動作可能に結合される。当分野で一般に既知であり使用される任意の数の可能な技法、構造、及び/又はアーキテクチャにより、装置250とインタフェース218との動作可能な接続を達成し得ることを当業者は理解しよう。例えば、いくつかの実施形態では、キー接続(keyed connection)が装置250とインタフェース218との間に提供される。他の実施形態では、有線接続が装置250とインタフェース218との間に提供される。さらに、いくつかの実施形態では、有線接続と無線接続との組み合わせが装置250とインタフェース218との間に提供される。
いくつかの実施形態では、周辺装置250は、システムバス212にアクセスするために必要な機能を有する複数の特定用途向け集積回路(ASIC)を備える。例えば、いくつかの実施形態では、周辺装置250は、PCIeインタフェース232を介してシステムバス212へアクセスする必要がある第1のASIC252を備える。他の実施形態では、周辺装置250は、SATAインタフェース接続234及び236を介してシステムバス212にアクセスする必要がある第2及び第3のASIC254及び256をさらに備える。したがって、第1、第2、及び第3のASIC252、254、及び256は、必要なインタフェース技術232、234、及び236のそれぞれに対応する接点260に動作可能に接続される。
いくつかの実施形態では、周辺装置250はプッシュスルー回路(push−through circuit)270をさらに備え、それにより、未使用又は断続的に使用されるインタフェースリソースは装置をプッシュスルーし、外部接点又はポート272に提供される。他の実施形態では、周辺装置250は、パススルー回路(pass−through circuit)280をさらに提供し、非アクセスリソースは装置をパススルーし、外部接点又はポート282に提供される。したがって、周辺装置250は、アクセス特徴272及び282を含み得、それにより、周辺装置250を介して追加の周辺装置を処理ユニット200に結合する。
これより図5を参照して、いくつかの実施形態では、装置290が必要なインタフェース技術のみを消費する構造及び構成を有する周辺装置290を提供する。例えば、いくつかの実施形態では、周辺装置290は、2つのSATA接続234及び236を必要とする第1のASIC252と、PMBusインタフェース接続242を必要とする第2のASIC254とを備える。周辺装置250とは対照的に、周辺装置290は、残りの利用可能なインタフェース技術にパススルー回路又はプッシュスルー回路を提案又は提供しない。むしろ、周辺装置290は、処理ユニット200のシステムバス212にアクセスすることが必要なインタフェース技術のみを消費する。
図6を参照して、いくつかの実施形態では、様々なインタフェース技術を消費しパススルーする構造及び構成を有する周辺装置300を提供する。例えば、いくつかの実施形態では、周辺装置300は、単一のSATA接続236を必要とする第1のASIC252を備える。しかし、周辺装置300は、インタフェース技術32、38、40、42、及び44のそれぞれのパススルー回路270、271、74、76、及び78をさらに提供する。インタフェース技術234及び236をパススルーするために、SATAスプリッタ310が提供され、されにより、インタフェース技術234は分割されて、パススルー回路284及び286を外部接点又はポート312に提供する。したがって、二次周辺装置(図示せず)は、SATAインタフェース技術を介して外部接点312に結合し得る。
これより図7を参照して、いくつかの実施形態では、インタフェース技術全体を消費するが、それでもなお消費された技術を外部接点又はポートにパススルーする必要がある構造及び構成を有する周辺装置320を提供する。例えば、いくつかの実施形態では、周辺装置320は、複数のSATA接続234及び236を必要とする第1のASIC252を備える。しかし、周辺装置320は、インタフェース技術232、238、240、242、及び244のパススルー回路271、274、276、及び278をさらに提供する。両方のSATA接続がASIC252により消費されるため、スプリッタ310が提供され、それにより、技術232を分割して、パススルー回路270及び複製SATA回路288を外部接点又はポート312に提供する。したがって、二次周辺装置(図示せず)は、SATAインタフェース技術を介して外部接点312に結合し得る。
これより図8を参照すると、いくつかの実施形態では、二次周辺装置330は、第1の周辺装置320を介して動的インタフェース218に動作可能に接続される。上述したように、第1の周辺装置320はスプリッタ310を含み、それにより、単一のSATAインタフェース回路は分割されて、2つのSATAパススルー回路284及び286を外部接点312に提供する。第1の周辺装置320は、パススルー回路274、276、及び278をさらに含み、インタフェース技術240、242、及び244のそれぞれを外部接点312に提供する。
二次周辺装置330は、複数のSATAインタフェース接続を必要とする第2のASIC254と、ICインタフェース接続を必要とする第3のASIC256と、PMBusインタフェース接続を必要とする第4のASIC258とを備える。装置330は電力パススルー回路279をさらに必要とする。上述したように、第1の周辺装置320は、すべての必要なパススルー回路を提供して、二次周辺装置330の要件に対処するように構成される。装置330は、プッシュスルー回路268及び電力パススルー回路279をさらに含み、それにより、PMBus回路及び電力回路のそれぞれを外部接点312に提供する。
マルチリンク動的ストレージパーティション分割
本発明の少なくともいくつかの態様は、拡張可能ストレージドライブを提供するシステム及び方法にさらに関する。特に、本発明の特定の態様は、介在して接続される動的インタフェースコネクタを介して追加のストレージ構成要素を処理ユニットに結合することにより、処理ユニットの記憶容量が増大する、オープンに接続された動的ストレージシステムに関する。
本発明のいくつかの実施形態は、すべての種類のコンピュータ及び/又は電気企業に関連付けて利用し得る拡張可能ストレージドライブを含む。拡張可能ストレージドライブは、データ保存と共に記憶容量の連続拡張を可能にする。拡張可能ストレージドライブはさらに、データを損失せず、且つデータ転送を必要とせずに、オンザフライでのストレージ拡張を可能にする。したがって、いくつかの実施形態では、定義された記憶容量を有する第1のストレージ構成を有する処理ユニットが提供される。次に、処理ユニットは、第1のストレージ構成よりも大きな定義された記憶容量を有する第2のストレージ構成に拡張することができる。
図9及び対応する考察は、本発明の実施形態による適した動作環境の概説の提供を意図する。さらに後述するように、本発明の実施形態は、様々なカスタマイズ可能な構成で1つ又は複数のマルチリンク動的インタフェースコネクタを使用して、拡張可能ストレージドライブを提供することを含む。
図9を参照すると、代表的なホストコントローラは、汎用又は専用処理ユニットとして使用し得る処理ユニット400を含む。例えば、処理ユニット400は、単独で利用してもよく、又はパーソナルコンピュータ、ノート型コンピュータ、個人情報端末(「PDA」)若しくは他のハンドヘルド装置、ワークステーション、ミニコンピュータ、メインフレーム、スーパーコンピュータ、マルチプロセッサシステム、ネットワークコンピュータ、プロセッサに基づく消費者装置、スマート家電若しくは装置、制御システム等として、1つ若しくは複数の同様の処理ユニットと共に利用してもよい。複数の処理ユニットを同じホストコントローラ内で使用することにより、処理能力の増大が提供される。例えば、ホストコントローラの各処理ユニットを特定のタスク専用にしてもよく、又は各処理ユニットがまとまって分散処理に参加してもよい。
図9では、処理ユニット400は、1つ又は複数のバス及び/又は相互接続412を含み、バス及び/又は相互接続412は、様々な構成要素を接続するように構成し得、2つ以上の構成要素間でデータを交換できるようにする。バス/相互接続412は、メモリバス、周辺バス、又は任意の様々なバス構造を使用するローカルバスを含む様々なバス構造の1つを含み得る。バス/相互接続412により接続される典型的な構成要素としては、1つ又は複数のプロセッサ414及びRAM、ROM、又はフラッシュメモリ等の1つ又は複数のメモリ416が挙げられる。
いくつかの実施形態では、処理ユニット400は、システムバス412に動作可能に結合された動的ストレージインタフェース418をさらに含む。インタフェース418は、フラッシュバー等のストレージモジュール420をインタフェースに動的に動作可能に結合し得る任意の構造又は手段を含み得る。例えば、いくつかの実施形態では、ストレージモジュール420は、インタフェース418の接点にはんだ付けされる。他の実施形態では、ストレージモジュール420はインタフェース418のスロットに挿入され、ストレージモジュール420をインタフェースに動作可能に結合する。さらに、いくつかの実施形態では、複数のストレージモジュール420が動的ストレージインタフェース418に動作可能に結合される。
いくつかの実施形態では、動的ストレージインタフェース418はフラッシュコントローラ422をさらに備える。フラッシュコントローラ422は、ストレージモジュール420を認識し、ストレージモジュール420を対象としたアクセスを制御する。追加のストレージモジュール(図示せず)がストレージインタフェース418に追加される場合、フラッシュコントローラ422は、新しいストレージモジュールを、パーティションテーブルと検出された記憶容量との不一致を修正する処理ユニットBIOSに促すメモリ拡張モジュールとして認識する。いくつかの実施形態では、処理ユニット400は、図10に示されるように、新しいストレージモジュールに関して判断するようにユーザに促すコンピュータ実行可能プログラムをさらに備える。
これより図10を参照して、新しいストレージモジュールの追加に関して判断するソフトウェア方法を示す。第1のステップ430は、新しいストレージ拡張モジュールの認識を含む。このステップはまず、フラッシュコントローラ422により実行される。新しいストレージが検出されない場合、BIOSはシステム432をブートする。新しいストレージが認識される場合、BIOSは、新しい記憶容量を、パーティションテーブル434に記録された記憶容量値と比較する。パーティションテーブルの記憶容量が、新しい記憶容量と同じである場合、BIOSはシステム432をブートする。2つの値が不一致の場合、BIOSは、処理ユニットが新しい記憶容量436をどのように使用すべきかに関して判断するようにユーザに促す。プログラムは、2つの選択肢のうちの一方を選択するようにユーザに促す:a)ストレージ容量を新しいドライブ438としてパーティション分割するか、又はb)既存のドライブ440の既存の記憶容量を増大させる。ユーザの応答に応じて、ソフトウェアはBIOS及びパーティションテーブルを更新して、必要ないかなる更新も反映させる。
これより図11を参照して、動的ストレージインタフェース418の断面側面図を示す。いくつかの実施形態では、ストレージインタフェース418は、ストレージモジュール420を動作可能に受ける複数のクリップ又はスロット450を備える。ストレージモジュール420は、任意の形態、構造、技術、又は記憶媒体の組み合わせを含み得る。例えば、いくつかの実施形態では、ストレージモジュール420は、動作可能に接続された複数のフラッシュバー424を有するPCBを備える。他の実施形態では、ストレージモジュール420は、はんだ付け等によりストレージインタフェース418に直接且つ動作可能に結合された個々のフラッシュバー424を備える。さらに、いくつかの実施形態では、ストレージモジュール420は、動的ストレージインタフェース418に動作可能に接続されたクリップ又はスロット450に動作可能に接続された個々のフラッシュバー424を備える。
これより図12を参照すると、いくつかの実施形態では、処理ユニット400は動的周辺ストレージインタフェース460をさらに備える。周辺ストレージインタフェース460は、システムバス412及び上述した様々な他の計算構成要素に動作可能に結合される。いくつかの実施形態では、周辺ストレージ装置470は、当分野で既知の方法により周辺ストレージインタフェース460に動作可能に結合される。例えば、いくつかの実施形態では、記憶装置470は、キーインタフェース接続を介してインタフェース460に結合される。
いくつかの実施形態では、周辺記憶装置470は、複数のストレージモジュール420及びフラッシュコントローラ422を備える。ストレージモジュール420は、フラッシュコントローラ回路426を介してフラッシュコントローラ422に動作可能に接続される。さらに、いくつかの実施形態では、ストレージモジュール420はメモリ回路428を介して接点466に動作可能に接続される。したがって、記憶装置470が動的ストレージインタフェース460に相互接続される場合、処理ユニット400のプロセッサ414は、ストレージモジュール420にアクセスして認識し、利用することができる。
これより図13を参照すると、いくつかの実施形態では、第2の周辺記憶装置480は周辺記憶装置470に結合されるか、又はピギーバックされ、それにより、処理ユニット400の記憶容量を動的に増大させる。周辺記憶装置470と周辺記憶装置480との顕著な違いは、記憶装置480上にフラッシュコントローラがないことである。いくつかの実施形態では、記憶装置470上のフラッシュコントローラ422は、フラッシュコントローラ回路426及びコネクタ442を介して記憶装置480に電気的に結合される。したがって、フラッシュコントローラ422は、コネクタ442を記憶装置480にパススルーする。接続されると、フラッシュコントローラ422は、装置480上のフラッシュコントローラ回路426を介して記憶装置480のストレージモジュール420を制御する。したがって、フラッシュコントローラを新しい各ストレージモジュールで置換するのではなく、単一のフラッシュコントローラ422を使用して、利用可能なすべてのストレージモジュール420を単一のストレージドライブとして制御する。
追加の周辺ストレージをシステムに追加して、処理ユニット400の記憶容量をさらに増大させ得ることを当業者は理解しよう。例えば、図14Aに示されるように、いくつかの実施形態では、追加のストレージモジュール420をフラッシュコントローラ422に追加し、それにより、処理ユニット400のメモリ容量を増大させる。処理ユニット400のメモリ容量は、所望に応じて追加のメモリモジュール454を追加することによりさらに拡張される。いくつかの実施形態では、メモリモジュール420は、並列回路構成及び直列回路構成のうちの少なくとも一方でフラッシュコントローラ422に追加される。したがって、新しい各モジュール422又は454がコントローラ422に追加される場合、コントローラ422の制御機能は、そのメモリを含むように拡張される。
これより図14Bを参照すると、いくつかの実施形態では、複数のフラッシュコントローラ422は直列回路に配置され、各コントローラ422は各自のメモリモジュール420のセットを含む。メモリモジュール420は各コントローラ422により制御され、各コントローラは、メモリモジュール420の数及びサイズに基づいて各自のメモリ容量を含む。いくつかの実施形態では、追加のメモリモジュール454を有する追加のコントローラ452を追加することにより、追加のメモリパーティションが処理ユニット400に追加される。
いくつかの実施形態では、処理ユニット400は、図14Cに示されるように、独立ディスク冗長アレイ(RAID)484を有するフラッシュコントローラ422をさらに備える。したがって、いくつかの実施形態では、複数のメモリモジュールを論理ユニット484に組み合わせることにより、処理ユニット400の信頼性が増大し、アレイ内のすべてのモジュールは独立している。例えば、いくつかの実施形態では、RAID484は、3つの250GBフラッシュメモリモジュールを使用するRAID−5ボリュームであり、メモリモジュールのうちの2つはデータ用であり、第3のメモリモジュールはパリティ用である。他の実施形態では、処理ユニット400は、システムバス412に動作可能に相互接続された複数のRAID484を備える。
これより図15A〜図15Dを参照すると、いくつかの実施形態では、周辺記憶装置472は、動的周辺インタフェース460を介してシステムバス412に動作可能に接続される。図15Aを参照すると、いくつかの実施形態では、第1の周辺記憶装置472は、キー接続488を介して動的インタフェース460に動作可能に接続される。いくつかの実施形態では、第1の周辺装置472はフラッシュコントローラ422及び複数のメモリモジュール420を備える。第2の周辺記憶装置474は、第2のキー接続489を介して第1の周辺装置472にさらに結合される。いくつかの実施形態では、第2の周辺装置474は、コントローラを含まず、むしろ、第1の記憶装置472のフラッシュコントローラ422により制御されるメモリモジュール420のみを含む。第2の周辺装置474は、追加の周辺装置(図示せず)を受ける動的インタフェース460をさらに備える。したがって、追加の周辺装置を動作可能に積み重ねることにより、処理ユニット400の記憶容量は動的に拡張される。
図15Bを参照すると、いくつかの実施形態では、複数の周辺装置472、474、及び476はキー接続488、489、及び491を介して動作可能に相互接続される。さらに、いくつかの実施形態では、各周辺装置472、474、及び476はフラッシュコントローラ422を備え、各装置に動作可能に結合されたメモリモジュール420を独立して制御する。このようにして、追加の各周辺装置は、処理ユニット400から新しいメモリパーティション又はメモリドライブとして見られ、それにより、システムの記憶容量を増大させる。さらに、いくつかの実施形態では、周辺装置476は、追加の動的インタフェース460を備え、それにより、追加の記憶装置等の追加の周辺装置を受ける。他の実施形態では、装置476のインタフェース460を提供して、非ストレージベースの周辺装置を動作可能に受ける。
いくつかの実施形態では、周辺装置476は、フラッシュコントローラ422と、動的インタフェース460を介してメモリモジュール420を処理ユニット400に動作可能に結合する複数のソケット、ポート、又はドック486とを備える。したがって、いくつかの実施形態では、処理ユニット400の記憶容量は、メモリモジュール420を空のソケット486に追加することにより動的に増大する。
さらに、いくつかの実施形態では、周辺装置478は、フラッシュコントローラ422と、動的インタフェース460を介して動的メモリモジュール421を処理ユニット400に動作可能に結合する複数のソケット486とを備える。いくつかの実施形態では、動的メモリモジュール421は、メモリモジュール420をPCBに動作可能且つ動的に結合する複数のソケット又は接点を有するPCBを備える。いくつかの実施形態では、各動的メモリモジュール421は、フラッシュコントローラ422によりまとめて制御される複数のメモリモジュール420を備える。他の実施形態では、各モジュール421は独立したフラッシュコントローラ(図示せず)を備え、それにより、各動的メモリモジュール421は、処理ユニット400の別個のメモリパーティションとして動作する。
いくつかの実施形態では、動的周辺ストレージインタフェース460は、様々な周辺記憶装置をパススルーする追加の機能をさらに含む。例えば、いくつかの実施形態では、電源は、相互接続された周辺装置をパススルーして、下流の周辺装置に給電する。他の実施形態では、USB、PMBus、SATA、又はIC等のインタフェース技術が、相互接続された周辺装置をパススルーして、相互接続された装置と処理ユニット400とが通信できるようにする。さらに、いくつかの実施形態では、インタフェース技術は、相互接続された周辺装置をパススルーして、下流の装置と処理ユニット400とが通信できるようにする。
これより図16を参照して、処理ユニット装置の記憶容量を動的に拡張する方法を示す。いくつかの方法では、第1のステップ490は、初期記憶容量構成を有する処理ユニット400を購入又は所有することである。第2のステップ492は、処理ユニット400の記憶容量を拡張すると決断することである。第3のステップ494は、ストレージモジュールを処理ユニット400に追加し、それにより、初期記憶容量構成を超えてストレージユニットの記憶容量を拡張することである。このステップ494は、a)コンピュータユーザが追加のストレージモジュール496を購入し、インストールするか、又はb)製造業者若しくはコンピュータ技術者が追加のストレージモジュール498を処理ユニット400にインストールするかのいずれかにより達成し得る。
動的ストレージインタフェース418、ストレージモジュール420、動的周辺ストレージインタフェース460、並びに周辺記憶装置470及び480が、特定用途に望まれる任意の種類又は組み合わせのインタフェース技術を含み得ることを当業者は認識しよう。さらに、計算技術の進歩が、本発明と互換性を有する追加のインタフェース技術を提供し得、したがって、本発明の範囲内に含まれることを当業者は理解しよう。
装置470、480とインタフェース418及び460との動作可能な接続が、当分野で一般に既知であり、使用される任意の数の可能な技法、構造、及び/又はアーキテクチャにより達成し得ることを当業者はさらに理解しよう。例えば、いくつかの実施形態では、キー接続が周辺装置とインタフェース460との間に提供される。他の実施形態では、有線接続が周辺装置とインタフェース460との間に提供される。さらに、いくつかの実施形態では、有線接続及び無線接続の組み合わせが、動作可能に相互接続された送致と本発明のインタフェースとの間に提供される。
マルチリンク動的PCIEパーティション分割
概説され、続く図に示される本発明の少なくともいくつかの構成要素を、広範囲の異なる構成で配置し設計可能なことが容易に理解されよう。したがって、図16に示され表現される本発明のシステム及び方法の以下の実施形態は、特許請求される本発明の範囲の限定を意図せず、本発明の現在好ましい実施形態のうちのいくつかの単なる代表である。
PCIeは、並列動作で使用されるバスシステムの代わりに、ネットワークに対して同様に動作する直列接続を利用する。複数のソースからのデータを処理する1本のバスの代わりに、PCIeは、いくつかのポイントツーポイント直列接続を制御するスイッチを有する。これらの接続は、スイッチで始まり、データが行く必要がある装置に直接繋がる。あらゆる装置は各自の専用接続を有するため、装置はもはや、バスでするように帯域幅を共有しない。
PCIeアーキテクチャは、対になった場合(各方向に1つずつ)、レーンを構成するポイントツーポイントシリアルリンクの周囲に構築される。クロスバースイッチとして働くメインボード上のハブがレーンを配線する。動的ポイントツーポイントアーキテクチャにより、いくつかの装置は互いに同時に通信することができる。アーキテクチャにより、レーンの分割及び/又はグループ化を行うこともできる。
本発明では、カードの構成に応じて、単一のコネクタに延びる非関連レーンをグループ化し、又は分割することができる。したがって、複数の装置を単一のカードに配置することができ、適切な数のレーンをカード上の各装置に割り振り、性能を最大化することができる。レーンのグループ化に柔軟性を提供することにより、カードを設計する際及びカードを必要に応じて置換する際の柔軟性を増大させ、機械の所望の性能を最適化することができる。
各装置に割り振られるレーンの数は、BIOSの初期化中に決定される。本発明では、複数の非関連グループがコネクタに延び、利用可能なレーンのうちの1つ又は複数を使用できるようにする。実際には、非関連PCIeレーンは同じコネクタに延びる。非関連PCIeレーンが単一のコネクタに延びることにより、単一のカードが複数の装置を実行することができ、各装置は、装置に割り振られた必要数のレーンを有し、各装置の機能を最適化することができる。
PCIeはレーンカウントを柔軟にする一方で、非関連レーンのグループ化は、カード設計の柔軟性を向上させ、コネクタが、ビデオカード又は高速インターネットカード等の広帯域幅カードと、同じカードに収容された複数の非関連低帯域幅装置との両方を効率的にサービス提供できるようにする。2つのPCIeポート間にポイントツーポイント通信チャネルを備えるリンクは、通常のPCI要求(構成読み/書き、I/O読み/書き、メモリ読み/書き)の送/受信及び割り込み(INTx、MSI、MSI−X)の両方を可能にする。物理レベルで、リンクは1つ又は複数のレーンを備える。低速周辺装置(802.11Wi−Fiカード)は、単一レーン(×1)リンクを使用する一方で、グラフィックスアダプタは通常、はるかに広い(ひいてはより高速の)16レーンリンクを使用する。
レーンは、異なるレーンの送受信対を備える。各レーンは4本のワイヤ又は信号路を備え、したがって、各レーンは全二重バイトストリームであり、両方向で同時にリンクのエンドポイント間で8ビット「バイト」形式でデータパケットを輸送する。物理的なPCIeスロットは、1〜32の2のべき乗(1、2、4、8、16、及び32)のレーンを含み得る。
本発明の特定の実施形態では、改良PCIプロトコルを使用して、PCIeカード上の装置の需要に従ってレーンをグループ化するか、又は分割することにより、PCIeレーンを動的にパーティション分割して割り振る。本発明の特定の実施形態では、BIOSが、初期化中、カード上のどの装置がマザーボードに差し込まれるかを決定し、PCIeカードの要件に基づいてPCIeレーンを動的にパーティション分割する。カード上の装置が、適宜動作するために各装置が必要とするレーンと共に識別され割り振られる場合、レーンはBIOS初期化中に動的にパーティション分割される。
本発明の特定の代替の例示的な実施形態では、異なるカードが元のカードに取って代わり、初期化中、レーンの異なるグループ化を割り振り、最適な割り振りを可能にし、その他のレーンに対するレーンの関連に関わらず、レーンの割り振りは変更され、グループ化又は分割することができる。このようにして、レーン割り振りは常に最適化され、利用可能なレーンは、元のグループ化により使用されない状態のままではない。
さらに他の実施形態は、カード設計の向上した柔軟性を提供する。各カードの独自の要件に基づいてレーンを動的にパーティション分割することにより、カード設計者に、複数の非関連装置を単一のカードに配置し、レーンを最適に装置に割り振るより大きな柔軟性が提供される。一実施形態では、カードは、4つのレーンを必要とする装置を提供するとともに、1つのみのレーンを必要とするいくつかの装置も含む。さらなる代替の実施形態は、同じコネクタに接続されたグループ化された非関連レーンを含み得る。
これより図17を参照して、PCIe配線のブロック図を示す。PCIeブリッジ500には、PCIeブリッジ500に接続されたレーン515、520、525、530、550、555、560、565、及び570が提供される。レーン515が8つのレーンを備える場合、これらのレーンを分割することができる。同様に、レーンが関連しない場合であっても、レーン520、525、及び530をグループ化することができる。同様に、仮にレーン550が8レーン接続である場合、このレーン550も分割することができる。仮にレーン560、565、及び570がそれぞれ1レーンである場合、グループ化することができる。レーンのグループ化又は分割は柔軟であり、レーンを最適な構成で割り振ることを可能にし、カード設計でのより高い柔軟性を可能にする。
データは、1サイクル当たり1ビットの速度でレーンにわたって移動するパケットとしてPCIe内を直列に移動する。PCIe接続の各レーンは、2対のワイヤ−−一方は送信ワイヤ、他方は受信ワイヤを含む。x1接続は、各方向で1サイクル毎に1ビットを搬送する4本のワイヤで構成される1つのレーンを有する。同様に、x2リンクは、8本のワイヤを含み、一度に2ビットを伝送し、x4リンクは4ビットを伝送する等である。他の構成はx12、x16、及びx32である。
この説明は、1つ又は複数のグループ化構成の単なる例示である。実際には、本発明の例示的な実施形態を本明細書において説明したが、本発明は本明細書に記載される様々な好ましい実施形態に限定されず、むしろ、本開示に基づいて当業者が理解するであろう変更、省略、組み合わせ(例えば、様々な実施形態にわたる態様の)、適合、及び/又は修正を有するありとあらゆる実施形態を含む。特許請求の範囲内の限定は、特許請求の範囲に利用される用語に基づいて広く解釈されるべきであり、本明細書に記載される例に限定されず、又は本願の手続き中、これらの例は非排他的であると解釈されるべきである。例えば、本開示では、「好ましくは」という用語は非排他的であり、「好ましくは、〜であるが、〜に限定されない」を意味する。ミーンズプラスファンクション限定又はステッププラスファンクション限定は、特定の請求項限定で、以下の条件のすべてがその限定で提示される場合のみ利用される:a)「する手段」が明示的に記載され、且つb)対応する機能が明示的に記載される。
本発明は、趣旨又は本質的な特徴から逸脱せずに他の特定の形態で実施し得る。記載される実施形態は、すべての点で限定ではなく例示として考えられるべきである。本発明は、本発明の趣旨又は本質的な特徴から逸脱せずに他の特定の形態で実施し得る。記載される実施形態は、すべての点で限定ではなく例示として考えられるべきである。したがって、本発明の範囲は、上記説明ではなく添付の特許請求の範囲により示される。特許請求の範囲と均等の意味及び範囲内のすべての変更は、特許請求の範囲内に含まれるべきである。

Claims (20)

  1. コンピュータ処理ユニットであって、
    ビデオコントローラと、
    DVI−Iコネクタと、
    ディスプレイポートコネクタと、
    を備え、
    前記DVIコネクタ及び前記ディスプレイポートコネクタは、前記ビデオコントローラに電気的に接続される、コンピュータ処理ユニット。
  2. 前記DVIコネクタはDVI−Iコネクタを備える、請求項1に記載のコンピュータ処理ユニット。
  3. 前記DVI−IコネクタはデュアルリンクDVI−Iコネクタを備える、請求項2に記載のコンピュータ処理ユニット。
  4. VGA−VDIドングルは、前記DVIコネクタに電気的に接続されて、VGAディスプレイをサポートする、請求項1に記載のコンピュータ処理ユニット。
  5. DVI−HDMIドングルは前記DVIコネクタに電気的に接続される、請求項1に記載のコンピュータ処理ユニット。
  6. VGAコネクタ及び第2のDVIコネクタを備えるYスプリッタが、前記DVIコネクタに取り付けられる、請求項1に記載のコンピュータ処理ユニット。
  7. 中央演算処理装置を有するプリント回路基板であって、前記プリント回路基板は、異なる組み合わせのビデオディスプレイコネクタを有する複数の基板に電気的に接続するように配線され、前記複数の基板は、入/出力基板及び電源基板から選択される、プリント回路基板と、
    前記異なる組み合わせのビデオディスプレイコネクタのそれぞれのBIOS情報を含むBIOSと、
    をさらに備える、請求項1に記載のコンピュータ処理ユニット。
  8. 動的インタフェースであって、システムバスを介して処理ユニットに動作可能に接続された複数の回路を備え、前記複数の回路は2つ以上のインタフェース技術を含み、前記動的インタフェースはさらに、周辺装置に動作可能に接続される、インタフェース。
  9. 前記動的インタフェースは、コネクタに接続された複数の非関連レーンを備えるPCIeインタフェースである、請求項8に記載のインタフェース。
  10. 前記2つ以上のインタフェース技術は、USBインタフェース、PCIエクスプレスインタフェース、SATAインタフェース、ICインタフェース、及びPMBusインタフェースからなる群から選択される、請求項8に記載のインタフェース。
  11. 前記処理ユニットは、非周辺ベースのケース、冷却プロセス、最適化回路基板構成、最適化処理アドメモリ比率、及び動的バックプレーンのうちの少なくとも1つをさらに備える、請求項8に記載のインタフェース。
  12. 前記動的インタフェースはさらに、前記処理ユニットの前記システムバスに直接接続される、請求項8に記載のインタフェース。
  13. 前記複数の回路は複数のゾーン回路である、請求項8に記載のインタフェース。
  14. 前記複数の回路は少なくとも1つのパススルー回路を含む、請求項8に記載のインタフェース。
  15. 前記周辺装置は、第2の周辺装置に動作可能に接続される動的インタフェースをさらに備える、請求項8に記載のインタフェース。
  16. 複数のストレージモジュールを受ける動的ストレージインタフェースを備える動的拡張可能ストレージドライブであって、前記動的拡張可能ストレージドライブは、追加のストレージモジュールを前記動的ストレージインタフェースに追加することにより拡張される記憶容量を有する、ストレージドライブ。
  17. 前記複数のストレージモジュールは、RAM、ROM、及びフラッシュメモリのうちの少なくとも1つを備える、請求項16に記載のストレージドライブ。
  18. 前記ストレージインタフェースはフラッシュコントローラをさらに備える、請求項16に記載のストレージドライブ。
  19. 前記フラッシュコントローラは、システムバスを介して処理ユニットのBIOSに動作可能に接続される、請求項18に記載のストレージドライブ。
  20. 前記フラッシュコントローラは、BIOSにパーティションテーブルと前記処理ユニットの検出された記憶容量との間の誤りを修正するように促す、請求項19に記載のストレージドライブ。
JP2013514268A 2010-06-07 2011-06-06 動的マルチリンク編集パーティション分割システム及び方法 Pending JP2013541742A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US35235110P 2010-06-07 2010-06-07
US35236310P 2010-06-07 2010-06-07
US35236810P 2010-06-07 2010-06-07
US35237210P 2010-06-07 2010-06-07
US13/153,189 US20110302357A1 (en) 2010-06-07 2011-06-03 Systems and methods for dynamic multi-link compilation partitioning
PCT/US2011/039310 WO2011156285A2 (en) 2010-06-07 2011-06-06 Systems and methods for dynamic multi-link compilation partitioning

Publications (2)

Publication Number Publication Date
JP2013541742A true JP2013541742A (ja) 2013-11-14
JP2013541742A5 JP2013541742A5 (ja) 2014-08-21

Family

ID=45065381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013514268A Pending JP2013541742A (ja) 2010-06-07 2011-06-06 動的マルチリンク編集パーティション分割システム及び方法

Country Status (12)

Country Link
US (1) US20110302357A1 (ja)
EP (1) EP2577479A4 (ja)
JP (1) JP2013541742A (ja)
KR (1) KR20140000182A (ja)
CN (1) CN103189852A (ja)
AU (1) AU2011265103A1 (ja)
BR (1) BR112012031320A2 (ja)
CA (1) CA2838682A1 (ja)
MX (1) MX2012014354A (ja)
RU (1) RU2013100004A (ja)
WO (1) WO2011156285A2 (ja)
ZA (1) ZA201300118B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MXPA05004336A (es) 2002-10-22 2005-11-23 A Sullivan Jason Sistemas y metodos para proporcionar una unidad de procesamiento dinamicamente modular.
CA2503791A1 (en) 2002-10-22 2004-05-06 Jason A. Sullivan Non-peripherals processing control module having improved heat dissipating properties
BR0315624A (pt) 2002-10-22 2005-08-23 Jason A Sullivan Sistema de processamento em computador personalizável robusto
US8601198B2 (en) * 2011-06-30 2013-12-03 Intel Corporation Controllable transaction synchronization for merging peripheral devices
CN102436426A (zh) * 2011-11-04 2012-05-02 忆正存储技术(武汉)有限公司 一种内嵌式存储器及内嵌式存储***
CN102546611B (zh) * 2011-12-27 2014-07-09 东南大学 整合电源监控总线协议和串行通信协议接口实现方法
US20130227190A1 (en) * 2012-02-27 2013-08-29 Raytheon Company High Data-Rate Processing System
TW201349166A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 匯流排帶寬調整方法及系統
US9078577B2 (en) 2012-12-06 2015-07-14 Massachusetts Institute Of Technology Circuit for heartbeat detection and beat timing extraction
CN103905339B (zh) 2012-12-28 2017-03-15 祥硕科技股份有限公司 电脑仲裁***、其带宽分配设备以及方法
US10049076B2 (en) 2015-04-02 2018-08-14 Western Digital Technologies, Inc. Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings
CN105467163B (zh) * 2015-11-23 2018-03-30 浪潮电子信息产业股份有限公司 一种连接i2c卡与pmbus接口的设备
US10296484B2 (en) 2015-12-01 2019-05-21 International Business Machines Corporation Dynamic re-allocation of computer bus lanes
US10102074B2 (en) 2015-12-01 2018-10-16 International Business Machines Corporation Switching allocation of computer bus lanes
CN106911906A (zh) * 2015-12-23 2017-06-30 北京东方久瑞***工程技术有限公司 一种实现4k超高清视频输入显示的方法
EP3566400B1 (en) * 2017-01-05 2022-08-17 Guardknox Cyber Technologies Ltd. Specially programmed computing systems with associated devices configured to implement centralized services ecu based on services oriented architecture and methods of use thereof
CN107193752B (zh) * 2017-05-19 2020-08-25 苏州浪潮智能科技有限公司 一种解决外插卡内存地址不够分配的方法
US10466919B2 (en) * 2018-03-20 2019-11-05 Dell Products, Lp Information handling system with elastic configuration pools in flash dual in-line memory modules
KR20200065489A (ko) 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 데이터 처리 시스템 내 자원 사용에 대응하여 데이터 패스를 동적 할당하는 방법 및 장치
US11775481B2 (en) 2020-09-30 2023-10-03 Qumulo, Inc. User interfaces for managing distributed file systems
CN112346660B (zh) * 2020-11-13 2024-05-14 北京泽石科技有限公司 数据存储方法及装置、数据读取方法及装置
CN113946305A (zh) * 2021-10-18 2022-01-18 高创(苏州)电子有限公司 一种显示***、显示方法、计算机设备和存储介质
US11966592B1 (en) * 2022-11-29 2024-04-23 Qumulo, Inc. In-place erasure code transcoding for distributed file systems
US11921677B1 (en) 2023-11-07 2024-03-05 Qumulo, Inc. Sharing namespaces across file system clusters
US11934660B1 (en) 2023-11-07 2024-03-19 Qumulo, Inc. Tiered data storage with ephemeral and persistent tiers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050102451A1 (en) * 2003-11-06 2005-05-12 Chicony Electronics Co. Ltd Programmable wireless receiver
US20080165291A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various connectors
US20080239639A1 (en) * 2007-03-29 2008-10-02 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various ports
KR20080098147A (ko) * 2007-05-04 2008-11-07 주식회사롭테크놀러지 저장 용량과 파일 시스템을 동적으로 확장, 축소가 가능한반도체 저장매체 디스크
JP2009151242A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 情報処理装置および表示制御方法
JP2010055650A (ja) * 2006-04-03 2010-03-11 Aopen Inc ビデオ信号転送装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511964A (en) * 1982-11-12 1985-04-16 Hewlett-Packard Company Dynamic physical memory mapping and management of independent programming environments
US4837735A (en) * 1987-06-09 1989-06-06 Martin Marietta Energy Systems, Inc. Parallel machine architecture for production rule systems
US5539616A (en) * 1992-06-29 1996-07-23 Elonex Technologies, Inc. Modular portable computer
US6542926B2 (en) * 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
US6501429B2 (en) * 1998-02-02 2002-12-31 Seiko Epson Corporation Portable information processing apparatus
US6490157B2 (en) * 1999-09-01 2002-12-03 Intel Corporation Method and apparatus for providing managed modular sub-environments in a personal computer
US6898705B2 (en) * 2001-05-31 2005-05-24 International Business Machines Corporation Automatic appliance server re-provision/re-purposing method
US6636958B2 (en) * 2001-07-17 2003-10-21 International Business Machines Corporation Appliance server with a drive partitioning scheme that accommodates application growth in size
US6988226B2 (en) * 2002-10-17 2006-01-17 Wind River Systems, Inc. Health monitoring system for a partitioned architecture
US7103745B2 (en) * 2002-10-17 2006-09-05 Wind River Systems, Inc. Two-level operating system architecture
MXPA05004336A (es) * 2002-10-22 2005-11-23 A Sullivan Jason Sistemas y metodos para proporcionar una unidad de procesamiento dinamicamente modular.
CA2503791A1 (en) * 2002-10-22 2004-05-06 Jason A. Sullivan Non-peripherals processing control module having improved heat dissipating properties
JP4279699B2 (ja) * 2003-01-31 2009-06-17 パナソニック株式会社 半導体メモリカード、制御プログラム。
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US6993618B2 (en) * 2004-01-15 2006-01-31 Super Talent Electronics, Inc. Dual-mode flash storage exchanger that transfers flash-card data to a removable USB flash key-drive with or without a PC host
US7184264B2 (en) * 2004-09-23 2007-02-27 Imation Corp. Connectable memory devices to provide expandable memory
US7414312B2 (en) * 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
US20070094439A1 (en) * 2005-10-20 2007-04-26 Xipkey, Inc. Expandable portable solid-state device & method
US20080259060A1 (en) * 2007-04-18 2008-10-23 Shuttle Inc. Video connection line to integrate analog and digital signals
US7975109B2 (en) * 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
JP2009043030A (ja) * 2007-08-09 2009-02-26 Hitachi Ltd ストレージシステム
TWI357548B (en) * 2007-11-16 2012-02-01 Asustek Comp Inc Integrated connecting port module and electronic d
US20090231232A1 (en) * 2008-03-13 2009-09-17 Wai Keung Chan External graphic display adapter for express card computer system
CN101566962B (zh) * 2008-04-22 2012-07-04 辉达公司 ***组件连接快速扩充***一致性测试板与方法
US9324294B2 (en) * 2009-04-07 2016-04-26 Nvidia Corporation Graphics system for supporting multiple digital display interface standards

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050102451A1 (en) * 2003-11-06 2005-05-12 Chicony Electronics Co. Ltd Programmable wireless receiver
JP2010055650A (ja) * 2006-04-03 2010-03-11 Aopen Inc ビデオ信号転送装置
US20080165291A1 (en) * 2007-01-05 2008-07-10 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various connectors
US20080239639A1 (en) * 2007-03-29 2008-10-02 Samsung Electronics Co., Ltd. Display apparatus for displaying video input through various ports
KR20080098147A (ko) * 2007-05-04 2008-11-07 주식회사롭테크놀러지 저장 용량과 파일 시스템을 동적으로 확장, 축소가 가능한반도체 저장매체 디스크
JP2009151242A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 情報処理装置および表示制御方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
池田 冬彦: "「フォトからムービー」がこんなに楽しいとは! 写真to動画の教科書", MAC FAN 第19巻 第2号, vol. 第19巻, JPN6015008635, 1 February 2011 (2011-02-01), JP, pages 166 - 181, ISSN: 0003021055 *
漆谷 正義: "バス,シリアル,映像,ストレージ,有線,無線 インターフェース規格のすぐに役立つ基礎知識", INTERFACE 第35巻 第2号, vol. 第35巻, JPN6015008630, 1 February 2009 (2009-02-01), JP, pages 76 - 87, ISSN: 0003021054 *

Also Published As

Publication number Publication date
BR112012031320A2 (pt) 2016-10-25
CA2838682A1 (en) 2011-12-15
CN103189852A (zh) 2013-07-03
US20110302357A1 (en) 2011-12-08
WO2011156285A3 (en) 2012-04-19
EP2577479A4 (en) 2013-12-04
EP2577479A2 (en) 2013-04-10
KR20140000182A (ko) 2014-01-02
AU2011265103A1 (en) 2013-01-24
RU2013100004A (ru) 2014-07-20
ZA201300118B (en) 2013-09-25
MX2012014354A (es) 2013-03-05
WO2011156285A2 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
JP2013541742A (ja) 動的マルチリンク編集パーティション分割システム及び方法
US20150347345A1 (en) Gen3 pci-express riser
JP2011166720A (ja) 複数バージョンのusbと互換性があるマザーボード及び関連方法
JP2017033588A (ja) 非対称ユニバーサルシリアルバス通信
Bhatt Creating a third generation I/O interconnect
US20080140898A1 (en) Computer bus power consuming device
US9990328B2 (en) Increased data flow in universal serial bus (USB) cables
US10483673B2 (en) Interposer device
CN107391419B (zh) 支持多主机的通用序列汇流排集线设备及车用主机
US10545901B2 (en) Memory card expansion
US20190370203A1 (en) Switch Board for Expanding Peripheral Component Interconnect Express Compatibility
US20060119595A1 (en) Computer system of combining user interface and a display device
US10628366B2 (en) Method and system for a flexible interconnect media in a point-to-point topography
KR102318130B1 (ko) 외부 전기 커넥터 및 컴퓨터 시스템
JP2013069269A (ja) 複数のデータ接続ポートを備えた電気装置
US11757220B2 (en) Paddle card for crosstalk cancellation in high-speed signaling
GB2542909A (en) Multi-server system interconnect
US20090185559A1 (en) Integration module for universal serial bus
US20240004439A1 (en) Memory module connection interface for power delivery
US20240008181A1 (en) Memory module connection interface for power delivery
US20240006791A1 (en) Cxl memory expansion riser card
CN111048928B (zh) 外接式电连接器及电脑***
US20200201389A1 (en) Expandable electronic computing system
CN116669293A (zh) 一种转接卡和终端设备
CN117370232A (zh) 具有多个端口的接口装置及其操作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150501

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160706