JP2013516724A - 相変化メモリアレイのための方法 - Google Patents
相変化メモリアレイのための方法 Download PDFInfo
- Publication number
- JP2013516724A JP2013516724A JP2012546563A JP2012546563A JP2013516724A JP 2013516724 A JP2013516724 A JP 2013516724A JP 2012546563 A JP2012546563 A JP 2012546563A JP 2012546563 A JP2012546563 A JP 2012546563A JP 2013516724 A JP2013516724 A JP 2013516724A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change memory
- memory array
- pattern
- appropriate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 182
- 230000008859 change Effects 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 83
- 230000006870 function Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 239000012782 phase change material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000003490 calendering Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006993 memory improvement Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0643—Management of files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0059—Security or protection circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【選択図】図1
Description
フローチャート300の操作306を参照すると、相変化メモリを操作する方法は、パターンに従って、2つまたはそれ以上の適切なリセットシーケンスを相変化メモリアレイ上で実行し、相変化メモリアレイにパターンを書き込むことも含む。本発明の一実施形態によると、適切なリセットシーケンスのうちの第1のものは第1の振幅を有し、適切なリセットシーケンスのうちの第2のものは、第1の振幅とは異なる第2の振幅を有する。一実施形態において、適切なリセットシーケンスのうちの第1のものは、論理的「0」を書き込むことであり、適切なリセットシーケンスのうちの第2のものは、論理的「1」を書き込むことである。特定の実施形態では、相変化メモリアレイにパターンを書き込むことは、内部状態マシンによって実施される。
Claims (23)
- 相変化メモリアレイを操作する方法であって、
前記相変化メモリアレイに書き込まれるパターンを決定することと、
前記パターンに従って、2つまたはそれ以上の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記相変化メモリアレイに前記パターンを書き込むことと、
を含む、方法。 - 前記方法は、前記相変化メモリアレイを暗号化するためのものである、請求項1に記載の方法。
- 適切な書き込みパスワードを発行することをさらに含み、前記2つまたはそれ以上の適切なリセットシーケンスを実行することは、前記適切な書き込みパスワードを提供することを含む、請求項1に記載の方法。
- 前記適切なリセットシーケンスのうちの第1のものは、第1の振幅を有し、前記適切なリセットシーケンスのうちの第2のものは、前記第1の振幅とは異なる第2の振幅を有する、請求項1に記載の方法。
- 前記適切なリセットシーケンスのうちの第1のものは、論理的「0」を書き込むことであり、前記適切なリセットシーケンスのうちの第2のものは、論理的「1」を書き込むことである、請求項4に記載の方法。
- 前記パターンを前記相変化メモリアレイに書き込むことは、内部状態マシンによって実施される、請求項5に記載の方法。
- 相変化メモリアレイを操作する方法であって、
前記相変化メモリアレイ上でセットシーケンスを実行することと、
前記相変化メモリアレイの適切な読み出しを実施し、前記セットシーケンスの実行から得られるパターンを取得することと、
を含む、方法。 - 前記方法は、前記相変化メモリアレイを復号化するためのものである、請求項7に記載の方法。
- 適切な読み出しパスワードを発行することをさらに含み、前記適切な読み出しを実施することは、前記適切な読み出しパスワードを提供することを含む、請求項7に記載の方法。
- 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して全ゼロパターンターゲットでセットシーケンスを実行することを含み、前記パターンは全ゼロパターンではない、請求項7に記載の方法。
- 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して第1のパターンターゲットで前記セットシーケンスを実行することを含み、前記パターンは、前記第1のパターンとは異なる第2のパターンである、請求項7に記載の方法。
- 前記パターンを取得するためのマージンを維持するために、内部読み出し参照を調節することをさらに含む、請求項7に記載の方法。
- 前記適切な読み出しを実施した後に、2つまたはそれ以上の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記相変化メモリアレイ内に前記パターンを再び隠すことをさらに含む、請求項7に記載の方法。
- 相変化メモリアレイを操作する方法であって、
前記相変化メモリアレイに書き込まれるパターンを決定することと、
前記パターンに従って、2つまたはそれ以上の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記パターンを前記相変化メモリアレイ上に書き込むことと、
前記相変化メモリアレイ上でセットシーケンスを実行することと、
前記相変化メモリアレイの適切な読み出しを実施し、前記セットシーケンスの実行から得られる前記パターンを取得することと、
を含む、方法。 - 適切な書き込みパスワードを発行することをさらに含み、前記2つまたはそれ以上の適切なリセットシーケンスを実行することは、前記適切な書き込みパスワードを提供することを含む、請求項14に記載の方法。
- 適切な読み出しパスワードを発行することをさらに含み、前記適切な読み出しを実施することは、前記適切な読み出しパスワードを提供することを含む、請求項14に記載の方法。
- 前記適切なリセットシーケンスのうちの第1のものは、第1の振幅を有し、前記適切なリセットシーケンスのうちの第2のものは、前記第1の振幅とは異なる第2の振幅を有する、請求項14に記載の方法。
- 前記適切なリセットシーケンスのうちの第1のものは、論理的「0」を書き込むことであり、前記適切なリセットシーケンスのうちの第2のものは、論理的「1」を書き込むことである、請求項17に記載の方法。
- 前記パターンを前記相変化メモリアレイに書き込むことは、内部状態マシンによって実施される、請求項18に記載の方法。
- 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して全ゼロパターンターゲットで前記セットシーケンスを実行することを含み、前記パターンは全ゼロパターンではない、請求項14に記載の方法。
- 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して第1のパターンターゲットで前記セットシーケンスを実行することを含み、前記パターンは、前記第1のパターンとは異なる第2のパターンである、請求項14に記載の方法。
- 前記パターンを取得するためのマージンを維持するために、内部読み出し参照を調節することをさらに含む、請求項14に記載の方法。
- 前記適切な読み出しを実施した後に、2つまたはそれ以上の追加の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記相変化メモリアレイ内に前記パターン再び隠すことをさらに含む、請求項14に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IT2009/000603 WO2011080784A1 (en) | 2009-12-31 | 2009-12-31 | Methods for a phase-change memory array |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013516724A true JP2013516724A (ja) | 2013-05-13 |
JP5500468B2 JP5500468B2 (ja) | 2014-05-21 |
Family
ID=42133652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012546563A Active JP5500468B2 (ja) | 2009-12-31 | 2009-12-31 | 相変化メモリアレイのための方法 |
Country Status (7)
Country | Link |
---|---|
US (5) | US9251897B2 (ja) |
JP (1) | JP5500468B2 (ja) |
KR (1) | KR101546890B1 (ja) |
CN (1) | CN103222005B (ja) |
DE (1) | DE112009005490T5 (ja) |
TW (1) | TWI501233B (ja) |
WO (1) | WO2011080784A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009005490T5 (de) | 2009-12-31 | 2013-01-24 | Micron Technology, Inc. | Verfahren für eine Phasenwechselspeichermatrix |
US9471793B2 (en) * | 2013-01-07 | 2016-10-18 | Infineon Technologies Ag | System on chip with embedded security module |
US9424442B2 (en) | 2013-11-27 | 2016-08-23 | Huawei Technologies Co., Ltd. | Nonvolatile memory and electronic device |
CN103631732B (zh) * | 2013-11-27 | 2016-09-07 | 华为技术有限公司 | 非易失存储器及电子设备 |
US10922292B2 (en) | 2015-03-25 | 2021-02-16 | WebCloak, LLC | Metamorphic storage of passcodes |
US10191664B2 (en) * | 2015-10-16 | 2019-01-29 | SK Hynix Inc. | Memory system |
US10180796B2 (en) * | 2015-10-16 | 2019-01-15 | SK Hynix Inc. | Memory system |
US10249351B2 (en) | 2016-11-06 | 2019-04-02 | Intel Corporation | Memory device with flexible internal data write control circuitry |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217963A (ja) * | 2006-12-04 | 2008-09-18 | Qimonda North America Corp | マルチビット抵抗メモリ |
JP2011003235A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748807A (en) * | 1992-10-09 | 1998-05-05 | Panasonic Technologies, Inc. | Method and means for enhancing optical character recognition of printed documents |
FR2711833B1 (fr) | 1993-10-28 | 1995-12-01 | Sgs Thomson Microelectronics | Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré. |
US5583819A (en) * | 1995-01-27 | 1996-12-10 | Single Chip Holdings, Inc. | Apparatus and method of use of radiofrequency identification tags |
US6141241A (en) * | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
US7788553B2 (en) * | 2000-01-06 | 2010-08-31 | Super Talent Electronics, Inc. | Mass production testing of USB flash cards with various flash memory cells |
AU5997901A (en) | 2000-05-16 | 2001-11-26 | John Taschereau | Method and system for providing geographically targeted information and advertising |
US6850432B2 (en) * | 2002-08-20 | 2005-02-01 | Macronix International Co., Ltd. | Laser programmable electrically readable phase-change memory method and device |
US7962361B2 (en) | 2002-11-07 | 2011-06-14 | Novitaz | Customer relationship management system for physical locations |
JP2004164766A (ja) * | 2002-11-14 | 2004-06-10 | Renesas Technology Corp | 不揮発性記憶装置 |
US7688621B2 (en) * | 2003-06-03 | 2010-03-30 | Samsung Electronics Co., Ltd. | Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory |
US6944041B1 (en) * | 2004-03-26 | 2005-09-13 | Bae Systems Information And Electronic Systems Integration, Inc. | Circuit for accessing a chalcogenide memory array |
KR100587702B1 (ko) * | 2004-07-09 | 2006-06-08 | 삼성전자주식회사 | 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법 |
US20060056227A1 (en) * | 2004-09-10 | 2006-03-16 | Parkinson Ward D | One time programmable phase change memory |
JP4282612B2 (ja) * | 2005-01-19 | 2009-06-24 | エルピーダメモリ株式会社 | メモリ装置及びそのリフレッシュ方法 |
WO2007036050A1 (en) * | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
JP4628935B2 (ja) | 2005-11-19 | 2011-02-09 | エルピーダメモリ株式会社 | 不揮発性半導体記憶装置 |
US8947233B2 (en) * | 2005-12-09 | 2015-02-03 | Tego Inc. | Methods and systems of a multiple radio frequency network node RFID tag |
US7531825B2 (en) * | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
US7844879B2 (en) * | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
US20110093340A1 (en) | 2006-01-30 | 2011-04-21 | Hoozware, Inc. | System for providing a service to venues where people perform transactions |
US8121237B2 (en) * | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
JP5008947B2 (ja) | 2006-10-30 | 2012-08-22 | 京セラ株式会社 | 無線通信端末及び無線通信方法 |
KR20080060918A (ko) * | 2006-12-27 | 2008-07-02 | 삼성전자주식회사 | 상변화 메모리 소자와 그 제조 및 동작 방법 |
JP5100292B2 (ja) * | 2007-10-05 | 2012-12-19 | 株式会社東芝 | 抵抗変化メモリ装置 |
KR101291222B1 (ko) * | 2007-11-29 | 2013-07-31 | 삼성전자주식회사 | 상변화 메모리 소자의 동작 방법 |
US8269208B2 (en) * | 2008-03-07 | 2012-09-18 | Ovonyx, Inc. | Memory device |
KR20090123244A (ko) * | 2008-05-27 | 2009-12-02 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 쓰기 방법 |
WO2010030392A2 (en) | 2008-09-12 | 2010-03-18 | Dimitris Achlioptas | Interpersonal spacetime interaction system |
WO2010076834A1 (en) * | 2008-12-31 | 2010-07-08 | Ferdinando Bedeschi | Reliable set operation for phase-change memory cell |
US20100226168A1 (en) * | 2009-03-04 | 2010-09-09 | Savransky Semyon D | Programming methods for phase-change memory |
US8179731B2 (en) * | 2009-03-27 | 2012-05-15 | Analog Devices, Inc. | Storage devices with soft processing |
US20100317371A1 (en) | 2009-06-12 | 2010-12-16 | Westerinen William J | Context-based interaction model for mobile devices |
US8809829B2 (en) * | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
US9378507B2 (en) | 2009-06-17 | 2016-06-28 | 1020, Inc. | System and method of disseminating electronic content utilizing geographic and time granularities |
DE112009005490T5 (de) | 2009-12-31 | 2013-01-24 | Micron Technology, Inc. | Verfahren für eine Phasenwechselspeichermatrix |
US20110184945A1 (en) | 2010-01-22 | 2011-07-28 | Qualcomm Incorporated | Location aware recommendation engine |
-
2009
- 2009-12-31 DE DE112009005490T patent/DE112009005490T5/de active Pending
- 2009-12-31 CN CN200980163406.9A patent/CN103222005B/zh active Active
- 2009-12-31 JP JP2012546563A patent/JP5500468B2/ja active Active
- 2009-12-31 KR KR1020127019823A patent/KR101546890B1/ko active IP Right Grant
- 2009-12-31 US US13/518,361 patent/US9251897B2/en active Active
- 2009-12-31 WO PCT/IT2009/000603 patent/WO2011080784A1/en active Application Filing
-
2010
- 2010-11-26 TW TW099141065A patent/TWI501233B/zh active
-
2016
- 2016-02-01 US US15/012,478 patent/US9851913B2/en active Active
-
2017
- 2017-11-30 US US15/827,795 patent/US10216438B2/en active Active
-
2019
- 2019-01-21 US US16/253,087 patent/US10416909B2/en active Active
- 2019-08-29 US US16/555,546 patent/US11003365B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217963A (ja) * | 2006-12-04 | 2008-09-18 | Qimonda North America Corp | マルチビット抵抗メモリ |
JP2011003235A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201142843A (en) | 2011-12-01 |
US20190391751A1 (en) | 2019-12-26 |
TWI501233B (zh) | 2015-09-21 |
JP5500468B2 (ja) | 2014-05-21 |
WO2011080784A1 (en) | 2011-07-07 |
US20180095687A1 (en) | 2018-04-05 |
US20140376306A1 (en) | 2014-12-25 |
DE112009005490T5 (de) | 2013-01-24 |
US10216438B2 (en) | 2019-02-26 |
US10416909B2 (en) | 2019-09-17 |
KR20120125265A (ko) | 2012-11-14 |
US20160162213A1 (en) | 2016-06-09 |
US11003365B2 (en) | 2021-05-11 |
US9851913B2 (en) | 2017-12-26 |
CN103222005A (zh) | 2013-07-24 |
CN103222005B (zh) | 2016-08-24 |
US9251897B2 (en) | 2016-02-02 |
KR101546890B1 (ko) | 2015-08-25 |
US20190155528A1 (en) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10416909B2 (en) | Methods for phase-change memory array | |
JP6532024B2 (ja) | 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード | |
JP6474056B2 (ja) | 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法 | |
US20100306453A1 (en) | Method for operating a portion of an executable program in an executable non-volatile memory | |
US9171614B2 (en) | Reliable set operation for phase-change memory cell | |
US8392683B1 (en) | Dynamic range unlock or lock memory device and method to operate the same | |
CN111833937A (zh) | 用于存储器的刷新模式及存取模式 | |
KR102114875B1 (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템 | |
US11669644B2 (en) | Storage device and data destruction method thereof | |
KR20170092177A (ko) | 시스템 온 칩 및 그것의 동작 방법 | |
KR20140124596A (ko) | 반도체 메모리 장치 및 그것의 데이터 프로그램 방법 | |
US11195582B2 (en) | Non-volatile memory device and method of writing to non-volatile memory device | |
JP2020102827A (ja) | 不揮発性メモリ装置およびチャレンジ・レスポンス方法 | |
EP4131844B1 (en) | Storage device, host device and data transfer method thereof | |
US20230394143A1 (en) | Protective actions for a memory device based on detecting an attack | |
KR20200022957A (ko) | 전자 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5500468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |