JP2013145905A - 撮像装置及び撮像システム - Google Patents
撮像装置及び撮像システム Download PDFInfo
- Publication number
- JP2013145905A JP2013145905A JP2013042342A JP2013042342A JP2013145905A JP 2013145905 A JP2013145905 A JP 2013145905A JP 2013042342 A JP2013042342 A JP 2013042342A JP 2013042342 A JP2013042342 A JP 2013042342A JP 2013145905 A JP2013145905 A JP 2013145905A
- Authority
- JP
- Japan
- Prior art keywords
- amplification transistor
- gate
- voltage
- transistor
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 75
- 230000003321 amplification Effects 0.000 claims abstract description 94
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 94
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000003287 optical effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 description 21
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】遮光領域の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減する。
【解決手段】撮像装置は、遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、前記遮光された画素は、第1の光電変換部と、前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタとを含み、前記遮光されていない画素は、第2の光電変換部と、前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタとを含み、前記第1の増幅トランジスタのゲート容量は、前記第2の増幅トランジスタのゲート容量より大きい。
【選択図】図3
【解決手段】撮像装置は、遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、前記遮光された画素は、第1の光電変換部と、前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタとを含み、前記遮光されていない画素は、第2の光電変換部と、前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタとを含み、前記第1の増幅トランジスタのゲート容量は、前記第2の増幅トランジスタのゲート容量より大きい。
【選択図】図3
Description
本発明は、撮像装置及び撮像システムに関する。
CMOS(相補型金属酸化膜半導体)イメージセンサに代表される撮像装置は、画素が行方向及び列方向に複数配列された画素配列を備える。撮像装置には、遮光された画素が配された遮光領域(オプティカルブラック領域)と遮光されていない画素が配された有効領域とを含む画素配列が用いられる場合がある。
特許文献1及び特許文献2に示された技術では、遮光領域から黒レベルの基準信号を読み出し、その読み出した黒レベルの基準信号を用いて有効領域から読み出された信号の黒レベルを補正する処理を行っている。
近年の多画素化および半導体微細加工技術の進歩により、単位画素が縮小化される傾向にある。これに応じて、単位画素に含まれる各素子も微細化される。
例えば、単位画素における光電変換部で発生した電荷に応じた信号を増幅するためのMOSトランジスタである増幅トランジスタが微細化され得る。
ここで、その増幅トランジスタのゲート幅をW、ゲート長をL、単位面積あたりゲート絶縁膜容量をCoxとすると、増幅トランジスタで発生するノイズは、(W×L×Cox)の平方根に反比例することが知られている。すなわち、増幅トランジスタが微細化されて、ゲート幅あるいはゲート長が小さくなると、増幅トランジスタで発生するノイズが増加する。
仮に、特許文献1及び特許文献2に示された技術において単位画素が縮小化されたとすると、上述のように、有効領域及び遮光領域における増幅トランジスタで発生するノイズが増加する可能性がある。特に、遮光領域における増幅トランジスタで発生するノイズが増加すると、遮光領域から読み出すべき黒レベルの基準信号に含まれるノイズの量が増加する。この場合、その読み出した黒レベルの基準信号を用いて有効領域から読み出された信号の黒レベルを補正する処理の精度が低下する可能性がある。
本発明の目的は、遮光領域の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減することにある。
本発明の第1側面に係る撮像装置は、遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、前記遮光された画素は、第1の光電変換部と、前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタとを含み、前記遮光されていない画素は、第2の光電変換部と、前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタとを含み、前記第1の増幅トランジスタのゲート容量は、前記第2の増幅トランジスタのゲート容量より大きいことを特徴とする。
本発明の第2側面に係る撮像装置は、遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、前記遮光された画素は、第1の光電変換部と、前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタとを含み、前記遮光されていない画素は、第2の光電変換部と、前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタとを含み、前記第1の増幅トランジスタは、埋め込みチャネル型のMOSトランジスタであり、前記第2の増幅トランジスタは、表面チャネル型のMOSトランジスタであることを特徴とする。
本発明の第3側面に係る撮像システムは、上記の撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
本発明によれば、遮光領域の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減することができる。
本発明の第1実施形態に係る撮像装置100を、図1を用いて示す。図1は、本発明の第1実施形態に係る撮像装置100の構成を示す図である。
撮像装置100は、画素配列PA及び周辺回路(図示せず)を備える。
画素配列PAでは、画素が行方向及び列方向に(2次元状に)配列されている。画素配列PAは、オプティカルブラック領域(遮光領域、以下、OB領域とする)A101〜A103と有効領域A100とを含む。OB領域A101〜A103は、画素配列PAにおける有効領域A100の周辺に配される。
OB領域A101〜A103は、垂直OB領域A101、水平OB領域A102、垂直及び水平OB領域A103を含む。垂直OB領域A101は、有効領域A100の垂直方向端部に隣接して配されている。水平OB領域A102は、有効領域A100の水平方向端部に隣接して配されている。垂直及び水平OB領域A103は、垂直OB領域A101及び水平OB領域A102に隣接するとともに、有効領域A100の角部に隣接して配されている。
OB領域A101〜A103には、遮光された画素が配されている。有効領域A100には、遮光されていない画素が配されている。OB領域A101〜A103の画素からは、遮光された状態の信号(黒レベルの基準信号)が読み出される。有効領域A100の画素からは、光に応じた信号(光信号)が読み出される。
周辺回路は、画素配列PAの周辺に配される。周辺回路は、画素配列PAの各画素を駆動するための垂直シフトレジスタ(図示せず)や、画素配列PAの各画素から信号を読み出すための読み出し回路(図示せず)及び水平シフトレジスタ(図示せず)などを含む。
次に、OB領域A101〜A103及び有効領域A100の各画素Pの概略構成を、図2を用いて説明する。図2は、各画素の等価回路を示した図である。
各画素Pは、光電変換素子(光電変換部)1、転送トランジスタ(転送部)2、浮遊拡散領域(電荷電圧変換部)3、増幅トランジスタ4、接続部6、及びリセットトランジスタ5を含む。
光電変換素子1は、入射した光を電荷に変換して、変換した電荷を蓄積する。光電変換素子1は、例えば、フォトダイオードである。
転送トランジスタ2は、垂直シフトレジスタからアクティブな信号がそのゲートに供給された際にオンして、光電変換素子1に蓄積された電荷を浮遊拡散領域3へ転送する。転送トランジスタ2は、垂直シフトレジスタからノンアクティブな信号がそのゲートに供給された際にオフする。
浮遊拡散領域3は、転送された電荷を電圧に変換する。浮遊拡散領域3は、増幅トランジスタ4の入力部として機能し、その電圧に応じた信号を接続部6経由で増幅トランジスタ4へ入力する。
接続部6は、浮遊拡散領域3と増幅トランジスタ4のゲートとを接続する。接続部6は、金属配線等である。
増幅トランジスタ4は、浮遊拡散領域3から入力された信号を増幅する。増幅トランジスタ4は、増幅した信号を列信号線(図示せず)経由で上述の読み出し回路へ出力する。 リセットトランジスタ5は、垂直シフトレジスタからアクティブな信号がそのゲートに供給された際にオンして、浮遊拡散領域3の電位を所定の電位にリセットする。リセットトランジスタ5は、垂直シフトレジスタからノンアクティブな信号がそのゲートに供給された際にオフする。
次に、OB領域A101〜A103及び有効領域A100の各画素Pの概略動作を、図2を用いて説明する。
垂直シフトレジスタは、各画素のリセットトランジスタ5が浮遊拡散領域3をあらかじめ低いレベルにリセットした後、読み出しを行なう行の画素の浮遊拡散領域3を高いレベルにリセットするように、駆動する。これにより、画素配列PAでは、読み出しを行なう行の画素Pの増幅トランジスタ4のみが有効になる(オンする)。この状態で読み出しを行なう行の画素Pからは、読み出し回路によりノイズ信号が読み出される。
次に、垂直シフトレジスタは、転送トランジスタ2をオンすることにより、光電変換素子1内に蓄積された電荷を浮遊拡散領域3に転送するように、読み出しを行なう行の画素Pを駆動する。この状態で読み出しを行なう行の画素Pからは、読み出し回路により光信号が読み出される。
そして、読み出しを行なう行の画素Pから読み出されたノイズ信号と光信号とは、読み出し回路又は撮像装置100の外部の信号処理回路(例えば、後述する撮像信号処理回路95)により、両者の差分が演算される。これによって、相関二重サンプリング法によるノイズの除去処理(以下、CDS処理とする)を行なうことができる。
このような、CDS処理は、OB領域A101〜A103の画素から読み出された信号(黒レベルの基準信号)と、有効領域から読み出された信号(光信号)とに対して、それぞれ行われる。そして、撮像装置100内の補正回路又は撮像装置100後段の補正回路(例えば、後述する画像信号処理部97)は、CDS処理が施された黒レベルの基準信号を用いて、CDS処理が施された光信号の黒レベルを補正する処理(以下、OB補正処理とする)を行う。
次に、OB領域A101〜A103及び有効領域A100の各画素Pの特徴となる構成を、図3を用いて説明する。図3は、各画素Pのレイアウト構成を示した図である。
図3のaは、OB領域A101〜A103の画素のレイアウト構成を示す。図3のbは、有効領域A100の画素のレイアウト構成を示す。図3のa及びbにおいて、図2に示す素子に対応した部分を同様の部材番号で示している。図3では、リセットトランジスタ5の図示が省略されている。
図3のaにおいて、破線で囲まれた部分が、増幅トランジスタ(第1の増幅トランジスタ)4aのゲート41aである。ここで、光電変換素子(第1の光電変換部)1aにより蓄積された電荷は、転送トランジスタ(第1の転送部)2aにより、浮遊拡散領域(第1の電荷電圧変換部)3aへ転送される。浮遊拡散領域3aは、転送された電荷を電圧に変換する。増幅トランジスタ4aは、浮遊拡散領域3aにより変換された電圧がゲート41aに入力され、入力された電圧に基づく信号を列信号線RL(図2参照)へ出力する。
図3のbにおいて、破線で囲まれた部分が、増幅トランジスタ(第2の増幅トランジスタ)4bのゲート41bである。ここで、光電変換素子(第2の光電変換部)1bにより蓄積された電荷は、転送トランジスタ(第2の転送部)2bにより、浮遊拡散領域(第2の電荷電圧変換部)3bへ転送される。浮遊拡散領域3bは、転送された電荷を電圧に変換する。増幅トランジスタ4bは、浮遊拡散領域3bにより変換された電圧がゲート41bに入力され、入力された電圧に基づく信号を列信号線RL(図2参照)へ出力する。
増幅トランジスタ4のゲート幅をW、ゲート長をL、単位面積あたりゲート絶縁膜容量をCoxとすると、増幅トランジスタ4で発生する1/fノイズ(フリッカ雑音)は、(W×L×Cox)の平方根に反比例することが知られている。1/fノイズは、ゲート電極下におけるチャネル領域とゲート絶縁膜との界面の電荷のランダムなトラップと放出とに起因したノイズである。すなわち、増幅トランジスタ4が微細化されて、ゲート幅あるいはゲート長が小さくなると、増幅トランジスタ4で発生するノイズが増加する。
そこで、仮に、OB領域A101〜A103及び有効領域A100の増幅トランジスタ4の(ゲート幅を等しくしたまま)ゲート長をいずれもL2からL1へと大きくした場合を考える。この場合、OB領域A101〜A103及び有効領域A100の増幅トランジスタ4の相互コンダクタンスはいずれも低下するので、浮遊拡散領域3の電位が同じであっても、増幅トランジスタ4から出力される信号レベル(電位)が低下する。これにより、OB領域A101〜A103及び有効領域A100において増幅トランジスタ4で発生するノイズを低減できるが、有効領域A100の画素から出力される信号の振幅が小さくなる。このため、有効領域A100の画素の出力信号のダイナミックレンジを確保しにくくなってしまう。
それに対して、本実施形態では、図3に示すように、OB領域A101〜A103の増幅トランジスタ4aのゲート長L1が、有効領域A100の増幅トランジスタ4bのゲート長L2よりも大きくなっている。一方、OB領域A101〜A103の増幅トランジスタ4aのゲート幅W2が、有効領域A100の増幅トランジスタ4bのゲート幅W2と等しくなっている。
すなわち、OB領域A101〜A103の増幅トランジスタ4aのゲート容量は、有効領域A100の増幅トランジスタ4bのゲート容量よりも大きくなっている。これにより、1/fノイズ(フリッカ雑音)は、有効領域A100の増幅トランジスタ4bよりもOB領域A101〜A103の増幅トランジスタ4aにおいて低減する。このため、有効領域A100の画素からの出力信号のダイナミックレンジを確保した場合でも、OB領域A101〜A103の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減することができる。これにより、その黒レベルの基準信号を用いて行うOB補正処理の精度を向上できる。この結果、良好な画像を得ることができる。
なお、OB領域A101〜A103の出力信号は常に黒レベルであり、変動量としては暗電流成分のみである。そのため、OB領域A101〜A103は、有効領域に比べて、元々その出力信号のレベルの変動が小さいため、その出力信号のダイナミックレンジが問題とならない。よって、OB領域A101〜A103では、増幅トランジスタ4のゲート長を、ダイナミックレンジを気にすることなく、レイアウト上可能な限り大きくすることが可能である。
また、垂直OB領域A101、水平OB領域A102、垂直及び水平OB領域A103のいずれか1つ又は2つのみを用いてOB補正処理を行う場合、その用いる画素のゲート長のみを大きくすることが望ましい。
次に、本発明の撮像装置を適用した撮像システムの一例を図4に示す。
撮像システム90は、図4に示すように、主として、光学系、撮像装置100及び信号処理部を備える。光学系は、主として、シャッター91、撮影レンズ92及び絞り93を備える。信号処理部は、主として、撮像信号処理回路95、A/D変換器96、画像信号処理部97、メモリ部87、外部I/F部89、タイミング発生部98、全体制御・演算部99、記録媒体88及び記録媒体制御I/F部94を備える。なお、信号処理部は、記録媒体88を備えなくても良い。
シャッター91は、光路上において撮影レンズ92の手前に設けられ、露出を制御する。
撮影レンズ92は、入射した光を屈折させて、撮像装置100の画素配列(撮像面)に被写体の像を形成する。
絞り93は、光路上において撮影レンズ92と撮像装置100との間に設けられ、撮影レンズ92を通過後に撮像装置100へ導かれる光の量を調節する。
撮像装置100は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置100は、その画像信号を画素配列から読み出して出力する。
撮像信号処理回路95は、撮像装置100に接続されており、撮像装置100から出力された画像信号を処理する。
A/D変換器96は、撮像信号処理回路95に接続されており、撮像信号処理回路95から出力された処理後の画像信号(アナログ信号)をデジタル信号へ変換する。
画像信号処理部97は、A/D変換器96に接続されており、A/D変換器96から出力された画像信号(デジタル信号)に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部87、外部I/F部89、全体制御・演算部99及び記録媒体制御I/F部94などへ供給される。
メモリ部87は、画像信号処理部97に接続されており、画像信号処理部97から出力された画像データを記憶する。
外部I/F部89は、画像信号処理部97に接続されている。これにより、画像信号処理部97から出力された画像データを、外部I/F部89を介して外部の機器(パソコン等)へ転送する。
タイミング発生部98は、撮像装置100、撮像信号処理回路95、A/D変換器96及び画像信号処理部97に接続されている。これにより、撮像装置100、撮像信号処理回路95、A/D変換器96及び画像信号処理部97へタイミング信号を供給する。そして、撮像装置100、撮像信号処理回路95、A/D変換器96及び画像信号処理部97がタイミング信号に同期して動作する。
全体制御・演算部99は、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94に接続されており、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94を全体的に制御する。
記録媒体88は、記録媒体制御I/F部94に取り外し可能に接続されている。これにより、画像信号処理部97から出力された画像データを、記録媒体制御I/F部94を介して記録媒体88へ記録する。
以上の構成により、撮像装置100において良好な画像信号が得られれば、良好な画像(画像データ)を得ることができる。
次に、本発明の第2実施形態に係る撮像装置200を説明する。以下では、第1実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
撮像装置200は、図5に示すように、OB領域A101〜A103の画素Pの構成が第1実施形態と異なる。図5のaはOB領域A101〜A103の画素のレイアウト構成を示す。図5のbは有効領域A100の画素のレイアウト構成を示す。
図5のa及びbにおいて、破線で囲まれた部分が、増幅トランジスタ204a,4bのゲート241a,41bである。
ここで、仮に、OB領域A101〜A103及び有効領域A100の増幅トランジスタ4の(ゲート長を等しくしたまま)ゲート幅をいずれもW2からW1へと大きくした場合を考える。この場合、画素の面積を一定にしようとすると、OB領域A101〜A103及び有効領域A100の光電変換素子1の面積がいずれも小さくなる。これにより、OB領域A101〜A103及び有効領域A100において増幅トランジスタ4で発生するノイズを低減できるが、有効領域A100の光電変換素子1の感度が低下する。このため、有効領域A100の画素の出力信号のレベルが低下するので、画像信号の質が低下する可能性がある。
それに対して、本実施形態では、図5に示すように、OB領域A101〜A103の増幅トランジスタ204aのゲート幅W1が、有効領域A100の増幅トランジスタ4bのゲート幅W2よりも大きくなっている。一方、OB領域A101〜A103の増幅トランジスタ204aのゲート長L2が、有効領域A100の増幅トランジスタ4bのゲート長L2と等しくなっている。
すなわち、本実施形態によれば、有効領域A100の画素の出力信号のレベルが低下することを避けながら、OB領域A101〜A103の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減することができる。
なお、OB領域A101〜A103では、増幅トランジスタ204aのゲート幅を大きくした分、光電変換素子201aの面積が小さくなっている。OB領域A101〜A103は、光を受けることがなく、黒レベルの基準信号を出力させるための領域であるので、その光電変換素子201aの面積が多少小さくなっても問題ない。有効領域A100の黒レベル出力と、OB領域A101〜A103の黒レベル出力とが、略同じになるように設定されていればよい。
また、垂直OB領域A101、水平OB領域A102、垂直及び水平OB領域A103のいずれか1つ又は2つのみを用いてOB補正処理を行う場合、その用いる領域に含まれる画素のゲート長のみを大きくすることが望ましい。
また、OB領域A101〜A103の画素のレイアウト構成は、本実施形態に第1実施形態を組み合わせたものであっても良い。すなわち、OB領域A101〜A103の画素の増幅トランジスタは、有効領域の増幅トランジスタに比べて、そのゲート長及びゲート幅が大きくなっていてもよい。
次に、本発明の第3実施形態に係る撮像装置300を説明する。以下では、第1実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
撮像装置300は、図6に示すように、OB領域A101〜A103の画素Pの構成が第1実施形態と異なる。図6のa及びcは、それぞれ、OB領域A101〜A103の画素のレイアウト構成及び断面構成を示す。図6のb及びdは、それぞれ、有効領域A100の画素のレイアウト構成及び断面構成を示す。
図6のcは、OB領域A101〜A103の増幅トランジスタ304aのA−A’に沿った断面を示す。図6のdは、有効領域A100の増幅トランジスタ4bのB−B’に沿った断面を示す。
ここで、単位面積あたりゲート絶縁膜容量(ゲート容量)Coxは、ゲート絶縁膜の厚さに反比例することが知られている。すなわち、1/fノイズは、ゲート絶縁膜の厚さの平方根に比例する。
そこで、仮に、OB領域A101〜A103及び有効領域A100の増幅トランジスタ4の(ゲート面積を等しくしたまま)ゲート絶縁膜の厚さをいずれもd2からd1へと薄くした場合を考える。この場合、OB領域A101〜A103及び有効領域A100の増幅トランジスタ4のゲート耐圧はいずれも低下する。特に、有効領域A100の増幅トランジスタ4のゲート絶縁膜は、ゲートに印加される電圧が変動し、ゲートとドレイン(あるいはソース)との間の電圧が大きくなる場合があるので、ゲート絶縁膜が劣化する可能性がある。ゲート絶縁膜が劣化すると、有効領域A100において増幅トランジスタ4で発生するノイズが増加する可能性があるためある所定の耐圧を確保しなくてはならない。
それに対して、本実施形態では、図5に示すように、OB領域A101〜A103の増幅トランジスタ304aのゲート絶縁膜343aの厚さd1が、有効領域A100の増幅トランジスタ4bのゲート絶縁膜43bの厚さd2よりも薄くなっている。一方、OB領域A101〜A103の増幅トランジスタ304aのゲート長L2及びゲート幅W2が、それぞれ、有効領域A100の増幅トランジスタ4bのゲート長L2及びゲート幅W2と等しくなっている。
すなわち、有効領域A100における画素の増幅トランジスタ304aのゲート耐圧が低下することを避けながら、OB領域A101〜A103の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減することができる。
なお、OB領域A101〜A103の増幅トランジスタ304aのゲート絶縁膜343aの厚さd1が薄くなっているため、その増幅トランジスタ304aのゲート耐圧が低下する。しかし、OB領域A101〜A103の増幅トランジスタ304aのゲート絶縁膜343aは、印加される電圧がほぼ一定の黒レベルであるので、ゲートとドレイン(あるいはソース)との間の電圧を小さく設定することも可能となる。このため、OB領域A101〜A103の増幅トランジスタ304aのゲート耐圧が低くても問題ない。
また、垂直OB領域A101、水平OB領域A102、垂直及び水平OB領域A103のいずれか1つ又は2つのみを用いてOB補正処理を行う場合、その用いる領域の画素のゲート絶縁膜の膜厚を薄くすることが望ましい。
また、OB領域A101〜A103の画素は、本実施形態に、第1実施形態及び第2実施形態の少なくとも一方を組み合わせた構成であってもよい。
次に、本発明の第4実施形態に係る撮像装置400を説明する。以下では、第1実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
撮像装置400は、図7に示すように、OB領域A101〜A103の画素Pの構成が第1実施形態と異なる。図7のa及びcは、それぞれ、OB領域A101〜A103の画素のレイアウト構成及び断面構成を示す。図7のb及びdは、それぞれ、有効領域A100の画素のレイアウト構成及び断面構成を示す。
図7のcは、OB領域A101〜A103の増幅トランジスタ404aのC−C’に沿った断面を示す。図6のdは、有効領域A100の増幅トランジスタ4bのD−D’に沿った断面を示す。
OB領域A101〜A103の増幅トランジスタ404aは、埋め込みチャネル形成拡散領域44を有する埋め込みチャネル型のトランジスタである。有効領域A100の増幅トランジスタ4bは、表面チャネル型のトランジスタである。通常の表面チャネル構造のトランジスタの場合、チャネルが絶縁膜界面近傍に形成されるため、絶縁膜界面に存在する欠陥の影響を受けやすく、ノイズが発生しやすい。それに対して、埋め込みチャネル構造にすると、チャネルが絶縁膜界面から離れた位置に形成されるため、絶縁膜界面の欠陥による影響を受けにくくなる。
すなわち、有効領域A100の画素における増幅トランジスタ4bを埋め込みチャネル型のトランジスタにすることを避けながら、OB領域A101〜A103の画素から読み出すべき黒レベルの基準信号に含まれるノイズを低減することができる。
なお、OB領域A101〜A103の増幅トランジスタ404aのチャネル領域にのみ不純物イオンの注入を行うことにより、OB領域A101〜A103の増幅トランジスタ404aのみを埋め込みチャネル型のトランジスタとすることができる。埋め込みチャネル形成拡散領域44は、半導体基板45と異なる導電型の不純物イオン注入により形成することが可能である。増幅トランジスタ404aがNMOSタイプの場合、半導体基板45はP型不純物領域であり、埋め込みチャネル形成拡散領域44は、例えば、砒素のイオン注入によって形成されるN型不純物領域にて実現することが可能である。また、増幅トランジスタ404aがNMOSタイプで半導体基板45がN型不純物領域であった場合においては、埋め込みチャネル形成拡散領域44にはN型不純物領域を用いることが可能である。
90 撮像システム
100、200、300、400 撮像装置
100、200、300、400 撮像装置
本発明の第1の側面に係る撮像装置は、遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、前記遮光された画素は、第1の光電変換部と、前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタと、を含み、前記遮光されていない画素は、第2の光電変換部と、前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタと、を含み、前記第1の増幅トランジスタは、埋め込みチャネル型のMOSトランジスタであり、前記第2の増幅トランジスタは、表面チャネル型のMOSトランジスタであることを特徴とする。
本発明の第2の側面に係る撮像システムは、上記の撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
本発明の第2の側面に係る撮像システムは、上記の撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
Claims (8)
- 遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、
前記遮光された画素は、
第1の光電変換部と、
前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、
前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタと、
を含み、
前記遮光されていない画素は、
第2の光電変換部と、
前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、
前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタと、
を含み、
前記第1の増幅トランジスタのゲート容量は、前記第2の増幅トランジスタのゲート容量より大きい
ことを特徴とする撮像装置。 - 前記第1の増幅トランジスタのゲート面積は、前記第2の増幅トランジスタのゲート面積よりも大きい
ことを特徴とする請求項1に記載の撮像装置。 - 前記第1の増幅トランジスタのゲート長は、前記第2の増幅トランジスタのゲート長よりも大きい
ことを特徴とする請求項2に記載の撮像装置。 - 前記第1の増幅トランジスタのゲート幅は、前記第2の増幅トランジスタのゲート幅よりも大きい
ことを特徴とする請求項2又は3に記載の撮像装置。 - 前記第1の増幅トランジスタにおける単位面積あたりのゲート容量は、前記第2の増幅トランジスタにおける単位面積あたりのゲート容量よりも大きい
ことを特徴とする請求項1に記載の撮像装置。 - 前記第1の増幅トランジスタのゲート絶縁膜の厚さは、前記第2の増幅トランジスタのゲート絶縁膜の厚さよりも薄い
ことを特徴とする請求項5に記載の撮像装置。 - 遮光された画素が配された遮光領域と遮光されていない画素が配された有効領域とを含む画素配列を備え、
前記遮光された画素は、
第1の光電変換部と、
前記第1の光電変換部にて生じた電荷を電圧に変換する第1の電荷電圧変換部と、
前記第1の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第1の増幅トランジスタと、
を含み、
前記遮光されていない画素は、
第2の光電変換部と、
前記第2の光電変換部にて生じた電荷を電圧に変換する第2の電荷電圧変換部と、
前記第2の電荷電圧変換部により変換された電圧がゲートに入力されるMOSトランジスタである第2の増幅トランジスタと、
を含み、
前記第1の増幅トランジスタは、埋め込みチャネル型のMOSトランジスタであり、
前記第2の増幅トランジスタは、表面チャネル型のMOSトランジスタである
ことを特徴とする撮像装置。 - 請求項1から7のいずれか1項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013042342A JP5490275B2 (ja) | 2013-03-04 | 2013-03-04 | 撮像装置及び撮像システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013042342A JP5490275B2 (ja) | 2013-03-04 | 2013-03-04 | 撮像装置及び撮像システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008016842A Division JP5215681B2 (ja) | 2008-01-28 | 2008-01-28 | 撮像装置及び撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013145905A true JP2013145905A (ja) | 2013-07-25 |
JP5490275B2 JP5490275B2 (ja) | 2014-05-14 |
Family
ID=49041512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013042342A Expired - Fee Related JP5490275B2 (ja) | 2013-03-04 | 2013-03-04 | 撮像装置及び撮像システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5490275B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092137A (ja) * | 2014-10-31 | 2016-05-23 | キヤノン株式会社 | 撮像装置 |
JP2018117347A (ja) * | 2017-01-19 | 2018-07-26 | パナソニックIpマネジメント株式会社 | 撮像装置 |
-
2013
- 2013-03-04 JP JP2013042342A patent/JP5490275B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092137A (ja) * | 2014-10-31 | 2016-05-23 | キヤノン株式会社 | 撮像装置 |
JP2018117347A (ja) * | 2017-01-19 | 2018-07-26 | パナソニックIpマネジメント株式会社 | 撮像装置 |
US11070752B2 (en) | 2017-01-19 | 2021-07-20 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including first and second imaging cells and camera system |
Also Published As
Publication number | Publication date |
---|---|
JP5490275B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215681B2 (ja) | 撮像装置及び撮像システム | |
US20210335875A1 (en) | Solid-state imaging element, manufacturing method, and electronic device | |
US10186532B2 (en) | Image device, image system, and control method of image device | |
US10009560B2 (en) | Imaging device for controlling signal charge | |
US10498979B2 (en) | Image pickup apparatus, method for controlling image pickup apparatus, and image pickup system | |
JP4455435B2 (ja) | 固体撮像装置及び同固体撮像装置を用いたカメラ | |
JP5016941B2 (ja) | 固体撮像装置 | |
JP4794877B2 (ja) | 固体撮像装置及びカメラ | |
JP4971586B2 (ja) | 固体撮像装置 | |
JP4350768B2 (ja) | 光電変換装置及び撮像装置 | |
WO2015194390A1 (ja) | 固体撮像装置および電子機器 | |
JP2005142503A (ja) | 光電変換装置及び撮像装置 | |
JP2011216673A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
JP2015023250A (ja) | 固体撮像素子及びその駆動方法、並びに電子機器 | |
JP5219555B2 (ja) | 撮像装置及び撮像装置を用いた撮像システム | |
JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
US10321075B2 (en) | Imaging apparatus and imaging system | |
US9924120B2 (en) | Pixel unit and image sensor | |
JP5490275B2 (ja) | 撮像装置及び撮像システム | |
JP3977342B2 (ja) | 固体撮像装置の設計方法及び撮像システム | |
JP2013125862A (ja) | 固体撮像素子および電子機器 | |
JP2008218756A (ja) | 光電変換装置及び撮像システム | |
JP5896776B2 (ja) | 撮像装置、撮像システム、および撮像装置の製造方法。 | |
JP4542063B2 (ja) | 固体撮像装置およびそれを用いた撮像システム | |
JP2008042035A (ja) | 光電変換装置及び撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5490275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |