JP2012253828A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012253828A JP2012253828A JP2012211629A JP2012211629A JP2012253828A JP 2012253828 A JP2012253828 A JP 2012253828A JP 2012211629 A JP2012211629 A JP 2012211629A JP 2012211629 A JP2012211629 A JP 2012211629A JP 2012253828 A JP2012253828 A JP 2012253828A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- circuit
- switch
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、
しきい値電圧や移動度にバラツキが生じる。
【解決手段】本発明は、容量素子の両電極がある特定のトランジスタのゲート
・ソース間電圧を保持できるように配置した電気回路を提供する。そして本発明
は、容量素子の両電極間の電位差を定電流源を用いて設定できる機能を有する電
気回路を提供する。
【選択図】図1
Description
動増幅回路、センスアンプ、オペアンプなどに代表される電気回路、信号線駆動
回路、光電変換素子を有する半導体装置の技術分野に属する。
5mm四方程度のシリコン基板上に、数十万〜数百万ものトランジスタや抵抗など
を形成したもので、装置の小型化及び高信頼化、装置の大量生産に重要な役割を
果たしている。
場合において、振幅が小さい信号の電圧や電流を増幅する機能を有する増幅回路
が設計される。増幅回路は、ひずみの発生をなくし、電気回路を安定に働かせる
ためには不可欠な回路であるため、幅広く用いられている。
て説明する。最初に図5(A)にソースフォロワ回路の構成例を示し、定常状態
における動作について説明する。次いで、図5(B)(C)を用いて、ソースフ
ォロワ回路の動作点について説明する。最後に、図6に図5(A)とは異なる構
成のソースフォロワ回路の例を示し、過渡状態における動作について説明する。
て説明する。
ャネル型のバイアス用トランジスタである。なお図5(A)に示す増幅用トラン
ジスタ11及びバイアス用トランジスタ12はnチャネル型とするが、pチャネ
ル型トランジスタを用いて構成してもよい。またここでは簡単のため、増幅用ト
ランジスタ11及びバイアス用トランジスタ12は、その特性及びサイズが同一
であるとし、さらに電流特性も理想的なものであるとする。つまり、増幅用トラ
ンジスタ11及びバイアス用トランジスタ12のソース・ドレイン間電圧が変化
しても、飽和領域における電流値は変化しないと仮定する。
ス領域はバイアス用トランジスタ12のドレイン領域に接続している。バイアス
用トランジスタ12のソース領域は、電源線14に接続されている。
。そして電源線13には電源電位(高電位電源)Vddが印加され、電源線14に
は接地電位(低電位電源)Vss(=0V)が印加される。
ート電極は、入力端子となっており、増幅用トランジスタ11のゲート電極には
、入力電位Vinが入力される。また増幅用トランジスタ11のソース領域が出力
端子となっており、増幅用トランジスタ11のソース領域の電位が出力電位Vout
となる。バイアス用トランジスタ12のゲート電極にはバイアス電位Vbが印加さ
れており、該バイアス用トランジスタ12が飽和領域で動作するときには、Ib
で示す電流が流れるとする。このとき、増幅用トランジスタ11及びバイアス用
トランジスタ12は直列に接続されているため、両トランジスタには同量の電流
が流れる。つまり、バイアス用トランジスタ12に電流Ibが流れるときには、増
幅用トランジスタ11にも電流Ibが流れる。
utは、入力電位Vinよりも増幅用トランジスタ11のゲート・ソース間電圧Vgs1
の分だけ低い値となる。このとき、入力電位Vin、出力電位Vout及びゲート・ソ
ース間電圧Vgs1の関係は、以下の式(1)を満たす。
Vout=Vin-Vgs1・・・(1)
ランジスタ11に電流Ibが流れるためには、増幅用トランジスタ11のゲート・
ソース間電圧Vgs1がバイアス電位Vb(バイアス用トランジスタ12のゲート・ソ
ース間電圧)と等しいということが必要である。そうすると、以下の式(2)の
式が成立する。但し式(2)は、増幅用トランジスタ11及びバイアス用トラン
ジスタ12が飽和領域で動作するときにのみにおいて成立する。
Vout=Vin-Vb・・・(2)
流の関係を示した図5(B)(C)を用いて、ソースフォロワ回路の動作点につ
いて説明する。さらに詳しくは、増幅用トランジスタ11のゲート・ソース間電
圧Vgs1と、バイアス用トランジスタ11のゲート・ソース間電圧Vgs2が同じ値の
場合について、図5(B)を用いて説明する。次いで、増幅用トランジスタ11
のゲート・ソース間電圧Vgs1と、バイアス用トランジスタ11のゲート・ソース
間電圧Vgs2とが異なる値の場合であって、例えばバイアス用トランジスタ12が
線形領域で動作している場合について、図5(C)を用いて説明する。
電圧Vgs1がVbであるときの電圧と電流の関係を示し、実線22はバイアス用トラ
ンジスタ12のゲート・ソース間電圧Vgs2がVbであるときの電圧と電流の関係を
示す。また図5(C)において、点線21は増幅用トランジスタ11のゲート・
ソース間電圧Vgs1がVb`であるときの電圧と電流の関係を示し、実線22はバイ
アス用トランジスタ12のゲート・ソース間電圧Vgs2がVbであるときの電圧と電
流の関係を示す。
、バイアス用トランジスタ11のゲート・ソース間電圧Vgs2が同じ値であり、さ
らにバイアス電位Vbと、バイアス用トランジスタ11のゲート・ソース間電圧Vg
s2は同じ値であるため、増幅用トランジスタ11のゲート・ソース間電圧Vgs1は
、バイアス電位Vbと同じ値である。つまり、Vgs1=Vgs2=Vbとなり、図5(B)
に示すように、増幅用トランジスタ11及びバイアス用トランジスタ12は飽和
領域で動作している。このとき、入力電位Vinと出力電位Voutの関係は線形とな
る。
Vgs1は、バイアス用トランジスタ11のゲート・ソース間電圧Vgs2とは異なる値
である。そして、バイアス用トランジスタ11のゲート・ソース間電圧Vgs2はバ
イアス電位Vbと同じ値である。また、増幅用トランジスタ11のゲート・ソース
間電圧Vgs1は、バイアス電位Vb'であるとする。つまり、Vgs2=Vb、Vgs1=Vb`と
なり、図5(C)で示すように、増幅用トランジスタ11は飽和領域で動作して
おり、バイアス用トランジスタ22が線形領域で動作している。このとき、入力
電位Vin、出力電位Vout及びバイアス電位Vb'の関係は以下の式(3)を満たす。
Vout=Vin-Vb'・・・(3)
すると、Ib'<Ibとなる。つまり、Vb'<Vbとなって、入力電位Vinと電流Ib'の両者
の値は小さくなる。そうすると、バイアス電位Vb'も小さくなる。このとき入力
電位Vinと出力電位Voutの関係は、非線形となる。
Voutの振幅を大きくするためには、バイアス電位Vbを小さくすることが好ましい
。これは以下の2つの理由による。
位Voutを大きくすることが出来るからである。2つ目の理由は、バイアス電位Vb
の値が大きい場合には、入力電位Vinを小さくすると、バイアス用トランジスタ
12が線形領域で動作しやすくなってしまうからである。バイアス用トランジス
タ12が線形領域で動作すると、入力電位Vinと出力電位Voutの関係は、非線形
となりやすい。
バイアス電位Vbの値は、バイアス用トランジスタ12のしきい値電圧よりも大き
い値にする必要がある。
、続いて、ソースフォロワ回路の過渡状態での動作について、図6を用いて説明
する。
て設計された構成である。容量素子15の一方の端子は増幅用トランジスタ11
のソース領域に接続され、他方の端子は電源線16に接続されている。電源線1
6には、接地電位Vssが印加されている。
一となる。ここでは、図6(A)を用いてVout<Vin-Vbの場合の動作について説
明し、次いで図6(B)を用いてVout>Vin-Vbの場合の動作について説明する。
態における動作について説明する。
ース間電圧Vgs1の値は、バイアス用トランジスタ12のゲート・ソース間電圧Vg
s2の値よりも大きい。そのため、増幅用トランジスタ11には、大きな電流が流
れて、容量素子15には急速に電荷が保持される。そうすると、出力電位Voutは
大きくなり、増幅用トランジスタ11のゲート・ソース間電圧Vgs1の値は減少す
る。
ソース間電圧Vgs1がバイアス電位Vbに等しくなると定常状態になる。このとき、
出力電位Vout、入力電位Vin及びバイアス電位Vbの関係は、上記の式(2)を満
たす。
ト・ソース間電圧Vgs1の値が、バイアス電位Vbよりも大きいため、増幅用トラ
ンジスタ11には大きな電流が流れて、容量素子15に急速に電荷が保持される
。そのため、容量素子15が所定の電荷の保持を行う時間、言い換えると容量素
子15に対する信号の書き込みに要する時間は短くてすむ。
状態における動作について説明する。
ース間電圧Vgs1は、該増幅用トランジスタ11のしきい値電圧よりも小さい値で
ある。そのため、増幅用トランジスタ11は非導通状態にある。そして容量素子
15に蓄積されていた電荷は、バイアス用トランジスタ12を介して接地電位Vs
sの方向に流れていき、最終的には放電される。このとき、バイアス用トランジ
スタ12のゲート・ソース間電圧Vgs2は、バイアス電位Vbと同じ値であるので、
バイアス用トランジスタ12を流れる電流はIbとなる。
トランジスタ11のゲート・ソース間電圧Vgs1が大きくなる。そして増幅用トラ
ンジスタ11のゲート・ソース間電圧Vgs1がバイアス電位Vbに等しくなると、定
常状態となる。このとき、出力電位Vout、入力電位Vin及びバイアス電位Vbの関
係は、上記の式(2)を満たす。なお定常状態では、出力電位Voutは一定の値を
保っており、容量素子15に電荷は流れない。そして、増幅用トランジスタ11
及びバイアス用トランジスタ12には、電流Ibが流れる。
持を行う時間、言い換えると容量素子15に対する信号の書き込み時間は、バイ
アス用トランジスタ12を流れる電流Ibに依存する。そして、電流Ibはバイアス
電位Vbの大きさに依存する。従って、電流Ibを大きくして、容量素子15に対す
る信号の書き込み時間を短くするためには、バイアス電位Vbを大きくする必要が
生ずる。
力された回路の出力によりバラツキをみて、その後、そのバラツキを入力するフ
ィードバックさせて補正するという方法がある(例えば、非特許文献1参照。)
。
用トランジスタ12の特性が同じであると仮定した上で行われるものである。し
かし、両トランジスタは作製工程や使用する基板の相違によって生じるゲート長
(L)、ゲート幅(W)及びゲート絶縁膜の膜厚のバラツキや、チャネル形成領域
の結晶状態のバラツキなどの要因が重なって、しきい値電圧や移動度にバラツキ
が生じてしまう。
あり、バイアス用トランジスタ12のしきい値電圧が4Vとして、1Vのバラツ
キが生じていたとする。そうすると、電流Ibを流すためには、増幅用トランジ
スタ11のゲート・ソース間電圧Vgs1には、バイアス用トランジスタ12のゲー
ト・ソース間電圧Vgs2よりも1V低い電圧を加える必要が生ずる。つまりVgs1=V
b-1となる。そうすると、Vout=Vin-Vgs1=Vin-Vb+1となってしまう。つまり、増
幅用トランジスタ11及びバイアス用トランジスタ12のしきい値電圧に1Vで
もバラツキが生じていると、出力電位Voutにもバラツキが生じてしまう。
ツキの影響を抑制した電気回路を提供することを課題とする。さらに詳しくは、
電流を増幅する機能を有する電気回路において、トランジスタの特性バラツキの
影響を抑制して、所望の電圧を供給することができる電気回路を提供することを
課題とする。
る。
能を有するスイッチング素子22(以下、sw22と表記)、nチャネル型のト
ランジスタ23、容量素子24により構成される。トランジスタ23のソース領
域は電源線25に接続され、ドレイン領域はリファレンス用定電流源21に接続
されている。トランジスタ23のゲート電極は容量素子24の一方の端子に接続
されている。また、容量素子24の他方の端子は電源線25に接続されている。
容量素子24は、トランジスタ23のゲート・ソース間電圧Vgsを保持する役目
を担う。また、電源線25には接地電位Vssが印加される。
が、これに限定されず、pチャネル型で構成することも可能である。
流れる電流がリファレンス用定電流源の流す信号電流Idata(リファレンス用電
流とも呼ぶ)に等しくなるように、容量素子の両電極間の電位差、つまり該トラ
ンジスタのゲート・ソース間電圧が設定される。この動作について、以下に説明
する。
流源21において設定された信号電流Idataが、電源線25の方向に向かって流
れる。このとき、電流Idataは、I1とI2に分かれて流れる。なお電流Idataは、I
data=I1+I2を満たす。
は電荷は保持されていない。そのため、トランジスタ23はオフである。よって
、I2=0であり、Idata=I1となる。
位差が生じ始める。両電極間の電位差がトランジスタ23のしきい値電圧になる
と、トランジスタ23がオンして、I2>0となる。上述したようにIdata=I1+I2
となるので、I1は次第に減少するが、依然電流は流れている(図3(C)(D)
、A点)。
圧となる。そのため、トランジスタ23が所望の電流である信号電流を流すこと
が出来るだけの電圧(VGS)になるまで、容量素子24における電荷の蓄積が
続けられる。そして、電荷の蓄積が終了すると(図3(C)(D)、B点)、電
流I2は流れなくなり、さらにトランジスタ23はオンであるので、Idata=I1と
なる。
前述した動作において書き込まれたVGSが保持されているため、トランジスタ
23はオンしており、さらに、トランジスタ23のドレイン領域には、信号電流
Idataに等しい電流が流れる。このとき、トランジスタ23を飽和領域において
動作するようにしておけば、トランジスタ23のソース・ドレイン間電圧が変化
したとしても、トランジスタ23のドレイン電流の値は変わりなく流れることが
出来る。
て設定された信号電流と同じ電流を流すためには、該トランジスタのゲート・ソ
ース間電圧を設定すればよい。そして本発明では、トランジスタに接続された容
量素子が、該トランジスタのゲート・ソース間電圧を保持することによって設定
することが出来る。そして、前記容量素子に保持された電圧を利用することによ
って、トランジスタの特性バラツキの影響を抑制することが出来る。
用いることも出来る。容量素子に保持されている電圧をそのまま保持して、且つ
容量素子の一方の端子に信号電圧(ビデオ信号の電圧など)を入力する。そうす
ると、前記トランジスタのゲート電極には、前記信号電圧に加えて、容量素子に
保持されている電圧を上乗せした電圧が入力される。その結果、トランジスタの
ゲート電極には、容量素子に保持されていた電圧と信号電圧とを足した値が入力
される。つまり本発明では、トランジスタ間に特性バラツキが生じていても、信
号電圧が入力されるトランジスタでは、常に各トランジスタが接続している各容
量素子に保持されていた電圧と信号電圧とを足した値が入力されることになる。
そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供する
ことが出来る。
保存則により説明される。電荷保存則とは、正電気量と負電気量の代数的な和の
全電気量は一定であるという事実を示す。
造方法を経たトランジスタを用いてもよく、またどのようなタイプのトランジス
タを用いてもよい。例えば、薄膜トランジスタ(TFT)を用いてもよい。TF
Tとしては、半導体層が非晶質(アモルファス)、多結晶(ポリクリスタル)、
単結晶のいずれを用いてもよい。その他のトランジスタとして、単結晶基板にお
いて作られたトランジスタでもよいし、SOI基板において作られたトランジス
タでもよい。また、有機物やカーボンナノチューブで形成されたトランジスタで
もよい。さらに、MOS型トランジスタでもよいし、バイポーラ型トランジスタ
でもよい。
電流と同じ電流を流すためには、該トランジスタのゲート・ソース間電圧を設定
すればよい。そして本発明では、トランジスタに接続された容量素子が、該トラ
ンジスタのゲート・ソース間電圧を保持することによって設定することが出来る
。そして、前記容量素子に保持された電圧を利用することによって、トランジス
タのばらつきの影響を抑制することが出来る。
用いることも出来る。容量素子に保持されている電圧をそのまま保持して、且つ
容量素子の一方の端子に信号電圧(ビデオ信号の電圧など)を入力する。そうす
ると、前記トランジスタのゲート電極には、前記信号電圧に加えて、容量素子に
保持されている電圧を上乗せした電圧が入力される。その結果、トランジスタの
ゲート電極には、容量素子に保持されていた電圧と信号電圧とを足した値が入力
される。つまり本発明では、トランジスタ間に特性バラツキが生じていても、信
号電圧が入力されるトランジスタでは、常に各トランジスタが接続している各容
量素子に保持されていた電圧と信号電圧とを足した値が入力されることになる。
そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供する
ことが出来る。
本実施の形態では、本発明の電気回路の一例として、ソースフォロワ回路を示
し、その構成と動作について図1、2を用いて説明する。
2はnチャネル型のバイアス用トランジスタである。113及び114は容量素
子である。また、115〜118、120、127、128はスイッチング機能
を有する素子であり、好ましくはトランジスタで構成されるアナログスイッチな
どの半導体素子が用いられる。このとき、前記半導体素子は単なるスイッチなの
で、その極性は特に限定されない。
たリファレンス用定電流源126は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源126の
一例を実施の形態6において説明するので参照するとよい。
電源線124には接地電位Vssが印加される。また電源線125には、電源電位V
dd2が印加される。なお、電源線123に印加される電源電位Vdd1と、電源線1
25に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、
電源線125に印加する電源電位Vdd2は、リファレンス用定電流源126が定電
流源として正常に動作することが出来る値に設定する必要がある。例えば、リフ
ァレンス用定電流源126がトランジスタの飽和領域を利用して該電流源を構成
するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要
がある。
タ112がnチャネル型の場合を示すが、本発明はこれに限定されず、両トラン
ジスタがpチャネル型であってもよい。また、両トランジスタの極性が異なって
いて、プッシュプル回路を構成していてもよい。ただし、プッシュプル回路を構
成している場合は、図24に示すように、両トランジスタとも、増幅用トランジ
スタとして機能する。よって、両トランジスタに、信号が入力されることになる
。
23に接続され、ソース領域はスイッチ117、スイッチ118及びトランジス
タ112のドレイン領域に接続されている。増幅用トランジスタ111のゲート
電極は容量素子113の一方の端子に接続されている。容量素子113の他方の
端子は、スイッチ117を介してトランジスタ111のソース領域に接続されて
いる。容量素子113は、増幅用トランジスタ111のゲート・ソース間電圧な
どを保持する役目を担う。なお以下には増幅用トランジスタ111は、トランジ
スタ111と表記する。
イン領域はスイッチ117、スイッチ118及びスイッチ120に接続されてい
る。バイアス用トランジスタ112のゲート電極は容量素子114の一方の端子
に接続されている。容量素子114の他方の端子は、バイアス用トランジスタ1
12のソース領域に接続されている。容量素子114は、バイアス用トランジス
タ112のゲート・ソース間電圧を保持する役目を担う。なお以下にはバイアス
用トランジスタ112は、トランジスタ112と表記する。
て、導通又は非導通(オン又はオフ)が制御される。しかし、図1、2において
は、説明を簡単にするために、スイッチ115〜118、120、127、12
8に信号を入力する信号線等の図示は省略する。
入力端子となる。前記入力端子を介して、入力電位Vin(信号電圧)が、容量素
子113の一方の端子に入力される。また、スイッチ118の一方の端子が出力
端子となっており、トランジスタ111のソース領域の電位が出力電位Voutとな
る。
チ128をオンにする。そして上記以外のスイッチはオフにする。この状態にお
いて、リファレンス用定電流源126において設定された信号電流Idataが、容
量素子113と、容量素子114とを介して電源線124の方向に向かって流れ
る。
3及び容量素子114には電荷は保持されていない。そのため、トランジスタ1
11及びトランジスタ112はオフである。電流は、リファレンス用定電流源1
26から、スイッチ128、スイッチ115、スイッチ117を介し、次いでス
イッチ119を介し、さらにスイッチ120を介して、電源線124の方向に流
れていく。
素子113及び容量素子114の両電極間に電位差が生じ始める。容量素子11
3の両電極間の電位差がトランジスタ111のしきい値電圧Vth1になると、トラ
ンジスタ111はオンする。同様に、容量素子114の両電極間の電位差がトラ
ンジスタ112のしきい値電圧Vth2になると、トランジスタ112はオンする。
を流すことが出来る電圧となるように、容量素子113において電荷の蓄積が続
けられる。また、トランジスタ112のゲート・ソース間電圧が所定の信号電流
Idataを流すことが出来る電圧となるように、容量素子114において電荷の蓄
積が続けられる。
て電荷の蓄積が終了して定常状態になると、スイッチ115、スイッチ117及
びスイッチ120をオンからオフにして、それ以外のスイッチは図1の状態を維
持する。このとき、リファレンス用定電流源126により設定された信号電流Id
ataが、トランジスタ111のドレイン領域からソース領域を介して、さらにト
ランジスタ112のドレイン領域からソース領域を介して流れていく。なお、こ
のときの容量素子113の両電極間の電位差をVaとし、容量素子114の両電極
間の電位差をVcとする。
ッチ127をオンにする。そして、上記以外のスイッチを全てオフにする。この
とき入力端子からスイッチ116を介して、容量素子113の一方の端子に入力
電位Vinが入力される。そして、電荷保存則により、トランジスタ111のゲー
ト電極には、該トランジスタ111のゲート・ソース間電圧Vaに加えて、入力電
位Vinが上乗せされた値(Va+Vin)が加えられる。
まり、トランジスタ111のゲート電位(Vin+Va)からゲート・ソース間電圧Vg
s(=Va)を引いた値に相当する。
ジスタ111には信号電流Idataが流れる。これは、トランジスタ112のゲー
ト・ソース間電圧Vgs(=Vc)には、信号電流Idataが流れるのに必要な電圧が加
えられているからである。よって、トランジスタ111のゲート・ソース間電圧
Vgsにも、トランジスタ111が信号電流Idataを流すのに必要な電圧が加えられ
ている。そしてその必要な電圧とは、Vaで示される電圧である。従って、トラン
ジスタ111のゲート・ソース間電圧Vgsは、Vaと同じ値であることが分かる。
以上をまとめると、以下の式(4)が成立する。
Vout=(Vin+Va)-Va=Vin・・・(4)
ンジスタの特性には依存していない。そのため、トランジスタ111及びトラン
ジスタ112に特性バラツキが生じていても、出力電位Voutに対する影響を抑制
することが出来る。
力する入力端子を設けていない。これは、トランジスタ112のゲート・ソース
間電圧には、リファレンス用定電流源126により設定された信号電流Idataが
流れるように、既に容量素子114に所定の電荷が保持されているためである。
の影響を抑制できるため、トランジスタ111及びトランジスタ112のゲート
長(L)、ゲート幅(W)は同じ値で設計する必要はなく、バラツキが生じてい
てもよい。
。本実施の形態では、図1及び図2(A)の動作が設定動作に相当する。また、
入力電位Vinを入力して、出力電位Voutを取り出す動作を出力動作とよぶ。本実
施の形態では、図2(B)の動作が出力動作に相当する。
6、スイッチ128の順に接続されているが、本発明はこれに限定されない。例
えば、リファレンス用定電流源126とスイッチ128を逆にして、電源線12
5、スイッチ128、リファレンス用定電流源126の順に接続されていても良
い。
してもよい。以下には、図7(A)(B)に示す電気回路の構成を説明する。な
お図7(A)(B)に示す電気回路は、電源線125が配置されていない点以外
は、図1、2に示した電気回路と同じ回路素子を有する。電源線123には電源
電位Vddが印加され、電源線124には接地電位Vssが印加される。また図7(A
)(B)に示したソースフォロワ回路の動作は、図1、2で示したソースフォロ
ワ回路の動作に準ずるので、本実施の形態では省略する。
と電源線124との間に配置する。そして、スイッチ127と並列になるように
、スイッチ128をトランジスタ112のドレイン領域と電源線124との間に
配置する。最後に、リファレンス用定電流源126を、トランジスタ112のド
レイン領域とスイッチ128との間、又はスイッチ128と電源線124との間
に配置する。なお図7(A)には、トランジスタ112のドレイン領域とスイッ
チ128との間に配置された場合を示している。
地電位Vssに接続されている。しかし、本発明はこれに限定されない。図1にお
いて、スイッチ127が電源電位Vdd1に接続され、スイッチ128が電源電位Vd
d2に接続されるように、互いに異なる電源線に接続されていてもよい。例えば、
スイッチ127は図7(A)の通り接地電位Vssに接続され、スイッチ128は
新たに配置した接地電位Vss2に接続されていてもよい。接地電位Vssと接地電位V
ss2は、同じ値でもよいし、異なる値でもよい。
トランジスタ112のドレイン領域との間に配置する。そして、スイッチ127
と並列になるように、スイッチ128を配置する。最後に、リファレンス用定電
流源126をトランジスタ111のソース領域とスイッチ128との間、又はス
イッチ128とトランジスタ112のドレイン領域との間に配置する。なお図7
(B)には、トランジスタ111のソース領域とスイッチ128の間に配置され
た場合を示している。
域と接続され、且つスイッチ127を介してトランジスタ112のドレイン領域
とに接続されているが、本発明はこれに限定されない。スイッチ118は、トラ
ンジスタ112のドレイン領域と接続され、且つスイッチ127を介してトラン
ジスタ111のソース領域とに接続されていてもよい。
イッチ127を介してトランジスタ112のドレイン領域とに接続されている方
が好ましい。これは、スイッチ118が、トランジスタ112のドレイン領域と
接続され、且つスイッチ127を介してトランジスタ111のソース領域とに接
続されている場合には、スイッチ127にオン抵抗があると、出力電位Voutがそ
の影響を受けてしまうために、出力電位Voutが低下してしまうからである。
ランジスタ111のドレイン領域と電源線124との間に配置し、且つトランジ
スタ112、容量素子114、スイッチ120を配置していない場合のソースフ
ォロワ回路を示す。図8(A)に示すソースフォロワ回路の動作は、スイッチ1
19が設定動作のときにオンであり、出力動作のときにオフである以外は、上述
した図1、2の動作と同じであるので、本実施の形態では説明を省略する。
6は、電源電位Vddに接続されている。しかし、図7(A)、図7(B)のよう
に、スイッチ127、スイッチ128、電流源126は、接地電位Vssなどの別
の素子に接続されていてもよい。例として、図25(A)には、スイッチ127
、スイッチ128、電流源126が、接地電位Vssに接続されている場合につい
て示す。
フォロワ回路を示している。しかし、トランジスタ112は、本来、ソースフォ
ロワ回路におけるバイアスを与える電流源として動作させる回路である。したが
って、図25(A)における電流源126は、トランジスタ112の代わりに、
バイアスを与える電流源として動作させてもよい。つまり、電流源126は、設
定動作の時に用い、出力動作のときには用いない、というのではなく、設定動作
のときには、トランジスタ111を設定するための電流源として用い、出力動作
のときには、ソースフォロワ回路におけるバイアスを与える電流源として用いて
もよい。その場合は、設定動作時と出力動作時とで、切り替える必要がないので
、スイッチ127、スイッチ128は、不要になる。この時の回路図を、図26
(A)に示す。
また図26(A)における電流源126を、トランジスタで実現した場合の回
路図を、図27に示す。次に、動作を示す。
以外のスイッチはオフにする。この状態において、トランジスタ112において
設定された信号電流Idataが、容量素子113を介して電源線124の方向に向
かって流れる。信号電流Idataの大きさは、トランジスタ112のゲートに加え
られるバイアス電圧Vbと、トランジスタ112の特性によって決まる。したがっ
て、仮に図27の回路が複数存在する場合には、複数の回路において、トランジ
スタ112の特性がばらつく可能性がある。その場合は、各々のトランジスタ1
12のゲートに同じ電圧Vbが印加されたとしても、信号電流Idataの大きさは、
各々の回路で異なる。
は保持されていない。そのため、トランジスタ111はオフである。電流は、ト
ランジスタ112から、スイッチ115、スイッチ117を介して、電源線12
4の方向に流れていく。
そして徐々に容量素子113に電荷が蓄積されて、該容量素子113の両電極
間に電位差が生じ始める。容量素子113の両電極間の電位差がトランジスタ1
11のしきい値電圧Vth1になると、トランジスタ111はオンする。
次いで、トランジスタ111のゲート・ソース間電圧が所定の信号電流Idata
を流すことが出来る電圧となるように、容量素子113において電荷の蓄積が続
けられる。
了して定常状態になると、スイッチ115、スイッチ117をオンからオフにし
て、それ以外のスイッチは図27の状態を維持する。このとき、トランジスタ1
12から流れた信号電流Idataが、トランジスタ111のドレイン領域からソー
ス領域を介して流れていく。なお、このときの容量素子113の両電極間の電位
差をVaとする。
111やトランジスタ112の特性がばらつく可能性がある。その場合は、信号
電流Idataの大きさは、各々の回路で異なる。同様に、容量素子113の両電極
間の電位差Vaも、各々の回路で異なる。
にする。そして、上記以外のスイッチを全てオフにする。このとき入力端子から
スイッチ116を介して、容量素子113の一方の端子に入力電位Vinが入力さ
れる。そして、電荷保存則により、トランジスタ111のゲート電極には、該ト
ランジスタ111のゲート・ソース間電圧Vaに加えて、入力電位Vinが上乗せさ
れた値(Va+Vin)が加えられる。
まり、出力電位Voutは、トランジスタ111のゲート電位(Vin+Va)からゲート
・ソース間電圧Vgs(=Va)を引いた値に相当する。
112のゲート電圧Vbは、同じ値のままだからである。よって、トランジスタ1
11のゲート・ソース間電圧Vgsにも、トランジスタ111が信号電流Idataを流
すのに必要な電圧が加えられている。そしてその必要な電圧とは、Vaで示される
電圧である。従って、トランジスタ111のゲート・ソース間電圧Vgsは、Vaと
同じ値であることが分かる。以上をまとめると、ここでも、式(4)が成立する
。
ンジスタの特性には依存していない。そのため、トランジスタ111及びトラン
ジスタ112に特性バラツキが生じていても、出力電位Voutに対する特性バラツ
キの影響を抑制することが出来る。
112やトランジスタ111の特性がばらつく可能性がある。その場合は、信号
電流Idataの大きさ、容量素子113の両電極間の電位差Vaは、各々の回路で異
なる。しかし、式(4)に示すように、出力電位Voutは、入力電位Vinと同じ値
となり、信号電流Idataの大きさや容量素子113の両電極間の電位差Vaには、
依存しない。つまり、図27の回路が複数存在する場合、複数の回路において、
トランジスタ112やトランジスタ111の特性がばらついても、その影響は緩
和される。
の影響を抑制できるため、トランジスタ111及びトランジスタ112のゲート
長(L)、ゲート幅(W)は同じ値で設計する必要はなく、バラツキが生じてい
てもよい。
26のように、ソースフォロワ回路のバイアス用電流源を用いて、設定動作も行
う場合とで、比較する。
ソースフォロワ回路を複数配置する場合には、より有利である。しかしながら、
図26では、ソースフォロワ回路が複数存在する場合、電流源の特性ばらつきな
どにより、各々に流れる電流値が異なる場合がある。その結果、定常状態になっ
たときには、すべてのソースフォロワ回路で、入力電圧と出力電圧が等しくなる
が、過渡特性は、ソースフォロワ回路ごとに異なる場合が生じてしまう。
ため、回路構成が複雑になる。特に、ソースフォロワ回路を複数配置する場合、
その回路構成はより複雑になる。仮に、図1の電流源126が1個だけ配置され
、ソースフォロワ回路が複数配置される場合は、設定動作を全てのソースフォロ
ワ回路で同時に行うことができない。そのため、動作のタイミングは複雑になる
。あるいは、図1の電流源126がソースフォロワ回路と同数ある場合は、各々
の電流源126がばらつかないようにすることが望ましい。
の特性がばらついても、該ソースフォロワ回路を流れる電流値は、ばらつかない
。前記電流値は、ソースフォロワ回路の外にある電流源126によって決定され
るからである。したがって、定常状態の時だけでなく、過渡特性も、ソースフォ
ロワ回路ごとにばらつくことがない。
電位Vinなどの信号電圧が入力されるトランジスタでは、常に該トランジスタの
ゲート・ソース間電圧と信号電圧を足した値が入力されることになる。そのため
、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供することが出
来る。
図1、2に示したソースフォロワ回路では、nチャネル型の増幅用トランジス
タ111と、nチャネル型のバイアス用トランジスタ112により構成した場合
を示した。次いで本実施の形態では、pチャネル型の増幅用トランジスタ132
と、pチャネル型のバイアス用トランジスタ131により構成されたソースフォ
ロワ回路を図9に示し、その構成について説明する。なお図9に示したソースフ
ォロワ回路の動作は、実施の形態1で説明した図1、2に示したソースフォロワ
回路の動作に準ずるので、本実施の形態では説明は省略する。
2はpチャネル型の増幅用トランジスタである。133及び134は容量素子で
ある。また、135〜142はスイッチング機能を有する素子であり、好ましく
はトランジスタで構成されるアナログスイッチなどの半導体素子が用いられる。
たリファレンス用定電流源146は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源146の
一例を実施の形態6において説明するので参照するとよい。
電源線144には接地電位Vssが印加される。また電源線145には、電源電位V
dd2が印加される。なお、電源線143に印加される電源電位Vdd1と、電源線1
45に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、
電源線145に印加する電源電位Vdd2は、リファレンス用定電流源146が定電
流源として正常に動作することが出来る値に設定する必要がある。例えば、リフ
ァレンス用定電流源146がトランジスタの飽和領域を利用して該電流源を構成
するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要
がある。
タ131がpチャネル型の場合を示すが、両トランジスタの極性が異なっていて
、プッシュプル回路を構成していてもよい。
143に接続され、ドレイン領域はスイッチ135、138、142に接続され
ている。バイアス用トランジスタ131のゲート電極は容量素子133の一方の
端子に接続されている。容量素子133の他方の端子は、スイッチ136を介し
て電源線143に接続されている。容量素子133は、バイアス用トランジスタ
131のゲート・ソース間電圧を保持する役目を担う。
領域はスイッチ138、142に接続されている。増幅用トランジスタ132の
ゲート電極は容量素子134の一方の端子に接続されている。容量素子134の
他方の端子は、スイッチ142を介して増幅用トランジスタ132のソース領域
に接続されている。容量素子134は、増幅用トランジスタ132のゲート・ソ
ース間電圧を保持する役目を担う。
通(オン又はオフ)が制御される。しかし、図9においては、説明を簡単にする
ために、スイッチ135〜スイッチ142に信号を入力する信号線等の図示は省
略する。
端子となる。前記入力端子から入力される入力電位Vin(信号電圧)は、容量素
子134の一方の端子に入力される。また、スイッチ138の一方の端子が出力
端子となっており、増幅用トランジスタ132のソース領域の電位が出力電位Vo
utとなる。
力する入力端子を設けていない。これは、トランジスタ131のゲート・ソース
間電圧には、リファレンス用定電流源126により設定された信号電流Idataが
流れるように、既に容量素子114に所定の電荷が保持されているためである。
132の特性バラツキの影響を抑制できるため、バイアス用トランジスタ131
及び増幅用トランジスタ132のゲート長(L)、ゲート幅(W)は同じ値で設
計する必要はなく、バラツキが生じていてもよい。
順に接続されているが、本発明はこれに限定されない。リファレンス用定電流源
146とスイッチ139を逆にして、電源線145、スイッチ139、リファレ
ンス用定電流源146の順に接続してもよい。
ス用定電流源146をスイッチ140と電源線144との間に配置してもよい。
さらに、リファレンス用定電流源146をスイッチ138とスイッチ142との
間に配置してもよい。
ッチ135及びスイッチ137を配置していない場合のソースフォロワ回路を示
す。図8(B)に示すソースフォロワ回路の動作は、実施の形態1において上述
した図1、2の動作に準ずるので、本実施の形態では説明を省略する。
6は、電源電位Vddに接続されている。しかし、図7(A)、図7(B)のよう
に、スイッチ136、スイッチ139、電流源146が、接地電位Vssなどのよ
うな別の電源線、素子に接続されていてもよい。例として、図25(B)には、
スイッチ136、スイッチ139、電流源146が接地電位Vssに接続されてい
る場合について示す。
ォロワ回路を示している。しかし、トランジスタ131は、本来、ソースフォロ
ワ回路におけるバイアスを与える電流源として動作させる回路である。したがっ
て、図8(B)における電流源146は、トランジスタ131の代わりに、バイ
アスを与える電流源として動作させてもよい。つまり、電流源146は、設定動
作の時に用い、出力動作のときには用いないというのではなく、設定動作のとき
には、トランジスタ132を設定するための電流源として用い、出力動作のとき
には、ソースフォロワ回路におけるバイアスを与える電流源として用いてもよい
。その場合は、設定動作時と出力動作時とで、切り替える必要がないので、スイ
ッチ136、スイッチ139は、不要になる。この時の回路図を、図26(B)
に示す。
図26(B)における電流源146を、トランジスタで実現した場合の回路図
を、図29に示す。図29に示すソースフォロワ回路の動作は、実施の形態1に
おいて上述した図27、図28の動作に準ずるので、本実施の形態では説明を省
略する。
前述した実施の形態1、2では、本発明を適用したソースフォロワ回路につい
て説明した。しかし本発明は、差動増幅回路、センスアンプ、オペアンプなどに
代表される演算回路など、さまざまな回路にも適用することが出来る。本実施の
形態では、本発明を適用した演算回路について図10〜図13を用いて説明する
。
10は、図1のように、本来の回路の外に、リファレンス用定電流源268を配
置した場合に相当する。差動増幅回路では、入力電位Vin1及び入力電位Vin2の差
の演算を行って出力電位Voutを出力する。
ジスタであり、274、275及び286はnチャネル型のトランジスタである
。276、277及び287は容量素子である。また、スイッチ265、266
、278〜284及び288は、スイッチング機能を有する素子であり、好まし
くはトランジスタなどの半導体素子が用いられる。前記半導体素子の極性は特に
限定されない。
たリファレンス用定電流源268は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源268の
一例を実施の形態6において説明するので参照するとよい。
印加され、電源線291には接地電位Vssが印加される。また電源線267には
、電源電位Vdd2が印加される。なお、電源線271に印加される電源電位Vdd1と
、電源線267に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよ
い。但し、電源線267に印加する電源電位Vdd2は、リファレンス用定電流源2
68が定電流源として正常に動作することが出来る値に設定する必要がある。例
えば、リファレンス用定電流源268がトランジスタの飽和領域を利用して該電
流源を構成するときには、該トランジスタが飽和領域で動作できる範囲の値に設
定する必要がある。
となっており、容量素子276の一方の端子に入力電位Vin1が入力される。また
スイッチ284の一方の端子も入力端子となっており、容量素子277の一方の
端子には入力電位Vin2が入力される。またトランジスタ275のドレイン領域が
出力端子となっており、トランジスタ275のドレイン領域の電位が出力電位Vo
utとなる。
トランジスタ274のドレイン領域に接続されている。トランジスタ273のド
レイン領域は電源線271に接続され、ソース領域はトランジスタ275のドレ
イン領域に接続されている。トランジスタ272のゲート電極とトランジスタ2
73のゲート電極は接続されている。なおトランジスタ272及びトランジスタ
273の代わりに、抵抗を配置してもよい。なぜなら、図10のような差動増幅
回路において、272、273は、能動負荷と呼ばれる部分であり、抵抗として
動作させるものであるからである。よって、図10の能動負荷の部分を、図30
のように、通常の抵抗素子で構成してもよい。
を介して電源線271に接続され、ソース領域はスイッチ282を介して、容量
素子276の一方の端子に接続されている。トランジスタ274のゲート電極は
、容量素子276の他方の端子に接続されている。容量素子276は、設定動作
を行ったときのトランジスタ274のゲート・ソース間電圧を保持する役目を担
う。
を介して電源線271に接続され、ソース領域はスイッチ283を介して、容量
素子277の一方の端子に接続されている。トランジスタ275のゲート電極は
、容量素子277の他方の端子に接続されている。容量素子277は、設定動作
を行ったときのトランジスタ275のゲート・ソース間電圧を保持する役目を担
う。
274のソース領域及びトランジスタ275のソース領域に接続され、トランジ
スタ286のソース領域は、容量素子287の一方の端子に接続されている。ト
ランジスタ286のゲート電極は、容量素子287の他方の端子に接続されてい
る。容量素子287は、トランジスタ286のゲート・ソース間電圧を保持する
役目を担う。
68を用いて所定の電荷の保持が行われる。但し、容量素子276、277及び
287の3つの容量素子に対する所定の電荷の保持は、一度に行うことが出来な
い。そのため、スイッチ265及びスイッチ266のどちらか一方がオンになる
ように制御して行われる。例えば、スイッチ265をオンにしたときには、スイ
ッチ266をオフにする。そして、容量素子277、287に所定の電荷の保持
を行う。同様に、スイッチ265をオフにして、スイッチ266をオフにする。
そして、容量素子276、287に所定の電荷の保持を行う。
を用いて所定の電荷の保持が行われるときの動作の説明は、実施の形態1に準ず
るので本実施の形態では省略する。
一方の端子に入力電位Vin1が入力され、また容量素子277に所定の電荷の保持
が終了したら、容量素子277の一方の端子に入力電位Vin2が入力されて、出力
動作を行う。このときの動作の説明は、実施の形態1に準ずるので本実施の形態
では省略する。
動作を行う場合の回路を適用した差動増幅回路について、図31を用いて説明す
る。
用いていた。図31では、トランジスタ286を用いて、設定動作を行う。トラ
ンジスタ286は、電流源として動作し、そのゲートに加えるバイアス電圧Vbに
より、電流の大きさを決定する。
79、282をオンにし、それ以外のスイッチはオフにする。すると、電流がト
ランジスタ274の方に流れ、トランジスタ274の設定動作を行うことができ
る。次に、図33に示すように、スイッチ505、280、283をオンにし、
それ以外のスイッチはオフにする。すると、電流がトランジスタ275の方に流
れ、トランジスタ275の設定動作を行うことができる。これで、設定動作が終
了した。そこで、図34に示すように、スイッチ502、503、281、28
4をオンにし、それ以外のスイッチはオフにする。そして、通常の動作を行う。
なお、トランジスタ274の設定動作のとき、スイッチ502をオンすること
により、スイッチ504を削除することが可能である。
(出力動作)時とで、変えてもよい。通常、差動増幅回路では、トランジスタ2
74とトランジスタ275とでは、ほぼ同量の電流が流れる場合が多い。よって
、設定動作を行う場合にも、通常動作(出力動作)を行うときと近い条件で、設
定動作を行うほうがよい。そのほうが、より精度が高くなる。よって、トランジ
スタ286のゲートに加える電圧を調整することにより、設定動作時には、通常
動作(出力動作)時の半分の電流を流すようにすることが望ましい。
に、トランジスタ506を配置した場合の図を、図35に示す。トランジスタ5
06は、サイズをトランジスタ286と同じにしておくのが望ましい。そして、
通常動作時には、トランジスタ506のゲートに、トランジスタ286と同じ電
圧を加え、設定動作時には、トランジスタ506に電流が流れないようにする。
時との電流の大きさを変えた場合の回路図を、図36に示す。設定動作時には、
スイッチ507をオフにすることにより、電流値を半分にし、通常動作時には、
スイッチ507をオンにする。これにより、実際に動作させるときの状態に近い
状態で、設定動作を行えるため、設定動作の効果が向上する。
する場合について、図11を用いて説明する。
ジスタであり、274、275及び286がpチャネル型のトランジスタである
。スイッチ281の一方の端子が入力端子となっており、容量素子276の一方
の端子には入力電位Vin1が入力される。またスイッチ284の一方の端子も入力
端子となっており、容量素子277の一方の端子には入力電位Vin2が入力される
。また、トランジスタ275のソース領域の電位が出力電位Voutとなる。
加され、電源線267に電源電位Vdd1が印加され、電源線271に接地電位Vss
が印加されている点以外は、図10に示す差動増幅回路の構成、及びその動作と
同じであるので、ここでは説明を省略する。
配置される箇所が異なっている。本発明ではリファレンス用定電流源268が配
置される箇所は特に限定されないが、以下の条件を満たすことが必要となる。
所定の電荷の保持を行うときには、スイッチ265及びスイッチ266を制御す
ることによって行うことは上述した。つまり、スイッチ265及びスイッチ26
6を制御することによって、容量素子276が所定の電荷の保持を行うときには
、容量素子277及びトランジスタ275には電流が流れないようにする必要が
ある。同様に、容量素子277が所定の電荷の保持を行うときには、容量素子2
76及びトランジスタ274には電流が流れないようにする必要がある。
電荷の保持を行わないように、リファレンス用定電流源268と、スイッチ26
5及びスイッチ266を配置する必要がある。また、必要に応じてスイッチを追
加して配置する必要がある。
ッチ266を配置する箇所は、図10、11に示した箇所に限定されない。例え
ば、図11において、スイッチ265を電源線271とトランジスタ272のソ
ース領域の間に配置して、スイッチ266を電源線271とトランジスタ273
のソース領域の間に配置してもよい。また、スイッチ265をトランジスタ27
2のドレイン領域とスイッチ279の間に配置して、スイッチ266をトランジ
スタ273のドレイン領域とスイッチ280の間に配置してもよい。
る場合について、図37に示す。これも、図31に示す差動増幅回路の構成及び
その動作と同じであるので、ここでは説明を省略する。
分の電流値を制御することが可能である。
したが、本発明はこれに限定されず、入力電位Vin1と入力電位Vin2として入力す
る電圧を適宜変更して、センスアンプなどの他の演算回路として用いることも出
来る。
る。図12(A)にはオペアンプの回路記号を示し、図12(B)には該オペア
ンプの回路構成を示す。
2では、もっとも簡単な場合として、差動増幅回路にソースフォロワ回路を組み
合わせた場合について述べる。よって、オペアンプの回路構成は、図12に限定
されない。
よって特性が定義される。より詳しくは、オペアンプは、入力電位Vin1及び入力
電位Vin2との差の電圧に対し、増幅度Aを掛けて出力電位Voutを出力する機能を
有する。
端子となっており、容量素子276の一方の端子には入力電位Vin1が入力される
。またスイッチ284の一方の端子も入力端子となっており、容量素子277の
一方の端子には入力電位Vin2が入力される。また、トランジスタ292のソース
領域の電位が出力電位Voutとなる。
に示す差動増幅回路と同じ構成である。そして、306で示す点線で囲んだ部分
は、図1、2に示したソースフォロワ回路と同じであるので、図12(B)に示
したオペアンプの詳しい構成の説明は省略する。
回路306とで、共用している。
そこで、図38には、305で示す点線で囲んだ部分には、図31に示す差動
増幅回路と同じ構成を用い、306で示す点線で囲んだ部分には、図27に示し
たソースフォロワ回路と同じ構成を用いた場合のオペアンプを示す。
を示す。つまり、プッシュプル回路を用いた場合に相当する。図13(B)にお
いて、容量素子300の一方の端子は、スイッチ302、スイッチ278を介し
て、トランジスタ275のドレイン領域と接続されている点以外は、図12(B
)に示すオペアンプの構成と同じであるので、本実施の形態では、詳しい構成の
説明は省略する。
す差動増幅回路と同じ構成を用いた場合のオペアンプを示す。図39では、ソー
スフォロワ回路の部分が、プッシュプル回路になっており、バイアス用電流源が
存在しない。そこで、差動増幅回路における電流源の電流を、ソースフォロワ回
路(プッシュプル回路)の設定動作時に用いる電流として利用している。つまり
、トランジスタ286を、プッシュプル回路と接続できるようにしている。
る。
本実施の形態では、本発明を適用した光電変換素子を有する半導体装置の構成
とその動作について、図14、15を用いて説明する。
上に配置された画素部702を有し、画素部702の周辺には、信号線駆動回路
703、第1〜第4の走査線駆動回路704〜707を有する。図14(A)に
示す半導体装置は、信号線駆動回路703と、4組の走査線駆動回路704〜7
07を有しているが、本発明はこれに限定されず、信号線駆動回路と走査線駆動
回路の数は画素の構成に応じて任意に配置することが出来る。また、信号線駆動
回路703と、第1〜第4の走査線駆動回路704〜707には、FPC708を
介して外部より信号が供給されている。しかし本発明はこれに限定されず、画素
部以外の電気回路は、ICなどを用いて外部から供給するようにしてもよい。
について、図14(B)を用いて説明する。第3の走査線駆動回路706及び第
4の走査線駆動回路707は、図14(B)の図に準ずるので、図示は省略する
。
する。第2の走査線駆動回路705は、シフトレジスタ711、バッファ712
を有する。動作を簡単に説明すると、シフトレジスタ709、711は、クロッ
ク信号(G-CLK)、スタートパルス(SP)及びクロック反転信号(G-CLKb)に従
って、順次サンプリングパルスを出力する。その後バッファ710、712で増
幅されたサンプリングパルスは、走査線に入力されて、1行ずつ選択状態にして
いく。
1とバッファ712との間にはレベルシフタ回路を配置した構成にしてもよい。
レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る
。
る。
路716、バイアス回路714及び増幅回路717を有する。バイアス回路71
4は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成す
る。サンプルホールド回路716は、信号を一時的に保存したり、アナログ・デ
ジタル変換を行ったり、雑音を低減したりする機能を有する。信号出力用駆動回
路715は、一時的に保存されていた信号を、順に出力していくための信号を出
力する機能を有する。そして、増幅回路717は、サンプルホールド回路716
と信号出力用駆動回路715により出力された信号を増幅する回路を有する。な
お、増幅回路717は、信号を増幅する必要のない場合には配置しなくてもよい
。
、i列目の周辺のバイアス回路714の構成とその動作について、図15を用い
て説明する。
アス回路714の構成について説明する。
(i)、電源線V(i)を有する。また、nチャネル型のトランジスタ255、
光電変換素子257、スイッチ250〜スイッチ254を有する。
明はこれに限定されず、pチャネル型でもよい。但し、トランジスタ255とト
ランジスタ260により、ソースフォロワ回路を形成するので、両トランジスタ
は同じ極性であることが好ましい。
あり、好ましくはトランジスタが用いられる。スイッチ251及びスイッチ25
2は、第1の走査線Ga(j)から入力される信号により、オン又はオフが制御
される。スイッチ250は、第2の走査線Gb(j)から入力される信号により
、オン又はオフが制御される。スイッチ253は、第3の走査線Gc(j)から
入力される信号により、オン又はオフが制御される。スイッチ254は、第4の
走査線Gd(j)から入力される信号により、オン又はオフが制御される。
接続され、他方はスイッチ250を介して信号線S(i)に接続されている。ト
ランジスタ255のゲート電極は、容量素子256の一方の端子に接続されてい
る。また容量素子256の他方の端子はスイッチ253を介して光電変換素子2
57の一方の端子に接続されている。光電変換素子257の他方の端子は電源線
258に接続されている。電源線258には、接地電位Vssが印加される。容量
素子256は、設定動作を行ったときのトランジスタ255のゲート・ソース間
電圧を保持する役目を担う。
59を有する。トランジスタ260のソース領域は電源線264に接続され、ド
レイン領域は信号線S(i)に接続されている。電源線264には、接地電位V
ssが印加される。トランジスタ260のゲート電極は、容量素子261の一方の
端子に接続されている。容量素子261の他方の端子は電源線264に接続され
ている。容量素子261は、設定動作を行ったときのトランジスタ260のゲー
ト・ソース間電圧を保持する役目を担う。
たリファレンス用定電流源247は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源247の
一例を実施の形態6において後述するので参照するとよい。
。また、スイッチ249を介してリファレンス用定電流源247が接続されてい
る。そして、電源線245には電源電位Vdd1が印加され、電源線246には電源
電位Vdd2が印加される。電源線245に印加される電源電位Vdd1と、電源線24
6に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、電
源線246に印加する電源電位Vdd2は、リファレンス用定電流源247が定電流
源として正常に動作することが出来る値に設定する必要がある。例えば、リファ
レンス用定電流源247がトランジスタの飽和領域を利用して該電流源を構成す
るときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要が
ある。
してもよい。またはリファレンス用電流として、基板の外部からIC等を用いて
一定の電流を入力してもよい。
箇所は、図15に示した箇所に限定されない。上述した実施の形態1〜3を参考
にして、異なる箇所に配置してもよく、例えば、画素713に組み込んでもよい
。
で囲んだ部分とがソースフォロワ回路に相当する。
アス回路714の動作を簡単に説明する。
14においてスイッチ259をオン状態にする。そして、それ以外のスイッチは
オフにする。そうすると、リファレンス用定電流源247において設定された信
号電流Idataが、スイッチ249、252、251を介し、次いでスイッチ25
0を介し、さらにスイッチ259を介して電源線264の方向に流れる。
ない。そのため、トランジスタ255、260はオフである。
、261の両電極間に電位差が生じ始める。容量素子256、261の両電極間
の電位差が、トランジスタ255、260のしきい値電圧になると、該トランジ
スタ255、260はオンとなる。
を流すことが出来る電圧となるように、容量素子256において電荷の蓄積が続
けられる。また、トランジスタ260のゲート・ソース間電圧が所定の信号電流
Idataを流すことが出来る電圧となるように、容量素子261において電荷の蓄
積が続けられる。
なった後、スイッチ251、252、259をオフにする。スイッチ249、2
50は引き続きオンである。そして上記以外のスイッチは全てオフである。この
とき、リファレンス用定電流源247により設定された信号電流Idataが、トラ
ンジスタ255のドレイン領域からソース領域を介して、さらにトランジスタ2
60のドレイン領域からソース領域を介して流れていく。
250、スイッチ253をオンにして、それ以外のスイッチはオフとする。
、光電変換素子257から信号が入力される。
ている電圧に加えて、光電変換素子257からの信号が上乗せされた値が入力さ
れる。つまり、トランジスタ255のゲート電極に入力される信号は、容量素子
256に保持されている電圧に加えて、該トランジスタのゲート電極に入力され
る信号となる。そのため、トランジスタの特性バラツキの影響を抑制することが
できる。
電位Voutは、光電変換素子257により読み取られた信号として、スイッチ25
0を介して信号線S(i)に出力される。
、光電変換素子257を初期化する。より詳しくは、光電変換素子257のnチ
ャネル側端子の電位が電源線258の電位と同じになるように、光電変換素子2
57が保持している電荷をスイッチ254を介して、電源線V(i)の方向に流
れるようにする。以後、上記の動作を繰り返す。
の影響を抑制することができる。
る。
本実施の形態では、本発明を適用した電気回路において、実施の形態3、実施
の形態4とは異なる例について、図16〜図19を用いて説明する。
。ソースフォロワ回路310の回路構成と動作は、図1、2と同じであるので、
本実施の形態では説明は省略する。
ることは上述した。なお設定動作とは、容量素子に所定の電荷の保持を行う動作
であり、図1及び図2(A)に示す動作に相当する。また出力動作とは、入力電
位Vinを入力して、出力電位Voutを取り出す動作のことであり、図2(B)に示
す動作に相当する。
力端子に相当する。そして、スイッチ127、116、118は端子cから入力
される信号により制御される。スイッチ115、117、120は端子dから入
力される信号により制御される。スイッチ128は端子eから入力される信号に
より制御される。
16(B)に示すように、少なくとも2つのソースフォロワ回路315、316
を配置するとよい。そしてソースフォロワ回路315、316のうち、一方は設
定動作を行って、他方は出力動作を行うようにするとよい。そうすると、同時に
2つの動作を行うことができるため、動作に無駄がなく、無駄な時間が必要なく
なるので、電気回路の動作をより高速で行うことができる。
ている間は、出力動作を行うことができない。そのため、無駄な時間が生じる。
時に行うことはない。したがって、ソースフォロワ回路315、316には、電
流源126を各々1つずつ配置しておく必要はない。つまり、1つの電流源12
6は、ソースフォロワ回路315、316で共用することができる。
号線ごとに少なくとも2個のソースフォロワ回路を配置するとよい。また走査線
駆動回路にソースフォロワ回路を用いて設計するときには、走査線ごとに少なく
とも2個のソースフォロワ回路を配置するとよい。また画素にソースフォロワ回
路を用いて設計するときには、画素ごとに少なくとも2つのソースフォロワ回路
を配置するとよい。
312がオンのときは、スイッチ313、314はオフとなる。またスイッチ3
11、312がオフのときには、スイッチ313、314はオンとなる。このよ
うにして、2つのソースフォロワ回路315、316のうち、一方は設定動作を
行って、他方は出力動作を行うようにする。なお、スイッチ311〜スイッチ3
14を配置せずに、ソースフォロワ回路310が有するスイッチ116、118
を制御することによって、2つのソースフォロワ回路315、316を制御する
ようにしてもよい。
回路に相当するとしたが、本発明はこれに限定されず、図10〜図13などに示
した差動増幅回路、オペアンプなどを適用してもよい。
を配置した信号線駆動回路の構成とその動作について、図17〜図19を用いて
説明する。
タ321、第1のラッチ回路322、第2のラッチ回路323、D/A変換回路
324及び信号増幅回路325を有する。
を保存できる回路である場合は、D/A変換回路324は省略できる場合が多い
。また、信号線に出力するデータが2値、つまり、デジタル量である場合は、D
/A変換回路324は省略できる場合が多い。また、D/A変換回路324には、
ガンマ補正回路が内蔵されている場合もある。このように、信号線駆動回路は、
図17に示す構成に限定されない。
FF)等を複数列用いて構成され、クロック信号(S-CLK)、スタートパルス(SP)
、クロック反転信号(S-CLKb)が入力される、これらの信号のタイミングに従って
、順次サンプリングパルスが出力される。
路322に入力される。第1のラッチ回路322には、ビデオ信号が入力されて
おり、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号
を保持していく。
、水平帰線期間中に、第2のラッチ回路323にラッチパルス(Latch Pulse)
が入力され、第1のラッチ回路322に保持されていたビデオ信号は、一斉に第
2のラッチ回路323に転送される。その後、第2のラッチ回路323に保持さ
れたビデオ信号は、1行分が同時に、D/A変換回路324へと入力される。そ
して、D/A変換回路324から入力される信号は信号増幅回路325へ入力さ
れる。
力されている間、シフトレジスタ321においては再びサンプリングパルスが出
力される。以後、この動作を繰り返す。
の構成を図18を用いて説明する。
有する。ソースフォロワ回路315、316は、それぞれ端子a〜端子eまでの
5つの端子を有する。端子aはソースフォロワ回路315、316における入力
端子に相当し、端子bはソースフォロワ回路315、316における出力端子に
相当する。また、端子cから入力される信号によりスイッチ127、116、1
18が制御され、端子dから入力される信号によりスイッチ115、117、1
20が制御される。さらに端子eから入力される信号によりスイッチ128が制
御される。
い値用信号線327の2本の信号線と、ソースフォロワ回路315、316との
間には、論理演算子が配置されている。329はインバータ、330はAND、3
31及び332はインバータ、333はANDである。そして、端子c〜端子eに
は、設定用信号線327から出力される信号、又は上記の論理演算子の出力端子
から出力される信号のどちらかが入力される。
力される信号と、ソースフォロワ回路315、316における端子c〜端子eを
介して各スイッチに入力される信号を図19を用いて説明する。
力されるとオンになり、Lowの信号が入力されるとオフになるとする。
、図19に示すような信号が入力される。さらに、ソースフォロワ回路315に
おける端子cには、設定用信号線326から出力される信号がそのまま入力され
る。端子dにはAND330の出力端子から出力される信号が入力され、端子eに
はインバータ331の出力端子から出力される信号が入力される。そうすると、
ソースフォロワ回路315では、設定動作と出力動作のどちらか一方の動作を行
うように制御することが出来る。
端子から出力される信号が入力される。端子dには、AND333の出力端子から
出力される信号が入力され、端子eには設定用信号線326から出力される信号
がそのまま入力される。そうすると、ソースフォロワ回路316では、設定動作
と出力動作のどちらか一方の動作を行うように制御することが出来る。
ている。したがって、信号線駆動回路に複数配置されている電流源126におい
て、そこから流れる電流値は、ばらつかないことが望ましい。そこで、各電流源
126に対して、設定動作を行うことにより、電流値がばらつかないようにする
ことが可能である。この技術については、本発明者の発明である特願2002−
287997号、特願2002−288104号、特願2002−28043号
、特願2002−287921号、特願2002−287948号などに記載さ
れている。よって、この技術を本願に適用することにより、信号線駆動回路に複
数配置されているに電流源126の特性バラツキを補正することが可能である。
電流源が配置された場合のソースフォロワ回路を用いた場合について、述べてき
た。つぎに、図27、図29のようなソースフォロワ回路を用いた場合の例を示
す。
図41に示す。図19に相当する図を、図42に示す。動作などについては、こ
れまでと同様なので、省略する。図16、図18、図19の場合と比較すると、
図16(A)には、電流源126が配置されているが、図40には、配置されて
いない。その結果、回路の配置が楽になり、狭い面積にレイアウトすることがで
きる。また、すでに述べたように、図16(A)では、電流源126の電流値が
ばらつかないようにするためには、さらに追加の回路があることが望ましいが、
図40の回路では、それも必要ない。その結果、回路の配置が楽になり、狭い面
積にレイアウトすることができる。また、駆動タイミングも、より簡単になる。
場合が多い。その画素は、信号線から入力される電圧によって、状態を変化させ
るものであることが多い。例としては、LCDや有機ELなどがあげられる。そ
の他にも、さまざまなものを接続することが可能である。
とが可能である。
上述してきた本発明の電気回路や半導体装置では、一定の電流を流す能力を有
するリファレンス用定電流源が配置され、該リファレンス用定電流源を用いて設
定動作を行う。そしてリファレンス用定電流源は、トランジスタ等の半導体素子
で構成される。そこで本実施の形態では、トランジスタと容量素子で構成された
場合のリファレンス用定電流源の構成について、図20〜図23を用いて説明す
る。
20(A)において、401はリファレンス用定電流源である。リファレンス用
定電流源401は、端子A、端子B及び端子Cを有する。端子Aには設定信号が
入力される。端子Bには、電流供給線405から電流が外部に供給される。また
端子Cからは、リファレンス用定電流源401において設定された電流が供給さ
れる。つまり、リファレンス用定電流源401は、端子Aに入力される設定信号
により制御され、端子Bからは電流が供給され、端子Cからは電流を供給する。
レンス用定電流源404は、複数のリファレンス用定電流源を有する。そしてこ
こでは、仮に2つのリファレンス用定電流源402、403を有するとする。リ
ファレンス用定電流源402、403は、端子A〜端子Dを有する。端子Aには
設定信号が入力される。端子Bには、電流供給線405から電流が供給される。
端子Cからは、リファレンス用定電流源401において設定された電流が外部に
供給される。また端子Dには、制御線406から出力される制御信号が入力され
る。つまり、リファレンス用定電流源402、403は、端子Aに入力される設
定信号及び端子Dに入力される制御信号により制御され、端子Bからは電流が供
給され、端子Cからは電流を供給する。
、図21、22を用いて説明する。
401に相当する。
型のトランジスタ52と、設定動作を行ったときの該トランジスタ52のゲート
・ソース間電圧を保持する容量素子53とを有する電気回路がリファレンス用定
電流源401に相当する。図21(A)、(B)に示す電気回路は、同じ回路素
子を有しているが、該回路素子の接続関係は異なっている。
72、76と、設定動作を行ったときの該トランジスタ72のゲート・ソース間
電圧を保持する容量素子73とを有する電気回路がリファレンス用定電流源40
1に相当する。
のトランジスタ65、66と、設定動作を行ったときの該トランジスタ65、6
6のゲート・ソース間電圧を保持する容量素子67とを有する電気回路がリファ
レンス用定電流源401に相当する。図21(D)〜図21(F)に示す電気回
路は、同じ回路素子を有しているが、該回路素子の接続関係は異なっている。
図21(D)〜図21(F)に示すリファレンス用定電流源401の動作につい
て以下に簡単に説明する。図21(C)に示すリファレンス用定電流源401の
動作は、図21(A)(B)に示す回路の動作に準ずるので、本実施の形態では
説明は省略する。
いて説明する。図21(A)、(B)に示す電気回路において、端子Aを介して
入力される信号によって、スイッチ54、55がオンになる。このときスイッチ
56はオフである。そうすると、電流供給線405から端子Bを介して電流が供
給され、容量素子53に所定の電荷が保持される。
の電荷が保持されているため、トランジスタ52は信号電流Idataの大きさの電
流を流す能力を有することになる。
する。そうすると、端子Cから所定の電流が流れる。このとき、トランジスタ5
2のゲート・ソース間電圧は、容量素子53により所定のゲート・ソース間電圧
に維持されているため、トランジスタ52のドレイン領域には、信号電流Idata
に応じたドレイン電流が流れる。
の保持を行う動作と、所定の電流を流す動作とを同時に行うことが出来ない。そ
のため、容量素子53に所定の電荷の保持を行うタイミングと、所定の電流を流
すタイミングとをスイッチ54〜スイッチ56を用いて制御している。
について説明する。図21(D)〜図21(F)に示す電気回路において、端子
Aを介して入力される信号によって、スイッチ68、70がオンになる。そうす
ると、電流供給線405から端子Bを介して電流が供給され、容量素子67に所
定の電荷が保持される。このとき、トランジスタ65のゲート電極とトランジス
タ66のゲート電極は接続されているので、トランジスタ65とトランジスタ6
6のゲート・ソース間電圧が容量素子67によって保持される。
の電荷が保持されているため、トランジスタ65、66には信号電流Idataの大
きさの電流を流す能力を有することになる。つまり、トランジスタ66のゲート
・ソース間電圧は、容量素子67により所定のゲート・ソース間電圧に維持され
ているため、トランジスタ66のドレイン領域には、信号電流Idataに応じたド
レイン電流が流れる。
荷の保持を行う動作と、所定の電流を流す動作とを同時に行うことができる。
ンジスタ66のサイズが重要となる。トランジスタ65とトランジスタ66のサ
イズが同じ場合には、電流供給線405から供給される電流と同じ値の電流が端
子Cを介して流される。一方、トランジスタ65とトランジスタ66のサイズが
異なる場合、つまり、トランジスタ65とトランジスタ66のW(ゲート幅)/
L(ゲート長)の値が異なる場合には、電流供給線405から供給される電流の
値と、端子Cを介して流される電流の値が異なる。そしてその違いは、両トラン
ジスタのW/Lの値に依存する。
電位Vssに向かって流れている。図22には、トランジスタ52、65、66の
極性をpチャネル型とし、且つ電流は端子Cから接地電位Vssに向かって流れて
いるときの回路構成を示す。
に向かって流れる方向のみに限定されない。図21に示す電気回路おいて、接地
電位Vssを電源電位Vddとして、さらにトランジスタ52、65、66、72をp
チャネル型とすると、電流は電源電位Vddから端子Cの方向に流れる。また、図
22に示す電気回路において、接地電位Vssを電源電位Vddとして、さらに、トラ
ンジスタ52、65、66をnチャネル型とすると、電流は電源電位Vddから端
子Cの方向に流れる。
て、図23を用いて説明する。なお、図21(A)(B)に示す回路の場合には
、容量素子に所定の電荷の保持を行う動作と、所定の電流を流す動作とを同時に
行うことが出来ないことは上述した。そのため、図20(B)に示すように、複
数のリファレンス用定電流源を配置して、一方のリファレンス用定電流源におい
て、容量素子に所定の電荷の保持を行う動作を行って、他方のリファレンス用定
電流源において、所定の電流を流す動作を行うことが好ましい。つまり、図20
(B)に示すリファレンス用定電流源402、403には、図21(A)(B)
に示す回路を用いることが好ましい。
ンジスタ82と、設定動作を行ったときの該トランジスタのゲート・ソース間電
圧を保持する容量素子83とを有する回路が、リファレンス用定電流源402又
は403に相当する。図23(A)に示す電気回路は、図21(A)(B)に示
す回路である。
92、98と、設定動作を行ったときの該トランジスタ92のゲート・ソース間
電圧を保持する容量素子93とを有する回路が、リファレンス用定電流源402
又は403に相当する。図23(B)に示す電気回路は、図21(C)に示す回
路である。
)の電気回路の動作に準ずるので、本実施の形態では説明を省略する。
能である。
本発明の電気回路を用いた電子機器として、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソ
ナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体
的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表
示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具
体例を図4に示す。
3、スピーカー部2004、ビデオ入力端子2005等を含む。本発明は表示部
2003を構成する電気回路に用いることができる。また本発明により、図4(
A)に示す発光装置が完成される。発光装置は自発光型であるためバックライト
が必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発
光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表
示装置が含まれる。
受像部2103、操作キー2104、外部接続ポート2105、シャッター21
06等を含む。本発明は、表示部2102を構成する電気回路に用いることがで
きる。また本発明により、図4(B)に示すデジタルスチルカメラが完成される
。
202、表示部2203、キーボード2204、外部接続ポート2205、ポイ
ンティングマウス2206等を含む。本発明は、表示部2203を構成する電気
回路に用いることができる。また本発明により、図4(C)に示す発光装置が完
成される。
スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明
は、表示部2302を構成する電気回路に用いることができる。また本発明によ
り、図4(D)に示すモバイルコンピュータが完成される。
装置)であり、本体2401、筐体2402、表示部A2403、表示部B24
04、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカ
ー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部
B2404は主として文字情報を表示するが、本発明は、表示部A、B2403
、2404を構成する電気回路に用いることができる。なお、記録媒体を備えた
画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図4(
E)に示すDVD再生装置が完成される。
、本体2501、表示部2502、アーム部2503を含む。本発明は、表示部
2502を構成する電気回路に用いることができる。また本発明により、図4(
F)に示すゴーグル型ディスプレイが完成される。
03、外部接続ポート2604、リモコン受信部2605、受像部2606、バ
ッテリー2607、音声入力部2608、操作キー2609等を含む。本発明は
、表示部2602を構成する電気回路に用いることができる。また本発明により
、図4(G)に示すビデオカメラが完成される。
、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポー
ト2707、アンテナ2708等を含む。本発明は、表示部2703を構成する
電気回路に用いることができる。なお、表示部2703は黒色の背景に白色の文
字を表示することで携帯電話の消費電流を抑えることができる。また本発明によ
り、図4(H)に示す携帯電話が完成される。
をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いる
ことも可能となる。
子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を
表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装
置は動画表示に好ましい。
なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携
帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場
合には、非発光部分を背景として文字情報を発光部分で形成するように駆動する
ことが望ましい。
ることが可能である。また本実施の形態の電子機器は、実施の形態1〜実施の形
態6に示したいずれの構成の電気回路、半導体装置を用いても良い。
Claims (1)
- 定電流源から供給された電流を電圧に変換する容量素子と、
前記変換された電圧に応じた電流を供給するトランジスタと、
前記入力端子と前記トランジスタのゲート電極の間に接続される第1スイッチと、
前記トランジスタのソース電極と前記出力端子の間に接続される第2スイッチとを有し、
前記容量素子は前記トランジスタのゲートとソースの間に接続されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012211629A JP5470430B2 (ja) | 2002-01-17 | 2012-09-26 | 半導体装置及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002009221 | 2002-01-17 | ||
JP2002009221 | 2002-01-17 | ||
JP2012211629A JP5470430B2 (ja) | 2002-01-17 | 2012-09-26 | 半導体装置及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122976A Division JP5127556B2 (ja) | 2002-01-17 | 2008-05-09 | 半導体装置及び電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014002086A Division JP5622949B2 (ja) | 2002-01-17 | 2014-01-09 | 半導体装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253828A true JP2012253828A (ja) | 2012-12-20 |
JP5470430B2 JP5470430B2 (ja) | 2014-04-16 |
Family
ID=39783116
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122976A Expired - Fee Related JP5127556B2 (ja) | 2002-01-17 | 2008-05-09 | 半導体装置及び電子機器 |
JP2011148295A Expired - Fee Related JP5386549B2 (ja) | 2002-01-17 | 2011-07-04 | 半導体装置及び電子機器 |
JP2012211629A Expired - Lifetime JP5470430B2 (ja) | 2002-01-17 | 2012-09-26 | 半導体装置及び電子機器 |
JP2013096239A Expired - Lifetime JP5439619B2 (ja) | 2002-01-17 | 2013-05-01 | 半導体装置及び電子機器 |
JP2014002086A Expired - Fee Related JP5622949B2 (ja) | 2002-01-17 | 2014-01-09 | 半導体装置及び電子機器 |
JP2014175182A Expired - Lifetime JP5796119B2 (ja) | 2002-01-17 | 2014-08-29 | 半導体装置及び電子機器 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122976A Expired - Fee Related JP5127556B2 (ja) | 2002-01-17 | 2008-05-09 | 半導体装置及び電子機器 |
JP2011148295A Expired - Fee Related JP5386549B2 (ja) | 2002-01-17 | 2011-07-04 | 半導体装置及び電子機器 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013096239A Expired - Lifetime JP5439619B2 (ja) | 2002-01-17 | 2013-05-01 | 半導体装置及び電子機器 |
JP2014002086A Expired - Fee Related JP5622949B2 (ja) | 2002-01-17 | 2014-01-09 | 半導体装置及び電子機器 |
JP2014175182A Expired - Lifetime JP5796119B2 (ja) | 2002-01-17 | 2014-08-29 | 半導体装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
JP (6) | JP5127556B2 (ja) |
CN (1) | CN101257284B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI829663B (zh) * | 2018-01-19 | 2024-01-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置以及其工作方法 |
JP2020035307A (ja) * | 2018-08-31 | 2020-03-05 | エイブリック株式会社 | 定電流回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03139908A (ja) * | 1989-10-25 | 1991-06-14 | Olympus Optical Co Ltd | ソースフォロワ回路 |
JPH1173165A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路 |
JP2001083924A (ja) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4190805A (en) * | 1977-12-19 | 1980-02-26 | Intersil, Inc. | Commutating autozero amplifier |
JPH0617280Y2 (ja) * | 1985-02-04 | 1994-05-02 | ソニー株式会社 | サンプルホ−ルド回路 |
JPH0542488Y2 (ja) * | 1986-01-28 | 1993-10-26 | ||
JPS62151223U (ja) * | 1986-03-14 | 1987-09-25 | ||
GB9204763D0 (en) * | 1992-03-05 | 1992-04-15 | Philips Electronics Uk Ltd | Signal processing arrangements |
US5929464A (en) * | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
JPH09330060A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 表示装置及び表示装置に用いるサンプルホールド増幅器 |
JPH1127065A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路 |
JP4046811B2 (ja) * | 1997-08-29 | 2008-02-13 | ソニー株式会社 | 液晶表示装置 |
JPH11330874A (ja) * | 1998-05-18 | 1999-11-30 | Hitachi Ltd | 半導体集積回路装置 |
JPH11340751A (ja) * | 1998-05-28 | 1999-12-10 | Fuji Film Microdevices Co Ltd | 演算増幅器 |
JP2000013153A (ja) * | 1998-06-22 | 2000-01-14 | Citizen Watch Co Ltd | 半導体装置 |
JP3315652B2 (ja) * | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
JP2000194327A (ja) * | 1998-12-28 | 2000-07-14 | Toshiba Corp | 表示装置 |
JP2001085989A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 |
JP5051942B2 (ja) * | 2000-02-01 | 2012-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2003
- 2003-01-17 CN CN2008100037462A patent/CN101257284B/zh not_active Expired - Fee Related
-
2008
- 2008-05-09 JP JP2008122976A patent/JP5127556B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-04 JP JP2011148295A patent/JP5386549B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-26 JP JP2012211629A patent/JP5470430B2/ja not_active Expired - Lifetime
-
2013
- 2013-05-01 JP JP2013096239A patent/JP5439619B2/ja not_active Expired - Lifetime
-
2014
- 2014-01-09 JP JP2014002086A patent/JP5622949B2/ja not_active Expired - Fee Related
- 2014-08-29 JP JP2014175182A patent/JP5796119B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03139908A (ja) * | 1989-10-25 | 1991-06-14 | Olympus Optical Co Ltd | ソースフォロワ回路 |
JPH1173165A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路 |
JP2001083924A (ja) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5796119B2 (ja) | 2015-10-21 |
JP5439619B2 (ja) | 2014-03-12 |
CN101257284A (zh) | 2008-09-03 |
JP5127556B2 (ja) | 2013-01-23 |
JP2011205699A (ja) | 2011-10-13 |
JP5622949B2 (ja) | 2014-11-12 |
JP5470430B2 (ja) | 2014-04-16 |
JP2008206195A (ja) | 2008-09-04 |
JP2014060816A (ja) | 2014-04-03 |
JP2013176143A (ja) | 2013-09-05 |
JP5386549B2 (ja) | 2014-01-15 |
JP2014241636A (ja) | 2014-12-25 |
CN101257284B (zh) | 2011-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6007215B2 (ja) | 半導体装置 | |
KR101021576B1 (ko) | 전기회로 | |
JP5078962B2 (ja) | 半導体装置、表示装置、及び電子機器 | |
KR20030063188A (ko) | 전기 회로 | |
JP5796119B2 (ja) | 半導体装置及び電子機器 | |
JP4515082B2 (ja) | アナログ回路並びにアナログ回路を用いた表示装置及び電子機器 | |
JP4316859B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
JP4141851B2 (ja) | 半導体装置及びそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5470430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |