JP2012146769A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012146769A JP2012146769A JP2011002968A JP2011002968A JP2012146769A JP 2012146769 A JP2012146769 A JP 2012146769A JP 2011002968 A JP2011002968 A JP 2011002968A JP 2011002968 A JP2011002968 A JP 2011002968A JP 2012146769 A JP2012146769 A JP 2012146769A
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- semiconductor
- layer
- semiconductor device
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】耐熱性、耐湿熱性、低吸水性、機械特性、電気特性に優れるとともに、応力を緩和した樹脂層を有する半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置10は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を少なくとも覆うように半導体基板11の一面11a側に配された保護層15とを備え、保護層15は第一の絶縁体層13と第二の絶縁体層14の積層体からなることを特徴とする。
【選択図】図1
【解決手段】本発明の半導体装置10は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を少なくとも覆うように半導体基板11の一面11a側に配された保護層15とを備え、保護層15は第一の絶縁体層13と第二の絶縁体層14の積層体からなることを特徴とする。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関するものである。
一般的に、「ウエハレベルCSP」と呼ばれる製造方法では、シリコンウエハ上に絶縁体層、再配線層、封止樹脂層などを形成し、さらにその上に、はんだバンプを形成する。そして、最終工程において、ウエハを所定のチップ寸法に切断することにより、パッケージ構造を具備した半導体チップが得られる。
ウエハレベルCSPの製造方法における特徴は、パッケージを構成する材料を全てウエハの形状で加工することにある。すなわち、絶縁体層、再配線層、封止樹脂層、はんだバンプなどは全て、ウエハをハンドリングすることによって形成される。
ウエハレベルCSPの製造方法における特徴は、パッケージを構成する材料を全てウエハの形状で加工することにある。すなわち、絶縁体層、再配線層、封止樹脂層、はんだバンプなどは全て、ウエハをハンドリングすることによって形成される。
ウエハレベルCSPのように、半導体基板に樹脂層を形成する形態では、樹脂の硬化収縮に起因する応力が生じ、結果として、ウエハに反りが生じる。この応力を十分に緩和することができないと、ウエハの反りが大きくなり、ウエハの搬送不良、加工不良、樹脂層の剥離、外部端子の破壊または配線層の断線などが生じ、半導体装置の信頼性が損なわれることがあった。
半導体基板の樹脂層に生じる応力を低下させる方法としては、例えば、熱膨張係数、ガラス転移温度、ヤング率などの低い樹脂を用いる方法が挙げられる。具体的には、回路形成面上に形成された第1絶縁膜と、その上に形成された再配線と、再配線の外面を覆う第2絶縁膜とを有してなり、第2絶縁膜を第1絶縁膜よりもガラス転移温度が低い有機樹脂材料で形成した半導体装置が開示されている(例えば、特許文献1参照)。
また、ウエハの裏面にも、回路形成面と同様の樹脂層を形成することにより、半導体基板の樹脂層に生じる応力を低下させた半導体装置が開示されている(例えば、特許文献2参照)。
半導体基板の樹脂層に生じる応力を低下させる方法としては、例えば、熱膨張係数、ガラス転移温度、ヤング率などの低い樹脂を用いる方法が挙げられる。具体的には、回路形成面上に形成された第1絶縁膜と、その上に形成された再配線と、再配線の外面を覆う第2絶縁膜とを有してなり、第2絶縁膜を第1絶縁膜よりもガラス転移温度が低い有機樹脂材料で形成した半導体装置が開示されている(例えば、特許文献1参照)。
また、ウエハの裏面にも、回路形成面と同様の樹脂層を形成することにより、半導体基板の樹脂層に生じる応力を低下させた半導体装置が開示されている(例えば、特許文献2参照)。
しかしながら、特許文献1に開示されているように、ガラス転移温度またはヤング率の低い樹脂を用いると、半導体基板の樹脂層に要求される、耐熱性、耐湿熱性、密着性、低吸水性、機械特性、電気特性などの特性が低下するという問題があった。
また、特許文献2に開示されているように、ウエハの両面に樹脂層を形成すると、半導体基板の厚さが厚くなるばかりでなく、製造工程が多くなり、製造コストが高くなるという問題があった。
また、特許文献2に開示されているように、ウエハの両面に樹脂層を形成すると、半導体基板の厚さが厚くなるばかりでなく、製造工程が多くなり、製造コストが高くなるという問題があった。
本発明は、上記事情に鑑みてなされたものであって、耐熱性、耐湿熱性、低吸水性、機械特性、電気特性に優れるとともに、応力を緩和した樹脂層を有する半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、半導体素子が配された半導体領域を一面に有する半導体基板と、前記半導体領域を少なくとも覆うように前記半導体基板の一面側に配された保護層とを備え、前記保護層は複数の絶縁体層の積層体からなることを特徴とする。
本発明の半導体装置において、前記保護層は、前記半導体領域と接する位置の絶縁体層が最もヤング率が低く、上層になるに連れて順にヤング率が高くなるように設計されていることが好ましい。
本発明の半導体装置において、前記積層体のうち、下部に含まれる絶縁体層は少なくとも前記半導体領域を覆い、上部に含まれる絶縁体層は前記半導体領域とともに、その周囲に位置する前記半導体基板も覆うように配置されていることが好ましい。
本発明の半導体装置において、前記下部に含まれる絶縁体層が除去され、前記上部に含まれる絶縁体層により、空隙を介して前記半導体領域が覆われていることが好ましい。
本発明の半導体装置の製造方法において、半導体素子が配された半導体領域を一面に有する半導体基板と、前記半導体領域を少なくとも覆うように前記半導体基板の一面側に配された保護層とを備え、前記保護層は複数の絶縁体層の積層体からなる半導体装置の製造方法であって、前記半導体基板の一面に設けられた前記半導体領域を覆うように、樹脂層を形成する工程Aと、前記半導体領域上に設けられた前記樹脂層とともに、その周囲に位置する前記半導体基板も覆うように、前記積層体のうち、上部に含まれる絶縁体層を形成する工程Bと、前記樹脂層が露呈するように、前記上部に含まれる絶縁体層に開口部を形成する工程Cと、前記開口部から溶剤を注入し、該溶剤を用いて前記樹脂層を溶解し、前記樹脂層を取り除くことにより、前記上部に含まれる絶縁体層と前記半導体領域との間に空隙を形成する工程Dと、を少なくとも備えたことを特徴とする。
本発明の半導体装置によれば、保護層は、複数の絶縁体層の積層体から構成されているので、上層の絶縁体層を形成した際、その硬化収縮に起因する応力によって、半導体基板に生じる反りが少ない。
本発明の半導体装置の製造方法によれば、半導体領域を覆うように半導体基板の一面側に配された保護層と、半導体領域との間に、所定の間隔の空隙を容易に形成することができる。したがって、複数の絶縁体層のうち、上層の絶縁体層を形成した際、その硬化収縮に起因する応力を下層の絶縁体層が吸収することによって、半導体基板に生じる反りを低減できる。
本発明の半導体装置およびその製造方法の実施の形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
(1)第一の実施形態
図1は、本発明の半導体装置の第一の実施形態を示す概略断面図である。
この実施形態の半導体装置10は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層15とから概略構成されている。
また、保護層15は、2つの絶縁体層(第一の絶縁体層13と第二の絶縁体層14)の積層体から構成されている。
図1は、本発明の半導体装置の第一の実施形態を示す概略断面図である。
この実施形態の半導体装置10は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層15とから概略構成されている。
また、保護層15は、2つの絶縁体層(第一の絶縁体層13と第二の絶縁体層14)の積層体から構成されている。
保護層15を構成する第一の絶縁体層13と第二の絶縁体層14は、半導体基板11の一面11a側から順に設けられている。
第一の絶縁体層13は、半導体領域12における半導体基板11と接している面以外の面を直接覆うとともに、その周囲に位置する半導体基板11の一部も覆うように配置されている。
また、第二の絶縁体層14は、第一の絶縁体層13を介して、半導体領域12における半導体基板11と接している面以外の面を覆うとともに、その周囲に位置する半導体基板11の一部も覆うように配置されている。すなわち、第二の絶縁体層14は、第一の絶縁体層13における半導体領域12と接している面以外の面を覆うとともに、その周囲に位置する半導体基板11の一部も覆うように配置されている。
第一の絶縁体層13は、半導体領域12における半導体基板11と接している面以外の面を直接覆うとともに、その周囲に位置する半導体基板11の一部も覆うように配置されている。
また、第二の絶縁体層14は、第一の絶縁体層13を介して、半導体領域12における半導体基板11と接している面以外の面を覆うとともに、その周囲に位置する半導体基板11の一部も覆うように配置されている。すなわち、第二の絶縁体層14は、第一の絶縁体層13における半導体領域12と接している面以外の面を覆うとともに、その周囲に位置する半導体基板11の一部も覆うように配置されている。
保護層15では、半導体領域12と接する位置にある第一の絶縁体層13と、その上層の第二の絶縁体層14との関係において、第一の絶縁体層13のヤング率が、第二の絶縁体層14のヤング率よりも低くなるように設計されている。
第一の絶縁体層13のヤング率は、1GPa以下であることが好ましい。
第一の絶縁体層13のヤング率が1GPaを超えると、第二の絶縁体層14を形成した際、その硬化収縮に起因する応力によって、半導体基板11に反りが生じ、結果として、半導体装置10に生じる反りが大きくなるおそれがある。
第一の絶縁体層13のヤング率が1GPaを超えると、第二の絶縁体層14を形成した際、その硬化収縮に起因する応力によって、半導体基板11に反りが生じ、結果として、半導体装置10に生じる反りが大きくなるおそれがある。
第一の絶縁体層13の厚さは、特に限定されないが、その上層の第二の絶縁体層14に起因する応力が、半導体基板11に生じない程度の厚さであり、第二の絶縁体層14の材質や厚さに応じて、適宜調整され、具体的には、3μm〜20μmであることが好ましく、5μm〜10μmであることがより好ましい。
第二の絶縁体層14の厚さは、特に限定されないが、半導体装置10に要求される耐熱性、耐湿熱性、低吸水性、機械特性、電気特性などの性能に応じて、これら性能を満たすように、適宜調整される。
第一の絶縁体層13の材質としては、シリコーン系樹脂、アクリル系樹脂、エポキシ系樹脂、シロキサン樹脂などの樹脂が挙げられる。具体的には、シリコンレジスト(商品名:SINR−3170、信越化学社製)などが挙げられる。
第二の絶縁体層14の材質としては、ポリイミド、ポリベンゾオキサゾール、ベンゾシクロブテン(BCB)などが挙げられる。具体的には、ポリイミド(商品名:PW−1000、東レ社製)などが挙げられる。
半導体基板11としては、例えば、シリコンやGaAsなどの半導体基板が挙げられる。半導体基板11の厚さは、例えば、数百μm程度である。
半導体領域12に配された半導体素子としては、メモリ、撮像素子、MEMS素子などの半導体機能素子などが挙げられる。
この半導体装置10によれば、保護層15は、第一の絶縁体層13と第二の絶縁体層14の積層体から構成され、第一の絶縁体層13のヤング率が、第二の絶縁体層14のヤング率よりも低くなるように設計されているので、第二の絶縁体層14を形成した際、その硬化収縮に起因する応力を第一の絶縁体層13が吸収することによって、半導体基板11に生じる反りが減少し、結果として、半導体装置10に生じる反りが減少する。
また、第二の絶縁体層14を、耐熱性、耐湿熱性、低吸水性、機械特性および電気特性に優れた材料で形成することにより、熱や湿気などの外的要因から半導体装置10を保護することができる。
また、第二の絶縁体層14を、耐熱性、耐湿熱性、低吸水性、機械特性および電気特性に優れた材料で形成することにより、熱や湿気などの外的要因から半導体装置10を保護することができる。
次に、図2〜4を参照して、半導体装置10の製造方法を説明する。
まず、図2に示すように、半導体素子が配された半導体領域12を一面11aに有する半導体基板11を用意する。
まず、図2に示すように、半導体素子が配された半導体領域12を一面11aに有する半導体基板11を用意する。
次いで、図3に示すように、半導体基板11の一面11aに設けられた半導体領域12を覆うように、第一の絶縁体層13をなす第一の樹脂13Aを塗布し、例えば、フォトリソグラフィ技術によってパターニングし、この第一の樹脂13Aを硬化させて、第一の絶縁体層13を形成する(工程A)。
第一の樹脂13Aを塗布する方法は、特に限定されないが、スピンコート塗布法、スプレー塗布法などが用いられる。
第一の樹脂13Aとしては、上記の第一の絶縁体層13をなす樹脂が用いられる。
第一の樹脂13Aを塗布する方法は、特に限定されないが、スピンコート塗布法、スプレー塗布法などが用いられる。
第一の樹脂13Aとしては、上記の第一の絶縁体層13をなす樹脂が用いられる。
次いで、図4に示すように、半導体領域12上に設けられた第一の絶縁体層13とともに、その周囲に位置する半導体基板11の一面11aの一部も覆うように、第二の絶縁体層14をなす第二の樹脂14Aを塗布し、例えば、フォトリソグラフィ技術によってパターニングし、この第二の樹脂14Aを硬化させて、第二の絶縁体層14を形成し(工程B)、半導体装置10を得る。
第二の樹脂14Aを塗布する方法は、特に限定されないが、スピンコート塗布法、スプレー塗布法などが用いられる。
第二の樹脂14Aとしては、上記の第二の絶縁体層14をなす樹脂が用いられる。
第二の樹脂14Aを塗布する方法は、特に限定されないが、スピンコート塗布法、スプレー塗布法などが用いられる。
第二の樹脂14Aとしては、上記の第二の絶縁体層14をなす樹脂が用いられる。
(2)第二の実施形態
図5は、本発明の半導体装置の第二の実施形態を示す概略断面図である。
図5において、図1に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。
この実施形態の半導体装置20は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層23とから概略構成されている。
また、保護層23は、2つの絶縁体層(第一の絶縁体層21と第二の絶縁体層22)の積層体から構成されている。
図5は、本発明の半導体装置の第二の実施形態を示す概略断面図である。
図5において、図1に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。
この実施形態の半導体装置20は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層23とから概略構成されている。
また、保護層23は、2つの絶縁体層(第一の絶縁体層21と第二の絶縁体層22)の積層体から構成されている。
保護層23を構成する第一の絶縁体層21と第二の絶縁体層22は、半導体基板11の一面11a側から順に設けられている。
第一の絶縁体層21は、半導体領域12における半導体基板11と接している面とは反対側の面12aを直接覆うように配置されている。
また、第二の絶縁体層22は、第一の絶縁体層21を介して、半導体領域12における半導体基板11と接している面とは反対側の面を覆うように配置されている。すなわち、第二の絶縁体層22は、第一の絶縁体層21における半導体領域12と接している面とは反対側の面21aを覆うように配置されている。
第一の絶縁体層21は、半導体領域12における半導体基板11と接している面とは反対側の面12aを直接覆うように配置されている。
また、第二の絶縁体層22は、第一の絶縁体層21を介して、半導体領域12における半導体基板11と接している面とは反対側の面を覆うように配置されている。すなわち、第二の絶縁体層22は、第一の絶縁体層21における半導体領域12と接している面とは反対側の面21aを覆うように配置されている。
保護層23では、半導体領域12と接する位置にある第一の絶縁体層21と、その上層の第二の絶縁体層22との関係において、第一の絶縁体層21のヤング率が、第二の絶縁体層22のヤング率よりも低くなるように設計されている。
第一の絶縁体層21のヤング率は、上述の第一の実施形態と同様であることが好ましい。
第一の絶縁体層21の厚さは、上述の第一の実施形態と同様であることが好ましい。
また、第二の絶縁体層22の厚さは、上述の第一の実施形態と同様であることが好ましい。
また、第二の絶縁体層22の厚さは、上述の第一の実施形態と同様であることが好ましい。
第一の絶縁体層21の材質は、上述の第一の実施形態と同様のものが挙げられる。
また、第二の絶縁体層22の材質は、上述の第一の実施形態と同様のものが挙げられる。
また、第二の絶縁体層22の材質は、上述の第一の実施形態と同様のものが挙げられる。
この半導体装置20によれば、保護層23は、第一の絶縁体層21と第二の絶縁体層22の積層体から構成され、第一の絶縁体層21のヤング率が、第二の絶縁体層22のヤング率よりも低くなるように設計されているので、第二の絶縁体層22を形成した際、その硬化収縮に起因する応力を第一の絶縁体層21が吸収することによって、半導体基板11に生じる反りが減少し、結果として、半導体装置20に生じる反りが減少する。
また、第二の絶縁体層22を、耐熱性、耐湿熱性、低吸水性、機械特性および電気特性に優れた材料で形成することにより、熱や湿気などの外的要因から半導体装置20を保護することができる。
また、第二の絶縁体層22を、耐熱性、耐湿熱性、低吸水性、機械特性および電気特性に優れた材料で形成することにより、熱や湿気などの外的要因から半導体装置20を保護することができる。
この半導体装置20は、上述の第一の実施形態と同様にして製造することができる。
(3)第三の実施形態
図6は、本発明の半導体装置の第三の実施形態を示す概略断面図である。
図6において、図1に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。
この実施形態の半導体装置30は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層34とから概略構成されている。
また、保護層34は、2つの絶縁体層(第一の絶縁体層31と第二の絶縁体層33)の積層体から構成されている。
図6は、本発明の半導体装置の第三の実施形態を示す概略断面図である。
図6において、図1に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。
この実施形態の半導体装置30は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層34とから概略構成されている。
また、保護層34は、2つの絶縁体層(第一の絶縁体層31と第二の絶縁体層33)の積層体から構成されている。
保護層34を構成する第一の絶縁体層31と第二の絶縁体層33は、半導体基板11の一面11a側から順に設けられている。
第一の絶縁体層31は、空隙32を介して半導体領域12を覆うように配置されている。
また、第二の絶縁体層33は、第一の絶縁体層31における半導体領域12側の面とは反対側の面31aを覆うとともに、第一の絶縁体層31の周囲に位置する半導体基板11の一部も覆うように配置されている。また、第一の絶縁体層31の上面には、その厚さ方向に貫通する開口部31bが設けられており、この開口部31bも第二の絶縁体層33によって覆われている。
第一の絶縁体層31は、空隙32を介して半導体領域12を覆うように配置されている。
また、第二の絶縁体層33は、第一の絶縁体層31における半導体領域12側の面とは反対側の面31aを覆うとともに、第一の絶縁体層31の周囲に位置する半導体基板11の一部も覆うように配置されている。また、第一の絶縁体層31の上面には、その厚さ方向に貫通する開口部31bが設けられており、この開口部31bも第二の絶縁体層33によって覆われている。
第一の絶縁体層31の厚さ、および、第二の絶縁体層33の厚さは、特に限定されないが、半導体装置30に要求される耐熱性、耐湿熱性、低吸水性、機械特性、電気特性などの性能に応じて、これら性能を満たすように、適宜調整される。
第一の絶縁体層31および第二の絶縁体層33の材質は、上記の第二の絶縁体層14と同様である。
この半導体装置30によれば、保護層34は、第一の絶縁体層31と第二の絶縁体層33の積層体から構成されているとともに、保護層34は、空隙32を介して半導体領域12を覆うように配置されているので、第一の絶縁体層31および第二の絶縁体層33を形成した際、その硬化収縮に起因する応力を空隙32が吸収することによって、半導体基板11に生じる反りを低減でき、結果として、半導体装置30に生じる反りを低減できる。
次に、図7〜12を参照して、半導体装置30の製造方法を説明する。
まず、図7に示すように、半導体素子が配された半導体領域12を一面11aに有する半導体基板11を用意する。
まず、図7に示すように、半導体素子が配された半導体領域12を一面11aに有する半導体基板11を用意する。
次いで、図8に示すように、半導体基板11の一面11aに設けられた半導体領域12を覆うように、第三の樹脂35Aを塗布し、この第三の樹脂35Aを硬化させて、樹脂層35を形成する(工程A)。
第三の樹脂35Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
第三の樹脂35Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
次いで、図9に示すように、半導体領域12上に設けられた樹脂層35とともに、その周囲に位置する半導体基板11の一面11aの一部も覆うように、第一の絶縁体層31をなす第一の樹脂31Aを塗布し、この第一の樹脂31Aを硬化させて、第一の絶縁体層31を形成する(工程B)。
第一の樹脂31Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
第一の樹脂31Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
次いで、図10に示すように、第一の絶縁体層31の上面に、第一の絶縁体層31の樹脂層35と接している面とは反対側の面31aから、樹脂層35の半導体領域12と接している面とは反対側の面35aに至り、樹脂層35を露呈する開口部31bを形成する(工程C)。
開口部31bの形成方法は、特に限定されないが、DRIE(Deep−Reactive Ion Etching)法、ウエットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法などが用いられる。
開口部31bの形成方法は、特に限定されないが、DRIE(Deep−Reactive Ion Etching)法、ウエットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法などが用いられる。
次いで、第一の絶縁体層31に形成した開口部31bから溶剤を注入し、この溶剤を用いて樹脂層35を溶解した後、開口部31bから樹脂層35をなす樹脂を含む溶液を除去して、樹脂層35を取り除くことにより、図11に示すように、第一の絶縁体層31と半導体領域12との間に空隙32を形成する(工程D)。
樹脂層35(第三の樹脂35A)の材質としては、アクリル性レジストなどの樹脂が挙げられる。
樹脂層35を溶解する溶剤としては、ジメチルスルホキシド(DMSO)などが挙げられる。
樹脂層35を溶解する溶剤としては、ジメチルスルホキシド(DMSO)などが挙げられる。
また、開口部31bから樹脂層35をなす樹脂を含む溶液を除去する方法は、特に限定されないが、開口部31bから溶液を吸引する方法、開口部31bから外部に溶液を排出する方法などが用いられる。
次いで、図12に示すように、半導体領域12上に設けられた第一の絶縁体層31とともに、その周囲に位置する半導体基板11の一面11aの一部も覆うように、第二の絶縁体層33をなす第二の樹脂33Aを塗布し、この第二の樹脂33Aを硬化させて、第二の絶縁体層33を形成し、半導体装置30を得る。このとき、開口部31bも覆うように、第二の樹脂33Aを塗布する。
第二の樹脂33Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
第二の樹脂33Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
この半導体装置30の製造方法によれば、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層34と、半導体領域12との間に、所定の間隔の空隙32を容易に形成することができる。したがって、第一の絶縁体層31および第二の絶縁体層33を形成した際、その硬化収縮に起因する応力を空隙32が吸収することによって、半導体基板11に生じる反りを低減でき、結果として、半導体装置30に生じる反りを低減できる。
(4)第四の実施形態
図13は、本発明の半導体装置の第四の実施形態を示す概略断面図である。
図13において、図1に示した第一の実施形態の構成要素、および、図6に示した第三の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。
この実施形態の半導体装置40は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層34とから概略構成されている。
また、保護層34は、2つの絶縁体層(第一の絶縁体層31と第二の絶縁体層33)の積層体から構成されている。
図13は、本発明の半導体装置の第四の実施形態を示す概略断面図である。
図13において、図1に示した第一の実施形態の構成要素、および、図6に示した第三の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。
この実施形態の半導体装置40は、半導体素子が配された半導体領域12を一面11aに有する半導体基板11と、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層34とから概略構成されている。
また、保護層34は、2つの絶縁体層(第一の絶縁体層31と第二の絶縁体層33)の積層体から構成されている。
保護層34を構成する第一の絶縁体層31と第二の絶縁体層33は、半導体基板11の一面11a側から、その順に設けられている。
第一の絶縁体層31は、空隙32を介して半導体領域12を覆うように配置されている。
また、第二の絶縁体層33は、第一の絶縁体層31における半導体領域12側の面とは反対側の面31aを覆うとともに、第一の絶縁体層31の周囲に位置する半導体基板11の一部も覆うように配置されている。また、第一の絶縁体層31の側面には、その厚さ方向に貫通する開口部31cが設けられており、この開口部31cも第二の絶縁体層33によって覆われている。
第一の絶縁体層31は、空隙32を介して半導体領域12を覆うように配置されている。
また、第二の絶縁体層33は、第一の絶縁体層31における半導体領域12側の面とは反対側の面31aを覆うとともに、第一の絶縁体層31の周囲に位置する半導体基板11の一部も覆うように配置されている。また、第一の絶縁体層31の側面には、その厚さ方向に貫通する開口部31cが設けられており、この開口部31cも第二の絶縁体層33によって覆われている。
第一の絶縁体層31の開口部31cの大きさ(半導体基板11と第一の絶縁体層31の下面(半導体基板11と対向する面)との距離)は、特に限定されないが、0.5μm〜50μmであることが好ましい。
この半導体装置40によれば、保護層34は、第一の絶縁体層31と第二の絶縁体層33の積層体から構成されているとともに、保護層34は、空隙32を介して半導体領域12を覆うように配置されているので、第一の絶縁体層31および第二の絶縁体層33を形成した際、その硬化収縮に起因する応力を空隙32が吸収することによって、半導体基板11に生じる反りを低減でき、結果として、半導体装置40に生じる反りを低減できる。
次に、図7〜9、および、図14〜16を参照して、半導体装置40の製造方法を説明する。
上述の第三の実施形態と同様にして、半導体基板11の一面11aに、半導体領域12を覆う樹脂層35と第一の絶縁体層31を形成する(工程A、工程B)。
上述の第三の実施形態と同様にして、半導体基板11の一面11aに、半導体領域12を覆う樹脂層35と第一の絶縁体層31を形成する(工程A、工程B)。
次いで、図14に示すように、第一の絶縁体層31の側面の一方(図14においては紙面右側)に、その側面を厚さ方向に貫通し、樹脂層35を露呈する開口部31cを形成する(工程C)。
開口部31cの形成方法は、特に限定されないが、DRIE(Deep−Reactive Ion Etching)法、ウエットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法などが用いられる。
開口部31cの形成方法は、特に限定されないが、DRIE(Deep−Reactive Ion Etching)法、ウエットエッチング法、マイクロドリルなどによる機械加工法、光励起電解研磨法などが用いられる。
次いで、第一の絶縁体層31に形成した開口部31cから溶剤を注入し、この溶剤を用いて樹脂層35を溶解した後、開口部31cから樹脂層35をなす樹脂を含む溶液を除去して、樹脂層35を取り除くことにより、図15に示すように、第一の絶縁体層31と半導体領域12との間に空隙32を形成する(工程D)。
樹脂層35を溶解する溶剤としては、上述の第三の実施形態と同様のものが用いられる。
また、開口部31cから樹脂層35をなす樹脂を含む溶液を除去する方法は、特に限定されないが、開口部31cから溶液を吸引する方法、開口部31cから外部に溶液を排出する方法などが用いられる。
次いで、図16に示すように、半導体領域12上に設けられた第一の絶縁体層31とともに、その周囲に位置する半導体基板11の一面11aの一部も覆うように、第二の絶縁体層33をなす第二の樹脂33Aを塗布し、この第二の樹脂33Aを硬化させて、第二の絶縁体層33を形成し、半導体装置40を得る。このとき、開口部31cも覆うように、第二の樹脂33Aを塗布する。
第二の樹脂33Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
第二の樹脂33Aを塗布する方法は、特に限定されないが、印刷法などが用いられる。
この半導体装置40の製造方法によれば、半導体領域12を覆うように半導体基板11の一面11a側に配された保護層34と、半導体領域12との間に、所定の間隔の空隙32を容易に形成することができる。したがって、第一の絶縁体層31および第二の絶縁体層33を形成した際、その硬化収縮に起因する応力を空隙32が吸収することによって、半導体基板11に生じる反りを低減でき、結果として、半導体装置40に生じる反りを低減できる。
上述の第一〜第四の実施形態では、保護層が、第一の絶縁体層と第二の絶縁体層の積層体から構成された場合を例示したが、本発明はこれに限定されない。本発明にあっては、保護層が、三層以上の絶縁体層の積層体から構成されていてもよい。その場合、保護層は、半導体領域と接する位置の絶縁体層が最もヤング率が低く、上層になるに連れて順にヤング率が高くなるように設計される。
10,20,30,40・・・半導体装置、11・・・半導体基板、12・・・半導体領域、13,21,31・・・第一の絶縁体層、14,22,33・・・第二の絶縁体層、15,23,34・・・保護層、32・・・空隙、35・・・樹脂層。
Claims (5)
- 半導体素子が配された半導体領域を一面に有する半導体基板と、前記半導体領域を少なくとも覆うように前記半導体基板の一面側に配された保護層とを備え、
前記保護層は複数の絶縁体層の積層体からなることを特徴とする半導体装置。 - 前記保護層は、前記半導体領域と接する位置の絶縁体層が最もヤング率が低く、上層になるに連れて順にヤング率が高くなるように設計されていることを特徴とする請求項1に記載の半導体装置。
- 前記積層体のうち、下部に含まれる絶縁体層は少なくとも前記半導体領域を覆い、上部に含まれる絶縁体層は前記半導体領域とともに、その周囲に位置する前記半導体基板も覆うように配置されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記下部に含まれる絶縁体層が除去され、前記上部に含まれる絶縁体層により、空隙を介して前記半導体領域が覆われていることを特徴とする請求項3に記載の半導体装置。
- 半導体素子が配された半導体領域を一面に有する半導体基板と、前記半導体領域を少なくとも覆うように前記半導体基板の一面側に配された保護層とを備え、前記保護層は複数の絶縁体層の積層体からなる半導体装置の製造方法であって、
前記半導体基板の一面に設けられた前記半導体領域を覆うように、樹脂層を形成する工程Aと、
前記半導体領域上に設けられた前記樹脂層とともに、その周囲に位置する前記半導体基板も覆うように、前記積層体のうち、上部に含まれる絶縁体層を形成する工程Bと、
前記樹脂層が露呈するように、前記上部に含まれる絶縁体層に開口部を形成する工程Cと、
前記開口部から溶剤を注入し、該溶剤を用いて前記樹脂層を溶解し、前記樹脂層を取り除くことにより、前記上部に含まれる絶縁体層と前記半導体領域との間に空隙を形成する工程Dと、
を少なくとも備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002968A JP2012146769A (ja) | 2011-01-11 | 2011-01-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002968A JP2012146769A (ja) | 2011-01-11 | 2011-01-11 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012146769A true JP2012146769A (ja) | 2012-08-02 |
Family
ID=46790063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011002968A Pending JP2012146769A (ja) | 2011-01-11 | 2011-01-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012146769A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206469A (zh) * | 2015-05-29 | 2016-12-07 | 爱思开海力士有限公司 | 半导体封装及其制造方法 |
JP2017228756A (ja) * | 2016-06-20 | 2017-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
JP2019165209A (ja) * | 2018-02-26 | 2019-09-26 | Tdk株式会社 | 電子デバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118876A (ja) * | 1999-08-12 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001237351A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Maxell Ltd | 半導体装置 |
JP2004172580A (ja) * | 2002-11-01 | 2004-06-17 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010226057A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 中空封止構造及び中空封止構造の製造方法 |
-
2011
- 2011-01-11 JP JP2011002968A patent/JP2012146769A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118876A (ja) * | 1999-08-12 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001237351A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Maxell Ltd | 半導体装置 |
JP2004172580A (ja) * | 2002-11-01 | 2004-06-17 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010226057A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 中空封止構造及び中空封止構造の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206469A (zh) * | 2015-05-29 | 2016-12-07 | 爱思开海力士有限公司 | 半导体封装及其制造方法 |
JP2017228756A (ja) * | 2016-06-20 | 2017-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
US10600748B2 (en) | 2016-06-20 | 2020-03-24 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US10714437B2 (en) | 2016-06-20 | 2020-07-14 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US11011482B2 (en) | 2016-06-20 | 2021-05-18 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
JP2019165209A (ja) * | 2018-02-26 | 2019-09-26 | Tdk株式会社 | 電子デバイス |
US10903156B2 (en) | 2018-02-26 | 2021-01-26 | Tdk Corporation | Electronic device with stud bumps |
US11444015B2 (en) | 2018-02-26 | 2022-09-13 | Tdk Corporation | Electronic device with stud bumps |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI578469B (zh) | 無凸塊增層式封裝體翹曲降低技術 | |
JP4403424B2 (ja) | 固体撮像装置 | |
JP3929966B2 (ja) | 半導体装置及びその製造方法 | |
US8952519B2 (en) | Chip package and fabrication method thereof | |
US8432032B2 (en) | Chip package and fabrication method thereof | |
US8378498B2 (en) | Chip assembly with a coreless substrate employing a patterned adhesive layer | |
US9196571B2 (en) | Chip device packages and fabrication methods thereof | |
JP5980566B2 (ja) | 半導体装置及びその製造方法 | |
TWI492350B (zh) | 半導體封裝件及其製法 | |
US10573587B2 (en) | Package structure and manufacturing method thereof | |
US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2010140987A (ja) | 半導体装置の製造方法 | |
JP2012146769A (ja) | 半導体装置およびその製造方法 | |
JP5361264B2 (ja) | 半導体装置 | |
JP4939002B2 (ja) | 半導体装置および半導体装置集合体 | |
JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
US8748926B2 (en) | Chip package with multiple spacers and method for forming the same | |
JP5136515B2 (ja) | 固体撮像装置 | |
JPWO2015198911A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013106031A (ja) | 半導体パッケージ及びその製造方法 | |
JP2011210939A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5741306B2 (ja) | 電子装置及びその製造方法 | |
WO2023148840A1 (ja) | 半導体装置 | |
JP2010192818A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150714 |