JP2012134522A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012134522A JP2012134522A JP2012034043A JP2012034043A JP2012134522A JP 2012134522 A JP2012134522 A JP 2012134522A JP 2012034043 A JP2012034043 A JP 2012034043A JP 2012034043 A JP2012034043 A JP 2012034043A JP 2012134522 A JP2012134522 A JP 2012134522A
- Authority
- JP
- Japan
- Prior art keywords
- source
- contact region
- region
- conductivity type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】低オン抵抗且つ高アバランシェ耐量の半導体装置を提供する。
【解決手段】本発明の半導体装置は、第2導電型の第1のソースコンタクト領域21と第1導電型のバックゲートコンタクト領域22とを有する第1のソース部S1と、第2導電型の第2のソースコンタクト領域24を有し、第1導電型のバックゲートコンタクト領域を有さない第2のソース部S2と、第2導電型のドレインコンタクト領域15と、第1のソースコンタクト領域21側に形成された第2導電型の第1のドリフト領域16と、第2のソースコンタクト領域24側に形成された第2導電型の第2のドリフト領域17とを有するドレイン部Dと、を備え、第2のドリフト領域17の方が第1のドリフト領域16よりもチャネル長方向の長さが長い。
【選択図】図1
【解決手段】本発明の半導体装置は、第2導電型の第1のソースコンタクト領域21と第1導電型のバックゲートコンタクト領域22とを有する第1のソース部S1と、第2導電型の第2のソースコンタクト領域24を有し、第1導電型のバックゲートコンタクト領域を有さない第2のソース部S2と、第2導電型のドレインコンタクト領域15と、第1のソースコンタクト領域21側に形成された第2導電型の第1のドリフト領域16と、第2のソースコンタクト領域24側に形成された第2導電型の第2のドリフト領域17とを有するドレイン部Dと、を備え、第2のドリフト領域17の方が第1のドリフト領域16よりもチャネル長方向の長さが長い。
【選択図】図1
Description
本発明は、半導体装置に関する。
例えば5V程度の比較的低い電圧を入力とするDC−DCコンバータでは、小型化のために出力用パワー素子が制御回路と一体化されたIC(Integrated Circuit)が使われることが増えている。寄生のインダクタンスにより出力用パワー素子にかかる電圧が大きく跳ね上がり、パワー素子がアバランシェブレークダウンを起こすことがあるため、パワー素子は十分なアバランシェ耐量を持つことが望まれる。このため、ソース領域に隣接してソース電極と接続したp+型領域を形成する構造が提案されている(例えば特許文献1)。
DC−DCコンバータの効率を高くするためには、パワー素子のオン抵抗はできるだけ低い方が良い。ところが、高アバランシェ耐量を実現するために、ソースを形成する領域にp+型領域を形成するとオン抵抗が高くなってしまうという問題があった。
本発明は、低オン抵抗且つ高アバランシェ耐量の半導体装置を提供する。
本発明の一態様によれば、第1導電型の半導体層と、前記半導体層の表面に形成された第2導電型の第1のソースコンタクト領域と、前記第1のソースコンタクト領域に隣接して前記半導体層の表面に形成された第1導電型のバックゲートコンタクト領域とを有する第1のソース部と、前記第1のソース部に対して離間して前記半導体層の表面に形成された第2導電型の第2のソースコンタクト領域を有し、第1導電型のバックゲートコンタクト領域を有さない第2のソース部と、前記第1のソース部及び前記第2のソース部に対して離間して前記半導体層の表面に形成された第2導電型のドレインコンタクト領域と、前記ドレインコンタクト領域と前記第1のソースコンタクト領域との間の前記半導体層の表面に前記ドレインコンタクト領域に隣接して形成され、前記ドレインコンタクト領域よりも第2導電型不純物濃度が低い第2導電型の第1のドリフト領域と、前記ドレインコンタクト領域と前記第2のソースコンタクト領域との間の前記半導体層の表面に前記ドレインコンタクト領域に隣接して形成され、前記ドレインコンタクト領域よりも第2導電型不純物濃度が低い第2導電型の第2のドリフト領域とを有するドレイン部と、前記ドレインコンタクト領域と電気的に接続された第1の主電極と、前記第1のソースコンタクト領域、前記バックゲートコンタクト領域および前記第2のソースコンタクト領域と電気的に接続された第2の主電極と、前記第1のソースコンタクト領域と前記第1のドリフト領域との間の前記半導体層の表面上、および前記第2のソースコンタクト領域と前記第2のドリフト領域との間の前記半導体層の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備え、前記第2のドリフト領域の方が前記第1のドリフト領域よりも、チャネル長方向の長さが長いことを特徴とする半導体装置が提供される。
本発明によれば、低オン抵抗且つ高アバランシェ耐量の半導体装置が提供される。
以下、図面を参照し、本発明の実施形態について説明する。以下の実施形態では第1導電型をp型、第2導電型をn型として説明するが、第1導電型をn型、第2導電型をp型としても本発明は適用可能である。また、半導体としてはシリコンを例示するが、シリコン以外の半導体(例えばSiC、GaN等の化合物半導体)を用いてもよい。
[第1実施形態]
図1は、本発明の第1実施形態に係る半導体装置における主要要素の平面レイアウトを示す模式図である。図2は、図1におけるA−A’断面に対応する模式断面図である。本実施形態に係る半導体装置は、ゲートオン時、基板表面に形成されたドレイン領域とソース領域との間を結ぶ横方向に主電流が流れる横型半導体装置である。
図1は、本発明の第1実施形態に係る半導体装置における主要要素の平面レイアウトを示す模式図である。図2は、図1におけるA−A’断面に対応する模式断面図である。本実施形態に係る半導体装置は、ゲートオン時、基板表面に形成されたドレイン領域とソース領域との間を結ぶ横方向に主電流が流れる横型半導体装置である。
図2に示すように、p型半導体層12の表面に、第1のソース部S1、第2のソース部S2およびドレイン部Dが互いに離間して形成されている。p型半導体層12は、例えばシリコン基板11に形成されたp型ウェルである。
第1のソース部S1は、n+型の第1のソースコンタクト領域21と、p+型のバックゲートコンタクト領域22と、第1のソースコンタクト領域21よりもn型不純物濃度が低いn型領域23とを有する。
第1のソースコンタクト領域21、バックゲートコンタクト領域22およびn型領域23は、p型半導体層12の表面に形成されている。第1のソースコンタクト領域21及びバックゲートコンタクト領域22の表面からの深さは、略同じである。n型領域23の表面からの深さは、第1のソースコンタクト領域21及びバックゲートコンタクト領域22よりも浅い。
図1に示すように、第1のソースコンタクト領域21、バックゲートコンタクト領域22およびn型領域23は、ストライプ状の平面パターンでレイアウトされている。バックゲートコンタクト領域22は、一対の第1のソースコンタクト領域21間に挟まれ、それら第1のソースコンタクト領域21に隣接している。n型領域23は、バックゲートコンタクト領域22との間に第1のソースコンタクト領域21を挟んで、第1のソースコンタクト領域21に隣接している。
第2のソース部S2は、n+型の第2のソースコンタクト領域24と、第2のソースコンタクト領域24よりもn型不純物濃度が低いn型領域25とを有する。
第2のソースコンタクト領域24及びn型領域25は、p型半導体層12の表面に形成されている。n型領域25の表面からの深さは、第2のソースコンタクト領域24よりも浅い。第2のソースコンタクト領域24及びn型領域25は、ストライプ状の平面パターンでレイアウトされている。第2のソースコンタクト領域24は、一対のn型領域25間に挟まれ、それらn型領域25に隣接している。
第2のソース部S2にはバックゲートコンタクト領域22が形成されておらず、その分、第2のソース部S2とドレイン部Dとゲート電極Gとから形成されるMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)は、第1のソース部S1とドレイン部Dとゲート電極Gとから形成されるMOSFETよりも、単位面積あたりのオン抵抗が低い。
ドレイン部Dは、n+型のドレインコンタクト領域15と、ドレインコンタクト領域15よりもn型不純物濃度が低いn型の第1のドリフト領域16と、同じくドレインコンタクト領域15よりもn型不純物濃度が低いn型の第2のドリフト領域17とを有する。
ドレインコンタクト領域15、第1のドリフト領域16および第2のドリフト領域17は、p型半導体層12の表面に形成されている。第1のドリフト領域16及び第2のドリフト領域17の表面からの深さは、略同じである。また、第1のドリフト領域16及び第2のドリフト領域17の表面からの深さは、ドレインコンタクト領域15よりも浅い。
ドレインコンタクト領域15、第1のドリフト領域16および第2のドリフト領域17は、ストライプ状の平面パターンでレイアウトされている。ドレインコンタクト領域15は、第1のドリフト領域16と第2のドリフト領域17との間に挟まれ、それら第1のドリフト領域16及び第2のドリフト領域17に隣接している。第2のドリフト領域17の方が、第1のドリフト領域16よりも、チャネル長方向(ドレイン−ソース間を結ぶ方向)の長さが長い。
ドレイン部Dは第1のソース部S1と第2のソース部S2との間に形成されている。すなわち、複数の第1のソース部S1と第2のソース部S2とが、各々の間にドレイン部Dを挟んで、チャネル長方向に交互にレイアウトされている。そして、第1のドリフト領域16は第1のソース部S1の第1のソースコンタクト領域21側に形成され、第2のドリフト領域17は第2のソース部S2の第2のソースコンタクト領域24側に形成されている。
比較的低不純物濃度の第1のドリフト領域16および第2のドリフト領域17は、それらとp型半導体層12とのpn接合付近に生じる空乏層の電界を緩和する。第1のドリフト領域16、第2のドリフト領域17のn型不純物濃度は、ドレインコンタクト領域15、ソースコンタクト領域21、24のn型不純物濃度よりも、例えば1桁〜2桁ほど低い。
第1のソース部S1とドレイン部Dとの間、および第2のソース部S2とドレイン部Dとの間のp型半導体層12の表面上には、ゲート絶縁膜13が設けられている。ゲート絶縁膜13上にはゲート電極Gが設けられている。ゲート電極Gにおけるチャネル長方向の両側面には、サイドウォール絶縁膜32が設けられている。サイドウォール絶縁膜32は、n型領域23、25、第1のドリフト領域16および第2のドリフト領域17の上に、ゲート絶縁膜13を介して設けられている。
第1のソース部S1、第2のソース部S2およびドレイン部Dの表面上には層間絶縁層31が設けられている。また、層間絶縁層31は、ゲート絶縁膜13、ゲート電極Gおよびサイドウォール絶縁膜32を覆っている。
層間絶縁層31には、第1のソース部S1、第2のソース部S2およびドレイン部Dの各表面に達するコンタクトホールが形成されている。ドレインコンタクト領域15に達するコンタクトホール内にはドレインコンタクト電極41が設けられている。第1のソースコンタクト領域21に達するコンタクトホール内にはソースコンタクト電極42が設けられている。バックゲートコンタクト領域22に達するコンタクトホール内にはバックゲートコンタクト電極43が設けられている。第2のソースコンタクト領域24に達するコンタクトホール内にはソースコンタクト電極44が設けられている。
ドレインコンタクト電極41は、層間絶縁層31上に設けられた第1の主電極51と接続されている。ソースコンタクト電極42、44及びバックゲートコンタクト電極43は、層間絶縁層31上に設けられた第2の主電極52と接続されている。第1の主電極51と第2の主電極52とは互いに電気的に絶縁されている。
ドレインコンタクト領域15、第1のソースコンタクト領域21、バックゲートコンタクト領域22、第2のソースコンタクト領域24およびゲート電極Gの表面は、金属シリサイド(例えばコバルトシリサイド)化され、低抵抗化されている。
ドレインコンタクト領域15はドレインコンタクト電極41を介して第1の主電極51と電気的に接続されている。第1のソースコンタクト領域21及び第2のソースコンタクト領域24は、それぞれ、ソースコンタクト電極42、44を介して第2の主電極52と電気的に接続されている。バックゲートコンタクト領域22はバックゲートコンタクト電極43を介して第2の主電極52と電気的に接続されている。p型半導体層12には、バックゲートコンタクト電極43及びバックゲートコンタクト領域22を介して、第2の主電極52の電位と略同電位が与えられる。また、ゲート電極Gは、図示しないゲート配線などに接続されている。
以上説明した本実施形態に係る半導体装置において、第2の主電極52に対して第1の主電極51が高電位とされた状態で、ゲート電極Gに所望の制御電圧を印加すると、ゲート電極G下のp型半導体層12の表層にnチャネル(反転層)が形成される。これにより、ドレインコンタクト領域15、第1のドリフト領域16、nチャネル、n型領域23および第1のソースコンタクト領域21を介して、なおかつドレインコンタクト領域15、第2のドリフト領域17、nチャネル、n型領域25および第2のソースコンタクト領域24を介して、第1の主電極51と第2の主電極52との間に主電流が流れ、オン状態となる。
本実施形態に係る半導体装置は、電力制御用のパワーデバイスとしての用途に適している。パワーデバイスでは、低オン抵抗と高アバランシェ耐量の両立が要求される。
第2のソース部S2はバックゲートコンタクト領域22がないため、その分面積が小さく、第2のソース部S2とドレイン部Dとゲート電極Gとから形成されるMOSFETは、第1のソース部S1とドレイン部Dとゲート電極Gとから形成されるMOSFETよりも、単位面積あたりのオン抵抗(Ron・A)が小さくなっている。しかし、第2のソース部S2だけではアバランシェ耐量が低く、アバランシェブレークダウンが生じると素子が破壊に至る懸念がある。そこで、第2のソース部S2とは別に第1のソース部S1を設けており、この第1のソース部S1はp+型のバックゲートコンタクト領域22を有するため、この部分はアバランシェ耐量が高くなっている。
したがって、本実施形態では、よりアバランシェ耐量の高い構造である第1のソース部S1側で、よりアバランシェブレークダウンしやすくなるようにしている。具体的には、第2のソース部S2側に形成された第2のドリフト領域17よりも、第1のソース部S1側に形成された第1のドリフト領域16の方が、チャネル長方向の長さが短くなるようにしている。
第2の主電極52に対して第1の主電極51が高電位にされると、高電位側のドレイン部Dのn型の領域(ドレインコンタクト領域15、第1のドリフト領域16、第2のドリフト領域17)と、p型半導体層12とのpn接合に逆方向バイアスが印加された状態となり、そのpn接合から空乏層が拡がる。このとき、第2のドリフト領域17よりも第1のドリフト領域16の方が長さが短いことから、第1のドリフト領域16とp型半導体層12とのpn接合に、より大きい電界がかかり、その部分付近でアバランシェブレークダウンが起きやすくなる。
このアバランシェブレークダウンポイントの近くにはp+型のバックゲートコンタクト領域22が形成されているため、アバランシェブレークダウンで発生したキャリア(正孔)はバックゲートコンタクト領域22を介して第2の主電極52へと排出される。これにより、アバランシェブレークダウンによる素子破壊を防ぐことができる。
なお、アバランシェブレークダウンが起きても、例えば寄生のインダクタンスに蓄えられたエネルギーを逃がす程度の電流で済み、素子の破壊には至らないように、各要素のサイズや不純物濃度が設計される。
以上説明したように本実施形態では、バックゲートコンタクト領域22を有する第1のソース部S1と、バックゲートコンタクト領域22を有さない第2のソース部S2とを形成し、且つドレイン部Dのドリフト領域における第1のソース部S1側でアバランシェブレークダウンが起きやすい構造にすることで、素子全体として高いアバランシェ耐量を持ちつつ、素子全体で平均して低オン抵抗な構造を実現できる。
なお、第1のソース部S1と第2のソース部S2とはドレイン部Dを挟んで交互にレイアウトすることに限らない。例えば、第1のソース部S1が複数続いて形成される領域があってもかまわない。ただし、バックゲートコンタクト領域22を有さない第2のソース部S2が複数続いて形成されることは、アバランシェ耐量の低下が懸念される点で、あまり望ましくない。
第1のソース部S1と第2のソース部S2とをドレイン部Dを挟んで交互にレイアウトすることで、素子の面方向に局所的にアバランシェ耐量が低い箇所やオン抵抗が高い箇所が偏在することを回避でき、素子全体にわたって平均的に高アバランシェ耐量且つ低オン抵抗を実現できる。
次に、本実施形態に係る半導体装置の製造方法について説明する。
まず、基板11の表層部にp型半導体層12を形成する。その後、p型半導体層12の表面上にゲート絶縁膜13を形成し、さらにゲート絶縁膜13上にゲート電極Gを形成する。ゲート電極Gのパターニング後、パターニングされたゲート電極Gをマスクにしてn型不純物のイオン注入を行い、n型領域23、25、第1のドリフト領域16および第2のドリフト領域17となるn型領域を浅い位置に形成する。
その後、ゲート電極Gの側面に、サイドウォール絶縁膜32を形成する。このとき、第2のドリフト領域17の上に設けられることになるサイドウォール絶縁膜32の横方向の厚みが、第1のドリフト領域16の上に設けられることになるサイドウォール絶縁膜32の横方向の厚みよりも厚くなるようにする。
そして、サイドウォール絶縁膜32及びゲート電極Gをマスクにして、n型不純物のイオン注入を行ってドレインコンタクト領域15、ソースコンタクト領域21、24を形成し、さらにp型不純物のイオン注入を行ってバックゲートコンタクト領域22を形成する。これにより、セルフアライン的に、サイドウォール絶縁膜32の横方向の厚みに応じて、サイドウォール絶縁膜32の下の第1のドリフト領域16と第2のドリフト領域17との長さに差が生じる。
その後、ドレインコンタクト領域15、ソースコンタクト領域21、24、バックゲートコンタクト領域22、ゲート電極Gの表面に対する金属シリサイド化処理、層間絶縁層31の形成、コンタクト電極41〜44の形成、第1の主電極51、第2の主電極52の形成などが行われる。
[第2実施形態]
図3は、本発明の第2実施形態に係る半導体装置における主要要素の平面レイアウトを示す模式図である。図4は、図3におけるB−B’断面に対応する模式断面図である。なお、前述した第1実施形態と同じ要素には同じ符号を付している。
図3は、本発明の第2実施形態に係る半導体装置における主要要素の平面レイアウトを示す模式図である。図4は、図3におけるB−B’断面に対応する模式断面図である。なお、前述した第1実施形態と同じ要素には同じ符号を付している。
本実施形態では、ドレイン部Dにおける第1のドリフト領域18と第2のドリフト領域19の構成が、上記第1実施形態と異なる。
ドレイン部Dは、n+型のドレインコンタクト領域15と、ドレインコンタクト領域15よりもn型不純物濃度が低いn型の第1のドリフト領域18と、同じくドレインコンタクト領域15よりもn型不純物濃度が低いn型の第2のドリフト領域19とを有する。
第1のドリフト領域18と第2のドリフト領域19のチャネル長方向の長さは略同じであるが、第1のドリフト領域18の方が第2のドリフト領域19よりもn型不純物濃度が高くなっている。ただし、第1のドリフト領域18のn型不純物濃度は、ドレインコンタクト領域15のn型不純物濃度よりは低い。例えば、第1のドリフト領域18が形成される領域に対するn型不純物のドーズ量を、第2のドリフト領域19が形成される領域に対するn型不純物のドーズ量よりも高くする。
本実施形態では、第2のソース部S2側に形成された第2のドリフト領域19よりも、第1のソース部S1側に形成された第1のドリフト領域18の方がn型不純物濃度が高くなるようにすることで、よりアバランシェ耐量の高い構造である第1のソース部S1側で、よりアバランシェブレークダウンしやすくなるようにしている。
すなわち、第2のドリフト領域19よりも第1のドリフト領域18の方がn型不純物濃度が高いことから、第1のドリフト領域18とp型半導体層12とのpn接合に、より大きい電界がかかり、その部分付近でアバランシェブレークダウンが起きやすくなる。このアバランシェブレークダウンポイントの近くにはp+型のバックゲートコンタクト領域22が形成されているため、アバランシェブレークダウンで発生したキャリア(正孔)はバックゲートコンタクト領域22を介して第2の主電極52へと排出される。これにより、アバランシェブレークダウンによる素子破壊を防ぐことができる。
このように本実施形態においても、バックゲートコンタクト領域22を有する第1のソース部S1と、バックゲートコンタクト領域22を有さない第2のソース部S2とを形成し、且つドレイン部Dのドリフト領域における第1のソース部S1側でアバランシェブレークダウンが起きやすい構造にすることで、素子全体として高いアバランシェ耐量を持ちつつ、素子全体で平均して低オン抵抗な構造を実現できる。
なお、第1の実施形態と第2の実施形態とを組み合わせてもよい。すなわち、第2のソース部S2側に形成された第2のドリフト領域よりも、第1のソース部S1側に形成された第1のドリフト領域の方が、チャネル長方向の長さが短く、且つn型不純物濃度が高くすることで、第1のソース部S1側で、よりアバランシェブレークダウンが起きやすくなるようにしてもよい。
[第3実施形態]
図5は、本発明の第3実施形態に係る半導体装置における主要要素の平面レイアウトを示す模式図である。図6は、図5におけるC−C’断面に対応する模式断面図である。図7は、図5におけるD−D’断面に対応する模式断面図である。なお、前述した実施形態と同じ要素には同じ符号を付している。
図5は、本発明の第3実施形態に係る半導体装置における主要要素の平面レイアウトを示す模式図である。図6は、図5におけるC−C’断面に対応する模式断面図である。図7は、図5におけるD−D’断面に対応する模式断面図である。なお、前述した実施形態と同じ要素には同じ符号を付している。
本実施形態では、第1のソース部S1における第1のソースコンタクト領域21と、バックゲートコンタクト領域22との平面レイアウトが、上記実施形態と異なる。
図5に示すように、バックゲートコンタクト領域22は、第1のソースコンタクト領域21に周囲を囲まれて選択的に形成されている。第1のソースコンタクト領域21と、バックゲートコンタクト領域22とは、チャネル幅方向(チャネル長方向に対して直交する方向)に交互にレイアウトされている。
このレイアウトは、第1、第2実施形態のようなストライプ状のレイアウトに比べて、第1のソース部S1の面積を小さくすることができるため、単位面積あたりのオン抵抗の低減に有利である。
なお、第1、第2実施形態のように第1のソースコンタクト領域21とバックゲートコンタクト領域22とがストライプ状にレイアウトされたものは、第3実施形態のレイアウトに比べて、単位チャネル幅あたりのオン抵抗は小さくなり、これにより、ゲート容量の低減が図れ、高周波スイッチング用途に適している。
また、本実施形態でも、第1の実施形態と同様、第2のソース部S2側に形成された第2のドリフト領域17よりも、第1のソース部S1側に形成された第1のドリフト領域16の方がチャネル長方向の長さが短くなるようにすることで、よりアバランシェ耐量の高い構造である第1のソース部S1側で、よりアバランシェブレークダウンしやすくなるようにしている。
したがって、本実施形態においても、バックゲートコンタクト領域22を有する第1のソース部S1と、バックゲートコンタクト領域22を有さない第2のソース部S2とを形成し、且つドレイン部Dのドリフト領域における第1のソース部S1側でアバランシェブレークダウンが起きやすい構造にすることで、素子全体として高いアバランシェ耐量を持ちつつ、素子全体で平均して低オン抵抗な構造を実現できる。
なお、第2の実施形態のように、第2のソース部S2側に形成された第2のドリフト領域よりも、第1のソース部S1側に形成された第1のドリフト領域の方がn型不純物濃度が高くなるようにすることで、第1のソース部S1側でよりアバランシェブレークダウンしやすくなるようにしてもよい。もちろん、第2のドリフト領域よりも第1のドリフト領域の方が、チャネル長方向の長さが短く、且つn型不純物濃度を高くすることで、第1のソース部S1側で、よりアバランシェブレークダウンが起きやすくなるようにしてもよい。
[第4実施形態]
図8は、本発明の第4実施形態に係る半導体装置の模式断面図である。なお、前述した実施形態と同じ要素には同じ符号を付している。
図8は、本発明の第4実施形態に係る半導体装置の模式断面図である。なお、前述した実施形態と同じ要素には同じ符号を付している。
本実施形態では、p型半導体層12の表層部にp型半導体層12よりもp型不純物濃度が高いp型ウェル65が形成されている。そのp型ウェル65の表面に、第1のソースコンタクト領域21、バックゲートコンタクト領域22、n型領域23、第1のドリフト領域18が形成されている。
第2のドリフト領域19近傍には、p型ウェル65は形成されていない。したがって、よりp型不純物濃度が高い第1のドリフト領域18側でアバランシェブレークダウンが起きやすい。したがって、本実施形態においても、バックゲートコンタクト領域22を有する第1のソース部S1と、バックゲートコンタクト領域22を有さない第2のソース部S2とを形成し、且つドレイン部Dのドリフト領域における第1のソース部S1側でアバランシェブレークダウンが起きやすい構造にすることで、素子全体として高いアバランシェ耐量を持ちつつ、素子全体で平均して低オン抵抗な構造を実現できる。
さらに本実施形態では、アバランシェブレークダウンで生じた正孔がバックゲートコンタクト領域22へと至る排出経路に、p型半導体層12に比べてp型不純物濃度が高いp型ウェル65が形成されていることから、正孔の排出抵抗の低減が図れ、正孔の排出を促進でき、アバランシェ耐量の向上が図れる。
なお、前述した第1、第2の実施形態に対して第4の実施形態を組み合わせることも可能である。すなわち、図8に示す構造において、第2のソース部S2側に形成された第2のドリフト領域19よりも、第1のソース部S1側に形成された第1のドリフト領域18の方がチャネル長方向の長さが短くなるようにしてもよいし、第1のドリフト領域18の方がn型不純物濃度が高くなるようにしてもよいし、第1のドリフト領域18の方が、チャネル長方向の長さが短く、且つn型不純物濃度が高くなるようにしてもよい。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
12…p型半導体層、15…ドレインコンタクト領域、16,18…第1のドリフト領域、17,19…第2のドリフト領域、21…第1のソースコンタクト領域、22…バックゲートコンタクト領域、24…第2のソースコンタクト領域、65…p型ウェル、D…ドレイン部、S1…第1のソース部、S2…第2のソース部、G…ゲート電極
Claims (7)
- 第1導電型の半導体層と、
前記半導体層の表面に形成された第2導電型の第1のソースコンタクト領域と、前記第1のソースコンタクト領域に隣接して前記半導体層の表面に形成された第1導電型のバックゲートコンタクト領域とを有する第1のソース部と、
前記第1のソース部に対して離間して前記半導体層の表面に形成された第2導電型の第2のソースコンタクト領域を有し、第1導電型のバックゲートコンタクト領域を有さない第2のソース部と、
前記第1のソース部及び前記第2のソース部に対して離間して前記半導体層の表面に形成された第2導電型のドレインコンタクト領域と、前記ドレインコンタクト領域と前記第1のソースコンタクト領域との間の前記半導体層の表面に前記ドレインコンタクト領域に隣接して形成され、前記ドレインコンタクト領域よりも第2導電型不純物濃度が低い第2導電型の第1のドリフト領域と、前記ドレインコンタクト領域と前記第2のソースコンタクト領域との間の前記半導体層の表面に前記ドレインコンタクト領域に隣接して形成され、前記ドレインコンタクト領域よりも第2導電型不純物濃度が低い第2導電型の第2のドリフト領域とを有するドレイン部と、
前記ドレインコンタクト領域と電気的に接続された第1の主電極と、
前記第1のソースコンタクト領域、前記バックゲートコンタクト領域および前記第2のソースコンタクト領域と電気的に接続された第2の主電極と、
前記第1のソースコンタクト領域と前記第1のドリフト領域との間の前記半導体層の表面上、および前記第2のソースコンタクト領域と前記第2のドリフト領域との間の前記半導体層の表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
を備え、
前記第2のドリフト領域の方が前記第1のドリフト領域よりも、チャネル長方向の長さが長いことを特徴とする半導体装置。 - 前記第1のドリフト領域の方が前記第2のドリフト領域よりも、第2導電型不純物濃度が高いことを特徴とする請求項1記載の半導体装置。
- 前記半導体層の表層部に形成され、前記半導体層よりも第1導電型不純物濃度が高い第1導電型のウェルをさらに備え、
前記ウェルの表面に、前記第1のソースコンタクト領域、前記バックゲートコンタクト領域および前記第1のドリフト領域が形成されたことを特徴とする請求項1または2に記載の半導体装置。 - 複数の前記第1のソース部と複数の前記第2のソース部とが、各々の前記第1のソース部と各々の前記第2のソース部との間に前記ドレイン部を挟んで、チャネル長方向に交互にレイアウトされていることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第1のソースコンタクト領域及び前記バックゲートコンタクト領域はストライプ状の平面パターンで形成され、一対の前記第1のソースコンタクト領域の間に前記バックゲートコンタクト領域が挟まれていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記第1のソースコンタクト領域と前記バックゲートコンタクト領域とが、チャネル幅方向に交互に形成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記第2のソース部と前記ドレイン部と前記ゲート電極とから形成されるMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)は、前記第1のソース部と前記ドレイン部と前記ゲート電極とから形成されるMOSFETよりも、単位面積あたりのオン抵抗が低いことを特徴とする請求項1〜6のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034043A JP5343141B2 (ja) | 2012-02-20 | 2012-02-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034043A JP5343141B2 (ja) | 2012-02-20 | 2012-02-20 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009218762A Division JP4966351B2 (ja) | 2009-09-24 | 2009-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012134522A true JP2012134522A (ja) | 2012-07-12 |
JP5343141B2 JP5343141B2 (ja) | 2013-11-13 |
Family
ID=46649674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012034043A Expired - Fee Related JP5343141B2 (ja) | 2012-02-20 | 2012-02-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5343141B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343960A (ja) * | 2001-05-11 | 2002-11-29 | Hitachi Ltd | 半導体装置 |
JP2002368121A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Ltd | 電力用半導体装置 |
JP2003007844A (ja) * | 2001-04-09 | 2003-01-10 | Seiko Instruments Inc | 半導体装置 |
JP2003031805A (ja) * | 2001-05-09 | 2003-01-31 | Toshiba Corp | 半導体装置 |
JP2004253454A (ja) * | 2003-02-18 | 2004-09-09 | Toshiba Corp | 半導体装置 |
JP2005259940A (ja) * | 2004-03-11 | 2005-09-22 | Victor Co Of Japan Ltd | 半導体集積回路 |
WO2008118271A1 (en) * | 2007-03-28 | 2008-10-02 | Advanced Analogic Technologies, Inc. | Isolated integrated circuit devices |
-
2012
- 2012-02-20 JP JP2012034043A patent/JP5343141B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007844A (ja) * | 2001-04-09 | 2003-01-10 | Seiko Instruments Inc | 半導体装置 |
JP2003031805A (ja) * | 2001-05-09 | 2003-01-31 | Toshiba Corp | 半導体装置 |
JP2002343960A (ja) * | 2001-05-11 | 2002-11-29 | Hitachi Ltd | 半導体装置 |
JP2002368121A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Ltd | 電力用半導体装置 |
JP2004253454A (ja) * | 2003-02-18 | 2004-09-09 | Toshiba Corp | 半導体装置 |
JP2005259940A (ja) * | 2004-03-11 | 2005-09-22 | Victor Co Of Japan Ltd | 半導体集積回路 |
WO2008118271A1 (en) * | 2007-03-28 | 2008-10-02 | Advanced Analogic Technologies, Inc. | Isolated integrated circuit devices |
JP2010522986A (ja) * | 2007-03-28 | 2010-07-08 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 絶縁分離された集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5343141B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107580725B (zh) | 高压半导体器件及其制造方法 | |
JP6369173B2 (ja) | 縦型半導体装置およびその製造方法 | |
JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
JP2006278826A (ja) | 半導体素子及びその製造方法 | |
US9620595B2 (en) | Semiconductor device | |
JP5297706B2 (ja) | 半導体装置 | |
JP2004319732A (ja) | 半導体装置 | |
JP5537359B2 (ja) | 半導体装置 | |
JP4966351B2 (ja) | 半導体装置 | |
JP2012089824A (ja) | 半導体素子およびその製造方法 | |
JP5512455B2 (ja) | 半導体装置 | |
KR20140002676A (ko) | 수직 dmos 전계 효과 트랜지스터 및 이의 제조방법 | |
JP2008166708A (ja) | 半導体素子及びその製造方法 | |
JP2012212842A (ja) | 半導体装置 | |
JP2016004847A (ja) | 半導体装置及びその製造方法 | |
JP2008306022A (ja) | 半導体装置 | |
JP4820899B2 (ja) | 半導体装置 | |
US10269945B2 (en) | Power transistor device | |
JP5343141B2 (ja) | 半導体装置 | |
US20150364585A1 (en) | Power semiconductor device | |
US10008594B2 (en) | High voltage semiconductor device | |
JP2006120952A (ja) | Mis型半導体装置 | |
US20110227554A1 (en) | Semiconductor device and dc-dc converter | |
TWI577020B (zh) | 高壓金氧半導體電晶體元件 | |
JP2009277956A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
LAPS | Cancellation because of no payment of annual fees |