JP2012134500A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012134500A5 JP2012134500A5 JP2011277812A JP2011277812A JP2012134500A5 JP 2012134500 A5 JP2012134500 A5 JP 2012134500A5 JP 2011277812 A JP2011277812 A JP 2011277812A JP 2011277812 A JP2011277812 A JP 2011277812A JP 2012134500 A5 JP2012134500 A5 JP 2012134500A5
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- patterned
- layer
- vias
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims 20
- 239000004065 semiconductor Substances 0.000 claims 13
- 238000000059 patterning Methods 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 2
Claims (11)
- 半導体デバイスパッケージを製作する方法であって、
第1の金属層に配置された誘電体膜を含む積層体を用意するステップであり、前記積層体が誘電体膜外面および第1の金属層外面を有する、ステップと、
所定のパターンに従って前記積層体を通って延在する複数のビアを形成するステップと、
半導体デバイスが取り付け後に1つまたは複数のビアと接触するように1つまたは複数の半導体デバイスを前記誘電体膜外面に取り付けるステップと、
前記第1の金属層外面および前記複数のビアの内面に導電層を配置して、前記第1の金属層および前記導電層を含む相互接続層を形成するステップと、
所定の回路構成に従って前記相互接続層をパターン形成して、パターン形成済み相互接続層を形成するステップであり、前記パターン形成済み相互接続層の一部分が、1つまたは複数のビアを通って延在し、前記半導体デバイスとの電気接点を形成する、ステップと、
を含む方法。 - 前記パターン形成済み相互接続層が上部相互接続領域およびビア相互接続領域を含み、前記上部相互接続領域が前記ビア相互接続領域の厚さよりも大きい厚さを有する、請求項1に記載の方法。
- 前記ビア相互接続領域が、約10ミクロンから約50ミクロンの範囲の厚さを有する、請求項2に記載の方法。
- 前記上部相互接続領域が、約50ミクロンから約200ミクロンの範囲の厚さを有する、請求項2に記載の方法。
- 前記積層体が、フレームなしのものである、請求項1に記載の方法。
- 半導体デバイスパッケージを製作する方法であって、
第1の金属層と第2の金属層との間に挿入された誘電体膜を含む積層体を用意するステップであり、前記積層体が第1の金属層外面および第2の金属層外面を有する、ステップと、
所定のパターンに従って前記第2の金属層をパターン形成して、パターン形成済みの第2の金属層を形成するステップと、
所定のパターンに従って前記積層体を通って延在する複数のビアを形成するステップと、
1つまたは複数の半導体デバイスを前記パターン形成済みの第2の金属層の一部分の前記第2の金属層外面に取り付けるステップと、
前記第1の金属層外面および1つまたは複数のビアの内面に導電層を配置して、前記第1の金属層および前記導電層を含む相互接続層を形成するステップと、
所定の回路構成に従って前記相互接続層をパターン形成して、パターン形成済み相互接続層を形成するステップであり、前記パターン形成済み相互接続層の一部分が、1つまたは複数のビアを通って延在し、前記半導体デバイスとの電気接点を形成する、ステップと、
を含む方法。 - 前記パターン形成済みの第2の金属層が、1つまたは複数のビアと整列する1つまたは複数のフィードスルー構造体をさらに含み、前記パターン形成済み相互接続層の一部分が、前記1つまたは複数のビアを通って延在し、前記1つまたは複数のフィードスルー構造体との電気接点を形成する、請求項6に記載の方法。
- 前記複数のビアを形成する前に前記所定のビアパターンに従って前記第1の金属層をパターン形成するステップをさらに含む、請求項6に記載の方法。
- 前記パターン形成済みの第2の金属層が複数のパターン形成済み領域をさらに含み、少なくとも2つのパターン形成済み領域が互いに異なる厚さを有する、請求項6に記載の方法。
- 複数の半導体デバイスを前記パターン形成済みの第2の金属層に取り付けるステップをさらに含み、少なくとも2つの半導体デバイスが互いに異なる厚さを有する、請求項6に記載の方法。
- 誘電体膜に配置された第1の金属層を含む積層体と、
所定のパターンに従って前記積層体を通って延在する複数のビアと、
半導体デバイスが1つまたは複数のビアと接触するように前記誘電体膜に取り付けられた1つまたは複数の半導体デバイスと、
前記誘電体膜に配置され、前記第1の金属層および導電層の1つまたは複数のパターン形成済み領域を含むパターン形成済み相互接続層であって、一部分が1つまたは複数のビアを通って延在し、前記半導体デバイスとの電気接点を形成するパターン形成済み相互接続層と、
を備え、
前記パターン形成済み相互接続層が、上部相互接続領域およびビア相互接続領域を含み、前記上部相互接続領域が、前記ビア相互接続領域の厚さよりも大きい厚さを有する、
半導体デバイスパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/975,466 | 2010-12-22 | ||
US12/975,466 US8114712B1 (en) | 2010-12-22 | 2010-12-22 | Method for fabricating a semiconductor device package |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012134500A JP2012134500A (ja) | 2012-07-12 |
JP2012134500A5 true JP2012134500A5 (ja) | 2015-02-12 |
JP5873323B2 JP5873323B2 (ja) | 2016-03-01 |
Family
ID=45218549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011277812A Expired - Fee Related JP5873323B2 (ja) | 2010-12-22 | 2011-12-20 | 半導体デバイスパッケージを製作するための方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8114712B1 (ja) |
EP (1) | EP2469591B1 (ja) |
JP (1) | JP5873323B2 (ja) |
CN (1) | CN102593046B (ja) |
BR (1) | BRPI1105202A2 (ja) |
CA (1) | CA2762470C (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117813B2 (en) | 2012-06-15 | 2015-08-25 | General Electric Company | Integrated circuit package and method of making same |
US8941208B2 (en) * | 2012-07-30 | 2015-01-27 | General Electric Company | Reliable surface mount integrated power module |
US9299630B2 (en) * | 2012-07-30 | 2016-03-29 | General Electric Company | Diffusion barrier for surface mount modules |
US8872338B2 (en) * | 2012-11-13 | 2014-10-28 | Freescale Semiconductor, Inc. | Trace routing within a semiconductor package substrate |
CN104584207A (zh) * | 2012-12-21 | 2015-04-29 | 松下知识产权经营株式会社 | 电子部件封装以及其制造方法 |
WO2014097641A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
WO2014097642A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
US9825209B2 (en) | 2012-12-21 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
WO2014097644A1 (ja) * | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
US9041226B2 (en) | 2013-03-13 | 2015-05-26 | Infineon Technologies Ag | Chip arrangement and a method of manufacturing a chip arrangement |
US9209151B2 (en) | 2013-09-26 | 2015-12-08 | General Electric Company | Embedded semiconductor device package and method of manufacturing thereof |
US9806051B2 (en) | 2014-03-04 | 2017-10-31 | General Electric Company | Ultra-thin embedded semiconductor device package and method of manufacturing thereof |
JP6457206B2 (ja) * | 2014-06-19 | 2019-01-23 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
US9613843B2 (en) | 2014-10-13 | 2017-04-04 | General Electric Company | Power overlay structure having wirebonds and method of manufacturing same |
US9666516B2 (en) | 2014-12-01 | 2017-05-30 | General Electric Company | Electronic packages and methods of making and using the same |
US10141251B2 (en) * | 2014-12-23 | 2018-11-27 | General Electric Company | Electronic packages with pre-defined via patterns and methods of making and using the same |
JP2016171199A (ja) * | 2015-03-12 | 2016-09-23 | イビデン株式会社 | 発光素子搭載基板 |
CN107850958B (zh) * | 2015-06-30 | 2021-08-31 | 3M创新有限公司 | 图案化外覆层 |
DE112016003739T5 (de) * | 2015-08-17 | 2018-04-26 | Nlight, Inc. | Wärmespreizer mit optimiertem Wärmeausdehnungskoeffizienten und/oder Wärmeübergang |
JP6862087B2 (ja) | 2015-12-11 | 2021-04-21 | 株式会社アムコー・テクノロジー・ジャパン | 配線基板、配線基板を有する半導体パッケージ、およびその製造方法 |
JP2017126688A (ja) * | 2016-01-15 | 2017-07-20 | 株式会社ジェイデバイス | 半導体パッケージの製造方法及び半導体パッケージ |
US10333493B2 (en) | 2016-08-25 | 2019-06-25 | General Electric Company | Embedded RF filter package structure and method of manufacturing thereof |
US10312194B2 (en) | 2016-11-04 | 2019-06-04 | General Electric Company | Stacked electronics package and method of manufacturing thereof |
US9966361B1 (en) | 2016-11-04 | 2018-05-08 | General Electric Company | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof |
US9966371B1 (en) | 2016-11-04 | 2018-05-08 | General Electric Company | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof |
US10700035B2 (en) | 2016-11-04 | 2020-06-30 | General Electric Company | Stacked electronics package and method of manufacturing thereof |
JP6863574B2 (ja) * | 2017-02-22 | 2021-04-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
EP3413342A1 (de) | 2017-06-08 | 2018-12-12 | Dyconex AG | Elektronische baugruppe und verfahren zur herstellung einer solchen |
US10522423B2 (en) | 2017-08-30 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for fin-like field effect transistor |
US10497648B2 (en) | 2018-04-03 | 2019-12-03 | General Electric Company | Embedded electronics package with multi-thickness interconnect structure and method of making same |
US11398445B2 (en) * | 2020-05-29 | 2022-07-26 | General Electric Company | Mechanical punched via formation in electronics package and electronics package formed thereby |
CN113161306B (zh) * | 2021-04-15 | 2024-02-13 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4764485A (en) | 1987-01-05 | 1988-08-16 | General Electric Company | Method for producing via holes in polymer dielectrics |
US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
US5637922A (en) | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US5906310A (en) | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
US5841193A (en) * | 1996-05-20 | 1998-11-24 | Epic Technologies, Inc. | Single chip modules, repairable multichip modules, and methods of fabrication thereof |
JP3577421B2 (ja) * | 1999-01-25 | 2004-10-13 | 新光電気工業株式会社 | 半導体装置用パッケージ |
US6306680B1 (en) | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
US6376769B1 (en) * | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
US6452117B2 (en) * | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
US6242282B1 (en) | 1999-10-04 | 2001-06-05 | General Electric Company | Circuit chip package and fabrication method |
US6232151B1 (en) | 1999-11-01 | 2001-05-15 | General Electric Company | Power electronic module packaging |
JP3582645B2 (ja) * | 2000-05-16 | 2004-10-27 | 日立エーアイシー株式会社 | 立体形配線板の製造方法 |
JP3818124B2 (ja) * | 2001-10-25 | 2006-09-06 | 凸版印刷株式会社 | 半導体集積回路装置およびその製造方法 |
JP4183500B2 (ja) * | 2002-12-20 | 2008-11-19 | 三洋電機株式会社 | 回路装置およびその製造方法 |
KR100499006B1 (ko) * | 2002-12-30 | 2005-07-01 | 삼성전기주식회사 | 도금 인입선이 없는 패키지 기판의 제조 방법 |
US7164197B2 (en) * | 2003-06-19 | 2007-01-16 | 3M Innovative Properties Company | Dielectric composite material |
TWI236113B (en) * | 2003-08-28 | 2005-07-11 | Advanced Semiconductor Eng | Semiconductor chip package and method for making the same |
US7335608B2 (en) * | 2004-09-22 | 2008-02-26 | Intel Corporation | Materials, structures and methods for microelectronic packaging |
US7262444B2 (en) | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
US7518236B2 (en) | 2005-10-26 | 2009-04-14 | General Electric Company | Power circuit package and fabrication method |
US20070202655A1 (en) * | 2005-12-08 | 2007-08-30 | Intel Corporation | Method of providing a via opening in a dielectric film of a thin film capacitor |
KR100722625B1 (ko) * | 2005-12-12 | 2007-05-28 | 삼성전기주식회사 | 미소 홀랜드를 갖는 비아홀 및 그 형성 방법 |
TWI292684B (en) * | 2006-02-09 | 2008-01-11 | Phoenix Prec Technology Corp | Method for fabricating circuit board with conductive structure |
JP4840769B2 (ja) * | 2006-07-04 | 2011-12-21 | セイコーインスツル株式会社 | 半導体パッケージの製造方法 |
SG139594A1 (en) * | 2006-08-04 | 2008-02-29 | Micron Technology Inc | Microelectronic devices and methods for manufacturing microelectronic devices |
TWI352406B (en) * | 2006-11-16 | 2011-11-11 | Nan Ya Printed Circuit Board Corp | Embedded chip package with improved heat dissipati |
US7629892B1 (en) * | 2006-12-12 | 2009-12-08 | Demott Charles E | Restraining device and method of use |
US20080190748A1 (en) | 2007-02-13 | 2008-08-14 | Stephen Daley Arthur | Power overlay structure for mems devices and method for making power overlay structure for mems devices |
US7626249B2 (en) | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
US20090212420A1 (en) * | 2008-02-22 | 2009-08-27 | Harry Hedler | integrated circuit device and method for fabricating same |
US8358000B2 (en) | 2009-03-13 | 2013-01-22 | General Electric Company | Double side cooled power module with power overlay |
-
2010
- 2010-12-22 US US12/975,466 patent/US8114712B1/en active Active
-
2011
- 2011-12-15 EP EP11193657.1A patent/EP2469591B1/en active Active
- 2011-12-15 CA CA2762470A patent/CA2762470C/en not_active Expired - Fee Related
- 2011-12-20 JP JP2011277812A patent/JP5873323B2/ja not_active Expired - Fee Related
- 2011-12-21 BR BRPI1105202-3A patent/BRPI1105202A2/pt active Search and Examination
- 2011-12-22 CN CN201110463335.3A patent/CN102593046B/zh active Active
-
2012
- 2012-01-13 US US13/349,598 patent/US8334593B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012134500A5 (ja) | ||
EP2469591A3 (en) | Method for fabricating a semiconductor device package | |
JP2014056925A5 (ja) | ||
JP2009164481A5 (ja) | ||
JP2017073560A5 (ja) | ||
JP2011187800A5 (ja) | ||
JP2013004881A5 (ja) | ||
JP2009105393A5 (ja) | ||
JP2010141204A5 (ja) | ||
JP2009200389A5 (ja) | ||
JP2014154800A5 (ja) | ||
JP2009267310A5 (ja) | ||
JP2011258772A5 (ja) | ||
JP2014013810A5 (ja) | ||
US8284561B2 (en) | Embedded component package structure | |
JP2010287874A5 (ja) | ||
JP2014192452A5 (ja) | ||
JP2013080813A5 (ja) | ||
JP2013247353A5 (ja) | ||
JP2012164945A5 (ja) | ||
WO2012066178A3 (es) | Métodos y sistemas para la fabricación de dispositivos de cmos de mems en diseños de nodo inferior | |
JP2014239187A5 (ja) | ||
JP2009260322A5 (ja) | 半導体装置の作製方法 | |
JP2009044154A5 (ja) | ||
JP2010147955A5 (ja) |